KR100400967B1 - Design for semiconductor integrated circuit patterns - Google Patents

Design for semiconductor integrated circuit patterns Download PDF

Info

Publication number
KR100400967B1
KR100400967B1 KR10-2001-0015122A KR20010015122A KR100400967B1 KR 100400967 B1 KR100400967 B1 KR 100400967B1 KR 20010015122 A KR20010015122 A KR 20010015122A KR 100400967 B1 KR100400967 B1 KR 100400967B1
Authority
KR
South Korea
Prior art keywords
pattern
distance
patterns
integrated circuit
semiconductor integrated
Prior art date
Application number
KR10-2001-0015122A
Other languages
Korean (ko)
Other versions
KR20010090526A (en
Inventor
구지다쯔아끼
하시모또고지
우스이사또시
노지마시게끼
Original Assignee
가부시끼가이샤 도시바
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시끼가이샤 도시바 filed Critical 가부시끼가이샤 도시바
Publication of KR20010090526A publication Critical patent/KR20010090526A/en
Application granted granted Critical
Publication of KR100400967B1 publication Critical patent/KR100400967B1/en

Links

Classifications

    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/36Masks having proximity correction features; Preparation thereof, e.g. optical proximity correction [OPC] design processes
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/26Phase shift masks [PSM]; PSM blanks; Preparation thereof
    • G03F1/32Attenuating PSM [att-PSM], e.g. halftone PSM or PSM having semi-transparent phase shift portion; Preparation thereof
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226Via connections in a multilevel interconnection structure

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Preparing Plates And Mask In Photomechanical Process (AREA)

Abstract

반도체 집적 회로의 패턴 설계 방법은 복수의 컨택트홀의 각 개구 패턴을, 장방형으로 하는 것과 함께 이들 컨택트홀을, 상기 각 개구 패턴의 장방형의 긴 변끼리 인접하게 또한 각 긴 변의 양단의 위치를 맞춰 배치하는 것이다. 또한, 포토마스크는, 상기 반도체 집적 회로의 패턴 설계 방법을 이용하여 설계된 반도체 집적 회로를 제작하기 위해 사용하는 것이며, 복수의 컨택트홀용 개구 패턴으로서 복수의 장방형 개구 패턴을 지니며, 상기 복수의 장방형 개구 패턴은 긴 변끼리 인접하고, 또한 각 긴 변의 양단의 위치를 맞춰 배치되어 있다. 반도체 장치는 반도체 집적 회로의 설계 방법에 의해 설계된 반도체 집적 회로를 갖는다.The pattern design method of a semiconductor integrated circuit makes each opening pattern of a plurality of contact holes rectangular, and arranges these contact holes adjacent to the long sides of the rectangle of the said opening pattern, and to match the position of both ends of each long side. will be. In addition, the photomask is used to fabricate a semiconductor integrated circuit designed using the pattern design method of the semiconductor integrated circuit, and has a plurality of rectangular opening patterns as a plurality of contact hole opening patterns, and the plurality of rectangular openings. The patterns are adjacent to the long sides and are arranged to match the positions of both ends of each long side. The semiconductor device has a semiconductor integrated circuit designed by a method for designing a semiconductor integrated circuit.

Description

반도체 집적 회로 패턴의 설계{DESIGN FOR SEMICONDUCTOR INTEGRATED CIRCUIT PATTERNS}DESIGN FOR SEMICONDUCTOR INTEGRATED CIRCUIT PATTERNS}

본 발명은 반도체 집적 회로 패턴의 설계 방법, 반도체 집적 회로를 제조할 때 이용되는 포토마스크, 및 반도체 집적 회로의 제조 방법에 관한 것이다.The present invention relates to a method for designing a semiconductor integrated circuit pattern, a photomask used when manufacturing a semiconductor integrated circuit, and a method for manufacturing a semiconductor integrated circuit.

반도체 디바이스의 고집적화, 고속화에 따라 패턴의 미세화는 가속되고 있다. 특히, 층간 절연막 내에 형성되는 컨택트/관통 구멍(이하, 「컨택트홀」이라 함)의 패턴은, 컨택트홀 직경이 축소되고 서로 인접하는 컨택트홀 사이의 거리도 단축화되는 경향에 있다.With the higher integration and higher speed of semiconductor devices, the miniaturization of patterns is accelerating. In particular, the pattern of the contact / through hole (hereinafter referred to as "contact hole") formed in the interlayer insulating film tends to reduce the contact hole diameter and shorten the distance between adjacent contact holes.

일반적으로, 컨택트홀 사이의 거리를 작게 하면 컨택트홀의 패턴을 조밀하게 배열하는 것은 가능하다. 그러나, 일률적으로 컨택트홀 사이의 거리를 축소하면 컨택트홀 패턴에 대한 노광 마진을 작게 한다. 즉, 포토리소그래피 프로세스에 있어서 광의 회절에 의해 마스크 패턴의 해상도가 저하된다.In general, when the distance between the contact holes is reduced, it is possible to densely arrange the patterns of the contact holes. However, uniformly reducing the distance between the contact holes reduces the exposure margin for the contact hole pattern. That is, in the photolithography process, the resolution of the mask pattern is lowered by the diffraction of light.

그래서, 최근에는, 마스크 패턴의 해상도를 향상시키는 수법으로서 위상 시프트 마스크가 많이 사용되고 있다. 특히, 보조 패턴이 불필요하며 마스크의 제조 방법이 비교적 용이한, 하프톤(half tone) 형 위상 시프트 마스크가 주목받고 있다. 이 하프톤형 위상 시프트 마스크는 개구부와 반투명의 차광부를 갖는 포토마스크이며, 차광부의 투과 광과 개구부의 투과 광 사이에 180°의 위상차가 생기도록 하는 것이다.Therefore, in recent years, many phase shift masks are used as a method of improving the resolution of a mask pattern. In particular, halftone phase shift masks, which do not require an auxiliary pattern and are relatively easy to manufacture a mask, have attracted attention. This halftone type phase shift mask is a photomask having an opening portion and a translucent light shielding portion, and a phase difference of 180 ° is generated between the transmission light of the light shielding portion and the transmission light of the opening portion.

그런데, 포토 마스크에 형성하는 컨택트홀의 개구 패턴 형상으로서는 보통은 정방형이 이용되고 있다. 컨택트홀은 단독으로 형성되는 경우도 있지만 복수의 컨택트홀이 열(列) 형상으로 배열되는 경우도 적지 않다. 하프톤형 위상 시프트 마스크를 이용하여도, 이러한 열 형상으로 배열한 컨택트홀 개구 패턴을 웨이퍼 상에 전사하는 경우에는, 다음에 설명하는 바와 같은 사이드 로브(side lobe)에 기인한 전사 패턴의 변형 문제가 발생된다.By the way, a square is used normally as an opening pattern shape of the contact hole formed in a photo mask. Although the contact holes may be formed alone, a plurality of contact holes are also arranged in a row. Even when using a halftone phase shift mask, when transferring the contact hole opening patterns arranged in such a column shape onto the wafer, there is a problem of deformation of the transfer pattern due to side lobes as described below. Is generated.

도 9a는 단일의 정방형 개구부(110)를 갖는 하프톤형 위상 시프트 마스크인 포토마스크(100)를 노광 광이 투과할 때 노광 광의 강도 분포를 나타내는 도면이다. 개구부(110) 중심에는 노광 광의 메인 로브(메인 피크라고도도 함)가 형성되지만 개구부보다 외측에도 사이드 로브가 형성된다. 또, 평면적으로는 메인 로브와 사이드 로브는 동심원상으로 형성된다. 따라서, 이 사이드 로브의 광 강도가 강한 경우에는 사이드 로브의 패턴이 레지스트에 전사될 우려가 있다. 이렇게 되면 원하는 설계 패턴을 웨이퍼 상에 형성하는 것은 곤란하게 된다.9A is a diagram showing the intensity distribution of exposure light when the exposure light passes through the photomask 100 which is a halftone phase shift mask having a single square opening 110. A main lobe (also called a main peak) of exposure light is formed at the center of the opening 110, but a side lobe is formed outside the opening. In addition, the main lobe and the side lobe are formed concentrically in plan view. Therefore, when the light intensity of this side lobe is strong, there is a fear that the pattern of the side lobe is transferred to the resist. This makes it difficult to form a desired design pattern on the wafer.

이 사이드 로브의 광 강도는 노광 장치의 조명 조건, 레지스트의 종류, 마스크 바이어스 등에 의존한다. 따라서, 보통은 각각의 최적의 조건을 알아냄으로써, 사이드 로브 패턴이 웨이퍼 상의 레지스트에 전사되는 것을 회피하고 원하는 패턴을 웨이퍼에 전사하는 것은 가능하다.The light intensity of this side lobe depends on the illumination conditions of the exposure apparatus, the type of resist, the mask bias, and the like. Therefore, it is usually possible to avoid transferring the side lobe pattern to the resist on the wafer and to transfer the desired pattern to the wafer by finding the respective optimum conditions.

그런데, 도 9b에 도시한 바와 같이, 포토마스크(100)에 복수의 정방형 개구부(110A∼110C)가 근접하여 열 형상으로 배치되어 있는 경우에는 각 개구부 주위에 형성되는 사이드 로브가 중첩되어 사이드 로브 피크 강도가 증대된다. 이 경우에는, 사이드 로브 패턴이 웨이퍼 상으로 전사되는 것을 회피하는 것은 매우 어렵게 된다.By the way, as shown in FIG. 9B, when the plurality of square openings 110A to 110C are arranged in a column shape close to the photomask 100, side lobes formed around the openings are overlapped to form side lobe peaks. Strength is increased. In this case, it is very difficult to avoid transferring the side lobe pattern onto the wafer.

따라서, 종래에 복수의 컨택트홀을 형성하는 경우에는, 사이드 로브에 의한 영향을 받지 않도록 웨이퍼 상의 각 컨택트홀의 패턴 사이 거리를 일정치 이상 길게 하는 것이 필요하였다. 따라서, 컨택트홀의 위치의 제한 때문에 패턴 미세화가 저지되었다.Therefore, in the case of forming a plurality of contact holes in the related art, it is necessary to lengthen the distance between the patterns of the contact holes on the wafer by a predetermined value or more so as not to be affected by the side lobes. Therefore, pattern refinement was prevented due to the limitation of the position of the contact hole.

한편, 포토마스크에 장방형의 개구 패턴이 형성되어 있는 경우에는 정방형의 개구 패턴에 비교하여 사이드 로브 강도는 작아진다. 그러나, 정방형, 장방형의 패턴에 한정되지 않고, 복수의 패턴을 근접하여 배치하는 경우에는 광 근접 효과(Optical Proximity Effect)에 의한 전사 패턴의 변형 문제를 무시할 수 없다.On the other hand, when a rectangular opening pattern is formed in a photomask, side lobe intensity | strength becomes small compared with a square opening pattern. However, the present invention is not limited to square and rectangular patterns, and when the plurality of patterns are arranged in close proximity, the problem of deformation of the transfer pattern due to the optical proximity effect cannot be ignored.

예를 들면, 도 10a에 도시한 바와 같이 미세한 장방형 패턴(112a∼112f)이 복수 형성된 포토마스크(103)를 사용하여 포토리소그래피 프로세스를 행하면, 도 10b에 도시한 바와 같이 웨이퍼 상의 레지스트(105)에는 광 근접 효과에 의해 변형된 패턴(113a∼113f)이 전사된다. 특히, 서로 인접하는 장방형 패턴의 간격이 좁고 또한 각 장방형의 근처의 상단 하단의 위치가 어긋나 있는 경우(예를 들면 112b∼112f)에는 광 근접 효과에 의한 전사 패턴의 변형이 현저하게 복잡한 것으로 된다 (예를 들면 113b∼113f).For example, when the photolithography process is performed using the photomask 103 in which a plurality of fine rectangular patterns 112a to 112f are formed as shown in FIG. 10A, the resist 105 on the wafer is formed as shown in FIG. 10B. The patterns 113a to 113f deformed by the optical proximity effect are transferred. In particular, when the distance between the adjacent rectangular patterns is narrow and the positions of the upper and lower ends near each rectangle are shifted (for example, 112b to 112f), the deformation of the transfer pattern due to the optical proximity effect is remarkably complicated ( For example, 113b-113f.

종래, 이러한 광 근접 효과에 의한 변형에 대해서는 미리 이 변형을 고려하여 마스크상의 패턴에 보정을 가하는, OPC(Optical Proximity Correction) 처리가 행해지고 있다. 그러나, 도 10a에 도시한 바와 같은, 위치가 맞지 않는 복수의 패턴에 대한 OPC 처리는 복잡하며 완전하게 보정하는 것은 현실적으로는 불가능하다.Conventionally, about the distortion by this optical proximity effect, OPC (Optical Proximity Correction) process which performs correction to the pattern on a mask in consideration of this distortion is performed previously. However, as shown in FIG. 10A, the OPC process for a plurality of misaligned patterns is complicated and it is impossible to correct completely.

본 발명의 제1 목적은, 노광 프로세스에 의한 전사 패턴의 변형을 억제하고, 설계대로의 패턴을 웨이퍼 상에 형성하는 데에 적합한 반도체 집적 회로의 패턴 설계 방법을 제공하는 것이다.A first object of the present invention is to provide a pattern design method of a semiconductor integrated circuit suitable for suppressing deformation of a transfer pattern caused by an exposure process and forming a pattern as designed on a wafer.

또한, 본 발명의 제2 목적은, 설계 패턴을 정확하게 웨이퍼 상에 전사하는데에 적합한 포토마스크를 제공하는 것이다.It is also a second object of the present invention to provide a photomask suitable for accurately transferring a design pattern onto a wafer.

또한, 본 발명의 제3 목적은, 상기 반도체 집적 회로의 패턴 설계 방법을 이용하여 설계된 반도체 장치를 제공하는 것이다.Further, a third object of the present invention is to provide a semiconductor device designed using the pattern design method of the semiconductor integrated circuit.

본 발명의 반도체 집적 회로의 패턴 설계 방법의 특징은, 복수의 컨택트홀의 각 개구 패턴을 장방형으로 하고, 또한, 이들 컨택트홀을 그 각 개구 패턴의 장방형의 긴 변끼리 인접하고, 또한 각 긴 변의 양단의 위치를 맞춰 배치하는 것이다.The pattern design method of the semiconductor integrated circuit of the present invention is characterized in that each opening pattern of the plurality of contact holes is made into a rectangle, and these contact holes are adjacent to each other of the long sides of the rectangular shape of the opening pattern, and both ends of each long side. To position them.

상기 본 발명의 반도체 집적 회로의 패턴 설계 방법의 특징에 따르면, 이 방법으로 얻어지는 패턴을 형성하기 위해 사용하는 포토마스크 상에, 장방형의 개구 패턴을 갖게 된다. 이 장방형의 개구 패턴을 이용한 경우에는, 노광 광의 사이드 로브의 강도가 약하기 때문에 사이드 로브에 기인하는 전사 패턴의 변형을 억제할 수 있다. 또한, 복수의 장방형 패턴이 긴 변의 양단을 맞춰 배치되어 있기 때문에, 비교적 용이하게 정확한 광 근접 효과 보정을 포토마스크 패턴으로 실시할 수 있다. 따라서, 광 근접 효과 보정 처리를 행하는 것을 전제로 하여 설계 상의 패턴 간격을 좁게 설정할 수가 있다. 또한, 설계 패턴을 정확하게 웨이퍼 상에 전사할 수 있음과 함께 회로 면적의 축소화를 도모하는 것이 가능하게 된다.According to the characteristic of the pattern design method of the semiconductor integrated circuit of the present invention, a rectangular opening pattern is provided on the photomask used for forming the pattern obtained by this method. When this rectangular opening pattern is used, since the intensity | strength of the side lobe of exposure light is weak, the deformation | transformation of the transfer pattern resulting from a side lobe can be suppressed. In addition, since the plurality of rectangular patterns are arranged to match both ends of the long side, accurate optical proximity effect correction can be performed in a photomask pattern relatively easily. Therefore, the pattern interval on a design can be narrowed on the premise of performing optical proximity effect correction process. In addition, the design pattern can be accurately transferred onto the wafer and the circuit area can be reduced.

본 발명의 반도체 집적 회로의 패턴 설계 방법의 또 하나의 특징은, 장방형 또는 정방형의 개구 패턴을 갖는 복수의 컨택트홀이 혼재하는 경우에, 패턴 형상과 대상 패턴과 인접하는 패턴과의 배치 조건에 의해 인접하는 패턴 사이 거리(DS)를 정하는 것이다. 즉, 인접하는 개구 패턴의 근처의 양단 위치가 맞지 않는 영역에서는 각 개구 패턴 사이 거리(DS)를, 포토마스크 상에 대응하는 개구 패턴을 형성한 경우에 이를 이용하여 제작한 전사 패턴에 노광 광의 사이드 로브나 광 근접 효과에 의한 전사 패턴의 변형이 생기지 않는 거리(DD2)로 한다. 그리고, 복수의 장방형의 개구 패턴이 긴 변이 대향하도록 인접하고, 서로 인접하는 패턴의 근처의 양단 위치가 맞추어져 있는 영역에서는 각 개구 패턴 사이 거리(DS)를, 포토마스크 상에 동일의 개구 패턴을 형성한 경우에 이를 이용하여 제작한 전사 패턴에 광 근접 효과가 생기지 않는 거리(DD1)보다 짧게 한다.Another feature of the pattern design method of the semiconductor integrated circuit of the present invention is that, when a plurality of contact holes having a rectangular or square opening pattern are mixed, depending on the arrangement condition of the pattern shape and the pattern adjacent to the target pattern The distance DS between adjacent patterns is determined. That is, in an area where the opposite end positions of adjacent opening patterns do not coincide with each other, the distance DS between the opening patterns is formed on the photomask when the corresponding opening pattern is formed. The distance DD2 at which the deformation of the transfer pattern due to the lobe or the optical proximity effect does not occur is set. In the region where the plurality of rectangular opening patterns are adjacent so that the long sides thereof face each other, and both end positions of adjacent patterns are aligned with each other, the distance DS between the opening patterns is set to the same opening pattern on the photomask. In the case of forming the film, the transfer pattern produced by using the same is shorter than the distance DD1 where the optical proximity effect does not occur.

상기 본 발명의 반도체 집적 회로의 패턴 설계 방법의 또 하나의 특징에 따르면, 이 패터닝을 형성하기 위해 이용하는 포토마스크에, 사이드 로브나 광 근접 효과에 의한 전사 패턴의 변형이 생기지 않는 패턴과 OPC 처리로 보정이 가능한 패턴을 형성할 수 있다. 그 결과, 설계 패턴을 정확하게 웨이퍼 상에 형성할 수 있다.According to another aspect of the pattern design method of the semiconductor integrated circuit of the present invention, the photomask used to form the patterning, the pattern and the OPC processing that does not cause deformation of the transfer pattern due to side lobes or optical proximity effects A pattern capable of correction can be formed. As a result, the design pattern can be accurately formed on the wafer.

본 발명의 포토마스크의 특징은, 상기 반도체 집적 회로의 패턴 설계 방법에 의해 설계된 반도체 집적 회로를 갖는 반도체 장치의 제작에 사용하는 포토마스크로서 복수의 컨택트홀 용의 장방형 개구 패턴을 갖는 것이다. 또한, 그 복수의 장방형 개구 패턴은 각 긴 변이 대향하도록, 또한 각 긴 변의 양단의 위치를 맞춰 배치되어 있는 것이다. 또, 이 장방형 개구 패턴에 광 근접 효과 보정이 실시되어 있어도 좋다.The photomask of the present invention is characterized by having a rectangular opening pattern for a plurality of contact holes as a photomask for use in fabricating a semiconductor device having a semiconductor integrated circuit designed by the pattern design method of the semiconductor integrated circuit. In addition, the plurality of rectangular opening patterns are arranged such that the respective long sides face each other and are aligned with the positions of both ends of the long sides. Moreover, optical proximity effect correction may be given to this rectangular opening pattern.

상기 본 발명의 포토마스크에 따르면 사이드 로브에 기인하는 전사 패턴의 변형을 억제할 수가 있다. 또한, 각 장방형 개구 패턴의 긴 변의 양단의 위치가 맞춰 있는 경우에는 비교적 용이하게 광 근접 효과 보정을 실시하여 정확한 설계패턴을 웨이퍼 상에 전사할 수가 있다.According to the photomask of the present invention, it is possible to suppress deformation of the transfer pattern caused by the side lobe. In addition, when the positions of both ends of the long sides of each rectangular opening pattern are aligned, the optical proximity effect correction can be performed relatively easily, so that an accurate design pattern can be transferred onto the wafer.

본 발명의 포토마스크의 또 하나의 특징은, 상기 반도체 집적 회로의 패턴 설계 방법에 의해 설계된 반도체 집적 회로의 제작에 사용하는 포토마스크로서, 인접하는 정방형 혹은 장방형의 개구 패턴의 근처의 양단 위치가 맞지 않고, 각 개구 패턴 사이 거리(MS)가 노광 광의 사이드 로브나 광 근접 효과에 의해 전사 패턴에 변형이 생기지 않는 거리(MD2)로 설정된 패턴(복수)과, 복수의 장방형의 개구 패턴이, 긴 변이 대향하도록 인접하고, 서로 인접하는 패턴의 근처의 양단 위치가 맞춰 있으며, 개구 패턴 사이 거리(MS)가, 광 근접 효과가 생기지 않는 거리(MD1)보다 짧게 설정되며, 광 근접 효과 보정이 실시된 패턴(복수)을 갖는 것이다.A further feature of the photomask of the present invention is a photomask for use in fabrication of a semiconductor integrated circuit designed by the pattern design method of the semiconductor integrated circuit, wherein positions of both ends of adjacent square or rectangular opening patterns are not matched. However, the pattern (plural) in which the distance MS between each opening pattern is set to the distance MD2 at which the deformation does not occur in the transfer pattern due to the side lobe of the exposure light or the optical proximity effect, and the plurality of rectangular opening patterns vary in long sides. The patterns adjacent to each other and adjacent to each other adjacent to each other are aligned, and the distance MS between the opening patterns is set to be shorter than the distance MD1 where no optical proximity effect occurs, and the optical proximity effect correction is performed. To have (plural).

도 1은 본 발명의 제1 실시예에 따른 컨택트홀 패턴 설계 방법을 설명하는 회로 설계 패턴과 이것에 대응하는 포토마스크상의 패턴을 나타내는 도면.BRIEF DESCRIPTION OF THE DRAWINGS Fig. 1 is a diagram showing a circuit design pattern for explaining a contact hole pattern design method according to a first embodiment of the present invention and a pattern on a photomask corresponding thereto.

도 2는 본 발명의 제2 실시예에 따른 컨택트홀 패턴 설계 방법에 의한 포토마스크 상의 일부의 패턴을 나타내는 도면.2 is a view showing a part of the pattern on the photomask by the contact hole pattern design method according to a second embodiment of the present invention.

도 3은 본 발명의 제2 실시예에 따른 컨택트홀 패턴 설계 방법에 의한 인접하는 패턴 형상과 그 패턴 간격과의 관계를 나타내는 표.3 is a table showing a relationship between an adjacent pattern shape and a pattern spacing according to the contact hole pattern design method according to the second embodiment of the present invention.

도 4는 본 발명의 제2 실시예에 따른 컨택트홀 패턴 설계 방법에 의한 포토마스크 상의 패턴을 나타내는 도면.4 is a view showing a pattern on the photomask by the contact hole pattern design method according to a second embodiment of the present invention.

도 5는 본 발명의 제2 실시예에 따른 OPC 처리의 수순을 나타내는 플로우차트.Fig. 5 is a flowchart showing the procedure of OPC processing according to the second embodiment of the present invention.

도 6은 본 발명의 제2 실시예에 따른 포토마스크에 있어서, OPC 처리의 대상으로 하는 패턴 예를 나타내는 도면.Fig. 6 is a diagram showing an example of a pattern to be subjected to OPC processing in the photomask according to the second embodiment of the present invention.

도 7은 도 5의 플로우차트의 단계 S102에 있어서, 작성되는 그래프의 예.7 is an example of a graph created in step S102 of the flowchart of FIG. 5;

도 8은 도 5의 플로우차트의 단계 S103에 있어서, 작성되는 보정 테이블의 예.FIG. 8 is an example of a correction table created in step S103 of the flowchart of FIG. 5; FIG.

도 9a는 종래의 컨택트홀용 개구 패턴을 갖는 포토마스크와, 이 개구 패턴을 통과하여 레지스트 상에 전사되는 노광 광의 강도 분포를 나타내는 그래프.9A is a graph showing a photomask having a conventional contact hole opening pattern, and an intensity distribution of exposure light transferred through the opening pattern onto a resist.

도 9b는 종래의 복수의 컨택트홀용 개구 패턴을 갖는 포토마스크와, 이 개구 패턴을 통과하여 레지스트상에 전사되는 노광 광의 강도 분포를 나타내는 그래프.Fig. 9B is a graph showing a photomask having a plurality of conventional contact hole opening patterns, and an intensity distribution of exposure light transferred through the opening pattern onto a resist.

도 10a는 종래의 포토마스크 상에 형성된 복수의 장방형 개구 패턴의 예를 나타내는 도면.10A is a diagram showing an example of a plurality of rectangular opening patterns formed on a conventional photomask.

도 10b는 도 9a의 포토마스크를 이용한 포토리소그래피 프로세스로 얻어진 레지스트 상의 전사 패턴으로, 광 근접 효과에 의해 변형된 것을 나타내는 도면.Fig. 10B is a view showing a transfer pattern on a resist obtained by the photolithography process using the photomask of Fig. 9A, modified by the optical proximity effect.

〈도면의 주요 부분에 대한 부호의 설명〉<Explanation of symbols for main parts of drawing>

10, 100 : 설계 회로 패턴10, 100: design circuit pattern

20, 200 : 포토마스크 패턴20, 200: photomask pattern

11, 12, 13 : 컨택트홀11, 12, 13: contact hole

11A, 11B, 12A, 12B, 13A, 13B : 컨택트홀 패턴11A, 11B, 12A, 12B, 13A, 13B: Contact Hole Pattern

21, 22, 23 : 개구 패턴21, 22, 23: opening pattern

21A, 21B, 22A, 22B, 23A, 23B : 정방형 개구 패턴Square Aperture Patterns: 21A, 21B, 22A, 22B, 23A, 23B

(제1 실시예)(First embodiment)

도 1은, 본 발명의 제1 실시예에 따른 패턴 설계 방법을 설명하기 위한 도면이다. 도면 중 아래쪽에는, 제1 실시예에 따른 설계 회로 패턴(10)과 이 설계 회로 패턴에 대응하는 포토마스크 상의 패턴(20)을 나타낸다. 또한, 이 본 실시예에 따른 패턴 설계 방법의 이해를 돕기 위해, 도면 중 상측에, 종래의 설계 회로 패턴(100)과, 이 설계 회로 패턴(100)에 대응하는 종래의 포토마스크 상의 패턴(200)을 맞춰 나타낸다. 설명의 간단화를 도모하기 위해, 여기서는 정방형 패턴의 1변 및 장방형 패턴의 짧은 변 각각의 길이를 f, 장방형 패턴의 긴 변을 2f로서 설명한다.1 is a view for explaining a pattern design method according to a first embodiment of the present invention. In the lower part of the figure, the design circuit pattern 10 which concerns on 1st Example, and the pattern 20 on the photomask corresponding to this design circuit pattern are shown. In addition, in order to facilitate understanding of the pattern design method according to the present embodiment, the conventional design circuit pattern 100 and the pattern 200 on the conventional photomask corresponding to the design circuit pattern 100 are shown on the upper side in the drawing. ). In order to simplify the description, the length of each of the one side of the square pattern and the short side of the rectangular pattern is described as f and the long side of the rectangular pattern is 2f.

여기서 사용하는 포토마스크에는, 특별히 한정하지는 않지만, 바람직하게는위상 시프트형 하프톤 타입의 포토마스크를 이용하도록 한다. 또한, 이 경우, 마스크 차광부의 투과율은 3%∼20%의 것을 이용하도록 한다.Although it does not specifically limit to the photomask used here, Preferably, the phase shift type halftone type photomask is used. In this case, the mask light shielding portion has a transmittance of 3% to 20%.

반도체 집적 회로에는, 동일 층에 복수의 컨택트홀을 형성할 필요가 있는 경우가 많은, 예를 들면 복수의 트랜지스터가 형성되어 있는 경우, 각 게이트 전극으로부터 상층의 복수의 배선에 전기적으로 접속하기 때문에, 복수의 컨택트홀이 형성된다. 이러한 경우에, 종래의 설계 회로 패턴에서는, 전기적인 접속을 보다 확실하게 행하기 위해, 각 게이트 전극 상에 복수의 컨택트홀이 형성되는 경우가 많다. 예를 들면, 설계 회로 패턴(100)에서는 게이트 전극(31A) 상에는 컨택트홀(11A와 11B)이, 게이트 전극(32A) 상에는 컨택트홀(12A와 12B)이, 게이트 전극(33A) 상에는 컨택트홀(13A와 13B)이 형성되어 있다. 동일 게이트 전극 상에 형성되는 2개의 컨택트홀은 동일 배선에 접속되기 때문에, 전기적으로는 동일 전위로 되는 것이다.In a semiconductor integrated circuit, it is often necessary to form a plurality of contact holes in the same layer. For example, when a plurality of transistors are formed, the semiconductor integrated circuit is electrically connected to a plurality of wirings in the upper layer from each gate electrode. A plurality of contact holes are formed. In such a case, in the conventional design circuit pattern, in order to perform electrical connection more reliably, many contact holes are formed in each gate electrode in many cases. For example, in the design circuit pattern 100, the contact holes 11A and 11B are formed on the gate electrode 31A, the contact holes 12A and 12B are formed on the gate electrode 32A, and the contact holes are formed on the gate electrode 33A. 13A and 13B) are formed. Since the two contact holes formed on the same gate electrode are connected to the same wiring, they are electrically at the same potential.

이 결과, 종래의 설계 회로 패턴에서는 정방형의 컨택트홀 패턴이, 상하 좌우에 복수 근접하여 배치된다. 또한, 이 컨택트홀 패턴을 형성하기 위해 포토마스크의 패턴(200) 상에도 이것에 대응하는 개구 패턴(21A, 21B, 22A, 22B, 23A 및 23B)이 마찬가지로 배치된다.As a result, in the conventional design circuit pattern, a plurality of square contact hole patterns are arranged in close proximity to the top, bottom, left and right. In addition, corresponding opening patterns 21A, 21B, 22A, 22B, 23A, and 23B are similarly arranged on the pattern 200 of the photomask to form the contact hole pattern.

이와 같이, 정방형의 개구 패턴이 복수 근접하여 배치되는 포토마스크를 이용하여 포토리소그래피를 행하는 경우, 도 9b에 도시한 바와 같은 사이드 로브에 의한 레지스트 상의 전사 패턴의 변형을 회피하기 위해 포토마스크 상의 각 컨택트홀 개구부 패턴 간격은 일정 거리 이상, 예를 들면 여기서는 2f 이상 분리되어 있다. 따라서, 설계 패턴(100)에서도, 이 노광 공정의 조건을 고려하여 각 컨택트홀의 간격이 정해져 있다. 이 때문에, 종래의 설계 회로 패턴(100) 중의 게이트 전극(31A∼33A)은 컨택트홀이 형성되는 영역에서는, 게이트 전극 폭이 넓어져 있다.As described above, in the case of performing photolithography using a photomask in which a plurality of square opening patterns are arranged in close proximity, in order to avoid deformation of the transfer pattern on the resist by the side lobe as shown in Fig. 9B, each contact on the photomask is avoided. The hole opening pattern spacing is separated by a predetermined distance or more, for example, 2f or more. Therefore, also in the design pattern 100, the space | interval of each contact hole is decided in consideration of the conditions of this exposure process. For this reason, the gate electrodes 31A to 33A in the conventional design circuit pattern 100 have a wider gate electrode width in a region where contact holes are formed.

이에 대하여, 본 실시예의 패턴 설계 방법은 종래의 설계 회로 패턴(100)을, 설계 회로 패턴(10)으로 치환하고자 하는 것이다. 즉, 본 실시예의 설계 방법에 따르면, 종래 정방형이던 컨택트홀 패턴(11A, 11B, 12A, 12B, 13A, 13B)을, 장방형 패턴(11, 12, 13)으로 치환한다. 특히, 최종적으로 전기적으로 단락되고, 동전위가 된 복수의 컨택트홀은 단일의 장방형 패턴을 갖는 컨택트홀로 치환된다. 예를 들면 컨택트홀 패턴(11A와 11B)을 장방형 패턴의 컨택트홀(11)로 치환된다. 동전위의 복수의 정방형 패턴의 컨택트홀을 하나의 장방형 패턴의 컨택트홀로 치환하고 있기 때문에, 전기적으로 문제가 없다. 또한, 이 치환은, 컨택트홀의 개구 면적이 넓어지기 때문에, 컨택트홀을 복수 설치하는 것과 같이 확실한 전기적 접속을 확보할 수 있다.In contrast, the pattern design method of the present embodiment is intended to replace the conventional design circuit pattern 100 with the design circuit pattern 10. That is, according to the design method of the present embodiment, the contact holes patterns 11A, 11B, 12A, 12B, 13A, and 13B, which are conventional squares, are replaced with the rectangular patterns 11, 12, and 13. In particular, the plurality of contact holes, which are finally electrically shorted and coincided, are replaced with contact holes having a single rectangular pattern. For example, the contact hole patterns 11A and 11B are replaced with the contact holes 11 of the rectangular pattern. Since the contact holes of the plurality of square patterns on the coin are replaced with the contact holes of one rectangular pattern, there is no electrical problem. In addition, since the opening area of a contact hole becomes large, this substitution can ensure a reliable electrical connection like providing a plurality of contact holes.

또한, 복수의 장방형 패턴(11, 12, 13)은 각 장방형 패턴의 긴 변이 서로 인접하고, 또한 각 긴 변의 상단과 하단의 위치를 맞추도록 배치된다. 또한, 이러한 장방형의 패턴의 배치에 의해, 후술하는 바와 같이, 포토마스크 패턴(20) 중의 각 컨택트홀의 개구 패턴(21, 22, 23)의 간격을 좁게 하는 것이 가능하게 되기 때문에, 이것에 맞춰, 설계 회로 패턴(10) 중 컨택트홀(11, 12, 13)의 간격도 좁혀져서 회로 패턴 전체의 면적도 축소화된다.In addition, the plurality of rectangular patterns 11, 12, 13 are arranged so that the long sides of each rectangular pattern are adjacent to each other, and the positions of the top and bottom of each long side are aligned. In addition, the arrangement of such rectangular patterns makes it possible to narrow the intervals between the opening patterns 21, 22, and 23 of the contact holes in the photomask pattern 20, as described later. The spacing of the contact holes 11, 12, and 13 in the design circuit pattern 10 is also narrowed, and the area of the entire circuit pattern is also reduced.

이 설계 회로 패턴의 변경에 따라, 종래의 포토마스크 패턴(200)도, 본 발명의 제1 실시예에 따른 포토마스크 패턴(20)으로 변경된다. 우선, 포토마스크 상의 정방형 개구 패턴(21A, 21B, 22A, 22B, 23A, 23B)이 장방형 개구 패턴(21, 22, 23)으로 변경된다. 정방형 개구 패턴의 경우에 비교하여 장방형 개구 패턴에서는, 사이드 로브의 광 강도가 낮기 때문에, 사이드 로브에 의한 전사 패턴의 변형의 정도를 적게 할 수 있다. 따라서, 사이드 로브의 영향을 회피하기 위해, 종래 2f 이상 필요하던 개구 패턴 간격을, 보다 축소화하는 것이 가능하게 된다.In accordance with the change of the design circuit pattern, the conventional photomask pattern 200 is also changed to the photomask pattern 20 according to the first embodiment of the present invention. First, the square opening patterns 21A, 21B, 22A, 22B, 23A, and 23B on the photomask are changed to the rectangular opening patterns 21, 22, and 23. As shown in FIG. In the rectangular opening pattern, since the light intensity of the side lobe is low in comparison with the case of the square opening pattern, the degree of deformation of the transfer pattern by the side lobe can be reduced. Therefore, in order to avoid the influence of side lobes, it is possible to further reduce the opening pattern spacing required for 2f or more.

또한, 포토마스크 상의 복수의 장방형 개구 패턴은 긴 변끼리 대향하고, 그 긴 변의 양단의 위치를 맞춰 배열되어 있기 때문에, 후술하는 OPC에 의한 포토마스크 상의 패턴 보정을 비교적 용이하게 그와 같이 정확하게 행할 수 있다. 따라서, 이 경우에는, OPC 처리를 행하는 것을 전제로 하여 포토마스크 상의 각 개구 패턴(21, 22, 23)의 간격(MS)을 광 근접 효과의 영향을 받지 않는 거리(MD1)보다 단축하는 것이 가능하게 된다. 이 결과, 각 패턴 간격을 예를 들면 f로 축소할 수 있다. 또, 최종적인 포토마스크 상의 패턴에서는 이것에 OPC 처리가 가해진다. 이 포토마스크 상의 패턴 간격의 축소화가, 설계 회로 패턴(10)에서의 컨택트홀(11, 12, 13) 간격의 축소화를 가능하게 하는 것이다.In addition, since the plurality of rectangular opening patterns on the photomask are opposed to the long sides and are arranged to match the positions of both ends of the long sides, the correction of the pattern on the photomask by the OPC, which will be described later, can be performed relatively easily as such. have. In this case, therefore, it is possible to shorten the distance MS between the opening patterns 21, 22, and 23 on the photomask from the distance MD1 not affected by the optical proximity effect, on the premise of performing OPC processing. Done. As a result, each pattern interval can be reduced to f, for example. In the final pattern on the photomask, OPC processing is applied to this. The reduction in the pattern spacing on the photomask enables the reduction in the spacing of the contact holes 11, 12, 13 in the design circuit pattern 10.

따라서, 제1 실시예에 따른 패턴 설계 방법에 따르면, 웨이퍼 상에 설계 패턴대로의 전사 패턴을 형성할 수가 있다. 또한 웨이퍼 상의 패턴 면적을 보다 축소화하는 것도 가능하게 된다.Therefore, according to the pattern designing method according to the first embodiment, it is possible to form a transfer pattern in accordance with the design pattern on the wafer. It is also possible to further reduce the pattern area on the wafer.

웨이퍼 상의 패턴 치수나 마스크상의 패턴 치수로는, 특별히 한정하지는 않지만, 포토마스크 상의 장방형의 컨택트홀 개구는 적어도 사이드 로브에 의한 전사패턴의 변형을 억제할 수 있는 형상으로 하는 것이 바람직하다. 따라서, 예를 들면 짧은 변을 f라고 하면 긴 변이 1.2f∼4f의 범위인 것이 바람직하다. 예를 들면 짧은 변이 150㎚∼200㎚인 경우, 본 실시예에 따른 패턴 설계 방법은 유효하다.The pattern dimensions on the wafer and the pattern dimensions on the mask are not particularly limited, but the rectangular contact hole openings on the photomask are preferably at least shaped to suppress deformation of the transfer pattern due to side lobes. Therefore, for example, if the short side is f, the long side is preferably in the range of 1.2f to 4f. For example, when the short side is 150 nm to 200 nm, the pattern design method according to the present embodiment is effective.

(제2 실시예)(2nd Example)

도 2는, 본 발명의 제2 실시예에 따른 패턴 설계 방법에 의한 포토마스크 상의 패턴의 일부를 나타내는 도면이다. 설계 회로 패턴도 이들 패턴과 마찬가지의 패턴을 갖는다. 도 2에서도, 도 1과 마찬가지로 정방형 패턴의 1변 및 장방형 패턴의 짧은 변 각각의 길이를 f, 장방형 패턴(14)의 긴 변을 2f로서 설명한다.Fig. 2 is a diagram showing a part of the pattern on the photomask by the pattern designing method according to the second embodiment of the present invention. The design circuit pattern also has a pattern similar to these patterns. Also in FIG. 2, the length of each of one side of a square pattern and the short side of a rectangular pattern is demonstrated to f and the long side of the rectangular pattern 14 similarly to FIG.

도 2에 도시한 바와 같이, 제2 실시예에 따른 패턴 설계 방법에서는, 동일 포토마스크 상에 복수의 장방형 패턴의 컨택트홀(14a, 14b, 14c, 14d)과 정방형 패턴의 컨택트홀 개구 패턴(16)이 각각 점재되어, 각 패턴의 근처의 단부의 위치가 맞지 않는 경우에 있어서, 각 패턴과 그에 인접하는 패턴과의 간격(MS)을, 사이드 로브에 의한 전사 패턴의 변형이나 광 근접 효과의 변형이 생기지 않고, 대개 포토마스크 상의 패턴을 웨이퍼 상에 전사할 수 있는 거리(MD2)로 정한다.As shown in FIG. 2, in the pattern design method according to the second embodiment, a plurality of rectangular pattern contact holes 14a, 14b, 14c, and 14d and a contact hole opening pattern 16 of a square pattern are formed on the same photomask. ) Is interspersed, and when the position of the end part near each pattern does not match, the space | interval MS of each pattern and the pattern adjacent to it is deformed | transformed by the side lobe, deformation | transformation of a transfer pattern, or deformation | transformation of an optical proximity effect. This does not occur and is usually determined by the distance MD2 at which the pattern on the photomask can be transferred onto the wafer.

개구 패턴이 이와 같이 각각 점재되어 있는 경우에는, 포토마스크 상의 패턴에 OPC 처리에 의해 정확한 패턴 보정이 곤란하기 때문에 미리 광 근접 효과에 의한 전사 패턴의 변형이 생기지 않도록, 패턴 사이 거리(MS)를 정함으로써, 설계 패턴을 정확하게 웨이퍼 상에 전사한다.In the case where the aperture patterns are interspersed in this way, since the correct pattern correction is difficult by OPC processing on the pattern on the photomask, the distance MS between the patterns is determined so as not to cause deformation of the transfer pattern due to the optical proximity effect in advance. Thus, the design pattern is accurately transferred onto the wafer.

사이드 로브에 의한 전사 패턴의 변형이나 광 근접 효과의 변형이 생기지 않고, 대체로 포토마스크 상의 패턴을 웨이퍼 상에 전사할 수 있는 거리(MD2)는, 광시뮬레이션이나 실험에 의해 인접하는 패턴으로부터의 근접 효과에 의한 치수 변동이 생기지 않는 값으로부터 구한다. 예를 들면 도 2 중에는 「2.5f 이상」으로 나타내고 있지만, 이 값에 한정되지 않는다. 예를 들면 1.2f∼3f 이상의 값을 채용할 수가 있다.Deformation of the transfer pattern by the side lobe and deformation of the optical proximity effect do not occur, and the distance MD2 which can transfer the pattern on the photomask onto the wafer is generally a proximity effect from the adjacent pattern by optical simulation or experiment. It calculates from the value which does not produce the dimensional change by. For example, although shown in FIG. 2 as "2.5f or more", it is not limited to this value. For example, a value of 1.2f to 3f or more can be adopted.

한편, 도 1의 포토마스크(20) 중의 장방형 개구 패턴(21, 22, 23)과 같이, 인접하는 패턴의 근처의 단부의 위치가 맞춰 있는 경우 등과 같이, 사이드 로브의 영향이 없고, 광 근접 효과에 의한 변형에 대해서는, 간이하고 또한 정확한 OPC 처리가 가능한 경우에는, 이 부분에는 OPC 처리를 전제로 하여 각 패턴 간격(MS)을 광 근접 효과가 생기지 않은 거리(MD1)보다 짧게 한다.On the other hand, as in the case of the rectangular opening patterns 21, 22, and 23 in the photomask 20 of FIG. In case of the simple and accurate OPC processing, the pattern interval MS is made shorter than the distance MD1 where no optical proximity effect occurs.

이와 같이, 제2 실시예의 패턴 설계 방법에서는, 회로 패턴 중에 복수의 장방형과 단수 또는 복수의 정방형의 컨택트홀용 개구 패턴이 혼재하는 경우에, 각 패턴 간격(MS)을, 서로 인접하는 2개의 패턴의 형상과 배치 관계에 따라 정확한 패턴 전사가 가능한 거리로 정한다.As described above, in the pattern design method of the second embodiment, when a plurality of rectangular and single or plural square contact hole opening patterns are mixed in a circuit pattern, each pattern interval MS is formed of two adjacent patterns. According to the shape and arrangement relationship, it is decided as the distance that can accurately transfer the pattern.

도 3은, 제2 실시예에 따른 패턴 설계 방법에 의한, 서로 인접하는 2개의 패턴의 형상과 배치 조건에 대하여, 설정하여야 할 패턴 간격(MS)을 나타내는 표이다. 도 3의 표에서는, 상기한 예와 마찬가지로, 정방형 패턴의 1변 및 장방형 패턴의 짧은 변 각각의 길이를 f, 장방형 패턴의 긴 변을 2f로 한다.FIG. 3 is a table showing the pattern interval MS to be set for the shapes and arrangement conditions of two adjacent patterns by the pattern designing method according to the second embodiment. In the table of FIG. 3, the lengths of one side of the square pattern and the short side of the square pattern are f and the long side of the rectangular pattern is 2f, as in the above-described example.

도 3의 표에 나타낸 바와 같이, 예를 들면 제1 장방형 패턴(대상 패턴)에 제2 장방형 패턴(인접 패턴)이 인접하고, 또한 제1 장방형 패턴의 긴 변과 제2 장방형 패턴의 긴 변이 대향하고, 장편의 단부의 위치가 맞춰 있는 경우에는, 포토마스크 패턴에는 OPC 처리를 행할 수 있기 때문에, 제1 장방형 패턴과 제2 장방형 패턴의 간격(MS)을 예를 들면 광 근접 효과가 생기는 거리(MD1)보다 짧은 f로 설정한다. 그러나, 대향하는 긴 변의 상단 하단의 위치에 어긋나 있는 경우에는, OPC 처리에 의한 보정이 곤란하기 때문에, OPC 처리를 필요로 하지 않는 거리(MD2), 즉 예를 들면 2.5f 이상으로 설정한다.As shown in the table of FIG. 3, for example, the second rectangular pattern (adjacent pattern) is adjacent to the first rectangular pattern (target pattern), and the long side of the first rectangular pattern and the long side of the second rectangular pattern face each other. When the position of the end of the long piece is aligned, the OPC process can be performed on the photomask pattern, so that the distance MS between the first rectangular pattern and the second rectangular pattern, for example, produces an optical proximity effect ( Set f to shorter than MD1). However, when it is shifted from the position of the upper end lower end of the opposing long side, since correction by OPC process is difficult, it sets to distance MD2 which does not require OPC process, ie, 2.5f or more.

또한, 제1 장방형 패턴(대상 패턴)에 제2 장방형 패턴(인접 패턴)이 인접하고, 또한 제1 장방형 패턴의 긴 변과 제2 장방형 패턴의 짧은 변이 대향하고 있는 경우나, 제1 장방형 패턴의 긴 변과 제2 정방형 패턴의 1변이 대향하여 배치되는 경우에는, 패턴 간격(MS)을 OPC 처리를 필요로 하지 않는 거리(MD2), 즉 예를 들면 2.5f 이상으로 설정한다.Further, when the second rectangular pattern (adjacent pattern) is adjacent to the first rectangular pattern (target pattern), and the long side of the first rectangular pattern and the short side of the second rectangular pattern are opposed to each other, When the long side and one side of the second square pattern are disposed to face each other, the pattern interval MS is set to a distance MD2 that does not require OPC processing, that is, 2.5 f or more.

또한, 제1 정방형 패턴(대상 패턴)에 제2 정방형 패턴(인접 패턴)이 인접하고 있는 경우에는, 패턴 간격(MS)을 광 근접 효과와 노광 광의 사이드 로브에 의한 전사 패턴의 변형이 생기지 않는 거리(MD2)로 설정할 필요가 있다. 따라서, 예를 들면 제1 정방형 및 제2 정방형 패턴의 간격을 2f 이상으로 설정한다. 또, 이 경우에는 OPC 처리를 행하지 않고, 포토마스크상의 패턴을 레지스트 상에 거의 변형없이 전사할 수가 있다.In addition, when the second square pattern (adjacent pattern) is adjacent to the first square pattern (target pattern), the pattern interval MS is a distance where the deformation of the transfer pattern due to the light proximity effect and the side lobe of the exposure light does not occur. It is necessary to set it to (MD2). Therefore, for example, the space | interval of a 1st square and a 2nd square pattern is set to 2f or more. In this case, the pattern on the photomask can be transferred onto the resist with little deformation without performing OPC processing.

도 4는, 도 3의 표에 따라서, 제2 실시예의 설계 방법에 의해 설계된 컨택트홀의 회로 패턴을 예시하는 도면이다. 또, 대응하는 포토마스크 상의 패턴에서는, 파선부에 대응하는 영역에 OPC 처리가 실시되게 된다. 또, 이 파선부의 패턴은 제1 실시예에서 설명한 패턴 설계 방법으로 설계된 패턴에 대응하는 것이어도 좋다.FIG. 4 is a diagram illustrating a circuit pattern of a contact hole designed by the design method of the second embodiment according to the table of FIG. 3. In the pattern on the corresponding photomask, the OPC process is performed in the region corresponding to the broken line portion. The pattern of this broken line portion may correspond to a pattern designed by the pattern design method described in the first embodiment.

제2 실시예의 패턴 설계 방법에 따라 제작한 포토마스크를 이용하면, 웨이퍼상에 설계 패턴 치수대로의 전사 패턴을 형성할 수 있다.By using the photomask produced according to the pattern design method of the second embodiment, it is possible to form a transfer pattern in accordance with the design pattern dimension on the wafer.

또, 상술의 설명에 있어서, 광 근접 효과가 생기지 않는 거리(MD1)와, 사이드 로브나 광 근접 효과에 의한 전사 패턴의 변형이 생기지 않는 거리(MD2)는, 인접하는 패턴이 모두 장방형인 경우에는, 대체로 동일 거리로 된다.In the above description, the distance MD1 in which the optical proximity effect does not occur and the distance MD2 in which deformation of the transfer pattern due to the side lobe and the optical proximity effect do not occur are all rectangular when the adjacent patterns are rectangular. Are generally the same distance.

(OPC 처리 방법)(OPC processing method)

본 발명의 실시예에 따른, OPC 처리에 의한 포토마스크 패턴의 보정 방법에 대하여 설명한다. 도 5에, OPC 처리를 행하는 수순을 나타내는 플로우차트를 도시한다.A method of correcting a photomask pattern by OPC processing according to an embodiment of the present invention will be described. 5 is a flowchart showing a procedure for performing OPC processing.

도 6에 도시한 바와 같이, OPC 처리의 대상으로 하는 것은, 짧은 변이 f인 복수의 동일 사이즈 동일 형상의 장방형 패턴(18)의 상단 하단의 위치를 맞추도록 배열되어 있는 경우이다. 각 패턴 사이의 간격 S는 2.5f 이하이다. 그 간격 S가 2.5f 이상에서는 광 근접 효과의 영향을 배제할 수 있기 때문에, OPC 처리는 필요없다.As shown in FIG. 6, the object of OPC processing is a case where it arrange | positions so that the position of the upper end lower end of the some rectangular shape 18 of the same size same shape which is short side f may be f. The spacing S between each pattern is 2.5 f or less. Since the influence of the optical proximity effect can be excluded when the interval S is 2.5 f or more, the OPC process is not necessary.

이하, 도 5에 도시한 OPC의 수순을 설명한다.Hereinafter, the procedure of OPC shown in FIG. 5 is demonstrated.

1) 단계 101 : 우선, 단계 101에서는, 보정 데이터의 취득에 필요한 샘플을 제작한다. 즉, 도 6에 도시한 바와 같이, 짧은 변이 f인 장방형 패턴(18)이 긴 변끼리 인접되는 패턴으로서, 그 간격 S가 f로부터 2.5f로 조건이 부여된 포토마스크 패턴을 복수 준비한다. 그리고, 실제로 포토리소그래피 프로세스를 행하여, 각 페턴을 레지스트 상에 전사한 샘플을 제작한다.1) Step 101: First, in step 101, a sample necessary for obtaining correction data is produced. That is, as shown in FIG. 6, the rectangular pattern 18 which is a short side f is a pattern in which long sides adjoin, and a plurality of photomask patterns provided with the conditions with the space | interval S from f to 2.5f are prepared. And a photolithography process is actually performed, and the sample which transferred each pattern on the resist is produced.

2) 단계 102 : 단계 101에서 제작한 샘플에 전사된 패턴 치수를 측정하여, 도 7에 도시한 바와 같은, 포토마스크 상의 패턴 간격 S에 대하여 샘플 상에 형성된 전사 패턴 치수 W를 플롯한 그래프를 작성한다. 여기에 도시한 그래프는, 전사된 장방형 패턴의 짧은 변 치수의 예를 나타내고 있다. 이 그래프로부터 명백한 바와 같이, 패턴 간격 S를 2.5f 이상으로 하는 경우에는, 포토마스크 상의 설계 치수 f와 레지스트 상의 전사 패턴 치수가 일치하고 있지만, 간격 S가 이보다 짧은 경우에는, 광 근접 효과에 의해 전사 패턴 치수가 설계 치수보다 넓어진다.2) Step 102: Measure the pattern dimension transferred to the sample produced in step 101, and create a graph plotting the transfer pattern dimension W formed on the sample with respect to the pattern interval S on the photomask as shown in FIG. 7. do. The graph shown here has shown the example of the short side dimension of the transferred rectangular pattern. As is apparent from this graph, in the case where the pattern spacing S is 2.5f or more, the design dimension f on the photomask and the transfer pattern dimensions on the resist coincide, but when the spacing S is shorter than this, it is transferred by the optical proximity effect. Pattern dimensions are wider than design dimensions.

예를 들면, 간격 S가 s2인 경우, 전사 패턴 치수는 W1로 된다. 따라서 설계 치수 f와의 차이(W1-f)가, 필요한 보정량으로 된다. 간격 S가 s1인 경우, (W2-f)가 필요한 보정량으로 된다.For example, when the interval S is s2, the transfer pattern dimension is W1. Therefore, the difference W1-f from the design dimension f becomes necessary correction amount. When the interval S is s1, (W2-f) is a necessary correction amount.

장방형 패턴의 긴 변 치수에 대하여도, 마찬가지의 그래프를 작성한다.The same graph is created also about the long side dimension of a rectangular pattern.

3) 단계 103 : 다음에, 도 8에 도시한 바와 같이, 단계 102에서 작성한 그래프에 기초하여 보정 테이블을 작성한다. 또, 포토마스크의 묘화의 상태 때문에, 보정량의 값은, 마스크 묘화 가능한 최소 그리드를 보정의 최소 단위로 한다. 또한, 보정량은 짧은 변의 편측단에 가하는 양으로 나타내고 있다. 따라서, 도 8의 표에 나타낸 바와 같이, 예를 들면, 간격 S가 f 이상 s1 이하의 경우의 짧은 변의 보정량은, (W1-f)/2로 된다. 긴 변의 보정량에 대해서도, 마찬가지로 단계 102에서 작성하는 그래프로부터 결정한다. 또, 여기서는, 긴 변 방향은 인접하는 패턴과의 거리를 충분히 분리하고 있기 때문에, 짧은 변에 필요한 보정량에 비교하면,그 보정량은 적다. 예를 들면 여기서는, 간격 S가 f 이상 s1 이하의 경우의 긴 변의 보정량은 A로 하고 있다.3) Step 103: Next, as shown in FIG. 8, a correction table is created based on the graph created in step 102. In addition, because of the state of drawing of the photomask, the value of the correction amount makes the minimum grid capable of mask drawing a minimum unit of correction. In addition, the correction amount is shown by the quantity added to the one side edge of a short side. Therefore, as shown in the table of FIG. 8, for example, the correction amount of the short side when the interval S is f or more and s1 or less is (W1-f) / 2. The long side correction amount is similarly determined from the graph created in step 102. In addition, since the long side direction fully isolate | separates the distance from the adjacent pattern here, compared with the correction amount required for a short side, the correction amount is small. For example, the correction amount of the long side in the case where the interval S is f or more and s1 or less is A.

4) 단계 104 : 포토마스크 상의 패턴 설계 데이터 중, OPC 처리 대상이 되는 패턴에 대하여, 단계 103에서 작성한 보정 테이블을 참조하여 포토마스크 패턴의 짧은 변 치수, 긴 변 치수에 필요한 보정량을 결정한다.4) Step 104: Of the pattern design data on the photomask, the correction amount required for the short side dimension and long side dimension of the photomask pattern is determined with reference to the correction table created in step 103 for the pattern to be subjected to the OPC process.

5) 단계 105 : 포토마스크 상의 패턴 데이터를 단계 104에서 결정한 보정량에 기초하여 보정을 행하고, 포토마스크 상의 최종적인 패턴 데이터를 취득한다.5) Step 105: Correction is performed on the pattern data on the photomask based on the correction amount determined in step 104 to obtain final pattern data on the photomask.

이렇게 하여, 포토마스크 상의 패턴 데이터의 일부에 OPC 처리가 가해진다. 이 후, 이 패턴 데이터에 기초하여 묘화 장치를 이용하여 포토마스크 상에 마스크 패턴을 묘화한다. 이렇게 해서 설계대로의 패턴 전사가 가능한 포토마스크를 얻는 것이 가능하다.In this way, OPC processing is applied to part of the pattern data on the photomask. Thereafter, a mask pattern is drawn on the photomask using the drawing device based on this pattern data. In this way, it is possible to obtain a photomask capable of pattern transfer as designed.

이상, 설명한 바와 같이, 본 발명의 반도체 집적 회로의 패턴 설계 방법 및 포토마스크를 사용하면 반도체 장치 상에 설계 패턴을 정확하게 형성할 수가 있다.As described above, when the pattern design method and the photomask of the semiconductor integrated circuit of the present invention are used, the design pattern can be accurately formed on the semiconductor device.

이상, 본 발명의 실시예에서는 컨택트홀의 개구 패턴에 대하여 설명하였지만 다른 배선 패턴 등의 설계 방법에도 응용할 수가 있다. 또한, 정방형과 장방형의 개구 패턴을 사용하는 예에 대하여 설명하였지만, 마찬가지의 효과가 얻어지는 범위에서 패턴에 다소의 변형이 가해져도 좋다.As mentioned above, although the opening pattern of a contact hole was demonstrated in the Example of this invention, it is applicable to design methods, such as another wiring pattern. In addition, although the example which used the square and rectangular opening pattern was demonstrated, some deformation | transformation may be added to a pattern in the range from which the same effect is acquired.

상기 본 발명의 포토마스크에 따르면, 광 근접 효과 보정이 곤란한 패턴 배치 영역에는 사이드 로브나 광 근접 효과에 의한 전사 패턴의 변형이 생기지 않는패턴 사이 거리를 확보하고, 광 근접 효과의 보정이 가능한 패턴 영역에는 광 근접 효과의 보정이 가해져 있기 때문에 웨이퍼 상에 설계 패턴대로의 전사 패턴을 웨이퍼 상에 형성할 수가 있다.According to the photomask of the present invention, in the pattern arrangement region in which optical proximity effect correction is difficult, a distance between patterns in which deformation of the transfer pattern due to side lobe or optical proximity effect does not occur is ensured, and the pattern region in which the optical proximity effect can be corrected Since the optical proximity effect is corrected, the transfer pattern according to the design pattern can be formed on the wafer.

본 발명의 반도체 장치는, 상기 본 발명의 반도체 집적 회로의 패턴 설계 방법을 이용하여 설계되어 상술의 본 발명의 포토마스크를 이용하여 설계치 대로의 패턴을 갖게 된다.The semiconductor device of the present invention is designed using the pattern design method of the semiconductor integrated circuit of the present invention, and has a pattern according to the design value using the photomask of the present invention described above.

Claims (17)

반도체 집적 회로의 패턴 설계 방법에 있어서,In the pattern design method of a semiconductor integrated circuit, 복수의 장방형 개구 패턴 및 복수의 정방형 개구 패턴을 포함하는 컨택트홀을 형성하며,Forming a contact hole including a plurality of rectangular opening patterns and a plurality of square opening patterns, 상기 복수의 장방형 개구 패턴의 일부에 대해서는 긴 변끼리가 인접하고 또한 각 긴 변의 양단의 위치를 일치시키고, 그 패턴 사이 거리가 상기 정방형 개구 패턴 사이 거리보다 짧아지도록 배치하고 광 근접 효과 보정을 행하며,For some of the plurality of rectangular opening patterns, the long sides are adjacent to each other and coincide with the positions of both ends of the long sides, the distance between the patterns is arranged to be shorter than the distance between the square opening patterns, and optical proximity effect correction is performed. 상기 복수의 장방형 개구 패턴의 일부를 제외한 부분에 대해서는 광 근접 효과 보정을 행하지 않는 반도체 집적 회로의 패턴 설계 방법.The pattern design method of the semiconductor integrated circuit which does not perform optical proximity effect correction about the part except a part of said some rectangular opening pattern. 제 1항에 있어서, 상기 패턴 사이 거리는 노광 프로세스에 있어서 광 근접 효과가 생기지 않는 거리보다 짧은 반도체 집적 회로의 패턴 설계 방법.2. The method of claim 1, wherein the distance between the patterns is shorter than the distance at which no optical proximity effect occurs in the exposure process. 삭제delete 반도체 집적 회로의 패턴 설계 방법에 있어서,In the pattern design method of a semiconductor integrated circuit, 복수의 장방형 개구 패턴 및 복수의 정방형 개구 패턴이 혼재하는 컨택트홀인 경우에,When the plurality of rectangular opening patterns and the plurality of square opening patterns are mixed contact holes, 인접하는 개구 패턴의 변의 양단 위치가 맞지 않는 영역에서는 각 개구 패턴 사이 거리를, 포토마스크 상에 대응하는 개구 패턴을 형성한 경우에 이것을 이용하여 제작한 전사 패턴에 노광 광의 사이드 로브나 광 근접 효과에 의한 전사 패턴의 변형이 생기지 않는 거리로 하고 광 근접 효과 보정을 행하지 않으며,In the region where the opposite ends of the sides of the adjacent opening patterns do not match, the distance between the opening patterns is determined by the side lobe of the exposure light and the light proximity effect in the transfer pattern produced when the corresponding opening pattern is formed on the photomask. The distance at which deformation of the transfer pattern does not occur, and optical proximity effect correction is not performed. 복수의 장방형의 개구 패턴이, 긴 변이 대향하도록 인접하며 서로 인접하는 긴 변의 양단 위치가 맞추어져 있는 영역에서는 각 개구 패턴 사이 거리를, 포토마스크 상에 대응하는 개구 패턴을 형성한 경우에 이것을 이용하여 제작한 전사 패턴에 광 근접 효과가 생기지 않는 거리보다 짧게 하고 광 근접 효과 보정을 행하는 반도체 집적 회로의 패턴 설계 방법.In a region in which a plurality of rectangular opening patterns are adjacent so that their long sides face each other, and both ends of the long sides adjacent to each other are aligned, the distance between each opening pattern is used when a corresponding opening pattern is formed on the photomask. The pattern design method of the semiconductor integrated circuit which shortens the distance which does not produce an optical proximity effect to the produced transfer pattern, and performs optical proximity effect correction. 제 1항에 기재된 반도체 집적 회로의 패턴 설계 방법에 의해서 설계된 반도체 집적 회로를 포함하는 반도체 장치의 제조에 사용하는 포토 마스크에 있어서,In the photomask used for manufacture of the semiconductor device containing the semiconductor integrated circuit designed by the pattern design method of the semiconductor integrated circuit of Claim 1, 복수의 장방형 개구 패턴 및 복수의 정방형 개구 패턴을 포함하는 컨택트홀이 형성되어 있으며,A contact hole including a plurality of rectangular opening patterns and a plurality of square opening patterns is formed, 상기 복수의 장방형 개구 패턴의 일부에 대해서는 긴 변끼리가 인접하고 또한 각 긴 변의 양단의 위치를 일치시키고, 그 패턴 사이 거리가 상기 정방형 개구 패턴 사이 거리보다 짧아지도록 배치하고 광 근접 효과 보정이 행하여져 있으며,For some of the plurality of rectangular opening patterns, the long sides are adjacent to each other and the positions of both ends of the long sides are coincident with each other, and the distance between the patterns is shorter than the distance between the square opening patterns and optical proximity effect correction is performed. , 상기 복수의 장방형 개구 패턴의 일부를 제외한 부분에 대해서는 광 근접 효과 보정이 행하여지지 않은 포토 마스크.A photomask in which optical proximity effect correction is not performed on a portion except a part of the plurality of rectangular opening patterns. 제 5항에 있어서, 상기 패턴 사이 거리는 노광 프로세스에 있어서 광 근접 효과가 생기지 않는 거리보다 짧은 포토 마스크.6. The photomask of claim 5, wherein the distance between the patterns is shorter than a distance at which no light proximity effect occurs in the exposure process. 제 4항에 기재된 반도체 집적 회로의 패턴 설계 방법에 의해 설계된 반도체 집적 회로를 포함하는 반도체 장치의 제조에 사용하는 포토마스크에 있어서,In the photomask used for manufacture of the semiconductor device containing the semiconductor integrated circuit designed by the pattern design method of the semiconductor integrated circuit of Claim 4, 복수의 장방형 및 정방형의 개구 패턴으로서, 인접하는 정방형 및 장방형의 개구 패턴의 변의 양단 위치가 맞지 않고 각 개구 패턴 사이 거리가 노광 광의 사이드 로브나 광 근접 효과에 의한 전사 패턴의 변형이 생기지 않는 거리로 설정되고 광 근접 효과 보정이 행하여지지 않은 복수의 패턴과,As a plurality of rectangular and square opening patterns, positions of both ends of the sides of adjacent square and rectangular opening patterns do not coincide, and the distance between the opening patterns is such that the deformation of the transfer pattern due to side lobes of the exposure light or the light proximity effect does not occur. A plurality of patterns that are set and no optical proximity effect correction is performed, 복수의 장방형의 개구 패턴으로서, 각 긴 변이 대향하도록 인접하고 서로 인접하는 장변의 양단 위치가 맞춰져 있고 각 개구 패턴 사이 거리가 광 근접 효과가 생기지 않는 거리보다 짧게 설정되고 광 근접 효과 보정이 행하여진 복수의 패턴을 포함하는 포토마스크.A plurality of rectangular opening patterns comprising a plurality of rectangular opening patterns each of which is arranged so that the long sides face each other, and the ends of adjacent long sides are aligned, and the distance between the opening patterns is set to be shorter than the distance where no optical proximity effect occurs and the optical proximity effect correction is performed. A photomask containing a pattern of. 제 5항에 있어서,The method of claim 5, 상기 포토 마스크는 하프톤 형 위상 시프트 마스크인 포토마스크.And the photo mask is a halftone phase shift mask. 제6항에 있어서,The method of claim 6, 상기 포토 마스크는 하프톤 형 위상 시프트 마스크인 포토마스크.And the photo mask is a halftone phase shift mask. 제7항에 있어서,The method of claim 7, wherein 상기 포토 마스크는 하프톤 형 위상 시프트 마스크인 포토마스크.And the photo mask is a halftone phase shift mask. 제 1항에 기재된 반도체 집적 회로의 설계 방법에 의해 설계된 반도체 집적 회로를 포함하는 반도체 장치.A semiconductor device comprising a semiconductor integrated circuit designed by the method for designing a semiconductor integrated circuit according to claim 1. 제 2항에 기재된 반도체 집적 회로의 설계 방법에 의해 설계된 반도체 집적 회로를 포함하는 반도체 장치.A semiconductor device comprising a semiconductor integrated circuit designed by the method for designing a semiconductor integrated circuit according to claim 2. 삭제delete 제 4항에 기재된 반도체 집적 회로의 설계 방법에 의해 설계된 반도체 집적 회로를 포함하는 반도체 장치.A semiconductor device comprising a semiconductor integrated circuit designed by the method for designing a semiconductor integrated circuit according to claim 4. 반도체 집적 회로의 마스크 패턴 보정 방법에 있어서,In the mask pattern correction method of a semiconductor integrated circuit, 복수의 장방형 개구 패턴 및 복수의 정방형 개구 패턴을 포함하는 컨택트홀을 형성하며,Forming a contact hole including a plurality of rectangular opening patterns and a plurality of square opening patterns, 상기 복수의 장방형 개구 패턴의 일부에 대해서는 긴 변끼리가 인접하고 또한 각 긴 변의 양단의 위치를 일치시키고, 그 패턴 사이 거리가 상기 정방형 개구 패턴 사이 거리보다 짧아지도록 배치하고 광 근접 효과 보정을 행하며,For some of the plurality of rectangular opening patterns, the long sides are adjacent to each other and coincide with the positions of both ends of the long sides, the distance between the patterns is arranged to be shorter than the distance between the square opening patterns, and optical proximity effect correction is performed. 상기 복수의 장방형 개구 패턴의 일부를 제외한 부분에 대해서는 광 근접 효과 보정을 행하지 않는 반도체 집적 회로의 마스크 패턴 보정 방법.The mask pattern correction method of the semiconductor integrated circuit which does not perform optical proximity effect correction on the part except a part of said some rectangular opening pattern. 제 15항에 있어서, 상기 패턴 사이 거리는 노광 프로세스에 있어서 광 근접 효과가 생기지 않는 거리보다 짧은 반도체 집적 회로의 마스크 패턴 보정 방법.16. The method of claim 15, wherein the distance between the patterns is shorter than the distance at which no optical proximity effect occurs in the exposure process. 반도체 집적 회로의 마스크 패턴 보정 방법에 있어서,In the mask pattern correction method of a semiconductor integrated circuit, 복수의 장방형 개구 패턴 및 복수의 정방형 개구 패턴이 혼재하는 컨택트홀인 경우에,When the plurality of rectangular opening patterns and the plurality of square opening patterns are mixed contact holes, 인접하는 개구 패턴의 변의 양단 위치가 맞지 않는 영역에서는 각 개구 패턴 사이 거리를, 포토마스크 상에 대응하는 개구 패턴을 형성한 경우에 이것을 이용하여 제작한 전사 패턴에 노광 광의 사이드 로브나 광 근접 효과에 의한 전사 패턴의 변형이 생기지 않는 거리로 하고 광 근접 효과 보정을 행하지 않으며,In the region where the opposite ends of the sides of the adjacent opening patterns do not match, the distance between the opening patterns is determined by the side lobe of the exposure light and the light proximity effect in the transfer pattern produced when the corresponding opening pattern is formed on the photomask. The distance at which deformation of the transfer pattern does not occur, and optical proximity effect correction is not performed. 복수의 장방형의 개구 패턴이, 긴 변이 대향하도록 인접하며 서로 인접하는 긴 변의 양단 위치가 맞추어져 있는 영역에서는 각 개구 패턴 사이 거리를, 포토마스크 상에 대응하는 개구 패턴을 형성한 경우에 이것을 이용하여 제작한 전사 패턴에 광 근접 효과가 생기지 않는 거리보다 짧게 하고 광 근접 효과 보정을 행하는 반도체 집적 회로의 마스크 패턴 보정 방법.In a region in which a plurality of rectangular opening patterns are adjacent so that their long sides face each other, and both ends of the long sides adjacent to each other are aligned, the distance between each opening pattern is used when a corresponding opening pattern is formed on the photomask. The mask pattern correction method of the semiconductor integrated circuit which shortens the distance which does not produce an optical proximity effect to the produced transfer pattern, and performs optical proximity effect correction.
KR10-2001-0015122A 2000-03-24 2001-03-23 Design for semiconductor integrated circuit patterns KR100400967B1 (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2000085244 2000-03-24
JP2000-085244 2000-03-24

Publications (2)

Publication Number Publication Date
KR20010090526A KR20010090526A (en) 2001-10-18
KR100400967B1 true KR100400967B1 (en) 2003-10-10

Family

ID=37014003

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2001-0015122A KR100400967B1 (en) 2000-03-24 2001-03-23 Design for semiconductor integrated circuit patterns

Country Status (2)

Country Link
KR (1) KR100400967B1 (en)
TW (1) TWI241641B (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001337439A (en) * 2000-05-26 2001-12-07 Hitachi Ltd Design of semiconductor integrated circuit, producing method and inspection method thereof and semiconductor integrated circuit
KR100850114B1 (en) * 2006-10-23 2008-08-04 동부일렉트로닉스 주식회사 Correction method of contact hole? in a semiconductor device

Also Published As

Publication number Publication date
KR20010090526A (en) 2001-10-18
TWI241641B (en) 2005-10-11

Similar Documents

Publication Publication Date Title
JP3327394B2 (en) Optical proximity correction method
US8580685B2 (en) Integrated circuit having interleaved gridded features, mask set, and method for printing
US6727026B2 (en) Semiconductor integrated circuit patterns
KR20070032852A (en) Semiconductor device having pattern dummy and method of manufacturing the semiconductor device using the pattern dummy
US6498105B1 (en) Method of forming fine patterns of a semiconductor device
US6498401B2 (en) Alignment mark set and method of measuring alignment accuracy
KR100924707B1 (en) Exposure mask and method for transferring pattern
GB2344436A (en) Method of manufacture of a semiconductor device
KR100400967B1 (en) Design for semiconductor integrated circuit patterns
KR100803105B1 (en) Thin Film Transistor, Integrated Circuit, Liquid Crystal Display, Method of Producing Thin Film Transistor and Method of Exposure using Attenuated Type Mask
US7419767B2 (en) Phase-shifting mask and method of forming pattern using the same
US20040180268A1 (en) Method of manufacturing photomask
US6670109B2 (en) Photolithographic methods of using a single reticle to form overlapping patterns
US6767672B2 (en) Method for forming a phase-shifting mask for semiconductor device manufacture
KR100226595B1 (en) Mask for exposure
US8092986B2 (en) Exposure methods
US7063921B2 (en) Photomask, in particular alternating phase shift mask, with compensation structure
KR100755074B1 (en) Photomask and manufacturing method therefor
KR19980043615A (en) How to make photo mask
JP3152195B2 (en) Method for producing conductor and electrode pattern
US7534727B2 (en) Method for manufacturing semiconductor device
JP4768980B2 (en) Exposure mask and wiring layer mask pattern design method
KR20080000443A (en) Photo mask with slit type contact and method for manufacturing thereof
KR0134109B1 (en) Fabrication method of contact hole in semiconductor device
KR20040049549A (en) A exposure mask

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
J201 Request for trial against refusal decision
AMND Amendment
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110811

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20120907

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee