JP4768980B2 - Exposure mask and wiring layer mask pattern design method - Google Patents
Exposure mask and wiring layer mask pattern design method Download PDFInfo
- Publication number
- JP4768980B2 JP4768980B2 JP2004313741A JP2004313741A JP4768980B2 JP 4768980 B2 JP4768980 B2 JP 4768980B2 JP 2004313741 A JP2004313741 A JP 2004313741A JP 2004313741 A JP2004313741 A JP 2004313741A JP 4768980 B2 JP4768980 B2 JP 4768980B2
- Authority
- JP
- Japan
- Prior art keywords
- pattern
- wiring
- wiring pattern
- dummy
- exposure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Preparing Plates And Mask In Photomechanical Process (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Integrated Circuits (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Description
本発明は、半導体装置の製造工程において用いる露光用マスク及び配線層マスクのパターン設計方法に係り、特に、光リソグラフィによって、配線パターンを形成する際のフォトマスクおよびそのマスクデータの発生方法に関する。 The present invention relates to a pattern design method for an exposure mask and a wiring layer mask used in a manufacturing process of a semiconductor device, and more particularly to a photomask for forming a wiring pattern by photolithography and a method for generating the mask data.
図３０は、多層配線構造を説明するための半導体装置の断面図である。
ＡＳＩＣ、ロジックデバイス等の半導体装置の配線部分は、図３０に示すように、基体２１０上の第１の配線層には、配線５０１が形成され、その他の部分を絶縁膜５０２が覆っている。そして、第２の配線層には、同様に、配線５０５が形成され、その他の部分を絶縁膜５０８が覆っている。第１の配線層と第２の配線層との間には、ビア層が形成され、ビア層には、配線５０１と配線５０５とを接続するビア５０３が形成される。すなわち、半導体装置の配線部分は、かかる配線層とビアとの繰り返し積層より構成される。
FIG. 30 is a cross-sectional view of a semiconductor device for explaining a multilayer wiring structure.
As shown in FIG. 30, a wiring portion of a semiconductor device such as an ASIC or a logic device has a wiring 501 formed in the first wiring layer on the base 210 and an insulating film 502 covering the other portion. Similarly, in the second wiring layer, a wiring 505 is formed, and the insulating film 508 covers the other part. A via layer is formed between the first wiring layer and the second wiring layer, and a via 503 that connects the wiring 501 and the wiring 505 is formed in the via layer. That is, the wiring portion of the semiconductor device is configured by repeated lamination of such wiring layers and vias.
かかる配線パターンとビアパターンは、露光用マスクを用いたリソグラフィ工程により形成される。
図３１は、配線パターンが形成された露光用マスクの一部を示す図である。
図３１において、露光用マスクは、ガラス基板上に、露光光が透過する配線パターン１１２を残して、クロム（Ｃｒ）等を遮光膜１０１として成膜することにより形成される。
図３２は、ビアパターンが形成された露光用マスクの一部を示す図である。
図３２において、露光用マスクは、ガラス基板上に、露光光が透過するビアパターン２０３を残して、クロム（Ｃｒ）等を遮光膜２０１として成膜することにより形成される。
そして、例えば、配線パターンの直上にビアパターンを形成する場合には、レジスト膜が塗布された基板に図３１に示す露光用マスクを用いて露光を行い、現像、エッチング等のリソグラフィ処理を行なうことで配線層を形成する。そして、配線層の上に、所定の膜を成膜し、その上に塗布されたレジスト膜に図３２に示す露光用マスクを用いて露光を行い、現像、エッチング等のリソグラフィ処理を行なうことでビア層を形成する。
Such wiring patterns and via patterns are formed by a lithography process using an exposure mask.
FIG. 31 is a view showing a part of an exposure mask on which a wiring pattern is formed.
In FIG. 31, the exposure mask is formed by depositing chromium (Cr) or the like as the light shielding film 101 on the glass substrate, leaving the wiring pattern 112 through which the exposure light is transmitted.
FIG. 32 is a view showing a part of an exposure mask on which a via pattern is formed.
In FIG. 32, the exposure mask is formed by depositing chromium (Cr) or the like as a light shielding film 201 on a glass substrate, leaving a via pattern 203 through which exposure light is transmitted.
For example, when a via pattern is formed immediately above the wiring pattern, the substrate coated with the resist film is exposed using the exposure mask shown in FIG. 31, and is subjected to lithography processing such as development and etching. Then, a wiring layer is formed. Then, a predetermined film is formed on the wiring layer, the resist film applied thereon is exposed using the exposure mask shown in FIG. 32, and a lithography process such as development and etching is performed. A via layer is formed.
かかる配線とこれに対応するビアは一定以下の電気抵抗で、即ち或る程度の接触面積を保った状態で積層されている必要がある。
近年のデザインルール微細化にともない、ウェハ上レジストパターンがマスクパターン通りに形成されないことは最早広く知られている。
図３３は、ウェハ上に転写された配線パターンを示す図である。
図３３に示すように、例えば、図３１に示すマスクを用いて、レジスト３０１が塗布されたウェハ上に配線パターンを露光転写すると、配線層レジストパターン３１２の端部において、必要な長さが得られず、配線長が短くなってしまう配線層レジストパターンの長手方向シュリンク（以下、配線シュリンク）３１４が生じてしまう。かかる配線層レジストパターン３１２により形成された配線上にビアを形成していくことになる。
Such wirings and the corresponding vias need to be stacked with an electrical resistance of a certain level, that is, with a certain contact area maintained.
With the recent miniaturization of design rules, it is now widely known that the resist pattern on the wafer is not formed according to the mask pattern.
FIG. 33 is a diagram showing a wiring pattern transferred onto a wafer.
As shown in FIG. 33, for example, when the wiring pattern is exposed and transferred onto a wafer coated with the resist 301 using the mask shown in FIG. 31, a necessary length is obtained at the end of the wiring layer resist pattern 312. In other words, a longitudinal shrink (hereinafter referred to as a wiring shrink) 314 of the wiring layer resist pattern that causes the wiring length to be shortened occurs. Vias are formed on the wiring formed by the wiring layer resist pattern 312.
図３４は、ウェハ上に転写されたビアパターンを示す図である。
図３４に示すように、例えば、図３２に示すマスクを用いて、レジスト４０１が塗布されたウェハ上にビアパターンを露光転写することにより、ビア層レジストパターン４０３が、点線で示す本来必要な配線パターン４０４の端部に合うように形成される。
FIG. 34 is a diagram showing a via pattern transferred onto a wafer.
As shown in FIG. 34, for example, by using the mask shown in FIG. 32 to expose and transfer a via pattern onto a wafer coated with a resist 401, the via layer resist pattern 403 has an originally required wiring indicated by a dotted line. It is formed so as to fit the end of the pattern 404.
図３５は、配線とビアとの接続を説明するための半導体装置の断面図である。
配線シュリンク３１４によって、図３５に示すように、絶縁膜５０２上に形成される配線５１１と、配線５１１と絶縁膜５１４上に形成されるビア５０３とが、Ｈ０の距離において接触せず、配線５１１とこれに対応するビア５０３の接触面積が減少し、電気抵抗が増大ないし絶縁状態となり、配線性能に重大な影響が生じてしまう。実際の配線シュリンク量については後述するが、何ら対策をしない場合には、接触面積ゼロとなってしまう程のものとなる。
FIG. 35 is a cross-sectional view of a semiconductor device for explaining connection between wirings and vias.
As shown in FIG. 35, the wiring 511 formed on the insulating film 502 and the via 503 formed on the insulating film 514 are not in contact with each other at the distance of H 0 by the wiring shrink 314. As a result, the contact area between 511 and the corresponding via 503 is reduced, and the electrical resistance is increased or insulated, resulting in a serious influence on the wiring performance. The actual amount of wiring shrink will be described later. However, if no countermeasure is taken, the contact area becomes zero.
かかる配線シュリンクの原因としては光近接効果、デフォーカス、アライメント誤差、マスク作製誤差、等が挙げられる。このうち光近接効果対策としてＯＰＣ（Ｏｐｔｉｃａｌ Ｐｒｏｘｉｍｉｔｙ Ｃｏｒｒｅｃｔｉｏｎ：光近接効果補正）が盛んに検討されている。
図３６は、光近接効果補正した露光用マスクの一例の一部を示す図である。
図３６に示す露光用マスクでは、配線パターン６０２となるマスクパターンを延長するエクステンション法によりかかる配線シュリンクの解決を図ろうとする。
図３７は、光近接効果補正した露光用マスクの他の一例の一部を示す図である。
図３７に示す露光用マスクでは、配線パターン７０２となるマスクパターンのエッジ７０４を太らせるハンマーヘッド法によりかかる配線シュリンクの解決を図ろうとする。その他、セリフ、ハット等により解決を図ろうとする例もある。
Causes of such wiring shrink include optical proximity effect, defocus, alignment error, mask manufacturing error, and the like. Among these, as an optical proximity effect countermeasure, OPC (Optical Proximity Correction) has been actively studied.
FIG. 36 is a diagram showing a part of an example of an exposure mask that has been corrected for the optical proximity effect.
In the exposure mask shown in FIG. 36, an attempt is made to solve such wiring shrinkage by an extension method that extends the mask pattern to be the wiring pattern 602.
FIG. 37 is a view showing a part of another example of an exposure mask subjected to optical proximity effect correction.
In the exposure mask shown in FIG. 37, an attempt is made to solve the wiring shrinkage by the hammerhead method in which the edge 704 of the mask pattern to be the wiring pattern 702 is thickened. In addition, there are examples that try to solve the problem with lines, hats, and the like.
その他、配線パターンにおける配線シュリンクの解決ではないが、ホールパターンについて、その近くにダミーパターンを配置する技術が文献に開示されている（例えば、特許文献１、２参照）
これら従来法によるＯＰＣの難点としては、配線シュリンク量は一般に、自身および周囲の配線幅、配線長に強く依存するため、補正量の計算が非常に複雑になること、また、マスク作製コストが高騰することが挙げられる。また、配線シュリンクは多くの場合においてフォーカスマージンを制約するが、従来法によりＯＰＣではデフォーカスの影響を軽減するものではない。 The disadvantages of these conventional methods of OPC are that the amount of wiring shrinkage generally depends strongly on itself and the surrounding wiring width and length, which makes the calculation of the correction amount very complicated and increases the mask manufacturing cost. To do. In addition, the wiring shrinkage restricts the focus margin in many cases, but the effect of defocus is not reduced by OPC by the conventional method.
本発明は、上述した問題点を克服し、配線シュリンクを軽減することを目的とし、さらには、デフォーカスの影響を軽減することを目的とする。 An object of the present invention is to overcome the above-described problems, reduce wiring shrinkage, and further reduce the influence of defocusing.
本発明の露光用マスクは、
配線パターンと、
前記配線パターンを長手方向に延伸したときに、当該配線パターンと重なる領域に、配置された第１のダミーパターンと、を備えており、
前記第１のダミーパターンは、前記第１のダミーパターンの端部から前記配線パターンの長手方向の端部までの距離が前記配線パターンの幅寸法の±４０％以内となるように配置されており、かつ、前記配線パターンの幅寸法の±３０％以内の大きさに形成されており、
前記配線パターンの前記端部の周囲に位置するダミーパターンは、前記第１のダミーパターンのみである。
The exposure mask of the present invention is
A wiring pattern;
In stretching the wiring pattern in the longitudinal direction, in a region overlapping with the wiring pattern comprises a first dummy patterns placed, and
The first dummy pattern is arranged such that a distance from an end portion of the first dummy pattern to an end portion in the longitudinal direction of the wiring pattern is within ± 40% of the width dimension of the wiring pattern. And is formed to a size within ± 30% of the width dimension of the wiring pattern,
The dummy pattern located around the end of the wiring pattern is only the first dummy pattern.
前記配線パターンの長手方向の端部から所定の距離を設けてダミーパターンを配置することにより、前記配線パターンの長手方向の端部におけるパターン面積密度を向上させることができる。パターン面積密度を向上させることにより近接効果補正を行なうことができる。パターン面積密度を向上させることにより近接効果補正を行なうことができるので、配線シュリンク量を軽減することができる。 By arranging the dummy pattern at a predetermined distance from the longitudinal end of the wiring pattern, the pattern area density at the longitudinal end of the wiring pattern can be improved. Proximity effect correction can be performed by improving the pattern area density. Since the proximity effect correction can be performed by improving the pattern area density, the amount of wiring shrink can be reduced.
そして、前記ダミーパターンが所定の距離を設けて配置される前記配線パターンの長手方向の端部の位置は、別の露光用マスクにおいてビアパターンが配置される位置であることを特徴とする。 The position of the end portion in the longitudinal direction of the wiring pattern where the dummy pattern is arranged with a predetermined distance is a position where the via pattern is arranged in another exposure mask.
配線パターンの長手方向の端部が、ビアパターンが配置される位置であることから、配線パターンとビアとの接触面積を向上させることができる。配線パターンとビアとの接触面積を向上させることので、電気抵抗の増大を抑制することができる。さらには、絶縁状態を回避することができる。 Since the end in the longitudinal direction of the wiring pattern is a position where the via pattern is disposed, the contact area between the wiring pattern and the via can be improved. Since the contact area between the wiring pattern and the via is improved, an increase in electrical resistance can be suppressed. Furthermore, an insulated state can be avoided.
さらに、本発明における前記ダミーパターンは、前記配線パターンを基板に露光転写する場合に、解像しない大きさに形成されることを特徴とする。 Furthermore, the dummy pattern according to the present invention is formed in a size that does not resolve when the wiring pattern is exposed and transferred to a substrate.
前記ダミーパターンが、解像されないことにより、ウェハ等の基板に余計なパターンを形成しないようにすることができる。余計なパターンを形成しないようにすることができるので、他の配線層やビア層とのショート等を防止することができる。 Since the dummy pattern is not resolved, an unnecessary pattern can be prevented from being formed on a substrate such as a wafer. Since an extra pattern can be prevented from being formed, a short circuit with another wiring layer or via layer can be prevented.
さらに、本発明における前記ダミーパターンは、矩形ホール状に形成され、各辺が、前記配線パターンの幅寸法以上の寸法になるように形成されたことを特徴とする。 Furthermore, the dummy pattern according to the present invention is formed in a rectangular hole shape, and each side is formed to have a dimension equal to or larger than the width dimension of the wiring pattern.
後述するように、前記ダミーパターンの各辺が、前記配線パターンの幅寸法以上の寸法になるように形成されたことにより、より配線シュリンク量を低減することができる。さらには、フォーカスマージンをより多くすることができる。 As will be described later, since each side of the dummy pattern is formed to have a dimension equal to or larger than the width dimension of the wiring pattern, the amount of wiring shrink can be further reduced. Furthermore, the focus margin can be increased.
かかる前記ダミーパターンの各辺の大きさとして、前記各辺が、前記配線パターンの幅寸法の１．３倍以内の寸法になるように形成されると特に有効である。 It is particularly effective that each side of the dummy pattern is formed so that each side has a size within 1.3 times the width of the wiring pattern.
また、本発明における前記ダミーパターンは、前記ダミーパターンの端部と前記配線パターンの前記端部とが、前記配線パターンの幅寸法の±４０％以内の距離を設けて配置されると特に有効である。 The dummy pattern according to the present invention is particularly effective when the end portion of the dummy pattern and the end portion of the wiring pattern are arranged with a distance within ± 40% of the width dimension of the wiring pattern. is there.
さらに、本発明における前記配線パターンにおいて、前記端部が、長手方向に所望する位置よりも伸ばした位置に配置されるように形成することを特徴とする。 Furthermore, in the wiring pattern according to the present invention, the end portion is formed so as to be disposed at a position extended from a desired position in the longitudinal direction.
前記ダミーパターンと端部を長手方向に伸ばすエクステンション法とを組み合わせることにより、さらに、配線シュリンク量を低減することができる。 By combining the dummy pattern and the extension method of extending the end in the longitudinal direction, the amount of wiring shrink can be further reduced.
本発明の配線層マスクのパターン設計方法は、
配線パターンを配置する配線パターン配置工程と、
前記配線パターンに接続することになるビアパターンを前記配線パターン上に配置するビアパターン配置工程と、
前記配線パターンを長手方向に延伸したときに、当該配線パターンと重なる領域に、前記ビアパターンを配線層の第１のダミーパターンとして、前記第１のダミーパターンの端部から前記配線パターンの長手方向の端部までの距離が前記配線パターンの幅寸法の±４０％以内となるように移動させるビアパターン移動工程と、を備えており、
前記配線パターンの前記端部の周囲に位置するダミーパターンは、前記第１のダミーパターンのみである。
The wiring layer mask pattern design method of the present invention is:
A wiring pattern placement step for placing a wiring pattern;
A via pattern placement step of placing a via pattern on the wiring pattern to be connected to the wiring pattern;
When the wiring pattern is extended in the longitudinal direction, the via pattern is used as a first dummy pattern of the wiring layer in a region overlapping with the wiring pattern, and the longitudinal direction of the wiring pattern from the end of the first dummy pattern A via pattern moving step for moving the distance so that the distance to the end of the wiring pattern is within ± 40% of the width dimension of the wiring pattern ,
The dummy pattern located around the end of the wiring pattern is only the first dummy pattern.
後述するように、前記配線パターンに接続することになるビアパターンを用いて、ダミーパターンを形成することにより、配線シュリンクを低減するための適切な補正量を得ることができる。 As will be described later, by forming a dummy pattern using a via pattern to be connected to the wiring pattern, an appropriate correction amount for reducing wiring shrinkage can be obtained.
そして、本発明における前記マスクパターン設計方法は、さらに、前記ビアパターン配置工程の後、前記ビアパターンの大きさを変更する大きさ変更工程を備えたことを特徴とする。 The mask pattern design method according to the present invention further includes a size changing step of changing the size of the via pattern after the via pattern placement step.
ダミーパターンとなる前記ビアパターンの大きさを変更することで、配線シュリンクを低減するためのより適切な補正量を得ることができる。 By changing the size of the via pattern serving as a dummy pattern, a more appropriate correction amount for reducing wiring shrinkage can be obtained.
また、本発明における前記マスクパターン設計方法は、さらに、前記ビアパターン配置工程の後、前記ビアパターンの形状を変更する形状変更工程を備えたことを特徴とする。 The mask pattern design method according to the present invention further includes a shape changing step of changing the shape of the via pattern after the via pattern placement step.
ダミーパターンとなる前記ビアパターンの形状を変更する形状変更工程を備えたことで、必要に応じて、より適切な補正量を得ることができる。 By providing a shape changing step for changing the shape of the via pattern to be a dummy pattern, a more appropriate correction amount can be obtained as necessary.
以上のように、本発明によれば、デフォーカスの影響を軽減しながら、配線シュリンク量を低減することができる。配線シュリンク量を低減することができるので、配線とビアとの接触面積を大きくすることができ、配線抵抗の増大を抑制することができる。 As described above, according to the present invention, it is possible to reduce the amount of wiring shrink while reducing the influence of defocusing. Since the amount of wiring shrink can be reduced, the contact area between the wiring and the via can be increased, and an increase in wiring resistance can be suppressed.
実施の形態１．
実施の形態１では、配線パターン端から一定の距離を空けて矩形の開口パターン（以下、ダミーパターン）が設けることにより配線シュリンク量を軽減する。
図１は、実施の形態１における露光用マスクの一部を示す図である。
図１（ｂ）に示すように、配線層の露光用フォトマスク１００は、ガラス基板１１０にクロム(Ｃｒ)等の遮光膜１０１で遮光部分が覆われている。図１（ａ）に示すように、露光用フォトマスク１００は、配線幅αの配線パターン１０２が配線ピッチ２αで配列されている。かかる配線パターン１０２の長手方向の先に１辺が配線幅と同じαで形成される矩形ホール状のダミーパターン１０４のエッジが配線パターン１０２の端部エッジからαの距離を置いて配置されている。各配線パターン１０２の端部の先にダミーパターン１０４を配置することによりパターンの面積密度を大きくすることができる。その結果、配線シュリンクを軽減することができる。
Embodiment 1 FIG.
In the first embodiment, the amount of wiring shrink is reduced by providing a rectangular opening pattern (hereinafter referred to as a dummy pattern) at a certain distance from the end of the wiring pattern.
FIG. 1 is a view showing a part of an exposure mask in the first embodiment.
As shown in FIG. 1B, a light shielding portion of a photomask 100 for exposure of a wiring layer is covered with a light shielding film 101 such as chromium (Cr) on a glass substrate 110. As shown in FIG. 1A, in the exposure photomask 100, wiring patterns 102 having a wiring width α are arranged at a wiring pitch 2α. The edge of the rectangular hole-shaped dummy pattern 104, one side of which is formed with the same α as the wiring width, is arranged at a distance α from the end edge of the wiring pattern 102 at the tip of the wiring pattern 102 in the longitudinal direction. . By arranging the dummy pattern 104 at the end of each wiring pattern 102, the area density of the pattern can be increased. As a result, wiring shrinkage can be reduced.
図２は、配線パターンとビアパターンとの位置関係を示した図である。
上述したように、半導体装置の配線部分は、かかる配線層とビアとの繰り返し積層より構成される。図２には、かかる場合の配線パターン１０２とビアパターン１０６との位置関係を示している。
FIG. 2 is a diagram showing the positional relationship between the wiring pattern and the via pattern.
As described above, the wiring portion of the semiconductor device is constituted by repeated lamination of such wiring layers and vias. FIG. 2 shows the positional relationship between the wiring pattern 102 and the via pattern 106 in such a case.
本実施の形態１におけるダミーパターンの発生方法を説明する。本実施の形態１の特徴は、その最終目的が配線とこれに対応するビアとの接触面積を保つことであるから、ビア層のマスクデータからダミーパターンを発生させることである。
図３は、配線層の露光用フォトマスクのパターン設計方法のフローチャートの要部を示す図である。
配線層の露光用フォトマスクのパターンの設計方法は、配線パターン配置工程（Ｓ３０２）、ビアパターン配置工程（Ｓ３０４）、ビアパターン移動工程（Ｓ３０６）という一連の工程を実施する。
A method for generating a dummy pattern in the first embodiment will be described. The feature of the first embodiment is to generate a dummy pattern from the mask data of the via layer because the final purpose is to maintain the contact area between the wiring and the corresponding via.
FIG. 3 is a diagram showing a main part of a flowchart of a pattern design method for a photomask for exposure of a wiring layer.
The method for designing the pattern of the exposure photomask for the wiring layer includes a series of steps of a wiring pattern placement step (S302), a via pattern placement step (S304), and a via pattern movement step (S306).
図４は、図３のフローチャートに対応する工程説明図である。
図４（ａ）において、配線パターン配置工程として、配線層の露光用フォトマスクの配線パターンデータを配置する。
図４（ｂ）において、ビアパターン配置工程として、配線パターンに接続する直上或いは直下のビアパターンのデータを配線パターン上に重ねるように配置する。
図４（ｃ）において、ビアパターン移動工程として、前記ビアパターンを配線層のダミーパターンとして所定の距離移動させる。かかるダミーパターンが形成されたパターンデータを配線層の露光用フォトマスクのパターンデータとして、露光用フォトマスク１００を製造する。
後述するように、前記配線パターンに接続することになるビアパターンを用いて、該配線パターンに対応するビア近傍に、同ビア層のデータから所定のアルゴリズムにより発生させ、配線層のデータに加えることで、開口パターンとなるダミーパターンを形成することにより、配線シュリンクを低減するための適切な補正量を得ることができる。また、移動距離は、配線間ピッチに等しい２αが望ましい。配線間ピッチにあわせることにより、露光条件を配線層形成用の条件に合わせることができる。
FIG. 4 is a process explanatory diagram corresponding to the flowchart of FIG. 3.
In FIG. 4A, as the wiring pattern placement step, wiring pattern data of the exposure photomask for the wiring layer is placed.
In FIG. 4B, as the via pattern placement step, the data of the via pattern immediately above or directly below the wiring pattern connected to the wiring pattern is arranged to overlap the wiring pattern.
In FIG. 4C, as the via pattern moving step, the via pattern is moved by a predetermined distance as a dummy pattern of the wiring layer. The exposure photomask 100 is manufactured using the pattern data on which the dummy pattern is formed as the pattern data of the exposure photomask for the wiring layer.
As will be described later, a via pattern to be connected to the wiring pattern is used to generate in the vicinity of the via corresponding to the wiring pattern by a predetermined algorithm from the data of the via layer and add to the wiring layer data. Thus, by forming a dummy pattern as an opening pattern, an appropriate correction amount for reducing wiring shrinkage can be obtained. Further, the moving distance is desirably 2α equal to the pitch between wirings. By adjusting to the pitch between wirings, the exposure conditions can be adjusted to the conditions for forming the wiring layers.
そして、ウェハ等の基板に配線層とビア層とを形成していくことになる。ビアパターンには、図３２に示す露光用マスクに形成されたビアパターン１０６を用いる。そして、配線パターンの直上或いは直下にビアパターンを形成する場合、ここでは、従来の図３１で説明した露光用フォトマスクの代わりに図１に示す露光用フォトマスク１００を用いてレジスト膜が塗布された基板に露光を行い、現像、エッチング等のリソグラフィ処理を行なうことで配線層を形成する。そして、配線層の上に、所定の膜を成膜し、その上に塗布されたレジスト膜に図３２に示す露光用マスクを用いて露光を行い、現像、エッチング等のリソグラフィ処理を行なうことでビア層を形成すればよい。 Then, a wiring layer and a via layer are formed on a substrate such as a wafer. As the via pattern, the via pattern 106 formed on the exposure mask shown in FIG. 32 is used. When a via pattern is formed immediately above or below the wiring pattern, a resist film is applied here using the exposure photomask 100 shown in FIG. 1 instead of the conventional exposure photomask described in FIG. The wiring layer is formed by exposing the exposed substrate and performing lithography processing such as development and etching. Then, a predetermined film is formed on the wiring layer, the resist film applied thereon is exposed using the exposure mask shown in FIG. 32, and a lithography process such as development and etching is performed. A via layer may be formed.
図５は、露光装置の構成を説明するための概念図である。
露光用フォトマスク１００を投影露光装置に設置する。図５では、この実施の形態による光リソグラフィ露光技術概念を示している。図５に示すように、露光光源２２から発する露光光が、レンズ２３を透過してミラー２５で反射され、露光用フォトマスク１００を透過し、露光投影系レンズ２４に入射する。そして、この露光投影系レンズ２４の内部で収束され、ウェハ２００上のフォトレジストに露光される。ビアパターンの露光も同様にしておこなえばよい。
FIG. 5 is a conceptual diagram for explaining the configuration of the exposure apparatus.
An exposure photomask 100 is installed in the projection exposure apparatus. FIG. 5 shows a photolithography exposure technology concept according to this embodiment. As shown in FIG. 5, the exposure light emitted from the exposure light source 22 passes through the lens 23, is reflected by the mirror 25, passes through the exposure photomask 100, and enters the exposure projection system lens 24. Then, the light is converged inside the exposure projection system lens 24 and exposed to the photoresist on the wafer 200. The via pattern may be exposed in the same manner.
図６は、ウェハ上に転写された配線パターンを示す図である。
図６に示すように、図１に示すフォトマスク１００を用いて、レジスト３０１が塗布されたウェハ上に配線パターンを露光転写すると、配線層レジストパターン３０２の端部において、配線層レジストパターンの長手方向の配線シュリンク３０４が形成されるが、図３３に示す従来よりも配線シュリンク量を軽減することができる。かかる配線層レジストパターン３１２により形成された配線上にビアを形成していくことになる。すなわち、図３２に示すマスクを用いて、レジストが塗布されたウェハ上にビアパターンを露光転写することにより、ビア層レジストパターンが、本来必要な配線パターン４０４の端部に合うように形成される。
FIG. 6 is a diagram showing a wiring pattern transferred onto the wafer.
As shown in FIG. 6, when the wiring pattern is exposed and transferred onto the wafer coated with the resist 301 using the photomask 100 shown in FIG. 1, the length of the wiring layer resist pattern at the end of the wiring layer resist pattern 302 is obtained. Although the direction wiring shrink 304 is formed, the amount of wiring shrink can be reduced as compared with the conventional case shown in FIG. Vias are formed on the wiring formed by the wiring layer resist pattern 312. That is, by using the mask shown in FIG. 32, a via pattern is exposed and transferred onto a resist-coated wafer, so that a via layer resist pattern is formed so as to match the end portion of the wiring pattern 404 that is originally required. .
図７は、配線とビアとの接続を説明するための半導体装置の断面図である。
配線シュリンク３０４によって、図３５に示すように、絶縁膜５０２上に形成される配線５０１と、配線５０１と絶縁膜５０４上に形成されるビア５０３とが、Ｈ１の距離において接触していないが、図３５におけるＨ０の距離と比べて短くなり、配線５０１とこれに対応するビア５０３の接触面積の減少を抑制し、配線とこれに対応するビアの接触面積は充分に保たれ、良好な電気特性を維持することができる。よって、電気抵抗が増大を抑制し、絶縁状態は回避することができる。
FIG. 7 is a cross-sectional view of the semiconductor device for explaining the connection between the wiring and the via.
As shown in FIG. 35, the wiring 501 formed on the insulating film 502 and the via 503 formed on the insulating film 504 are not in contact with each other at the distance H 1 by the wiring shrink 304. 35, which is shorter than the distance of H 0 in FIG. 35, suppresses a decrease in the contact area between the wiring 501 and the corresponding via 503, and the contact area between the wiring and the corresponding via is sufficiently maintained, which is favorable. Electrical characteristics can be maintained. Therefore, an increase in electrical resistance can be suppressed and an insulating state can be avoided.
本実施の形態１の具体的効果を説明する。十分な長さを有する配線幅７０ｎｍで１：１配線（ピッチ１４０ｎｍ）をＦ２エキシマレーザー（波長 １５７．６ｎｍ）、ＮＡ＝０．８、σ＝０．８５輪帯照明（輪帯率３／４）で基板上に露光する場合を想定して、空間像シミュレーションを行った結果を説明する。 Specific effects of the first embodiment will be described. A wiring having a sufficient length of 70 nm and a 1: 1 wiring (pitch 140 nm) with an F 2 excimer laser (wavelength 157.6 nm), NA = 0.8, σ = 0.85 annular illumination (annular rate 3 / The result of aerial image simulation will be described assuming that the exposure is performed on the substrate in 4).
図８は、従来のフォトマスクを用いた場合のベストフォーカスにおける光強度２次元分布を示す図である。
図８では、配線パターンをＸ方向に、パターン端をＸ＝０に合わせて示した。ここで、完全透過部の光量は１に規格化されており、配線端から十分離れた箇所で、解像されて所望の寸法（＝７０ｎｍ）を与える光量（光強度閾値，Ｉｔｈで表記）は０．３８となる。
図９は、図８においてＹ＝０でＸ方向に切り取った時の光強度分布を示す図である。
図９には、デフォーカスさせた場合（デフォーカス量が、０，＋０．０３，…，＋０．２１μｍの場合）も合わせて示した。グラフにおいて、デフォーカス量を大きくすることにより曲線の振幅が小さくなる。先の光強度閾値Ｉｔｈ（＝０．３８）でスライスすることによって、配線シュリンク量を見積もることができる。図９よりベストフォーカスおよびデフォーカス＋０．２１μｍにおける配線シュリンク量はそれぞれ４４ｎｍ，７０ｎｍにものぼることがわかる。
FIG. 8 is a diagram showing a two-dimensional distribution of light intensity at best focus when a conventional photomask is used.
In FIG. 8, the wiring pattern is shown in the X direction and the pattern edge is set to X = 0. Here, the light amount of the complete transmission part is standardized to 1, and the light amount (light intensity threshold, expressed as Ith) which is resolved and gives a desired dimension (= 70 nm) at a location sufficiently away from the end of the wiring. 0.38.
FIG. 9 is a diagram showing a light intensity distribution when cut in the X direction at Y = 0 in FIG.
FIG. 9 also shows the case of defocusing (when the defocus amount is 0, +0.03,..., +0.21 μm). In the graph, the curve amplitude is reduced by increasing the defocus amount. By slicing at the previous light intensity threshold Ith (= 0.38), the amount of wiring shrinkage can be estimated. It can be seen from FIG. 9 that the amount of wiring shrinkage at best focus and defocus +0.21 μm reaches 44 nm and 70 nm, respectively.
次に本実施の形態１におけるフォトマスク１００を用いた場合を説明する。フォトマスク１００は、ここでは、一例として、配線パターン端から７０ｎｍ離れた位置に一辺７０ｎｍのダミーパターンを設けた場合について説明する。
図１０は、本実施の形態１におけるフォトマスクを用いた場合のベストフォーカスにおける光強度２次元分布を示す図である。
図１０でも、図８と同様、配線パターンをＸ方向に、パターン端をＸ＝０に合わせて示した。配線端から十分離れた箇所で、解像されて所望の寸法（＝７０ｎｍ）を与える光量（光強度閾値，Ｉｔｈで表記）が０．３８となることも同様である。
図１１は、図１０においてＹ＝０でＸ方向に切り取った時の光強度分布を示す図である。
図１１でも、図９と同様、デフォーカスさせた場合（デフォーカス量が、０，＋０．０３，…，＋０．２１μｍの場合）も合わせて示した。図１１に示すように、先の光強度閾値Ｉｔｈ（＝０．３８）でスライスすることによって、ベストフォーカスおよびデフォーカス＋０．２１μｍにおける配線シュリンク量はそれぞれ３７ｎｍ，５２ｎｍと見積もられる。すなわち、ベストフォーカスおよびデフォーカス＋０．２１μｍにおける配線シュリンク量を従来よりも軽減することができることがわかる。
一方、図１１に示すように、ダミーパターンが位置するＸ〜１０５ｎｍで光強度はピークを与えるが、光強度閾値Ｉｔｈ（＝０．３８）より十分小さいため、ダミーパターンがウェハ上に転写する恐れは無い。
Next, the case where the photomask 100 according to the first embodiment is used will be described. Here, as an example, the photomask 100 will be described in the case where a dummy pattern having a side of 70 nm is provided at a position 70 nm away from the end of the wiring pattern.
FIG. 10 is a diagram showing a two-dimensional distribution of light intensity at the best focus when the photomask according to the first embodiment is used.
In FIG. 10, as in FIG. 8, the wiring pattern is shown in the X direction and the pattern edge is set to X = 0. Similarly, the amount of light (light intensity threshold, expressed as Ith) that is resolved and gives a desired dimension (= 70 nm) is 0.38 at a location sufficiently away from the wiring end.
FIG. 11 is a diagram showing a light intensity distribution when cut in the X direction at Y = 0 in FIG.
FIG. 11 also shows the case of defocusing (when the defocus amount is 0, +0.03,..., +0.21 μm) as in FIG. As shown in FIG. 11, by slicing with the previous light intensity threshold Ith (= 0.38), the amount of wiring shrinkage at best focus and defocus +0.21 μm is estimated to be 37 nm and 52 nm, respectively. That is, it can be seen that the amount of wiring shrinkage at the best focus and defocus +0.21 μm can be reduced as compared with the prior art.
On the other hand, as shown in FIG. 11, although the light intensity gives a peak at X to 105 nm where the dummy pattern is located, it is sufficiently smaller than the light intensity threshold Ith (= 0.38), so that the dummy pattern may be transferred onto the wafer. There is no.
図１２は、配線シュリンク量のフォーカス特性を従来例の場合と実施の形態１の場合とで比較して示した図である。
図１２に示すように、本実施の形態１によって７ｎｍから１７ｎｍの配線シュリンク改善効果が認められるとともに、デフォーカス量の違いによる配線シュリンク量の変化が小さく、特にデフォーカスの影響が緩和されることがわかる。したがって、デフォーカスの影響を軽減することにより、フォーカスマージンをより広くとることができ、露光制御性を向上させ、ひいては露光精度を向上させることができる。
FIG. 12 is a diagram showing the focus characteristic of the wiring shrinkage amount in the case of the conventional example and the case of the first embodiment.
As shown in FIG. 12, according to the first embodiment, an effect of improving the wiring shrinkage from 7 nm to 17 nm is recognized, and the change in the wiring shrinkage due to the difference in the defocusing is small, and in particular, the influence of the defocusing is reduced. I understand. Therefore, by reducing the influence of defocus, the focus margin can be made wider, the exposure controllability can be improved, and the exposure accuracy can be improved.
図１３は、配線シュリンク量と配線・ビア接触面積（配線シュリンクが全く無い場合との割合）の関係を示す図である。
露光転写された７０ｎｍ配線パターンの端部と７０ｎｍビアパターンとはともに、ウェハ上で円状に開口する。アライメント誤差等の要因を除いて考えると、配線・ビア接触面積は二つの円の重なり部分として与えられる。簡単な計算によると、配線シュリンク量と配線・ビア接触面積（配線シュリンクが全く無い場合との割合）の関係は図１３のように与えられる。図１２に示した配線シュリンク量より、ベストフォーカスおよびデフォーカス＋０．２１μｍにおける配線・ビア接触面積は、従来例ではそれぞれ２６％，０％であったのに対し、本実施の形態１ではそれぞれ３６％，１５％に向上することがわかる。
FIG. 13 is a diagram showing the relationship between the amount of wiring shrink and the wiring / via contact area (ratio with no wiring shrink).
Both the end portion of the exposed and transferred 70 nm wiring pattern and the 70 nm via pattern are opened circularly on the wafer. When considering factors such as alignment errors, the wiring / via contact area is given as an overlapping portion of two circles. According to a simple calculation, the relationship between the amount of wiring shrinkage and the wiring / via contact area (ratio with no wiring shrinkage) is given as shown in FIG. From the amount of wiring shrinkage shown in FIG. 12, the wiring / via contact area at best focus and defocus + 0.21 μm was 26% and 0% in the conventional example, respectively, whereas in the first embodiment, each is 36%. % And 15%.
ここで、図３におけるビアパターン移動工程（Ｓ３０６）について、別の移動手法を説明する。
図１４は、ビアパターン移動工程におけるフローチャートを示す図である。
図１５は、図１４のフローチャートに対応する工程説明図である。
ここでは、図１５（ａ）に示す３本の配線パターンのうち、真ん中の配線パターン用にダミーパターンを発生させる場合について説明する。
Here, another moving method will be described with respect to the via pattern moving step (S306) in FIG.
FIG. 14 is a flowchart illustrating the via pattern moving process.
FIG. 15 is a process explanatory diagram corresponding to the flowchart of FIG. 14.
Here, a case will be described in which a dummy pattern is generated for the middle wiring pattern among the three wiring patterns shown in FIG.
Ｓ１４０２において、図１５（ａ）に示すビアパターンが配線パターン上に配置された状態から、図１５（ｂ）に示すように、ビア層と直上ないし直下の配線層のパターンエッジ（設計値）同士の距離がゼロである場合に、ビア層のパターンエッジを外側に所定値Ａシフトさせる。
Ｓ１４０４において、シフト後のビア層パターンエッジと該配線層の最小距離が所定値Ｂ未満かどうか判断する。ここでは、図１５（ｂ）に示すように、４辺とも拡大されたビアパターンの１辺（配線パターン側の辺）は、配線パターンと接触しているので、ビア層パターンエッジと該配線層の最小距離が所定値Ｂ未満であることがわかる。
Ｓ１４０６において、ビア層パターンエッジと該配線層の最小距離が所定値Ｂ未満である場合に、図１５（ｃ）に示すように、ビアパターンの配線パターン側の３辺であるビア層の対向パターンエッジを内側に所定値Ａシフトさせる。
Ｓ１４０８において、図１５（ｄ）に示すように、最終ステップとして、移動したビアパターンをダミーパターンとして、作成した新規データを該配線層に移動し、該配線層用のマスクデータとする。
以上のステップにより本実施例で適用されるべき配線層フォトマスクのデータを発生させ、配線層マスクのパターンを設計することができる。ここで所定値Ａの目安は該配線層の最小ピッチ程度、Ｂの目安は該配線層の最小ピッチの半分程度が望ましい。
In S1402, from the state in which the via pattern shown in FIG. 15A is arranged on the wiring pattern, as shown in FIG. 15B, the pattern edges (design values) of the via layer and the wiring layer immediately above or directly below it are arranged. When the distance is zero, the pattern edge of the via layer is shifted outward by a predetermined value A.
In S1404, it is determined whether or not the minimum distance between the shifted via layer pattern edge and the wiring layer is less than a predetermined value B. Here, as shown in FIG. 15B, since one side (side on the wiring pattern side) of the via pattern expanded on all four sides is in contact with the wiring pattern, the via layer pattern edge and the wiring layer It can be seen that the minimum distance is less than the predetermined value B.
In S1406, when the minimum distance between the via layer pattern edge and the wiring layer is less than the predetermined value B, as shown in FIG. 15C, the via layer opposing pattern that is the three sides on the wiring pattern side of the via pattern The edge is shifted inward by a predetermined value A.
In S1408, as shown in FIG. 15 (d), as a final step, the created new data is moved to the wiring layer using the moved via pattern as a dummy pattern, and used as mask data for the wiring layer.
Through the above steps, the wiring layer photomask data to be applied in this embodiment can be generated, and the wiring layer mask pattern can be designed. Here, it is desirable that the standard of the predetermined value A is about the minimum pitch of the wiring layer, and the standard of B is about half of the minimum pitch of the wiring layer.
以上のように、前記配線パターンに接続することになるビアパターンを用いて、配線層フォトマスクにおいてウェハに転写しない程度のサイズを有する矩形開口パターンを配線パターン端に対向して設けることにより、配線シュリンクを低減するための適切な補正量を得ることができ、その結果、配線パターンとこれに対応するビアパターンとの接触面積ひいては電気特性を維持することができる。上記パターンは該配線パターンに対応するビア近傍に、同ビア層のデータから所定のアルゴリズムにより発生させる。なお言うまでもなく、ダミーパターンの発生方法は上記に限定されるものではない。 As described above, by using a via pattern to be connected to the wiring pattern, a rectangular opening pattern having a size that does not transfer to the wafer in the wiring layer photomask is provided opposite to the wiring pattern end, thereby providing wiring. An appropriate correction amount for reducing shrinkage can be obtained, and as a result, the contact area between the wiring pattern and the corresponding via pattern, and thus the electrical characteristics can be maintained. The pattern is generated by a predetermined algorithm from the data of the via layer in the vicinity of the via corresponding to the wiring pattern. Needless to say, the method of generating the dummy pattern is not limited to the above.
実施の形態２．
ダミーパターンサイズを配線線幅（設計値）から変化させた場合、ダミーパターンを縮小することで、ダミーパターン転写のリスクは減少する。逆にダミーパターンを拡大することで、配線シュリンク量は大幅に減少する。
実際の運用においては、ダミーパターンサイズの縮小、拡大どちらの可能性も大いに考えられるが、本実施の形態２ではダミー拡大の場合について説明する。
図１６は、実施の形態２における露光用マスクの一部を示す図である。
図１６に示すように、配線層の露光用フォトマスク１００は、ガラス基板１１０にクロム(Ｃｒ)等の遮光膜１０１で遮光部分が覆われている。図１６に示すように、露光用フォトマスク１００は、配線幅αの配線パターン１０２が配線ピッチ２αで配列されている。かかる配線パターン１０２の長手方向の先に１辺が配線幅αより２β大きいα＋２βで形成される矩形ホール状のダミーパターン１０８のエッジが配線パターン１０２の端部エッジからα−βの距離を置いて配置されている。各配線パターン１０２の端部の先にダミーパターン１０８を配置することにより、パターンの面積密度をより大きくすることができる。その結果、配線シュリンクをさらに軽減することができる。
Embodiment 2. FIG.
When the dummy pattern size is changed from the wiring line width (design value), the risk of dummy pattern transfer is reduced by reducing the dummy pattern. Conversely, by enlarging the dummy pattern, the amount of wiring shrinkage is greatly reduced.
In actual operation, the possibility of both reduction and enlargement of the dummy pattern size is greatly considered. In the second embodiment, the case of dummy enlargement will be described.
FIG. 16 shows a part of the exposure mask in the second embodiment.
As shown in FIG. 16, in the exposure photomask 100 for the wiring layer, a light shielding portion is covered with a light shielding film 101 such as chromium (Cr) on a glass substrate 110. As shown in FIG. 16, in the exposure photomask 100, wiring patterns 102 having a wiring width α are arranged at a wiring pitch 2α. The edge of the rectangular hole-shaped dummy pattern 108 formed by α + 2β having one side 2β larger than the wiring width α at the tip of the wiring pattern 102 in the longitudinal direction is spaced a distance from the end edge of the wiring pattern 102 by α−β. Has been placed. By arranging the dummy pattern 108 at the end of each wiring pattern 102, the area density of the pattern can be further increased. As a result, wiring shrinkage can be further reduced.
図１７は、配線パターンとビアパターンとの位置関係を示した図である。
上述したように、半導体装置の配線部分は、かかる配線層とビアとの繰り返し積層より構成される。図１７には、かかる場合の配線パターン１０２とビアパターン１０６との位置関係を示している。
FIG. 17 is a diagram showing the positional relationship between the wiring pattern and the via pattern.
As described above, the wiring portion of the semiconductor device is constituted by repeated lamination of such wiring layers and vias. FIG. 17 shows the positional relationship between the wiring pattern 102 and the via pattern 106 in such a case.
図１８は、実施の形態２における配線層の露光用フォトマスクのパターン設計方法のフローチャートの要部を示す図である。
配線層の露光用フォトマスクのパターンの設計方法は、配線パターン配置工程（Ｓ３０２）、ビアパターン配置工程（Ｓ３０４）、ビアパターン移動工程（Ｓ３０６）という一連の工程に、さらに、ビアパターン大きさ変更工程（Ｓ１８０２）を実施する。すなわち、ビアパターン移動工程により移動させた後、中心位置をそのままに外側に向かって寸法βだけ広げることによりダミーパターンを大きくする。
FIG. 18 is a diagram showing a main part of a flowchart of a pattern design method for a photomask for exposure of a wiring layer in the second embodiment.
The method for designing the pattern of the photomask for exposing the wiring layer includes a series of steps including a wiring pattern placement step (S302), a via pattern placement step (S304), and a via pattern movement step (S306), and further changes the via pattern size. Step (S1802) is performed. That is, after being moved by the via pattern moving process, the dummy pattern is enlarged by expanding the center position toward the outside by the dimension β.
本実施の形態２の具体的効果を説明する。十分な長さを有する配線幅７０ｎｍで１：１配線（ピッチ１４０ｎｍ）をＦ２エキシマレーザー（波長 １５７．６ｎｍ）、ＮＡ＝０．８、σ＝０．８５輪帯照明（輪帯率３／４）で基板上に露光する場合を想定して、空間像シミュレーションを行った結果を説明する。
ここでは、一例として配線パターン端から７０ｎｍ離れた位置に一辺９０ｎｍのダミーパターンを設けた場合について説明する。
Specific effects of the second embodiment will be described. A wiring having a sufficient length of 70 nm and a 1: 1 wiring (pitch 140 nm) with an F 2 excimer laser (wavelength 157.6 nm), NA = 0.8, σ = 0.85 annular illumination (annular rate 3 / The result of aerial image simulation will be described assuming that the exposure is performed on the substrate in 4).
Here, a case where a dummy pattern having a side of 90 nm is provided at a position 70 nm away from the end of the wiring pattern will be described as an example.
図１９は、本実施の形態２におけるフォトマスクを用いた場合のベストフォーカスにおける光強度２次元分布を示す図である。
図１９でも、図８と同様、配線パターンをＸ方向に、パターン端をＸ＝０に合わせて示した。配線端から十分離れた箇所で、解像されて所望の寸法（＝７０ｎｍ）を与える光量（光強度閾値，Ｉｔｈで表記）が０．３８となることも同様である。
図２０は、図１９においてＹ＝０でＸ方向に切り取った時の光強度分布を示す図である。
図２０でも、図９と同様、デフォーカスさせた場合（デフォーカス量が、０，＋０．０３，…，＋０．２１μｍの場合）も合わせて示した。図２０に示すように、先の光強度閾値Ｉｔｈ（＝０．３８）でスライスすることによって、ベストフォーカスおよびデフォーカス＋０．２１μｍにおける配線シュリンク量はそれぞれ３２ｎｍ，３９ｎｍと見積もられる。一方、ダミーパターンが位置するＸ〜１０５ｎｍで光強度はピークを与えるが、光強度閾値Ｉｔｈ（＝０．３８）よりも低いため、オーバー露光としなければダミーパターンがウェハ上に転写する恐れは無い。
FIG. 19 is a diagram showing a two-dimensional distribution of light intensity at the best focus when the photomask according to the second embodiment is used.
Also in FIG. 19, as in FIG. 8, the wiring pattern is shown in the X direction and the pattern end is set to X = 0. Similarly, the amount of light (light intensity threshold, expressed as Ith) that is resolved and gives a desired dimension (= 70 nm) is 0.38 at a location sufficiently away from the wiring end.
FIG. 20 is a diagram showing a light intensity distribution when cut in the X direction at Y = 0 in FIG.
FIG. 20 also shows the case where defocusing is performed (when the defocus amount is 0, +0.03,..., +0.21 μm) as in FIG. As shown in FIG. 20, by slicing with the previous light intensity threshold Ith (= 0.38), the amount of wiring shrinkage at best focus and defocus +0.21 μm is estimated to be 32 nm and 39 nm, respectively. On the other hand, although the light intensity gives a peak at X to 105 nm where the dummy pattern is located, it is lower than the light intensity threshold value Ith (= 0.38), so there is no possibility that the dummy pattern is transferred onto the wafer unless overexposure is performed. .
図２１は、配線シュリンク量のフォーカス特性を従来例と実施例２で比較して示した図である。
図２１に示すように、本実施の形態２によって１２ｎｍから３０ｎｍの配線シュリンク改善効果が認められるとともに、特にデフォーカスの影響が著しく緩和されることがわかる。更にこれらの配線シュリンク量を図１３に示した配線・ビア接触面積に換算すると、ベストフォーカスおよびデフォーカス＋０．２１μｍにおける配線・ビア接触面積（配線シュリンクが全く無い場合との割合）はそれぞれ４４％，３３％に向上することがわかる。
FIG. 21 is a diagram showing the focus characteristics of the amount of wiring shrink in the conventional example and the second example.
As shown in FIG. 21, it can be seen that the effect of improving the shrinkage of wiring from 12 nm to 30 nm is recognized and the influence of defocus is remarkably reduced by the second embodiment. Further, when these wiring shrinkage amounts are converted into the wiring / via contact area shown in FIG. 13, the wiring / via contact area at the best focus and defocus +0.21 μm (ratio with no wiring shrinkage) is 44%. , 33%.
図２２は、逆に、ダミーパターンサイズを小さくした場合のフォトマスクの一部を示す図である。
図２２に示すように、配線層の露光用フォトマスク１００は、ガラス基板１１０にクロム(Ｃｒ)等の遮光膜１０１で遮光部分が覆われている。図２２に示すように、露光用フォトマスク１００は、配線幅αの配線パターン１０２が配線ピッチ２αで配列されている。かかる配線パターン１０２の長手方向の先に１辺が配線幅αより２β小さいα−２βで形成される矩形ホール状のダミーパターン１０９のエッジが配線パターン１０２の端部エッジからα＋βの距離を置いて配置されている。各配線パターン１０２の端部の先にダミーパターン１０９を配置することにより、従来に比べパターンの面積密度をより大きくすることができる。その結果、配線シュリンクを軽減することができる。
FIG. 22 is a diagram showing a part of the photomask when the dummy pattern size is reduced.
As shown in FIG. 22, in the exposure photomask 100 for the wiring layer, a light shielding portion is covered with a light shielding film 101 such as chromium (Cr) on a glass substrate 110. As shown in FIG. 22, in the exposure photomask 100, wiring patterns 102 having a wiring width α are arranged at a wiring pitch 2α. The edge of the rectangular hole-shaped dummy pattern 109, which is formed with α-2β having one side that is 2β smaller than the wiring width α at the tip of the wiring pattern 102 in the longitudinal direction, is spaced α + β from the edge of the wiring pattern 102. Has been placed. By arranging the dummy pattern 109 at the end of each wiring pattern 102, the area density of the pattern can be further increased as compared with the conventional case. As a result, wiring shrinkage can be reduced.
上述したように、ダミーパターンサイズを配線線幅（設計値）から変化させた場合、ダミーパターンを縮小することで、ダミーパターン転写のリスクは減少する。逆にダミーパターンを拡大することで、配線シュリンク量は大幅に減少する。ダミーパターンの縮小拡大サイズは、配線幅の±３０％以内にすることが望ましい。かかる範囲にすることで、配線シュリンク量を減少させることができる。したがって、前記各辺が、前記配線パターンの幅寸法の１．３倍以内の寸法になるように形成されると転写されずに配線シュリンク量を大きく減少させることができ、特に有効である。かかるダミーパターンの縮小拡大に伴い、ダミーパターンは、ダミーパターンの端部と前記配線パターンの端部とが、前記配線パターンの幅寸法の±４０％以内の距離を設けて配置されることになり、同様に、配線シュリンク量を減少させることができ、有効である。 As described above, when the dummy pattern size is changed from the wiring line width (design value), the risk of dummy pattern transfer is reduced by reducing the dummy pattern. Conversely, by enlarging the dummy pattern, the amount of wiring shrinkage is greatly reduced. The reduction / enlargement size of the dummy pattern is preferably within ± 30% of the wiring width. By setting it in such a range, the amount of wiring shrink can be reduced. Therefore, if each side is formed to have a dimension within 1.3 times the width dimension of the wiring pattern, the amount of wiring shrink can be greatly reduced without being transferred, which is particularly effective. Along with the reduction and enlargement of the dummy pattern, the dummy pattern is arranged such that the end of the dummy pattern and the end of the wiring pattern are provided with a distance within ± 40% of the width dimension of the wiring pattern. Similarly, the amount of wiring shrink can be reduced, which is effective.
実施の形態３．
実施の形態３では、配線長を設計値から延長させた（エクステンションさせた）場合を示している。
図２３は、実施の形態３における露光用マスクの一部を示す図である。
図２３に示すように、配線層の露光用フォトマスク１００は、ガラス基板１１０にクロム(Ｃｒ)等の遮光膜１０１で遮光部分が覆われている。図２３に示すように、露光用フォトマスク１００は、配線幅αの配線パターン１０２が配線ピッチ２αで配列されている。かかる配線パターン１０２の長手方向の先に１辺が配線幅と同じαで形成される矩形ホール状のダミーパターン１０４のエッジが配線パターン１０２の本来の端部エッジからαの距離を置いて配置されている。ここでは、配線パターン１０２を本来の端部エッジからさらに距離ｒ延長させた配線パターンを形成する。エクステンションを設けることにより、配線シュリンク量は大幅に減少する。実施の形態３では、エクステンション法と実施の形態１とを組み合わせることにより、ベストフォーカスにおける配線シュリンク量を低減できるだけでなく、従来、エクステンション法だけではできなかったデフォーカスの影響を軽減できることが特徴である。
Embodiment 3 FIG.
The third embodiment shows a case where the wiring length is extended from the design value (extension).
FIG. 23 shows a part of the exposure mask in the third embodiment.
As shown in FIG. 23, in a photomask 100 for exposure of a wiring layer, a light shielding portion is covered with a light shielding film 101 such as chromium (Cr) on a glass substrate 110. As shown in FIG. 23, in the exposure photomask 100, wiring patterns 102 having a wiring width α are arranged at a wiring pitch 2α. The edge of the rectangular hole-shaped dummy pattern 104, one side of which is formed with the same α as the wiring width, is arranged at a distance α from the original edge of the wiring pattern 102 at the tip of the wiring pattern 102 in the longitudinal direction. ing. Here, a wiring pattern in which the wiring pattern 102 is further extended by a distance r from the original end edge is formed. By providing the extension, the amount of wiring shrinkage is greatly reduced. The third embodiment is characterized in that the extension method and the first embodiment can be combined to reduce the amount of wiring shrinkage at the best focus, and to reduce the influence of defocus that cannot be achieved by the extension method alone. is there.
以下、本実施の形態３の具体的効果を説明する。十分な長さを有する配線幅７０ｎｍで１：１配線（ピッチ１４０ｎｍ）をＦ２エキシマレーザー（波長 １５７．６ｎｍ）、ＮＡ＝０．８、σ＝０．８５輪帯照明（輪帯率３／４）で基板上に露光する場合を想定して、空間像シミュレーションを行った結果を説明する。
ここでは、一例として配線パターン端から８５ｎｍ離れた位置に一辺７０ｎｍのダミーパターンを設けた上で＋４０ｎｍのエクステンションを設けた場合について説明する。このとき配線パターン端とダミーパターンとの間隔は４５ｎｍとなる。
Hereinafter, specific effects of the third embodiment will be described. A wiring having a sufficient length of 70 nm and a 1: 1 wiring (pitch 140 nm) with an F 2 excimer laser (wavelength 157.6 nm), NA = 0.8, σ = 0.85 annular illumination (annular rate 3 / The result of aerial image simulation will be described assuming that the exposure is performed on the substrate in 4).
Here, as an example, a case will be described in which a dummy pattern having a side of 70 nm is provided at a position 85 nm away from the end of the wiring pattern and an extension of +40 nm is provided. At this time, the distance between the wiring pattern end and the dummy pattern is 45 nm.
図２４は、本実施の形態３におけるフォトマスクを用いた場合のベストフォーカスにおける光強度２次元分布を示す図である。
図２４でも、図８と同様、配線パターンをＸ方向に、パターン端をＸ＝０に合わせて示した。配線端から十分離れた箇所で、解像されて所望の寸法（＝７０ｎｍ）を与える光量（光強度閾値，Ｉｔｈで表記）が０．３８となることも同様である。
図２５は、図２４においてＹ＝０でＸ方向に切り取った時の光強度分布を示す図である。
図２５でも、図９と同様、デフォーカスさせた場合（デフォーカス量が、０，＋０．０３，…，＋０．２１μｍの場合）も合わせて示した。図２５に示すように、先の光強度閾値Ｉｔｈ（＝０．３８）でスライスすることによって、デフォーカス＋０．２１μｍにおける配線シュリンク量でもわずかに９ｎｍと見積もられる。一方、ダミーパターンが位置するＸ〜１０５ｎｍで光強度は緩やかなピークを与えるが、光強度閾値Ｉｔｈ（＝０．３８）より十分低いため、ダミーパターンがウェハ上に転写する恐れは無い。
FIG. 24 is a diagram showing a two-dimensional light intensity distribution at the best focus when the photomask according to the third embodiment is used.
In FIG. 24 as well, as in FIG. 8, the wiring pattern is shown in the X direction and the pattern edge is set to X = 0. Similarly, the amount of light (light intensity threshold, expressed as Ith) that is resolved and gives a desired dimension (= 70 nm) is 0.38 at a location sufficiently away from the wiring end.
FIG. 25 is a diagram showing a light intensity distribution when cut in the X direction at Y = 0 in FIG.
FIG. 25 also shows the case of defocusing (when the defocus amount is 0, +0.03,..., +0.21 μm) as in FIG. As shown in FIG. 25, by slicing with the previous light intensity threshold Ith (= 0.38), the amount of wiring shrinkage at defocus +0.21 μm is estimated to be only 9 nm. On the other hand, although the light intensity gives a gradual peak at X to 105 nm where the dummy pattern is located, it is sufficiently lower than the light intensity threshold Ith (= 0.38), so there is no fear that the dummy pattern is transferred onto the wafer.
図２６は、配線シュリンク量のフォーカス特性を従来例と実施の形態３で比較して示した図である。
図２６に示すように、本実施の形態３によって４０〜６０ｎｍの著しい配線シュリンク改善効果が認められるとともに、特にデフォーカスの影響が緩和されることがわかる。更にこれらの配線シュリンク量を図１３に示した配線・ビア接触面積に換算すると、例えばデフォーカス＋０．２１μｍにおける配線・ビア接触面積（配線シュリンクが全く無い場合との割合）は８４％に向上することがわかる。
FIG. 26 is a diagram showing the focus characteristics of the wiring shrink amount in comparison with the conventional example and the third embodiment.
As shown in FIG. 26, it can be seen that the present embodiment 3 has a remarkable effect of improving wiring shrinkage of 40 to 60 nm, and particularly the influence of defocusing is alleviated. Further, when these wiring shrinkage amounts are converted into the wiring / via contact area shown in FIG. 13, the wiring / via contact area at a defocus of +0.21 μm (ratio with no wiring shrinkage) is improved to 84%. I understand that.
実施の形態４．
以上説明した各実施の形態の他にダミーパターンの個数、サイズ、配線パターンとの距離および配線パターン端の形状等を変化させた場合が包含されるのは明らかである。
実施の形態４では、ダミーパターンの個数、サイズ、配線パターンとの距離および配線パターン端の形状等を変化させた場合を示している。
Embodiment 4 FIG.
In addition to the embodiments described above, it is obvious that the number of dummy patterns, the size, the distance to the wiring pattern, the shape of the wiring pattern end, and the like are changed.
In the fourth embodiment, the number of dummy patterns, the size, the distance to the wiring pattern, the shape of the wiring pattern end, and the like are changed.
図２７は、ダミーパターンの個数、サイズ、配線パターンとの距離および配線パターン端の形状等を変化させた場合の露光用マスクの一部を示す図である。
各場合の空間像の計算は省略するが、図２７（ａ）には、ダミーパターンと配線パターン端との距離を変化させた場合を示している。図２７（ｂ）には、ダミーパターンの形状を縦横で変えた場合を示している。図２７（ｃ）（ｄ）には、特に孤立した配線パターンに対応してダミーパターンの個数を放射方向に増やした場合を示している。図２７（ｅ）には、配線パターンと並列する方向に増やした場合を示している。配線層フォトマスクにおいてウェハに転写しない程度のサイズを有する開口パターンを配線パターン端に対応して任意の方向・形状・サイズで設けることにより、配線パターンとこれに対応するビアパターンとの接触面積ひいては電気特性を維持することができる。図２７（ｆ）には、配線パターン端のみならずパターンの中間および屈折点にダミーパターンを配置する場合を示している。配線層フォトマスクにおいてウェハに転写しない程度のサイズを有する開口パターンを配線パターン途中または屈折点に対応して任意の方向・形状・サイズで設けることにより、配線パターンとこれに対応するビアパターンとの接触面積ひいては電気特性を維持することができる。これらは、すべて本発明に含まれる。
FIG. 27 is a view showing a part of the exposure mask when the number of dummy patterns, the size, the distance to the wiring pattern, the shape of the wiring pattern edge, and the like are changed.
Although the calculation of the aerial image in each case is omitted, FIG. 27A shows a case where the distance between the dummy pattern and the end of the wiring pattern is changed. FIG. 27B shows a case where the shape of the dummy pattern is changed vertically and horizontally. FIGS. 27C and 27D show a case where the number of dummy patterns is increased in the radial direction, particularly corresponding to isolated wiring patterns. FIG. 27E shows a case where the number is increased in the direction parallel to the wiring pattern. In the wiring layer photomask, an opening pattern having a size that does not transfer to the wafer is provided in an arbitrary direction, shape, and size corresponding to the end of the wiring pattern, and thus the contact area between the wiring pattern and the corresponding via pattern, Electrical characteristics can be maintained. FIG. 27F shows a case where dummy patterns are arranged not only at the end of the wiring pattern but also in the middle of the pattern and at the refraction point. In the wiring layer photomask, an opening pattern having a size that does not transfer to the wafer is provided in any direction, shape, and size in the middle of the wiring pattern or corresponding to the refraction point. The contact area and thus the electrical characteristics can be maintained. These are all included in the present invention.
図２８は、図２７（ｂ）における配線層の露光用フォトマスクのパターン設計方法のフローチャートの要部を示す図である。
配線層の露光用フォトマスクのパターンの設計方法は、配線パターン配置工程（Ｓ３０２）、ビアパターン配置工程（Ｓ３０４）、ビアパターン移動工程（Ｓ３０６）という一連の工程に、さらに、ビアパターン形状変更工程（Ｓ２８０２）を実施する。すなわち、ビアパターン移動工程により移動させた後、ダミーパターンの形状を縦横で変形する。
FIG. 28 is a diagram showing the main part of the flowchart of the pattern design method for the photomask for exposure of the wiring layer in FIG.
The method of designing the pattern of the photomask for exposing the wiring layer includes a series of steps of a wiring pattern placement step (S302), a via pattern placement step (S304), and a via pattern movement step (S306), and further a via pattern shape changing step. (S2802) is performed. That is, after being moved by the via pattern moving step, the shape of the dummy pattern is deformed vertically and horizontally.
図２９は、図２７（ｃ）（ｄ）における配線層の露光用フォトマスクのパターン設計方法のフローチャートの要部を示す図である。
配線層の露光用フォトマスクのパターンの設計方法は、配線パターン配置工程（Ｓ３０２）、ビアパターン配置工程（Ｓ３０４）、ビアパターン移動工程（Ｓ３０６）という一連の工程の後に、さらに、ビアパターン配置工程（Ｓ３０４）、ビアパターン移動工程（Ｓ３０６）を繰り返し、必要な個数のダミーパターンを形成する。
FIG. 29 is a diagram showing a main part of the flowchart of the pattern design method for the photomask for exposure of the wiring layer in FIGS.
The pattern design method of the photomask for exposure of the wiring layer includes a via pattern placement step (S302), a via pattern placement step (S304), and a via pattern movement step (S306). (S304) The via pattern moving step (S306) is repeated to form a required number of dummy patterns.
以上、具体例を参照しつつ各実施の形態について説明した。しかし、本発明は、これらの具体例に限定されるものではない。 The embodiments have been described above with reference to specific examples. However, the present invention is not limited to these specific examples.
その他、本発明の要素を具備し、当業者が適宜設計変更しうる全てのマスク或いはマスクデータの発生方法は、本発明の範囲に包含される。 In addition, all masks or mask data generation methods that include elements of the present invention and that can be appropriately modified by those skilled in the art are included in the scope of the present invention.
２２ 露光光源
２３ レンズ
２４ 露光投影系レンズ
２５ ミラー
１００ フォトマスク
１０１，２０１ 遮光膜
１０２，１１２，４０４，６０２，７０２ 配線パターン
１０４，１０８，１０９ ダミーパターン
１０６，２０３ ビアパターン
１１０ ガラス基板
２００ ウェハ
２１０ 基体
３０１ レジスト
３０２，３１２ 配線層レジストパターン
３０４，３１４ 配線シュリンク
４０１ レジスト
４０３ ビア層レジストパターン
５０１，５０５，５１１ 配線
５０２，５０４，５０８ 絶縁膜
５０３ ビア
７０４ エッジ
22 exposure light source 23 lens 24 exposure projection system lens 25 mirror 100 photomask 101, 201 light shielding film 102, 112, 404, 602, 702 wiring pattern 104, 108, 109 dummy pattern 106, 203 via pattern 110 glass substrate 200 wafer 210 substrate 301 resist 302, 312 wiring layer resist pattern 304, 314 wiring shrink 401 resist 403 via layer resist pattern 501, 505, 511 wiring 502, 504, 508 insulating film 503 via 704 edge
Claims (8)
前記配線パターンを長手方向に延伸したときに、当該配線パターンと重なる領域に、配置された第１のダミーパターンと、を備えており、
前記第１のダミーパターンは、前記第１のダミーパターンの端部から前記配線パターンの長手方向の端部までの距離が前記配線パターンの幅寸法の±４０％以内となるように配置されており、かつ、前記配線パターンの幅寸法の±３０％以内の大きさに形成されており、
前記配線パターンの前記端部の周囲に位置するダミーパターンは、前記第１のダミーパターンのみである、露光用マスク。 A wiring pattern;
In stretching the wiring pattern in the longitudinal direction, in a region overlapping with the wiring pattern comprises a first dummy patterns placed, and
The first dummy pattern is arranged such that a distance from an end portion of the first dummy pattern to an end portion in the longitudinal direction of the wiring pattern is within ± 40% of the width dimension of the wiring pattern. And is formed to a size within ± 30% of the width dimension of the wiring pattern,
The exposure mask, wherein the dummy pattern located around the end of the wiring pattern is only the first dummy pattern.
前記配線パターンに接続することになるビアパターンを前記配線パターン上に配置するビアパターン配置工程と、
前記配線パターンを長手方向に延伸したときに、当該配線パターンと重なる領域に、前記ビアパターンを配線層の第１のダミーパターンとして、前記第１のダミーパターンの端部から前記配線パターンの長手方向の端部までの距離が前記配線パターンの幅寸法の±４０％以内となるように移動させるビアパターン移動工程と、を備えており、
前記配線パターンの前記端部の周囲に位置するダミーパターンは、前記第１のダミーパターンのみである、配線層マスクのパターン設計方法。 A wiring pattern placement step for placing a wiring pattern;
A via pattern placement step of placing a via pattern on the wiring pattern to be connected to the wiring pattern;
When the wiring pattern is extended in the longitudinal direction, the via pattern is used as a first dummy pattern of the wiring layer in a region overlapping with the wiring pattern, and the longitudinal direction of the wiring pattern from the end of the first dummy pattern A via pattern moving step for moving the distance so that the distance to the end of the wiring pattern is within ± 40% of the width dimension of the wiring pattern ,
The wiring layer mask pattern design method, wherein a dummy pattern positioned around the end of the wiring pattern is only the first dummy pattern.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004313741A JP4768980B2 (en) | 2004-10-28 | 2004-10-28 | Exposure mask and wiring layer mask pattern design method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004313741A JP4768980B2 (en) | 2004-10-28 | 2004-10-28 | Exposure mask and wiring layer mask pattern design method |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2006126431A JP2006126431A (en) | 2006-05-18 |
| JP4768980B2 true JP4768980B2 (en) | 2011-09-07 |
Family
ID=36721261
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2004313741A Expired - Fee Related JP4768980B2 (en) | 2004-10-28 | 2004-10-28 | Exposure mask and wiring layer mask pattern design method |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4768980B2 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100881184B1 (en) | 2006-12-12 | 2009-02-05 | 삼성전자주식회사 | Method of arraying mask patterns and apparatus using the same |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3085259B2 (en) * | 1997-09-17 | 2000-09-04 | 日本電気株式会社 | Exposure pattern and method for generating the same |
| JPH11297817A (en) * | 1998-04-09 | 1999-10-29 | Hitachi Ltd | Semiconductor device, and design thereof and manufacture thereof |
| JP2000214571A (en) * | 1999-01-22 | 2000-08-04 | Nec Corp | Formation of mask pattern and device and mask as well as exposure method |
| JP4008629B2 (en) * | 1999-09-10 | 2007-11-14 | 株式会社東芝 | Semiconductor device, design method thereof, and computer-readable recording medium storing the design program |
| JP2001230250A (en) * | 2000-02-14 | 2001-08-24 | Hitachi Ltd | Semiconductor device and manufacturing method therefor as well as method for forming mask pattern |
| JP2002116529A (en) * | 2000-10-06 | 2002-04-19 | Dainippon Printing Co Ltd | Correction method for semiconductor circuit design pattern data and photomask made by pattern data obtained by this correction method |
-
2004
- 2004-10-28 JP JP2004313741A patent/JP4768980B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2006126431A (en) | 2006-05-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7013453B2 (en) | Full sized scattering bar alt-PSM technique for IC manufacturing in sub-resolution ERA | |
| US7794897B2 (en) | Mask pattern correcting method, mask pattern inspecting method, photo mask manufacturing method, and semiconductor device manufacturing method | |
| TWI603143B (en) | Performing method of optical proximity correction | |
| KR100632328B1 (en) | Pattern data creation method, pattern verification method, photomask creation method, and semiconductor device manufacturing method | |
| US7759025B2 (en) | Half-tone type phase-shifting mask and method for manufacturing the same | |
| US7799510B2 (en) | Method for correcting mask pattern, photomask, method for fabricating photomask, electron beam writing method for fabricating photomask, exposure method, semiconductor device, and method for fabricating semiconductor device | |
| US20050147896A1 (en) | Photomask and method of fabricating semiconductor device by use of same | |
| JP2005518569A (en) | Micro dimension control using all phase mask and trim mask | |
| JP2002351046A (en) | Phase shift mask and its design method | |
| JP2009294308A (en) | Pattern verifying method, pattern verifying device, program and method of manufacturing semiconductor device | |
| US7148138B2 (en) | Method of forming contact hole and method of manufacturing semiconductor device | |
| JP2009076677A (en) | Method of manufacturing semiconductor device and method of designing photomask | |
| JP2010210679A (en) | Mask, method for manufacturing the same, and method for manufacturing semiconductor device | |
| JP2010145800A (en) | Phase shift mask, manufacturing method thereof, and method for manufacturing integrated circuit | |
| JP2005236074A (en) | Mask pattern correction method, mask for exposure, and mask forming method | |
| US8092958B2 (en) | Mask and method for patterning a semiconductor wafer | |
| JP4768980B2 (en) | Exposure mask and wiring layer mask pattern design method | |
| JP2008020734A (en) | Design pattern preparation method for semiconductor device, program, and method of manufacturing the semiconductor device | |
| US6593038B2 (en) | Method and apparatus for reducing color conflicts during trim generation for phase shifters | |
| KR100972910B1 (en) | Exposure mask and method for forming semiconductor device by using the same | |
| JP3322223B2 (en) | Phase shift mask | |
| US11415876B2 (en) | Method of fabricating a photomask | |
| KR100834234B1 (en) | Method for forming mask pattern for fabricating semiconductor device | |
| KR20070069994A (en) | Method for manufacturing pattern mask of semiconductor device | |
| KR100434707B1 (en) | Exposure mask for semiconductor device manufacture |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070914 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100716 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100727 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100927 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110118 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110307 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110614 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110617 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140624 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |