KR100391176B1 - Apparatus of Switching Routing in the Switch Board of Exchange System - Google Patents
Apparatus of Switching Routing in the Switch Board of Exchange System Download PDFInfo
- Publication number
- KR100391176B1 KR100391176B1 KR10-1999-0033949A KR19990033949A KR100391176B1 KR 100391176 B1 KR100391176 B1 KR 100391176B1 KR 19990033949 A KR19990033949 A KR 19990033949A KR 100391176 B1 KR100391176 B1 KR 100391176B1
- Authority
- KR
- South Korea
- Prior art keywords
- data
- multiplexer
- switch
- interface
- processor stage
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04Q—SELECTING
- H04Q3/00—Selecting arrangements
- H04Q3/42—Circuit arrangements for indirect selecting controlled by common circuits, e.g. register controller, marker
- H04Q3/54—Circuit arrangements for indirect selecting controlled by common circuits, e.g. register controller, marker in which the logic circuitry controlling the exchange is centralised
Abstract
본 발명은 교환기의 스위치 보드(Switch Board)에서 라우팅(Routing) 절체 장치에 관한 것으로, 특히 FPGA(Field Programmable Gate Array) 및 PLD(Programmable Logic Device)를 이용하여 스위치 보드의 다수 포트(Port)를 CPU(Central Process Unit) 명령만으로 테스트(Test)를 수행하도록 한 교환기의 스위치 보드에서 라우팅 절체 장치에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a routing switching device in a switch board of an exchange, and in particular, a plurality of ports of a switch board using a Field Programmable Gate Array (FPGA) and a Programmable Logic Device (PLD) are used. (Central Process Unit) It is about the routing switching device in the switch board of the exchange which is made to perform a test only by a command.
본 발명의 장치는 CPU의 명령을 전달해 주는 프로세서 단과; 상기 프로세서 단을 통해 인가되는 CPU 명령에 따라 스위치 인터페이스로부터 인가되는 데이터를 멀티플렉서 인터페이스로 출력하는 다운스트림부와; 상기 프로세서 단을 통해 인가되는 CPU 명령에 따라 멀티플렉서 인터페이스로부터 인가되는 데이터 형태의 스위칭 태그 필드를 변환시켜 스위치 인터페이스로 출력하는 업스트림부를 포함하여 이루어진 것을 특징으로 한다. 그리고, 상기 프로세서 단은 CPU 인터페이스로부터 인가되는 광 루프백 신호를 스위치 보드 내의 직/병렬 변환기로 출력시켜 루프백 명령을 수행하도록 하며, 상기 다운스트림부와 업스트림부는 서로 루프의 기능을 수행하는 것을 특징으로 한다.The apparatus of the present invention comprises a processor stage for transmitting instructions of a CPU; A downstream unit configured to output data applied from a switch interface to a multiplexer interface according to a CPU command applied through the processor stage; And an upstream unit for converting a switching tag field of a data type applied from a multiplexer interface according to a CPU command applied through the processor stage and outputting the switching tag field to a switch interface. The processor stage outputs an optical loopback signal applied from a CPU interface to a serial / parallel converter in a switch board to perform a loopback command, and the downstream and upstream units perform a loop function. .
Description
본 발명은 교환기의 스위치 보드에서 라우팅 절체 장치에 관한 것으로, 특히 FPGA(Field Programmable Gate Array) 및 PLD(Programmable Logic Device)를 이용하여 스위치 보드의 다수 포트를 CPU(Central Process Unit) 명령만으로 테스트를 수행하도록 한 교환기의 스위치 보드에서 라우팅 절체 장치에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a routing switching device in a switch board of an exchange, and in particular, a plurality of ports of a switch board are tested using only a central process unit (CPU) command using a field programmable gate array (FPGA) and a programmable logic device (PLD). The routing switching device in the switch board of the exchange.
일반적으로, 스위치 보드를 테스트하기 위해서는 각 스위치 포트(Switch Port)마다의 가입자나 멀티플렉서(Multiplexor)가 필요로 한다.In general, testing a switch board requires a subscriber or multiplexer for each switch port.
그러면, 종래 교환기에서 시스템 테스트(System Test)를 위한 구성은 도 1에도시된 바와 같이, 스위치 보드(11)와, 스위치 디바이스(Switch Device)의 각 포트별 입력 데이터 경로와 출력 데이터 경로를 가지는 스위치 보드 포트 입출력부(12)와, 멀티플렉서 보드(13-1 ~ 13-8)와, 가입자 보드(14-1 ~ 14-8)와, ATM 데이터를 생성하고 분석하는 ATM 분해기(Analyzer; 15)를 포함하여 이루어져 있다. 그리고, 해당 스위치 보드(11)는 스위치 칩 포트 입출력부(11-1)와, 병렬 데이터(Parallel Data)를 직렬 데이터(Serial Data)로 변환하거나 직렬 데이터를 병렬 데이터로 변환하는 직/병렬 변환기(11-2-1 ~ 11-2-8)와, 전기적인 신호를 광 신호로 변환하거나 광 신호를 전기적인 신호로 변환하는 광 송수신기(11-3-1 ~ 11-3-8)를 포함하여 이루어져 있다. 여기서, 상기 스위치 보드(11), 멀티플렉서 보드(13-1 ~ 13-8) 및 가입자 보드(14-1 ~ 14-8)를 서로 연결시켜 상기 스위치 보드(11)의 각 포트를 테스트하도록 한다.Then, the configuration for the system test (System Test) in the conventional exchange, as shown in Figure 1, the switch board 11, the switch having an input data path and output data path for each port of the switch device (Switch Device) Board port input / output unit 12, multiplexer boards 13-1 to 13-8, subscriber boards 14-1 to 14-8, and ATM analyzer 15 for generating and analyzing ATM data. Consists of including. The switch board 11 includes a switch chip port input / output unit 11-1 and a serial / parallel converter for converting parallel data into serial data or converting serial data into parallel data. 11-2-1 to 11-2-8) and optical transceivers (11-3-1 to 11-3-8) for converting electrical signals into optical signals or converting optical signals into electrical signals. consist of. Here, the switch board 11, the multiplexer boards 13-1 to 13-8, and the subscriber boards 14-1 to 14-8 are connected to each other to test each port of the switch board 11.
만약, 상기 스위치 보드(11)의 스위치 포트가 8 포트라고 가정할 경우, 상기 스위치 보드(11)의 8 포트를 모두 테스트하기 위해서는 8 개의 멀티플렉서 보드(13-1 ~ 13-8)와 8 개의 가입자 보드(14-1 ~ 14-8)가 필요하며, 스위치 자체 테스트를 위하여 시스템 레벨(System Level)에서의 테스트 지그(ZIG)가 필요하게 된다.If it is assumed that the switch ports of the switch board 11 are eight ports, in order to test all eight ports of the switch board 11, the eight multiplexer boards 13-1 to 13-8 and eight subscribers are tested. Boards 14-1 to 14-8 are required, and a test jig (ZIG) at the system level is required for the switch self test.
그러면, 테스트 장비를 이용하여 상기 가입자 보드(14-1 ~ 14-8)로 데이터를 전달하는 경우, 해당 데이터는 상기 멀티플렉서 보드(13-1 ~ 13-8)를 거쳐서 상기 스위치 보드 포트 입출력부(12)를 통해 상기 스위치 보드(11)로 전달된다.Then, when data is transmitted to the subscriber boards 14-1 to 14-8 using test equipment, the corresponding data is passed through the multiplexer boards 13-1 to 13-8 to the switch board port input / output unit ( It is transmitted to the switch board 11 through 12.
이 때, 상기 스위치 보드(11)에서 데이터의 스위칭 태그(Switching Tag)를참조하여 원하는 스위치 포트로 데이터를 전달하게 된다.At this time, the switch board 11 transfers data to a desired switch port by referring to a switching tag of the data.
그러나, 종래의 기술에서는 스위치 보드에서 데이터의 스위칭 태그를 참조하여 데이터를 원하는 포트로 전송하기 때문에 외부에서 스위칭 태그를 기록해 주어야 하며, 해당 스위칭 태그는 멀티플렉서 보드에서만 데이터 경로 접속 테이블(Data Path Connection Table)을 이용하여 기록해 줄 수밖에 없으므로 스위치 보드의 테스트는 스위치 보드 자체에서 스위칭 태그를 변경할 방법이 없어 멀티플렉서 보드에 의존한 테스트를 수행할 수밖에 없다.However, in the conventional technology, since the switch board transmits data to a desired port by referring to the switching tag of the data, the switching tag must be recorded externally, and the switching tag is only used in the multiplexer board. Since there is no way to record using the switch board test, there is no way to change the switching tag on the switch board itself, so the test on the multiplexer board is inevitable.
상술한 바와 같이, 종래에는 스위치 보드를 테스트하기 위해 멀티플렉서 보드와 가입자 보드가 필요하며, 자동적으로 데이터 경로 절체가 이루어지지 않아 시스템 테스트에 많은 시간과 비용이 소요되는 문제점이 있다. 또한, 생산하는 과정에서 이와 같이 스위치 보드의 테스트에 많은 시간과 비용이 소요된다면 생산성에 있어 비효율적인 문제점이 있다.As described above, a multiplexer board and a subscriber board are required in order to test a switch board, and there is a problem in that a system test is time-consuming and expensive because data path switching is not automatically performed. In addition, if a large amount of time and cost is required to test the switch board in the production process, there is an inefficient problem in productivity.
전술한 바와 같은 문제점을 해결하기 위하여, 본 발명은 교환기에서 데이터 온라인(Data On-line) 중 루팅 경로(Routing Path)를 절체하는 것에 관한 것으로, 스위치 보드의 다수 포트를 FPGA 및 PLD를 이용하여 CPU 명령만으로 테스트를 수행할 수 있도록 해 줌으로써, 시스템의 상용화 시에 데이터 스위칭 경로(Data Switching Path)에 대한 테스트(Path) 및 테스트 데이터 또는 정의된 데이터를 모든 데이터 경로로 루팅하는데 적당하도록 한 교환기의 스위치 보드에서 라우팅 절체 장치를 제공하는데, 그 목적이 있다.In order to solve the problems as described above, the present invention relates to the switching of the routing path of the data online (Data On-line) in the exchange, the multiple ports of the switch board using the FPGA and PLD CPU A switch on an exchange that makes it possible to perform tests by command only, so that the test for data switching paths and the routing of test data or defined data to all data paths are available at the time of commercialization of the system. The purpose is to provide a routing switching device in the board.
도 1은 종래 교환기에서 스위치 보드(Switch Board)를 테스트(Test)하기 위한 구성을 나타낸 블록도.1 is a block diagram illustrating a configuration for testing a switch board in a conventional exchange.
도 2는 본 발명의 실시예에 따른 교환기에서 스위치 보드를 테스트하기 위한 구성을 나타낸 블록도.2 is a block diagram showing a configuration for testing a switch board in an exchange according to an embodiment of the present invention.
도 3은 도 2에 있어 라우팅 절체 회로부를 나타낸 구성 블록도.3 is a block diagram illustrating a routing switching circuit in FIG. 2; FIG.
도 4는 도 2에 있어 데이터 형태를 나타낸 도면.4 is a diagram showing a data format in FIG. 2;
* 도면의 주요 부분에 대한 부호의 설명 *Explanation of symbols on the main parts of the drawings
20 : 스위치 보드 포트(Port) 입출력부20: switch board port (I / O)
30 : 스위치 보드30: switch board
31 : 스위치 칩(Chip) 포트 입출력부31: switch chip port input / output unit
32-1 ~ 32-8 : 라우팅(Routing) 절체 회로부32-1 to 32-8: Routing switching circuit part
33-1 ~ 33-8 :직/병렬 변환기(Serializer/Deserializer)33-1 ~ 33-8: Serializer / Deserializer
34-1 ~ 34-8 : 광 송수신기(Optic Transceiver)34-1 ~ 34-8: Optical Transceiver
40 : 멀티플렉서 보드(Multiplexor Board)40: Multiplexer Board
50 : 가입자 보드(Subscriber Board)50: Subscriber Board
60 : ATM 분해기(Asynchronous Transfer Mode Analyzer)60: ATM Decomposer (Asynchronous Transfer Mode Analyzer)
71 : 스위치 입력단 72 : 멀티플렉서 입력단71: switch input terminal 72: multiplexer input terminal
73 : 프로세서(Processor) 단 74 : 라우팅 태그 변환 로직73: processor stage 74: routing tag conversion logic
75 : 제1멀티플렉서 76 : 제2멀티플렉서75: first multiplexer 76: second multiplexer
77 : 스위치 출력단 78 : 멀티플렉서 출력단77: switch output stage 78: multiplexer output stage
상술한 바와 같은 목적을 달성하기 위한 본 발명의 실시예에 따른 교환기의 스위치 보드에서 라우팅 절체 장치는 CPU의 명령을 전달해 주는 프로세서 단과; 상기 프로세서 단을 통해 인가되는 CPU 명령에 따라 스위치 인터페이스로부터 인가되는 데이터를 멀티플렉서 인터페이스로 출력하는 다운스트림부와; 상기 프로세서 단을 통해 인가되는 CPU 명령에 따라 멀티플렉서 인터페이스로부터 인가되는 데이터 형태의 스위칭 태그 필드를 변환시켜 스위치 인터페이스로 출력하는 업스트림부를 포함하여 이루어진 것을 특징으로 한다.Routing switching device in the switch board of the switch according to an embodiment of the present invention for achieving the above object includes a processor stage for transmitting a command of the CPU; A downstream unit configured to output data applied from a switch interface to a multiplexer interface according to a CPU command applied through the processor stage; And an upstream unit for converting a switching tag field of a data type applied from a multiplexer interface according to a CPU command applied through the processor stage and outputting the switching tag field to a switch interface.
여기서, 상기 프로세서 단은 CPU 인터페이스로부터 인가되는 광 루프백 신호를 스위치 보드 내의 직/병렬 변환기로 출력시켜 루프백 명령을 수행하도록 하는 것을 특징으로 한다. 또한, 상기 다운스트림부와 업스트림부는 서로 루프의 기능을 수행하는 것을 특징으로 한다.The processor stage may output an optical loopback signal applied from a CPU interface to a serial / parallel converter in the switch board to perform a loopback command. In addition, the downstream part and the upstream part may perform a function of a loop with each other.
그리고, 상기 다운스트림부는 스위치 인터페이스로부터 데이터를 인가받는 스위치 입력단과; 상기 프로세서 단으로부터 인가되는 제2선택 데이터에 따라 상기 업스트림부로부터 인가되는 데이터와 상기 스위치 입력단으로부터 인가되는 데이터 중 하나를 선택하는 제2멀티플렉서와; 상기 제2멀티플렉서에서 선택한 데이터를 멀티플렉서 인터페이스로 인가하는 멀티플렉서 출력단을 포함하여 이루어진 것을 특징으로 한다. 또한, 상기 업스트림부는 멀티플렉서 인터페이스로부터 데이터를 인가받는 멀티플렉서 입력단과; 상기 프로세서 단으로부터 인가되는 라우팅 태그 변환 명령 데이터에 따라 상기 멀티플렉서 입력단으로부터 인가되는 데이터 형태의 스위칭 태그 필드를 변환시키는 라우팅 태그 변환 로직과; 상기 프로세서 단으로부터 인가되는 제1선택 데이터에 따라 상기 다운스트림부로부터 인가되는 데이터와 상기 라우팅 태그 변환 로직으로부터 인가되는 데이터 중 하나를 선택하는 제1멀티플렉서와; 상기 제1멀티플렉서에서 선택한 데이터를 스위치 인터페이스로 인가하는 스위치 출력단을 포함하여 이루어진 것을 특징으로 한다.The downstream unit may include a switch input terminal configured to receive data from a switch interface; A second multiplexer for selecting one of data applied from the upstream unit and data applied from the switch input terminal according to second selection data applied from the processor stage; And a multiplexer output terminal for applying the data selected by the second multiplexer to a multiplexer interface. The upstream unit may include a multiplexer input terminal configured to receive data from a multiplexer interface; Routing tag conversion logic for converting a switching tag field of a data type applied from the multiplexer input terminal according to routing tag conversion command data applied from the processor stage; A first multiplexer for selecting one of data applied from the downstream unit and data applied from the routing tag conversion logic according to the first selection data applied from the processor stage; And a switch output terminal for applying the data selected by the first multiplexer to the switch interface.
본 발명은 스위치 보드에서 자동적으로 라우팅 절체를 수행할 수 있도록 해 준다. 이하, 본 발명의 실시예를 첨부한 도면을 참조하여 상세하게 설명하면 다음과 같다.The present invention allows the switch board to perform routing switching automatically. Hereinafter, an embodiment of the present invention will be described in detail with reference to the accompanying drawings.
본 발명의 실시예에 따른 교환기의 시스템 테스트를 위한 구성은 도 2에 도시된 바와 같이, 스위치 보드 포트 입출력부(20)와, 스위치 보드(30)와, 멀티플렉서 보드(40)와, 가입자 보드(50)와, ATM 분해기(60)를 포함하여 이루어진다. 그리고, 해당 스위치 보드(30)는 스위치 칩 포트 입출력부(31)와, 직/병렬 변환기(33-1 ~ 33-8)와, 광 송수신기(34-1 ~ 34-8)를 포함하여 이루어지며, 해당 스위치 칩 포트 입출력부(31)와 직/병렬 변환기(33-1 ~ 33-8) 사이에 FPGA 및 PLD를 더 포함시켜 라우팅 절체 회로부(32-1 ~ 32-8)를 구현한다.As illustrated in FIG. 2, the switch board port input / output unit 20, the switch board 30, the multiplexer board 40, and the subscriber board are configured for the system test of the exchange according to the embodiment of the present invention. 50 and an ATM resolver 60. The switch board 30 includes a switch chip port input / output unit 31, a serial / parallel converter 33-1 to 33-8, and an optical transceiver 34-1 to 34-8. In addition, an FPGA and a PLD are further included between the corresponding switch chip port input / output unit 31 and the serial / parallel converters 33-1 to 33-8 to implement the routing switching circuit units 32-1 to 32-8.
또한, 상기 라우팅 절체 회로부(32-1 ~ 32-8)는 도 3에 도시된 바와 같이,스위치 입력단(71)과, 멀티플렉서 입력단(72)과, 프로세서(Processor) 단(73)과, 라우팅 태그 변환 로직(74)과, 제1멀티플렉서(75)와, 제2멀티플렉서(76)와, 스위치 출력단(77)과, 멀티플렉서 출력단(78)을 구비하여 이루어진다. 여기서, 스위치 인터페이스 측으로부터 해당 스위치 입력단(71), 제2멀티플렉서(76) 및 멀티플렉서 출력단(78)을 거쳐 멀티플렉서 인터페이스 측으로 출력되는 데이터의 경로를 '다운스트림(Downstream)'이라고 하며, 멀티플렉서 인터페이스 측으로부터 해당 멀티플렉서 입력단(72), 라우팅 태그 변환 로직(74), 제1멀티플렉서(75) 및 스위치 출력단(77)을 거쳐 스위치 인터페이스 측으로 출력되는 데이터의 경로를 '업스트림(Upstream)'이라고 하는데, 해당 다운스트림과 업스트림은 루프 기능을 수행한다. 그리고, 해당 스위치 입력단(71), 멀티플렉서 입력단(72), 스위치 출력단(77) 및 멀티플렉서 출력단(78)은 50(MHz), 20(Bit) 데이터와 클럭(Clock)의 인터페이스를 가지며, 각각 20(Bit)의 플립플롭(Flipflop)들로 이루어진다.In addition, as shown in FIG. 3, the routing switching circuits 32-1 to 32-8 may include a switch input terminal 71, a multiplexer input terminal 72, a processor terminal 73, and a routing tag. A conversion logic 74, a first multiplexer 75, a second multiplexer 76, a switch output terminal 77, and a multiplexer output terminal 78 are provided. Here, the path of the data output from the switch interface side to the multiplexer interface side via the corresponding switch input terminal 71, the second multiplexer 76 and the multiplexer output terminal 78 is referred to as 'downstream', and from the multiplexer interface side The path of the data output to the switch interface via the multiplexer input terminal 72, the routing tag conversion logic 74, the first multiplexer 75, and the switch output terminal 77 is called 'upstream', and the downstream And upstream perform the loop function. The switch input terminal 71, the multiplexer input terminal 72, the switch output terminal 77, and the multiplexer output terminal 78 each have an interface of 50 (MHz), 20 (Bit) data and a clock, and 20 ( It consists of Flipflops of Bit.
상기 스위치 입력단(71)은 스위치 인터페이스 측으로부터 인가되는 데이터를 상기 제1멀티플렉서(75)와 제2멀티플렉서(76)에 인가해 준다.The switch input terminal 71 applies data applied from the switch interface side to the first multiplexer 75 and the second multiplexer 76.
상기 멀티플렉서 입력단(72)은 멀티플렉서 인터페이스 측으로부터 인가되는 데이터를 상기 라우팅 태그 변환 로직(74)과 제2멀티플렉서(76)에 인가해 준다.The multiplexer input terminal 72 applies data applied from the multiplexer interface side to the routing tag conversion logic 74 and the second multiplexer 76.
상기 프로세서(Processor) 단(73)은 CPU와 인터페이스를 구비하여 상기 라우팅 태그 변환 로직(74)에 원하는 동작을 수행할 수 있도록 명령을 전달해 주는데, CPU 인터페이스 측으로부터 인가되는 제1선택 데이터를 상기 제1멀티플렉서(75)에 인가해 주며, CPU 인터페이스 측으로부터 인가되는 제2선택 데이터를 상기 제2멀티플렉서(76)에 인가해 주며, CPU 인터페이스 측으로부터 인가되는 라우팅 태그 변환 명령 데이터를 상기 라우팅 태그 변환 로직(74)에 인가해 주며, CPU 인터페이스 측으로부터 인가되는 광 루프백 신호(Optic Loopback Signal)를 상기 직/병렬 변환기(33-1 ~ 33-8)로 인가해 루프백 명령을 수행하도록 한다.The processor stage 73 has an interface with a CPU and transmits a command to the routing tag conversion logic 74 to perform a desired operation, wherein the first selection data is applied from the CPU interface. And applying the second selection data applied to the multiplexer 75 to the second multiplexer 76 and applying routing tag conversion command data applied from the CPU interface side to the routing tag conversion logic. And an optical loopback signal applied from the CPU interface side to the serial / parallel converters 33-1 to 33-8 to perform a loopback command.
상기 라우팅 태그 변환 로직(74)은 CPU 명령에 의하여 원하는 스위치 포트로 데이터가 스위칭되도록 하기 위하여 스위치 보드로 전달되는 데이터 형태(Format)의 스위칭 태그 필드(Switching Tag Field)를 바꾸어 주는 역할을 수행하는데, 상기 프로세서 단(73)을 통해 인가되는 라우팅 태그 변환 명령 데이터에 따라 상기 멀티플렉서 입력단(72)을 통해 인가되는 데이터 형태의 스위칭 태그 필드를 변환시켜 해당 변환된 데이터를 상기 제2멀티플렉서(76)로 출력해 준다.The routing tag conversion logic 74 changes a switching tag field of a data format transmitted to a switch board so that data is switched to a desired switch port by a CPU command. According to the routing tag conversion command data applied through the processor stage 73, the switching tag field having a data type applied through the multiplexer input terminal 72 is converted to output the converted data to the second multiplexer 76. Do it.
상기 제1멀티플렉서(75)는 상기 프로세서 단(73)을 통해 인가되는 제1선택 데이터에 따라 상기 라우팅 태그 변환 로직(74)으로부터 인가되는 스위칭 태그 필드가 변환된 데이터와 상기 스위치 입력단(71)으로부터 인가되는 데이터 중에 하나를 선택하여 해당 선택된 데이터를 상기 스위치 출력단(77)으로 인가한다.The first multiplexer 75 may convert the switching tag field applied from the routing tag conversion logic 74 from the switch input terminal 71 according to the first selection data applied through the processor stage 73. One of the applied data is selected and the selected data is applied to the switch output terminal 77.
상기 제2멀티플렉서(76)는 상기 프로세서 단(73)을 통해 인가되는 제2선택 데이터에 따라 상기 스위치 입력단(71)으로부터 인가되는 데이터와 상기 멀티플렉서 입력단(72)으로부터 인가되는 데이터 중에 하나를 선택하여 해당 선택된 데이터를 상기 멀티플렉서 출력단(78)으로 인가한다.The second multiplexer 76 selects one of data applied from the switch input terminal 71 and data applied from the multiplexer input terminal 72 according to the second selection data applied through the processor stage 73. The selected data is applied to the multiplexer output stage 78.
상기 스위치 출력단(77)은 상기 제1멀티플렉서(75)로부터 인가되는 데이터를 스위치 인터페이스 측으로 송출해 준다.The switch output terminal 77 transmits the data applied from the first multiplexer 75 to the switch interface side.
상기 멀티플렉서 출력단(78)은 상기 제2멀티플렉서(76)로부터 인가되는 데이터를 멀티플렉서 인터페이스 측으로 송출해 준다.The multiplexer output terminal 78 transmits data applied from the second multiplexer 76 to the multiplexer interface.
상술한 바와 같이 구성된 본 발명의 실시예에 따른 교환기의 스위치 보드에서 라우팅 절체 장치의 동작을 설명하면 다음과 같다.Referring to the operation of the routing switching device in the switch board of the switch according to the embodiment of the present invention configured as described above are as follows.
스위치 보드(30)를 테스트하기 위해서, 도 2에 도시된 바와 같이, ATM 분해기(60), 가입자 보드(50), 멀티플렉서 보드(40) 및 스위치 보드 포트 스위치(20)를 거쳐 해당 스위치 보드(30)로 연결되는 데이터 경로를 형성하여 해당 ATM 분해기(60)에서 원하는 622(Mbps)의 데이터를 발생시키며, 해당 멀티플렉서 보드(40)에서 데이터 경로 연결을 위한 접속(Connection)을 명령하여 해당 스위치 보드(30)로 데이터 경로를 열어주게 된다.To test the switch board 30, as shown in FIG. 2, the switch board 30 is passed through the ATM resolver 60, the subscriber board 50, the multiplexer board 40, and the switch board port switch 20. By forming a data path connected to the) to generate the desired 622 (Mbps) data in the ATM decomposer 60, the multiplexer board 40 commands a connection (Connection) for the data path connection to the corresponding switch board ( 30) to open the data path.
이 때, 상기 접속 명령은 원하는 스위치 포트로 데이터를 전송하기 위해서, 데이터 형태의 스위칭 태그 필드에 스위치 포트를 명시해 줌으로써 해당 데이터가 스위칭되도록 한다.In this case, the connection command specifies the switch port in the switching tag field of the data type so that the corresponding data is switched in order to transmit data to the desired switch port.
그런데, 종래의 접속 명령은 멀티플렉서 보드에서만 생성할 수 있기 때문에 8 포트의 스위치 보드를 테스트하기 위해서는 8 장의 멀티플렉서 보드가 존재해야 하거나 해당 스위치 보드와 멀티플렉서 보드 사이의 스위치 링크 케이블을 인위적으로 직접 옮기면서 테스트해야 하였다.However, since the conventional connection command can be generated only on the multiplexer board, 8 multiplexer boards must be present to test the 8-port switch board, or the switch link cable between the switch board and the multiplexer board must be manually moved. It was.
그러나, 본 발명의 실시예에 따른 교환기의 스위치 보드에서 라우팅 절체 장치는 도 2에 도시된 바와 같이, 스위치 보드(30) 내의 데이터 경로에 FPGA 및 PLD를 이용한 라우팅 절체 회로부(32-1 ~ 32-8)를 삽입하여 한 장의 멀티플렉서 보드(40)로 스위치 링크 케이블의 인위적인 옮김 없이도 8 포트의 스위치 보드(30) 전체를 테스트할 수 있다.However, the routing switching device in the switch board of the switch according to the embodiment of the present invention, as shown in Figure 2, routing switching circuit unit 32-1 to 32- using FPGA and PLD in the data path in the switch board 30 8) By inserting the multiplexer board 40, the entire switch board 30 of the eight ports can be tested without artificially moving the switch link cable.
다시 말해서, 도 3에 도시된 바와 같이, 라우팅 절체 회로부(32-1 ~ 32-8)의 동작은 멀티플렉서 인터페이스 측으로부터 멀티플렉서 입력단(72)으로 인가되는 622(Mbps)의 데이터를 라우팅 태그 변환 로직(74)에서 해당 데이터 형태의 스위칭 태그 필드를 변환시켜 제1멀티플렉서(75)와 스위치 출력단(77)을 거쳐 스위치 인터페이스 측으로 전달되거나, 제2멀티플렉서(76)를 거쳐 멀티플렉서 출력단(78)으로 루프되어 전달해 준다. 여기서, 해당 데이터 형태는 도 4에 도시된 바와 같다.In other words, as shown in FIG. 3, the operation of the routing switching circuits 32-1 to 32-8 transfers 622 (Mbps) of data applied from the multiplexer interface side to the multiplexer input terminal 72. In 74), the switching tag field of the corresponding data type is converted and transferred to the switch interface through the first multiplexer 75 and the switch output terminal 77, or looped and transmitted to the multiplexer output terminal 78 via the second multiplexer 76. give. Here, the data type is as shown in FIG.
이 때, 상기 라우팅 태그 변환 로직(74)은 프로세서 단(73)을 통해 라우팅 태그 변환 명령 데이터를 인가받아 해당 데이터의 스위치 태그 필드를 변환시켜 주는데, 해당 라우팅 태그 변환 명령 데이터는 CPU 인터페이스 측으로부터 CPU의 명령에 의하여 해당 프로세서 단(73)으로 인가되어진다.At this time, the routing tag conversion logic 74 receives the routing tag conversion command data through the processor stage 73 to convert the switch tag field of the corresponding data, and the routing tag conversion command data is transferred from the CPU interface side to the CPU. It is applied to the processor stage 73 by the instruction of.
또한, 상기 CPU의 명령에는 제1선택 데이터, 제2선택 데이터 및 광 루프백 신호를 더 포함하여 이루어지는데, CPU 레지스터 맵(Register Map)을 나타내면 아래의 표 1과 같다. 여기서, 해당 CPU 레지스터 맵(Register Map)은 CPU 명령에 대한 테이블을 말한다.The CPU instruction further includes a first selection data, a second selection data, and an optical loopback signal. A CPU register map is shown in Table 1 below. Here, the CPU register map refers to a table of CPU instructions.
그리고, 상기 제1선택 데이터는 상기 프로세서 단(73)을 통해 상기 제1멀티플렉서(75)에 인가되어 상기 라우팅 태그 변환 로직(74)으로부터 인가되는 스위칭 태그 필드가 변환된 데이터와 상기 스위치 입력단(71)으로부터 인가되는 데이터 중에 하나를 선택하는데 이용되며, 상기 제2선택 데이터는 상기 프로세서 단(73)을 통해 상기 제2멀티플렉서(76)에 인가되어 상기 스위치 입력단(71)으로부터 인가되는 데이터와 상기 멀티플렉서 입력단(72)으로부터 인가되는 데이터 중에 하나를 선택하는데 이용되며, 상기 광 루프백 신호는 상기 프로세서 단(73)을 통해 직/병렬 변환기(33-1 ~ 33-8)로 인가해 루프백 명령을 수행되도록 하는데 이용된다.The first selection data is applied to the first multiplexer 75 through the processor stage 73 to convert the switching tag field applied from the routing tag conversion logic 74 and the switch input terminal 71. The second selection data is applied to the second multiplexer 76 through the processor stage 73 to be applied from the switch input terminal 71 and the multiplexer. The optical loopback signal is applied to the serial / parallel converters 33-1 to 33-8 through the processor stage 73 to perform a loopback command. It is used to
이상과 같이, 본 발명에 의해 스위치 보드에서 많은 수의 포트를 FPGA 및 PLD를 이용하여 CPU 명령만으로 테스트를 수행할 수 있도록 해 줌으로써, 스위치 보드 자체만의 테스트와 시스템 상에서의 스위치 전 포트의 데이터 경로 테스트를 최소의 인터페이스 보드와 장비로 최단 시간 내에 수행할 수 있어 시스템 성능 구현의 시간 단축과 이에 따른 경비 절감에 효과가 있다.As described above, according to the present invention, a large number of ports in the switch board can be tested using only CPU commands using FPGAs and PLDs, so that only the test of the switch board itself and the data path of all ports in the switch on the system can be performed. Testing can be performed in the shortest possible time with the least amount of interface boards and equipment, resulting in faster time to system performance and lower costs.
Claims (5)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-1999-0033949A KR100391176B1 (en) | 1999-08-17 | 1999-08-17 | Apparatus of Switching Routing in the Switch Board of Exchange System |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-1999-0033949A KR100391176B1 (en) | 1999-08-17 | 1999-08-17 | Apparatus of Switching Routing in the Switch Board of Exchange System |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20010018128A KR20010018128A (en) | 2001-03-05 |
| KR100391176B1 true KR100391176B1 (en) | 2003-07-12 |
Family
ID=19607553
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR10-1999-0033949A KR100391176B1 (en) | 1999-08-17 | 1999-08-17 | Apparatus of Switching Routing in the Switch Board of Exchange System |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100391176B1 (en) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR19980061503A (en) * | 1996-12-31 | 1998-10-07 | 이우복 | Signal routing method in matrix switching module |
| KR19980061852A (en) * | 1996-12-31 | 1998-10-07 | 유기범 | Packet handler arbitration device of electronic switchboard |
| KR19990041650A (en) * | 1997-11-24 | 1999-06-15 | 유기범 | Message recovery method when switching the electronic switch processor |
| US6031835A (en) * | 1997-04-04 | 2000-02-29 | International Business Machines Corporation | Method for deadlock free and and reliable routing in a packet switched network |
-
1999
- 1999-08-17 KR KR10-1999-0033949A patent/KR100391176B1/en not_active IP Right Cessation
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR19980061503A (en) * | 1996-12-31 | 1998-10-07 | 이우복 | Signal routing method in matrix switching module |
| KR19980061852A (en) * | 1996-12-31 | 1998-10-07 | 유기범 | Packet handler arbitration device of electronic switchboard |
| US6031835A (en) * | 1997-04-04 | 2000-02-29 | International Business Machines Corporation | Method for deadlock free and and reliable routing in a packet switched network |
| KR19990041650A (en) * | 1997-11-24 | 1999-06-15 | 유기범 | Message recovery method when switching the electronic switch processor |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20010018128A (en) | 2001-03-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8074135B1 (en) | Apparatus and method for testing and debugging an integrated circuit | |
| US5956370A (en) | Wrap-back test system and method | |
| US6721313B1 (en) | Switch fabric architecture using integrated serdes transceivers | |
| EP1558987B1 (en) | A multi-rate, multi-port, gigabit serdes transceiver | |
| US7590911B1 (en) | Apparatus and method for testing and debugging an integrated circuit | |
| US20020046375A1 (en) | Tap and linking module for scan access of multiple cores with IEEE 1149.1 test access ports | |
| US7177965B2 (en) | Linking addressable shadow port and protocol for serial bus networks | |
| US6341142B2 (en) | Serial data transceiver including elements which facilitate functional testing requiring access to only the serial data ports, and an associated test method | |
| US4685102A (en) | Switching system loopback test circuit | |
| US7855969B2 (en) | Selective test point for high speed SERDES cores in semiconductor design | |
| US7137053B2 (en) | Bandwidth matching for scan architectures in an integrated circuit | |
| US8364809B2 (en) | Method and apparatus for debugging protocol traffic between devices in integrated subsystems | |
| CN111522700A (en) | Self-testing platform for testing serial RapidIO network switching module | |
| US5233612A (en) | Test device for an electronic chip | |
| US5477549A (en) | Cell switch and cell switch network using dummy cells for simplified cell switch test in communication network | |
| KR100391176B1 (en) | Apparatus of Switching Routing in the Switch Board of Exchange System | |
| US6813729B1 (en) | Programmable bi-directional MII testing methodology and device including same | |
| CN101860881B (en) | Transceiver module based on time division duplex and processing method thereof | |
| CN113162872A (en) | Self-detection ARINC818 switch capable of dynamically switching and monitoring | |
| US7684338B2 (en) | Circuit arrangement for testing a communication system | |
| US20200041565A1 (en) | Scan-Chain Testing Via Deserializer Port | |
| US5894483A (en) | Integrated circuit arrangement | |
| JP3275960B2 (en) | LAN analyzer connection method and apparatus in LAN connection apparatus | |
| EP1371995B1 (en) | Serial communication testing | |
| JP2508920B2 (en) | Configuration change method |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| N231 | Notification of change of applicant | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20090626 Year of fee payment: 7 |
|
| LAPS | Lapse due to unpaid annual fee |