KR100388536B1 - Semiconductor laser diode with i type ridge and fabricating method of the same - Google Patents
Semiconductor laser diode with i type ridge and fabricating method of the same Download PDFInfo
- Publication number
- KR100388536B1 KR100388536B1 KR10-2001-0044862A KR20010044862A KR100388536B1 KR 100388536 B1 KR100388536 B1 KR 100388536B1 KR 20010044862 A KR20010044862 A KR 20010044862A KR 100388536 B1 KR100388536 B1 KR 100388536B1
- Authority
- KR
- South Korea
- Prior art keywords
- type
- ridge
- layer
- etching
- laser diode
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/30—Structure or shape of the active region; Materials used for the active region
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Optics & Photonics (AREA)
- Semiconductor Lasers (AREA)
Abstract
리지(Ridge)를 I 형상으로 형성한 아이형 리지를 가지는 반도체 레이저 다이오드 및 그 제조방법이 개시된다. 상기 반도체 레이저 다이오드 및 그 제조방법은 리지가 "I" 형상으로 마련되므로 상면의 폭은 넓고 밑면의 폭은 상대적으로 좁다. 그러므로 전류의 확산이 줄어들고, 모드가 안정화됨과 동시에 저항이 감소되어 고출력을 안정적으로 얻을 수 있다. 또한, 리지를 형성하는 캡층과 P형클래드층 사이의 각이 커짐과 동시에 완만하게 형성되므로, 활성층의 상면과 리지의 측면측에 N형전류차단층을 용이하게 재성장시킬 수 있다. 또한, 리지의 상면의 폭이 넓으므로 전류가 통과하는 P형캡층을 용이하게 형성하여 정렬할 수 있고, 이로인해, 제조공정이 용이해진다.Disclosed are a semiconductor laser diode having an i-shaped ridge having a ridge formed in an I shape, and a manufacturing method thereof. In the semiconductor laser diode and the method of manufacturing the same, since the ridge is formed in an “I” shape, the width of the upper surface is wide and the width of the bottom surface is relatively narrow. Therefore, the spread of current is reduced, the mode is stabilized, and the resistance is reduced to obtain a high output stably. In addition, since the angle between the cap layer and the P-type cladding layer forming the ridge increases and is smoothly formed, the N-type current blocking layer can be easily regrown on the upper surface of the active layer and the side surface of the ridge. Further, since the upper surface of the ridge is wide, the P-type cap layer through which current can pass can be easily formed and aligned, thereby facilitating the manufacturing process.
Description
본 발명은 리지(Ridge)를 I 형상으로 형성한 I형 리지를 가지는 반도체 레이저 다이오드 및 그 제조방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor laser diode having an I-type ridge in which a ridge is formed in an I shape, and a manufacturing method thereof.
반도체 레이저 다이오드란 반도체에 과잉 운반자를 대량으로 주입했을 때 전자와 양공(陽孔)이 에너지갭을 넘어서 재결합할 때 발광하는 효과를 이용한 레이저이다. 반도체 레이저 다이오드는 GaAs(갈륨비소)와 Ga1-XAlXAs의 P-N접합을 이용하는 것이 가장 중요한데, 종래의 반도체 레이저 다이오드의 구조 및 제조방법을 도 1 및 도 2를 참조하여 설명한다. 도 1은 종래의 반도체 레이저 다이오드의 제조공정을 보인 도이고, 도 2는 도 1의 "P"부 확대도이다.A semiconductor laser diode is a laser using the effect of emitting light when electrons and holes recombine over an energy gap when a large amount of excess carriers are injected into a semiconductor. As the semiconductor laser diode, it is most important to use GaAs (gallium arsenide) and PN junction of Ga 1-X Al X As. The structure and manufacturing method of a conventional semiconductor laser diode will be described with reference to FIGS. 1 and 2. FIG. 1 is a view illustrating a conventional manufacturing process of a semiconductor laser diode, and FIG. 2 is an enlarged view of a portion “P” of FIG. 1.
도시된 바와 같이, 단계(S10)에서는 N형기판(11) 위에 N형클래드층(13)과 활성층(15)과 P형1차 및 2차클래드층(21a,21b)과 캡층(22)을 순차적으로 성장시킨다. 그후, 단계(S20)에서는 캡층(22) 위에 포토리소그래피공정으로 SiN마스크(24)를 형성한 후, 황산(H2SO4)+물(H2O)+과산화수소(H2O2)로 이루어진 식각용액에 넣어 식각을 한다. 이때, 캡층(22)은 완전히 식각되고 P형2차클래드층(21b)은 소정 두께로 식각되는데, 캡층(22)과 P형2차클래드층(21b)은 재질의 특성상 비등방성으로 식각된다. 그러면, 캡층(22) 및 P형2차클래드층(21b)에 의해 삼각형태의 리지(Ridge)(23)가 형성된다. 그후, 단계(S30)에서는 식각에 의하여 노출된 P형1차클래드층(21a)의 상면과 리지(23)의 측면에 전류차단층(25)을 성장시키고, 단계(S40)에서는 SiN마스크(24)를 제거한다. 그리고, 단계(S50)에서는 전류차단층(25) 및 리지(23)의 상면에 P형캡층(27)을 성장시켜 리지(23)에 전류가 통하게 한 후, P형캡층(27)의 상면 및 N형기판(11)의 하면에 P형메탈전극(28)과 N형메탈전극(17)을 각각 형성한다.As shown in step S10, the N-type cladding layer 13 and the active layer 15, the P-type primary and secondary cladding layers 21a and 21b and the cap layer 22 are formed on the N-type substrate 11. Grow sequentially. Subsequently, in step S20, after forming a SiN mask 24 on the cap layer 22 by a photolithography process, sulfuric acid (H 2 SO 4 ) + water (H 2 O) + hydrogen peroxide (H 2 O 2 ) are formed. Etch it in an etching solution. At this time, the cap layer 22 is completely etched and the P-type secondary cladding layer 21b is etched to a predetermined thickness. The cap layer 22 and the P-type secondary cladding layer 21b are anisotropically etched due to the properties of the material. Then, a triangular ridge 23 is formed by the cap layer 22 and the P-type secondary cladding layer 21b. Thereafter, in step S30, the current blocking layer 25 is grown on the upper surface of the P-type primary cladding layer 21a and the side surface of the ridge 23 exposed by etching, and in step S40, the SiN mask 24 is grown. ). In operation S50, the P-type cap layer 27 is grown on the upper surfaces of the current blocking layer 25 and the ridge 23 to allow current to flow through the ridge 23, and then the upper surface of the P-type cap layer 27 and the like. P-type metal electrodes 28 and N-type metal electrodes 17 are formed on the bottom surface of the N-type substrate 11, respectively.
전술한 바와 같이, 반도체 레이저 다이오드는 GaAs와 Ga1-XAlXAs의 P-N접합을 이용한다. 그런데, GaAs는 다이아몬드 격자구조(Zinc-blende)를 가지며 결정면에 따라 다른 속도로 식각(이하 "비등방성식각"이라 함)된다. 즉, GaAs는 결정면의 방향에 따라 원자배열밀도 및 원자간 결합이 다르기 때문에 식각되는 면에 따라 삼각모양 또는 도브테일(Dovetail) 모양이 형성되고, 삼각모양의 경우에는 경사각(α)이 약 55°정도를 이룬다(도 2참조).As described above, the semiconductor laser diode uses a PN junction of GaAs and Ga 1-X Al X As. However, GaAs has a diamond lattice structure (Zinc-blende) and is etched at different speeds according to the crystal plane (hereinafter referred to as anisotropic etching). That is, since GaAs has different atomic arrangement densities and interatomic bonds depending on the direction of the crystal plane, a triangular shape or a dovetail shape is formed according to the etched surface.In the triangular shape, the inclination angle α is about 55 °. (See FIG. 2).
이로인해, 종래의 방법으로 제조된 반도체 레이저 다이오드는 다음과 같은 단점이 있다.Because of this, the semiconductor laser diode manufactured by the conventional method has the following disadvantages.
첫째, 캡층(22) 및 P형2차클래드층(21b)을 식각할 때, 리지(23)의 밑면의 폭(W)이 2㎛이하가 되도록 식각하면 리지(23)의 상면의 폭은 거의 "0"가 된다. 그러면, 면적에 반비례하는 저항으로 인하여 반도체 레이저 다이오드는 높은 저항을 갖게되어 고출력을 얻을 수 없는 단점이 있다. 또한, 리지(23)의 상면의 폭이 거의 "0"이므로 전류차단층(25)을 성장한 후, 리지(23)의 상면을 개방하여 전류가 통하게 하는 작업을 진행하기 어려운 단점이 있다.First, when the cap layer 22 and the P-type secondary cladding layer 21b are etched, when the width W of the bottom surface of the ridge 23 is etched to be 2 μm or less, the width of the upper surface of the ridge 23 is almost equal. It becomes "0". Then, the semiconductor laser diode has a high resistance due to the resistance inversely proportional to the area, and thus there is a disadvantage in that high output cannot be obtained. In addition, since the width of the upper surface of the ridge 23 is almost " 0 ", there is a disadvantage that it is difficult to proceed with the current flow by opening the upper surface of the ridge 23 after the current blocking layer 25 is grown.
둘째, 상기의 단점을 극복하기 위하여 리지(23)의 밑면의 폭(W)이 3㎛이상이 되게 식각을 하면, 전류의 확산 및 모드의 불안정으로 인하여 고출력을 얻을 수 없는 단점이 있다. 또한, 리지(23)의 밑면의 폭(W)을 3㎛이상이 되게 식각하여도, 리지(23)의 상면의 폭이 0.5㎛이상이 되지 않으므로, 이 또한 전류차단층(25)을 성장한 후, 리지(23)의 상면을 개방하여 전류가 통하게 하는 작업을 진행하기 어려운 단점이 있다.Second, if the width (W) of the bottom surface of the ridge 23 to be over 3㎛ to overcome the above disadvantages, there is a disadvantage that a high output can not be obtained due to the diffusion of current and mode instability. Further, even when the width W of the bottom surface of the ridge 23 is etched to be 3 μm or more, the width of the top surface of the ridge 23 does not become 0.5 μm or more, so that after the growth of the current blocking layer 25, However, there is a disadvantage that it is difficult to proceed with the operation of opening the upper surface of the ridge (23).
셋째, 리지(23)의 P형2차클래드층(23a) 및 캡층(23b)은 도브테일형상을 이루므로, 리지(23)와 SiN마스크(24)층 사이의 공간으로 전류차단층(25)을 재성장시키기 어려운 단점이 있다.Third, since the P-type secondary cladding layer 23a and the cap layer 23b of the ridge 23 form a dovetail shape, the current blocking layer 25 is formed into a space between the ridge 23 and the SiN mask 24 layer. It is difficult to regrow.
본 발명은 상기와 같은 문제점을 해결하기 위하여 창작된 것으로, 본 발명의 목적은 상면의 폭은 넓고 밑면의 폭은 상대적으로 좁도록 리지를 "I"형상으로 형성하여, 전류의 확산을 줄이고 모드를 안정화시키며 저항을 감소시켜 고출력을 얻을 수 있는 I형 리지를 가지는 반도체 레이저 다이오드 및 그 제조방법을 제공함에 있다.The present invention was created to solve the above problems, and an object of the present invention is to form a ridge "I" shape so that the width of the upper surface and the width of the bottom is relatively narrow, reducing the spread of current and mode The present invention provides a semiconductor laser diode having an I-type ridge that stabilizes and decreases resistance to obtain high output, and a method of manufacturing the same.
본 발명의 다른 목적은 패턴과 리지 사이의 공간으로 전류차단층을 용이하게 재성장시킬 수 있는 I형 리지를 가지는 반도체 레이저 다이오드 및 그 제조방법을 제공함에 있다.Another object of the present invention is to provide a semiconductor laser diode having an I-type ridge that can easily regrow a current blocking layer into a space between a pattern and a ridge and a method of manufacturing the same.
본 발명의 또 다른 목적은 리지의 상면에 전류가 통과하는 영역을 용이하게 형성하여 정렬할 수 있는 I형 리지를 가지는 반도체 레이저 다이오드 및 그 제조방법을 제공함에 있다.It is still another object of the present invention to provide a semiconductor laser diode having an I-type ridge that can easily form and align a region through which current passes on an upper surface of the ridge, and a method of manufacturing the same.
도 1은 종래의 반도체 레이저 다이오드의 제조공정을 보인 도.1 is a view showing a manufacturing process of a conventional semiconductor laser diode.
도 2는 도 1의 "P"부 확대도.2 is an enlarged view of a portion “P” of FIG. 1.
도 3은 본 발명의 일 실시예에 따른 반도체 레이저 다이오드의 사시도.3 is a perspective view of a semiconductor laser diode according to an embodiment of the present invention.
도 4는 도 3의 A-A선 단면도.4 is a cross-sectional view taken along the line A-A of FIG.
도 5는 본 발명의 일 실시에에 따른 리지의 사시도.5 is a perspective view of a ridge in accordance with one embodiment of the present invention.
도 6a 및 도 6b는 본 발명의 일 실시예에 따른 반도체 레이저 다이오드의 제조공정을 보인도.6A and 6B illustrate a manufacturing process of a semiconductor laser diode according to an embodiment of the present invention.
*도면의 주요부분에 대한 부호의 설명** Description of the symbols for the main parts of the drawings *
51 : N형기판 53 : N형클래드층51: N-type substrate 53: N-type cladding layer
55 : 활성층 61,62 : P형1차,2차클래드층55 active layer 61, 62 p-type primary and secondary cladding layer
63 : 캡층 64 : 리지63: cap layer 64: ridge
67 : N형1차전류차단층 68 : N형2차전류차단층67: N-type primary current blocking layer 68: N-type secondary current blocking layer
69 : P형캡층 71 : P형메탈전극69: P type cap layer 71: P type metal electrode
73 : N형메탈전극73: N-type metal electrode
상기 목적을 달성하기 위한 본 발명에 따른 I형 리지를 가지는 반도체 레이저 다이오드는, GaAs재의 N형기판; 상기 N형기판의 상면에서부터 순차적으로 성장된 AlGaAs계 재료의 N형클래드층과 AlGaAsP계 재료의 활성층과 AlGaAs계 재료의 P형1차클래드층과 P형2차클래드층 및 GaAs계 재료의 캡층; 상기 P형2차클래드층 및 상기 캡층을 식각하여 형성한 "I"형상의 리지(Ridge); 상기 식각에 의하여 외부로 노출된 상기 P형1차클래드층의 상면에서 상기 리지의 소정 높이까지 성장된 AlGaAs재의 N형1차전류차단층; 상기 리지의 상면은 노출되게 상기 N형1전류차단층의 상면에서부터 성장된 GaAs계 재료의 N형2차전류차단층; 상기 N형2차전류차단층의 상면 및 상기 리지의 상면에 성장된 GaAs계 재료의 P형캡층; 상기 P형캡층의 상면 및 상기 N형기판의 하면에 각각 형성된 P형메탈전극 및 N형메탈전극을 구비한다.A semiconductor laser diode having an I-type ridge according to the present invention for achieving the above object is an N-type substrate of GaAs material; An N-type cladding layer of an AlGaAs-based material, an active layer of an AlGaAsP-based material, a P-type primary cladding layer, an P-type secondary cladding layer of an AlGaAs-based material, and a cap layer of a GaAs-based material sequentially grown from an upper surface of the N-type substrate; A “I” -shaped ridge formed by etching the P-type secondary cladding layer and the cap layer; An N-type primary current blocking layer of AlGaAs material grown to a predetermined height of the ridge on an upper surface of the P-type primary clad layer exposed to the outside by the etching; An upper surface of the ridge is an N-type secondary current blocking layer of GaAs-based material grown from an upper surface of the N-type first current blocking layer; A P-type cap layer of GaAs-based material grown on an upper surface of the N-type secondary current blocking layer and an upper surface of the ridge; P-type metal electrode and N-type metal electrode formed on the upper surface of the P-type cap layer and the lower surface of the N-type substrate, respectively.
또한, 상기 목적을 달성하기 위한 본 발명에 따른 I형 리지를 가지는 반도체 레이저 다이오드 제조방법은, GaAs재의 N형기판의 상면에 순차적으로 AlGaAs계 재료의 N형클래드층과 AlGaAs계 재료의 활성층과 AlGaAs계 재료의 P형1차 및 2차클래드층과 GaAs계 재료의 캡층을 성장시키는 단계; 상기 캡층의 상면에 SiN마스크를 형성한 후, 상기 캡층의 전부 및 상기 P형2차클래드층의 소정 두께까지 건식식각하여 리지(Ridge)의 상부측을 형성하는 단계; 상기 건식식각에 의하여 소정 두께만 잔존하는 상기 P형2차클래드층을 소정의 식각용액으로 완전히 식각하여 상기 리지의 하부측을 형성하는 단계; 상기 SiN마스크를 완전히 식각한 후, 상기 식각용액으로 최종식각하는 단계; 상기 최종식각에 의하여 외부로 노출된 상기 P형1차클래드층의 상면에서부터 상기 리지의 소정 높이 까지 AlGaAs계 재료의 N형1차전류차단층을 성장시키는 단계; 상기 리지의 상면은 외부로 노출되게 상기 N형1차전류차단층의 상면에 GaAs재의 N형2차전류차단층 성장시키는 단계; 상기 리지의 상면 및 상기 N형2차전류차단층의 상면에 GaAs계 재료의 P형캡층을 성장시키는 단계; 상기 P형캡층의 상면 및 상기 N형기판의 하면에 P형메탈전극 및 N형메탈전극을 각각 형성하는 단계를 수행한다.In addition, the method for manufacturing a semiconductor laser diode having an I-type ridge according to the present invention for achieving the above object, the N-type cladding layer of AlGaAs-based material, the active layer of AlGaAs-based material and AlGaAs sequentially on the upper surface of the N-type substrate of GaAs material Growing P-type primary and secondary clad layers of the base material and a cap layer of the GaAs-based material; Forming an upper side of a ridge by forming an SiN mask on an upper surface of the cap layer and then dry etching the entire cap layer and a predetermined thickness of the P-type secondary cladding layer; Forming a lower side of the ridge by completely etching the P-type secondary cladding layer having only a predetermined thickness by dry etching with a predetermined etching solution; Completely etching the SiN mask, followed by final etching with the etching solution; Growing an N-type primary current blocking layer of AlGaAs-based material from a top surface of the P-type primary clad layer exposed to the outside by the final etching to a predetermined height of the ridge; Growing an N-type secondary current blocking layer of GaAs material on an upper surface of the N-type primary current blocking layer such that an upper surface of the ridge is exposed to the outside; Growing a P-type cap layer of GaAs-based material on an upper surface of the ridge and an upper surface of the N-type secondary current blocking layer; Forming a P-type metal electrode and an N-type metal electrode on an upper surface of the P-type cap layer and a lower surface of the N-type substrate, respectively.
이하, 첨부한 도면을 참조하여 본 발명의 일 실시예에 따른 I형 리지를 가지는 반도체 레이저 다이오드 및 그 제조방법을 상세히 설명한다.Hereinafter, a semiconductor laser diode having an I-type ridge and a method of manufacturing the same according to an embodiment of the present invention will be described in detail with reference to the accompanying drawings.
도 3은 본 발명의 일 실시예에 따른 반도체 레이저 다이오드의 사시도이고, 도 4는 도 3의 A-A선 단면도이며, 도 5는 본 발명의 일 실시에에 따른 리지의 사시도이다.3 is a perspective view of a semiconductor laser diode according to an embodiment of the present invention, FIG. 4 is a cross-sectional view taken along the line A-A of FIG. 3, and FIG. 5 is a perspective view of the ridge according to the embodiment of the present invention.
도시된 바와 같이, GaAs재의 N형기판(51)이 마련된다. N형기판(51)의 상면에는 Al0.5Ga0.5As재의 N형클래드층(53)이 성장되고, N형클래드층(53)의 상면에는 AlGaAs계 재료인 Al0.3Ga0.7As/Al0.1Ga0.9As재의 활성층(55)이 성장된다. 그리고, 활성층(55)의 상면에는 Al0.5Ga0.5As재의 P형1차 및 2차클래드층(61,62)이 성장되고, P형2차클래드층(62)의 상면에는 Al0.2Ga0.8As재의 캡층(63)이 성장된다.As shown, an N-type substrate 51 made of GaAs material is provided. An N-type cladding layer 53 made of Al 0.5 Ga 0.5 As is grown on the upper surface of the N-type substrate 51, and Al 0.3 Ga 0.7 As / Al 0.1 Ga 0.9 , which is an AlGaAs-based material, is formed on the upper surface of the N-type cladding layer 53. The active layer 55 of As material is grown. P-type primary and secondary cladding layers 61 and 62 made of Al 0.5 Ga 0.5 As material are grown on the upper surface of the active layer 55, and Al 0.2 Ga 0.8 As is formed on the upper surface of the P-type secondary cladding layer 62. The cap layer 63 of ash is grown.
그리고, 캡층(63)에 SiN마스크(65:도 6a참조)를 형성한 후, 캡층(63) 및 P형2차클래드층(62)을 완전히 식각하면 "I"형상의 리지(Ridge)(64)가 제조된다.즉, SiN마스크(65) 바로 하측에 잔존하는 캡층(63) 및 P형2차클래드층(62)에 의하여 리지(64)가 형성되는데, 리지(64)의 상면 및 밑면의 폭(W1,W2)은 1.5∼3.5㎛로 형성하고, 높이(H)는 1.5∼3.0㎛로 형성한다.After the SiN mask 65 (see FIG. 6A) is formed in the cap layer 63, the cap layer 63 and the P-type secondary cladding layer 62 are completely etched to form an “I” -shaped ridge 64. That is, the ridge 64 is formed by the cap layer 63 and the P-type secondary cladding layer 62 remaining immediately below the SiN mask 65. The ridge 64 is formed on the upper and lower surfaces of the ridge 64. The widths W1 and W2 are formed at 1.5 to 3.5 mu m, and the height H is formed at 1.5 to 3.0 mu m.
식각에 의하여 외부로 노출된 P형1차클래드층(61)의 상면에서부터 리지(64)의 소정 높이까지 Al0.5Ga0.5As재의 N형1차전류차단층(67)이 성장되고, N형1차전류차단층(67)의 상면에는 GaAs재의 N형2차전류차단층(68)이 성장된다. 이때, N형2차전류차단층(68)은 리지(64)의 높이와 대략 동일한 높이까지 성장되되, 리지(64)의 상면을 덮지 않도록 성장된다.An N-type primary current blocking layer 67 of Al 0.5 Ga 0.5 As material is grown from an upper surface of the P-type primary cladding layer 61 exposed to the outside by etching to a predetermined height of the ridge 64, and N-type 1 An N-type secondary current blocking layer 68 made of GaAs material is grown on the top surface of the differential current blocking layer 67. At this time, the N-type secondary current blocking layer 68 is grown to a height substantially equal to the height of the ridge 64, but not to cover the upper surface of the ridge 64.
그리고, N형2차전류차단층(68)의 상면 및 리지(64)의 상면에는 GaAs재의 P형캡층(69)이 성장되는데, 이로인해 전류가 흐르게 된다. 그리고, P형캡층(69)의 상면 및 N형기판(51)의 하면에는 P형메탈전극(71) 및 N형메탈전극(73)이 형성된다.The GaAs material P-type cap layer 69 is grown on the top surface of the N-type secondary current blocking layer 68 and on the ridge 64, thereby causing a current to flow. The P-type metal electrode 71 and the N-type metal electrode 73 are formed on the upper surface of the P-type cap layer 69 and the lower surface of the N-type substrate 51.
본 실시예에 따른 반도체 레이저 다이오드의 리지(64)는 상면의 폭(W1)이 하면의 폭(W2)과 동일하게 넓으므로 고출력을 얻을 수 있다. 그리하여, 780㎚의 CD Rewritable용 고출력 레이저 다이오드로 사용되고, 808㎚의 고출력 레이저 다이오드로 사용된다.In the ridge 64 of the semiconductor laser diode according to the present embodiment, since the width W1 of the upper surface is as wide as the width W2 of the lower surface, high output can be obtained. Thus, it is used as a high power laser diode for 780 nm CD Rewritable and as a high power laser diode at 808 nm.
상기와 같이 구성된 본 실시예에 따른 반도체 레이저 다이오드의 제조공정을 도 6a 및 도 6b를 참조하여 설명한다. 도 6a 및 도 6b는 본 발명의 일 실시예에 따른 반도체 레이저 다이오드의 제조공정을 보인도이다.A manufacturing process of the semiconductor laser diode according to the present embodiment configured as described above will be described with reference to FIGS. 6A and 6B. 6A and 6B illustrate a manufacturing process of a semiconductor laser diode according to an embodiment of the present invention.
도시된 바와 같이, 단계(S100)에서는 GaAs재의 N형기판(51)의 상면에서부터순차적으로 Al0.5Ga0.5As재의 N형클래드층(53)과, AlGaAs계 재료인 Al0.3Ga0.7As/Al0.1Ga0.9As재의 활성층(55)과, Al0.5Ga0.5As재의 P형1차 및 2차클래드층(62)과, Al0.2Ga0.8As재의 캡층(63)을 성장시킨다. 그리고, 단계(S110)에서는 캡층(63)의 상면에 SiN마스크(65)를 0.3∼0.5㎛ 두께로 형성한 후, 캡층(63) 및 P형2차클래드층(62)을 건식식각한다(S120). 이때, 캡층(63)은 완전히 식각하고, P형2차클래드층(62)은 0.2∼3㎛정도의 두께가 잔존하도록 건식식각한다. 그러면, 리지(64)의 상부측이 형성되는 것이다.As shown, in step S100, the N-type cladding layer 53 of Al 0.5 Ga 0.5 As material is sequentially formed from the top surface of the N-type substrate 51 of GaAs material, and Al 0.3 Ga 0.7 As / Al 0.1 which is an AlGaAs-based material. An active layer 55 of Ga 0.9 As material, a P-type primary and secondary cladding layer 62 of Al 0.5 Ga 0.5 As material, and a cap layer 63 of Al 0.2 Ga 0.8 As material are grown. In operation S110, a SiN mask 65 is formed on the top surface of the cap layer 63 to a thickness of 0.3 μm to 0.5 μm, and then the cap layer 63 and the P-type secondary clad layer 62 are dry-etched (S120). ). At this time, the cap layer 63 is completely etched, and the P-type secondary cladding layer 62 is dry etched so that a thickness of about 0.2 to 3 μm remains. Then, the upper side of the ridge 64 is formed.
단계(S130)에서는 건식식각단계(S120)에 의하여 소정 두께만 잔존하는 P형2차클래드층(62)을 식각용액으로 완전히 제거하여 리지(64)의 하부측을 형성하고, 단계(S140) 및 단계(S150)에서는 SiN마스크(65)를 완전히 제거한 후 식각용액으로 최종적으로 식각한다. 그러면 리지(64)가 완성된다. 즉, 리지(64)는 SiN마스크(65)의 바로 하측에 존재하는 캡층(63)과 P형2차클래드층(62)을 말한다.In the step (S130) by the dry etching step (S120) to remove the P-type secondary cladding layer 62 remaining only a predetermined thickness with an etching solution to form a lower side of the ridge 64, step (S140) and In step S150, the SiN mask 65 is completely removed and finally etched with an etching solution. The ridge 64 is then completed. That is, the ridge 64 refers to the cap layer 63 and the P-type secondary cladding layer 62 which exist immediately below the SiN mask 65.
단계(S130)에서 사용되는 식각용액은 H2SO4+에틸렌글리콜(Ethylene-glycol)계 부식액과 NH3+에틸렌글리콜계 부식액이다. 상세히 설명하면, H2SO4+에틸렌글리콜계 부식액으로 P형2차클래드층(62)을 식각하고, NH3+에틸렌글리콜계 부식액으로 P형2차클래드층(62)을 다시 식각한다. 즉, H2SO4+에틸렌글리콜계 부식액을 사용한 식각공정과 H2SO4+에틸렌글리콜계 부식액을 사용한 식각공정은 교대로 다수번 수행되는데,이때 최초의 식각공정 및 최후의 식각공정은 반드시 H2SO4+에틸렌글리콜계 부식액을 사용한 식각이어야 한다.The etching solution used in the step (S130) is H 2 SO 4 + ethylene glycol (Ethylene-glycol) -based corrosion solution and NH 3 + ethylene glycol-based corrosion solution. In detail, the P-type secondary clad layer 62 is etched with H 2 SO 4 + ethylene glycol corrosion solution, and the P-type secondary clad layer 62 is etched again with NH 3 + ethylene glycol corrosion solution. That is, the etching process using H 2 SO 4 + ethylene glycol-based corrosion solution and the etching process using H 2 SO 4 + ethylene glycol-based corrosion solution are alternately performed a number of times, the first etching process and the last etching process must be H 2 It should be etched using SO 4 + ethylene glycol corrosion solution.
H2SO4+에틸렌글리콜계 부식액은 GaAs 및 AlGaAs계 재료에 대하여 비등방성 에칭특성이 매우 약하고, AlGaAs계 재료인 활성층(55)에 대해서는 반응하지 않는다. 그리고, NH3+에틸렌글리콜계 부식액은 AlGaAs계 재료인 P형2차클래드층(62) 및 활성층(55)에 대하여 반응하지 않는다. 그러므로, 상면과 밑면의 폭은 1.5∼3.5㎛이고, 높이는 1.5∼3.0㎛정도인 "I"형상의 리지(64)를 형성할 수 있다.The H 2 SO 4 + ethylene glycol-based corrosion solution has very weak anisotropic etching characteristics with respect to GaAs and AlGaAs-based materials, and does not react with the active layer 55 which is an AlGaAs-based material. The NH 3 + ethylene glycol-based corrosion solution does not react with the P-type secondary cladding layer 62 and the active layer 55 which are AlGaAs-based materials. Therefore, the ridge 64 having an "I" shape having a width of 1.5 to 3.5 µm and a height of 1.5 to 3.0 µm can be formed.
그리고, SiN마스크(65)를 식각하는 단계(S140)에서 사용되는 식각용액은 일반적인 BOE인데, 상기 BOE는 AlGaAs계 재료에 대하여 매우 작은 반응을 보이고 리지(64)의 캡층(63) 및 활성층(55)에 대하여는 반응하지 않는다. 그리고, 최종식각단계(S150)에서는 단계(S130)에서 사용된 H2SO4+에틸렌글리콜계 부식액을 사용한다.In addition, the etching solution used in the step of etching the SiN mask 65 (S140) is a general BOE, and the BOE shows a very small reaction with respect to AlGaAs-based material and the cap layer 63 and the active layer 55 of the ridge 64. ) Does not react. In the final etching step (S150), H 2 SO 4 + ethylene glycol-based corrosion solution used in step (S130) is used.
단계(S160)에서는 최종식각단계(S150)에 의하여 외부로 노출된 P형1차클래드층(61)의 상면에서부터 리지(64)의 소정 높이 까지 Al0.5Ga0.5As재의 N형1차전류차단층(67)을 성장시키고, 단계(S170)에서는 GaAs재로 N형2차전류차단층(68)을 성장시킨다. N형2차전류차단층(68)은 N형1차전류차단층(67)의 상면에 성장시키되, 리지(64)의 상면은 외부로 노출되게 성장시킨다. 그리고, 단계(S180)에서는 리지(64)의 상면 및 N형2차전류차단층(68)의 상면에 GaAs재의 P형캡층(69)을 성장시키는데, 이로인해 리지(64)에 전류가 통하게 된다. 마지막으로, 단계(S190)에서는 P형캡층(69)의 상면 및 N형기판(51)의 하면에 P형메탈전극(71) 및 N형메탈전극(73)을 각각 형성한다.In step S160, the N-type primary current blocking layer made of Al 0.5 Ga 0.5 As material from a top surface of the P-type primary cladding layer 61 exposed to the outside by the final etching step S150 to a predetermined height of the ridge 64. In step S170, the N-type secondary current blocking layer 68 is grown from GaAs material. The N-type secondary current blocking layer 68 is grown on the top surface of the N-type primary current blocking layer 67, but the top surface of the ridge 64 is grown to be exposed to the outside. In step S180, a P-type cap layer 69 made of GaAs is grown on the upper surface of the ridge 64 and the upper surface of the N-type secondary current blocking layer 68, thereby causing a current to flow through the ridge 64. . Finally, in step S190, the P-type metal electrode 71 and the N-type metal electrode 73 are formed on the upper surface of the P-type cap layer 69 and the lower surface of the N-type substrate 51, respectively.
이상에서 설명하듯이, 본 발명에 따른 I형 리지를 가지는 반도체 레이저 다이오드 및 그 제조방법은 리지가 "I"형상으로 마련되므로 상면의 폭은 넓고 밑면의 폭은 상대적으로 좁다. 그러므로 전류의 확산이 줄어들고, 모드가 안정화됨과 동시에 저항이 감소되어 고출력을 안정적으로 얻을 수 있다.As described above, the semiconductor laser diode having an I-type ridge and a method of manufacturing the same according to the present invention have a ridge in an "I" shape, so that the upper surface is wider and the lower surface is relatively narrower. Therefore, the spread of current is reduced, the mode is stabilized, and the resistance is reduced to obtain a high output stably.
또한, 리지를 형성하는 캡층과 P형클래드층 사이의 각이 커짐과 동시에 완만하게 형성되므로, 활성층의 상면과 리지의 측면측에 N형전류차단층을 용이하게 재성장시킬 수 있다.In addition, since the angle between the cap layer and the P-type cladding layer forming the ridge increases and is smoothly formed, the N-type current blocking layer can be easily regrown on the upper surface of the active layer and the side surface of the ridge.
또한, 리지의 상면의 폭이 넓으므로 전류가 통과하는 P형캡층을 용이하게 형성하여 정렬할 수 있고, 이로인해, 제조공정이 용이해진다.Further, since the upper surface of the ridge is wide, the P-type cap layer through which current can pass can be easily formed and aligned, thereby facilitating the manufacturing process.
이상에서는, 본 발명의 일 실시예에 따라 본 발명을 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 변경 및 변형한 것도 본 발명에 속함은 당연하다.In the above, the present invention has been described in accordance with one embodiment of the present invention, but those skilled in the art to which the present invention pertains have been changed and modified without departing from the spirit of the present invention. Of course.
Claims (8)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2001-0044862A KR100388536B1 (en) | 2001-07-25 | 2001-07-25 | Semiconductor laser diode with i type ridge and fabricating method of the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2001-0044862A KR100388536B1 (en) | 2001-07-25 | 2001-07-25 | Semiconductor laser diode with i type ridge and fabricating method of the same |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20030010089A KR20030010089A (en) | 2003-02-05 |
| KR100388536B1 true KR100388536B1 (en) | 2003-06-25 |
Family
ID=27716611
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR10-2001-0044862A KR100388536B1 (en) | 2001-07-25 | 2001-07-25 | Semiconductor laser diode with i type ridge and fabricating method of the same |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100388536B1 (en) |
-
2001
- 2001-07-25 KR KR10-2001-0044862A patent/KR100388536B1/en not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR20030010089A (en) | 2003-02-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7642626B2 (en) | Semiconductor devices including mesa structures and multiple passivation layers | |
| US4935936A (en) | Semiconductor structure with flared mesa burying layers | |
| KR100656688B1 (en) | Semiconductor device and semiconductor substrate, and method for fabricating the same | |
| US5872022A (en) | Method for etching a semiconductor method for fabricating semiconductor device method for fabricating semiconductor laser and semiconductor laser | |
| KR960014732B1 (en) | Rwg type semiconductor laser diode and manufacture thereof | |
| US5684823A (en) | Method of fabricating a diffraction grating and a distributed feedback semiconductor laser incorporating the diffraction grating | |
| GB2267602A (en) | Method of making semiconductor laser | |
| EP0486128A2 (en) | A semiconductor optical device and a fabricating method therefor | |
| US5311533A (en) | Index-guided laser array with select current paths defined by migration-enhanced dopant incorporation and dopant diffusion | |
| US5786234A (en) | Method of fabricating semiconductor laser | |
| KR100388536B1 (en) | Semiconductor laser diode with i type ridge and fabricating method of the same | |
| US6904071B1 (en) | Semiconductor laser device and method of fabricating the same | |
| EP0076761A1 (en) | Semiconductor lasers and method for producing the same | |
| KR100388531B1 (en) | Fabricating method of semiconductor laser diode with i type ridge | |
| JPH07254750A (en) | Semiconductor laser | |
| EP4311045A1 (en) | Photonic crystal semiconductor laser device and method for manufacturing same | |
| US20060018352A1 (en) | Ridge-type semiconductor laser and method of fabricating the same | |
| JP5025898B2 (en) | Manufacturing method of semiconductor laser device | |
| KR100459888B1 (en) | A semiconductor laser diode and manufacturing method thereof | |
| US6387746B2 (en) | Method of fabricating semiconductor laser diode | |
| KR100265804B1 (en) | Semiconductor laser diode | |
| KR100234043B1 (en) | Method of manufacturing high power laser diode | |
| KR100244239B1 (en) | Laser diode and its manufacture method | |
| JP3522151B2 (en) | Method for manufacturing compound semiconductor laser | |
| JPH02103989A (en) | Semiconductor laser array and manufacture thereof |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20130506 Year of fee payment: 11 |
|
| FPAY | Annual fee payment |
Payment date: 20140423 Year of fee payment: 12 |
|
| FPAY | Annual fee payment |
Payment date: 20150506 Year of fee payment: 13 |
|
| LAPS | Lapse due to unpaid annual fee |