KR100388459B1 - Image sensor having trench in photodiode area and method for forming the same - Google Patents
Image sensor having trench in photodiode area and method for forming the same Download PDFInfo
- Publication number
- KR100388459B1 KR100388459B1 KR10-2000-0061486A KR20000061486A KR100388459B1 KR 100388459 B1 KR100388459 B1 KR 100388459B1 KR 20000061486 A KR20000061486 A KR 20000061486A KR 100388459 B1 KR100388459 B1 KR 100388459B1
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- trench
- conductivity type
- epitaxial layer
- doping
- Prior art date
Links
- 238000000034 method Methods 0.000 title description 7
- 239000000758 substrate Substances 0.000 claims abstract description 28
- 239000004065 semiconductor Substances 0.000 claims abstract description 13
- 238000004519 manufacturing process Methods 0.000 claims abstract description 11
- 239000012535 impurity Substances 0.000 claims description 16
- 238000005530 etching Methods 0.000 claims description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 15
- 229910052710 silicon Inorganic materials 0.000 description 15
- 239000010703 silicon Substances 0.000 description 15
- 238000009792 diffusion process Methods 0.000 description 12
- 238000007667 floating Methods 0.000 description 12
- 150000002500 ions Chemical class 0.000 description 5
- 230000035945 sensitivity Effects 0.000 description 5
- 238000010586 diagram Methods 0.000 description 3
- 125000006850 spacer group Chemical group 0.000 description 3
- 238000001514 detection method Methods 0.000 description 2
- 238000009826 distribution Methods 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 101100234002 Drosophila melanogaster Shal gene Proteins 0.000 description 1
- 206010034960 Photophobia Diseases 0.000 description 1
- 235000015076 Shorea robusta Nutrition 0.000 description 1
- 244000166071 Shorea robusta Species 0.000 description 1
- 230000005856 abnormality Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 208000013469 light sensitivity Diseases 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
- H01L27/1461—Pixel-elements with integrated switching, control, storage or amplification elements characterised by the photosensitive area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
- H01L27/14689—MOS based technologies
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Electromagnetism (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Solid State Image Pick-Up Elements (AREA)
Abstract
본 발명은 단위 픽셀의 면적 증가없이 다이오드의 캐패시턴스를 향상시킬 수 있으며 포토다이오드의 공핍층을 상대적으로 깊은 위치에 형성할 수 있는 이미지 센서 및 그 제조 방법에 관한 것으로, 제1 도전형의 반도체기판; 상기 반도체기판의 포토다이오드 영역 내에 형성된 트렌치; 상기 트렌치 저면의 상기 반도체기판 내에 형성된 제2 도전형의 제1 도핑층; 상기 트렌치 내에 채워지며 제2 도전형을 갖는 에피택셜층; 상기 에피택셜층 내부에 형성된 제2 도전형의 제2 도핑층; 및 상기 에피택셜층 표면에 형성된 제1 도전형의 제4 도핑층을 포함하며, 상기 제2 도핑층의 도핑농도는 상기 에피택셜층의 도핑농도 보다 높고, 상기 에피택셜층의 도핑농도는 상기 제1 도핑층의 도핑농도 보다 높은 것을 특징으로 하는 이미지센서 및 그 제조 방법을 제공한다.The present invention relates to an image sensor capable of improving capacitance of a diode without increasing an area of a unit pixel and to forming a depletion layer of a photodiode at a relatively deep position, and a method of manufacturing the same; A trench formed in the photodiode region of the semiconductor substrate; A first doped layer of a second conductivity type formed in the semiconductor substrate on the bottom of the trench; An epitaxial layer filled in the trench and having a second conductivity type; A second doped layer of a second conductivity type formed in the epitaxial layer; And a fourth doping layer of a first conductivity type formed on the epitaxial layer surface, wherein the doping concentration of the second doping layer is higher than that of the epitaxial layer, and the doping concentration of the epitaxial layer is the first doping concentration. Provided is an image sensor and a method of manufacturing the same, wherein the doping concentration of the doping layer is higher than that of the doping layer.
Description
본 발명은 이미지 센서 제조 분야에 관한 것으로, 특히 포토다이오드 영역 내에 트렌치를 구비하는 이미지 센서 및 그 제조 방법에 관한 것이다.TECHNICAL FIELD The present invention relates to the field of image sensor manufacturing, and more particularly, to an image sensor having a trench in a photodiode region and a manufacturing method thereof.
이미지 센서(image sensor)는 1차원 또는 2차원 이상의 광학 정보를 전기신호로 변환하는 장치이다. 이미지 센서는 크게 MOS(metal-oxide-semiconductor)형과 CCD(charge coupled device)형의 2종류가 있다.An image sensor is an apparatus that converts optical information of one or two dimensions or more into an electrical signal. There are two types of image sensors, metal-oxide-semiconductor (MOS) type and charge coupled device (CCD) type.
CMOS 이미지 센서는 CMOS를 이용하여 광학적 이미지를 전기적 신호로 변환시키는 소자로서, 픽셀수 만큼 MOS 트랜지스터를 만들고 이것을 이용하여 차례차례 출력을 검출하는 스위칭 방식을 채용하고 있다. CMOS 이미지 센서는, 종래 이미지 센서로 널리 사용되고 있는 CCD 이미지 센서에 비하여 구동 방식이 간편하고 다양한 스캐닝 방식의 구현이 가능하며, 신호처리 회로를 단일칩에 집적할 수 있어 제품의 소형화가 가능할 뿐만 아니라, 호환성의 CMOS 기술을 사용하므로 제조 단가를 낮출 수 있고, 전력 소모 또한 크게 낮다는 장점을 지니고 있다.CMOS image sensor is a device that converts an optical image into an electrical signal using CMOS, and employs a switching method of making MOS transistors by the number of pixels and sequentially using the same to detect the output. The CMOS image sensor has a simpler driving method than the CCD image sensor which is widely used as a conventional image sensor, enables various scanning methods, and can integrate a signal processing circuit onto a single chip, thereby miniaturizing the product. The use of compatible CMOS technology reduces manufacturing costs and significantly lowers power consumption.
도 1은 4개의 트랜지스터와 2개의 캐패시턴스 구조로 이루어지는 CMOS 이미지 센서의 단위 픽셀을 보이는 회로도로서, 광감지를 위한 포토다이오드(PD)와 4개의 NMOS 트랜지스터로 구성되는 CMOS 이미지 센서의 단위 픽셀을 보이고 있다. 4개의 NMOS 트랜지스터 중 트랜스퍼 트랜지스터(Tx)는 포토다이오드(PD)에서 생성된 광전하를 플로팅 확산영역으로 운송하는 역할을 하고, 리셋 트랜지스터(Rx)는 신호검출을 위해 상기 플로팅 확산영역에 저장되어 있는 전하를 배출하는 역할을 하고, 드라이브 트랜지스터(Dx)는 소스팔로워(Source Follower)로서 역할하며, 셀렉트 트랜지스터(Sx)는 스위칭(Switching) 및 어드레싱(Addressing)을 위한 것이다. 도면에서 "Cf"는 플로팅확산영역 캐패시턴스를, "Cp"는 포토다이오드 캐패시턴스를 각각 나타낸다.FIG. 1 is a circuit diagram illustrating a unit pixel of a CMOS image sensor having four transistors and two capacitance structures, and a unit pixel of a CMOS image sensor including a photodiode (PD) and four NMOS transistors for photodetection. . Of the four NMOS transistors, the transfer transistor Tx is responsible for transporting the photocharge generated in the photodiode PD to the floating diffusion region, and the reset transistor Rx is stored in the floating diffusion region for signal detection. It serves to discharge the charge, the drive transistor (Dx) serves as a source follower (Source Follower), the select transistor (Sx) is for switching (Switching) and addressing (Addressing). In the figure, "Cf" represents floating diffusion region capacitance and "Cp" represents photodiode capacitance, respectively.
이와 같이 구성된 이미지 센서 단위 픽셀에 대한 동작은 다음과 같이 이루어진다. 처음에는 리셋 트랜지스터(Rx), 트랜스퍼 트랜지스터(Tx) 및 셀렉트 트랜지스터(Sx)를 온(on)시켜 단위 픽셀을 리셋시킨다. 이때 포토다이오드(PD)는 공핍되기 시작하여 캐패시턴스 Cp는 전하축적(carrier changing)이 발생하고, 플로팅 확산영역의 캐패시턴스 Cf는 공급전압 VDD 전압까지 전하축전된다. 그리고 트랜스퍼 트랜지스터(Tx)를 오프시키고 셀렉트 트랜지스터(Sx)를 온시킨 다음 리셋 트랜지스터(Rx)를 오프시킨다. 이와 같은 동작 상태에서 단위 픽셀 출력단(Out)으로부터 출력전압 V1을 읽어 버퍼에 저장시키고 난 후, 트랜스퍼 트랜지스터(Tx)를 온시켜 빛의 세기에 따라 변화된 캐패시턴스 Cp의 캐리어들을 캐패시턴스 Cf로 이동시킨 다음, 다시 출력단(Out)에서 출력전압 V2를 읽어들여 V1 - V2에 대한 아날로그 데이터를 디지털 데이터로 변경시키므로 단위 픽셀에 대한 한 동작주기가 완료된다.Operation for the image sensor unit pixel configured as described above is performed as follows. Initially, the reset pixel Rx, the transfer transistor Tx, and the select transistor Sx are turned on to reset the unit pixel. At this time, the photodiode PD starts to deplete, and the capacitance Cp generates a carrier change, and the capacitance Cf of the floating diffusion region is charged up to the supply voltage VDD. The transfer transistor Tx is turned off, the select transistor Sx is turned on, and the reset transistor Rx is turned off. In such an operation state, after reading the output voltage V1 from the unit pixel output terminal Out and storing it in the buffer, the transfer transistor Tx is turned on to move the carriers of the capacitance Cp changed according to the light intensity to the capacitance Cf. Again, the output voltage V2 is read from the output terminal to convert analog data of V1-V2 into digital data, thereby completing one operation cycle for the unit pixel.
도 2a는 종래 기술에 따라 광감지를 위한 포토다이오드 영역과 광전하를 위한 트랜스퍼 트랜지스터를 형성한 것을 보이는 공정 단면도이고, 도 2b는 도 2a의 A-A'선을 따른 실리콘 기판(20)의 불순물 도핑 농도를 보이는 그래프이다.FIG. 2A is a cross-sectional view showing a photodiode region for photodetection and a transfer transistor for photocharge according to the prior art, and FIG. 2B is an impurity in the silicon substrate 20 along the line AA ′ of FIG. 2A. This graph shows the doping concentration.
도 2a에 보이는 바와 같이 종래 기술에 따른 이미지 센서는 p형 실리콘기판(20)에 형성된 n형 불순물 도핑영역(21), p형 실리콘 기판(20) 표면에 형성되며 n형 불순물 도핑영역(21)과 접하여 그와 함께 포토다이오드를 이루는 p형 불순물 도핑영역(22), 상기 p형 불순물 도핑영역(22)과 이격되어 형성된 플로팅(floating) 확산영역(23), p형 불순물 도핑영역(22)과 플로팅 확산영역(23) 사이의 실리콘 기판(20) 상에 형성된 게이트 절연막(24) 및 게이트 전극(25), 게이트 전극(25) 측벽에 형성된 절연막 스페이서(26)를 포함한다.As shown in FIG. 2A, the image sensor according to the related art is formed on the n-type impurity doped region 21 formed on the p-type silicon substrate 20 and the surface of the p-type silicon substrate 20 and the n-type impurity doped region 21. A p-type impurity doped region 22 and a floating diffusion region 23 formed to be spaced apart from the p-type impurity doped region 22 and a p-type impurity doped region 22 which are in contact with each other to form a photodiode. The gate insulating film 24 formed on the silicon substrate 20 between the floating diffusion regions 23 and the gate electrode 25 and the insulating film spacer 26 formed on the sidewalls of the gate electrode 25 are included.
이미지 센서는 빛을 감지하는 광감지 부분과 감지된 빛을 전기적 신호로 처리하여 데이타화 하는 로직회로 부분으로 구성 되어있다. 광감도를 높이기 위하여 전체 이미지 센서 소자에서 광감지 부분이 차지하는 비율(Fill Factor)을 크게 하려는 노력이 진행되고 있지만, 근본적으로 로직회로 부분을 제거할 수 없기 때문에 제한된 소자 면적 내에서 광감지 부분의 면적만을 증가시키기는 어렵다.단위 픽셀의 동작이 안정적으로 이루어지기 위해서는 포토다이오드의 캐패시턴스(Cp)와 플로팅확산영역의 캐패시턴스(Cf)가 매우 중요하다. 빛을 감지하는 포토다이오드의 캐패시턴스(Cp)는 면적이 클수록 빛에 대한 감지 특성이 향상된다. 그러나, 그에 따라 단위 픽셀의 크기가 증가하고, 칩 면적 및 패키지(package) 완료 후 사용되는 렌즈의 크기가 증가하게 되어 가격 경쟁력이 떨어진다. 반면 플로팅 확산영역의 캐패시턴스(Cf)가 작을수록 빛에 의해 포획(capture)된 전자들이 플로팅확산 영역으로 전달되었을 때 감지 특성이 향상되지만, 너무 작으면 게이트와 플로팅확산 영역간의 기생 캐패시터들에 의해 전하 공유(charge coupling) 현상이 발생하여 심한 노이즈(noise)를 일으키게 된다. 또한, 플로팅 확산영역의 캐패시턴스(Cf)가 너무크면 감지 특성이 감소하여 출력단(Out)에서 이용할 수 있는 전압폭이 감소하게 된다. 즉 출력전압의 구동범위(dynamic range)가 작아진다.The image sensor consists of a light sensing part that detects light and a logic circuit part that processes the detected light into an electrical signal to make data. Efforts have been made to increase the fill factor of the light-sensing portion of the entire image sensor device in order to increase the light sensitivity. However, since the logic circuit portion cannot be removed, only the area of the light-sensing portion within the limited device area can be eliminated. The capacitance Cp of the photodiode and the capacitance Cf of the floating diffusion region are very important for stable operation of the unit pixel. The larger the area (Cp) of the photodiode that senses light, the more sensitive it is to light. However, the size of the unit pixel is increased accordingly, and the size of the lens used after the chip area and the package completion is increased, thereby lowering the price competitiveness. On the other hand, the smaller the capacitance Cf of the floating diffusion region, the better the detection characteristics are when electrons captured by the light are transferred to the floating diffusion region, but too small the charge is caused by parasitic capacitors between the gate and the floating diffusion region. Charge coupling occurs and causes a lot of noise. In addition, if the capacitance Cf of the floating diffusion region is too large, the sensing characteristic is reduced, thereby reducing the voltage width available at the output terminal Out. In other words, the dynamic range of the output voltage is reduced.
한편, 높은 에너지로 이온을 주입하여 포토다이오드를 형성할 경우 이온이 폴리실리콘 게이트를 통과하여 누설전류원으로 작용하기 때문에 센서 동작에 이상이 발생한다. 그에 따라 포토다이오드의 공핍층 깊이를 제한할 수밖에 없는 단점이 있다.On the other hand, when ions are implanted with high energy to form a photodiode, ions pass through the polysilicon gate and act as a leakage current source, thereby causing abnormality in sensor operation. Accordingly, there is a disadvantage inevitably limiting the depth of the depletion layer of the photodiode.
상기와 같은 문제점을 해결하기 위한 본 발명은 단위 픽셀의 면적 증가없이 다이오드의 캐패시턴스를 향상시킬 수 있으며 포토다이오드의 공핍층을 상대적으로 깊은 위치에 형성할 수 있는 이미지 센서 및 그 제조 방법을 제공하는데 목적이 있다.The present invention for solving the above problems is to provide an image sensor that can improve the capacitance of the diode without increasing the area of the unit pixel and to form a depletion layer of the photodiode in a relatively deep position and a manufacturing method thereof There is this.
도 1은 종래 기술에 따른 CMOS 이미지 센서의 단위픽셀 구조를 개략적으로 보이는 단면도,도 2a는 종래 기술에 따라 광감지를 위한 포토다이오드 영역과 광전하를 위한 트랜스퍼 트랜지스터를 형성한 것을 보이는 공정 단면도,1 is a cross-sectional view schematically showing a unit pixel structure of a CMOS image sensor according to the prior art, Figure 2a is a cross-sectional view showing a photodiode region for photosensitive and a transfer transistor for photocharge according to the prior art,
도 2b는 도 2a의 A-A'선을 따른 불순물 농도 분포도,FIG. 2B is an impurity concentration distribution along the line AA ′ of FIG. 2A;
도 3a 내지 도 3e는 본 발명의 실시예에 따른 이미지 센서 제조 공정도,3a to 3e is an image sensor manufacturing process diagram according to an embodiment of the present invention,
도 4a는 도 3e의 B-B' 선을 따른 불순물 농도 분포도,4A is an impurity concentration distribution along the line BB ′ of FIG. 3E;
도 4b는 실리콘 기판에 따른 전위 변화를 보이는 개략도.4B is a schematic diagram showing a change in potential along a silicon substrate.
*도면의 주요부분에 대한 도면 부호의 설명** Description of reference numerals for the main parts of the drawings *
I: 광감지 영역 L: 로직소자 영역I: light sensing area L: logic element area
t: 트렌치 30: 실리콘 기판t: trench 30: silicon substrate
32:제1 도핑층 33: 에택셜층(제2 도핑층)32: First Doping Layer 33: Etaxial Layer (Second Doping Layer)
37: 제3 도핑층 38: 제4 도핑층37: third doped layer 38: fourth doped layer
상기와 같은 목적을 달성하기 위한 본 발명은, 제1 도전형의 반도체기판; 상기 반도체기판의 포토다이오드 영역 내에 형성된 트렌치; 상기 트렌치 저면의 상기 반도체기판 내에 형성된 제2 도전형의 제1 도핑층; 상기 트렌치 내에 채워지며 제2 도전형을 갖는 에피택셜층; 상기 에피택셜층 내부에 형성된 제2 도전형의 제2 도핑층; 및 상기 에피택셜층 표면에 형성된 제1 도전형의 제4 도핑층을 포함하며, 상기 제2 도핑층의 도핑농도는 상기 에피택셜층의 도핑농도 보다 높고, 상기 에피택셜층의 도핑농도는 상기 제1 도핑층의 도핑농도 보다 높은 것을 특징으로 하는 이미지센서를 제공한다.The present invention for achieving the above object, the first conductive semiconductor substrate; A trench formed in the photodiode region of the semiconductor substrate; A first doped layer of a second conductivity type formed in the semiconductor substrate on the bottom of the trench; An epitaxial layer filled in the trench and having a second conductivity type; A second doped layer of a second conductivity type formed in the epitaxial layer; And a fourth doping layer of a first conductivity type formed on the epitaxial layer surface, wherein the doping concentration of the second doping layer is higher than that of the epitaxial layer, and the doping concentration of the epitaxial layer is the first doping concentration. It provides an image sensor, characterized in that the doping concentration of the doping layer higher than.
또한 상기 목적을 달성하기 위한 본 발명은, 제1 도전형의 반도체기판을 선택적으로 식각하여 포토다이오드 영역에 트렌치를 형성하는 단계; 상기 트렌치 저면의 상기 반도체기판에 제2 도전형 불순물을 이온주입하여 제1 도핑층을 형성하는 단계; 상기 트렌치 내부에 제2 도전형의 에피택셜층을 형성하는 단계; 상기 에피택셜층 내부에 제2 도전형 불순물을 주입하여 제2 도핑층을 형성하는 단계; 및 상기 에피택셜층 표면에 제1 도전형 불순물을 이온주입하여 제3 도핑층을 형성하는 단계를 포함하며, 상기 제2 도핑층의 도핑농도는 상기 에피택셜층의 도핑농도 보다 높고, 상기 에피택셜층의 도핑농도는 상기 제1 도핑층의 도핑농도 보다 높게 하는 것을 특징으로 하는 이미지센서 제조 방법을 제공한다.The present invention also provides a method of forming a trench in a photodiode region by selectively etching a first conductive semiconductor substrate; Forming a first doped layer by ion implanting a second conductivity type impurity into the semiconductor substrate on the bottom of the trench; Forming an epitaxial layer of a second conductivity type in the trench; Implanting a second conductivity type impurity into the epitaxial layer to form a second doped layer; And ion-implanting a first conductivity type impurity on the epitaxial layer to form a third doped layer, wherein the doping concentration of the second doped layer is higher than that of the epitaxial layer and the epitaxial layer The doping concentration of the shal layer is higher than the doping concentration of the first doped layer provides an image sensor manufacturing method characterized in that.
이하 첨부된 도면 도 3a 내지 도 3e를 참조하여 본 발명의 실시예에 따른 이미지 센서 제조 방법을 설명한다.Hereinafter, a method of manufacturing an image sensor according to an exemplary embodiment of the present invention will be described with reference to FIGS. 3A to 3E.
먼저 도 3a에 도시한 바와 같이, 제1 도전형 실리콘 기판(30)의 로직 소자 부분(L)에 웰(31)을 형성한다. 이때, 광감지 영역(I)에는 웰을 형성하지 않는다. 이어서, 실리콘 기판(30) 상에 산화막을 증착하고 광감지 영역(I)의 실리콘 기판(30)을 선택적으로 식각하여 트렌치(t)를 형성한다.First, as shown in FIG. 3A, a well 31 is formed in the logic element portion L of the first conductivity-type silicon substrate 30. At this time, a well is not formed in the photosensitive region I. Subsequently, an oxide film is deposited on the silicon substrate 30 and the silicon substrate 30 in the photosensitive region I is selectively etched to form a trench t.
다음으로 도 3b에 보이는 바와 같이, 제2 도전형 불순물을 이온주입하여 트렌치(t) 저면의 실리콘 기판(30) 내에 제1 도핑층(32)을 형성하고, 트렌치(t) 내부에 제2 도전형의 에택셜층(33)을 성장시킨다. 상기 에피택셜층(33)은 제2 도전형으로 도핑되어 제2 도핑층으로서 역할한다.Next, as shown in FIG. 3B, the first doped layer 32 is formed in the silicon substrate 30 at the bottom of the trench t by ion implantation of the second conductivity type impurity, and the second conductive inside the trench t is formed. The type ETF 33 is grown. The epitaxial layer 33 is doped with a second conductivity type to serve as a second doped layer.
이어서 도 3c에 도시한 바와 같이, 광감지 영역(I)과 로직 소자 부분(L) 각각에 소자분리막(34)과 게이트 산화막(35)을 형성하고, 폴리실리콘막 증착, 마스크 공정, 식각 공정 등을 실시하여 게이트 전극(36)을 형성한다.Subsequently, as shown in FIG. 3C, an isolation layer 34 and a gate oxide layer 35 are formed in each of the photosensitive region I and the logic element portion L, and a polysilicon film deposition, a mask process, an etching process, and the like are performed. Then, the gate electrode 36 is formed.
다음으로 도 3d에 보이는 바와 같이, 포토다이오드의 감도를 향상시키기 위하여 에피택셜층(33) 내에 제2 도전형의 제3 도핑층(37)을 형성하고, 암전류를 감소시키기 위해 에피택셜층(33) 표면에 제1 도전형의 불순물을 이온주입하여 제4 도핑층(38)을 형성한다.Next, as shown in FIG. 3D, the third doped layer 37 of the second conductivity type is formed in the epitaxial layer 33 to improve the sensitivity of the photodiode, and the epitaxial layer 33 to reduce the dark current. The fourth doped layer 38 is formed by ion implanting impurities of the first conductivity type on the surface.
제1 도핑층(32), 에피택셜층(제2 도핑층, 33), 제3 도핑층의 순으로 도핑 농도가 증가하고, 제1 도전형 실리콘 기판(30)과 제4 도핑층(38)에 의해 이들 제1 도핑층 내지 제4 도핑층이 완전히 공핍된다.The doping concentration increases in the order of the first doped layer 32, the epitaxial layer (the second doped layer 33), and the third doped layer, and the first conductive silicon substrate 30 and the fourth doped layer 38. These first to fourth doped layers are completely depleted.
이어서 도 3e에 도시한 바와 같이 로직 소자 부분(L)의 소오스 드레인 (40A) 플로팅 확산 영역을 형성한다. 이후, 게이트 전극(36) 측벽에 절연막 스페이서(39)를 형성한다.Subsequently, as shown in FIG. 3E, the source drain 40A floating diffusion region of the logic element portion L is formed. Thereafter, the insulating film spacers 39 are formed on the sidewalls of the gate electrodes 36.
상기 제4 도핑층(38)은 절연막 스페이서(39) 형성 이후에 형성될 수 있으며, 제4 도핑층(38)의 포텐셜은 실리콘 기판(30)과 동일하다.The fourth doped layer 38 may be formed after the insulating layer spacer 39 is formed, and the potential of the fourth doped layer 38 is the same as that of the silicon substrate 30.
전술한 바와 같이 이루어지는 본 발명은 포토다이오드 영역 형성을 위해 실리콘 기판을 식각해서 트렌치를 형성한 후 이온을 주입함으로써, 상대적으로 낮은 이온주입 에너지로 실리콘 기판 깊은 부분에 도핑층을 형성할 수 있다. 그에 따라 전하 포켓을 크게 형성할 수 있으므로 감도를 향상시킬 수 있다.According to the present invention as described above, the doping layer can be formed deep in the silicon substrate with relatively low ion implantation energy by etching the silicon substrate to form a trench to form the photodiode region and then implanting ions. Accordingly, since the charge pocket can be large, the sensitivity can be improved.
또한, 면적을 증가시켜 센서의 감도 및 출력전압 구동 범위를 확보하는 종래기술과 달리 본 발명은 수직 방향으로 전하 포켓을 증가시켰기 때문에 단위 픽셀 크기를 감소시킬 수 있고, 그에 따라 고해상도의 이미지 센서를 구현할 수 있다.그리고, 전하 이송(charge transfer) 효율을 높이기 위해서는 기판 표면에서 전위 장벽(potential wall)을 깊게 형성해야 하는데, 본 발명은 도 4a에 보이는 바와 같이 순차적인 농도구배를 갖는 도핑층을 형성함으로써, 도 4b에 보이는 바와 같이 깊은 영역에서 형성된 전하가 내부전위 차이에 의해 상대적으로 쉽게 실리콘 기판 표면으로 이동할 수 있기 때문에 전하이송 효율 및 감도를 보다 향상시킬 수 있다.In addition, unlike the prior art of increasing the area to secure the sensitivity of the sensor and the driving range of the output voltage, the present invention increases the charge pocket in the vertical direction, thereby reducing the unit pixel size, thereby implementing a high resolution image sensor. In addition, in order to increase the charge transfer efficiency, a potential wall must be deeply formed on the surface of the substrate. The present invention provides a dope layer having a sequential concentration gradient as shown in FIG. As shown in FIG. 4B, the charge formed in the deep region can be easily moved to the surface of the silicon substrate due to the internal potential difference, thereby further improving the charge transfer efficiency and sensitivity.
이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.The present invention described above is not limited to the above-described embodiments and the accompanying drawings, and various substitutions, modifications, and changes are possible in the art without departing from the technical spirit of the present invention. It will be apparent to those of ordinary knowledge.
상기와 같이 이루어지는 본 발명은 포토다이오드 영역의 전하 포켓 깊이를 종래보다 훨씬 깊게 형성할 수 있을 뿐만 아니라 단위 픽셀 크기에 따라 자유롭게 다이오드 깊이를 변화시킬 수 있다. 이와 같이 포토다이오드 영역의 전하 포켓을 깊게 형성함에 따라 단위 픽셀의 크기를 감소시킬 경우에도 감도 및 출력전압 구동범위(dynamic range) 특성을 향상시킬 수 있다.According to the present invention as described above, the charge pocket depth of the photodiode region can be formed much deeper than before, and the diode depth can be freely changed according to the unit pixel size. As the charge pocket of the photodiode region is deeply formed as described above, sensitivity and output voltage dynamic range characteristics can be improved even when the size of the unit pixel is reduced.
Claims (10)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2000-0061486A KR100388459B1 (en) | 2000-10-19 | 2000-10-19 | Image sensor having trench in photodiode area and method for forming the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2000-0061486A KR100388459B1 (en) | 2000-10-19 | 2000-10-19 | Image sensor having trench in photodiode area and method for forming the same |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20020030959A KR20020030959A (en) | 2002-04-26 |
| KR100388459B1 true KR100388459B1 (en) | 2003-06-25 |
Family
ID=19694266
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR10-2000-0061486A KR100388459B1 (en) | 2000-10-19 | 2000-10-19 | Image sensor having trench in photodiode area and method for forming the same |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100388459B1 (en) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20030090871A (en) * | 2002-05-22 | 2003-12-01 | 삼성전자주식회사 | Cmos image sensor and method of fabricating the same |
| KR100694470B1 (en) | 2005-07-11 | 2007-03-12 | 매그나칩 반도체 유한회사 | Method for fabricating image sensor |
| KR100657143B1 (en) | 2005-07-11 | 2006-12-13 | 매그나칩 반도체 유한회사 | Image sensor, and method for fabricating the same |
| KR100761829B1 (en) * | 2005-12-15 | 2007-09-28 | 삼성전자주식회사 | semiconductor device, CMOS image sensor, method for manufacturing the semiconductor device and method for manufacturing the CMOS image sensor |
| KR100937670B1 (en) * | 2007-12-28 | 2010-01-19 | 주식회사 동부하이텍 | Method of manufacturing a CMO image sensor |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07161958A (en) * | 1993-12-09 | 1995-06-23 | Nec Corp | Solid-state image pick up device |
-
2000
- 2000-10-19 KR KR10-2000-0061486A patent/KR100388459B1/en not_active IP Right Cessation
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07161958A (en) * | 1993-12-09 | 1995-06-23 | Nec Corp | Solid-state image pick up device |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20020030959A (en) | 2002-04-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6570201B2 (en) | CMOS image sensor capable of increasing punch-through voltage and charge integration of photodiode | |
| KR20010061351A (en) | CMOS image sensor having photodiode coupled capacitor | |
| KR100504562B1 (en) | CMOS Image Sensor | |
| KR20020045165A (en) | Image sensor capable of improving electron transfer and method for forming the same | |
| KR100388459B1 (en) | Image sensor having trench in photodiode area and method for forming the same | |
| KR100298199B1 (en) | A unit pixel of a CMOS image sensor having a PIN diode | |
| KR100345669B1 (en) | Image sensor having nonsymmetric spacer on each side wall of transfer transistor gate electrode and method for forming the same | |
| KR100464949B1 (en) | Method for forming image sensor capable of improving characteristics of photodiode | |
| KR100660345B1 (en) | Cmos image sensor and method for fabrication thereof | |
| KR20020017838A (en) | Image sensor formation method capable of defining connection window structure by etching field oxide | |
| KR20030001116A (en) | Image sensor and fabricating method of the same | |
| KR100830328B1 (en) | CMOS Image sensor and method for fabricaing the same | |
| KR20020052791A (en) | Image sensor formation method capable of protecting surface of substrate | |
| KR100298198B1 (en) | A unit pixel of a CMOS image sensor having a Schottky diode | |
| KR100388461B1 (en) | Image sensor capable of improving light sensitivity and method for forming the same | |
| KR100390836B1 (en) | Image sensor capable of improving capacitance of photodiode and charge transport and method for forming the same | |
| KR20020048705A (en) | Image sensor capable of improving low light characteristics and method for forming the same | |
| KR20020014315A (en) | Image sensor formation method capable of preventing cross talk between pixels and reduction of active area | |
| KR20040093295A (en) | Fabricating method for photo diode in cmos image sensor | |
| KR100714604B1 (en) | Image sensor and method for manufacturing the same | |
| KR100523664B1 (en) | Cmos image sensor having tapered potential distribution for charge transfer | |
| KR100788483B1 (en) | Pixel structure of image sensor and manufacturing method | |
| KR20020058560A (en) | Image sensor capable increasing light sensitivity of photodiode and method for forming the same | |
| KR100883758B1 (en) | CMOS image sensor with improved charge transference and dark current characteristics and the mehtod for fabricating thereof | |
| KR100749270B1 (en) | CMOS Image sensor and method for fabricaing the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20110530 Year of fee payment: 9 |
|
| LAPS | Lapse due to unpaid annual fee |