KR100388268B1 - Synchronous channelizing apparatus of digital data and channel service unit thereby - Google Patents

Synchronous channelizing apparatus of digital data and channel service unit thereby Download PDF

Info

Publication number
KR100388268B1
KR100388268B1 KR10-2001-0029599A KR20010029599A KR100388268B1 KR 100388268 B1 KR100388268 B1 KR 100388268B1 KR 20010029599 A KR20010029599 A KR 20010029599A KR 100388268 B1 KR100388268 B1 KR 100388268B1
Authority
KR
South Korea
Prior art keywords
channel
channelizing
clock
synchronous
feedback value
Prior art date
Application number
KR10-2001-0029599A
Other languages
Korean (ko)
Other versions
KR20020070051A (en
Inventor
윤시현
Original Assignee
주영정보통신 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주영정보통신 주식회사 filed Critical 주영정보통신 주식회사
Priority to KR10-2001-0029599A priority Critical patent/KR100388268B1/en
Publication of KR20020070051A publication Critical patent/KR20020070051A/en
Application granted granted Critical
Publication of KR100388268B1 publication Critical patent/KR100388268B1/en

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00Modulated-carrier systems
    • H04L27/26Systems using multi-frequency codes
    • H04L27/2601Multicarrier modulation systems
    • H04L27/2647Arrangements specific to the receiver only
    • H04L27/2655Synchronisation arrangements

Abstract

본 발명은 다수의 DS2급 디지탈데이타를 T3급 프레임으로 동기식 채널라이징을 할 수 있는 디지털 데이터의 동기식 채널라이징 장치 및 이를 이용한 T3급 채널 서비스 유니트를 제공하기 위한 것으로서, 본 발명에 따르면 다수의 디지털데이터를 T3프레임의 채널부에 삽입/추출하는데 기준이 되는 채널라이징클럭을 발생시키는 디지털 데이터의 동기식 채널라이징 장치는 소스클럭을 입력된 궤환값에 대응하는 분주비로 분주하여 출력하는 프로그래머블 분주수단과, 사용자가 선택한 채널모드에 따라서 상기 프로그래머블 분주수단의 분주비에 대응하는 궤환값을 상기 프로그래머블분주수단으로 인가하고 상기 프로그래머블분주수단으로부터 출력된 분주된 클럭신호를 기준클럭으로 출력하는 궤환값 선택수단과, 상기 궤환값 선택수단을 통해 출력된 기준클럭을 입력받아 사용자가 선택한 채널수에 대응하는 채널라이징클럭을 생성시키는 채널라이징클럭생성수단로 이루어져 동기식 채널라이징을 가능하게 하는 채널라이징클럭을 생성시키고 이를 T3급 CSU(채널서비스유니트)로 인가하여, 동기식 채널라이징이 실행되도록 한 것이다.An object of the present invention is to provide a synchronous channelizing apparatus for digital data capable of synchronous channelizing a plurality of DS2 grade digital data in a T3 class frame and a T3 grade channel service unit using the same. The synchronous channelizing apparatus for digital data generating a channel rising clock as a reference for inserting / extracting a T3 into a channel portion of a T3 frame comprises: programmable distributing means for dividing and outputting a source clock at a division ratio corresponding to an input feedback value; Feedback value selecting means for applying a feedback value corresponding to the division ratio of the programmable distributing means to the programmable dispensing means and outputting the divided clock signal output from the programmable distributing means as a reference clock according to the selected channel mode; Output through feedback value selection means It consists of channel rising clock generating means for generating the channel rising clock corresponding to the number of channels selected by the user by inputting the quasi-clock and generating a channel rising clock to enable synchronous channel rising and apply it to the T3-class CSU (channel service unit). Thus, synchronous channelizing is performed.

Description

디지털 데이터의 동기식 채널라이징 장치 및 이를 이용한 T3급 채널 서비스 유니트{SYNCHRONOUS CHANNELIZING APPARATUS OF DIGITAL DATA AND CHANNEL SERVICE UNIT THEREBY}Synchronous channelizing device for digital data and T3-class channel service unit using it {SYNCHRONOUS CHANNELIZING APPARATUS OF DIGITAL DATA AND CHANNEL SERVICE UNIT THEREBY}

본 발명은 디지털 신호(DS-3)를 초당 44.746Mbps의 전송속도로 전송가능한 T3급 전송선로의 종단에 구비되는 데이타 통신 장치(DCE : Data communication Equipment)에 관한 것으로, 보다 상세하게는 다수의 DS-2 디지털 데이터를 T3급 전송선로를 통해 동기방식으로 전송할 수 있도록 하는 디지털 데이터의 동기식 채널라이징 장치 및 이를 이용한 T3급 채널 서비스 유니트에 관한 것이다.The present invention relates to a data communication device (DCE) provided at the end of a T3 transmission line capable of transmitting a digital signal (DS-3) at a transmission rate of 44.746 Mbps per second, and more specifically, a plurality of DSs. The present invention relates to a synchronous channelizing apparatus for digital data and a T3 channel service unit using the same to enable digital data to be transmitted in a synchronous manner through a T3 level transmission line.

디지털 데이터를 전송하는 전송 설비중, T3급 라인은 디지털 신호를 초당 44.746Mbps의 전송속도로 전송할 수 있는 전송선로로서, 최대 672개의 채널을 가지고 있으며, T1급보다 더 빠른 백본을 구성할 때 사용된다. 이때, T3 회선으로 전송되는 신호를 DS3라 한다.Among transmission facilities that transmit digital data, T3 level line is a transmission line that can transmit digital signal at 44.746Mbps / sec. It has up to 672 channels and is used to make backbone faster than T1 level. . At this time, the signal transmitted to the T3 line is called DS3.

이러한 T3급 회선과 데이타단말장치(DTE)를 연결하는 데이터 통신 장치(DCE : Data Communication Equipement)는 종래에는 도 1에 도시한 바와 같이 7개의 DS2급 장치(11)로부터 서로 다른 7개의 DS2신호를 입력받아, DS3신호로 변환시켜 주게 되는데, 이때, 서로 다른 7개의 DS-2신호는 비동기신호로서, 종래 T3급 데이터 통신장치에는 동기식 채널라이징이 불가능하였다.A data communication device (DCE) connecting the T3-class line with a data terminal device (DTE) conventionally receives seven different DS2 signals from seven DS2 class devices 11, as shown in FIG. It receives the input, and converts it into a DS3 signal. At this time, seven different DS-2 signals are asynchronous signals, and synchronous channelizing is not possible in a conventional T3-class data communication device.

본 발명은 상술한 종래의 문제점을 해결하기 위하여 제안된 것으로서, 그 목적은 다수의 동기된 디지탈데이타를 T3급 프레임으로 채널라이징할 수 있는 디지털 데이터의 동기식 채널라이징 장치 및 이를 이용한 T3급 채널 서비스 유니트를 제공하는데 있다.SUMMARY OF THE INVENTION The present invention has been proposed to solve the above-mentioned conventional problems, and an object thereof is a synchronous channelizing apparatus for digital data capable of channelizing a plurality of synchronized digital data into a T3-class frame, and a T3-class channel service unit using the same. To provide.

도 1은 종래의 T3급 디지털 데이터 전송장치를 개략적으로 도시한 블럭도이다.1 is a block diagram schematically showing a conventional T3-class digital data transmission apparatus.

도 2는 본 발명에 따른 동기식 채널라이징 기능을 구비한 T3급 채널 서비스 유니트의 구성을 보이는 블럭도이다.2 is a block diagram showing the configuration of a T3-class channel service unit with a synchronous channelizing function according to the present invention.

도 3은 본 발명에 따른 디지털 데이터의 동기식 채널라이징 장치를 도시한 블럭구성도이다.3 is a block diagram illustrating a synchronous channelizing apparatus for digital data according to the present invention.

도 4는 본 발명에 따라서 생성된 채널모드별 채널라이징 클럭을 보이는 타이밍도이다.4 is a timing diagram showing a channelizing clock for each channel mode generated according to the present invention.

*도면의 주요 부분에 대한 부호의 설명** Description of the symbols for the main parts of the drawings *

21 : 채널라이징부21: channel rising unit

22 : 라우터부22: router

23 : 채널서비스유니트(CSU : CHANNEL SERVICE UNIT)23: Channel Service Unit (CSU: CHANNEL SERVICE UNIT)

31 : 프로그래머블 분주부31: programmable divider

32 : 궤환값 선택부32: feedback value selector

33 : 채널라이징 클럭 발생부33: channelizing clock generator

본 발명은 상술한 본 발명의 목적을 달성하기 위한 구성수단으로서, 다수의 디지털데이터를 T3프레임의 채널부에 삽입/추출하는데 기준이 되는 채널라이징클럭을 발생시키는 디지털 데이터의 동기식 채널라이징 장치에 있어서,The present invention provides a synchronous channelizing apparatus for digital data generating a channel rising clock as a reference for inserting / extracting a plurality of digital data into a channel portion of a T3 frame. ,

소스클럭을 입력된 궤환값에 대응하는 분주비로 분주하여 출력하는 프로그래머블 분주수단;Programmable dispensing means for dividing and outputting the source clock at a division ratio corresponding to the input feedback value;

사용자가 선택한 채널모드에 따라서 상기 프로그래머블 분주수단의 분주비에 대응하는 궤환값을 상기 프로그래머블분주수단으로 인가하고 상기 프로그래머블분주수단으로부터 출력된 분주된 클럭신호를 기준클럭으로 출력하는 궤환값 선택수단;Feedback value selection means for applying a feedback value corresponding to the division ratio of the programmable division means to the programmable division means according to a channel mode selected by the user and outputting the divided clock signal output from the programmable division means as a reference clock;

상기 궤환값 선택수단을 통해 출력된 기준클럭을 입력받아 사용자가 선택한 채널수에 대응하는 채널라이징클럭을 생성시키는 채널라이징클럭생성수단을 포함하여 이루어지는 것을 특징으로 한다.And a channel rising clock generating means for receiving the reference clock output through the feedback value selecting means and generating a channel rising clock corresponding to the number of channels selected by the user.

더하여, 본 발명에 따라서 DS2급 장치로부터 전송된 DS2 디지털 데이터를 동기식으로 채널라이징하는 동기식 채널라이징장치를 이용한 T3급 채널 서비스 유니트는In addition, a T3-class channel service unit using a synchronous channelizing apparatus for synchronously channelizing DS2 digital data transmitted from a DS2-class apparatus according to the present invention,

사용자가 선택하는 채널모드와 채널수에 따라서 이용가능한 전체 타임슬롯내에서의 채널별 삽입/추출시점을 나타내는 채널라이징클럭을 발생시키는 채널라이징장치부;A channel rising device unit for generating a channel rising clock indicating a point of insertion / extraction for each channel in all available timeslots according to a channel mode and number of channels selected by a user;

상기 채널라이징장치부로부터 입력되는 채널라이징클럭에 따라서, 하나이상의 DS2급 장치로부터 전송되온 DS2신호들을 T3 프레임의 채널부에 삽입/추출하여 다중화 또는 역다중화를 행하는 CSU부를 포함하여 구성되는 것을 특징으로 한다.According to the channelizing clock input from the channelizing device unit, it comprises a CSU unit for performing multiplexing or demultiplexing by inserting / extracting DS2 signals transmitted from one or more DS2 class devices into the channel portion of the T3 frame do.

일반적인 데이터 통신 장치로서, 데이터서비스유니트(DSU)와 채널서비스유니트(CSU : channel service unit)를 들 수 있으며, 이중 채널서비스유니트는 회선의 상태를 유지하여 네트웍이 FCC 규격에 일치하도록 보장하고 중앙 사무실로부터 루프백 명령어에 응답하고, 또한 전송된 일련의 비트 흐름이 적절한 밀도를 유지하도록 보장하고 바이폴라 위반을 바로 잡는 등의 기능을 행한다.Typical data communication devices include data service units (DSUs) and channel service units (CSUs). Dual channel service units maintain the state of the line to ensure that the network is in compliance with FCC standards and to the central office. In response to the loopback command, and also to ensure that the sequence of bit streams transmitted maintains the proper density, correct the bipolar violation, and so on.

본 발명은 T3급 채널서비스유니트에 있어서, 동기식 채널라이징을 가능하게 하기 위한 것으로서, 첨부한 도면을 참조하여 본 발명에 따른 T3급 디지털 데이터의 동기식 채널라이징 장치의 구성 및 작용에 대하여 상세하게 설명한다.The present invention is to enable synchronous channelizing in a T3-class channel service unit, and the configuration and operation of a synchronous channelizing apparatus for T3-class digital data according to the present invention will be described in detail with reference to the accompanying drawings. .

도 2는 본 발명에 따른 T3급 디지털 데이터의 동기식 채널라이징 장치의 일실시예를 보인 블럭도로서, 채널 모드 및 채널수에 따라서 채널라이징클럭을 발생시키는 채널라이징부(21)와, 서로 비슷한 또는 다른 방식의 근거리 통신망을 동일한 프로토콜을 사용하여 연결하며 상기 채널라이징부(21)로부터 인가된 채널라이징클럭에 따라서 DS2신호를 목적지로 전달하는 다수의 라우터(22)와, 상기 다수의 라우터(22)를 통해 전달되는 서로 다른 다수의 DS2 신호들을 상기 채널라이징부(21)로부터 인가된 채널라이징클럭에 따라 동기하여 T3 프레임의 데이터채널부에 순차적으로 삽입/추출하여 다중화 또는 역다중화를 처리하는 CSU(23)로 이루어진다.FIG. 2 is a block diagram showing an embodiment of a synchronous channelizing apparatus for T3-class digital data according to the present invention, which is similar to or different from the channelizing unit 21 for generating a channelizing clock according to the channel mode and the number of channels. A plurality of routers 22 and a plurality of routers 22 which connect different local area networks using the same protocol and transmit DS2 signals to a destination according to a channel rising clock applied from the channel rising unit 21. CSU processing multiplexing or demultiplexing by sequentially inserting / extracting a plurality of different DS2 signals transmitted through the channelizing unit 21 according to the channelizing clock applied from the channelizing unit 21 to the data channel unit of the T3 frame ( 23).

상기에서, 채널라이징부(21)는 사용자가 입력한 채널모드와 채널수에 따라서 적절한 채널라이징클럭을 발생시켜, 상기 CSU(23)에 채널라이징클럭으로 인가한다.In the above, the channel rising unit 21 generates an appropriate channel rising clock according to the channel mode and the number of channels input by the user, and applies the channel rising clock to the CSU 23 as a channel rising clock.

상기 채널라이징부(21)는 도 3에 도시된 바와 같이, 구성되는 것으로서, 입력되는 소스클럭을 분주하여 기준클럭을 생성하는 프로그래머블분주부(31)와, 입력된 채널모드에 따라서 상기 프로그래머블분주부(31)의 분주처리에 관계된 궤환값을 설정하는 궤환값 선택부(32)와, 상기 궤환값 선택부(32)의 궤환값에 따라 상기 프로그래머블분주부(31)로부터 생성된 기준클럭을 입력받아 삽입될 채널수에 맞춰 채널라이징클럭을 발생시키는 채널라이징클럭발생부(33)로 구성된다.As shown in FIG. 3, the channelizing unit 21 is configured to divide the input source clock to generate a reference clock, and the programmable divider according to the input channel mode. A feedback value selector 32 for setting a feedback value related to the division processing of (31) and a reference clock generated from the programmable dispensing unit 31 according to the feedback value of the feedback value selector 32; The channel rising clock generating unit 33 generates a channel rising clock in accordance with the number of channels to be inserted.

상기에서, 채널라이징부(21)로 입력되는 채널모드는 설정된 T3 프레임의 타임슬롯내에서 한 채널별 단위를 나타내고, 채널수는 다중화 또는 역다중화될 채널의 수를 나타낸다.In the above description, the channel mode input to the channelizing unit 21 represents a unit for each channel within the set time slot of the T3 frame, and the number of channels represents the number of channels to be multiplexed or demultiplexed.

본 실시예에서는 147 채널방식과 7채널 방식의 경우를 예로 들어 채널라이징 클럭의 발생과정을 설명한다.In the present embodiment, the generation of the channelizing clock will be described taking the case of the 147 channel method and the 7 channel method as an example.

먼저, 상기 프로그래머블 분주부(31)는 입력된 소스클럭을 분주하여 기준클럭을 발생시키는데, 이때 궤환값 선택부(32)에 의해서 설정된 궤환값에 따라 분주율이 정해진다. 예를 들어, 상기 채널모드가 147모드일 경우, 상기 궤환값 선택부(32)는 상기 프로그래머블 분주부(31)로 궤환값 147을 인가하고, 이에 상기 프로그래머불 분주부(31)는 소스클럭을 1/147로 분주하여 이를 궤환값 선택부(32)로 출력하고, 궤환값 선택부(32)는 상기 프로그래머블 분주부(31)의 출력신호를 기준클럭으로서 채널라이징클럭발생부(33)에 입력시킨다.First, the programmable frequency divider 31 divides the input source clock to generate a reference clock. At this time, the division ratio is determined according to the feedback value set by the feedback value selector 32. For example, when the channel mode is 147 mode, the feedback value selector 32 applies the feedback value 147 to the programmable divider 31, whereby the non-programmable divider 31 supplies a source clock. Divide by 1/147 and output it to the feedback value selector 32. The feedback value selector 32 inputs the output signal of the programmable frequency divider 31 to the channelizing clock generator 33 as a reference clock. Let's do it.

다른 예로서, 채널모드가 7 모드일 경우, 상기 궤환값 선택부(32)는 상기 프로그래머블 분주부(31)로 궤환값 7을 인가하고, 이에 상기 프로그래머블 분주부(31)는 소스클럭을 1/7로 분주한다. 상기 프로그래머블 분주부(31)의 최종 출력신호는 궤환값선택부(32)를 통해 채널라이징클럭발생부(33)로 입력된다.As another example, when the channel mode is 7 mode, the feedback value selector 32 applies the feedback value 7 to the programmable divider 31, whereby the programmable divider 31 sets the source clock to 1 /. Bust to 7. The final output signal of the programmable divider 31 is input to the channel rising clock generator 33 through the feedback value selector 32.

즉, 상기 궤환값 선택부(32)로부터 인가된 궤환값은 프로그래머블 분주부(31)에서 로드값으로 사용되어, 147을 선택시에는 채널증가 단위값을 1~147로 선택이 가능하게 하고. 또한 궤환값을 7로 선택시에는 1~7로 채널증가 단위값을 사용할 수 있게 한다. 즉, 사용자에게 제공되는 채널수를 147채널모드일때는 1~147로, 7채널모드일때에는 1~7로 사용할 수 있다.That is, the feedback value applied from the feedback value selector 32 is used as the load value in the programmable divider 31, so that the channel increment unit value can be selected from 1 to 147 when 147 is selected. In addition, when the feedback value is selected as 7, the channel increment unit value can be used as 1 to 7. That is, the number of channels provided to the user may be used as 1 to 147 in the 147 channel mode and 1 to 7 in the 7 channel mode.

도 4는 본 발명에 의한 채널라이징 장치에서 궤환값이 147인 경우와, 7인 경우 발생되는 각각의 기준클럭을 보인 것으로서, 도 4에서 (a)는 전체 타임슬롯을 나타내는 타이밍도이고, (b)는 궤환값이 147일 때, 즉 147채널모드일 때 생성된 전체 타임슬롯에 대하여 생성된 기준클럭을 나타내며, (c)는 궤환값이 7일 때, 즉 7채널모드일때 생성된 기준클럭을 나타낸다.4 is a diagram illustrating respective reference clocks generated when the feedback value is 147 and when the channelizing apparatus according to the present invention is 147, and in FIG. 4, (a) is a timing diagram showing an entire time slot, and (b). ) Denotes a reference clock generated for all timeslots generated when the feedback value is 147, i.e., in 147 channel mode, and (c) shows the reference clock generated when the feedback value is 7, i.e., in 7-channel mode. Indicates.

상기에서 도 4의 (a)에 나타낸 전체 타임슬롯은 해당 주파수대역(즉, 44,746,000Hz)을 통해 송신할 수 있는 송신데이타의 총용량을 나타내며, 궤환값이 147의 경우, 1에서 147까지의 채널을 할당하도록 다음과 같이 설계된다.The total timeslot shown in (a) of FIG. 4 represents the total capacity of the transmission data that can be transmitted through the corresponding frequency band (that is, 44,746,000 Hz). When the feedback value is 147, channels 1 to 147 are represented. It is designed as follows.

즉, 채널 주파수는이 되며, 여기에서, N은 궤환값으로 1~147이 된다. 따라서, N=1일 경우, 채널주파수는 300.7KHz 가 되고, N=147일 경우, 채널주파수는 44,2MHz가 된다. 따라서, N이 증가될 때마다 채널라이징 클럭의 로우구간이 비례적으로 증가된다.That is, the channel frequency Where N is a feedback value of 1 to 147. Therefore, when N = 1, the channel frequency is 300.7 KHz, and when N = 147, the channel frequency is 44,2 MHz. Therefore, each time N is increased, the low section of the channelizing clock is increased proportionally.

이때, 로우구간의 폭은 궤환값에 의하여 결정되며, 궤환값이 147일 경우, 상기 예에서, 300KHz이고, 궤환값이 7일 경우에는 상기 계산방식에 따라서 6,312KHz가 된다.At this time, the width of the row section is determined by the feedback value. In the above example, when the feedback value is 147, it is 300KHz, and when the feedback value is 7, the width is 6,312KHz according to the calculation method.

상기와 같은 기준클럭은 채널라이징클럭발생부(33)로 인가되며, 상기 채널라이징클럭발생부(33)는 사용자에 의해 입력된 채널수를 결합하여, 다중화 및 역다중화시에 입력된 디지털데이터들을 T3프레임내의 데이터 채널구간에 삽입/추출하는데 기준이 되는 채널라이징클럭을 생성한다.The reference clock as described above is applied to the channel rising clock generating unit 33, and the channel rising clock generating unit 33 combines the number of channels input by the user, thereby converting the digital data input at the time of multiplexing and demultiplexing. A channel rising clock as a reference for inserting / extracting data channels in a T3 frame is generated.

즉, 상기 채널라이징클럭발생부(33)로부터 출력된 채널라이징클럭은 CSU(23)로 입력되어 디지털 데이터의 동기식 채널라이징에 사용된다.That is, the channel rising clock output from the channel rising clock generator 33 is input to the CSU 23 and used for synchronous channelizing of digital data.

상술한 바와 같이, 본 발명은 동기식 데이터 서비스를 위한 T3급의 채널라이징 기능을 구현하여, 가입자에게 보다 빠른 데이터 서비스를 제공하고자 한 것으로, 상기 T3 CSU(23)에 연결된 라우터(22)의 수는 최대 7개까지 연결이 가능하지만, 상기 도 2에서는 세대의 라우터(22)를 연결한 구성을 보였다.As described above, the present invention is to implement a T3 level channelizing function for synchronous data service, to provide a faster data service to the subscriber, the number of routers 22 connected to the T3 CSU 23 is Up to seven connections can be made, but FIG. 2 shows a configuration in which routers 22 of a generation are connected.

그리고, 상기 채널라이징부(21)로부터 제공된 채널라이징 클럭은 라우터(22)에서 시스템 클럭으로 사용되며, 상기 라우터(22)에 의해서 보내진 디지털 데이터는 CSU(23)에 의하여 선택된 타임슬롯(time slot)에 다중화된다.In addition, the channelizing clock provided from the channelizing unit 21 is used as a system clock in the router 22, and the digital data sent by the router 22 is a time slot selected by the CSU 23. Multiplexed to

DS3급 신호에 서비스 가능한 데이터의 속도를 100으로 가정하면, 상기 채널라이징부(21)는 사용자의 선택에 의하여 채널라이징클럭을 발생하는데, 만일 하나의 라우터만을 사용할 경우, 1~100까지를 모두 사용할 수 있으며, 두개의 라우터를 사용할 경우에는 두 라우터를 합쳐서 100이 되는 범위내에서 임의로 사용이 가능하게 되며, 동기식 전송이 가능해진다.Assuming that the data rate that can be serviced to the DS3 level signal is 100, the channelizing unit 21 generates a channel rising clock by the user's selection. If only one router is used, all the channels 1 to 100 can be used. In the case of using two routers, the two routers can be used in a random range within the range of 100, and synchronous transmission is possible.

본 발명은 상술한 바와 같이, 음성급 T3 신호에 디지털 데이터의 다양한 채널라이징을 제공하여, 보다 빠른 데이터 서비스를 제공할 수 있게 하며, 또한 기존의 T3급 신호와 호환되도록 하여 망의 운용성을 증대시키고, 사용자측면에서는 다양한 채널라이징을 가능하게 함으로서, 운용의 편리성을 증가시키는 우수한 효과가 있는 것이다.As described above, the present invention provides a variety of channelizing of digital data to a voice level T3 signal, thereby providing a faster data service, and also makes it compatible with existing T3 level signals to increase network operability. In terms of the user side, various channelizing is possible, thereby increasing the convenience of operation.

Claims (2)

다수의 디지털데이터를 T3프레임의 채널부에 삽입/추출하는데 기준이 되는 채널라이징클럭을 발생시키는 디지털 데이터의 동기식 채널라이징 장치에 있어서,A synchronous channelizing apparatus for digital data for generating a channel rising clock as a reference for inserting / extracting a plurality of digital data into a channel portion of a T3 frame, 소스클럭을 입력된 궤환값에 대응하는 분주비로 분주하여 출력하는 프로그래머블 분주수단;Programmable dispensing means for dividing and outputting the source clock at a division ratio corresponding to the input feedback value; 사용자가 선택한 채널모드에 따라서 상기 프로그래머블 분주수단의 분주비에 대응하는 궤환값을 상기 프로그래머블분주수단으로 인가하고 상기 프로그래머블분주수단으로부터 출력된 분주된 클럭신호를 기준클럭으로 출력하는 궤환값 선택수단;Feedback value selection means for applying a feedback value corresponding to the division ratio of the programmable division means to the programmable division means according to a channel mode selected by the user and outputting the divided clock signal output from the programmable division means as a reference clock; 상기 궤환값 선택수단을 통해 출력된 기준클럭을 입력받아 사용자가 선택한 채널수에 대응하는 채널라이징클럭을 생성시키는 채널라이징클럭생성수단을 포함하는 것을 특징으로 하는 디지털 데이터의 동기식 채널라이징 장치.And a channel rising clock generating means for receiving a reference clock output through the feedback value selecting means and generating a channel rising clock corresponding to the number of channels selected by the user. DS2급 장치로부터 전송된 DS2 디지털 데이터를 동기식으로 채널라이징하는 동기식 채널라이징장치를 이용한 T3급 채널 서비스 유니트에 있어서,In a T3-class channel service unit using a synchronous channelizing device for synchronously channelizing DS2 digital data transmitted from a DS2-class device, 사용자가 선택하는 채널모드와 채널수에 따라서 이용가능한 전체 타임슬롯내에서의 채널별 삽입/추출시점을 나타내는 채널라이징클럭을 발생시키는 채널라이징장치부;A channel rising device unit for generating a channel rising clock indicating a point of insertion / extraction for each channel in all available timeslots according to a channel mode and number of channels selected by a user; 상기 채널라이징장치부로부터 입력되는 채널라이징클럭에 따라서, 하나이상의 DS2급 장치로부터 전송되온 DS2신호들을 T3 프레임의 채널부에 삽입/추출하여 다중화 또는 역다중화를 행하는 CSU부로 구성되는 것을 특징으로 하는 디지털 데이터의 동기식 채널라이징장치를 이용한 T3급 채널 서비스 유니트.According to the channelizing clock input from the channelizing device unit, the CSU unit for multiplexing or demultiplexing by inserting / extracting DS2 signals transmitted from one or more DS2 class devices into the channel portion of the T3 frame T3 channel service unit using a synchronous channelizing device for data.
KR10-2001-0029599A 2001-05-29 2001-05-29 Synchronous channelizing apparatus of digital data and channel service unit thereby KR100388268B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2001-0029599A KR100388268B1 (en) 2001-05-29 2001-05-29 Synchronous channelizing apparatus of digital data and channel service unit thereby

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2001-0029599A KR100388268B1 (en) 2001-05-29 2001-05-29 Synchronous channelizing apparatus of digital data and channel service unit thereby

Publications (2)

Publication Number Publication Date
KR20020070051A KR20020070051A (en) 2002-09-05
KR100388268B1 true KR100388268B1 (en) 2003-06-19

Family

ID=27706841

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2001-0029599A KR100388268B1 (en) 2001-05-29 2001-05-29 Synchronous channelizing apparatus of digital data and channel service unit thereby

Country Status (1)

Country Link
KR (1) KR100388268B1 (en)

Also Published As

Publication number Publication date
KR20020070051A (en) 2002-09-05

Similar Documents

Publication Publication Date Title
US5134615A (en) Frequency agile tdma communications system
JP2008061093A (en) Bit-rate mixed optical communication method, optical subscriber unit and optical station-side device
JPH04211534A (en) Data transmission method
JPH07193570A (en) Isdn basis access system
US4468767A (en) Drop-and-insert multiplex digital communications system
EP0419593B1 (en) Time division multiplexer/demultiplexer with deterministic time slot assignment
JPH0821916B2 (en) Communication system and interface device used therefor
US5917826A (en) Method for controlling the transmission of digital message signals via a time-division multiplex transmission medium
JPH0563734A (en) Data communication equipment
EP0304938A2 (en) Digital signal multiplexing apparatus
KR100388268B1 (en) Synchronous channelizing apparatus of digital data and channel service unit thereby
EP1705817A1 (en) Apparatus for transmitting data using virtual concatenation
US6931023B2 (en) Access device and method thereof for accessing a network
JPH1188332A (en) Device and method for multiplexing cell to synchronous digital interface
JP2018085653A (en) Optical transmission system and optical transmission method
EP1217772B1 (en) Method for time division multiplexing
US5892771A (en) System for establishing a TDM information protocol over a communications path
RU2736096C1 (en) Hardware and software system for simulating telecommunication technologies
JP3384370B2 (en) Digital signal multiplexing / demultiplexing method
KR100198785B1 (en) Apparatus for transmitting frequency information
JP3778451B2 (en) Monitoring path switching method and transmission apparatus using the same
JP2545538B2 (en) Time division multiplexing transmission method
KR100549596B1 (en) Multiplexer/demultiplexer for ethernet signal-ds3 signal
KR930004097B1 (en) 64 kbps data mutilateral device
KR200219131Y1 (en) tone managing circuit for digital loop carrier system

Legal Events

Date Code Title Description
A201 Request for examination
G15R Request for early opening
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100430

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee