KR100383629B1 - Circuit for detecting sam pulses of hard disk drive - Google Patents

Circuit for detecting sam pulses of hard disk drive Download PDF

Info

Publication number
KR100383629B1
KR100383629B1 KR1019950053544A KR19950053544A KR100383629B1 KR 100383629 B1 KR100383629 B1 KR 100383629B1 KR 1019950053544 A KR1019950053544 A KR 1019950053544A KR 19950053544 A KR19950053544 A KR 19950053544A KR 100383629 B1 KR100383629 B1 KR 100383629B1
Authority
KR
South Korea
Prior art keywords
sam
signal
output
flop
flip
Prior art date
Application number
KR1019950053544A
Other languages
Korean (ko)
Other versions
KR970050894A (en
Inventor
구자온
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1019950053544A priority Critical patent/KR100383629B1/en
Publication of KR970050894A publication Critical patent/KR970050894A/en
Application granted granted Critical
Publication of KR100383629B1 publication Critical patent/KR100383629B1/en

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/18—Error detection or correction; Testing, e.g. of drop-outs
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B2220/00—Record carriers by type
    • G11B2220/20—Disc-shaped record carriers
    • G11B2220/25—Disc-shaped record carriers characterised in that the disc is based on a specific recording technology
    • G11B2220/2508—Magnetic discs
    • G11B2220/2516—Hard disks
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B27/00—Editing; Indexing; Addressing; Timing or synchronising; Monitoring; Measuring tape travel
    • G11B27/10—Indexing; Addressing; Timing or synchronising; Measuring tape travel
    • G11B27/102—Programmed access in sequence to addressed parts of tracks of operating record carriers
    • G11B27/105—Programmed access in sequence to addressed parts of tracks of operating record carriers of operating discs

Abstract

PURPOSE: A circuit for detecting SAM pulses of a hard disk drive is provided to reduce an error of an HDD(Hard Disk Drive) by making a new virtual SAM. CONSTITUTION: First and second counters(601,611) count clocks of clock terminals. A latch circuit(603) latches output of the first counter according to a signal of a normal SAM(Servo Address Mark) detection signal terminal(Q1). First and second storing units(604,624) store plus/minus value of the stored G-SAM according to output of the latch circuit. First and second comparators(605,607) compare the count value of the second counter with the output of the first and second storing units. A J and K flip-flop(608) latches the output of the first and second comparators for generating a window signal. A NOR gate(609) executes NOR operation with an inversion signal of the window signal and the signal of the normal SAM detection signal terminal. A D flip-flop(610) latches the output of the NOR gate according to a signal from an output terminal of the J and K flip-flop. A G-SAM storing unit(612) stores the G-SAM. A third counter(613) counts clocks of another clock terminal. A third comparator(614) compares the output of the G-SAM storing unit with the output of the third counter. A three-state buffer(615) generates SAM pulses by the output of the D flip-flop.

Description

하드 디스크 드라이브의 샘(SAM)펄스 검출회로Sam pulse detection circuit of hard disk drive

본 발명은 하드디스크 드라이브(이하 "HDD"라 칭함)에 있어서 샘(SAM:Servo Address Mark)펄스검출회로에 관한 것으로, 특히 샘펄스를 찾지 못했을시 가상의 샘펄스를 만들어 에러를 줄이도록 하는 하드디스크 드라이브의 샘펄스 검출 회로에 관한 것이다.The present invention relates to a Sam (Servo Address Mark) pulse detection circuit in a hard disk drive (hereinafter referred to as "HDD"). In particular, the present invention relates to a hard disk that reduces errors by creating a virtual sample pulse when no sample pulse is found. It relates to a pulse detection circuit of a disk drive.

일반적으로 상기 디스크 기록 장치들의 일례로는 플로피 디스크 드라이브, 하드 디스크 드라이브등을 말할 수 있다. 상기 디스크 기록 매체의 서보영역에는 원하는 위치로부터 데이타를 리딩 또는 라이팅하기 위한 상기 디스크 기록 매체의서보정보가 기록되어 있다. 상기 서보영역내의 상기 서보정보들을 검출하기 위해서는 상기 서보영역의 시작점에 기록되어 서보정보검출의 동기시점을 알려주는 SAM를 먼저 검출하여야 한다. 상기 SAM은 일반적으로 DC갭(DC GAP)구간으로서, 서보 스타트 마크(Servo Start Mark) 또는 서보갭(SERVO GAP)라고도 한다. 상기 디스크 기록장치는 상기 SAM의 검출시점에 동기되어 서보 어드레스(Address), 버스트(Burst)등의 서보 정보 및 데이타정보들을 샘플링하기 위한 샘플링구간을 정하는 윈도우 신호들을 생성 출력한다.In general, examples of the disk recording apparatuses may include a floppy disk drive, a hard disk drive, and the like. In the servo area of the disc recording medium, servo information of the disc recording medium for reading or writing data from a desired position is recorded. In order to detect the servo information in the servo area, a SAM recorded at a start point of the servo area and indicating a synchronization time of servo information detection must be detected first. The SAM is generally referred to as a servo gap (Servo Start Mark) or a servo gap as a DC gap section. The disk recording apparatus generates and outputs window signals for determining a sampling interval for sampling servo information and data information such as a servo address and a burst in synchronization with the detection time of the SAM.

제1도는 종래 SAM 검출회로의 블럭 구성도로서,1 is a block diagram of a conventional SAM detection circuit,

ENDS(END of Sector)검출부( 도시 되지 않음 )로부터 소정 기록영역이 끝남을 알리는 ENDS신호를 입력받고, 이에 응답하여 SAM윈도우((Window for SAM detection:이하 SAMWIN라함)인에이블 구간동안 입력되는 엔코디드 리드 데이타(Encoded Read Data:이하 "ERD"라 칭함)로부터 SAM검출을 기대하여 상기 SAM이 검출되면 이에 응답하는 동기신호(SYNC)를 출력하는 SAM검출기(11)와,ENDS (END of Sector) detection unit (not shown) receives an ENDS signal indicating the end of a predetermined recording area, and in response, an encoder inputted during a SAM window (hereinafter referred to as SAMWIN) enable period. A SAM detector 11 that expects SAM detection from read data (hereinafter referred to as "ERD") and outputs a synchronization signal SYNC in response to detection of the SAM;

상기 동기신호(SYNC)에 리셋팅되어 카운팅 동작을 수행하고 그 카운팅값을 출력하는 카운터(13)와,A counter 13 reset to the synchronization signal SYNC to perform a counting operation and output a counting value thereof;

소망하는 시점에서 원하는 기록구간을 샘플링하는 샘플링 인에이블신호를 생성하기 위한 카운트 비교값을 저장하는 레지스터(15)와,A register 15 for storing a count comparison value for generating a sampling enable signal for sampling a desired recording interval at a desired time point;

상기 레지스터(15)에 저장된 상기 카운트 비교값과 상기 카운터(13)의 카운팅값을 각각 입력 받으며 상기 두 입력값을 비교하여 일치되면 이에 응답하여 원하는 기록구간을 샘플링하기 위한 샘플링 인에이블신호를 출력하는 비교기(17)와,Receiving the count comparison value stored in the register 15 and the counting value of the counter 13, and comparing the two input values and outputting a sampling enable signal for sampling a desired recording interval in response to the two input values. With a comparator 17,

상기 비교기(17)의 출력신호를 입력받아 래치 출력하는 D플립플롭(19)으로 구성된다.The D flip-flop 19 receives the output signal of the comparator 17 and latches the output signal.

상기 ERD란 회전하는 디스크 기록매체의 어느 소정의 지점에서 변화되는 플럭스(Flux)신호에 대응되는 것으로 리드/라이트채널부(도시되지않음)로부터 출력되는 엔코디드 리드 데이타이다.The ERD corresponds to a flux signal that is changed at a predetermined point of the rotating disk recording medium and is encoded read data output from a read / write channel unit (not shown).

제 2도는 종래 SAM 검출회로의 SAM 검출 타이밍도이며, 제3도는 종래 서보 어드레스 마크 검출회로의 서보 어드레스 마크 검출에러시의 동작 타이밍도이다.2 is a SAM detection timing diagram of a conventional SAM detection circuit, and FIG. 3 is an operation timing diagram of a servo address mark detection error of a conventional servo address mark detection circuit.

이하 상술한 제1도의 구성과 제2도 및 제3도의 타이밍도를 참조하여 종래 서보 어드레스 마크 검출회로의 동작을 간단히 설명한다. 이하에서는 일례로 검출을 소망하는 기록 구간을 버스트 기록구간으로 설정하여 설명한 것이다. 먼저, 상기 회전하는 디스크 기록매체의 소정 데이타 섹터가 끝남을 알리는 ENDS신호가 제2도에 도시된 T1시점에서 SAM검출기(11)에 입력되면, 상기 SAM검출기(11)는 상기 T1시점부터 소정 구간, 즉 SAMWIN 인에이블 구간 동안 SAM검출을 기대하게 된다. 상기 SAM검출기(11)는 상기 SAMWIN 인에이블구간내에서 SAM이 검출되면 동기 신호(SYNC)를 출력한다. 상기 동기신호(SYNC)를 입력받은 카운터(13)는 카운팅 리셋되어 카운팅동작을 시작하며, 그 카운팅 값을 비교기(17)로 출력한다. 또한, 상기 동기신호(SYNC)는 피드백되어 상기 SAMWIN신호출력부(도시되지 않음)를 리셋시켜 상기 SAMWIN 인에이블 구간을 종료시킨다. 이후 상기 비교기(17)는 레지스터(15)내에 저장된 카운트 비교값(일례로 nnn)과 상기 카운터(13)로부터 입력되는 카운팅값과 비교하여 SAM 동기시점에서 일정한 간격에 위치하고 있는 어드레스, 버스트 및데이타 영역을 샘플링할수 있는 각 샘플링 인에이블 신호(SAMPLE)들을 생성 출력한다.The operation of the conventional servo address mark detection circuit will be briefly described below with reference to the configuration of FIG. 1 and the timing diagrams of FIGS. 2 and 3 described above. In the following description, for example, a recording section desired to be detected is set as a burst recording section. First, when an ENDS signal indicating the end of a predetermined data sector of the rotating disk recording medium is input to the SAM detector 11 at the time T1 shown in FIG. 2, the SAM detector 11 starts a predetermined section from the time T1. In other words, expect SAM detection during SAMWIN enable interval. The SAM detector 11 outputs a synchronization signal SYNC when a SAM is detected within the SAMWIN enable interval. The counter 13 receiving the sync signal SYNC resets the counting operation to start the counting operation, and outputs the counting value to the comparator 17. The synchronization signal SYNC is fed back to reset the SAMWIN signal output unit (not shown) to terminate the SAMWIN enable period. Thereafter, the comparator 17 compares the count comparison value (for example, nnn) stored in the register 15 with the counting value input from the counter 13, and the address, burst, and data areas located at regular intervals at the time of SAM synchronization. Generate and output each sampling enable signal (SAMPLE) that can sample.

그러나 상술한 종래 서보 어드레스 마크 검출회로는 회전하는 디스크 기록 매체의 서보 영역내의 기록 에러 또는 리드/라이트 처리기의 리딩에러등이 발생할 때에는 SAM을 검출하지 못하게 된다. 따라서 상기 SAM검출기(11)는 ENDS신호 입력으로 부터 제3도의 SAMWIN 인에이블 구간의 종료시점인 T3시점까지 SAM이 검출되지 않으면, 임의로 동기신호(SYNC)를 생성출력한다. 그러나 실제로 상기 동기신호(SYNC)는 실제 SAM동기시점인 T2시점에서 제1지연시간 만큼 지연되어 출력되므로, 카운터(13)의 카운팅 시작점(start point)이 지연되게 된다.However, the conventional servo address mark detection circuit described above does not detect the SAM when a recording error in the servo area of the rotating disk recording medium or a read / write processor error occurs. Accordingly, the SAM detector 11 generates and outputs a synchronization signal SYNC arbitrarily when the SAM is not detected from the ENDS signal input until the T3 time point, which is the end point of the SAMWIN enable section in FIG. 3. However, since the synchronization signal SYNC is delayed and output by the first delay time at the time T2, which is the actual SAM synchronization time, the counting start point of the counter 13 is delayed.

따라서 일례로 상기 SAM기록지점으로 부터 일정 간격 뒤에 기록된 버스트를 샘플링하기 위한 샘플링 인에이블신호(SAMPLE)가 제3도에 도시된 바와 같이 제2지연시간만큼 지연되어 발생되며, 상기 샘플링 인에이블신호(SAMPLE)의 발생 지연은 버스트 검출에러를 유발한다.Thus, for example, the sampling enable signal SAMPLE for sampling the burst recorded after a predetermined interval from the SAM recording point is delayed by a second delay time as shown in FIG. 3, and the sampling enable signal is generated. The occurrence delay of (SAMPLE) causes a burst detection error.

상술한 바와 같이 종래 서보 어드레스 마크 검출회로는 SAM 검출에러 발생시 서보영역의 서보 어드레스, 버스트 및 데이타 영역을 샘플링하기 위한 각 샘플링인에이블신호(SAMPLE)의 생성이 지연되어 상기 버스트 및 데이타 검출에러가 발생하는 문제점이 있었다.As described above, in the conventional servo address mark detection circuit, when the SAM detection error occurs, generation of each sampling enable signal SAMLE for sampling the servo address, the burst, and the data area of the servo area is delayed, thereby generating the burst and data detection error. There was a problem.

이를 해결하기 위해 제4도와 같이 SAM검출시점을 예측하여 SAM 검출에러발생시 샘플링 인에이블신호의 지연을 보상하였다. 이는 본건 특허 동일 출원인에 의해 출원된 특허출원 제94-10323호에 구체적으로 살펴볼수 있다.To solve this problem, as shown in FIG. 4, the SAM detection time is predicted to compensate for the delay of the sampling enable signal when a SAM detection error occurs. This can be seen in detail in Patent Application No. 94-10323 filed by the same applicant.

그러나 제4도와 같은 처리방법의 경우 주파수 변동이 심하여 주파수가 다른 경우와 펄스폭이 작아지는 경우 SAM을 전혀 찾지 못하게 된다.However, in the case of the processing method as shown in FIG. 4, the frequency fluctuates so that the SAM is not found at all when the frequency is different and the pulse width becomes small.

따라서 본 발명의 목적은 SAM을 정확히 찾아 에러를 줄일 수 있는 회로를 제공함에 있다.Accordingly, an object of the present invention is to provide a circuit that can accurately find a SAM and reduce an error.

이하 본 발명을 첨부된 도면을 참조하여 상세히 설명한다.Hereinafter, the present invention will be described in detail with reference to the accompanying drawings.

제5도는 본 발명에 따른 실시예를 설명하기 위한 블록도이고,5 is a block diagram for explaining an embodiment according to the present invention,

제6도는 SAM발생예를 설명하기 위한 파형도이다.6 is a waveform diagram for explaining an example of SAM generation.

제5도의 리드/라이트 채널회로(501)에서 제 6도의 (6a)와 같이 헤드로 부터 받아 처리하여 논리제어처리부(503)에서 (6b),(6d)와 같이 ERD와 데이타(Data+, data-)를 받고, 이를 처리하여 (6e)와 같이 정상적인 SAM검출여부를 알리기 위한 신호(Q1)를 발생한다.The read / write channel circuit 501 of FIG. 5 receives and processes the data from the head as shown in (6a) of FIG. 6 and the ERD and data (Data + , data) of the logic control processing unit 503 as shown in (6b) and (6d). - ), And process it to generate a signal (Q1) to indicate whether the normal SAM detection, such as (6e).

제7도는 본 발명에 따른 제5도의 논리제어처리부(503)에서의 SAM펄스발생예의 구체회로도로서,7 is a detailed circuit diagram of an example of SAM pulse generation in the logic control processing unit 503 of FIG. 5 according to the present invention.

ERD신호에 의해 리세트되어 클럭단(CLK)의 클럭을 카운트하는 제1,2카운터 (601,611)와,First and second counters 601 and 611 which are reset by the ERD signal and count the clock of the clock stage CLK,

상기 제1카운터(601)의 출력을 상기 정상SAM검출여부신호단(Q1)의 신호에 따라 래치하는 래치회로(603)와,A latch circuit 603 for latching an output of the first counter 601 according to the signal of the normal SAM detection signal terminal Q1;

상기 래치회로(603)의 출력에 따라 저장된 G-SAM의 ±α값을 보관하고 있는 제 1,2저장부(604,624)와,First and second storage units 604 and 624 storing ± α values of stored G-SAMs according to the output of the latch circuit 603;

상기 제2카운터(611)의 값과 상기 제1,2저장부(604,624)의 출력을 비교하는 제 1,2비교기(605,607)와,First and second comparators 605 and 607 comparing the value of the second counter 611 with the outputs of the first and second storage units 604 and 624,

상기 정상 SAM검출여부단(Q1)의 신호에 따라 리세트되며 상기 제1,2비교기(605,607)의 출력을 래치하여 윈도우(W) 신호를 발생하는 J, K플립플롭(608)과,J, K flip-flop 608 reset according to the signal of the normal SAM detection end (Q1) and latching the output of the first and second comparators (605, 607) to generate a window (W) signal,

상기 J,K플립플롭(608)의 윈도우(W)의 반전신호인 출력단 ()의 신호와 정상 SAM검출여부단(Q1)의 신호를 부논리합하는 노아게이트(609)와,An output terminal that is an inverted signal of the window W of the J, K flip-flop 608 ( A negative gate 609 which negatively combines the signal of the signal with the signal of the normal SAM detection end (Q1),

상기 정상 SAM검출여부단(Q1)의 반전신호에 의해 리세트되며 상기 J, K플립플롭(608)의 출력단(1)의 신호에 의해 상기 노아게이트(609)의 출력을 래치하는 디플립플롭(610)과,Inverted signal of the normal SAM detection end (Q1) Is reset by the output terminal of the J, K flip-flop 608 ( A deflip-flop 610 for latching the output of the noble gate 609 according to the signal of 1),

G-SAM값을 저장하는 G-SAM저장부(612)와,G-SAM storage unit 612 for storing the G-SAM value,

클럭단(CK)의 클럭을 카운트하는 제3카운터(613)와,A third counter 613 for counting the clock of the clock stage CK,

상기 G-SAM저장부(612)의 출력과 상기 제3카운터(613)의 출력을 비교하는 비교기(614)와,A comparator 614 for comparing the output of the G-SAM storage unit 612 with the output of the third counter 613;

상기 비교기(614)의 출력을 상기 디플립플롭(610)의 출력에 의해 SAM펄스를 발생하는 3-스테이트버퍼(615)로 구성된다.The output of the comparator 614 is composed of a three-state buffer 615 for generating a SAM pulse by the output of the flip-flop 610.

제8도는 제7도의 동작 타이밍도이다.8 is an operation timing diagram of FIG.

따라서 본 발명의 구체적 일실시예를 제6도-제8도를 참조하여 상세히 설명한다.Therefore, a specific embodiment of the present invention will be described in detail with reference to FIGS.

(8b)의 클럭을 (8C)의의 신호를 기점으로 제1,2카운터(601,611)에서 카운트하고, 상기 제1카운터(60)의 출력이 래치회로(603)에 래치되고, 제2카운터(611)의 출력을 제1,2비교기(605,603)에 인가된다.Clock of 8b clock of 8c The first and second counters 601 and 611 are counted based on the signal of?, The output of the first counter 60 is latched by the latch circuit 603, and the output of the second counter 611 is compared with the first and second comparators. (605,603).

상기 제1,2비교기(605,607)의 출력을(8a)의 반전신호에 의해 클리어된후 J,K플립플롭(608)에서 래치하여 출력단(Q)으로 (8d)와 같이 윈도우 신호(W)를 발생한다. 그리고 상기 J,K플립플롭(608)의 출력단 ()의 신호와 (8a)의 신호를 노아게이트(609)에서 논리합하면 (8f)와 같이 발생되며, 이를 디플립플롭(610)에서 래치하면 (8p)와 같이 발생된다. 이때 G-SAM저장부(612)에서 SAM신호가 발생되며, 제3카운터(6B)의 출력과 비교기(614)에 비교하여 일치되면 G-SAM펄스가 발생되고, 이때 상기 디플립플롭(610)의 출력단(Q)이 "하이"일때 3-스테이트버퍼(615)를 통해 (8h)와 같이 SAM펄스를 발생한다. 즉, 제7도에서 주파수가 높은 클럭단(CLK)의 클럭으로 제1,2,3카운터(601,611,613)에서 카운트하여 200ns이상 카운트할 경우 래치회로(603)로 Q1신호가 들어올때 래치되어 저장된다. 상기 제1,2저장부(604, 624)에 저장된 값의 ±α%의 값을 저장하여 두번째 DC-GAP에서 시작되는 제2카운터(611)의 카운트값과 제1,2비교기(605,607)에서 비교하여 J,K플립플롭(608)에서 윈도우신호(W)를 만든다. 상기 윈도우신호(W)내에 Q1 신호가 들어오면 윈도우신호(W)는 "로우"로 되고, 노아게이트(609)를 래치한 디플립플롭(610)의 출력, Q'신호는 "로우"로 계속 유지하면서 정상적인 SAM이 3-스테이트버퍼(615)를 통해 발생하도록 한다. 상기 J,K플립플롭(608)의 출력단(Q)의 상기 윈도우신호(W)내에 Q1신호의 상승에지가 없을 경우 J,K플립플롭(608)의 출력단()의신호의 상승에지 클럭을 이용하여 디플립플롭(610)의 출력은 (Q')의 신호를 "1"로 세팅된다. G-SAM저장부(612)에 ENDS로 부터 실제 SAM의 카운터값을 저장해놓고, 상기 카운트값과 일치하고 D플립플롭(610)의 출력단의 Q'의 값이 "1"인 경우 3-스테이트버퍼(615)를 온하여 비교기(614)를 통한 출력으로 부터 SAM필스를 임으로 발생시켜 준다.The outputs of the first and second comparators 605 and 607 are cleared by the inverted signal of 8a and then latched by J and K flip-flop 608 to output the window signal W to the output terminal Q as shown in (8d). Occurs. And the output terminal of the J, K flip-flop 608 ( ) Is generated as shown in (8f) when the signal of (8a) and the signal in (8a) are ORed together in the noah gate 609, and as shown in (8p) when latched in the flip-flop 610. At this time, the SAM signal is generated from the G-SAM storage unit 612, and when the output of the third counter 6B is matched with the comparator 614, a G-SAM pulse is generated. In this case, the flip-flop 610 When the output (Q) of the "high" through the three-state buffer 615 generates a SAM pulse as shown (8h). That is, when the clock of the clock stage CLK having a high frequency is counted in FIG. . The first and second comparators 605 and 607 store the values of ± α% of the values stored in the first and second storage units 604 and 624 to store the count value of the second counter 611 starting from the second DC-GAP. In comparison, the window signal W is generated by the J and K flip-flops 608. When the Q1 signal enters the window signal W, the window signal W becomes " low ", and the output of the deflip-flop 610 latching the NOA gate 609, and the Q 'signal continues to " low ". Maintain a normal SAM through the 3-state buffer 615 while maintaining it. If there is no rising edge of the Q1 signal in the window signal W of the output terminal Q of the J, K flip-flop 608, the output terminal of the J, K flip-flop 608 ( )of Using the rising edge clock of the signal, the output of the flip-flop 610 sets the signal of (Q ') to "1". In the G-SAM storage unit 612, the counter value of the actual SAM is stored from the ENDS, and when the value coincides with the count value and the value of Q 'of the output terminal of the D flip-flop 610 is "1", the 3-state buffer is stored. 615 is turned on to randomly generate a SAM field from the output through the comparator 614.

상술한 바와같이 윈도우를 만들어 주므로서 SAM을 찾았는지 못찾았는지 결정하고 못찾았을 경우 G-SAM이라는 새로운 가상의 SAM을 만들어 주어 정확한 SAM 검출로 부터 HDD의 에러를 줄이는 이점이 있다.As described above, the window is created to determine whether or not to find the SAM, and if not found by creating a new virtual SAM called G-SAM has the advantage of reducing the HDD error from accurate SAM detection.

제1도는 종래의 SAM 검출회로도1 is a conventional SAM detection circuit diagram

제2-4도는 종래의 SAM검출에 따른 동작파형도2-4 is an operation waveform diagram according to the conventional SAM detection

제5도는 본 발명의 실시예에 따른 블럭도5 is a block diagram according to an embodiment of the present invention.

제6도는 제5도의 SAM검출여부신호(Q1) 발생 동작파형도6 is an operational waveform diagram of generating SAM detection signal Q1 of FIG.

제7도는 본 발명의 실시예에 따른 SAM 발생 회로도7 is a SAM generation circuit diagram according to an embodiment of the present invention.

제8도는 제7도의 동작파형도8 is an operating waveform diagram of FIG.

Claims (1)

리드/라이트채널회로와, CPU와, 논리제어처리부, 서보콘트롤러를 구비한 하드디스크 드라이브의 SAM검출회로에 있어서,In the SAM detection circuit of a hard disk drive including a read / write channel circuit, a CPU, a logic control processing unit, and a servo controller, 상기 하드디스크드라이브의 상기 리드/라이트채널회로에서 발생하는신호에 의해 리세트되어 클럭단(CLK)의 클럭을 카운트하는 제1,2카운터(601,611)와,Generated in the read / write channel circuit of the hard disk drive. First and second counters 601 and 611 which are reset by the signal and count the clock of the clock stage CLK; 상기 제1카운터(601)의 출력을 상기 논리제어처리부에서 발생하는 정상 SAM검출여부신호단(Q1)의 신호에 따라 래치하는 래치회로(603)와,A latch circuit 603 for latching an output of the first counter 601 according to a signal of a normal SAM detection signal signal Q1 generated by the logic control processor; 상기 래치회로(603)의 출력에 따라 저장된 G-SAM의 ±α값을 보관하고 있는 제 1,2저장부(604,624)와,First and second storage units 604 and 624 storing ± α values of stored G-SAMs according to the output of the latch circuit 603; 상기 제2카운터(611)의 값과 상기 제1,2저장부(604,624)의 출력을 비교하는 제1,2비교기(605,607)와,First and second comparators 605 and 607 comparing the value of the second counter 611 with the outputs of the first and second storage units 604 and 624, 상기 정상 SAM검출여부단(Q1)의 신호에 따라 리세트되며 상기 제1,2비교기(605,607)의 출력을 래치하여 윈도우(W) 신호를 발생하는 J,K 플립플롭(608)과,A J, K flip-flop 608 reset according to the signal of the normal SAM detection end (Q1) and latching an output of the first and second comparators 605 and 607 to generate a window (W) signal; 상기 J,K플립플릅(608)의 윈도우(W)의 반전신호인 출력단 ()의 신호와 정상 SAM검출여부단(Q1)의 신호를 부논리합하는 노아게이트(609)와,An output terminal that is an inverted signal of the window W of the J, K flip-flop 608 ( A negative gate 609 which negatively combines the signal of the signal with the signal of the normal SAM detection end (Q1), 상기 정상 SAM검출여부단(Q1)의 반전신호에 의해 리세트되며 상기 J,K플립플롭(608)의 출력단()의 신호에 의해 상기 노아게이트(609)의 출력을 래치하는 디플립플롭(610)과,Inverted signal of the normal SAM detection end (Q1) Is reset by the output terminal of the J, K flip-flop 608 ( A deflip-flop 610 for latching the output of the noble gate 609 by a signal of 상기 CPU에서 발생하는 G-SAM값을 저장하는 G-SAM저장부(612)와,A G-SAM storage unit 612 for storing G-SAM values generated in the CPU; 상기 클럭단(ClK)의 클럭을 카운트하는 제3카운터(613)와,A third counter 613 for counting a clock of the clock stage ClK, 상기 G-SAM저장부(612)의 출력과 상기 제3카운터(613)의 출력을 비교하는 비교기(614)와,A comparator 614 for comparing the output of the G-SAM storage unit 612 with the output of the third counter 613; 상기 비교기(614)의 출력을 상기 디플립플롭(610)의 출력에 의해 SAM펄스를 발생하는 3-스테이트버피(615)로 구성됨을 특징으로 하는 하드디스크 드라이브의 샘 검출회로.And the output of the comparator (614) comprises a three-state buffer (615) for generating a SAM pulse by the output of the flip-flop (610).
KR1019950053544A 1995-12-21 1995-12-21 Circuit for detecting sam pulses of hard disk drive KR100383629B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950053544A KR100383629B1 (en) 1995-12-21 1995-12-21 Circuit for detecting sam pulses of hard disk drive

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950053544A KR100383629B1 (en) 1995-12-21 1995-12-21 Circuit for detecting sam pulses of hard disk drive

Publications (2)

Publication Number Publication Date
KR970050894A KR970050894A (en) 1997-07-29
KR100383629B1 true KR100383629B1 (en) 2003-07-18

Family

ID=37417337

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950053544A KR100383629B1 (en) 1995-12-21 1995-12-21 Circuit for detecting sam pulses of hard disk drive

Country Status (1)

Country Link
KR (1) KR100383629B1 (en)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60117460A (en) * 1983-11-30 1985-06-24 Hitachi Ltd Magnetic disc device
JPS6361471A (en) * 1986-08-30 1988-03-17 Sony Corp Data recording method
JPH07225964A (en) * 1994-02-15 1995-08-22 Matsushita Electric Ind Co Ltd Disk servo device
KR0154973B1 (en) * 1987-10-27 1998-12-15 오오가 노리오 Apparatus and method for recording and/or reproducing a digital signal

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60117460A (en) * 1983-11-30 1985-06-24 Hitachi Ltd Magnetic disc device
JPS6361471A (en) * 1986-08-30 1988-03-17 Sony Corp Data recording method
KR0154973B1 (en) * 1987-10-27 1998-12-15 오오가 노리오 Apparatus and method for recording and/or reproducing a digital signal
JPH07225964A (en) * 1994-02-15 1995-08-22 Matsushita Electric Ind Co Ltd Disk servo device

Also Published As

Publication number Publication date
KR970050894A (en) 1997-07-29

Similar Documents

Publication Publication Date Title
US6151180A (en) Method and apparatus for detecting defects on a disk in a hard disk drive
JP3349934B2 (en) Magnetic disk device and read channel IC used for this device
KR970010638B1 (en) Servo-address mark detection and compensation circuit
US4929894A (en) Method and apparatus for increasing throughput on disk drive quality control testing
KR100194025B1 (en) Data Sector Configuration and Data Sector Timing Generator for High Capacity Hard Disk Drives
KR100383629B1 (en) Circuit for detecting sam pulses of hard disk drive
JP2000123335A (en) Servo device and method
AU2957192A (en) Head switching method for staggered servo and circuit thereof
US5297115A (en) Detection of saved sectors on an optical disk
KR0157585B1 (en) Disk reproducing apparatus
US5436881A (en) Method and apparatus for detecting pulse signal for generating clock from recording medium
EP0409649A2 (en) Information recording and reproducing device
JPH02306472A (en) Synchronizing circuit
JP4002881B2 (en) Inspection device for magnetic recording medium or magnetic head
KR0122104B1 (en) Data sector pulse generating circuit for constant-density type magnetic disc apparatus
JPS5947364B2 (en) Preamble detection device
JP2006236452A (en) Data recording device
JP2774278B2 (en) Sector mark detection device for optical disk device
JPH0664859B2 (en) Storage device
KR950007800B1 (en) Head switching method and circuit for vtr
US4743982A (en) Digital data separator
JP4744455B2 (en) Inspection device for magnetic recording medium or magnetic head
JP2813913B2 (en) Error detection circuit of magnetic disk certifier
JPS62257675A (en) Magnetic disk device
JPH07320398A (en) Address mark detecting system for magnetic disk device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20070327

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee