KR100379765B1 - 업그레이드가능한멀티-칩모듈 - Google Patents

업그레이드가능한멀티-칩모듈 Download PDF

Info

Publication number
KR100379765B1
KR100379765B1 KR1019950030798A KR19950030798A KR100379765B1 KR 100379765 B1 KR100379765 B1 KR 100379765B1 KR 1019950030798 A KR1019950030798 A KR 1019950030798A KR 19950030798 A KR19950030798 A KR 19950030798A KR 100379765 B1 KR100379765 B1 KR 100379765B1
Authority
KR
South Korea
Prior art keywords
contacts
alignment
substrate
semiconductor package
semiconductor
Prior art date
Application number
KR1019950030798A
Other languages
English (en)
Other versions
KR960012453A (ko
Inventor
마이크씨.루
알프레드에스.콘티
Original Assignee
썬 마이크로시스템즈, 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US08/310,136 external-priority patent/US5648893A/en
Application filed by 썬 마이크로시스템즈, 인코포레이티드 filed Critical 썬 마이크로시스템즈, 인코포레이티드
Publication of KR960012453A publication Critical patent/KR960012453A/ko
Application granted granted Critical
Publication of KR100379765B1 publication Critical patent/KR100379765B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

기판, 정렬 플레이트, 히트싱크, 백플레이트, 다수의 스페이서들, 및 다수의 너트들이 하나 또는 그 이상의 반도체 패키지를 하나의 단일 모듈로 착탈가능하게 패키징하기 위해 사용된다. 반도체 다이들이 랜드 그리드 어레이(LGA : Land Grid Array) 외부 리드 범프들을 갖는 테이프 자동 본딩(TAB : Tape Automated Bonding)패키지들과 함께 패키징된다. 기판은 다수의 랜드패턴들, 다수의 정렬구멍들, 및 다수의 결합구멍들을 구비한다. 정렬 플레이트는 다수의 정렬핀들, 다수의 하우징 구멍들, 및 다수의 결합구멍들과 함께 구성된다. 히트싱크는 다수의 스템들 및 다수의 결합구멍들과 함께 구성된다. 백플레이트는 나삿니가 형성된 단부를 갖는 다수의 돌출부들과 함께 구성된다. 스페이서들은 양단부에 있는 프랜지형 개구부들과 함께 구성되며, 각각의 스페이서는 다수의 스프링 워셔들을 장착한다. 너트들은 단차헤드와 함께 구성된다. 돌출부들, 랜드패턴들과 기판의 정렬 및 결합구멍들, 정렬핀들과 정렬 플레이트의 하우징 및 결합구멍들, 히트싱크의 스템들 및 결합구멍들, 스프링 워셔가 장착된 스페이서들, 및 단차헤드 너트들이 그들의 수, 크기 및 기하학적인 위치에 있어서 협력하여 동작하고, 결과적으로, 반도체 패키지들은 후에 확장된 버젼으로 용이하게 교체될 수 있으며, 교체된 반도체 패키지들은 재활용된다. 일부 실시예들에서는, 리프 스프링과 같은 바이어싱 부재가 반도체 패키지들을 각각의 구멍의 하나 또는 그 이상의 벽들을 향해 가압하기 위하여 정렬 플레이트의 각각의 하우징 구멍(틈)에 제공된다.

Description

업그레이드 가능한 멀티-칩 모듈
본 발명은 반도체 패키징 분야에 관한 것으로, 특히 하나 또는 그 이상의 반도체 패키지를 하나의 단일 모듈로 착탈가능하게 패키징하는 것에 관한 것이다.
반도체 패키지(들)를 하나의 단일 모듈로 패키징하는 것은 당분야에 공지되어 있다. 전형적으로, 반도체 패키지들은 플립 칩(flip chip), 테이프 자동 본딩(TAB : Tape automated bonding) 또는 와이어 본딩과 같은 다수의 공지된 기술중 하나에 의해 모듈상에 장착된다. 이러한 종래의 장착/패키징 기술들은 모두 예를들어, 납땜에 의해 모듈의 보드 또는 기판에 영구적으로 장착되는 반도체 패키지들을 요구한다는 공통된 단점을 가지고 있다. 그러므로, 그러한 모듈을 포함하는 디지탈 시스템의 업그레이드는 전체 모듈의 교체(replacement)를 수반한다.
이는 반도체 패키지들이 고가의 VLSI 칩들, 예를들어 마이크로프로세서들 및 관련된 주문형 반도체 소자들(ASICs : Application Specific Integrated Circuits)을 포함하는 경우에 더욱 바람직하지 못하다. 따라서, 착탈방식으로 하나 또는 그 이상의 반도체 패키지들을 하나의 단일 모듈로 조립할 수 있는 것이 바람직하다. 즉, 반도체 패키지들은 영구적으로 장착되지 않고, 그들은 후에 용이하게 교체되거나 업그레이될 수 있으며, 대체된 반도체 패키지들은 재활용될 수 있다. 후술되는 것처럼, 본 발명은 원하는 결과를 유용하게 성취할 수 있는 업그레이드 가능한 멀티-칩 모듈을 제공하는 것이다.
원하는 결과는 랜드 그리드 어레이(LGA : land grid array) 외부 리드 범프들(outer lead pumps)을 구비하는 테이프 자동 본딩(TAB : Tape Automated bonding) 패키지들을 갖는 반도체 다이들을 패키징 하므로써 성취된다. 그리고나서 반도체 패키지들은 기판, 정렬부재, 히트싱크, 백플레이트, 다수의 스페이서(spacer)들 및 다수의 너트들을 사용하여 하나의 단일 어셈블리로 패키징된다. 기판은 다수의 랜드패턴(land pattern)들, 다수의 정렬구멍들, 및 다수의 연결구멍들을 구비한다. 정렬 플레이트는 다수의 정렬핀들, 다수의 하우징 구멍들(틈들), 및 다수의 연결구멍들과 함께 구성된다. 히트싱크는 다수의 스템(stem)들, 및 다수의 연결구멍들과 함께 구성된다. 백플레이트는 나삿니가 형성된 단부들을 갖는 다수의 돌출부들과 함께 구성된다. 스페이서들은 양단부에 있는 플랜지형 개구부들과 함께 구성되며, 각각의 스페이서는 다수의 스프링 워셔들이 장착되는 스프링이다. 스프링 워셔들은 코일 스프링에 의해 교체될 수도 있다. 너트들은 단차헤드들과 함께 구성된다, 백플레이트의 돌출부들, 랜드패턴과 기판의 정렬 및 연결구멍들, 정렬핀들과 정렬 플레이트의 하우징 및 결합구멍들, 히트싱크의 스템들 및 결합구멍들, 스프링 워셔가 장착된 스페이서들, 및 단차헤드 너트는 그들의 수, 크기, 및 기하학적인 위치에 있어서 적절한 관계를 유지한다.
조립(assembly)은 다음 방식으로 완성된다. 먼저 돌출부들을 수용하는 결합구멍들을 갖는 기판이 백플레이트의 상부에 착탈가능하게 위치된다. 그리고나서 정렬 플레이트가 정렬핀들을 수용하는 정렬구멍들을 갖는 기판의 상부에 착탈가능하게 위치되며, 정렬 플레이트의 결합 구멍들은 돌출부들을 수용한다. 그리고나서,반도체 패키지들이 기판의 랜드패턴의 상부에 착탈가능하게 위치되며, 정렬 플레이트의 하우징구멍들은 반도체 패키지들을 수용한다. 그리고나서, 반도체 패키지들과 직접 접하는 스템들 및 돌출부들을 수용하는 결합구멍들을 갖는 히트싱크가 정렬 플레이트의 상부에 착탈가능하게 위치된다. 다음에, 스프링 위셔가 장착된 스페이서들이 백플레이트의 돌출부들로 착탈가능하게 미끄러져 들어간다. 마지막으로, 백플레이트, 기판, 반도체 패키지들, 정렬 플레이트, 히트싱크, 및 스프링이 장착된 스페이서들이 하나의 단일모듈로 착탈가능하게 결합되며, 단차헤드 너트들을 나삿니가 형성된 단부에 착탈가능하게 끼어 넣어 스프링이 장착된 스페이서들을 단단하게 가압하므로써 고정된다.
일부 실시예들에서는, 각각의 반도체 패키지가 리프(leaf) 스프링과 같은 적절한 바이어싱(biasing) 소자에 의해 각 구멍의 적어도 하나의 벽을 향해 가압된다. 각각의 바이어싱 소자는 각각의 패키지와 각각의 구멍의 벽(들) 사이에 단단하게 고정된다. 일실시예에서, 각각의 바이어싱 소자는 각각의 구멍의 2개의 벽에 대응되는 2개의 다른 축을 따라 각각의 반도체 패키지를 단단하게 가압하는 2개의 부분을 갖는다. 선택적인 부착물이 정렬부재의 외부로 확장되는 바이어싱 소자의 일단에 부가될 수 있다. 부착물을 조정하므로써, 바이어싱 소자는 미리 가압될 수 있어, 반도체 패키지가 정렬부재의 구멍으로 용이하게 삽입되는 것을 허용한다.
설명을 위해, 다음의 상세한 설명에서 특정 번호들, 물질들 및 구성들이 본 발명의 완전한 이해를 제공하기 위해 사용되었다. 그러나, 본 발명이 특별한 상세한 설명 없이도 실시될 수 있다는 것은 당분야에 숙련된 사람에게는 명백할 것이다. 예를들어, 본 발명은 단일 또는 다중 반도체 패키지 모듈 양쪽에 적용될 수 있다. 실시예들에서, 공지된 시스템들이 본 발명의 필요성을 명백하게 하기위해 도형 또는 블럭도의 형태로 도시되어 있다.
이제 제 1 도 내지 제 4 도를 설명하면, 본 발명의 일실시예에 따른 멀티-칩 모듈(10)은 다수의 반도체 패키지(12)들, 기판(14), 정렬 플레이트(16), 히트싱크(20), 백플레이트(18), 다수의 스페이서(44)들, 및 다수의 너트(22)들을 구비하고 있다. 설명과 이해를 용이하게 하기 위해, 4개의 반도체 패키지(12)들과 5세트의 너트(22)들 및 스페이서(44)들이 다음의 설명을 기반으로 도시되어 있으며, 본 발명이 하나 또는 그 이상의 반도체 패키지, 및 그 이상 또는 그 이하의 너트 및 스페이서 세트들과 함께 실시될수 있다.
반도체 다이들(도시안됨)은 제1 접점으로서의 랜드 그리드 어레이(LGA : Land Grid Array) 외부 리드 범프(bump)(24)들을 갖는 테이프 자동 본딩(TAB : Tape automated bonding) 반도체 패키지들(12)을 이용하여 패키징된다. LGA 외부 리드 범프(24)들은 범프간의 피치들의 크기에 따라 완충(cushion)될 수도 있고, 완충되지 않을 수도 있다. 완충되지 않는 LGA 외부 리드 펌프들을 갖는 TAB 반도체 패키지들은 당분야에 공지되어 있다. 완충되는 LGA 외부 리드 범프들을 갖는 TAB 반도체 패키지들의 더욱 상세한 설명을 위해, 출원과 동시에 본 발명의 양수인에게 양도되었으며, 참조로 여기에 완전히 결합되는 미합중국 특허출원 제 08/099,740 호를 살펴보자.
기판(14)은 상기 반도체 패키지(12)의 제1 접점인 LGA 외부 리드 범프(24)와전기적으로 접촉되는 제2 접점으로서의 다수의 랜드패턴(26)들, 다수의 정렬구멍(28)들, 및 다수의 결합구멍(29)들을 구비하고 있다. 기판(14)은 유리, 에폭시, 래미네이트(laminate), 및 세라믹과 같은 공지된 물질로 구성되며, 랜드패턴(26)들은 금과 같은 공지된 전도성 물질을 사용하여 형성된다. 랜드패턴(26)들, 정렬구멍(28)들, 및 결합구멍(29)들은 대칭방식으로 기판(14)상에 배치된다. 랜드패턴(26)들이 4개의 4분면(quadrant)들에 도시되어 있고, 동시에 정렬구멍(28)들이 두개의 외부 에지의 중간점에 도시되어 있고, 결합구멍(29)들이 4개의 모서리와 중앙에 도시되어 있으며, 랜드패턴(26)들과 정렬 및 결합구멍들(28,29)이 기판(14)상에 다양한 방식으로 배치될 수 있음을 알 수 있다. 정렬 및 결합구멍들(28,29)의 수와 크기는 하기에 더욱 상세하게 설명될 것이다.
정렬 플레이트(16)는 다수의 정렬핀(40)들, 다수의 하우징 구멍(38)들(틈들), 및 다수의 결합구멍(36)들과 함께 구성된다. 정렬 플레이트(16)는 폴리페닐랜 황화물(polyphenylene sulfide)과 같은 공지된 폴리머(polymer) 물질로 이루어 진다. 정렬핀(40)들의 기하학적인 위치는 기판(14)의 정렬구멍(28)들과 함께 정밀하게 조정된다. 정밀도는 LGA 외부 리드 범프(24)들의 범프간의 피치들에 의해 좌우된다. 범프간의 피치들이 0.8mm 내지 0.5mm인 경우에, 정밀도는 +/-0.07mm내 이다. 정렬핀(40)들의 수와 직경의 크기는 또한 기판(14)의 정렬구멍(28)들과 함께 조정된다. 또한, 정렬핀(40)들의 길이는 기판(14)의 두께와 함께 조정된다. 하우징구멍(38)들의 수, 크기 및 기하학적인 위치는 반도체 패키지(12)들및 기판(14)의 랜드패턴(26)들과 함께 조정된다. 결합구멍(28)들의 수, 크기 및 기하학적인 위치는 기판(14)의 결합구멍(28)들과 함께 조정된다. 설명 및 이해를 용이하게 하기위해, 2개의 정렬핀들만이 도시되어 있으며, 본 발명이 하나 또는 그 이상의 정렬핀들과 함께 실시될 수 있다.
히트싱크(20)는 다수의 스템(stem)(42)들과 다수의 결합구멍(41)들과 함께 구성된다. 히트싱크(20)는 알루미늄 또는 구리와 같은 공지된 열전도성 물질로 이루어진다. 스템(42)들의 수와 크기는 반도체 패키지(12)들, 정렬 플레이트(16)의 하우징구멍(38)들, 및 기판(14)의 랜드패턴(26)들과 함께 조정된다. 결합구멍(41)들의 수, 크기, 및 기하학적인 위치는 정렬 플레이트(16)의 결합구멍(36)들, 및 기판(14)의 결합구멍(29)들과 함께 조정된다. 포크형의 히트싱크(20)가 도시되어 있지만, 본 발명이 다른 형태의 히트싱크들과 함께 실시될 수 있다.
백플레이트(18)는 나삿니가 형성된 단부를 갖는 다수의 돌출부(30)들과 함께 구성된다. 돌출부(30)는 별개로 형성된 나사로 교체될 수도 있고, 백플레이트(18)에 부착될 수도 있다. 백플레이트(18)는 스테인레스 강철과 같은 적절한 강도의 물질로 이루어진다. 돌출부(30)들의 높이는 기판(14), 정렬 플레이트(16), 히트싱크(20)(즉, 도시된 포크형 히트싱크(20)의 베이스 높이(34)), 스페이서(44)들, 및 너트(22)들의 두께와 함께 조정된다. 돌출부(30)들의 수, 직경규격 및 기하학적인 위치는 기판(14)의 결합구멍(29)들, 정렬 플레이트(16)의 결합구멍(36)들, 및 히트싱크(20)의 결합구멍(41)들의 내부 규격들과 함께 조정된다.
스페이서(44)들은 양단부의 플랜지형 개구부(46)들과 함께 구성된다. 또한, 각각의 스페이서(44)는 휨(deflection) 동안에 소정의 스프링 상수를 갖는 다수의스프링 워셔(48)들이 장착된 스프링이다. 스프링 워셔(48)들은 코일 스프링에 의해 교체될 수도 있다. 스페이서(44)들의 내부규격은 사용되는 스프링 워셔(48)들의 전체규격과 함께 조정된다. 각각의 스페이서(44)내에 장착된 각각의 스프링 워셔 어셈블리는 휨동안에 인치당 3킬로 파운드(klb/in) 내지 8킬로 파운드(klb/in)의 스프링 상수를 갖는다. 그러나, 코일 스프링들 또는 다른 유사한 물질들이 또한 스프링 워셔들 대신에 사용될 수 있다. 너트(22)들은 단차헤드(stepped head)(50)들과 함께 구성된다. 단차헤드(50)들의 외부단차의 규격은 스페이서(44)들의 플랜지형 개구부(46)들의 내부규격과 함께 조정되어, 너트(22)들의 단차헤드(50)들이 스페이서(44)들내에 장착된 스프링 워셔(48)들로 압력을 가하는 것을 허용한다.
상기 설명된 실시예의 조립은 다음과 같다. 먼저, 돌출부(30)들을 수용하는 결합구멍(29)들을 갖는 기판(14)이 백플레이트(18)의 상부에 위치된다. 그리고나서, 정렬 플레이트(16)가 정렬핀(40)들을 수용하는 정렬구멍(28)들을 갖는 기판(14)의 상부에 위치되며, 정렬 플레이트(16)의 결합구멍(36)들은 돌출부(29)들을 수용한다. 그리고나서, 반도체 패키지(12)들을 수용하는 정렬 플레이트(16)의 하우징 구멍(38)들을 통해, 반도체 패키지(12)들이 기판(14)의 랜드패턴(26)들의 상부에 착탈가능하게 위치된다. 그리고나서, 반도체 패키지(12)들과 직접 접하는 스템(42)들을 갖는 히트싱크(20)가 정렬 플레이트(16)의 상부에 착탈가능하게 위치되며, 결합구멍(41)들은 돌출부(30)들을 수용한다. 다음에, 스프링 워셔(48) 또는 코일 스프링이 장착된 스페이서(44)가 돌출부(30)들로 미끄러져 들어간다. 마지막으로, 백플레이트(18), 기판(14), 반도체 패키지(12)들, 정렬 플레이트(16), 히트싱크(20), 및 스프링 워셔(48)가 장착된 스페이서(44)들이 하나의 단일 모듈(10)을 형성하도록 착탈가능하게 결합되고, 단차헤드 너트(22)들을 돌출부(30)들의 나삿니가 형성된 단부들로 착탈가능하게 끼어 넣어 스프링 워셔(48)가 장착된 스페이서(44)들을 향해 단단하게 가압함으로써 고정된다.
단차헤드 너트(22)들에 의해 스프링 워셔(48)들로 가해지는 압력으로 인한 스프링 워셔(48)들의 지속적인 탄성으로, 지속적인 압력이 히트싱크(20)의 스템(42)들에 의해 반도체 패키지(12)들로 가해진다. 결과적으로, 반도체 패키지(12)들로 가해지는 지속적인 압력은 반도체 패키지(12)들의 LGA 외부 리드 범프(24)들과 기판(14)의 랜드패턴(26)들 사이에 유지되는 물리적 및 전기적인 접촉을 일으킨다.
본 발명의 일면에 따르면, 반도체 어셈블리, 즉 모듈(10)은 먼저 너트(22)들을 풀고나서 스프링 워셔(48)들과 히트싱크(20)를 제거하여 패키지(들)(12)의 위치를 결정하는 정렬 플레이트(16)를 노출시키므로써 해체될 수 있으며, 반도체 패키지(들)(12)은 제거되거나 교체될 수 있다. 이제 반도체 패키지(들)(12)는 제거되거나 교체될 수 있다. 재조립은 상기 설명된 방식으로 이루어진다.
제 5 도는 히트싱크(520), 하나 또는 그 이상의 반도체 패키지(들)(12)를 위치시키기 위한 정렬부재(516), 기판(514) 및 백플레이트(518)를 구비하는 반도체 어셈블리(510)의 분해 사시도이다. 하기에 더욱 상세하게 설명되겠지만, 하나의 단일 스프링이 장착된 패스트너(fastener)(530)가 반도체 어셈블리(510)를 가압하고 반도체 패키지(들)(12)의 접촉 패드들과 대응하는 기판(514)의 랜드패턴(526)들 사이의 신뢰할 수 있는 전기적인 접촉을 형성하기 위한 압력을 제공한다. 이 실시예에서는, 제 5 도 및 제 8A 도의 분해도 및 단면도에 각각 도시된 것처럼, 패스트너(530)가 백플레이트(518)로 부터 돌출한 나삿니가 형성된 단부(530a)를 갖는 평평한 두부를 갖는 스크류이다. 패스트너(530)는 다양한 방식, 예를들어 스크류 헤드가 백플레이트(518)에 엠보스(emboss)되거나 카운터싱크(countersink)되거나 리세스(recess)되는 방식으로 백플레이트(518)에 부착될 수 있다. 이러한 단일 패스트너를 갖는 실시예에서는, 백플레이트(518)의 에지(들)로 밀착되는 패스트너가 없기 때문에, 백플레이트(518)는 휨을 지탱할만한 충분한 강도를 가져야 한다. 적절한 강도의 물질들은 스테인레스 강철, 세라믹 또는 그래파이트(graphite)를 포함한다. 예를들어, 스테인레스 강철의 경우에, 백플레이트(518)의 두께는 0.100인치(inches) 보다 큰것이 바람직하며, 세라믹과 그래파이트의 경우에는 그 두께가 0.075인치 보다 큰것이 바람직하다. 이러한 단일 패스트너 정렬방식은 구성요소의 전체수를 감소시키고 조립시간을 줄이는데 유익하며, 따라서 가격면에서 효과를 갖는 반도체 패키징 솔루션(solution)을 제공한다.
제 5 도 및 제 8A 도는 또한 백플레이트(518)로 부터 돌출한 한 쌍의 정렬핀(540)들을 도시하고 있다. 정렬핀(540)들은 기판(514)에 반도체 패키지(들)(12)를 위치시키기 위해, 즉 패키지(들)(12)의 접촉 패드들이 기판(514)상의 각각의 랜드패턴(들)(526)과 적절한 정렬을 유지하도록 백플레이트(518)에 삽입되어, 기판(514)과 정렬부재(516)를 관통한다. 정렬핀(540)들은 플라스틱과 금속을 포함하는 다양한 물질로 제작될 수 있다.
제 6A 도 및 제 6B 도는 각각 정렬부재(516)의 상세도 및 정렬부재(516)의 1/4(one quadrant)을 확대한 도면이다. 본 발명의 다른 측면에 따르면, 패키지(들)(12)를 위치시키기 위해 구멍(들)의 벽들에만 의존하는 대신에, 각 패키지(12)의 적어도 하나의 에지가 각 구멍(538)의 대응하는 벽을 향해 가압된다. 이 실시예에서는, 구멍(538)의 적어도 하나의 벽과 반도체 패키지(12)의 적어도 하나의 에지 사이에 고정된 바이어싱(biasing) 소자(590)가 패키지(12)의 반대쪽 에지를 구멍(538)의 반대쪽 벽을 향해 단단하게 가압한다. 제 6B 도에 도시된 것처럼, 바이어싱 소자(590)는 한 쌍의 리프(leaf) 스프링들(590a,590b) 및 정렬부재(516)의 슬롯에 삽입된 중앙 피보팅(pivoting) 부분(590c)을 포함한다.
리프 스프링들(590a,590b)은 패키지(12)의 대응하는 한 쌍의 에지들(12a,12b)로 이루어지는 제1축을 단단하게 가압하며, 따라서 압력이 정렬부재(516)의 대응하는 한 쌍의 벽들(516c,516d)과 함께 패키지(12)의 반대쪽 에지들(12c,12d)로 이루어지는 제2축을 따라 가해진다. 이 실시예에서는, 두 쌍의 노치들(516c1,516c2) (516d1,516d2)이 정렬의 정확도를 향상시키기 위해 각각의 벽들(516c,516d)을 따라 제공된다. 제 6C 도 및 제 6D 도에 도시된 바와 같이, 선택적인 부착물이 이 부착물을 조정함으로써 정렬부재의 외부로 확장되는 바이어싱 소자(590)의 일단에 부가될 수 있으며, 바이어싱 소자(590)가 미리 가압될 수 있으므로 반도체 패키지가 정렬부재의 구멍으로 용이하게 삽입되는 것을 허용한다. 당분야에서 숙련된 사람에게는 명백한 것처럼, 바이어싱 소자(590)는 또한 압축성, 탄성및 유연성의 금속 또는 플라스틱 물질을 포함하는 다양한 물질로 구성될 수 있다. 또한, 바이어싱 소자(590)는 다양한 물질적 형태 및 형상을 가질수 있다. 예를들어, 코일 스프링들이 리프 스프링들 대신에 사용될 수 있다.
이 실시예의 조립 순서는 이전에 설명된 실시예의 것과 유사하다. 요약하면, 먼저 기판(514)이 패스트너(530)와 정렬핀(540)들을 수용하는 백플레이트(518)의 상부에 위치된다. 그리고나서, 정렬부재(516)가 정렬핀(540)들을 수용하는 정렬구멍(28)들을 갖는 기판(514)의 상부에 위치된다. 그리고나서, 반도체 패키지(들)(12)가 정렬부재(516)의 구멍(들)(538)으로 삽입되어, 패키지(들)(12)는 기판(514)의 랜드패턴(526)들에 위치된다, 상술된 바와 같이, 바이어싱 부재(590)는 각각의 패키지(12)를 각각의 구멍(538)의 벽(들)을 향해 단단하게 가압하므로써 정확한 위치를 제공한다. 다음에, 패키지(들)(12)과 직접 접하는 스템(들)(542) 및 패스트너(530)를 수용하는 결합구멍(541)을 갖는 히트싱크(520)가 정렬부재(516)의 상부에 위치된다.
이제 제 8A 도에 대헤 언급하면, 하나 또는 그 이상의 워셔(48)와 하나의 스페이서(44)가 패스트너(530)로 미끄러져 들어간다. 백플레이트(518), 기판(514), 패키지(들)(12), 정렬부재(516), 히트싱크(520)를 포함하는 전체 어셈블리(510)는 이제 스프링을 장착한 패스트너(530)에 의해 단단하게 가압될 수 있다. 패스트너(530)는 너트(22)가 스프링 워셔(48)와 스페이서(44)를 향해 단단하게 가압될 때까지, 단차헤드 너트(22)를 패스트너(530)의 나삿니가 형성된 단부(530a)로 끼어 넣으므로써 장착되는 스프링이다. 반도체 어셈블리는 상기 설명된 조립순서를 각각 역순으로, 그리고 반복하므로써 반복적으로 해체 및 재조립될 수 있다.
다양한 변형이 본 발명의 범위를 벗어남이 없이 가능하다. 예를들어, 제 8B 도에 도시된 것처럼, 제 8A 도의 스크류(530)는 백플레이트(518)로 부터 일체로 확장, 예를들어 돌출 또는 용접에 의해 교체될 수 있다. 유사하게, 제 8A 도의 정렬핀(540)들은 또한 제 8B 도에 도시된 것처럼 백플레이트(518)로 부터 돌출되거나 용접된 한 쌍의 일체형 돌출부에 의해 교체될 수 있다. 히트싱크(520)의 물리적인 규격은 반도체 패키지(12)들에 의해 발생되는 열량과 이용가능한 물리적인 공간의 크기에 따라 변할수 있다. 제 8C 도는 더 작은 물리적 공간을 차지하는 히트싱크(530)의 변형예를 나타낸 것이다.
본 발명이 현재의 적절한 실시예를 통해 설명되는 동안, 당분야에 숙련된 사람은 본 발명이 설명된 실시예에 제한되지 않는다는 것을 인식하게 될것이다. 본 발명의 방법 및 장치들은 첨부된 청구범위의 정신과 범위내에서 변형 및 변경되어 실시될 수 있다. 예를들어, 본 발명은 또한 공기냉각 대신에 액체냉각되는 반도체 어셈블리들에 적용될 수 있다. 그러므로, 상세한 설명은 본 발명을 제한하는 대신에 실예로 간주되는 것이다.
제 1 도는 본 발명에 따른 반도체 패키지의 일실시예를 나타낸 분해 사시도;
제 2 도는 제 1 도의 반도체 패키지의 평면도;
제 3 도는 제 1 도의 반도체 패키지의 배면도;
제 4 도는 제 1 도의 반도체 패키지의 단면도;
제 5 도는 본 발명의 반도체 패키지의 다른 실시예를 나타낸 분해 사시도;
제 6A 도는 제 5 도의 반도체 패키지를 위한 정렬부재의 사시도;
제 6B 도는 제 6A 도의 정렬부재의 1/4(one quadrant)을 나타낸 확대도;
제 6C 도 및 제 6D 도는 외부 부착물을 갖는 정렬부재를 나타낸 도면;
제 7 도는 제 5 도의 반도체 패키지의 평면도;
제 8A 도, 제 8B 도 및 제 8C 도는 제 5 도의 반도체 패키지의 3가지 변형예의 단면도.
* 도면의 주요부분에 대한 부호의 설명
12 : 반도체 패키지 14 : 기판
16 : 정렬 플레이트 18 : 백플레이트
20 : 히트싱크 22 : 너트
44 : 스페이서

Claims (44)

  1. 완충되는 다수의 제1 접점들을 갖는 반도체 패키지;
    상기 완충되는 다수의 제1 접점에 대응하는 다수의 제2 접점들을 갖되, 상기 다수개의 제1 접점이 상기 대응하는 제2 접점에 접촉하도록 상기 반도체 패키지가 상부에 착탈가능하게 위치되는 기판; 및
    상기 다수의 제1 및 제2 접점들 사이에서 전기적으로 연결할 수 있도록 상기 다수의 제1 및 제2 접점 사이의 접촉을 유지하기 위하여 상기 반도체 패키지 및 상기 기판을 정렬하는 정렬부재를 포함하는
    반도체 어셈블리.
  2. 제 1 항에 있어서,
    상기 반도체 패키지에 의해 발생되는 열에너지를 발산하기 위한 히트싱크를 더 구비하는 것을 특징으로 하는 반도체 어셈블리.
  3. 제 2 항에 있어서,
    상기 다수의 제1 및 제2 접점 사이에 대응하는 다수의 전기적 연결들을 형성하기 위하여 상기 다수의 제1 및 제2 접점들 사이에 압력을 가하도록 상기 히트싱크와 협력하여 동작하는 베이스 부재를 더 포함하는
    반도체 어셈블리.
  4. 제 3 항에 있어서,
    상기 히트싱크를 상기 베이스 부재에 착탈가능하게 결합하는 패스트너(fastener)를 더 구비하는 것을 특징으로 하는 반도체 어셈블리.
  5. 제 1 항에 있어서,
    상기 반도체 패키지와 상기 기판 사이의 정렬을 유지하기 위한 다수의 정렬핀들을 더 구비하는 것을 특징으로 하는 반도체 어셈블리.
  6. 완충되는 다수의 제1 접점들을 갖는 다수의 반도체 패키지들;
    상기 완충되는 다수의 제1 접점에 대응하는 다수의 제2 접점들을 갖되, 상기 다수개의 제1 접점이 상기 대응하는 제2 접점에 접촉하도록 상기 반도체 패키지가 상부에 착탈가능하게 위치되는 기판; 및
    상기 반도체 패키지와 기판 사이의 정렬 및 상기 다수의 제1 및 제2 접점들 사이에서 전기적 연결을 유지하기 위하여 상기 반도체 패키지 및 상기 기판을 정렬하는 정렬부재를 포함하는 반도체 어셈블리.
  7. 제 6 항에 있어서,
    상기 반도체 패키지들에 의해 발생되는 열에너지를 발산하기 위한 히트싱크를 더 구비하는 것을 특징으로 하는 반도체 어셈블리.
  8. 제 7 항에 있어서,
    상기 다수의 제1 및 제2 접점들 사이의 대응하는 다수의 전기적 연결들을 형성하기 위하여 상기 다수의 제1 및 제2 접점들 사이에 압력을 가하도록 상기 히트 싱크와 협력하여 동작하는 베이스 부재를 더 포함하는
    반도체 어셈블리.
  9. 제 8 항에 있어서,
    상기 히트싱크를 상기 베이스 부재에 착탈가능하게 결합하는 패스트너를 더 구비하는 것을 특징으로 하는 반도체 어셈블리.
  10. 제 9 항에 있어서,
    상기 패스트너는 나삿니가 형성된 부분, 스프링 워셔 및 너트를 포함하는 것을 특징으로 하는 반도체 어셈블리.
  11. 제 6 항에 있어서,
    상기 반도체 패키지들과 상기 기판 사이의 정렬을 유지하기 위한 다수의 정렬핀들을 더 구비하는 것을 특징으로 하는 반도체 어셈블리.
  12. 각각 대응하는 제1 및 제2 접점들을 갖는 반도체 어셈블리의 반도체 패키지와 기판을 정렬하기 위한 정렬부재에 있어서,
    상기 다수의 제1 접점들에 대응하는 다수의 제2 접점들에 접촉시키도록 상기 기판상에 상기 반도체 패키지를 착탈가능하게 위치시키는 구멍; 및
    상기 다수의 제1 및 제2 접점들 사이에서 전기적으로 연결될 수 있도록 다수의 제1 및 제2 접점들 사이의 정렬을 유지하기 위하여 상기 정렬부재를 상기 기판에 고정시키기 위한 대응하는 다수의 정렬핀들과 협력하여 동작하는 다수의 정렬 구멍들을 포함하는 정렬부재.
  13. 각각 대응하는 다수의 제1 및 제2 접점들을 갖는 반도체 어셈블리의 다수의 반도체 패키지와 기판을 정렬하기 위한 정렬부재에 있어서,
    상기 다수의 제1 접점들에 대응하는 다수의 제2 접점들에 접촉시키도록 상기 기판상에 상기 반도체 패키지를 착탈가능하게 위치시키는 다수의 구멍들; 및
    상기 다수의 제1 및 제2 접점들 사이에서 전기적으로 연결될 수 있도록 다수의 제1 및 제2 접점들 사이의 정렬을 유지하기 위하여 상기 정렬부재를 상기 기판에 고정시키기 위한 대응하는 다수의 정렬핀들과 협력하여 동작하는 다수의 정렬 구멍들을 포함하는 정렬부재.
  14. 각각 대응하는 다수의 제1 및 제2 접점들을 갖는 반도체 어셈블리의 반도체 패키지와 기판을 정렬하기 위한 정렬부재에 있어서,
    상기 다수의 제1 접점들에 대응하는 다수의 제2 접점들에 접촉시키도록 상기기판상에 상기 반도체 패키지를 착탈가능하게 위치시키기 위한 구멍; 및
    상기 다수의 제1 및 제2 접점들 사이에서 전기적으로 연결될 수 있도록 다수의 제1 및 제2 접점들 사이의 정렬을 유지하기 위하여 상기 반도체 패키지의 제1 에지를 구멍의 제1 벽을 향해 가압하도록 상기 제1 에지와 상기 제1 벽 사이에 단단히 고정되어 있는 제1 부분을 구비하는 바이어싱 소자를 포함하는 정렬주재.
  15. 제 14 항에 있어서,
    상기 정렬부재를 상기 기판에 고정시키기 위하여 대응하는 다수의 정렬핀들과 협력하여 동작하는 다수의 정렬구멍들을 더 구비하는 것을 특징으로 하는 정렬부재.
  16. 제 14 항에 있어서,
    상기 바이어싱 소자의 상기 제1 부분이 스프링인 것을 특징으로 하는 정렬부재.
  17. 제 16 항에 있어서,
    상기 제1 부분이 금속 스프링인 것을 특징으로 하는 정렬부재.
  18. 제 16 항에 있어서,
    상기 제1 부분이 리프(leaf) 스프링인 것을 특징으로 하는 정렬부재.
  19. 제 16 항에 있어서,
    상기 제1 부분이 코일 스프링인 것을 특징으로 하는 정렬부재.
  20. 제 14 항에 있어서,
    상기 바이어싱 소자의 상기 제1 부분이 압축성 물질로 이루어진 것을 특징으로 하는 정렬부재.
  21. 제 14 항에 있어서,
    상기 바이어싱 소자의 상기 제1 부분이 탄성 물질로 이루어진 것을 특징으로 하는 정렬부재.
  22. 제 14 항에 있어서,
    상기 바이어싱 소자의 상기 제1 부분이 상기 패키지의 제1 축을 따라 상기 반도체 패키지의 정렬을 유지하는 것을 특징으로 하는 정렬부재.
  23. 제 14 항에 있어서,
    상기 바이어싱 소자는 상기 바이어싱 소자를 미리 가압하기 위하여 상기 제1 부분에 결합되고, 정렬부재의 외부로 확장되는 부착물을 포함하여, 반도체 패키지가 상기 구멍으로 용이하게 삽입되는 것을 허용하는 것을 특징으로 하는 정렬부재.
  24. 제 23 항에 있어서,
    상기 부착물이 후크(hook) 형태인 것을 특징으로 하는 정렬부재.
  25. 제 22 항에 있어서,
    상기 바이어싱 소자는 상기 패키지의 제2 축을 따라 상기 반도체 패키지의 정렬을 유지하기 위하여 상기 반도체 패키지의 제2 에지와 상기 구멍의 제2 벽 사이에 단단하게 고정되어 있는 제2 부분을 더 포함하는 것을 특징으로 하는 정렬부재.
  26. 제 25 항에 있어서,
    상기 바이어싱 소자의 제2 부분이 스프링인 것을 특징으로 하는 정렬부재.
  27. 제 26 항에 있어서,
    상기 제2 부분이 금속 스프링인 것을 특징으로 하는 정렬부재.
  28. 제 26 항에 있어서,
    상기 제2 부분이 리프 스프링인 것을 특징으로 하는 정렬부재.
  29. 제 26 항에 있어서,
    상기 제2 부분이 코일 스프링인 것을 특징으로 하는 정렬부재.
  30. 제 25 항에 있어서,
    상기 바이어싱 소자의 상기 제2 부분이 압축성 물질로 이루어진 것을 특징으로 하는 정렬부재.
  31. 제 25 항에 있어서,
    상기 바이어싱 소자의 상기 제2 부분이 탄성 물질로 이루어진 것을 특징으로 하는 정렬부재.
  32. 착탈가능한 반도체 패키지의 완충되는 다수의 제1 접점들과 기판상의 대응하는 다수의 제2 접점들 사이의 정렬을 유지하여 그들 사이에서 전기적으로 연결될 수 있도록 하는 단계를 포함하는 반도체 어셈블리를 조립하는 방법.
  33. 제 32 항에 있어서,
    상기 다수의 제1 및 제2 접점들 사이에 대응하는 다수의 전기적 연결들을 형성하기 위하여 상기 다수의 제1 및 제2 접점들에 압력을 가하는 단계를 더 포함하는 반도체 어셈블리를 조립하는 방법.
  34. 제 32 항에 있어서,
    상기 정렬을 유지하는 단계는 상기 반도체 패키지를 정렬부재의 구멍내에 위치시키는 단계를 포함하는 것을 특징으로 하는 반도체 어셈블리를 조립하는 방법.
  35. 제 34 항에 있어서,
    상기 정렬을 유지하는 단계는 상기 반도체 패키지의 제1 에지를 상기 구멍의 제1 벽을 향해 가압하는 단계를 포함하는 것을 특징으로 하는 반도체 어셈블리를 조립하는 방법.
  36. 제 35 항에 있어서,
    상기 정렬을 유지하는 단계는 상기 반도체 패키지의 제2 에지를 상기 구멍의 제2 벽을 향해 가압하는 단계를 포함하는 것을 특징으로 하는 반도체 어셈블리를 조립하는 방법.
  37. 착탈가능한 반도체 패키지의 제1 에지를 정렬부재의 구멍의 제1 벽으로 가압하므로써 상기 반도체 패키지의 다수의 제1 접점들과 대응하는 기판상의 다수의 제 2 접점들 사이의 정렬을 유지하여 상기 다수의 제1 및 제2 접점들 사이에서 전기적으로 연결될 수 있도록 하는 단계를 포함하는 반도체 어셈블리의 조립방법.
  38. 제 37 항에 있어서,
    상기 정렬을 유지하는 단계는 상기 패키지의 제2 에지를 상기 구멍의 제2 벽을 향해 가압하는 단계를 포함하는 것을 특징으로 하는 반도체 어셈블리의 조립방법.
  39. 제 37 항에 있어서,
    상기 다수의 제1 및 제2 접점들 사이에 대응하는 다수의 전기적 연결들을 형성하기 위하여 상기 다수의 제1 및 제2 접점들에 압력을 가하는 단계를 더 포함하는 반도체 어셈블리의 조립방법.
  40. 제1항에 있어서,
    상기 다수의 제1 접점은 랜드 그리드 어레이(LGA) 외부 리드 범프를 포함하고, 상기 다수의 제2 접점은 상기 랜드 그리드 어레이 외브 리드 범프에 대응하는 랸드 패턴을 포함하는
    반도체 어셈블리.
  41. 제6항에 있어서,
    상기 다수의 제1 접점은 랜드 그리드 어레이(LGA) 외부 리드 범프를 포함하고, 상기 다수의 제2 접점은 상기 랜드 그리드 어레이 외브 리드 범프에 대응하는 랜드 패턴을 포함하는
    반도체 어셈블리.
  42. 제12항에 있어서,
    상기 다수의 제1 접점은 랜드 그리드 어레이(LGA) 외부 리드 범프를 포함하고, 상기 다수의 제2 접점은 상기 랜드 그리드 어레이 외브 리드 범프에 대응하는 랜드 패턴을 포함하는
    반도체 어셈블리.
  43. 제13항에 있어서,
    상기 다수의 제1 접점은 랜드 그리드 어레이(LGA) 외부 리드 범프를 포함하고, 상기 다수의 제2 접점은 상기 랜드 그리드 어레이 외브 리드 범프에 대응하는 랜드 패턴을 포함하는
    반도체 어셈블리.
  44. 제14항에 있어서,
    상기 다수의 제1 접점은 랜드 그리드 어레이(LGA) 외부 리드 범프를 포함하고, 상기 다수의 제2 접점은 상기 랜드 그리드 어레이 외브 리드 범프에 대응하는 랜드 패턴을 포함하는
    반도체 어셈블리.
KR1019950030798A 1994-09-21 1995-09-19 업그레이드가능한멀티-칩모듈 KR100379765B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US08/310,136 1994-09-21
US08/310,136 US5648893A (en) 1993-07-30 1994-09-21 Upgradable multi-chip module
US08/310136 1994-09-21

Publications (2)

Publication Number Publication Date
KR960012453A KR960012453A (ko) 1996-04-20
KR100379765B1 true KR100379765B1 (ko) 2003-06-19

Family

ID=23201149

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950030798A KR100379765B1 (ko) 1994-09-21 1995-09-19 업그레이드가능한멀티-칩모듈

Country Status (2)

Country Link
JP (1) JPH08204116A (ko)
KR (1) KR100379765B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7643297B2 (en) 2007-05-07 2010-01-05 Mitsubishi Electric Corporation Electronic control apparatus

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102946689B (zh) * 2012-11-16 2015-06-24 联创汽车电子有限公司 用波峰焊组装元器件的金属引线框架集成结构及制造方法
CN108026327B (zh) * 2015-07-07 2022-07-05 3M创新有限公司 具有离子添加剂的聚合物基体

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7643297B2 (en) 2007-05-07 2010-01-05 Mitsubishi Electric Corporation Electronic control apparatus

Also Published As

Publication number Publication date
KR960012453A (ko) 1996-04-20
JPH08204116A (ja) 1996-08-09

Similar Documents

Publication Publication Date Title
US5648893A (en) Upgradable multi-chip module
US5648890A (en) Upgradable multi-chip module
US6014313A (en) Packaging structure for integrated circuits
US5611696A (en) High density and high current capacity pad-to-pad connector comprising of spring connector elements (SCE)
TW541675B (en) Stacked semiconductor device assembly with microelectronic spring contacts
JP3510709B2 (ja) 取り外し可能なフリップチップパッケージを用いた直接チップ接続
US6477058B1 (en) Integrated circuit device package including multiple stacked components
US4906194A (en) High density connector for an IC chip carrier
US5991154A (en) Attachment of electronic device packages to heat sinks
US20060202325A1 (en) Method and structure to provide balanced mechanical loading of devices in compressively loaded environments
US8827730B2 (en) Socket and semiconductor device provided with socket
US6302702B1 (en) Connecting devices and method for interconnecting circuit components
CN109564908B (zh) 半导体装置以及半导体装置的制造方法
US20100177477A1 (en) Adjustable retention load plate of electrical connector assembly
US5276961A (en) Demountable tape-automated bonding method
US4194800A (en) Connector assembly for leadless microcircuit device
US6249436B1 (en) Wire heat sink assembly and method of assembling
JPH06181238A (ja) Ｔａｂ取り付け装置
US6684493B2 (en) Vertically mountable interposer, assembly and method
JPH04226044A (ja) 集積回路の実装装置
KR100379765B1 (ko) 업그레이드가능한멀티-칩모듈
US20020185728A1 (en) Thermal transfer plate
EP0637079A1 (en) Upgradable multi-chip module
JPH08306721A (ja) 半導体装置及びその製造方法
JP3564350B2 (ja) ヒートシンク固定構造および方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20070313

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee