KR100379386B1 - UTOPIA interface and Method for transport data using the same - Google Patents

UTOPIA interface and Method for transport data using the same Download PDF

Info

Publication number
KR100379386B1
KR100379386B1 KR10-1999-0067257A KR19990067257A KR100379386B1 KR 100379386 B1 KR100379386 B1 KR 100379386B1 KR 19990067257 A KR19990067257 A KR 19990067257A KR 100379386 B1 KR100379386 B1 KR 100379386B1
Authority
KR
South Korea
Prior art keywords
layer device
utopia
data
physical layer
atm
Prior art date
Application number
KR10-1999-0067257A
Other languages
Korean (ko)
Other versions
KR20010059730A (en
Inventor
배병철
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR10-1999-0067257A priority Critical patent/KR100379386B1/en
Publication of KR20010059730A publication Critical patent/KR20010059730A/en
Application granted granted Critical
Publication of KR100379386B1 publication Critical patent/KR100379386B1/en

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04QSELECTING
    • H04Q11/00Selecting arrangements for multiplex systems
    • H04Q11/04Selecting arrangements for multiplex systems for time-division multiplexing
    • H04Q11/0428Integrated services digital network, i.e. systems for transmission of different types of digitised signals, e.g. speech, data, telecentral, television signals
    • H04Q11/0478Provisions for broadband connections
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00Data switching networks
    • H04L12/54Store-and-forward switching systems 
    • H04L12/56Packet switching systems
    • H04L12/5601Transfer mode dependent, e.g. ATM
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00Data switching networks
    • H04L12/54Store-and-forward switching systems 
    • H04L12/56Packet switching systems
    • H04L12/5601Transfer mode dependent, e.g. ATM
    • H04L2012/5638Services, e.g. multimedia, GOS, QOS
    • H04L2012/5646Cell characteristics, e.g. loss, delay, jitter, sequence integrity
    • H04L2012/5652Cell construction, e.g. including header, packetisation, depacketisation, assembly, reassembly

Abstract

본 발명은 비동기 전송 모드(ATM) 시스템에 관한 것으로, 특히 ATM 계층 장치와 물리 계층 장치간에 데이터를 효율적으로 전송하는데 적당하도록 한 유토피아 인터페이스 및 그를 이용한 데이터 전송 방법에 관한 것이다. 이와 같은 본 발명에 따른 유토피아 인터페이스는 ATM 계층 장치와, 상기 ATM 계층 장치와 셀 데이터를 송/수신하는 물리 계층 장치를 포함하여 구성되는 비동기 전송 모드 시스템에 있어서, 상기 ATM 계층 장치와 물리 계층 장치간에 송/수신되는 셀 데이터를 임시 저장하는 선입 선출기와, 상기 ATM 계층 장치와 상기 물리 계층 장치와 상기 선입 선출기를 제어하여 상기 셀 데이터의 전송 속도를 조절하는 유토피아 제어기(301)로 구성되므로써 ATM 계층 장치와 물리 계층 장치간에 시스템 요구에 따라 효율적으로 데이터를 송/수신할 수 있는 효과가 있다.TECHNICAL FIELD The present invention relates to an asynchronous transmission mode (ATM) system, and more particularly, to a utopia interface and a data transmission method using the same, which are suitable for efficiently transferring data between an ATM layer device and a physical layer device. The utopia interface according to the present invention is an asynchronous transmission mode system including an ATM layer device and a physical layer device for transmitting / receiving cell data with the ATM layer device, wherein between the ATM layer device and the physical layer device. ATM layer apparatus comprising a first-in first-out for temporarily storing transmitted / received cell data, and a utopia controller 301 for controlling the transmission rate of the cell data by controlling the ATM layer device, the physical layer device, and the first-in first-out device. Data can be efficiently transmitted / received between system and physical layer device according to system requirements.

Description

유토피아 인터페이스 및 그를 이용한 데이터 전송 방법{UTOPIA interface and Method for transport data using the same}Utopia interface and method for transport data using the same

본 발명은 비동기 전송 모드(ATM) 시스템에 관한 것으로, 특히 ATM 계층 장치와 물리 계층 장치간에 데이터를 효율적으로 전송하는데 적당하도록 한 유토피아 인터페이스 및 그를 이용한 데이터 전송 방법에 관한 것이다.TECHNICAL FIELD The present invention relates to an asynchronous transmission mode (ATM) system, and more particularly, to a utopia interface and a data transmission method using the same, which are suitable for efficiently transferring data between an ATM layer device and a physical layer device.

ATM 표준 인터페이스 중의 하나인 유토피아 인터페이스(Universal Test Operations PHY Interface for ATM, UTOPIA)는 물리 계층(PHY)과 ATM 계층간에 데이터 전송을 위한 인터페이스이다. 이 유토피아 인터페이스에 따르면 ATM 계층 장치와 물리 계층 장치간에 데이터 전송 속도의 완충을 위해 선입 선출기(FIFO)가 구비된다.One of the ATM standard interfaces, the UTOPIA (Universal Test Operations PHY Interface for ATM) is an interface for data transmission between the physical layer (PHY) and the ATM layer. According to this utopia interface, a first-in first-out (FIFO) is provided to buffer the data transfer rate between the ATM layer device and the physical layer device.

도 1 내지 도 2는 종래 유토피아 인터페이스에 구비된 선입 선출기(FIFO)를 나타낸 블록 구성도이다.1 and 2 are block diagrams illustrating a first-in first-out (FIFO) provided in a conventional utopia interface.

현재 상기 선입 선출기(FIFO)는 4:1 먹스(MUX) 또는 1:4 디먹스(DEMUX)의 구조를 갖도록 제안되었다. 여기서 각 선입 선출기(FIFO)는 128 바이트의 용량을 갖고 있으므로 두 개 까지의 표준 셀(53 ∼ 64 바이트)을 저장할 수 있으며, 인터페이스는 'Utopia Rx' 또는 'Utopia Tx'를 선택할 수 있도록 되어 있다. 이러한 1:4 또는 4:1 구조는 155Mbps 이하의 유토피아 레벨 1 레이트의 4개의 입력 채널을 수신하여 622Mbps 급의 하나의 유토피아 레벨 2 레이트의 출력 채널로 전송하거나 또는 그 역을 수행하는데 적당한 구조이다. 각 선입 선출기(FIFO)의 용량은 표준셀(53 바이트)의 경우 최대 2개까지 저장이 가능하며, 4개의 선입 선출기(FIFO)의 선택은 내장된 라운드 로빈 시퀀스 발생기(Round robin sequencer)에 의해 제어된다. 이 때 셀의 크기는 8 바이트에서 128 바이트까지 조절할 수 있으며, ATM 계층 장치와 물리 계층 장치간 핸드 쉐이크(Handshake)는 셀-레벨 핸드 쉐이크(Cell-level handshake)만이 가능하다.The first-in first-out (FIFO) is currently proposed to have a structure of 4: 1 mux or 1: 4 demux. Each first-in, first-out (FIFO) has a capacity of 128 bytes, so up to two standard cells (53 to 64 bytes) can be stored, and the interface can select either 'Utopia Rx' or 'Utopia Tx'. . This 1: 4 or 4: 1 structure is suitable for receiving four input channels of Utopia Level 1 Rate of 155Mbps or less and transmitting them to one Utopia Level 2 Rate output channel of 622Mbps or vice versa. Each FIFO can store up to two in the standard cell (53 bytes), and the choice of four FIFOs is built into the built-in round robin sequencer. Is controlled by At this time, the size of the cell can be adjusted from 8 bytes to 128 bytes, and only the cell-level handshake is possible between the ATM layer device and the physical layer device.

우선 도 1을 참조하여 4:1 먹스 선입 선출기에 대해 설명한다.First, a 4: 1 mux first-in, first-out selector will be described with reference to FIG.

도 1에 나타낸 바와 같이, 4:1 먹스 선입 선출기는 128 바이트의 용량을 갖는 4개의 선입 선출기(FIFO)(100 ∼ 103)로 구성된다. 이 때 각 선입 선출기(FIFO)(100 ∼ 103)는 9 비트의 데이터 버스(패리티 비트 포함)와 표준 유토피아 제어 신호들을 이용하여 표준 유토피아 레벨 1 인터페이스를 갖는 ATM 장치(ATM 계층 장치 및 물리 계층 장치)와 연결하여 사용할 수 있다. 이 때 유토피아 인터페이스를 통해 연결되는 ATM 장치와의 데이터 흐름 제어 방식으로는 셀-레벨 핸드 쉐이크만을 사용한다.As shown in Fig. 1, a 4: 1 mux first-in, first-out is composed of four first-in first-out (FIFOs) 100-103 having a capacity of 128 bytes. Each first-in, first-out (FIFO) 100-103 uses an 9-bit data bus (including parity bits) and standard Utopia control signals to provide ATM devices (ATM layer devices and physical layer devices). Can be used in conjunction with At this time, only cell-level handshake is used as a data flow control method with an ATM device connected through a utopia interface.

상기 4개의 선입 선출기(FIFO)(100 ∼ 103)로 입력된 각 데이터들은 라운드 로빈 시퀀스 발생기(104)에 의해 순차적으로 제어되며, 출력단에서는 유토피아 제어 신호들과 함께 18 비트의 데이터 버스 또는 2개의 9 비트 데이터 버스를 선택하므로써, 각각 유토피아 레벨 1 또는 유토피아 레벨 2의 인터페이스를 가질 수 있다. 이 출력단에서도 연결된 ATM 장치와의 흐름 제어 방식은 셀-레벨 핸드 쉐이크만을 이용한다.Each data input to the four first-in first-out (FIFO) 100-103 is sequentially controlled by the round robin sequence generator 104, and at the output stage is an 18-bit data bus or two with utopia control signals. By selecting a 9-bit data bus, each can have an interface of utopia level 1 or utopia level 2. At this output, the flow control scheme with the connected ATM device only uses cell-level handshake.

이어, 도 2를 참조하여 1:4 디먹스 선입 선출기에 대해 설명한다.Next, a 1: 4 demux first-in, first-out selector will be described with reference to FIG. 2.

도 2에 나타낸 바와 같이, 디먹스(200)의 입력단은 18 비트의 데이터 버스와 유토피아 제어 신호들로 구성되어 표준 유토피아 레벨 1 또는 유토피아 레벨 2의 인터페이스를 갖는 ATM 장치와 연결하여 사용할 수 있다. 이 때 유토피아 인터페이스를 통해 연결되는 ATM 장치와의 데이터 흐름 제어 방식으로는 셀-레벨 핸드 쉐이크(Cell-level handshake)만을 사용한다. 상기 디먹스(200)로 입력된 데이터는 내부 라우팅을 통해 4개의 선입 선출기(FIFO) 중에서 선택되는 포트로 디먹싱되어 출력된다.As shown in FIG. 2, the input terminal of the demux 200 is composed of an 18-bit data bus and utopia control signals, and can be used in connection with an ATM device having an interface of a standard utopia level 1 or utopia level 2. At this time, only cell-level handshake is used as a data flow control method with an ATM device connected through a utopia interface. The data input to the demux 200 is demuxed to a port selected from four first in, first out (FIFO) through the internal routing and output.

이러한 1:4 디먹스 선입 선출기는 4:1 선입 선출기와 동일하게 128 바이트의 용량을 갖으며, 9 비트의 데이터 버스(패리티 비트 포함)와 유토피아 제어 신호들로 구성되어 유토피아 레벨 1 인터페이스를 갖는 표준 ATM 장치와 연결하여 사용할 수 있다. 출력단의 경우에도 연결되는 ATM 계층 장치와의 흐름 제어 방식은 셀-레벨 핸드 쉐이크만을 이용한다.This 1: 4 demux first-in, first-out selector has a 128-byte capacity and consists of a 9-bit data bus (including parity bits) and utopia control signals to provide a utopia level 1 interface. Can be used in connection with ATM devices. In the case of the output stage, the flow control scheme with the ATM layer apparatus connected only uses a cell-level handshake.

지금까지 설명한 4:1 먹스 선입 선출기와 1:4 디먹스 선입 선출기는 내부적으로 'UTOPIA RX 모드' 와 'UTOPIA TX' 모드를 선택하여 사용할 수 있다.The 4: 1 mux first-in-first-out and the 1: 4 demux first-in first-out described above can be used internally by selecting 'UTOPIA RX mode' and 'UTOPIA TX' mode.

그러나 이와 같은 종래 유토피아 인터페이스에 있어서 먹스/디먹스 선입 선출기(FIFO)는 ATM 계층 장치와 물리 계층 장치간의 1:1 속도 완충 역할을 원활히 수행하지 못하며, 또한 각 선입 선출기의 용량이 128 바이트로 제한되어 있어 그 이상의 데이터 전송을 지원하지 못하고, 또한 표준 유토피아 인터페이스에서 정의되어 있는 데이터 협상 방법의 하나인 옥텟-레벨 핸드 쉐이크(Octet-level handshake)를 지원하지 못하는 문제점이 있다.However, in such a conventional utopia interface, the mux / demux first-in-first-out (FIFO) does not function as a 1: 1 speed buffer between the ATM layer unit and the physical layer unit, and the capacity of each first-in-first-out unit is 128 bytes. There is a limitation that it cannot support further data transmission, and also does not support Octet-level handshake, which is one of the data negotiation methods defined in the standard utopia interface.

따라서, 본 발명의 목적은 이상에서 언급한 종래 기술의 문제점을 감안하여 안출한 것으로서, ATM 계층 장치와 물리 계층 장치간의 데이터 전송을 효율적으로 수행할 수 있는 유토피아 인터페이스 및 그를 이용한 데이터 전송 방법을 제공하기 위한 것이다.Accordingly, an object of the present invention has been made in view of the above-mentioned problems of the prior art, to provide a utopia interface and a data transmission method using the same that can efficiently perform data transmission between an ATM layer device and a physical layer device. It is for.

이상과 같은 목적을 달성하기 위한 본 발명의 구성 특징에 따르면, 유토피아 인터페이스는 ATM 계층 장치와, 상기 ATM 계층 장치와 셀 데이터를 송/수신하는 물리 계층 장치를 포함하여 구성되는 비동기 전송 모드 시스템에 있어서, 상기 ATM 계층 장치와 물리 계층 장치간에 송/수신되는 셀 데이터를 임시 저장하는 선입 선출기와, 상기 ATM 계층 장치와 상기 물리 계층 장치와 상기 선입 선출기를 제어하여 상기 셀 데이터의 전송 속도를 조절하는 유토피아 제어기(301)로 구성된다.According to a configuration feature of the present invention for achieving the above object, in the asynchronous transmission mode system comprising a Utopia interface comprising an ATM layer device, and a physical layer device for transmitting and receiving cell data with the ATM layer device. A first-in, first-out for temporarily storing cell data transmitted / received between the ATM layer device and the physical layer device, and a utopia for controlling the transmission speed of the cell data by controlling the ATM layer device, the physical layer device, and the first-in first-out device. It consists of a controller 301.

바람직하게는, 상기 유토피아 제어기는 상기 비동기 전송 모드 시스템의 비동기 전송 모드 유토피아 인터페이스에서 제공하는 유토피아 신호를 제어하여 상기 이중 모드 선입 선출기를 통해 전송되는 셀 데이터의 양을 조절한다.Advantageously, the utopia controller controls the amount of cell data transmitted through the dual mode first-in, first-out by controlling the utopia signal provided by the asynchronous transmission mode utopia interface of the asynchronous transmission mode system.

이상과 같은 목적을 달성하기 위한 본 발명의 방법 특징에 따르면, 유토피아 인터페이스를 이용한 데이터 전송 방법은 비동기 전송 모드 시스템의 ATM 계층 장치와 물리 계층 장치간의 데이터 전송 방법에 있어서, 상기 ATM 계층 장치가 유토피아 제어기로 데이터를 송신할 것을 알리는 제 1 단계와, 상기 유토피아 제어기가 선입 선출기의 상태를 체크하는 제 2 단계와, 상기 선입 선출기가 포화 상태가 아닐 때 상기 유토피아 제어기가 상기 ATM 계층 장치로 데이터의 수신 가능함을 알리는 제 3 단계와, 상기 ATM 계층 장치가 상기 선입 선출기로 데이터를 전송하는 제 4 단계와, 상기 선입 선출기에서 자신이 포화 상태임을 알리는 신호가 수신될 때 상기 유토피아 제어기가 상기 물리 계층 장치로 데이터의 전송을 통지하는 제 5 단계와, 상기 물리 계층 장치에서 상기 유토피아 제어기로 데이터의 수신 가능함을 알리는 제 6 단계와, 상기 유토피아 제어기가 상기 선입 선출기에 저장되어 있는 데이터를 상기 물리 계층 장치로 전송하는 제 7 단계로 이루어진다.According to a method feature of the present invention for achieving the above object, the data transmission method using a utopia interface is a data transmission method between the ATM layer device and the physical layer device of the asynchronous transmission mode system, the ATM layer device is a utopia controller A first step of notifying that data is to be sent by the first step; the second step of the utopia controller checking the state of the first-in, first-out; A third step of notifying that it is possible; a fourth step of transmitting the data to the first-in, first out of the ATM layer device; Notifying the transmission of data to the physical layer device; And a seventh step of notifying that the data can be received to the utopia controller, and a seventh step of transmitting the data stored in the first-in, first-out to the physical layer device.

도 1 내지 도 2는 종래 유토피아 인터페이스에 구비된 선입 선출기(FIFO)를 나타낸 블록 구성도.1 to 2 is a block diagram showing a first-in, first-out (FIFO) provided in the conventional utopia interface.

도 3은 본 발명의 제 1 실시예에 따른 유토피아 인터페이스를 나타낸 블록 구성도.3 is a block diagram illustrating a utopia interface according to a first embodiment of the present invention.

도 4는 본 발명의 제 2 실시예에 따른 유토피아 인터페이스를 나타낸 블록 구성도.4 is a block diagram illustrating a utopia interface according to a second embodiment of the present invention.

도 5는 본 발명에 따른 유토피아 인터페이스에서 유토피아 송신 모드시의 신호 흐름도.5 is a signal flow diagram in the utopia transmission mode in the utopia interface according to the present invention.

도 6은 본 발명에 따른 유토피아 인터페이스에서 유토피아 수신 모드시의 신호 흐름도.6 is a signal flow diagram in the utopia reception mode in the utopia interface according to the present invention.

도 7은 도 5에 보인 유토피아 송신 모드시의 동작 타이밍도.7 is an operation timing diagram in the utopia transmission mode shown in FIG. 5;

도 8은 도 6에 보인 유토피아 수신 모드시의 동작 타이밍도.8 is an operation timing diagram in the utopia reception mode shown in FIG. 6;

*도면의 주요 부분에 대한 부호의 설명** Description of the symbols for the main parts of the drawings *

300 : ATM 계층 장치 301 : 유토피아 제어기300: ATM layer device 301: utopia controller

302 : 선입 선출기(FIFO) 303 : 물리 계층 장치302: first in, first out (FIFO) 303: physical layer device

이하 본 발명의 바람직한 일 실시 예에 따른 구성 및 작용을 첨부된 도면을 참조하여 설명한다.Hereinafter, a configuration and an operation according to an exemplary embodiment of the present invention will be described with reference to the accompanying drawings.

본 발명에서는 ATM 계층 장치와 물리 계층 장치간에 데이터를 효율적으로 전송할 수 있는 유토피아 인터페이스 및 그를 이용한 데이터 전송 방법을 제안한다.The present invention proposes a utopia interface capable of efficiently transferring data between an ATM layer device and a physical layer device, and a data transmission method using the same.

이를 위해 본 발명에 유토피아 인터페이스는 ATM 유토피아 인터페이스를 갖는 ATM 계층 장치와 물리 계층 장치간에 데이터 송/수신시 속도 완충 역할을 담당하는 선입 선출기(FIFO)를 제어하기 위한 유토피아 제어기(UTOPIA controller)를 추가로 구성한다. 이를 위해 상기 유토피아 제어기는 선입 선출기를 자유롭게 삽입할 수 있도록 유토피아 신호들을 제어하는 기능을 갖는다.To this end, in the present invention, the utopia interface adds a UTOPIA controller for controlling a first-in, first-out (FIFO), which plays a role of speed buffering when transmitting and receiving data between an ATM layer device having an ATM utopia interface and a physical layer device. It consists of. To this end, the utopia controller has a function of controlling utopia signals so that the first-in, first-out selector can be inserted freely.

이러한 상기 유토피아 제어기는 상기 선입 선출기(FIFO)와는 별도로 구현되거나 또는 결합하여 하나의 장치로 구현될 수 있다.The utopia controller may be implemented separately from the first-in first-out (FIFO) or in combination with one device.

특히, 본 발명에 따른 유토피아 인터페이스에서는 ATM 계층 장치와 물리 계층 장치간의 흐름 제어 방식으로 셀-레벨 핸드 쉐이크와 옥텟-레벨 핸드 쉐이크 중어느 하나를 선택적으로 이용할 수 있으며, 또한 시스템 요구 사항에 따라 상기 선입 선출기의 용량을 조절하여 데이터 전송 속도를 제어할 수 있다.In particular, in the utopia interface according to the present invention, one of a cell-level handshake and an octet-level handshake can be selectively used as a flow control method between an ATM layer device and a physical layer device. The data transfer rate can be controlled by adjusting the capacity of the selector.

도 3은 본 발명의 제 1 실시예에 따른 유토피아 인터페이스를 나타낸 블록 구성도이고, 도 4는 본 발명의 제 2 실시예에 따른 유토피아 인터페이스를 나타낸 블록 구성도이다.3 is a block diagram illustrating a utopia interface according to a first embodiment of the present invention, and FIG. 4 is a block diagram illustrating a utopia interface according to a second embodiment of the present invention.

도 3을 참조하면, 본 발명의 제 1 실시예에 따른 유토피아 인터페이스는 ATM 계층 장치(300)와, 물리 계층 장치(303)와, 상기 ATM 계층 장치(300)와 물리 계층 장치(303) 간의 데이터 전송 속도의 완충 역할을 수행하는 선입 선출기(FIFO)(302)와, 상기 ATM 계층 장치(300)와 물리 계층 장치(303)간에 데이터를 송/수신할 수 있도록 상기 ATM 계층 장치(300), 물리 계층 장치(303) 및 선입 선출기(FIFO)(302)를 제어하는 유토피아 제어기(301)로 구성된다.Referring to FIG. 3, the utopia interface according to the first embodiment of the present invention includes an ATM layer device 300, a physical layer device 303, and data between the ATM layer device 300 and the physical layer device 303. First-in, first-out (FIFO) 302 that acts as a buffer of the transmission rate, the ATM layer device 300 to transmit and receive data between the ATM layer device 300 and the physical layer device 303, It consists of a utopia controller 301 that controls the physical layer device 303 and the first in, first out (FIFO) 302.

도 4를 참조하면, 본 발명의 제 2 실시예에 따른 유토피아 인터페이스는 상기 제 1 실시예에서 설명한 선입 선출기(FIFO)(302)와 유토피아 제어기(301)가 하나의 디바이스로 구현된 구조를 갖는다.Referring to FIG. 4, the utopia interface according to the second embodiment of the present invention has a structure in which the first-in first-out (FIFO) 302 and the utopia controller 301 described in the first embodiment are implemented as one device. .

따라서 제 2 실시예에 따른 유토피아 인터페이스는 ATM 계층 장치(400)와, 물리 계층 장치(402)와, 상기 ATM 계층 장치(400)와 물리 계층 장치(402)간에 데이터를 송/수신할 수 있도록 데이터 전송 속도를 조절하는 선입 선출기/유토피아 제어기(401)로 구성된다.Accordingly, the utopia interface according to the second embodiment provides data for transmitting / receiving data between the ATM layer device 400, the physical layer device 402, and the ATM layer device 400 and the physical layer device 402. It consists of a first-in, first-out / utopia controller 401 that adjusts the transmission speed.

이와 같이 도 3 내지 도 4에 나타낸 유토피아 인터페이스의 동작을 도 5 및 도 6을 참조하여 설명한다.Thus, the operation of the utopia interface shown in Figs. 3 to 4 will be described with reference to Figs.

본 발명에 따른 유토피아 인터페이스는 ATM 계층 장치에서 물리 계층 장치로 데이터 흐름이 이루어지는 '유토피아 송신 모드'와 물리 계층 장치에서 ATM 계층 장치로 데이터 흐름이 이루어지는 '유토피아 수신 모드'로 동작한다.The utopia interface according to the present invention operates in a utopia transmission mode in which data flows from an ATM layer device to a physical layer device, and in a utopia reception mode in which data flows from a physical layer device to an ATM layer device.

도 5는 본 발명에 따른 유토피아 인터페이스에서 유토피아 송신 모드시의 신호 흐름도이고, 도 6은 본 발명에 따른 유토피아 인터페이스에서 유토피아 수신 모드시의 신호 흐름도이다.5 is a signal flowchart in a utopia transmission mode in the utopia interface according to the present invention, and FIG. 6 is a signal flowchart in a utopia reception mode in the utopia interface in accordance with the present invention.

상기 도 5 내지 도 6에 나타낸 유토피아 송신 모드 및 유토피아 수신 모드시의 신호 흐름도는 상기 도 3 내지 도 4에 나타낸 유토피아 인터페이스에 모두 해당된다. 또한 본 발명에 따른 선입 선출기(FIFO)는 이중 동기 선입 선출기(Dual sync FIFO)로서 유토피아 송신 모드시에는 선입 선출기A(FIFO A)로 동작하고, 유토피아 수신 모드시에는 선입 선출기B(FIFO B)로 동작한다.The signal flow diagrams in the utopia transmission mode and the utopia reception mode shown in FIGS. 5 to 6 correspond to the utopia interface shown in FIGS. 3 to 4. In addition, the first-in first-out (FIFO) according to the present invention is a dual sync first-in first-out (FIFO) is operated as a first-in first-out A (FIFO A) in the utopia transmission mode, the first-in first-out B (in the utopia reception mode) It works as FIFO B).

우선 도 5를 참조하여 유토피아 인터페이스의 유토피아 송신 모드의 동작을 설명한다.First, the operation of the utopia transmission mode of the utopia interface will be described with reference to FIG. 5.

먼저 ATM 계층 장치(500)에서 물리 계층 장치(503)로 클럭 신호(ATM_TxClk)를 발생한다(S500). 이 클럭 신호(ATM_TxClk)는 ATM 계층 장치(500)에서 유토피아 제어기(501)와 이중 동기 선입 선출기(FIFO)(502)의 선입 선출기A(FIFO A)에 대한 쓰기 클럭(Write clock)(FIFO_WCLKA)으로 사용된다(S501).First, a clock signal ATM_TxClk is generated from the ATM layer device 500 to the physical layer device 503 (S500). This clock signal ATM_TxClk is a write clock FIFO_WCLKA from the ATM layer apparatus 500 to the FIFO A of the utopia controller 501 and the dual synchronous first-in first-out (FIFO) 502. (S501).

이어 상기 ATM 계층 장치(500)는 송신할 데이터가 발생하면, 유토피아 제어기(501)로 TxEnb* 신호를 발생한다(S502). 이 TxEnb* 신호는 평상시 하이(High)값을 유지한다.Subsequently, when data to be transmitted is generated, the ATM layer apparatus 500 generates a TxEnb * signal to the utopia controller 501 (S502). This TxEnb * signal is normally kept high.

그러면 유토피아 제어기(501)는 선입 선출기A(FIFO A)가 포화 상태인지를 체크하고(S503), 포화 상태가 아닐 때에는 ATM 계층 장치(500)로는 데이터의 수신 가능함을 알리는 TxCLAV 신호를 발생하고(S504) 선입 선출기A(FIFO A)로는 WENA* 신호(Low)를 발생한다(S505). 여기서 선입 선출기A(FIFO A)는 유토피아 제어기(501)가 포화 상태 여부를 체크할 때에 PAFA* 신호를 하이(High)로 발생하여 포화 상태가 아님을 알린다. 이 때 PAFA* 신호에서 사용자가 포화 플랙(Full flag)이 설정되는 임계값을 셀 크기 또는 바이트 단위로 설정함으로써 ATM 계층 장치(500)와 물리 계층 장치(503)간 데이터 흐름 제어를 셀-레벨 핸드 쉐이크 또는 옥텟-레벨 핸드 쉐이크 중 어느 하나로 실시되도록 조정할 수 있다.Then, the utopia controller 501 checks whether the first-in, first-out A (FIFO A) is saturated (S503), and if not, generates a TxCLAV signal indicating that data can be received by the ATM layer apparatus 500 ( S504) The WENA * signal Low is generated by the first-in first-out A (FIFO A) (S505). Here, the first-in, first-out A (FIFO A) generates a PAFA * signal high when the utopia controller 501 checks whether the saturation state is notified. At this time, the cell-level hand control of data flow control between the ATM layer apparatus 500 and the physical layer apparatus 503 is set by the user in PAPA * signal, the threshold value at which the saturation flag is set in cell size or byte unit. It can be adjusted to perform either a shake or an octet-level handshake.

상기 유토피아 제어기(501)로부터 TxCLAV 신호를 수신한 ATM 계층 장치(500)는 TxSOC 신호를 유토피아 제어기(501) 및 선입 선출기A(FIFO A)(502)로 발생하여 셀의 전송 시작을 알리고, 셀 데이터를 전송한다(S506, S507).Upon receipt of the TxCLAV signal from the utopia controller 501, the ATM layer apparatus 500 generates a TxSOC signal to the utopia controller 501 and the first-in first-out A (FIFO A) 502 to inform the start of cell transmission. The data is transmitted (S506, S507).

이와 같은 과정에 따라 선입 선출기A(FIFO A)(501)에 셀 데이터가 저장되고, 이 후 선입 선출기A(FIFO A)(501)로부터 자신이 비어 있지 않음을 알리는 PAEA* 신호(High)를 수신한 유토피아 제어기(501)는 물리 계층 장치(503)로 TxENB* 신호를 발생하여 전송할 셀 데이터가 있음을 알린다(S510, S511). 이 때 사용되는 FIFO_RCLKA 클럭 신호는 FIFO_WCLKA를 반전하여 얻으며, 이 FIFO_RCLKA 클럭 신호와 PHY_TxCLK 신호를 동기하여 사용한다(S508, S509).According to this process, the cell data is stored in the first-in first-out A (FIFO A) 501, and then the PAEA * signal (High) indicating that it is not empty from the first-in first-out A (FIFO A) 501. Receiving the Utopia controller 501 generates a TxENB * signal to the physical layer device 503 to inform that there is cell data to be transmitted (S510 and S511). The FIFO_RCLKA clock signal used at this time is obtained by inverting FIFO_WCLKA, and the FIFO_RCLKA clock signal and the PHY_TxCLK signal are used in synchronization (S508 and S509).

이 후 유토피아 제어기(501)로부터 TxENB* 신호를 수신한 물리 계층 장치(503)는 셀 데이터의 수신 가능함을 알리는 TxCLAV 신호를 유토피아제어기(501)로 발생한다(S512).Thereafter, the physical layer device 503 that receives the TxENB * signal from the utopia controller 501 generates a TxCLAV signal to the utopia controller 501 indicating that the cell data can be received (S512).

그러면 유토피아 제어기(501)는 TxCLAV 신호를 수신한 후, 선입 선출기A(FIFO A)(502)에 RENA* 신호를 발생하여 물리 계층 장치(503)가 선입 선출기A(FIFO A)로부터 셀 데이터를 수신하도록 한다(S513, S514, S515). 이 때 선입 선출기A(FIFO A)(502)는 셀 데이터를 물리 계층 장치(503)로 전송함을 알리는 TxSOC 신호를 유토피아 제어기(501)와 물리 계층 장치(503)에 전송한다.Then, after receiving the TxCLAV signal, the utopia controller 501 generates a RENA * signal to the first-in first-out A (FIFO A) 502 so that the physical layer device 503 receives the cell data from the first-in first-out A (FIFO A). To receive (S513, S514, S515). At this time, the FIFO A 502 transmits a TxSOC signal to the utopia controller 501 and the physical layer device 503 indicating that the cell data is transmitted to the physical layer device 503.

지금부터는 도 6을 참조하여 유토피아 인터페이스의 유토피아 수신 모드의 동작을 설명한다.The operation of the utopia reception mode of the utopia interface will now be described with reference to FIG. 6.

먼저 ATM 계층 장치(600)에서 물리 계층 장치(603)로 클럭 신호(ATM_RxClk)를 발생한다(S600). 이 클럭 신호(ATM_RxClk)는 ATM 계층 장치(600)에서 유토피아 제어기(601)와 이중 동기 선입 선출기(FIFO)(602)의 선입 선출기B(FIFO B)에 대한 쓰기 클럭(Write clock)(FIFO_WCLKA)으로 사용된다(S601).First, a clock signal ATM_RxClk is generated from the ATM layer device 600 to the physical layer device 603 (S600). This clock signal ATM_RxClk is a write clock FIFO_WCLKA for the utofo controller 601 and the FIFO B of the dual synchronous first-in first-out (FIFO) 602 in the ATM layer device 600. (S601).

이어 상기 물리 계층 장치(603)는 송신할 데이터가 발생하면, 유토피아 제어기(601)로 RxCLAV 신호를 발생한다(S602). 이 RxCLAV 신호는 평상시 로우(Low)값을 유지한다.Subsequently, when the data to be transmitted is generated, the physical layer device 603 generates an RxCLAV signal to the utopia controller 601 (S602). This RxCLAV signal maintains a low value normally.

그러면 유토피아 제어기(601)는 선입 선출기B(FIFO B)가 포화 상태인지를 체크하고(S603), 포화 상태가 아닐 때에는 물리 계층 장치(603)로는 데이터의 수신 가능함을 알리는 RxENB* 신호를 발생하고(S605), 선입 선출기B(FIFO B)로는 WENB* 신호를 발생한다(S604). 여기서 선입 선출기B(FIFO B)는 유토피아 제어기(601)가 포화 상태 여부를 체크할 때에 PAFB* 신호를 하이(High)로 발생하여 포화 상태가아님을 알린다. 이 때 PAFB* 신호에서 사용자가 포화 플랙(Full flag)이 설정되는 임계값을 셀 크기 또는 바이트 단위로 설정함으로써 ATM 계층 장치(600)와 물리 계층 장치(603)간 데이터 흐름 제어를 셀-레벨 핸드 쉐이크 또는 옥텟-레벨 핸드 쉐이크 중 어느 하나로 실시되도록 조정할 수 있다.Then, the utopia controller 601 checks whether the first-in, first-out B (FIFO B) is saturated (S603), and if it is not saturated, generates a RxENB * signal indicating that the physical layer device 603 can receive data. In step S605, the first-in, first-out selector B (FIFO B) generates a WENB * signal (S604). Here, the first-in, first-out B (FIFO B) generates a PAFB * signal high when the utopia controller 601 checks whether or not the saturation state, indicating that the FIFO B is not saturated. At this time, in the PAFB * signal, the user sets the threshold at which the saturation flag is set in cell size or byte unit to control data flow control between the ATM layer device 600 and the physical layer device 603. It can be adjusted to perform either a shake or an octet-level handshake.

상기 유토피아 제어기(601)로부터 RxENB* 신호를 수신한 물리 계층 장치(603)는 RxSOC 신호를 유토피아 제어기(601) 및 선입 선출기B(FIFO B)(602)로 발생하여 셀의 전송 시작을 알리고, 셀 데이터를 전송한다(S606, S607).Upon receiving the RxENB * signal from the utopia controller 601, the physical layer device 603 generates an RxSOC signal to the utopia controller 601 and the first-in first-out B (FIFO B) 602 to inform the start of cell transmission. Cell data is transmitted (S606, S607).

이 때 사용되는 FIFO_RCLKB 클럭 신호는 FIFO_WCLKB를 반전하여 얻으며, 이 FIFO_RCLKB 클럭 신호와 PHY_RxCLK 신호를 동기하여 사용한다(S608).The FIFO_RCLKB clock signal used at this time is obtained by inverting FIFO_WCLKB, and the FIFO_RCLKB clock signal and the PHY_RxCLK signal are used in synchronization (S608).

이와 같은 과정에 따라 선입 선출기B(FIFO B)(601)에 셀 데이터가 저장되고, 이 후 선입 선출기B(FIFO B)(601)로부터 자신이 비어 있지 않음을 알리는 PAEB* 신호(High)를 수신한 유토피아 제어기(601)는 ATM 계층 장치(600)로 RxCLAV 신호를 발생하여 전송할 셀 데이터가 있음을 알린다(S609, S610).According to this process, the cell data is stored in the first-in first-out B (FIFO B) 601, and thereafter, a PAEB * signal (High) indicating that the first-in first-out B (FIFO B) 601 is not empty. Receiving the Utopia controller 601 generates an RxCLAV signal to the ATM layer apparatus 600 to inform that there is cell data to be transmitted (S609 and S610).

이 후 유토피아 제어기(601)로부터 RxCLAV 신호를 수신한 ATM 계층 장치(600)는 셀 데이터의 수신 가능함을 알리는 RxENB* 신호를 유토피아 제어기(601)로 발생한다(S611).Thereafter, the ATM layer apparatus 600 receiving the RxCLAV signal from the utopia controller 601 generates an RxENB * signal to the utopia controller 601 indicating that cell data can be received (S611).

그러면 유토피아 제어기(601)는 RxENB* 신호를 수신한 후, 선입 선출기B(FIFO B)(602)에 FIFO_RENB* 신호를 발생하여 ATM 계층 장치(600)가 선입 선출기B(FIFO B)로부터 셀 데이터를 수신하도록 한다(S612, S613, S614). 이 때 선입 선출기B(FIFO B)(602)는 셀 데이터를 ATM 계층 장치(600)로 전송함을 알리는RxSOC 신호를 유토피아 제어기(601)와 ATM 계층 장치(600)에 전송한다.Then, the utopia controller 601 receives the RxENB * signal, and then generates a FIFO_RENB * signal to the first-in, first-out selector B (FIFO B) 602 so that the ATM layer device 600 receives a cell from the first-in first-out selector B (FIFO B). Receive data (S612, S613, S614). At this time, the FIFO B 602 transmits an RxSOC signal to the utopia controller 601 and the ATM layer device 600 indicating that the cell data is transmitted to the ATM layer device 600.

도 7은 도 5에 보인 유토피아 송신 모드시의 동작 타이밍도이고, 도 8은 도 6에 보인 유토피아 수신 모드시의 동작 타이밍도이다.FIG. 7 is an operation timing diagram in the utopia transmission mode shown in FIG. 5, and FIG. 8 is an operation timing diagram in the utopia reception mode shown in FIG.

이상의 설명에서와 같이 본 발명에 따른 유토피아 인터페이스 및 그를 이용한 데이터 전송 방법에 따르면 유토피아 인터페이스에 구비되는 선입 선출기들간의 인터페이스를 제어하는 유토피아 제어기를 추가로 구비하므로써 시스템 요구 사항에 따라 선입 선출기의 용량 및 데이터 전송 속도를 조절하여 ATM 계층 장치와 물리 계층 장치간에 데이터를 시스템 요구에 따라 효율적으로 송/수신할 수 있는 효과가 있다.According to the utopia interface and the data transmission method using the same according to the present invention as described above, by further comprising a utopia controller for controlling the interface between the first-in, first-out provided in the utopia interface according to the system requirements By adjusting the data transmission speed, data can be efficiently transmitted / received between ATM layer devices and physical layer devices according to system requirements.

또한 본 발명에 따른 유토피아 인터페이스에 따르면 ATM 계층 장치와 물리 계층 장치간에 데이터 흐름 제어 방식으로 셀-레벨 핸드 쉐이크와 옥텟-레벨 핸드 쉐이크 중 어느 하나를 시스템 환경에 따라 선택적으로 사용할 수 있어 시스템 효율을 증가시키는 효과가 있다.In addition, according to the utopia interface according to the present invention, any one of a cell-level handshake and an octet-level handshake can be selectively used according to a system environment as a data flow control method between an ATM layer device and a physical layer device, thereby increasing system efficiency. It is effective to let.

이상 설명한 내용을 통해 당업자라면 본 발명의 기술 사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다.Those skilled in the art will appreciate that various changes and modifications can be made without departing from the spirit of the present invention.

따라서, 본 발명의 기술적 범위는 실시예에 기재된 내용으로 한정하는 것이 아니라 특허 청구 범위에 의해서 정해져야 한다.Therefore, the technical scope of the present invention should not be limited to the contents described in the examples, but should be defined by the claims.

Claims (3)

ATM 계층 장치와, 상기 ATM 계층 장치와 셀 데이터를 송/수신하는 물리 계층 장치를 포함하여 구성되는 비동기 전송 모드 시스템에 있어서,In the asynchronous transmission mode system comprising an ATM layer device, and a physical layer device for transmitting and receiving cell data with the ATM layer device, 상기 ATM 계층 장치와 물리 계층 장치간에 송/수신되는 셀 데이터를 임시 저장하는 선입 선출기와,A first-in first-out unit for temporarily storing cell data transmitted / received between the ATM layer device and the physical layer device; 상기 ATM 계층 장치와 상기 물리 계층 장치와 상기 선입 선출기를 제어하여 상기 셀 데이터의 전송 속도를 조절하는 유토피아 제어기(301)로 구성되는 것을 특징으로 하는 유토피아 인터페이스.And a utopia controller (301) for controlling the transmission rate of the cell data by controlling the ATM layer device, the physical layer device, and the first-in, first-out. 제 1항에 있어서, 상기 유토피아 제어기는,The method of claim 1, wherein the utopia controller, 상기 비동기 전송 모드 시스템의 비동기 전송 모드 유토피아 인터페이스에서 제공하는 유토피아 신호를 제어하여 상기 이중 모드 선입 선출기를 통해 전송되는 셀 데이터의 양을 조절하는 것을 특징으로 하는 유토피아 인터페이스.And controlling the amount of cell data transmitted through the dual mode first-in-first-out by controlling a utopia signal provided by the asynchronous transmission mode utopia interface of the asynchronous transmission mode system. 비동기 전송 모드 시스템의 ATM 계층 장치와 물리 계층 장치간의 데이터 전송 방법에 있어서,In the data transmission method between the ATM layer device and the physical layer device of the asynchronous transmission mode system, 상기 ATM 계층 장치가 유토피아 제어기로 데이터를 송신할 것을 알리는 제 1 단계와,A first step of informing the ATM layer device to send data to a utopia controller; 상기 유토피아 제어기가 선입 선출기의 상태를 체크하는 제 2 단계와,A second step of checking, by the utopia controller, the state of the first-in, first-out, 상기 선입 선출기가 포화 상태가 아닐 때 상기 유토피아 제어기가 상기 ATM 계층 장치로 데이터의 수신 가능함을 알리는 제 3 단계와,A third step of informing the ATM layer apparatus that the utopia controller is capable of receiving data when the first-in first-out selector is not saturated; 상기 ATM 계층 장치가 상기 선입 선출기로 데이터를 전송하는 제 4 단계와,A fourth step in which the ATM layer device transmits data to the first-in, first-out, 상기 선입 선출기에서 자신이 포화 상태임을 알리는 신호가 수신될 때 상기 유토피아 제어기가 상기 물리 계층 장치로 데이터의 전송을 통지하는 제 5 단계와,A fifth step in which the utopia controller notifies the physical layer device of transmission of data when a signal is received at the first-in, first-out selector indicating that it is saturated; 상기 물리 계층 장치에서 상기 유토피아 제어기로 데이터의 수신 가능함을 알리는 제 6 단계와,A sixth step of informing that the physical layer device can receive data from the utopia controller; 상기 유토피아 제어기가 상기 선입 선출기에 저장되어 있는 데이터를 상기 물리 계층 장치로 전송하는 제 7 단계로 이루어지는 것을 특징으로 하는 유토피아 인터페이스를 이용한 데이터 전송 방법.And a seventh step of transmitting, by the utopia controller, the data stored in the first-in, first-out to the physical layer device.
KR10-1999-0067257A 1999-12-30 1999-12-30 UTOPIA interface and Method for transport data using the same KR100379386B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-1999-0067257A KR100379386B1 (en) 1999-12-30 1999-12-30 UTOPIA interface and Method for transport data using the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-1999-0067257A KR100379386B1 (en) 1999-12-30 1999-12-30 UTOPIA interface and Method for transport data using the same

Publications (2)

Publication Number Publication Date
KR20010059730A KR20010059730A (en) 2001-07-06
KR100379386B1 true KR100379386B1 (en) 2003-04-10

Family

ID=19634375

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-1999-0067257A KR100379386B1 (en) 1999-12-30 1999-12-30 UTOPIA interface and Method for transport data using the same

Country Status (1)

Country Link
KR (1) KR100379386B1 (en)

Also Published As

Publication number Publication date
KR20010059730A (en) 2001-07-06

Similar Documents

Publication Publication Date Title
US8867573B2 (en) Transferring data between asynchronous clock domains
JP3819484B2 (en) Apparatus and method for packetizing and segmenting MPEG packets
US7639707B2 (en) Variable size FIFO memory
EP0949839B1 (en) ATM cell transmission system
US5982772A (en) Cell interface block partitioning for segmentation and re-assembly engine
JP2005518018A5 (en)
JPH09214527A (en) Network interface controller
US6516361B2 (en) Method of and apparatus for capturing and processing continuous media-based data streams transmitted over an IEEE 1394 serial bus
KR970056414A (en) ATM layer function processing device having an extended structure
US6356557B1 (en) Hot insertable UTOPIA interface with automatic protection switching for backplane applications
JP2001211228A (en) Telephone terminal
TW546564B (en) Method and arrangement to effectively retrieve data from a buffer
KR100379386B1 (en) UTOPIA interface and Method for transport data using the same
US7286570B2 (en) High speed sequenced multi-channel bus
US6408012B1 (en) Signal processing circuit
US7515598B2 (en) Configurable transmit and receive system interfaces for a network device
US7843945B2 (en) Interfacing of circuits in an integrated electronic circuit
KR100335692B1 (en) Method for multiplexing in asynchronous transfer mode cell by using first in first out
US7215673B2 (en) Multiplexing and demultiplexing method and apparatus
KR200258690Y1 (en) Memory Bus System For Packet Data Processing
EP0849916A3 (en) Switching system comprising distributed elements allowing attachment to lines adapters
KR970002748B1 (en) Inner cell generator in atm switch
US6367026B1 (en) Unbalanced clock tree for a digital interface between an IEEE 1394 serial bus system and a personal computer interface (PCI)
KR100489038B1 (en) Cell Routing Apparatus and Method in Base Station Channel
KR100387131B1 (en) Method and Device for Matching Cell in Asynchronous Transfer Mode Switching Exchange

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090302

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee