KR100374219B1 - Differential amplifier of an integrated semiconductor circuit - Google Patents
Differential amplifier of an integrated semiconductor circuit Download PDFInfo
- Publication number
- KR100374219B1 KR100374219B1 KR10-2000-0028678A KR20000028678A KR100374219B1 KR 100374219 B1 KR100374219 B1 KR 100374219B1 KR 20000028678 A KR20000028678 A KR 20000028678A KR 100374219 B1 KR100374219 B1 KR 100374219B1
- Authority
- KR
- South Korea
- Prior art keywords
- terminal
- differential amplifier
- well
- substrate
- source
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 9
- 239000000758 substrate Substances 0.000 claims abstract description 24
- 230000002411 adverse Effects 0.000 abstract description 3
- 230000000694 effects Effects 0.000 description 11
- 230000008878 coupling Effects 0.000 description 2
- 238000010168 coupling process Methods 0.000 description 2
- 238000005859 coupling reaction Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 240000006829 Ficus sundaica Species 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 230000015654 memory Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
- H01L29/78612—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device for preventing the kink- or the snapback effect, e.g. discharging the minority carriers of the channel region for preventing bipolar effect
- H01L29/78615—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device for preventing the kink- or the snapback effect, e.g. discharging the minority carriers of the channel region for preventing bipolar effect with a body contact
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind
- H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
- H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
Abstract
본 발명은 두 개의 입력 트랜지스터들(T1, T2), 전류원(30) 및 부하 소자(20)를 가지는 차동 증폭기를 포함하는 집적 반도체 회로에 관한 것이다. NMOS형 하나의 입력 트랜지스터(T1, T2)는 p 도전형 기판(Sp)의 일부에 형성된 p 도전형 웰(Wp)에 배치된다. 웰(Wp)은 기판(Sp)으로부터 전기적으로 절연된다. 웰(Wp)은 소스 단자(S)에 연결된 웰 단자(B)를 갖는다. 웰 단자(B)와 소스 단자(S) 사이의 전위 차를 제거함으로써, 트랜지스터(T1, T2)의 스위칭 동작 및 이에 따른 차동 증폭기(10)의 스위칭 동작에 악영향을 미치지 않는다.The present invention relates to an integrated semiconductor circuit comprising a differential amplifier having two input transistors (T1, T2), a current source 30 and a load element 20. One of the NMOS type input transistors T1 and T2 is disposed in the p conductivity type well Wp formed in a part of the p conductivity type substrate Sp. Well Wp is electrically insulated from substrate Sp. The well Wp has a well terminal B connected to the source terminal S. By removing the potential difference between the well terminal B and the source terminal S, the switching operation of the transistors T1 and T2 and thus the switching operation of the differential amplifier 10 are not adversely affected.
Description
본 발명은 두 개의 입력 트랜지스터들, 전류원 및 부하 소자로 이루어진 차동 증폭기를 구비한 집적 반도체 회로에 관한 것이다.The present invention relates to an integrated semiconductor circuit having a differential amplifier consisting of two input transistors, a current source and a load element.
집적 회로에서, 차동 증폭기들은 일반적으로 여러 분야에 사용될 수 있다. 특히, 최신 반도체 메모리 모듈들은 더욱 새로운 기술들 때문에 낮은 내부 공급 전원들을 필요로 한다. 이전에 사용된, 입력 수신기라고 하는, 인버터 형태인 입력 신호 증폭기들은 감소된 공급 전압 범위 내에서 아주 만족스럽게 동작될 수 없는데, 왜냐하면 몇몇 경우에 있어서 신호 변화가 더 이상 신뢰할 만한 수준으로 검출되지 않기 때문이다. 차동 증폭기의 기본 설계는 인버터와 유사하게 고 입력 저항을 가진다. 차동 증폭기는 심지어 의도된 대로 낮은 내부 공급 전압들로 동작되기 때문에, 입력 수신기로서 사용될 수 있다. 차동 증폭기는 가변 입력 신호를 검출하고, 바람직하게는 이 입력 신호를 증폭시키는 기능을 한다.In integrated circuits, differential amplifiers can generally be used in many applications. In particular, the latest semiconductor memory modules require low internal supply power supplies due to newer technologies. Inverter-type input signal amplifiers, previously called input receivers, cannot operate very satisfactorily within a reduced supply voltage range because in some cases the signal change is no longer detected at a reliable level. to be. The basic design of the differential amplifier has a high input resistance, similar to an inverter. The differential amplifier can even be used as an input receiver because it operates with low internal supply voltages as intended. The differential amplifier detects the variable input signal and preferably functions to amplify the input signal.
차동 증폭기들의 다양한 설계들은 특히, 공지된 형태의 동일한 기본 회로를 가진다. 상기 기본 회로는 두 개의 입력 트랜지스터들, 하나의 전류원 및 하나의 능동 또는 수동 부하를 포함한다. 두 개의 입력 트랜지스터들에 존재하는 입력 신호들 사이의 전위 차는 차동 증폭기의 출력 전위를 변화시킨다. 입력 트랜지스터들은 일반적으로 NMOS 기술을 이용해서 설계된다. PMOS 트랜지스터들과 비교해서, 상기 입력 트랜지스터들은 일반적으로 더 높은 이득을 얻고 공간을 덜 차지한다.Various designs of differential amplifiers in particular have the same basic circuit of known type. The basic circuit includes two input transistors, one current source and one active or passive load. The potential difference between the input signals present in the two input transistors changes the output potential of the differential amplifier. Input transistors are typically designed using NMOS technology. Compared to PMOS transistors, the input transistors generally gain higher gains and take up less space.
DRAM형 반도체 메모리들에 있어서, 특히 차동 증폭기들은 이전에는 주로 신호 발생기들로써 사용되었다. 일반적으로, 신호 발생기들은 동작되는 동안 비교적 작은 입력 신호 전위 변동들을 갖는다. 이와는 달리, 입력 수신기의 동작 동안에는 더 높은 입력 신호 전위 변동들이 일반적으로 관찰될 수 있다.In DRAM-type semiconductor memories, especially differential amplifiers were previously used primarily as signal generators. In general, signal generators have relatively small input signal potential variations during operation. Alternatively, higher input signal potential variations can generally be observed during operation of the input receiver.
NMOS 트랜지스터들은 일반적으로 p 도전형으로 도핑된 베이스를 가진 기판으로 형성된다. 따라서, 각기 n 도전형으로 도핑된 드레인 단자들 및 소스 단자들을 가진 영역들과 게이트 단자들을 가진 채널이 배치된다. 채널 아래의 기판은 종종 트랜지스터의 제 4 단자를 포함하고, 이를 벌크라고 한다. 이 전극은 게이트의 전극과 유사한 제어 동작을 갖는다. 일반적으로, 이 전극의 제어 동작은 이용되지 않고, 벌크와 소스 전극이 동일한 전위에 연결된다.NMOS transistors are generally formed of a substrate having a base doped with a p conductivity type. Thus, a channel having gate terminals and regions with drain terminals and source terminals respectively doped with n conductivity type are arranged. The substrate under the channel often includes the fourth terminal of the transistor, which is called bulk. This electrode has a control operation similar to that of the gate. In general, the control operation of this electrode is not used, and the bulk and source electrodes are connected to the same potential.
NMOS 트랜지스터가 형성되는 기판은 일반적으로 집적 회로의 고정된 기준 접지 전위에 연결된다. 만일 트랜지스터가 집적 회로의 기판의 나머지 부분과 전기적으로 절연되지 않는다면, 벌크 단자도 마찬가지로 기준 접지 전위 상태일 것이다. 제어 효과를 방지하기 위하여, 상기 설명에 따라, 소스 전극의 단자도 마찬가지로 기준 접지 전위에 연결되야 한다. 만일 입력 트랜지스터의 게이트 단자에 연결된 차동 증폭기의 입력 신호가 비교적 높은 전위 변동을 갖는다면, 게이트와 소스 전극들 사이의 용량성 커플링 때문에, 증가된 전위 차들도 마찬가지로 차동 증폭기의 전류원에 연결된 상기 트랜지스터의 소스 단자에서 관찰될 수 있다. 벌크 단자는 고정된 기준 접지 전위에 연결되기 때문에, 벌크 단자와 소스 단자 사이의 증가된 전위 차들이 생성된다. 이 효과는 또한 벌크-소스 효과(몸체 효과; body effect)로 언급된다. 트랜지스터의 문턱 전압은 벌크-소스 효과의 결과로 변한다. 예를 들어 입력 트랜지스터의 순간적인 동작의 변화 때문에, 이것은 차동 증폭기의 스위칭 동작에 악영향을 미친다.The substrate on which the NMOS transistor is formed is generally connected to a fixed reference ground potential of the integrated circuit. If the transistor is not electrically isolated from the rest of the substrate of the integrated circuit, the bulk terminal will likewise be at reference ground potential. In order to prevent the control effect, according to the above description, the terminal of the source electrode should likewise be connected to the reference ground potential. If the input signal of the differential amplifier connected to the gate terminal of the input transistor has a relatively high potential variation, because of the capacitive coupling between the gate and source electrodes, the increased potential differences are likewise of the transistor connected to the current source of the differential amplifier. Can be observed at the source terminal. Since the bulk terminal is connected to a fixed reference ground potential, increased potential differences between the bulk terminal and the source terminal are created. This effect is also referred to as bulk-source effect (body effect). The threshold voltage of the transistor changes as a result of the bulk-source effect. For example, due to the instantaneous change in the operation of the input transistor, this adversely affects the switching operation of the differential amplifier.
본 발명의 목적은 바람직하지 않은 스위칭 동작이 감소되는 차동 증폭기를 가지는 회로 장치를 제공하는 것이다.It is an object of the present invention to provide a circuit arrangement having a differential amplifier in which undesirable switching operation is reduced.
도 1은 차동 증폭기의 기본 구조를 도시한다.1 shows the basic structure of a differential amplifier.
도 2는 도 1의 NMOS 입력 트랜지스터의 단면도를 도시한다.FIG. 2 shows a cross-sectional view of the NMOS input transistor of FIG. 1.
도 3은 절연된 입력 트랜지스터를 가진 차동 증폭기의 구조를 도시한다.3 shows the structure of a differential amplifier with an isolated input transistor.
도 4는 도 3의 절연된 NMOS 입력 트랜지스터의 단면도를 도시한다.4 illustrates a cross-sectional view of the isolated NMOS input transistor of FIG. 3.
*도면의 주요부분에 대한 부호 설명** Description of symbols on the main parts of the drawings *
1 : 입력 신호 2 : 기준 전위1: input signal 2: reference potential
4 : 출력 신호 10 : 차동 증폭기4: output signal 10: differential amplifier
20 : 부하 소자 30 : 전류원20: load element 30: current source
V1 : 내부 공급 전위V1: internal supply potential
본 발명의 목적은 청구범위 제 1항의 특징부에 따른 반도체 회로에 의해 달성된다. 바람직한 설계들 및 개선점들은 종속항에서 특징지어진다.The object of the invention is achieved by a semiconductor circuit according to the features of claim 1. Preferred designs and improvements are characterized in the dependent claims.
반도체 회로는 전술한 기본 회로 내에 차동 증폭기를 갖는다. 적어도 하나의 NMOS형 입력 트랜지스터가 p 도전형 웰(well) 내에 형성되고, 상기 웰은 마찬가지로 p 도전형의 기판의 일부에 형성된다. 각각 드레인 및 소스 단자들을 가진 영역들과 두 영역들 사이의 채널이 웰에 배치된다. 기판으로부터 전기적으로 절연된 웰은 소스 단자에 연결되는 웰 단자를 갖는다. 이것은 벌크 단자의 전위가 소스 단자의 전위와 동일하여, 벌크-소스 효과를 방지하도록 한다.The semiconductor circuit has a differential amplifier in the basic circuit described above. At least one NMOS type input transistor is formed in a p conductive well, which is likewise formed in a portion of a p conductive substrate. Regions with drain and source terminals, respectively, and a channel between the two regions are disposed in the well. The wells electrically isolated from the substrate have well terminals connected to the source terminals. This allows the potential of the bulk terminal to be the same as that of the source terminal, thereby preventing the bulk-source effect.
입력 트랜지스터의 소스 단자는 차동 증폭기의 기본 회로내의 전류원에 연결되기 때문에, 소스 단자는 집적 회로의 고정된 기준 접지 전위에 연결되지는 않는다. 이와는 반대로, 집적 회로의 기판은 일반적으로 기준 접지 전위에 고정적으로 연결된다. 따라서, 기판으로부터 벌크 단자와 함께 해당 입력 트랜지스터를 전기적으로 절연시키는 것이 필요하다. 이것은 트랜지스터의 벌크 단자를 소스 단자에 연결할 수 있게 한다.Since the source terminal of the input transistor is connected to the current source in the basic circuit of the differential amplifier, the source terminal is not connected to the fixed reference ground potential of the integrated circuit. In contrast, substrates of integrated circuits are generally fixedly connected to a reference ground potential. Therefore, it is necessary to electrically insulate the corresponding input transistor together with the bulk terminal from the substrate. This allows the bulk terminal of the transistor to be connected to the source terminal.
본 발명은 차동 증폭기들이 사용되는 원하는 모든 반도체 회로들에 적합하다. 일반적으로, 이러한 방식으로 기판으로부터 절연된 NMOS 트랜지스터들은 트랜지스터들의 소스 단자들에서 상대적으로 큰 전위 변동들이 관찰될 수 있는 회로들에 바람직하게 사용될 수 있다. 전술된 바와 같이, 이러한 회로들은 입력 수신기로써 사용된 차동 증폭기를 포함한다. 입력 신호들의 단자들에서 크게 변동되는 전위들은 벌크-소스 효과를 일으키지 않고, 따라서 차동 증폭기의 스위칭 동작에 악영향을 주지는 않는다.The present invention is suitable for all desired semiconductor circuits in which differential amplifiers are used. In general, NMOS transistors insulated from the substrate in this manner can be preferably used in circuits where relatively large potential variations can be observed at the source terminals of the transistors. As mentioned above, these circuits include a differential amplifier used as an input receiver. Potentials that vary greatly at the terminals of the input signals do not cause a bulk-source effect and therefore do not adversely affect the switching operation of the differential amplifier.
본 발명은 도면을 참조로 아래에 더 상세히 설명된다.The invention is explained in more detail below with reference to the drawings.
도 1은 입력 트랜지스터들(T1, T2), 전류원(30), 및 전류 미러 형태의 부하 소자(20)로 이루어진 차동 증폭기(10)의 기본 회로를 도시한다. 차동 증폭기(10)는 부하 소자(20)를 통해서 내부 공급 전위(V1)에 연결되고, 전류원(30)을 통해서 집적 회로의 기준 접지 전위(GND)에 연결된다. 차동 증폭기(10)의 입력 신호(1)는 입력 트랜지스터(T1)의 게이트 단자(G)에 제공된다; 기준 전위(2)는 예를 들어, 입력 트랜지스터(T2)의 게이트 단자에 인가된다. 차동 증폭기(10)의 출력 신호(4)용 단자는 이 경우 부하 소자(20)와 트랜지스터(T1) 사이에 연결된다.1 shows a basic circuit of a differential amplifier 10 consisting of input transistors T1, T2, a current source 30, and a load element 20 in the form of a current mirror. The differential amplifier 10 is connected to the internal supply potential V1 through the load element 20 and to the reference ground potential GND of the integrated circuit through the current source 30. The input signal 1 of the differential amplifier 10 is provided to the gate terminal G of the input transistor T1; The reference potential 2 is applied to the gate terminal of the input transistor T2, for example. The terminal for the output signal 4 of the differential amplifier 10 is in this case connected between the load element 20 and the transistor T1.
도 2는 도 1에 도시된 트랜지스터(T1 또는 T2)의 단면도를 도시한다. NMOS형 트랜지스터가 도시되며, 상기 트랜지스터는 p 도전형 기판(Sp)으로 구성된다. 영역들(n1, n2)은 각각 트랜지스터의 드레인 단자(D)와 소스 단자(S)에 연결된다. 게이트 단자(G)는 채널(nk) 위에 인가된다. 영역들(n1, n2)은 n 도전형이다. 채널(nk)은 소위 반전층을 형성한다. 아울러, 기판(Sp)은 이 실시예에서 트랜지스터의 벌크 단자(B)에 대응하는 단자를 가진다. 특히 도전성 pn 접합을 통해서 와전류가 생기지 않도록, 기판(Sp)은 집적 회로의 고정된 기준 접지 전위(GND)에 연결된다.FIG. 2 shows a cross-sectional view of the transistor T1 or T2 shown in FIG. 1. An NMOS transistor is shown, which is composed of a p-conductive substrate Sp. The regions n1 and n2 are connected to the drain terminal D and the source terminal S of the transistor, respectively. The gate terminal G is applied over the channel nk. Regions n1 and n2 are of n conductivity type. The channel nk forms a so-called inversion layer. In addition, the substrate Sp has a terminal corresponding to the bulk terminal B of the transistor in this embodiment. In particular, the substrate Sp is connected to a fixed reference ground potential GND of the integrated circuit so that no eddy current is generated through the conductive pn junction.
만일, 도 1에서, 동작하는 동안 입력 신호(1)가 높은 전위 변동을 가지며, 노드(k)도 마찬가지로 입력 트랜지스터(T1)의 게이트 전극과 소스 전극 사이의 용량성 커플링에 의하여 비교적 높은 전위 변동을 가진다. 트랜지스터의 벌크 단자(B)는 고정된 기준 접지 전위(GND)에 연결되기 때문에, 벌크 단자와 소스 단자(S) 사이에 전압 크기가 0 이상인 전위(UBS)가 관찰될 수 있다. 이러한 벌크 단자와 소스 단자들 사이의 전위 차는 상기 벌크-소스 효과를 가져온다.1, the input signal 1 has a high potential variation during operation, and the node k likewise has a relatively high potential variation by capacitive coupling between the gate electrode and the source electrode of the input transistor T1. Has Since the bulk terminal B of the transistor is connected to a fixed reference ground potential GND, a potential UBS having a voltage magnitude of 0 or more can be observed between the bulk terminal and the source terminal S. FIG. This potential difference between the bulk and source terminals results in the bulk-source effect.
도 3은 기본 구조가 도 1의 차동 증폭기의 기본 구조에 상응하는 차동 증폭기(10)를 도시한다. 도 1과는 달리, 트랜지스터들(T1, T2)의 벌크 단자들은 각각 소스 단자에 연결된다.FIG. 3 shows a differential amplifier 10 whose basic structure corresponds to the basic structure of the differential amplifier of FIG. 1. Unlike in FIG. 1, the bulk terminals of the transistors T1 and T2 are each connected to a source terminal.
도 3에서 사용된 트랜지스터들(T1 또는 T2) 중 하나가 도 4에 단면도로 도시된다. NMOS 트랜지스터는 더 이상 기판(Sp)에 직접 배치되지 않고, 기판(Sp)의 일부에 형성된 p 도전형 웰(Wp)에 배치된다. 웰(Wp)은 절연층(I)에 의해 기판(Sp)으로부터 전기적으로 절연된다. 절연층(I)은 n 도전형이고 내부 공급 전위(V1)에 연결된다. 이것은 NMOS 트랜지스터의 벌크 단자(B)를 집적 회로의 기판(Sp)의 기판 단자(SA)로부터 절연시킬 수 있게 한다. 또한, 기판(Sp)은 고정된 기준 접지 전위(GND)에 연결된다. 웰(Wp)의 전위가 트랜지스터의 소스 단자(S)의 전위와 같게 하기 위하여, 웰 단자(B)가 소스 단자(S)에 연결된다. 따라서, 벌크-소스 효과가 효과적으로 방지된다.One of the transistors T1 or T2 used in FIG. 3 is shown in cross section in FIG. 4. The NMOS transistor is no longer disposed directly on the substrate Sp, but is disposed in the p conductive well Wp formed in a portion of the substrate Sp. The well Wp is electrically insulated from the substrate Sp by the insulating layer I. The insulating layer I is of n conductivity type and is connected to the internal supply potential V1. This makes it possible to insulate the bulk terminal B of the NMOS transistor from the substrate terminal SA of the substrate Sp of the integrated circuit. In addition, the substrate Sp is connected to a fixed reference ground potential GND. In order to make the potential of the well Wp equal to the potential of the source terminal S of the transistor, the well terminal B is connected to the source terminal S. Thus, the bulk-source effect is effectively prevented.
본 발명은 벌크-소스 효과를 방지하여 차동 증폭기의 스위칭 동작을 개선하는 효과를 가진다.The present invention has the effect of improving the switching operation of the differential amplifier by preventing the bulk-source effect.
Claims (3)
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE19924151.1 | 1999-05-26 | ||
| DE19924151A DE19924151A1 (en) | 1999-05-26 | 1999-05-26 | Semiconductor integrated circuit with differential amplifier, e.g. for DRAM |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20010007126A KR20010007126A (en) | 2001-01-26 |
| KR100374219B1 true KR100374219B1 (en) | 2003-03-03 |
Family
ID=7909262
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR10-2000-0028678A KR100374219B1 (en) | 1999-05-26 | 2000-05-26 | Differential amplifier of an integrated semiconductor circuit |
Country Status (4)
| Country | Link |
|---|---|
| JP (1) | JP2000353788A (en) |
| KR (1) | KR100374219B1 (en) |
| DE (1) | DE19924151A1 (en) |
| TW (1) | TW478159B (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100745989B1 (en) * | 2005-09-26 | 2007-08-06 | 삼성전자주식회사 | Differential amplifier |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4138782A (en) * | 1976-09-16 | 1979-02-13 | International Business Machines Corporation | Inverter with improved load line characteristic |
-
1999
- 1999-05-26 DE DE19924151A patent/DE19924151A1/en not_active Ceased
-
2000
- 2000-05-23 JP JP2000151401A patent/JP2000353788A/en active Pending
- 2000-05-24 TW TW089110056A patent/TW478159B/en not_active IP Right Cessation
- 2000-05-26 KR KR10-2000-0028678A patent/KR100374219B1/en not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| DE19924151A1 (en) | 2000-12-07 |
| TW478159B (en) | 2002-03-01 |
| JP2000353788A (en) | 2000-12-19 |
| KR20010007126A (en) | 2001-01-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4670706A (en) | Constant voltage generating circuit | |
| US5352935A (en) | Semiconductor integrated circuit device with internal voltage controlling circuit | |
| US4378506A (en) | MIS Device including a substrate bias generating circuit | |
| US6566914B2 (en) | Sense amplifier having reduced Vt mismatch in input matched differential pair | |
| KR100367312B1 (en) | Delay circuit | |
| JP2724872B2 (en) | Input circuit for semiconductor integrated circuit | |
| US8314638B2 (en) | Comparator circuit | |
| KR900008753B1 (en) | Differential amplifier | |
| KR20020036740A (en) | Semiconductor integrated circuit device | |
| US6414521B1 (en) | Sense amplifier systems and methods | |
| KR20000028857A (en) | Delay circuit | |
| EP0771033B1 (en) | Semiconductor integrated circuit with differential circuit | |
| KR100374219B1 (en) | Differential amplifier of an integrated semiconductor circuit | |
| US6713815B2 (en) | Semiconductor device with transistors that convert a voltage difference into a drain current difference | |
| US4042843A (en) | Voltage level adaption in MOSFET chips | |
| US6452827B1 (en) | I/O circuit of semiconductor integrated device | |
| US5436487A (en) | Output circuit having three power supply lines | |
| US5293515A (en) | Amplifier circuit having two inverters | |
| US8134404B2 (en) | Semiconductor device that degrades leak current of a transistor | |
| US6064263A (en) | DTCMOS differential amplifier | |
| KR20010086324A (en) | Integrated circuit with differential amplifier | |
| JPH1032433A (en) | Amplifier | |
| US20230361772A1 (en) | System for controlling leakage current in integrated circuits | |
| KR100244287B1 (en) | Cmosfet | |
| KR100685578B1 (en) | Semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20080128 Year of fee payment: 6 |
|
| LAPS | Lapse due to unpaid annual fee |