KR100371179B1 - 서브 하이웨이 회로의 이상 진단 장치 - Google Patents

Abstract

본 발명은 서브 하이웨이 회로의 이상 진단 장치에 관한 것으로, 종래의 기술에 있어서는 씨피유를 사용하여 시험 패턴을 발생시키고, 그 결과 패턴에 대한 비교도 씨피유를 통해 처리해야 하기 때문에, 타임슬롯의 처리속도를 고려할 때 시험 패턴을 발생시키는 시간이 매우 짧아야 하며 또한, 연속되는 패턴을 실시간으로 비교하는데 어려운 문제점이 있었다. 따라서, 본 발명은 자동 시험패턴 발생기(ATPG : Auto Test Pattern Generator)에 의해 랜덤 패턴을 발생시키고, 그 랜덤 패턴을 타임슬롯에 삽입하여 루핑시킨 결과패턴에 대한 체크섬(CheckSum)을 계산하여 간단히 비교함으로써, 정확하고 빠른 속도로 서브 하이웨이 회로의 이상을 진단할 수 있도록 하는 효과가 있다.

Description

서브 하이웨이 회로의 이상 진단 장치{ERROR CHECKING APPARATUS OF SUB HIGHWAY CIRCUIT}

본 발명은 서브 하이웨이 회로의 이상 진단 장치에 관한 것으로, 특히 전자 교환기의 서브 하이웨이(SHW : Sub High Way) 회로에서 랜덤 패턴과 시험결과 패턴에 대한 체크섬(CheckSum)을 계산하여 비교함으로써 보드의 이상 여부를 진단할 수 있도록 하는 서브 하이웨이 회로의 이상 진단 장치에 관한 것이다.

도1은 종래 서브 하이웨이 회로의 이상 진단을 위한 장치의 개략적인 구성을 보인 블록도로서, 이에 도시된 바와 같이 수신되는 서브 하이웨이(RX_SHW)를 시험하기 위한 8비트의 시험 패턴 발생 및 루핑(looping)되어 수신되는 시험 패턴과의 비교를 수행하는 씨피유(CPU)(1)와; 상기 씨피유(1)에서 발생한 시험 패턴을 임의의 타임슬롯(TS0)에 삽입하고, 수신되는 서브 하이웨이(RX_SHW) 대신 상기 시험 패턴이 삽입된 타임슬롯을 멀티플렉싱하여 출력하는 시험 패턴 멀티플렉서부(2)와; 시스템 내부 각 구성부의 루프를 돌아 수신되는 타임슬롯에서 상기 시험 패턴이 삽입된 타임슬롯(TS0)을 추출하고 그에 포함된 시험 패턴을 검출하여 씨피유(1)에 출력하는 시험 패턴 디멀티플렉서부(3)로 구성된다.

이때, 상기 시험 패턴 멀티플렉서부(2)에서 출력되는 타임슬롯(TS0)은 운용자의 시험 경로 설정 상태에 따라서 시스템의 특정 보드를 통과하도록 루핑할 수도 있고, 교환기 스위치를 거쳐 루핑되도록 할수도 있다.

따라서, 상기 도1은 임의의 보드를 루핑 경로로 설정한 경우의 예를 보인 것으로,시험 패턴이 삽입된 타임슬롯(TS0)이 임의의 서브 하이웨이 회로(SHW 회로)에 삽입되고, 그 서브 하이웨이 회로에서 임의의 구성 블록(SHW1)을 지나 체크 인에이블 신호(CHK_EN)에 의해 3-스테이트 버퍼(BUF1)에서 다시 루핑되어 테스트 장치에 입력되도록 구성되어 있다.

이때, 상기 시험 패턴은 32개의 타임슬롯을 포함하고 있는 1프레임에서 시험 패턴 멀티플렉서부(2)를 통해 시험하고자 하는 1개의 타임슬롯(상기 실시예에서는 0번 타임슬롯을 예로하고, TS0로 표기함)에 시험 패턴을 삽입하고, 루핑되어 입력되는 1프레임의 타임슬롯에서 시험 패턴 디멀티플렉서부(3)를 통해 상기 시험 패턴이 삽입된 타임슬롯(TS0)을 추출하고, 그 타임슬롯에 포함되어 있는 시험 패턴을 검출하여 씨피유(1)에 출력한다.

참고로, 여기서 1개의 타임슬롯은 64Kbps의 비트율을 가지며, 이러한 타임슬롯 32개를 1프레임으로 하여 서브 하이웨이를 구성한다.

따라서, 하나의 서브 하이웨이는 2Mbps(32타임슬롯×64Kbps)의 비트율을 가지는 음성 및 데이터 패킷 등의 경로가 된다.

이에 따라, 상기 루핑된 시험 패턴을 입력받은 씨피유(1)는 그 패턴과 처음 생성했던 패턴을 비교하여 같을 경우 이상이 없는 것으로 판단하고, 다를 경우에는 해당 루프에 이상이 있는 것으로 판단하는 것이다.

그러나, 상기에서와 같이 종래의 기술에 있어서는 씨피유를 사용하여 시험 패턴을 발생시키고, 그 결과 패턴에 대한 비교도 씨피유를 통해 처리해야 하기 때문에, 타임슬롯의 처리속도를 고려할 때 시험 패턴을 발생시키는 시간이 매우 짧아야 하며 또한, 연속되는 패턴을 실시간으로 비교하는데 어려운 문제점이 있었다.

따라서, 본 발명은 상기와 같은 종래의 문제점을 해결하기 위하여 창출한 것으로, 자동 시험패턴 발생기(ATPG : Auto Test Pattern Generator)에 의해 랜덤 패턴을 발생시키고, 그 랜덤 패턴과 이를 타임슬롯에 삽입하여 루핑시킨 결과패턴에 대한 체크섬(CheckSum)을 계산하여 간단히 비교함으로써, 빠른 속도로 서브 하이웨이 회로의 이상을 진단할 수 있도록 하는 서브 하이웨이 회로의 이상 진단 장치를 제공함에 그 목적이 있다.

도1은 종래 서브 하이웨이 회로의 이상 진단을 위한 장치의 개략적인 구성을 보인 블록도.

도2는 본 발명에 의한 서브 하이웨이 회로 이상 진단 장치의 구성을 보인 블록도.

도3은 상기 도2에서 체크섬 발생기 및 체크섬 비교기의 상세한 구성예를 보인 회로도.

도4는 본 발명 서브 하이웨이 회로 이상 진단 장치의 각 구성부에서 출력되는 신호의 타이밍도.

***도면의 주요 부분에 대한 부호의 설명***

100 : 자동 시험패턴 발생기 200 : 시험 패턴 멀티플렉서부

300 : 체크섬 발생기 400 : 체크섬 비교기

이와 같은 목적을 달성하기 위한 본 발명은, 선형 궤환 시프트레지스터(LFSR : Linear Feedback Shift Register)를 이용하여 랜덤한 시험패턴을 발생하는 자동 시험패턴 발생기(ATPG : Auto Test Pattern Generator)와; 상기 자동 시험패턴 발생기에서 발생한 시험 패턴을 임의의 타임슬롯에 삽입하고, 수신되는 서브 하이웨이(RX_SHW) 대신 상기 시험 패턴이 삽입된 타임슬롯을 멀티플렉싱하여 출력하는 시험 패턴 멀티플렉서부와; 시스템 내부 각 구성부의 루프를 돌아 수신되는 타임슬롯에서 상기 시험 패턴이 삽입된 타임슬롯을 추출하고 그에 포함된 시험 패턴을 검출하여 그에 대한 체크섬을 구하고, 또한 상기 자동 시험패턴 발생기에서 발생한 원래의 시험 패턴을 입력받아 그에 대한 체크섬을 구하는 체크섬 발생기와; 상기 체크섬 발생기에서 출력된 각 체크섬을 비교하여 이상 여부를 판단하는 체크섬 비교기로 구성한 것을 특징으로 한다.

이하, 본 발명에 따른 일실시예를 첨부한 도면을 참조하여 상세히 설명하면 다음과 같다.

도2는 본 발명에 의한 서브 하이웨이 회로 이상 진단 장치의 구성을 보인 블록도로서, 선형 궤환 시프트레지스터(LFSR : Linear Feedback Shift Register)를 이용하여 랜덤한 시험패턴을 발생하는 자동 시험패턴 발생기(ATPG : Auto Test Pattern Generator)(100)와; 상기 자동 시험패턴 발생기(100)에서 발생한 시험 패턴을 임의의 타임슬롯(TS0)에 삽입하고, 수신되는 서브 하이웨이(RX_SHW) 대신 상기 시험 패턴이 삽입된 타임슬롯을 멀티플렉싱하여 출력하는 시험 패턴 멀티플렉서부(200)와; 시스템 내부 각 구성부의 루프를 돌아 수신되는 타임슬롯에서 상기 시험 패턴이 삽입된 타임슬롯(TS0)을 추출하고 그에 포함된 시험 패턴을 검출하여 그에 대한 체크섬을 구하고, 또한 상기 자동 시험패턴 발생기(100)에서 발생한 원래의 시험 패턴(CHK_PTN)을 입력받아 그에 대한 체크섬을 구하는 체크섬 발생기(300)와; 상기 체크섬 발생기(300)에서 출력된 각 체크섬을 비교하여 이상 여부를 판단하는 체크섬 비교기(400)로 구성된다.

이때, 상기 시험 패턴 멀티플렉서부(200)에서 출력되는 타임슬롯(TS0)은 종래와 마찬가지로 운용자의 시험 경로 설정 상태에 따라서 시스템의 특정 보드를 통과하도록 루핑할 수도 있고, 교환기 스위치를 거쳐 루핑되도록 할수도 있다.

따라서, 도2에 도시한 본 발명의 실시예에서는 임의의 보드를 루핑 경로로 설정한 경우의 예를 보인 것으로, 시험 패턴이 삽입된 타임슬롯(TS0)이 임의의 서브 하이웨이 회로(SHW 회로)에 삽입되고, 그 서브 하이웨이 회로에서 임의의 구성블록(SHW1)을 지나 체크 인에이블 신호(CHK_EN)에 의해 3-스테이트 버퍼(BUF1)에서 다시 루핑되어 테스트 장치에 입력되도록 구성되어 있다.

이때, 자동 시험패턴 발생기(100)에서 발생된 랜덤 패턴은 시험 패턴 멀티플렉서부(200)를 통해 시험하고자 하는 임의의 타임슬롯(TS0)에 삽입하고, 상기 루핑되어 입력되는 타임슬롯(TS0)을 추출하여 체크섬 발생기(300)에서 그 타임슬롯에 포함되어 있는 시험 패턴에 대한 체크섬을 구하여 출력한다.

또한, 체크섬 발생기(300)에서는 상기 타임슬롯(TS0)에 포함된 자동 시험패턴 발생기(100)에서 발생한 원래의 시험 패턴(CHK_PTN)을 입력받아 그에 대한 체크섬을 함께 구하여 출력한다.

이에 따라, 체크섬 비교기(400)는 상기 체크섬 발생기(300)에서 출력된 원래의 시험 패턴(CHK_PTN) 및 루핑된 시험 패턴에 대한 체크섬을 입력받아 두 값을 비교하여 일치할 경우 이상이 없는 것으로 판단하여 스캔아웃(SCAN_OUT)으로 '하이'를 출력한다.

물론, 회로 구성에 따라 '로우'를 출력하게 할 수 있는 것은 당연하다.

다음, 도3은 상기 체크섬 발생기(300) 및 체크섬 비교기(400)의 상세한 구성예를 보인 회로도이다.

먼저, 도3a는 타임슬롯(TS0)에 포함된 시험 패턴에 대한 체크섬을 연속해서 구하는 회로 구성이다.

즉, 도4에 도시한 바와 같이 10개의 프레임이 입력될 경우, 덧셈기(ADD1)를 통해 시험 패턴을 입력받아 합산하여 출력하면, 그 출력되는 값을 D플립플롭으로 이루어진 래치(LAT1)에 입력받아 신호(/TS0)에 동기하여 그 값을 다시 덧셈기(ADD1)에 궤환 출력시켜 연속해서 합산하게 된다.

다음, 도3b는 자동 시험패턴 발생기(100)에서 발생한 타임슬롯(TS0)에 포함하기 전의 원래의 시험 패턴(CHK_PTN)에 대한 체크섬을 연속해서 구하는 회로 구성이다.

즉, 도3a와 마찬가지로 덧셈기(ADD2)를 통해 시험 패턴(CHK_PTN)을 입력받아 합산하여 출력하면, 그 출력되는 값을 D플립플롭으로 이루어진 래치(LAT2)에 입력받아 신호(/TS0)에 동기하여 그 값을 다시 덧셈기(ADD2)에 궤환 출력시켜 연속해서 합산하게 된다.

다음, 도3c는 체크섬 비교기(400)의 구체적인 구성예를 보인 회로도로서, 상기 도3a와 도3b의 각 래치(LAT1,LAT2)에서 출력되는 시험패턴의 체크섬 값을 입력받아 비교하는 비교기(COMP1)와, 그 출력을 래치하여 출력하는 래치(LAT3)로 구성된다.

그럼, 상기와 같이 구성된 본 발명에 대한 동작을 도4의 타이밍도를 참조하여 설명한다.

도4는 본 발명 서브 하이웨이 회로 이상 진단 장치의 각 구성부에서 출력되는 신호의 타이밍도이다.

이에 도시한 바와 같이, 다수의 프레임(F0∼F9…)이 입력되고 있을 때 이상 여부 진단을 위한 체크 인테이블 신호(CHK_EN)가 인가되어 '하이'로 유지되는 동안에 랜덤 패턴이 발생되고, 각 프레임의 32개의 타임슬롯 중에서 0번째 타임슬롯(TS0)에 시험 패턴(CHK_PTN)을 삽입한다.

이에 따라, 상기 시험 패턴에 대한 상세 타이밍도를 보면 원래의 시험패턴(CHK_PTN)과 루핑되어 돌아온 시험 패턴(TX_SHW)이 큰 차이없이 일치하는 것을 알 수 있다.

물론, 이상이 있을 경우에는 두 패턴이 일치하지 않는 것은 당연하다.

다음, 신호(/TS0)에 따라 각 프레임의 타임슬롯(TS0)에 대한 10번의 합이 계산되고, 스캔펄스(SCAN_PULSE)에 따라 체크섬 비교기(400)에서 비교가 이루어진다.

따라서, 종래에 단 한번의 타임슬롯에 대하여 시험 패턴의 이상 유무를 검출하는 것보다 훨씬 정확하고 빠르게 이상 유무를 진단할 수 있게 된다.

또한, 상기 체크섬을 위한 프레임수를 늘릴 경우 그 판단이 더욱 정확하게 이루어질 수 있는 것은 자명한 사실이다.

이상에서 설명한 바와 같이 본 발명 서브 하이웨이 회로의 이상 진단 장치는 자동 시험패턴 발생기(ATPG : Auto Test Pattern Generator)에 의해 랜덤 패턴을 발생시키고, 그 랜덤 패턴을 타임슬롯에 삽입하여 루핑시킨 결과패턴에 대한 체크섬(CheckSum)을 계산하여 간단히 비교함으로써, 정확하고 빠른 속도로 서브 하이웨이 회로의 이상을 진단할 수 있도록 하는 효과가 있다.

Claims (3)

1. 선형 궤환 시프트레지스터(LFSR : Linear Feedback Shift Register)를 이용하여 랜덤한 시험패턴을 발생하는 자동 시험패턴 발생기(ATPG : Auto Test Pattern Generator)와; 상기 자동 시험패턴 발생기에서 발생한 시험 패턴을 임의의 타임슬롯에 삽입하고, 수신되는 서브 하이웨이(RX_SHW) 대신 상기 시험 패턴이 삽입된 타임슬롯을 멀티플렉싱하여 출력하는 시험 패턴 멀티플렉서부와; 시스템 내부 각 구성부의 루프를 돌아 수신되는 타임슬롯에서 상기 시험 패턴이 삽입된 타임슬롯을 추출하고 그에 포함된 시험 패턴을 검출하여 그에 대한 체크섬을 구하고, 또한 상기 자동 시험패턴 발생기에서 발생한 원래의 시험 패턴을 입력받아 그에 대한 체크섬을 구하는 체크섬 발생기와; 상기 체크섬 발생기에서 출력된 각 체크섬을 비교하여 이상 여부를 판단하는 체크섬 비교기로 구성한 것을 특징으로 하는 서브 하이웨이 회로의 이상 진단 장치.
2. 제1항에 있어서, 상기 체크섬 발생기는 루핑되어 입력되는 타임슬롯에 포함된 시험 패턴을 입력받아 합산하는 덧셈기(ADD1)와; 상기 덧셈기(ADD1)를 통해 출력되는 값을 래치하여 다시 덧셈기(ADD1)에 궤환 출력시킴으로써, 각 프레임에 대해 연속해서 합산할 수 있게하는 래치(LAT1)와; 타임 슬롯에 삽입할 원래의 시험 패턴(CHK_PTN)을 입력받아 합산하는 덧셈기(ADD2)와; 상기 덧셈기(ADD2)를 통해 출력되는 값을 래치하여 다시 덧셈기(ADD2)에 궤환 출력시킴으로써, 각 시험 패턴에대해 연속해서 합산할 수 있게하는 래치(LAT2)로 구성한 것을 특징으로 하는 서브 하이웨이 회로의 이상 진단 장치.
3. 제1항에 있어서, 상기 체크섬 비교기는 체크섬 발생기에서 출력되는 원래의 시험 패턴 및 루핑된 시험 패턴의 체크섬 값을 입력받아 비교하는 비교기(COMP1)와; 그 비교기(COMP1)의 출력을 래치하여 출력하는 래치(LAT3)로 구성한 것을 특징으로 하는 서브 하이웨이 회로의 이상 진단 장치.