KR100368003B1 - Three dimensional stacked module and method corresponding the same for elecronic circuit system - Google Patents

Three dimensional stacked module and method corresponding the same for elecronic circuit system Download PDF

Info

Publication number
KR100368003B1
KR100368003B1 KR10-2000-0052806A KR20000052806A KR100368003B1 KR 100368003 B1 KR100368003 B1 KR 100368003B1 KR 20000052806 A KR20000052806 A KR 20000052806A KR 100368003 B1 KR100368003 B1 KR 100368003B1
Authority
KR
South Korea
Prior art keywords
unit module
module substrate
electronic circuit
stacked
output terminals
Prior art date
Application number
KR10-2000-0052806A
Other languages
Korean (ko)
Other versions
KR20020020006A (en
Inventor
지용
김동영
우상현
남상우
Original Assignee
학교법인 서강대학교
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 학교법인 서강대학교 filed Critical 학교법인 서강대학교
Priority to KR10-2000-0052806A priority Critical patent/KR100368003B1/en
Publication of KR20020020006A publication Critical patent/KR20020020006A/en
Application granted granted Critical
Publication of KR100368003B1 publication Critical patent/KR100368003B1/en

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K7/00Constructional details common to different types of electric apparatus
    • H05K7/02Arrangements of circuit components or wiring on supporting structure
    • H05K7/023Stackable modules
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K7/00Constructional details common to different types of electric apparatus
    • H05K7/02Arrangements of circuit components or wiring on supporting structure
    • H05K7/06Arrangements of circuit components or wiring on supporting structure on insulating boards, e.g. wiring harnesses
    • H05K7/08Arrangements of circuit components or wiring on supporting structure on insulating boards, e.g. wiring harnesses on perforated boards

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Combinations Of Printed Boards (AREA)

Abstract

본 발명은 회로를 기능별로 나뉘어질 수 있도록 하위 단위 모듈로 분할하고, 상기 분할된 모듈을 단자연결판을 이용하여 조립함으로써 전자시스템의 부피와 크기 및 무게를 소형화하고, 조립 및 검사 기능과 회로의 성능을 향상시킬 수 있는 3차원 적층형 전자회로장치 및 그의 제작방법에 관한 것이다.The present invention divides the circuit into sub-unit modules so that they can be divided into functions, and assembles the divided modules by using a terminal connecting plate, thereby minimizing the volume, size and weight of the electronic system, and assembling and inspecting functions and circuits. It relates to a three-dimensional stacked electronic circuit device and a method of manufacturing the same that can improve the performance.

본 발명은 독립된 기능별 및 동작주파수별로 분리된 전자회로 부품이 각각 실장되며 소정 간격으로 적층된 단위모듈기판; 단위모듈기판의 양측 가장자리 상에 배치된 입출력단자; 상기 적층된 윗측 단위모듈기판과 아래측 단위모듈기판 사이의 간격을 그들에 실장되는 부품의 높이에 맞추어 조절하며, 상기 윗측 및 아래측 단위모듈기판의 입출력단자가 서로 정렬될 수 있도록 소정 크기의 정렬구멍이 다수 형성된 단자연결판; 및 상기 단자연결판의 정렬구멍과 단위모듈 기판의 구멍을 관통하여 윗측 및 아래측 단위모듈기판의 입출력단자들이 서로 일치되도록 정렬하여 전기적으로 연결시켜주기 위한 정렬수단을 포함하는 3차원 적층형 전자회로 장치를 제공한다.The present invention provides a module module substrate which is mounted on separate electronic circuit components for each function and operating frequency and stacked at predetermined intervals; Input and output terminals disposed on both edges of the unit module substrate; The gap between the stacked upper unit module substrate and the lower unit module substrate is adjusted according to the height of the components mounted thereon, and the predetermined size is aligned so that the input and output terminals of the upper and lower unit module substrates can be aligned with each other. A terminal connecting plate having a plurality of holes; And alignment means for aligning and electrically connecting the input and output terminals of the upper and lower unit module substrates to each other through the alignment holes of the terminal connecting plate and the holes of the unit module substrate. To provide.

또한, 본 발명은 각종 전자회로 부품을 단위모듈기판 위에 실장하여 소정 간격으로 적층하는 제1 단계; 상기 단위모듈기판상에 실장된 부품을 리플로우(reflow) 공정을 수행하여 고정시키는 제2 단계; 상기 소정 간격으로 적층된 단위모듈기판 위에 고정된 부품이 외부에서 가해지는 열에 의한 위치변동이 일어나지 않도록 고착제나 몰딩화합물(molding compound)중 하나를 이용하여 단위모듈기판상에 부품을 몰딩하는 제3 단계; 상기 적층된 다수의 단위모듈기판 각각에 지정된 입출력단자와 단자연결판의 지정된 입출력단자간의 위치를 정렬시켜 조립하는 제4 단계; 상기 단위모듈기판에 구비된 패드와 상기 단자연결판에 구비된 패드를 서로 전기적, 기계적으로 연결시킬 수 있도록 리플로우 공정을 수행하는 제5 단계; 및 상기 제5 단계 수행후 상기 정렬핀을 정렬구멍으로부터 이탈시켜 3차원 조립을 완성하는 제6 단계를 포함하는 3차원 적층형 전자회로 제작방법을 제공한다.In addition, the present invention is a first step of mounting a variety of electronic circuit components on a unit module substrate and stacked at a predetermined interval; A second step of fixing a component mounted on the unit module substrate by performing a reflow process; A third step of molding the component on the unit module substrate using one of a fixing agent and a molding compound so that the components fixed on the unit module substrates stacked at the predetermined intervals do not change their positions due to heat applied from the outside; ; A fourth step of aligning and assembling positions between designated input / output terminals of each of the plurality of stacked unit module substrates and designated input / output terminals of the terminal connecting plate; A fifth step of performing a reflow process so as to electrically and mechanically connect the pads provided on the unit module substrate and the pads provided on the terminal connection plate; And a sixth step of completing the three-dimensional assembly by removing the alignment pin from the alignment hole after performing the fifth step.

이러한 전자회로를 구현하는 방법은 고속, 고밀도, 저전력의 특성을 갖는 전자회로나 저비용으로 구현하는 경우나 회로 제품의 기능을 가변적으로 변화시키고자할 때 회로의 부피 무게 및 전기적 동작 특성과 열적 특성을 개선시키는 효과를 갖게 한다.The method of implementing such an electronic circuit is to realize the bulk weight, electrical operation characteristics and thermal characteristics of the circuit when implementing the electronic circuit having high speed, high density, low power characteristics or low cost, or when changing the function of the circuit product variably. Have the effect of improving.

Description

3차원 적층형 전자회로장치 및 그의 제작방법{Three dimensional stacked module and method corresponding the same for elecronic circuit system}Three-dimensional stacked module and method for manufacturing the same {Three dimensional stacked module and method corresponding the same for elecronic circuit system}

본 발명은 전자시스템, 유,무선통신회로, 디지털회로등 집적도가 높은 디지탈, 아날로그 회로를 기능별 단위 모듈로 분할한 후, 다시 단자연결판을 이용하여 상기 기능별 단위모듈을 연결함으로서 3차원적인 적층 형태의 소형화된 전자시스템을 구현시키기 위한 장치 및 제작방법에 관한 것으로, 특히 에폭시 기판과 공납(solder ball)을 이용하여 구성된 단자연결판을 매개로 신호수신부, 신호송신부, 신호처리부, 전원부, 메모리부 등의 독립적인 기능을 지닌 단위 모듈의 전기적신호를 서로 연결하면서 3차원 구조로 조립하여 전자시스템을 구현할 수 있는 전자패키징 공정을 위한 3차원 적층형 전자회로장치 및 그의 제작방법에 관한 것이다.The present invention divides the digital and analog circuits with high integration such as electronic systems, wired and wireless communication circuits, and digital circuits into functional unit modules, and then connects the functional unit modules by using a terminal connection board to form a three-dimensional stack. The present invention relates to an apparatus and a manufacturing method for implementing a miniaturized electronic system of the present invention, and in particular, a signal receiving unit, a signal transmitting unit, a signal processing unit, a power supply unit, a memory unit, and the like through a terminal connecting plate formed using an epoxy substrate and a solder ball. The present invention relates to a three-dimensional stacked electronic circuit device for an electronic packaging process capable of assembling an electrical signal of a unit module having an independent function of each other into a three-dimensional structure and implementing an electronic system, and a manufacturing method thereof.

종래에는 시스템 회로를 구현하기 위하여 2차원적인 평면기판으로 구현하여 상기 각 기판과 기판을 연결하는 방식과, 부품과 기판을 연결하는 방식을 사용하고 있다. 전자의 상기 기판과 기판을 연결하는 방식은 필요한 부품을 인쇄회로기판 표면 위에 2차원적으로 배치하고, 관통홀이나 표면 실장 기술로 실장하여 독립된 단위 기판으로 만든 다음, 이러한 여러 단위 기판을 핀 커넥터, 케이블 커넥터, 소켓, 필름 커넥터 등으로 서로 연결하여 하나의 전자시스템을 구현하는 방법이다.Conventionally, in order to implement a system circuit, two-dimensional planar substrates are implemented to connect the substrates and the substrates, and to connect the components and the substrates. The method of connecting the substrate with the former is to two-dimensionally arrange the necessary components on the surface of the printed circuit board, and to mount the through-hole or surface mounting technology to form a separate unit board, and then the various unit boards are connected to the pin connector, It is a method of implementing an electronic system by connecting to each other using cable connectors, sockets, and film connectors.

후자의 상기 부품과 기판을 연결하여 시스템을 조립하는 방식은 회로의 부품을 표면실장방식이나 관통홀 또는 소켓을 사용하여 실장하고 그 전자시스템을 구현하는 방법이다.The latter method of assembling the system by connecting the components and the substrate is a method of mounting the components of the circuit using surface mounting methods or through holes or sockets, and implementing the electronic system.

이러한 전자시스템 구현 방법들은 구성된 기판 부피나 크기가 클 뿐만 아니라, 완성된 후 회로 기판을 검사하는데 시간이 오래 걸리며, 또한 특정한 각 부분적 회로의 성능을 검사하고 그 성능을 최대한으로 향상시키는데 어려운 문제점이 따른다. 또한, 각 기능별로 부분적인 기능을 검사하는데 불편하며, 각 기능별로 구현된 회로의 특성을 검사하는데 어려움이 따르는 문제점을 또한 갖고 있다.Such electronic system implementation methods not only have a large substrate volume or size, but also take a long time to inspect a circuit board after completion, and also have a difficult problem of checking the performance of each specific partial circuit and improving its performance to the maximum. . In addition, there is a problem in that it is inconvenient to check a partial function for each function and a difficulty in checking the characteristics of a circuit implemented for each function.

한편, 전자시스템의 부피와 크기를 소형화하는 방법으로서 다중칩모듈(MCM) 기술이나 모듈의 수직적 적층 방법인 MCM-V 기술인 3차원적 패키지 기술이 제시되어 있지만, 부품연결을 위하여 공정 장비가 비싸고, 공정이 미세하며, 까다로운 전선본딩(wire boning)이나 플립칩본딩(flip chip boning)을 사용하여야 하는 단점이 있다. 또한, 수직적인 연결을 위하여 특수한 휴즈를 사용하는 등 가격이 비싸고, 공정이 까다로운 공법을 이용하고 있어 손쉽게 3차원적인 적층 구조의 전자시스템을 구현하기가 어려운 문제점을 내포하고 있다.On the other hand, as a method of miniaturizing the volume and size of the electronic system, multi-chip module (MCM) technology or three-dimensional package technology, MCM-V technology, which is a vertical stacking method of modules, has been presented, The process is fine and has the disadvantage of having to use difficult wire bonding or flip chip boning. In addition, it is expensive to use a special fuse for the vertical connection, and a difficult process is difficult to implement, it is difficult to implement an electronic system of a three-dimensional stacked structure easily.

따라서, 본 발명은 상기 문제점을 해결하기 위하여 안출된 것으로서, 회로를 기능별로 나뉘어질 수 있도록 하위 단위 모듈로 분할하고, 상기 분할된 모듈을 단자연결판을 이용하여 조립하므로서 전자시스템의 부피와 크기 및 무게를 소형화하고, 조립 및 검사 기능과 회로의 성능을 향상시킬 수 있는 3차원 적층형 전자회로장치 및 그의 제작방법을 제공함에 그 목적이 있다.Accordingly, the present invention has been made to solve the above problems, by dividing the circuit into sub-unit modules to be divided into functional units, and by assembling the divided module using a terminal connecting plate and the volume and size of the electronic system It is an object of the present invention to provide a three-dimensional stacked electronic circuit device capable of miniaturizing weight, improving assembly and inspection functions, and circuit performance, and a manufacturing method thereof.

또한, 본 발명은 전자회로나 무선통신 회로모듈을 각 기능별로 분리하여 제작할 수 있도록 함으로서 기본단위에 해당하는 단위기판들을 최소크기로 할 수 있으며, 분리된 단위모듈에 실장되는 부품의 높이에 맞추어서 단위모듈 기판 사이의 간격을 조절하면서 3차원적 구조로 적층시킬 수 있는 3차원 적층형 전자회로장치 및 그의 제작방법을 제공함에 다른 목적이 있다.In addition, the present invention can be produced by separating the electronic circuit or wireless communication circuit module for each function to make the unit boards corresponding to the basic unit to a minimum size, the unit according to the height of the components mounted on the separated unit module Another object of the present invention is to provide a three-dimensional stacked electronic circuit device and a method of manufacturing the same, which can be stacked in a three-dimensional structure while controlling the distance between module substrates.

또한, 본 발명은 회로기판 각각의 사이에 단자연결판과 공납을 사용하여 부착하므로서 전기적 조립이 용이하게 이루어질 수 있는 3차원 적층형 전자회로장치 및 그의 제작방법을 제공함에 또 다른 목적이 있다.In addition, another object of the present invention is to provide a three-dimensional stacked electronic circuit device and a method of manufacturing the same, which can be easily assembled by attaching the terminal connecting plate and the common electrode between the circuit boards.

또한, 본 발명은 전자시스템을 분할하는 과정에서 기능별로 분리하여 단위 모듈을 구성할 수 있도록 하되, 어느 한 단위 모듈 기판에 이상이 있을 경우 그문제되는 모듈만을 전체 모듈에서 분리하여 검사할 수 있도록 함으로서 설계과정이나 제작과정에서 단위 모듈의 개별적인 전기적 특성을 극대화할 수 있도록 한 3차원 적층형 전자회로장치 및 그의 제작방법을 제공함에 또 다른 목적이 있다.In addition, the present invention is to separate the unit by function in the process of dividing the electronic system to configure the unit module, if there is an error in any one unit module substrate by separating and inspecting only the module in question by the entire module Another object of the present invention is to provide a three-dimensional stacked electronic circuit device and a method of manufacturing the same in order to maximize individual electrical characteristics of a unit module in a design process or a manufacturing process.

도1a 및 도1b는 본 발명의 요부인 입출력단자의 면배열형 적층 방식을 나타내는 단면도 및 사시도.1A and 1B are a cross-sectional view and a perspective view showing a surface array type stacking method of an input / output terminal which is a main part of the present invention.

도2는 단일 기판에 실장된 부품과 입,출력 및 접지전원 단자를 나타낸 수신부의 기판의 평면도.2 is a plan view of a board of a receiving unit showing components mounted on a single board and input, output, and ground power terminals.

도3은 몰딩 및 플립 칩 본딩을 이용한 부품 실장방법을 도시한 예시도.3 is an exemplary view showing a component mounting method using molding and flip chip bonding.

도4는 기판의 3차원 연결을 위한 단자연결판의 개략적인 구성도.4 is a schematic configuration diagram of a terminal connecting plate for three-dimensional connection of a substrate.

도5는 회로기판의 적층에 사용된 공납의 연결상태를 나타낸 단면도.5 is a cross-sectional view showing a connection state of a lead used in lamination of a circuit board.

도6은 공납을 이용한 부품 실장상태를 나타낸 단면도.Figure 6 is a cross-sectional view showing a part mounting state using a lead.

도7은 본 발명에 의한 3차원 적층형 전자회로 모듈을 나타낸 사시도.7 is a perspective view showing a three-dimensional stacked electronic circuit module according to the present invention.

도8은 무선 송수신 회로 모듈의 각 부분 블록도.8 is a block diagram of respective parts of a wireless transceiver circuit module.

도9는 분할된 각 영역의 주파수 분포도.9 is a frequency distribution diagram of each divided region.

*도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings

101 : 수신부 102 : 송신부101: receiver 102: transmitter

103 : PLL부 104 : 전원부103: PLL section 104: power section

105 : 디지털부 201 : 안테나105: digital unit 201: antenna

202 : 정렬핀 203 : 단위모듈기판202: alignment pin 203: unit module substrate

204 : 비아패드 205 : 단자연결판204: via pad 205: terminal connecting plate

208 : 비아 301 : 핀208: Via 301: Pin

302 : 공납 303 : 접지302: public address 303: grounding

304 : 전원단자 305 : 입출력단자304: power supply terminal 305: input / output terminal

306 : 입출력단자 307 : 부품306: input and output terminal 307: parts

308 : 몰딩 401 : 정렬구멍308: molding 401: alignment hole

402 : IC칩402 IC chip

상기 목적을 달성하기 위한 본 발명은, 독립된 기능별 및 동작주파수별로 분리된 전자회로 부품이 각각 실장되며 소정 간격으로 적층된 단위모듈기판; 단위모듈기판의 양측 가장자리 상에 배치된 입출력단자; 상기 적층된 윗측 단위모듈기판과 아래측 단위모듈기판 사이의 간격을 그들에 실장되는 부품의 높이에 맞추어 조절하며, 상기 윗측 및 아래측 단위모듈기판의 입출력단자가 서로 정렬될 수 있도록 소정 크기의 정렬구멍이 다수 형성된 단자연결판; 및 상기 단자연결판의 정렬구멍과 단위모듈 기판의 구멍을 관통하여 윗측 및 아래측 단위모듈기판의 입출력단자들이 서로 일치되도록 정렬하여 전기적으로 연결시켜주기 위한 정렬수단을 포함하는 3차원 적층형 전자회로 장치를 제공한다.The present invention for achieving the above object is a unit module substrate mounted on each of the separate electronic circuit components for each function and operating frequency and stacked at a predetermined interval; Input and output terminals disposed on both edges of the unit module substrate; The gap between the stacked upper unit module substrate and the lower unit module substrate is adjusted according to the height of the components mounted thereon, and the predetermined size is aligned so that the input and output terminals of the upper and lower unit module substrates can be aligned with each other. A terminal connecting plate having a plurality of holes; And alignment means for aligning and electrically connecting the input and output terminals of the upper and lower unit module substrates to each other through the alignment holes of the terminal connecting plate and the holes of the unit module substrate. To provide.

또한, 본 발명은 각종 전자회로 부품을 단위모듈기판 위에 실장하여 소정 간격으로 적층하는 제1 단계; 상기 단위모듈기판상에 실장된 부품을 리플로우(reflow) 공정을 수행하여 고정시키는 제2 단계; 상기 소정 간격으로 적층된 단위모듈기판 위에 고정된 부품이 외부에서 가해지는 열에 의한 위치변동이 일어나지 않도록 고착제나 몰딩화합물(molding compound)중 하나를 이용하여 단위모듈기판상에 부품을 몰딩하는 제3 단계; 상기 적층된 다수의 단위모듈기판 각각에지정된 입출력단자와 단자연결판의 지정된 입출력단자간의 위치를 정렬시켜 조립하는 제4 단계; 상기 단위모듈기판에 구비된 패드와 상기 단자연결판에 구비된 패드를 서로 전기적, 기계적으로 연결시킬 수 있도록 리플로우 공정을 수행하는 제5 단계; 및 상기 제5 단계 수행후 상기 정렬핀을 정렬구멍으로부터 이탈시켜 3차원 조립을 완성하는 제6 단계를 포함하는 3차원 적층형 전자회로 제작방법을 제공한다.In addition, the present invention is a first step of mounting a variety of electronic circuit components on a unit module substrate and stacked at a predetermined interval; A second step of fixing a component mounted on the unit module substrate by performing a reflow process; A third step of molding the component on the unit module substrate using one of a fixing agent and a molding compound so that the components fixed on the unit module substrates stacked at the predetermined intervals do not change their positions due to heat applied from the outside; ; A fourth step of aligning and assembling positions between an input / output terminal designated on each of the plurality of stacked unit module substrates and a designated input / output terminal of the terminal connecting plate; A fifth step of performing a reflow process so as to electrically and mechanically connect the pads provided on the unit module substrate and the pads provided on the terminal connection plate; And a sixth step of completing the three-dimensional assembly by removing the alignment pin from the alignment hole after performing the fifth step.

이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부된 도면을 참조하여 설명하기로 한다.DETAILED DESCRIPTION Hereinafter, exemplary embodiments of the present invention will be described with reference to the accompanying drawings so that those skilled in the art may easily implement the technical idea of the present invention. do.

본 발명에 의한 3차원 적층형 전자회로장치 및 그의 제작방법은 전자회로를 기능별로 분할한 단위모듈로 구성하고, 단자연결판과 공납을 이용하여 연결, 조립함으로써 전자시스템 회로를 구현하는데 있어서 전기적 특성을 개선시키면서 적층형태를 최소 크기로 하고 공정 비용을 절감할 수 있도록 한 것으로, 먼저, 본 실시예에서는 PAA 면배열방식의 입출력단자를 이용한 패키지 방식의 두가지 방법을 제시하고 있다. 즉, 도1a는 핀을 이용한 패키지 조립방법을 나타낸 개략도이고, 도1b는 공납을 이용한 패키지 조립방법을 나타낸 개략도이다.The three-dimensional stacked electronic circuit device and a method of manufacturing the same according to the present invention are composed of unit modules in which electronic circuits are divided by functions, and are connected and assembled using a terminal connecting plate and a common circuit to realize electrical characteristics in realizing an electronic system circuit. In order to reduce the process cost while minimizing the stacking shape while improving, first, the present embodiment proposes two methods of a package method using an input / output terminal of a PAA surface array method. That is, FIG. 1A is a schematic view showing a package assembling method using pins, and FIG. 1B is a schematic view showing a package assembling method using public pay.

상기의 도면에 도시한 바와 같이 각종 부품(307)이나 전기적 신호 연결 단자와 같은 단위회로모듈이 실장된 단위모듈 기판(203)을 상,하 소정 간격으로 적층하되, 핀(PIN)(301) 또는 공납(Pb 95%/Sn 5%, Pb 50%/Sn 50%, Pb 37%/Sn 63%, Au 80%/Sn 20%, In 52%/Sn 48%, In 51%/Sn 16.5%/Bi 32.5%, Pb 43.5%/Bi 56.5% 등 합금 형태의 납)(302)을 이용하여 전기적으로 연결 조립하는 패키징 공정을 수행한다. 이때, 주로 좌측의 핀 또는 공납 열은 기계적인 지지대 역할을 하며, 우측의 핀 또는 공납 열은 신호와 접지선 역할을 하게 한다.As shown in the drawings, the unit module boards 203 on which the unit circuit modules such as various components 307 and the electrical signal connection terminals are mounted are stacked at predetermined intervals, and the pins 301 or Pb 95% / Sn 5%, Pb 50% / Sn 50%, Pb 37% / Sn 63%, Au 80% / Sn 20%, In 52% / Sn 48%, In 51% / Sn 16.5% / A packaging process of electrically connecting and assembling is performed by using a lead (302) in an alloy form such as Bi 32.5%, Pb 43.5% / Bi 56.5%, and the like. At this time, mainly the pin or the empty row of the left serves as a mechanical support, the pin or the empty row of the right to serve as a signal and ground wire.

도2는 상기의 분할 설계방법에 의해서 구성된 일실시예로서, 하위단위모듈인 수신부의 단위모듈 기판(203)의 윗면을 도시한 것이다. 도면에 도시한 바와 같이 상기 단위모듈 기판의 사각부에는 정렬구멍(401)이 형성되고, 입출력단자(305, 306)는 면배열방식에 따라 1열에서부터 다수의 열로 배열된 형태로 구성할 수 있는데, 본 도에서는 일정한 배열간격을 지닌 입출력 단자가 각 열에 9개의 입출력 단자를 지니며 9개의 입출력 단자를 1열로 하여 평행하게 3열이 형성되어 면적형태의 입출력 단자를 배열시킨 면배열 방식을 도시한 것이다.FIG. 2 is a diagram illustrating an upper surface of a unit module substrate 203 of a receiver, which is a lower unit module, as an embodiment configured by the division design method. As shown in the drawing, an alignment hole 401 is formed in the rectangular portion of the unit module substrate, and the input / output terminals 305 and 306 may be configured in a form arranged from one row to a plurality of rows according to the surface array method. In this figure, the input / output terminals with a constant array interval have nine input / output terminals in each column, and three columns are formed in parallel with nine input / output terminals as one column. will be.

또한, 본 도에서는 부품(307), 전원단자(304) 및 접지선(303)이 형성되어 있는 것을 보여주고 있다.In addition, the figure shows that the component 307, the power supply terminal 304 and the ground line 303 is formed.

도3은 단위모듈기판(203)에 실장되는 부품(307)을 표면실장형태의 부품이나 베어칩(bare chip)을 사용하여 실장하는 여러 형태를 도시하고 있다.FIG. 3 illustrates various aspects in which the component 307 mounted on the unit module substrate 203 is mounted using a surface mount component or a bare chip.

본 도에서는 공납(302)을 이용하여 부품(307)을 단위모듈기판(203) 위에 표면실장하는 방법이나, 전선본딩(wire bonding)에서 사용하는 미세전선을 이용하여 베어칩을 실장시키는 형태로서 단위모듈기판(203) 위에 부품(307)을 실장시킨 후, 상기 부품(307)과 단위모듈을 와이어 본딩으로 연결하여 실장하는 방법이나, 플립칩 본딩을 이용하여 부품을 실장하는 방법을 보여주고 있으며, 이러한 부품 실장, 부품 몰딩, 모듈기판 연결을 실시하는 일련의 연결기술은 각 단위모듈을 독립적으로 기능별, 성능별로 최적화하는데 도움되는 방법을 제시한다.In this drawing, the component 307 is surface-mounted on the unit module substrate 203 by using the common solder 302, or the bare chip is mounted by using a fine wire used in wire bonding. After the component 307 is mounted on the module substrate 203, the component 307 and the unit module are connected to each other by wire bonding, or a method of mounting the component using flip chip bonding is shown. This series of connection technologies for component mounting, component molding, and module board connection provides a way to help optimize each unit module by function and performance independently.

즉, 도3에서는 4개의 부품 실장 형태를 보여주고 있는데 왼쪽부터 설명하면, 첫 번째는 와이어 본딩(전선 본딩)을 이용하여 IC칩(402)을 실장하고 몰딩(308)한 형태를 보여주고 있는데, 기판위에 부품인 반도체 칩을 실장한 후 미세 전선을 이용하여 부품의 패드와 기판의 패드를 전기적으로 상호 연결하는 방식이다. 그 다음 그림은 플립칩 본딩에 의한 부품(307) 실장 방식을 나타내는데 베어칩인 반도체 칩을 뒤집어서 다수의 범프(bump)에 의해 칩 패드와 기판 패드를 연결시켜서 전기적, 기계적으로 연결하는 방식을 보여주며, 세 번째는 표면실장방법에 의해 실장시키는 방법으로서 DIP형태나 QFP 형태의 부품을 인쇄회로기판에 납 리플로우 과정을 통해 전기적으로 물리적으로 연결하는 방식이다. 네 번째는 볼 그리드 어레이(ball grid array)에 의한 방법을 부품을 기판위에 실장하는 방법을 나타낸다. 몰딩은 실장되는 부품과 외부환경과의 차단을 위해 본딩이나 실장된 부품 주위를 포장하는 과정이다. 따라서 부품을 표면실장이나 와이어 본딩 또는 플립칩 본딩으로 상호 연결한 뒤, 몰딩과정으로 부품을 전체적으로 실장하는 과정을 나타내고 있다.That is, FIG. 3 shows four component mounting forms. From the left, first, the IC chip 402 is mounted and molded 308 using wire bonding (wire bonding). After mounting a semiconductor chip as a component on a substrate, a micro wire is used to electrically connect the pad of the component to the pad of the substrate. The next figure shows how the component 307 is mounted by flip chip bonding. The chip chip and the substrate pad are connected by flipping the semiconductor chip, which is a bare chip, by a plurality of bumps, and electrically and mechanically connected. The third method is to mount by surface mounting method. The DIP type or QFP type parts are electrically and physically connected to the printed circuit board through lead reflow process. The fourth method is to mount a component on a substrate by the method of a ball grid array. Molding is the process of wrapping around a component that is bonded or mounted to block the components being mounted and the external environment. Therefore, the components are interconnected by surface mounting, wire bonding, or flip chip bonding, and then the components are generally mounted by molding.

도4는 단자연결판(205)을 도시한 개략도로서, 상기 단자연결판(205)의 윗면패드(204)와 아랫면패드(204')를 비아(via)(208)을 통해서 연결하며 도5에서와 같이 상부 단위모듈기판(203) 아랫면의 입출력단자(305)와 하부 단위모듈기판 아랫면의 입출력단자(305)를 서로 연결할 때, 단자연결판(205)과 윗면패드(204)는 공납(302)의 일측과 접촉하며 상부 단위모듈기판(203) 아랫면의 입출력단자(305)는 공납(302)의 타측과 접촉하여 리플로우 공정시 단위모듈기판간을 연결하도록 되어있다.FIG. 4 is a schematic view of the terminal connecting plate 205. The upper pad 204 and the lower pad 204 'of the terminal connecting plate 205 are connected through a via 208. As described above, when connecting the input / output terminal 305 of the lower surface of the upper unit module substrate 203 and the input / output terminal 305 of the lower surface of the lower module module substrate to each other, the terminal connecting plate 205 and the upper pad 204 are not shared 302. The input and output terminals 305 of the lower surface of the upper unit module substrate 203 and the other side of the upper unit module substrate 203 are in contact with the other side of the lead 302 to connect the unit module substrates during the reflow process.

또한, 단위모듈기판(205)의 가장자리에 위치한 정렬구멍(401)과 단자조절판(205)의 정렬구멍(401')을 정렬핀(202)을 이용하여 단위모듈기판(203)과 단자연결판(205)의 입출력단자(305)들이 서로 정렬되어 접촉되고 전기적으로 연결될 수 있도록 하고 있다. 상기의 구조는 단위모듈기판(203)의 3차원적 적층연결을 수행하기 위한 것으로, 상기 단위모듈기판(203)과 단자연결판(205)의 정렬구멍(401, 401')에 삽입되는 정렬핀(202)에 의하여 상부와 하부 단위모듈기판(203) 및 단자연결판(205)의 입출력단자(305)의 위치를 지정하여 줌으로서, 리플로우 공정시, 단자간 연결이 쉽게 이루어지도록 하여 상기 공납(302)의 표면장력에 의하여 입출력단자(305)의 미세한 위치 조절을 이룰 수 있도록 하고 있다.In addition, the alignment module 203 and the terminal connecting plate (alignment hole 401 and the alignment hole 401 'of the terminal control plate 205 located at the edge of the unit module substrate 205 using the alignment pin 202). The input / output terminals 305 of 205 are aligned with each other so that they can be contacted and electrically connected to each other. The above structure is for performing a three-dimensional stacking connection of the unit module substrate 203, the alignment pin is inserted into the alignment holes (401, 401 ') of the unit module substrate 203 and the terminal connecting plate 205. By specifying the position of the input and output terminals 305 of the upper and lower unit module substrate 203 and the terminal connecting plate 205 by the (202), to facilitate the connection between terminals during the reflow process The surface tension of 302 allows fine positioning of the input / output terminal 305 to be achieved.

도5는 회로 기판의 적층에 사용된 면배열 입출력단자(305)를 공납(302)을 이용하여 연결하는 단면도로서 회로기판(203)과 상호 연결되어 있다. 상기 공납(302)이 배열되는 배열 수는 각 측면에서 1개의 열만 사용하는 방법에서부터 면전체를 사용하는 면배열 방식을 사용할 수 있는데, 본 실시예에서는 부품이 위치한 면적을 뺀 나머지 영역에서만 공납의 배열이 이루어지도록 한 구조로서 3열의 입출력단자(305) 면배열방식을 사용하였다.FIG. 5 is a cross-sectional view of the surface array input / output terminals 305 used for stacking circuit boards using a common solder 302 and interconnected with the circuit board 203. The number of arrays in which the common structure 302 is arranged may be a surface array method using the whole surface from a method of using only one row in each side. In this embodiment, the common structure is arranged only in the remaining region except the area where the component is located. As a structure to achieve this, a three-column input / output terminal 305 surface array method was used.

도6은 단위모듈기판(203)에 부품(307)을 실장한 뒤, 공납(302)을 이용해 연결시키는 방법을 보여주는 개략도로서 도7의 절단부 A-B 단면을 나타낸 것이며, 도7은 무선 통신 회로의 3차원적 적층 구조의 송수신 모듈의 사시도를 나타낸다. 도면에 도시한 바와 같이 좌측과 우측의 2열은 공납(302), 정렬핀(202), 비아(204), 정렬단자(401)을 이용하여 소정 간격으로 적층된 회로기판(203)을 연결하며, 기능, 동작 주파수에 따라 모듈을 분리 제작하므로서 부품(307)과 IC칩(402) 등을 3차원적 적층 구조로 실장할 수 있다.FIG. 6 is a schematic view showing a method of mounting the component 307 on the unit module substrate 203 and then connecting the same using the common lead 302. FIG. The perspective view of the transmission / reception module of the dimensional laminated structure is shown. As shown in the figure, the two columns on the left and right sides connect the circuit boards 203 stacked at predetermined intervals using the common 302, the alignment pin 202, the via 204, and the alignment terminal 401. The component 307 and the IC chip 402 may be mounted in a three-dimensional stacked structure by separately manufacturing modules according to functions, functions, and operating frequencies.

도8은 3차원 적층형태의 전자회로 제작방법에 대한 일 실시예로서 224MHz에서 동작하는 무선 통신 송수신 회로 블록도를 나타낸 것으로서, 기지국과 이동차량 간의 데이터 통신에서 사용될 수 있는 224㎒의 주파수를 사용하는 디지털 주파수 변조 시스템의 무선 통신 송수신 기능을 수행한다. 무선 송수신 회로 모듈의 수신부(101)는 224㎒의 수신 주파수를 갖으며, 제1 중간 주파수는 21.4㎒를 사용하고, 제2 중간 주파수는 450㎑를 사용하고 있다. 무선 송수신 회로 모듈 송신부(102)는 224㎒의 송신 주파수를 갖으며, 제1 중간 주파수로는 21.4㎒를 사용하고 있다. 이를 기능별 분할 설계방법과 주파수 분할 설계 방법에 따라 분할할 때 수신부(101), 송신부(102), 위상고정부(Phase Locked Loop)(103), 전원부(104), 그리고 디지털부(105)로 분할할 수 있다.FIG. 8 is a block diagram of a wireless communication transceiver circuitry operating at 224MHz as an example of a method of manufacturing a three-dimensional stacked electronic circuit, using a frequency of 224MHz that can be used in data communication between a base station and a mobile vehicle. Perform wireless communication transmission / reception function of digital frequency modulation system. The receiver 101 of the wireless transceiver circuit module has a reception frequency of 224 MHz, the first intermediate frequency is 21.4 MHz, and the second intermediate frequency is 450 GHz. The wireless transceiver circuit module transmitter 102 has a transmission frequency of 224 MHz and uses 21.4 MHz as the first intermediate frequency. When divided into functional division design method and frequency division design method, it is divided into receiver 101, transmitter 102, phase locked loop 103, power supply 104, and digital unit 105. can do.

상기와 같이 도8은 무선 송수신 회로를 수신부, 송신부, 위상고정부, 전원부, 디지털부 회로로 분할하여 하부단위모듈을 구성함에 따라 기능별, 주파수별로 분할된 각 전자회로 모듈은 모듈사이에 서로 독립성을 유지할 수 있으며 개별 모듈의 기능 및 동작 특성을 최대화할 수 있다.As shown in FIG. 8, the wireless transceiver module is divided into a receiver unit, a transmitter unit, a phase fixing unit, a power unit, and a digital unit circuit to form a lower unit module. It can maintain and maximize the functional and operating characteristics of individual modules.

도9는 기능별로, 그리고 주파수별로 전자회로가 분할되는 기준을 설명하는 일실시예를 그래프로 도시하고 있다.FIG. 9 graphically illustrates one embodiment illustrating the criteria by which electronic circuits are divided by function and by frequency.

본 실시예에서는 무선 송수신 회로 모듈의 3차원적 적층 구조를 일 예로써설명하였지만, 이에 국한하는 것은 아니고, 모든 전자회로로 구현하는 전자시스템에 있어서의 모든 제품에 적용가능하다. 이와 같이, 본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.In the present embodiment, the three-dimensional stacked structure of the wireless transceiver circuit module has been described as an example. However, the present invention is not limited thereto, and the present invention can be applied to all products in an electronic system implemented by all electronic circuits. As such, although the technical idea of the present invention has been described in detail according to the above-described preferred embodiment, it should be noted that the above-described embodiment is for the purpose of description and not of limitation. In addition, those skilled in the art will understand that various embodiments are possible within the scope of the technical idea of the present invention.

전술한 바와 같이 본 발명에 따르면, 각종 부품이나 전기 연결소자를 실장한 단위모듈 기판을 소정 간격으로 적층하되, 면배열 방식의 단자 연결판을 매개로 연결하여 3차원 적층 패키지를 구현함으로서 고속무선통신회로, 초고속 RF 회로시스템이나, 대용량메모리 회로, 마이크로프로세서회로 등에 대해 적용이 가능하고, 고속 고밀도 저전력의 특성을 가지며, 저비용으로 제작할 수 있다. 또한, 무선 송수신 회로 모듈을 제안된 분할 설계 기준에 따라 기능별, 주파수별로 분할하므로서 기능의 추가적인 확대를 가능하게 한다. 이에 따라 3차원적 무선회로 구현방법은 소형화, 경량화, 생산 단가의 감소를 가져오며, 단일 기판을 이용하여 구성되던 기존의 2차원적 구성방법과는 다르게 전기적 특성과 신호 전달 특성, 열적 특성을 개선시킬 수 있는 효과를 가진다.As described above, according to the present invention, the unit module boards on which various components or electrical connection elements are mounted are stacked at predetermined intervals, and high-speed wireless communication is realized by implementing a three-dimensional stack package by connecting a terminal array plate of a surface array method. It can be applied to a circuit, an ultra-fast RF circuit system, a large-capacity memory circuit, a microprocessor circuit, and the like, and has a high-speed, high-density, low-power characteristic, and can be manufactured at low cost. In addition, it is possible to further expand the function by dividing the radio transceiver circuit module by function and frequency according to the proposed division design criteria. As a result, the three-dimensional wireless circuit implementation method reduces the size, weight, and production cost, and improves the electrical characteristics, signal transmission characteristics, and thermal characteristics, unlike the conventional two-dimensional configuration method that was constructed using a single substrate. It has an effect that can be done.

Claims (13)

독립된 기능별 및 동작주파수별로 분리된 전자회로 부품이 각각 실장되며 소정 간격으로 적층된 단위모듈기판;Unit module substrates each having separate electronic circuit components mounted by independent functions and operating frequencies and stacked at predetermined intervals; 단위모듈기판의 양측 가장자리 상에 배치된 입출력단자;Input and output terminals disposed on both edges of the unit module substrate; 상기 적층된 윗측 단위모듈기판과 아래측 단위모듈기판 사이의 간격을 그들에 실장되는 부품의 높이에 맞추어 조절하며, 상기 윗측 및 아래측 단위모듈기판의 입출력단자가 서로 정렬될 수 있도록 소정 크기의 정렬구멍이 다수 형성된 단자연결판; 및The gap between the stacked upper unit module substrate and the lower unit module substrate is adjusted according to the height of the components mounted thereon, and the predetermined size is aligned so that the input and output terminals of the upper and lower unit module substrates can be aligned with each other. A terminal connecting plate having a plurality of holes; And 상기 단자연결판의 정렬구멍과 단위모듈 기판의 구멍을 관통하여 윗측 및 아래측 단위모듈기판의 입출력단자들이 서로 일치되도록 정렬하여 전기적으로 연결시켜주기 위한 정렬수단Alignment means for aligning and electrically connecting the input and output terminals of the upper and lower unit module substrates to each other through the alignment holes of the terminal connecting plate and the hole of the unit module substrate 을 포함하는 3차원 적층형 전자회로 장치.Three-dimensional stacked electronic circuit device comprising a. 제 1 항에 있어서,The method of claim 1, 상기 입출력단자가 면배열 방식으로 배치된 3차원 적층형 전자회로 장치.3D stacked electronic circuit device wherein the input and output terminals are arranged in a surface array method. 제 1 항에 있어서,The method of claim 1, 상기 단위모듈기판에 전자회로부품을 실장하기 위한 실장수단을 더 포함하는 3차원 적층형 전자회로장치.And a mounting means for mounting the electronic circuit component on the unit module substrate. 제 3 항에 있어서,The method of claim 3, wherein 상기 실장수단이 공납으로 이루어진 3차원 적층형 전자회로장치.Three-dimensional stacked electronic circuit device, the mounting means is made of air. 각종 전자회로 부품을 단위모듈기판 위에 실장하여 소정 간격으로 적층하는 제1 단계;A first step of mounting various electronic circuit components on a unit module substrate and stacking the electronic circuit components at predetermined intervals; 상기 단위모듈기판상에 실장된 부품을 리플로우(reflow) 공정을 수행하여 고정시키는 제2 단계;A second step of fixing a component mounted on the unit module substrate by performing a reflow process; 상기 소정 간격으로 적층된 단위모듈기판 위에 고정된 부품이 외부에서 가해지는 열에 의한 위치변동이 일어나지 않도록 고착제나 몰딩화합물(molding compound)중 하나를 이용하여 단위모듈기판상에 부품을 몰딩하는 제3 단계;A third step of molding the component on the unit module substrate using one of a fixing agent and a molding compound so that the components fixed on the unit module substrates stacked at the predetermined intervals do not change their positions due to heat applied from the outside; ; 상기 적층된 다수의 단위모듈기판 각각에 지정된 입출력단자와 단자연결판의 지정된 입출력단자간의 위치를 정렬시켜 조립하는 제4 단계;A fourth step of aligning and assembling positions between designated input / output terminals of each of the plurality of stacked unit module substrates and designated input / output terminals of the terminal connecting plate; 상기 단위모듈기판에 구비된 패드와 상기 단자연결판에 구비된 패드를 서로 전기적, 기계적으로 연결시킬 수 있도록 리플로우 공정을 수행하는 제5 단계; 및A fifth step of performing a reflow process so as to electrically and mechanically connect the pads provided on the unit module substrate and the pads provided on the terminal connection plate; And 상기 제5 단계 수행후 상기 정렬핀을 정렬구멍으로부터 이탈시켜 3차원 조립을 완성하는 제6 단계A sixth step of completing the three-dimensional assembly by removing the alignment pin from the alignment hole after performing the fifth step; 를 포함하는 3차원 적층형 전자회로 제작방법.3D stacked electronic circuit manufacturing method comprising a. 제 5 항에 있어서,The method of claim 5, 상기 제1 단계는The first step is 상기 전자회로부품이 실장된 단위모듈기판 각각이 독립된 기능 및 동작주파수를 갖도록, 기능별 및 동작주파수별로 분리되어 적층되도록 하는 과정을 포함하는 3차원 적층형 전자회로 제작방법.3. The method of claim 3, wherein the unit module substrates on which the electronic circuit components are mounted have separate functions and operating frequencies so that the unit module substrates have separate functions and operating frequencies. 제 5 항에 있어서,The method of claim 5, 상기 제1 단계는The first step is 상기 각각의 단위모듈 기판의 입출력단자 수가 동일하며 동일한 단자성격을 가지되, 단자패드 배열이 면배열 방식으로 기판의 양측 가장자리에 배치된 3차원 적층형 전자회로 제작방법.The method of manufacturing a three-dimensional stacked electronic circuit in which the number of input / output terminals of each unit module substrate is the same and has the same terminal characteristics, and the terminal pad array is disposed at both edges of the substrate in a plane array manner. 제 5 항에 있어서,The method of claim 5, 상기 제1 단계가 납땜 또는 플립칩 본딩중 하나의 방법으로 단위모듈기판에전자회로부품을 실장하는 과정을 포함하는 3차원 적층형 전자회로 제작방법.The first step is a method of manufacturing a three-dimensional stacked electronic circuit comprising the step of mounting the electronic circuit component on the unit module substrate by one method of soldering or flip chip bonding. 제 5 항 내지 제 8 항중 어느 한 항에 있어서,The method according to any one of claims 5 to 8, 상기 제4 단계가The fourth step is 상기 각 단위모듈기판의 RF 특성 임피던스와 단자조절판의 특성 임피던스가 같도록 형성하는 과정을 더 포함하는 3차원 적층형 전자회로 제작방법.And forming the RF characteristic impedance of each unit module substrate so that the characteristic impedance of the terminal control panel is the same. 제 5 항 내지 제 8 항중 어느 한 항에 있어서,The method according to any one of claims 5 to 8, 상기 제4 단계가The fourth step is 상기 단자조절판의 두께를 가공하여 단자모듈기판에 실장된 부품의 높이에 맞추어 조절하는 과정을 더 포함하는 3차원 적층형 전자회로 제작방법.And processing the thickness of the terminal adjusting plate to adjust the height according to the height of the components mounted on the terminal module substrate. 제 5 항 내지 제 8 항중 어느 한 항에 있어서.The process according to any one of claims 5 to 8. 상기 제4 단계는The fourth step is 각각의 단위모듈기판에 형성된 관통홀과 다수의 단자연결판에 형성된 정렬구멍에 정렬핀을 삽입하여 각 단위모듈기판과 단자연결판을 조립하는 과정을 포함하는 3차원 적층형 전자회로 제작방법.And a step of assembling each unit module substrate and the terminal connecting plate by inserting an alignment pin into the through hole formed in each unit module substrate and the alignment hole formed in the plurality of terminal connecting plates. 제 5 항 내지 제 8 항중 어느 한 항에 있어서,The method according to any one of claims 5 to 8, 상기 제4 단계는The fourth step is 표면실장형인 공납을 이용하여 각각의 단자모듈기판과 단자연결판을 조립하는 과정을 포함하는 3차원 적층형 전자회로 제작방법.Method of manufacturing a three-dimensional stacked electronic circuit comprising the step of assembling each terminal module substrate and the terminal connecting plate using a surface-mounted pneumatic. 제 5 항 내지 제 8 항중 어느 한 항에 있어서,The method according to any one of claims 5 to 8, 상기 제5 단계는The fifth step is 상기 단위모듈기판에 구비된 패드와 상기 단자연결판에 구비된 패드 사이에 공납(solder ball)을 삽입하여 플럭스로 고정시킨 후 리플로우 과정(reflow process)동안 상기 공납의 표면장력에 의해서 자동적으로 정밀하게 서로의 패드 위치를 찾아 고정되도록 하는 과정을 포함하는 3차원 적층형 전자회로 제작방법.Solder ball is inserted between the pad provided on the unit module substrate and the pad provided on the terminal connecting plate to fix with flux, and then precisely and automatically corrected by the surface tension of the solder during the reflow process. Method of manufacturing a three-dimensional stacked electronic circuit comprising a step of finding and fixing the pad position of each other.
KR10-2000-0052806A 2000-09-06 2000-09-06 Three dimensional stacked module and method corresponding the same for elecronic circuit system KR100368003B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2000-0052806A KR100368003B1 (en) 2000-09-06 2000-09-06 Three dimensional stacked module and method corresponding the same for elecronic circuit system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2000-0052806A KR100368003B1 (en) 2000-09-06 2000-09-06 Three dimensional stacked module and method corresponding the same for elecronic circuit system

Publications (2)

Publication Number Publication Date
KR20020020006A KR20020020006A (en) 2002-03-14
KR100368003B1 true KR100368003B1 (en) 2003-01-14

Family

ID=19687766

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2000-0052806A KR100368003B1 (en) 2000-09-06 2000-09-06 Three dimensional stacked module and method corresponding the same for elecronic circuit system

Country Status (1)

Country Link
KR (1) KR100368003B1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100651465B1 (en) * 2005-08-09 2006-11-29 삼성전자주식회사 Fabricatin method of electronic circuit module and integrated circuit apparatus and electronic circuit module using the same

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04280695A (en) * 1991-03-08 1992-10-06 Hitachi Ltd High integrated semiconductor device and semiconductor module provided therewith
KR19980047421U (en) * 1996-12-28 1998-09-25 김영환 3D Semiconductor Package Module
KR19980080562A (en) * 1997-04-02 1998-11-25 가네코히사시 Three-dimensional memory module and semiconductor device using module therefor
US5847985A (en) * 1997-03-24 1998-12-08 Mitsubishi Denki Kabushiki Kaisha Memory modules
US5910885A (en) * 1997-12-03 1999-06-08 White Electronic Designs Corporation Electronic stack module
JP2000031617A (en) * 1998-07-10 2000-01-28 Hitachi Ltd Memory module and its manufacture
JP2000068445A (en) * 1998-08-18 2000-03-03 Nec Corp Stack structure of laminated type semiconductor device
US6049467A (en) * 1998-08-31 2000-04-11 Unisys Corporation Stackable high density RAM modules

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04280695A (en) * 1991-03-08 1992-10-06 Hitachi Ltd High integrated semiconductor device and semiconductor module provided therewith
KR19980047421U (en) * 1996-12-28 1998-09-25 김영환 3D Semiconductor Package Module
US5847985A (en) * 1997-03-24 1998-12-08 Mitsubishi Denki Kabushiki Kaisha Memory modules
KR19980080562A (en) * 1997-04-02 1998-11-25 가네코히사시 Three-dimensional memory module and semiconductor device using module therefor
US5910885A (en) * 1997-12-03 1999-06-08 White Electronic Designs Corporation Electronic stack module
JP2000031617A (en) * 1998-07-10 2000-01-28 Hitachi Ltd Memory module and its manufacture
JP2000068445A (en) * 1998-08-18 2000-03-03 Nec Corp Stack structure of laminated type semiconductor device
US6049467A (en) * 1998-08-31 2000-04-11 Unisys Corporation Stackable high density RAM modules

Also Published As

Publication number Publication date
KR20020020006A (en) 2002-03-14

Similar Documents

Publication Publication Date Title
US5994166A (en) Method of constructing stacked packages
KR100616384B1 (en) Electronic assembly with vertically connected capacitors and manufacturing method
US5172303A (en) Electronic component assembly
US8405231B2 (en) Semiconductor device, manufacturing method thereof, and manufacturing method of semiconductor module
US8072065B2 (en) System and method for integrated waveguide packaging
US20070096160A1 (en) High frequency chip packages with connecting elements
US20070052077A1 (en) Low height vertical sensor packaging
US8872333B2 (en) System and method for integrated waveguide packaging
US7514773B2 (en) Systems and arrangements for interconnecting integrated circuit dies
US20030137808A1 (en) Electronic module having canopy-type carriers
US20060138630A1 (en) Stacked ball grid array packages
US7023085B2 (en) Semiconductor package structure with reduced parasite capacitance and method of fabricating the same
US20130241042A1 (en) Semiconductor chip package, semiconductor module, and method for manufacturing same
US6992395B2 (en) Semiconductor device and semiconductor module having external electrodes on an outer periphery
WO2004080134A2 (en) High frequency chip packages with connecting elements
US20090179318A1 (en) Multi-channel stackable semiconductor device and method for fabricating the same, and stacking substrate applied to the semiconductor device
CN113410181B (en) Semiconductor packaging structure
CN112997305B (en) Chip packaging structure and electronic equipment
KR100368003B1 (en) Three dimensional stacked module and method corresponding the same for elecronic circuit system
JP4171218B2 (en) Surface mount module
EP2061289A1 (en) Interconnection of embedded passive components and substrates
CN111886691B (en) Chip assembly and terminal equipment
CN214542186U (en) Packaged chip and mobile terminal
CN220821540U (en) Radio frequency device and millimeter wave chip
CN217444379U (en) Packaging structure of semiconductor device and electronic equipment

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
N231 Notification of change of applicant
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121228

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20131230

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20141230

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20180102

Year of fee payment: 16

FPAY Annual fee payment

Payment date: 20200107

Year of fee payment: 18