KR100367825B1 - A balance type Predistorter - Google Patents

A balance type Predistorter Download PDF

Info

Publication number
KR100367825B1
KR100367825B1 KR10-2000-0064967A KR20000064967A KR100367825B1 KR 100367825 B1 KR100367825 B1 KR 100367825B1 KR 20000064967 A KR20000064967 A KR 20000064967A KR 100367825 B1 KR100367825 B1 KR 100367825B1
Authority
KR
South Korea
Prior art keywords
signal
predistorter
signals
input signal
distributing
Prior art date
Application number
KR10-2000-0064967A
Other languages
Korean (ko)
Other versions
KR20010044123A (en
Inventor
이규영
Original Assignee
(주)브이에스더블유알
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by (주)브이에스더블유알 filed Critical (주)브이에스더블유알
Priority to KR10-2000-0064967A priority Critical patent/KR100367825B1/en
Publication of KR20010044123A publication Critical patent/KR20010044123A/en
Application granted granted Critical
Publication of KR100367825B1 publication Critical patent/KR100367825B1/en

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F1/00Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/32Modifications of amplifiers to reduce non-linear distortion
    • H03F1/3241Modifications of amplifiers to reduce non-linear distortion using predistortion circuits

Abstract

본 발명은 밸런스형 전치왜곡기에 관한 것이다.The present invention relates to a balanced predistorter.

이러한 본 발명은 고출력 증폭기의 효율 향상을 위한 전치왜곡기에 있어서, 입력된 신호를 90°위상차가 생기는 두 신호로 분배하기 위한 신호분배부; 상기 분배된 신호를 처리하기 위한 동일 구조의 신호처리부 1 및 2; 상기 신호처리부 1 및 2가 온도 변화에 자동으로 보상하여 일정한 동작 특성을 유지토록 조절 가능한 온도 보상부; 및 상기 신호처리부 1 및 2에서 처리된 신호를 혼합하여 분배하고, 분배된 신호를 고출력 증폭기로 출력하기 위한 신호합성부를 포함하여 구성되는 것을 특징으로 한다.The present invention provides a predistorter for improving the efficiency of a high output amplifier, comprising: a signal distribution unit for distributing an input signal into two signals having a 90 ° phase difference; Signal processors 1 and 2 of the same structure for processing the divided signals; A temperature compensator for adjusting the signal processor 1 and 2 to automatically compensate for a change in temperature to maintain a constant operating characteristic; And a signal synthesizing unit for mixing and distributing the signals processed by the signal processing units 1 and 2 and outputting the divided signals to the high output amplifier.

밸런스형 전치왜곡기는 회로를 구성하는데 있어서 보다 적은 부품수를 사용하여 비용을 절감할 수 있고, 넓은 범위의 신호 세기에서도 사용할 수 있어서 입력신호의 세기를 미세 조절할 수 있으며, 신호처리부가 한 쌍의 밸런스 형태로 구성되어 있어서 만약에 하나의 신호처리부가 동작을 하지 않을 경우에도 정상적으로 기능을 수행할 수 있는 효과가 있다.Balanced predistorter can reduce the cost by using fewer parts in the circuit construction, and can be used in a wide range of signal strengths to fine-tune the intensity of the input signal. It is configured in such a way that if one signal processor does not operate, it can perform a function normally.

Description

밸런스형 전치왜곡기{A balance type Predistorter}Balanced Predistorter {A balance type Predistorter}

본 발명은 밸런스형 전치왜곡기에 관한 것으로서, 특히 동일 구조인 한 쌍의 밸런스 형태로 신호처리부를 구성하여 왜곡의 정도를 향상시키고 넓은 범위의 신호 세기에서 사용할 수도 있으며, 별도의 온도 보상 회로를 구성하여 온도 변화에 따라 자동으로 보상할 수 있도록 함으로서, 임피던스 변화로 인한 전류 변화에 대응하게 하여 항상 일정한 동작 특성의 유지가 가능한 밸런스형 전치왜곡기에 관한 것이다.The present invention relates to a balanced type predistorter, and in particular, a signal processing unit may be configured in a pair of balanced forms having the same structure to improve the degree of distortion and to be used in a wide range of signal strengths, and to configure a separate temperature compensation circuit. The present invention relates to a balanced predistorter capable of automatically maintaining a constant operating characteristic by responding to a change in current caused by a change in impedance by automatically compensating for a change in temperature.

일반적으로 종래의 시리즈 다이오드 전치왜곡기는 입력신호의 세기 등에 따라서 매우 민감하게 동작하고 좁은 입력신호 범위에서만 동작을 하며, 입출력단의 임피던스가 변하여 매칭이 무너지는 문제점이 있었다. 그리고 종래의 위상 시프터와 지연 라인을 이용한 전치왜곡기는 위상과 이득을 맞추기 위하여 위상 시프터, 조절기 및 지연 라인 등의 변화시켜야 할 변수들이 너무 많아서 왜곡기 사이즈가 커지고 또한 가격이 비싸지며 위상 또는 이득을 조절하는데 어려움이 있었다.In general, the conventional series diode predistorter operates very sensitively according to the strength of an input signal, operates only in a narrow input signal range, and has a problem in that matching is broken due to an impedance of an input / output terminal. In addition, a predistorter using a phase shifter and a delay line has many variables to change such as a phase shifter, a regulator, and a delay line in order to match a phase, so that the size of the distortion is large, the price is high, and the phase or gain is adjusted. There was a difficulty.

이에 본 발명은 상기와 같은 문제점을 해결하기 위하여 안출된 것으로서, 동일 구조인 한 쌍의 밸런스 형태로 신호처리부를 구성하여 왜곡의 정도를 향상시키고 넓은 범위의 신호 세기에서 사용할 수도 있으며, 별도의 온도 보상 회로를 구성하여 온도 변화에 따라 자동으로 보상할 수 있도록 함으로서, 임피던스 변화로 인한 전류 변화에 대응하게 하여 항상 일정한 동작 특성의 유지가 가능한 밸런스형 전치왜곡기를 제공하는데 그 목적이 있다.Accordingly, the present invention has been made to solve the above problems, by configuring a signal processing unit in the form of a pair of the balance structure of the same structure to improve the degree of distortion and can be used in a wide range of signal strength, separate temperature compensation The purpose of the present invention is to provide a balanced predistorter capable of automatically maintaining a constant operating characteristic by responding to a change in current due to a change in impedance by automatically compensating for a change in temperature by configuring a circuit.

도 1a는 종래의 시리즈 다이오드 전치왜곡기 개념도,1A is a conceptual diagram of a conventional series diode predistorter,

도 1b는 도 1a의 다이오드 부분 등가 회로 구성도,FIG. 1B is a schematic diagram of a diode partial equivalent circuit of FIG. 1A;

도 1c는 시리즈 다이오드 전치왜곡기의 동작 특성표,Figure 1c is a table of operating characteristics of the series diode predistorter,

도 2a는 종래의 위상 시프터와 지연 라인을 이용한 전치왜곡기 개념도,2a is a conceptual diagram of a predistorter using a conventional phase shifter and a delay line;

도 2b는 도 2a의 전치왜곡기 동작 개념도,Figure 2b is a conceptual diagram of the predistorter operation of Figure 2a,

도 3a는 본 발명에 따른 밸런스형 전치왜곡기 개념도,3a is a conceptual diagram of a balanced predistorter according to the present invention;

도 3b는 도 3a의 신호처리부 회로 구성도,3B is a circuit diagram illustrating the signal processor of FIG. 3A;

도 3c는 도 3a의 온도보상부 회로 구성도,3C is a circuit diagram of the temperature compensator of FIG. 3A;

도 4는 종래의 시리즈 다이오드 전치왜곡기를 이용한 일실시예,Figure 4 is an embodiment using a conventional series diode predistorter,

도 4a~4e는 도 4의 일실시예에 따른 결과표,4a to 4e is a result table according to an embodiment of FIG.

도 5는 본 발명에 따른 밸런스형 전치왜곡기의 One Path를 이용한 일실시예,5 is an embodiment using one path of the balanced predistorter according to the present invention;

도 5a~5e는 도 5의 일실시예에 따른 결과표,5a to 5e is a result table according to an embodiment of FIG.

도 6은 본 발명에 따른 밸런스형 전치왜곡기를 이용한 일실시예,Figure 6 is an embodiment using a balanced predistorter according to the present invention,

도 6a~6e는 도 6의 일실시예에 따른 결과표.6a to 6e is a result table according to one embodiment of FIG.

*도면의 주요부호 설명* Description of the main symbols in the drawings

30 : 신호분배부 40 : 온도 보상부30: signal distribution unit 40: temperature compensation unit

50 : 신호처리부 1 60 : 신호처리부 250: signal processor 1 60: signal processor 2

70 : 신호합성부70: signal synthesis unit

상기와 같은 목적을 달성하기 위하여, 본 발명에 따른 고출력 증폭기의 효율 향상을 위한 밸런스형 전치왜곡기는, 입력된 신호를 90°위상차가 생기는 두 신호로 분배시키는 신호분배부; 궤환작용을 방지하거나 감소시키며 직류전압 성분들이 흘러다니는 것을 차단시키는 제 1 및 2 감결합(Decoupling) 커패시터, 입력된 신호로부터 3차항 신호를 발생시키고 동작하는 입력신호의 범위를 확장시키되 직렬형태로 연결된 제 1 및 2 쇼트키 다이오드, 상기 쇼트키 다이오드의 용량값을 조절하기 위한 커패시터, 및 상기 쇼트키 다이오드와 커패시터에 의한 조합회로를 전원과 그라운드로부터 분리시키는 제 1 및 2 인덕터를 포함하여 상기 신호분배부로부터 분배된 각각의 신호를 전치왜곡시키는 동일 구조의 신호처리부 1 및 2; 신호를 증폭시키는 증폭기, 및 온도가 상승하면 저항값이 내려가는 더어미스터(Thermistor)를 포함하여 상기 신호처리부 1 및 2의 온도변화에 따른 동작 특성을 일정하게 유지시키는 온도 보상부; 및 상기 신호처리부 1 및 2로부터 처리된 신호를 혼합하여 분배시키고, 분배된 신호를 고출력 증폭기로 출력시키는 신호합성부를 포함하여 구성된 것을 특징으로 한다.In order to achieve the above object, a balanced predistorter for improving the efficiency of a high output amplifier according to the present invention, the signal distribution unit for distributing the input signal into two signals having a 90 ° phase difference; First and second decoupling capacitors that prevent or reduce feedback and block the flow of DC voltage components, generating a third-order signal from the input signal and extending the range of the input signal to operate but in series The signal portion including first and second Schottky diodes, a capacitor for adjusting the capacitance value of the Schottky diode, and first and second inductors separating the combination circuit of the Schottky diode and the capacitor from power and ground; Signal processing units 1 and 2 of the same structure for predistorting each signal distributed from the distribution; A temperature compensator for maintaining a constant operating characteristic according to a temperature change of the signal processors 1 and 2, including an amplifier for amplifying a signal and a thermistor whose resistance decreases when the temperature rises; And a signal synthesizing unit for mixing and distributing the signals processed by the signal processing units 1 and 2 and outputting the divided signals to a high output amplifier.

이하 첨부된 도면을 참조하여 본 발명을 상세히 설명하기로 한다.Hereinafter, the present invention will be described in detail with reference to the accompanying drawings.

도 1a는 종래의 시리즈 다이오드 전치왜곡기 개념도로서, 커패시터 C1(11) 및 C2(16)는 직류 감결합(Decoupling) 커패시터, D1(13)은 입력 신호로부터 3차항신호를 발생시키기 위한 쇼트키 다이오드, CP(14)는 D1(13)의 커패시턴스값을 보완하는 커패시터, 인덕터 L1(12) 및 L2(15)는 직류를 통과시키며 전원과 그라운드로부터 다이오드 D1(13)과 커패시터 C2(16)에 의한 조합회로가 임피던스 영향을 받지 않도록 분리하는 인덕터이다. 본 전치왜곡기는 쇼트키(Shottky) 다이오드 D1(13)에 인가되는 전압레벨에 따라서 다이오드의 다이나믹 임피던스가 비선형적으로 변화되는 원리를 이용한 것으로서, 다이오드 D1(13) 부분을 등가 회로화하면 도 1b와 같은 등가 회로를 도시할 수 있다. 그리고 이 다이오드 D1(13)과 커패시터 C2(16)의 조합 회로에서 나타나는 동작 특성을 도 1c와 같이 도시할 수 있다. 즉 시리즈 다이오드 전치왜곡기의 동작 특성을 나타내는데, 다이오드 D1(13)을 활용함으로서, 정의 크기(Positive Amplitude)와 부의 위상 편차(Negative Phase Deviations)가 이루어짐을 알 수 있다. 그런데 도 1a와 같은 회로 구성은 다이오드 D1(13)에 가해지는 입력 신호의 세기나 직류 튜닝 전압 즉, VT에 따라서 매우 민감하게 동작하며 또한 매우 좁은 입력신호 범위에서만 동작을 하고, 다이오드의 임피던스가 변함에 따라서 입출력단의 임피던스가 변하여 매칭이 무너지는 현상이 발생한다.1A is a conceptual diagram of a conventional series diode predistorter, wherein capacitors C1 (11) and C2 (16) are DC decoupling capacitors, and D1 (13) is a Schottky diode for generating a third order signal from an input signal. CP 14 is a capacitor that complements the capacitance value of D 1 13, inductors L 1 12 and L 2 15 pass a direct current and are driven by diode D 1 13 and capacitor C 2 16 from a power source and ground. An inductor that separates a combination circuit so that it is not affected by impedance. This predistorter uses the principle that the dynamic impedance of the diode varies nonlinearly according to the voltage level applied to the Schottky diode D1 (13). The same equivalent circuit can be shown. In addition, the operating characteristics shown in the combination circuit of the diode D1 13 and the capacitor C2 16 can be shown as shown in FIG. 1C. That is, it shows the operating characteristics of the series diode predistorter. By using the diode D1 (13), it can be seen that the positive amplitude and the negative phase deviation are made. However, the circuit as shown in Fig. 1a configuration is diode sensitively operates according to D1 (13) of the input signal strength and the DC tuning voltage that is, V T is applied to, and also the operation only within a narrow input signal range, and the impedance of the diode As the impedance changes, the impedance of the input / output terminal changes, so that the matching collapse occurs.

도 2a는 종래의 위상 시프터와 지연 라인을 이용한 전치왜곡기 개념도로서, 입력된 신호를 0°와 90°의 두 신호로 분리하는 3dB 커플러(21), 신호크기를 조절하는 조절기(Attenuator:23), 통과하는 신호에 위상 지연을 가하는 위상 시프터(Phase Shifter:24), 패턴이나 케이블 등을 활용하여 통과 신호의 위상을 지연시키는 지연 라인(25), 3차항 신호를 발생하는 한 쌍의 쇼트키 다이오드(Shottky Diode:26,27), 분리되어 입력되는 0°, 90°위상차의 신호를 혼합하여 단일 신호화하여 출력하는 3dB 커플러(28), 및 저항들(22,29)로 구성된다. 본 전치왜곡기는 쇼트키 다이오드(26,27)의 비선형성을 이용하여 강제적인 전치왜곡을 통한 3차항 신호를 만들어 출력하게 된다. 즉, 조절기(23), 위상 시프터(24), 및 다이오드(26,27)를 활용한 신호 경로(Signal Path)를 통하여 3차항 신호 왜곡이 만들어지며, 지연 라인(25)으로 구성된 경로를 통하여 원 입력 신호의 선형부분을 통과시켜 신호결합부인 커플러(28)를 통하여 결합되게 된다. 그런데 도 2a와 같은 회로 구성에서는 조절기(23), 위상 시프터(24), 지연 라인(25) 등 신호 위상과 이득을 맞추기 위하여 변화시켜야 할 변수들이 너무 많아서 사이즈가 커지게 되며 위상과 이득을 조절하는데 어려움이 있게 되며, 또한 가격이 상승하는 문제점이 있다. 도 2b는 도 2a의 전치왜곡기 동작 개념도를 나타낸다. 상기 설명한 종래의 전치왜곡기는 회로 종단에 파워 앰프가 연결되게 되며 이 파워 앰프의 비선형성 특성을 보완시키도록 전치왜곡단에서 조절이 이루어지게 된다.FIG. 2A is a schematic diagram of a predistorter using a conventional phase shifter and a delay line. A 3dB coupler 21 for dividing an input signal into two signals, 0 ° and 90 °, and an adjuster for adjusting the signal size (Attenuator 23) A phase shifter 24 that adds a phase delay to the passing signal, a delay line 25 that delays the phase of the pass signal using a pattern or cable, and a pair of Schottky diodes that generate a third order signal. (Shottky Diode: 26, 27), 3dB coupler 28 for mixing and inputting the signal of the separated 0 °, 90 ° phase difference, single signal and output, and resistors (22, 29). The predistorter generates and outputs a third-order signal through forced predistortion using nonlinearities of the Schottky diodes 26 and 27. That is, third-order signal distortion is generated through a signal path using the regulator 23, the phase shifter 24, and the diodes 26 and 27, and a circular path is formed through the path formed by the delay line 25. Passed through the linear portion of the input signal is coupled through the coupler 28, which is a signal coupling portion. However, in the circuit configuration as shown in FIG. 2A, there are too many variables to be changed in order to match the signal phase and gain such as the adjuster 23, the phase shifter 24, and the delay line 25. There is a difficulty, and there is a problem that the price rises. FIG. 2B illustrates a conceptual diagram of the predistorter operation of FIG. 2A. In the conventional predistorter described above, a power amplifier is connected to a circuit end, and the predistorter stage is adjusted to compensate for the nonlinearity of the power amplifier.

도 3a는 본 발명에 따른 밸런스형 전치왜곡기 개념도로서, 입력되는 신호를 분배하기 위한 신호분배부(30), 분배된 신호를 처리하는 동일 구조인 한 쌍의 신호처리부 1 및 2(50, 60), 상기 신호처리부 1 및 2의 온도 변화에 자동으로 대응하여 일정한 동작 특성을 유지토록 조절이 가능한 온도 보상부(40), 상기 신호처리부 1 및 2에서 처리된 신호를 혼합하고 분배하여 고출력 증폭기로 출력하는 신호합성부(70)로 구성된다. 즉, 한 쌍의 신호처리부를 구성하여 밸런스화하여 사용함으로서, 전치왜곡의 정도를 개선시킬 수 있다. 즉 도 1a의 종래의 전치왜곡의 문제점인 입력신호의 크기에 따른 입력/출력단의 임피던스 매칭이 무너지는 현상을 방지하기 위하여 신호분배부(30)와 신호합성부(70)를 사용하였다. 도 3b는 도 3a의 신호처리부 회로 구성도로서, 종래의 쇼트키 다이오드를 다이오드 D1(33)과 D2(34)처럼 직렬로 연결하고 사용하여 동작하는 입력 신호의 범위를 넓게 확장하였으며, 신호처리부 1 및 2처럼 밸런스화하여 사용함으로서 전치왜곡 정도를 3dB ~ 5dB로 개선시키는 효과를 낼 수 있다. 이때, 커패시터 CP(35)는 상기 쇼트키 다이오드 D1(33)과 D2(34)의 용량값을 조절하기 위함이다. 즉, 제작시에 기 설정된 쇼트키 다이오드 D1(33)과 D2(34)의 용량값을 필요에 따라 변경할 경우에 이용된다. 그리고 개선된 성능은 도 2a의 종래의 위상 시프터와 지연 라인을 이용한 전치왜곡기와 같이 복잡한 조절 기능을 구성하지 않고서도 값싸게 성능을 개선시킬 수가 있다. 본 밸런스형 전치왜곡기가 처리하는 과정을 설명하자면, 입력된 신호를 신호분배부(30)에서 0°와 90°로 위상차가 나는 두 개의 신호로 분리한다. 분리된 신호 세기는 1/2로 감소한다. 그리고 신호처리부 1(50)과 신호처리부 2(60)로 구분된 동일 구조인 한 쌍의 밸런스 전치왜곡기, 즉 두 개의 시리얼 다이오드 전치왜곡 회로를 통하여 각각 입력된 신호들을 전치왜곡시키게 된다. 이때 온도보상부(40)에서는 상기 신호처리부 1 및 2(50, 60)에서 온도가 변하더라도 일정한 동작 특성을 유지할 수 있도록 자동으로 보상한다. 신호합성부(70)에서는 상기 신호처리부 1 및 2(50, 60)에서 처리된 신호를 입력받아 혼합하게 되는데 이 때 두 신호의 위상차는 0°가 되어 신호의 크기는 상기 신호분배부(30)로 입력되었던 신호의 크기와 다시 같아지게 되나 전치왜곡의 정도는 한 경로(Path)를 사용할 때보다 3dB 정도 증가하게 된다.3A is a conceptual diagram illustrating a balanced predistorter according to the present invention, a signal distribution unit 30 for distributing an input signal and a pair of signal processing units 1 and 2 (50, 60) having the same structure for processing the distributed signal. ), A temperature compensator 40 capable of automatically controlling a temperature change of the signal processor 1 and 2 to maintain a constant operating characteristic, and mixing and distributing the signals processed by the signal processor 1 and 2 to a high output amplifier. It consists of a signal synthesizing unit 70 for outputting. That is, by constructing and using a pair of signal processing units, the degree of predistortion can be improved. That is, the signal distribution unit 30 and the signal synthesizing unit 70 are used to prevent the impedance matching of the input / output terminal from collapsing according to the magnitude of the input signal, which is a problem of the conventional predistortion of FIG. 1A. FIG. 3b is a circuit diagram of the signal processor of FIG. 3a, which extends the range of an input signal operating by connecting and using a conventional Schottky diode in series as diodes D1 33 and D2 34. Signal processor 1 And by using the balance as shown in the 2 can be produced the effect of improving the predistortion degree to 3dB ~ 5dB. At this time, the capacitor CP 35 is to adjust the capacitance values of the Schottky diodes D1 33 and D2 34. That is, it is used when the capacitance values of the Schottky diodes D1 33 and D2 34 preset at the time of manufacture are changed as necessary. In addition, the improved performance can be improved inexpensively without configuring complicated adjustment functions such as the conventional phase shifter and the predistorter using the delay line. To explain the process of the balanced predistorter, the input signal is separated into two signals having a phase difference of 0 ° and 90 ° in the signal distribution unit 30. The separated signal strength is reduced by half. Pre-distortion of the input signals is performed through a pair of balanced predistorters, that is, two serial diode predistortion circuits having the same structure divided into the signal processor 1 (50) and the signal processor 2 (60). At this time, the temperature compensation unit 40 automatically compensates to maintain a constant operating characteristic even if the temperature changes in the signal processing units 1 and 2 (50, 60). The signal synthesizing unit 70 receives and mixes the signals processed by the signal processing units 1 and 2 (50, 60). At this time, the phase difference between the two signals is 0 °, and the magnitude of the signal is the signal distribution unit 30. The size of the signal is equal to the size of the input signal, but the amount of predistortion is increased by about 3dB than using one path.

도 3c는 도 3a의 온도보상부 회로 구성도를 나타내는데, 신호를 증폭하는 증폭기(43), 온도가 상승하면 저항값이 내려가는 더어미스터(Thermistor:44), 그리고, 상기 증폭기(43)의 증폭도를 조절하기 위한 저항들(41,42,45)로 구성되어 있다. 본 온도 보상 회로는 도 7의 쇼트키 다이오드들(33,34)에 걸리는 직류 튜닝 전압(VT)을 온도에 따라 자동 보상케 함으로서, 열로 인하여 다이오드들의 다이나믹 임피던스 변화로 인한 전류 변화에 대응하게 한다. 그래서 신호처리부 1 및 2(50,60)가 온도변화에 관계없이 항상 일정한 동작 특성을 유지할 수 있도록 한다.FIG. 3C illustrates the circuit diagram of the temperature compensator of FIG. 3A. The amplifier 43 amplifies the signal, thermistor 44 decreases in resistance when the temperature rises, and the amplification degree of the amplifier 43. It consists of resistors 41, 42, 45 for adjustment. The temperature compensation circuit automatically compensates the DC tuning voltage V T applied to the Schottky diodes 33 and 34 of FIG. 7 according to the temperature, thereby responding to a change in current due to a change in the dynamic impedance of the diodes due to heat. . Thus, the signal processing units 1 and 2 (50, 60) can maintain a constant operating characteristic at all times regardless of the temperature change.

도 4는 종래의 시리즈 다이오드 전치왜곡기를 이용한 일실시예이고, 도 4a~4e는 도 4의 일실시예에 따른 결과표를 나타낸다. 즉 도 4a는 3차항 개선 정도를 나타내는 표인데, 특정 Power Level(-16dBm ~ -6dBm) 에서만 선형성이 개선됨을 보여주고, 도 4b는 전치왜곡기를 통과하는 신호의 감쇄정도를 나타내는 표인데, 2dB 정도의 신호감쇄가 있음을 보여준다. 그리고 도 4c는 1차항과 3차항의 크기차를 보여주는 표인데, 간격이 넓을수록 좋고, 도 4d는 P1dB 압축점이 개선되는 정도를 보여주는 표이며, 도 4e는 스펙트럼 상에서 3차항이 변화되는 정도를 보여주는 표이다.4 is an embodiment using a conventional series diode predistorter, and FIGS. 4A to 4E show a result table according to the embodiment of FIG. 4. That is, Figure 4a is a table showing the degree of improvement of the third term, the linearity is improved only at a specific power level (-16dBm ~ -6dBm), Figure 4b is a table showing the degree of attenuation of the signal passing through the predistorter, about 2dB Shows signal attenuation. And 4c is a table showing the size difference between the first term and the third term, the wider the interval, the better, Figure 4d is a table showing the degree of improvement of the P 1 dB compression point, Figure 4e is the degree of the third term changes in the spectrum This table shows:

도 5는 본 발명에 따른 밸런스형 전치왜곡기의 One Path를 이용한 일실시예이고, 도 5a~5e는 도 5의 일실시예에 따른 결과표를 나타낸다. 즉 도 5a는 3차항 개선 정도를 나타내는 표인데, 전체 Power Level에서 선형성이 개선됨을 보여주는데, 간격이 넓을수록 개선이 많이 된 것을 나타낸다. 도 5b는 전치왜곡기를 통과하는 신호의 감쇄정도를 나타내는 표인데, -2dB 정도의 신호감쇄가 있음을 보여준다. 그리고 도 5c는 1차항과 3차항의 크기차를 보여주는 표인데 간격이 넓을수록 좋고, 도 5d는 P1dB 압축점이 개선되는 정도를 보여주는 표이며, 도 5e는 스펙트럼 상에서 3차항이 변화되는 정도를 보여주는 표이다.FIG. 5 is an embodiment using one path of the balanced predistorter according to the present invention, and FIGS. 5A to 5E show a result table according to the embodiment of FIG. 5. That is, Figure 5a is a table showing the degree of improvement of the third term, which shows that the linearity is improved at the entire power level, the larger the interval indicates that the improvement is much. Figure 5b is a table showing the degree of attenuation of the signal passing through the predistorter, showing that there is a signal attenuation of about -2dB. 5c is a table showing the difference between the first term and the third term, the wider the interval, the better. FIG. 5d is a table showing the degree of improvement of the P 1 dB compression point, and FIG. 5e shows the degree of change of the third term in the spectrum. The table shows.

도 6은 본 발명에 따른 밸런스형 전치왜곡기를 이용한 일실시예이고, 도 6a~6e는 도 6의 일실시예에 따른 결과표를 나타낸다. 즉 도 6a는 3차항 개선 정도를 나타내는 표인데, 전체 Power Level에서 One Path 타입보다 선형성이 개선됨을 보여주고, 도 6b는 전치왜곡기를 통과하는 신호의 감쇄정도를 나타내는 표인데, One Path 타입에 비하여 손실이 현저히 줄어들었음을 보여준다. 그리고 도 6c는 1차항과 3차항의 크기차를 보여주는 표인데 간격이 넓을수록 좋고, 도 6d는 P1dB 압축점이 개선되는 정도를 보여주는 표인데, 모든 그래프들이 일치되어 일직선화하는 형태를 나타내어 One Path 타입보다 개선되고 있음을 보여주고 있다. 또한 도 6e는 스펙트럼 상에서 3차항이 변화되는 정도를 보여주는 표이다.6 is an embodiment using a balanced predistorter according to the present invention, and FIGS. 6A to 6E show a result table according to the embodiment of FIG. 6. That is, Figure 6a is a table showing the degree of improvement of the third order, the linearity is improved than the One Path type at the entire power level, Figure 6b is a table showing the degree of attenuation of the signal passing through the predistorter, compared to the One Path type The loss is markedly reduced. 6c is a table showing the size difference between the first term and the third term, the wider the interval is, the better, and FIG. 6d is a table showing the degree of improvement of the P 1 dB compression point. It shows improvement over Path type. 6E is a table showing the degree of change of the third term on the spectrum.

이상 설명한 바와 같이 밸런스형 전치왜곡기는 회로를 구성하는데 있어서 보다 적은 부품수를 사용하여 비용을 절감할 수 있고, 넓은 범위의 신호 세기에서도사용할 수 있어서 입력신호의 세기를 미세 조절할 수 있으며, 신호처리부가 한 쌍의 밸런스 형태로 구성되어 있어서 만약에 하나의 신호처리부가 동작을 하지 않을 경우에도 정상적으로 기능을 수행할 수 있는 효과가 있다.As described above, the balanced predistorter can reduce the cost by using fewer components in the circuit configuration, and can be used in a wide range of signal strengths, so that the intensity of the input signal can be finely adjusted. It is composed of a pair of balance forms, so that even if one signal processing unit does not operate, it can perform a function normally.

Claims (3)

고출력 증폭기의 효율 향상을 위한 전치왜곡기에 있어서,In the predistorter for improving the efficiency of high power amplifier, 입력된 신호를 90°위상차가 생기는 두 신호로 분배시키는 신호분배부;A signal distribution unit for distributing the input signal into two signals having a 90 ° phase difference; 궤환작용을 방지하거나 감소시키며 직류전압 성분들이 흘러다니는 것을 차단시키는 제 1 및 2 감결합(Decoupling) 커패시터, 입력된 신호로부터 3차항 신호를 발생시키고 동작하는 입력신호의 범위를 확장시키되 직렬형태로 연결된 제 1 및 2 쇼트키 다이오드, 상기 쇼트키 다이오드의 용량값을 조절하기 위한 커패시터, 및 상기 쇼트키 다이오드와 커패시터에 의한 조합회로를 전원과 그라운드로부터 분리시키는 제 1 및 2 인덕터를 포함하여 상기 신호분배부로부터 분배된 각각의 신호를 전치왜곡시키는 동일 구조의 신호처리부 1 및 2;First and second decoupling capacitors that prevent or reduce feedback and block the flow of DC voltage components, generating a third-order signal from the input signal and extending the range of the input signal to operate but in series The signal portion including first and second Schottky diodes, a capacitor for adjusting the capacitance value of the Schottky diode, and first and second inductors separating the combination circuit of the Schottky diode and the capacitor from power and ground; Signal processing units 1 and 2 of the same structure for predistorting each signal distributed from the distribution; 신호를 증폭시키는 증폭기, 및 온도가 상승하면 저항값이 내려가는 더어미스터(Thermistor)를 포함하여 상기 신호처리부 1 및 2의 온도변화에 따른 동작 특성을 일정하게 유지시키는 온도 보상부; 및A temperature compensator for maintaining a constant operating characteristic according to a temperature change of the signal processors 1 and 2, including an amplifier for amplifying a signal and a thermistor whose resistance decreases when the temperature rises; And 상기 신호처리부 1 및 2로부터 처리된 신호를 혼합하여 분배시키고, 분배된 신호를 고출력 증폭기로 출력시키는 신호합성부를 포함하여 구성된 것을 특징으로 하는 밸런스형 전치왜곡기.And a signal synthesizer for mixing and distributing the processed signals from the signal processors 1 and 2 and outputting the divided signals to a high output amplifier. 삭제delete 삭제delete
KR10-2000-0064967A 2000-11-02 2000-11-02 A balance type Predistorter KR100367825B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2000-0064967A KR100367825B1 (en) 2000-11-02 2000-11-02 A balance type Predistorter

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2000-0064967A KR100367825B1 (en) 2000-11-02 2000-11-02 A balance type Predistorter

Publications (2)

Publication Number Publication Date
KR20010044123A KR20010044123A (en) 2001-06-05
KR100367825B1 true KR100367825B1 (en) 2003-01-10

Family

ID=19696949

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2000-0064967A KR100367825B1 (en) 2000-11-02 2000-11-02 A balance type Predistorter

Country Status (1)

Country Link
KR (1) KR100367825B1 (en)

Also Published As

Publication number Publication date
KR20010044123A (en) 2001-06-05

Similar Documents

Publication Publication Date Title
JP5028675B2 (en) Predistortion linearizer with adjustable amplitude and shape
US7332961B2 (en) Predistortion linearizing
US7288987B2 (en) RF amplifier employing active load linearization
EP1794879B1 (en) Tunable predistorter
US4752743A (en) Linearizer for TWT amplifiers
CN111293991B (en) On-chip integrated broadband linearizer based on variable capacitor
JPH03195101A (en) Feed-forward predistortion linearizer
US20120242405A1 (en) Frequency-Desensitizer for Broadband Predistortion Linearizers
JP3335907B2 (en) Distortion compensation circuit and low distortion semiconductor amplifier
US7557654B2 (en) Linearizer
JPH0637551A (en) Distortion compensation circuit
JP2002064340A (en) High frequency power amplifier
KR100367825B1 (en) A balance type Predistorter
US7772925B2 (en) Power amplifier with pre-distorter
US7221221B2 (en) Power amplifier with pre-distorter
JP2003332852A (en) Predistortion circuit
US20030001670A1 (en) Nonlinear feedback linearizer
JP2002009555A (en) Amplifier and pre-distorter
JP2004254095A (en) Distortion compensation circuit and low distortion semiconductor amplifier
JP3894401B2 (en) Power amplifier
KR950003278B1 (en) Feed forward linearization circuit for power amplifier
JP2005184258A (en) High-frequency amplifier
CN117411443A (en) Reflection type analog predistortion linearizer
KR100256429B1 (en) Linear power amplifier with multi feedback structure
JP2005252882A (en) Microwave amplifier and linearizer module

Legal Events

Date Code Title Description
A201 Request for examination
G15R Request for early opening
N231 Notification of change of applicant
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee