KR100367599B1 - 셋톱 박스의 화이트 밸런스 조정 장치 및 방법 - Google Patents

셋톱 박스의 화이트 밸런스 조정 장치 및 방법 Download PDF

Info

Publication number
KR100367599B1
KR100367599B1 KR10-2000-0047175A KR20000047175A KR100367599B1 KR 100367599 B1 KR100367599 B1 KR 100367599B1 KR 20000047175 A KR20000047175 A KR 20000047175A KR 100367599 B1 KR100367599 B1 KR 100367599B1
Authority
KR
South Korea
Prior art keywords
top box
monitor
signal
test pattern
video signal
Prior art date
Application number
KR10-2000-0047175A
Other languages
English (en)
Other versions
KR20020014088A (ko
Inventor
안병수
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR10-2000-0047175A priority Critical patent/KR100367599B1/ko
Publication of KR20020014088A publication Critical patent/KR20020014088A/ko
Application granted granted Critical
Publication of KR100367599B1 publication Critical patent/KR100367599B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N23/00—Cameras or camera modules comprising electronic image sensors; Control thereof
    • H04N23/80—Camera processing pipelines; Components thereof
    • H04N23/84—Camera processing pipelines; Components thereof for processing colour signals
    • H04N23/88—Camera processing pipelines; Components thereof for processing colour signals for colour balance, e.g. white-balance circuits or colour temperature control

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Processing Of Color Television Signals (AREA)
  • Testing, Inspecting, Measuring Of Stereoscopic Televisions And Televisions (AREA)

Abstract

본 발명은 셋톱 박스의 화이트 밸런스 조정 장치 및 방법에 관한 것으로 특히, 셋톱 박스의 출력 신호를 검출하여 멀티콤포넌트 프로세서의 이득과 컷오프를 자체적으로 보정하게 구성함으로써 제작시에 PDP 모니터의 화이트 밸런스만을 조정하도록 함에 목적이 있다. 이러한 목적의 본 발명은 셋톱 박스와 모니터로 이루어진 영상 기기에 있어서, 상기 셋톱 박스는 튜닝된 영상 신호를 원래 포맷의 영상 신호로 복원함과 아울러 테스트 패턴을 발생시키기 위한 비디오 디코더(102)와, 이 비디오 디코더(102)의 영상 출력신호를 순차 주사 방식으로 변환된 후 아날로그 영상신호로 변환되면 원색 영상신호(RGB)로 변환하는 멀티콤포넌트 프로세서(105)를 구비하여 구성하고; 상기 모니터는 상기 셋톱 박스에서의 원색 영상신호(RGB)를 디지털 신호로 변환하는 아날로그/디지털 변환기(107)와, 이 아날로그/디지털 변환기(107)의 각 원색 영상신호를 1라인씩 저장하여 그 중 일부를 각기 합산하고 그 합산값들을 표준 테스트 패턴값과 비교하여 그 비교 결과치를 출력하는 화질 조정 장치(112)와, 이 화질 조정 장치(112)로 표준 테스트 패턴을 제공하고 상기 화질 조정 장치(112)에서의 비교 결과값을 이용하여 상기 멀티콤포넌트 프로세서(105)의 출력 이득 및 컷오프를 조정하는 마이크로 컴퓨터(110)를 구비하여 구성함을 특징으로 한다.

Description

셋톱 박스의 화이트 밸런스 조정 장치 및 방법{WHITE BALANCE CONTROL APPARATUS AND METHOD FOR SETUP BOX}
본 발명은 티브이 시스템에 관한 것으로 특히, PDP(Plasma Display Panel ; 이하, PDP라 약칭함) 티브이 시스템에 있어서 셋톱 박스의 화이트 밸런스 자동 조정 장치 및 방법에 관한 것이다.
일반적으로 PDP 티브이 시스템은 셋톱 박스와 PDP 모니터로 구성된다.
상기 PDP 티브이 시스템의 셋톱 박스에는 멀티콤포넌트 프로세서가 내장되며 그 멀티콤포넌트 프로세서의 컬러 매트릭스는 아날로그 방식을 취하고 있다.
그런데, 종래에는 셋톱 박스를 구성하는 아이씨(IC) 회로들의 편차로 인하여 영상출력신호(RGB)의 레벨 변화가 발생한다.
따라서, 종래에는 영상 출력신호의 레벨 변화를 수동으로 조정하여 영상 출력신호의 레벨이 항상 일정하게 되도록 하고 있다.
즉, 종래에는 세트 제조시에 항상 화이트 밸런스를 두 번 조정하여 일정한 화질을 유지시키는데, 하나는 모니터에 구비되는 아날로그/디지털 변환기의 이득과 컷오프를 이용하여 마이크로 컴퓨터가 화이트 밸런스를 조정하고 다른 하나는 상기 마이크로 컴퓨터가 셋톱 박스에 구비된 이피롬(EPROM)을 통해 그 셋톱 박스에 구비된 멀티콤포넌트 프로세서의 출력 이득과 컷오프를 조정하여 일정한 화질을 유지하도록 한다.
그러나, 종래에는 PDP 티브이 시스템의 셋톱 박스마다에서 출력되는 영상 신호(RGB)의 레벨 편차가 비교적 크기 때문에 모니터가 일정한 화질을 표시하는 상태가 되더라도 셋톱 박스에 따라서는 동일한 신호에 대해서 서로 다른 화질을 나타내게 된다.
따라서, 종래에는 세트 제조 과정에서 PDP 모니터 뿐만 아니라 셋톱 박스의 출력이 항상 일정하게 되도록 수동으로 조정하여야 하는 불편함이 있다.
따라서, 본 발명은 종래의 문제점을 개선하기 위하여 기기 동작시 셋톱 박스의 출력 신호를 검출하여 멀티콤포넌트 프로세서의 이득과 컷오프를 자체적으로 보정하게 구성함으로써 제작시에 PDP 모니터의 화이트 밸런스만을 조정하도록 창안한 셋톱 박스의 화이트 밸런스 조정 장치 및 방법을 제공함에 목적이 있다.
도1은 본 발명의 실시예를 위한 화이트 밸런스 조정 장치의 블럭도.
도2는 도1에서 비디오 디코더의 테스트 패넌의 구성과 계단파형을 보인 예시도.
도3은 도1에서 화질 조정장치의 제어 상태를 보인 예시도.
도4는 도1에서 화질 조정장치의 블럭도.
* 도면의 주요부분에 대한 부호 설명 *
101 : 튜너부 102 : 비디오 디코더
103 : 프로그래시브 처리부 104 : 디지털/아날로그 변환기
105 : 멀티콤포넌트 프로세서 106 : 영상 스위칭부
107 : 아날로그/디지털 변환기 108 : 주사 변환부
109 : PDP 모듈 110 : 마이크로 컴퓨터
111 : 이피롬부(EPROM) 112 : 화질 조정장치
본 발명은 상기의 목적을 달성하기 위하여 튜닝된 방송 신호로부터 원래의 영상 신호를 복원하여 원색 영상신호로 출력하는 셋톱 박스와, 이 셋톱 박스에서의 영상신호를 적합한 포맷으로 변환하여 화면에 표시하는 모니터로 이루어진 PDP 티브이 시스템과 같은 영상 기기에 있어서, 상기 셋톱 박스는 튜닝된 영상 신호를 원래 포맷의 영상 신호로 복원함과 아울러 테스트 패턴을 발생시키기 위한 비디오 디코더와, 이 비디오 디코더의 출력신호를 순차 주사 방식으로 변환한 후 아날로그 영상신호로 변환하는 신호 변환 수단으로서의 프로그래시브 처리부, 디지털/아날로그 변환부와, 상기 아날로그 영상신호를 원색 영상신호(RGB)로 변환하는 멀티콤포넌트 프로세서와, 상기 멀티콤포넌트 프로세서의 출력 이득 및 컷오프를 조정하기 위한 값을 저장하는 이피롬부(EPROM)을 구비하여 구성하고; 상기 모니터는 상기 셋톱 박스에서의 원색 영상신호(RGB)를 디지털 신호로 변환하는 아날로그/디지털 변환기와, 이 아날로그/디지털 변환기의 각 원색 영상신호를 1라인씩 저장하여 그 중 일부를 각기 합산하고 그 합산값들을 표준 테스트 패턴값과 비교하여 그 비교 결과치를 출력하는 화질 조정 수단으로서의 화질 조정장치와, 이 화질 조정 장치로 표준 테스트 패턴을 제공하고 상기 멀티콤포넌트 프로세서의 출력 이득 및 컷오프를 조정하기 위해 상기 화질 조정장치에서의 결과값을 상기 이피롬부(EPROM)에 저장하는 제어 수단으로서의 마이크로 컴퓨터를 구비하여 구성함을 특징으로 한다.
상기 화질 조정장치는 아날로그/디지털 변환기의 각 원색 영상신호(R,G,B)를 저장하는 3개의 1라인 메모리와, 이 3개의 라인 메모리의 저장 데이터를 1/8 이후의 50개의 데이터와 5/8 이후의 50개의 데이터를 각기 저장하여 그 각각의 데이터를 각기 합산하는 연산부와, 이 연산부의 각각의 출력값을 마이크로 컴퓨터에 저장되어 있는 표준 테스트 패턴값과 비교하여 그 비교 결과치를 출력하는 6개의 비교기로 구성함을 특징으로 한다.
상기 연산부는 3개의 라인 메모리에 저장된 데이터중 일부를 각기 저장하기 위한 6개의 버퍼와, 이 6개의 버퍼에 각기 저장된 데이터를 각기 합산하는 6개의 합 연산자로 구성함을 특징으로 한다.
한편, 본 발명은 상기와 같은 장치를 구성함에 있어서, 제조시 모니터에 구비된 아날로그/디지털 변환기의 이득과 컷오프를 조정하여 그 모니터의 화이트 밸런스를 조정하고 영상기기 동작시 모니터에서 셋톱 박스에 구비된 멀티콤포넌트 프로세서의 이득 및 컷오프를 조정하여 그 셋톱 박스의 화이트 밸런스를 자체적으로 조정하는 방법을 수행함을 특징으로 한다.
이하, 본 발명을 도면에 의거 상세히 설명하면 다음과 같다.
도1은 본 발명의 실시예를 위한 화이트 밸런스 조정 장치의 블럭도로서 이에 도시한 바와 같이, 튜닝 데이터에 따라 고주파 신호(RF)를 수신하기 위한 튜너부(101)와, 브이씨알 등의 기기로부터의 비디오 신호(CVBS) 또는 디브이디(DVD) 재생기로부터의 디브이디 신호(YCbCr) 또는 상기 튜너부(101)의 영상 출력신호를 원래 신호 포맷으로 디코딩하는 비디오 디코더(102)와, 이 비디오 디코더(102))의 영상 출력신호를 순차주사 방식의 포맷으로 변환하여 디지털/아날로그 변환기(104)로 출력하는 프로그래시브 처리부(103)와, 외부의 피씨(PC)로부터의 원색 영상신호(RGB/HV) 또는 상기 디지털/아날로그 변환기(104)에서의 원색 영상신호(RGB/HV)를 다중 처리하는 멀티콤포넌트 프로세서(105)와, 상기 튜너부(101), 비디오 디코더(102), 프로그래시브 처리부(103), 디지털/아날로그 변환기(104) 및 멀티콤포넌트 프로세서(105)와 IIC 버스로 연결되며 각 부의 제어 정보를 저장하는 이피롬부(EPROM)(111)로 이루어진 셋톱 박스와; 외부의 원색 영상신호(RGB)와 상기 멀티콤포넌트 프로세서(105)에서의 원색 영상신호(RGB/HV)를 스위칭하는 영상 스위칭부(106)와, 이 영상 스위칭부(106)에서의 아날로그 영상신호를 디지털 영상신호로 변환하는 아날로그/디지털 변환기(107)와, 이 아날로그/디지털 변환기(107)에서 변환된 디지털 영상신호를 PDP 모듈(109)에 적합한 주사 방식으로 변환하는 주사 변환부(108)와, 상기 아날로그/디지털 변환기(107)의 각 원색 영상신호(R,G,B)별로1라인씩 각기 저장하여 그중 일부를 각기 합산하고 각각의 합산값을 각각의 표준 테스트 패턴과 비교하여 그 각각의 비교 결과치를 출력하는 화질 조정장치(112)와, 상기 영상 스위칭부(106), 아날로그/디지털 변환기(107), 주사 변환부(108), 이피롬부(211) 및 화질 조정장치(112)와 IIC 버스로 연결되며 각 영상신호(RGB)별 표준 테스트 패턴을 상기 화질 조정장치(112)에 제공하고 상기 화질 조정장치(112)에서 산출한 각각의 비교 결과치를 이피롬부(111)에 저장하여 상기 멀티콤포넌트 프로세서(105)의 출력 이득과 컷 오프를 조정함에 의해 PDP 모니터의 화질을 일정하게 유지시키는 마이크로 컴퓨터(110)로 이루어진 PDP 모니터로 구성한다.
상기 화질 조정장치(112)는 도4의 블럭도에 도시한 바와 같이, 아날로그/디지털 변환기(107)의 각 영상신호(R,G,B)를 저장하는 3개의 라인 메모리(411∼413)와, 이 라인 메모리(411∼413)의 저장 데이터를 1/8 이후의 50개의 데이터와 5/8 이후의 50개의 데이터를 저장하여 각기 합산하는 연산부(450)와, 이 연산부(450)의 출력값을 마이크로 컴퓨터(110)에서의 표준 테스트 패턴값과 각기 비교하여 그 각각의 비교 결과치를 상기 마이크로 컴퓨터(110)로 출력하는 비교기(441∼446)로 구성한다.
이 연산부(450)의 출력 신호를 이이피롬(111)에서 읽은 표준 테스트 패턴과 비교하여 그 차를 이득 및 컷오프 조정을 위한 값으로 출력하는 6개의 비교기(441∼446)로 구성한다.
상기 연산부(450)는 각 라인 메모리(411,412,413)에 저장된 데이터중 일부를 저장하기 위한 6개의 50바이트 버퍼(421,422)(423,424)(425,426)와, 이 6개의 버퍼(421∼426)에 저장된 데이터를 각기 합산하는 6개의 합 연산자(431∼436)로 구성한다.
이와같이 구성한 본 발명의 실시예에 대한 동작 및 작용 효과를 설명하면 다음과 같다.
본 발명의 경우에도 기기 제작시에는 종래와 마찬가지로 모니터의 화이트 밸런스를 조정하며 이후, 기기 동작시 셋톱 박스에 구비된 멀티콤포넌트 프로세서(105)의 출력 이득과 컷오프만을 자체적으로 조정하게 된다.
우선, 튜너부(101)가 고주파 신호(RF)를 수신하여 튜닝 데이터에 해당하는 방송신호를 선국하면 비디오 디코더(102)는 브이씨알 등의 기기로부터의 비디오 신호(CVBS) 또는 디브이디(DVD) 재생기로부터의 디브이디 신호(YCbCr) 또는 상기 튜너부(101)의 영상 출력신호를 원래 신호 포맷(YUV(4:2:2))으로 디코딩하여 프로그래시브 처리부(103)으로 출력는데, 상기 비디오 디코더(102)는 내부의 테스트 패턴(윈도우 패턴이나 컬러 바 패턴) 신호를 이용하여 표준 신호를 함께 발생시키게 된다.
이때, 프로그래시브 처리부(103)가 비디오 디코더(102)의 영상 출력 신호를 순차 주사 방식의 포맷으로 변환하면 디지털/아날로그 변환기(104)가 아날로그 영상 신호(R/G/B/H/V)로 변환하여 멀티콤포넌트 프로세서(105)로 출력하게 된다.
따라서, 멀티콤포넌트 프로세서(105)는 외부 피씨(PC)로부터의 원색 영상 신호(RGB/HV) 또는 디지털/아날로그 변환기(104)에서의 원색 영상 신호(RGB/HV)를 다중 처리하여 영상 스위칭부(106)로 전송하게 된다.
이때, 영상 스위칭부(106)가 IIC 버스를 통한 마이크로 컴퓨터(210)의 제어에 의해
외부의 원색 영상신호(RGB)와 상기 멀티콤포넌트 프로세서(105)에서의 원색 영상신호(RGB/HV)중 하나를 스위칭하면 아날로그/디지털 변환기(107)가 디지털 원색 영상신호로 변환하여 주사 변환부(208)로 출력하게 된다.
이에 따라, 주사 변환부(108)가 아날로그/디지털 변환기(107)에서의 디지털 영상신호를 PDP 모듈(109)에 적합한 주사 방식으로 변환하게 된다.
그리고, 상기와 같은 동작을 수행될 때 화질 조정장치(112)는 아날로그/디지털 변환기(107)에서의 영상 출력신호중 일부 즉, 비디오 디코더(102)에서의 테스트 패턴에 대해 각 영상신호(R,G,B)별로 총합을 구한 후 마이크로 컴퓨터(110) 내의 이이피롬(EEPROM)에 저장되어 있는 표준 테스트 패턴과 비교하여 각 영상신호(R,G,B) 별 이득과 컷오프의 차값을 마이크로 컴퓨터(110)로 출력하게 된다.
여기서, 마이크로 컴퓨터(110)에 저장되어 있는 표준 테스트 패턴은 이득 조정을 위한 비교 결과치를 얻기 위한 하나의 표준 테스트 패턴과 컷오프 조정을 위한 비교 결과치를 얻기 위한 다른 하나의 표준 테스트 패턴으로 구분된다.
이에 따라, 마이크로 컴퓨터(110)는 화질 조정장치(112)에서의 각 원색 영상신호(R,G,B)별 이득과 컷오프의 차값을 이이피롬부(111)로 출력하여 멀티콤포넌트 프로세서(105)의 각 출력 이득과 컷 오프를 조정함으로써 별도의 조정없이 항상 일정한 레벨의 영상 신호(RGB)를 출력하게 된다.
한편, 상기에서 비디오 디코더(102)의 동작을 상세히 설명하면 다음과 같다.
우선, 비디오 디코더(102)는 내부의 테스트 패턴(윈도우 패턴이나 컬러바 패턴)을 이용하여 20% 밝기의 그레이 패턴과 80% 밝기의 그레이 패턴을 가진 표준 신호패턴을 발생시키게 된다.
예로서, 도2에 비디오 디코더(202)에서 발생한 표준 신호패턴의 형태와 한 주사선의 신호 파형을 나타내었다.
여기서, 표준 패턴의 신호 포맷을 보면 도2 (a)와 같이 20% 밝기의 그레이 신호와 80% 밝기의 그레이 신호로 구성되어 있고 이 신호패턴의 한 주사선에 대한 신호는 도2 (b)와 같이 계단파로 나타난다.
만일, 도2 (b)와 같은 계단파의 디지털 값에 대해 '255'를 최대치로 가정한다면 20% 밝기일 경우에는 '51'근처의 값을 갖게 되고 80% 밝기의 경우에는 '204'정도의 값을 갖는다.
이 후, 상기에서 발생된 표준 신호패턴은 아날로그/디지털 변환기(107)에서 디지털 원색 영상신호로 변환된 후 화질 조정장치(112)에서 각 원색 영상신호(R,G,B)별로 합산되고 그 각각의 합산값은 마이크로 컴퓨터(110)에서의 표준 테스트 패턴과 각기 비교되어 그 각각의 차값이 상기 마이크로 컴퓨터(110)로 전송됨에 의해 상기 마이크로 컴퓨터(110)가 멀티콤포넌트 프로세서(105)의 이득과 컷오프를 조정하게 된다.
또한, 상기에서 화질 조정장치(112)의 동작을 도4를 참조하여 상세히 설명하면 다음과 같다.
아날로그/디지털 변환기(107)로부터 입력된 디지털 원색 영상신호들(R,G,B)은 3개의 1라인 메모리(411~413)에 각각 저장되고 이 저장된 데이터들은 연산부(450)에 출력되어진다.
상기 연산부(450)는 6개의 50바이트 버퍼(421~426)와, 그 버퍼(421~426)에 저장된 데이터들을 더하기 위한 6개의 합 연산자(431~436)로 구성되는데, 각각의 라인 메모리(411~413)에 저장된 1라인 데이터들 중 1/8 이후의 50개의 데이터가 1번째 버퍼(421/423/425)에 각기 저장되고 1라인 데이터 중 5/8 이후의 50개의 데이터가 두번째 버퍼(422/424/4426)에 각기 저장된다.
이때, 합 연산자(431∼436)는 대응되는 각각의 버퍼(421∼426)에 저장된 데이터를 각기 모두 합하여 그 합값들을 각각의 대응하는 비교기(441∼446)에 출력하게 된다.
이에 따라, 비교기(441~446)는 마이크로 컴퓨터(110)에 내장되어 있는 표준 테스트 패턴과 합 연산자(431~436)에서 연산한 결과치를 각기 비교하여 그 차값들에 따른 각각의 결과치를 마이크로 컴퓨터(110)에 출력하게 된다.
여기서, 각 영상신호(R,G,B) 라인에서 첫번째 비교기(441/443/445)의 결과치는 멀티콤포넌트 프로세서(105)의 컷오프 조정에 이용되고 두번째 비교기(442/444/46)의 결과치는 상기 멀티콤포넌트 프로세서(105)의 이득을 조정할 때 이용된다.
따라서, 마이크로 컴퓨터(110)는 연산부(450)에서 전송된 각 원색 영상신호(R,G,B)별 이득과 컷오프에 대한 차값의 결과치를 이피롬부(111)에 저장하여 멀티콤포넌트 프로세서(105)의 이득과 컷 오프를 조정하게 된다.
이때, 비교기(441∼446)의 결과치에 따른 제어 내용은 도3의 예시도와 같다.
즉, 각 비교기(441~446)의 출력이 하이가 되면 합 연산자(431~436)의 출력값이 표준 테스트 패턴의 값보다 큰 경우로서, 이는 멀티콤포넌트 프로세서(105)의 출력 이득이 커서 입력이 과도하게 커진 상태이고 컷오프 레벨이 낮게 되어 어두운 부분의 휘도 레벨이 커진 상태임을 의미한다.
따라서, 각 원색 영상신호(R,G,B)의 이득은 줄이고 컷오프 레벨을 높임으로써 과도하게 밝게 되는 부분을 교정하게 된다.
반대로, 비교기(441~446)의 출력이 로우가 되면 합 연산자(431∼436)의 출력값이 표준 테스트 패턴값보다 작은 경우로서, 이는 멀티콤포넌트 프로세서(105)의 출력 이득이 작아서 밝은 부분이 밝지 못하고 어두운 부분은 컷오프 레벨이 높아서 묻히는 현상이 발생한 상태임을 의미한다.
따라서, 각 원색 영상신호(R,G,B) 각각의 이득은 높이고 컷오프 레벨은 낮추게 됨으로 작게 된 신호가 보정됨으로써 멀티콤포넌트 프로세서(105)는 항상 일정한 신호에 대해 항상 일정한 출력이 되는 조건을 얻게 되어 별도의 보정이 필요하지 않다.
상기에서 상세히 설명한 바와 같이 본 발명은 PDP 티브이와 같이 모니터와 셋톱 박스로 구성되는 시스템에서 제조시 모니터의 화이트 밸런스만을 조정하면 자체적으로 셋톱 박스의 화이트 밸런스를 조정함으로써 종래에 비해 제품 생산 시간과 노력을 크게 줄일 수 있는 효과가 있다.
또한, 본 발명은 편차가 존재하여 거의 일정한 화질을 유지하지 못하는 출력이 아날로그인 셋톱 박스에 적용하는 경우에도 자체적으로 셋톱 박스의 화이트 밸런스를 조정하여 일정한 화질을 유지함으로써 제품의 성능을 향상시킴과 아울러 사용자에게 만족감을 줄 수 있는 효과가 있다.

Claims (7)

  1. 셋톱 박스와 모니터로 이루어진 영상 기기에 있어서,
    상기 셋톱 박스는 튜닝된 영상 신호를 원래 포맷의 영상 신호로 복원함과 아울러 테스트 패턴을 발생시키기 위한 비디오 디코더와, 이 비디오 디코더의 출력신호가 순차 주사 방식으로 변환된 후 아날로그 영상신호로 변환되면 원색 영상신호(RGB)로 변환하여 모니터로 출력하는 멀티콤포넌트 프로세서를 구비하여 구성하고,
    상기 모니터는 상기 셋톱 박스에서의 원색 영상신호(RGB)를 디지털 신호로 변환하는 아날로그/디지털 변환기와, 이 아날로그/디지털 변환기의 각 원색 영상신호를 1라인씩 저장하여 그 중 일부를 각기 합산하고 그 합산값들을 표준 테스트 패턴값과 비교하여 그 비교 결과치를 출력하는 화질 조정 수단과, 이 화질 조정 수단에 표준 테스트 패턴을 제공하고 상기 화질 조정 수단에서의 결과값을 이용하여 상기 멀티콤포넌트 프로세서의 출력 이득 및 컷오프를 조정하는 제어 수단을 구비하여 구성함을 특징으로 하는 셋톱 박스의 화이트 밸런스 조정 장치.
  2. 제1항에 있어서, 비디오 디코더는 윈도우 패턴 또는 컬러바 패턴을 이용하여 표준 신호패턴을 발생시키도록 구성함을 특징으로 하는 셋톱 박스의 화이트 밸런스 조정 장치.
  3. 제1항에 있어서, 화질 조정 수단은 아날로그/디지털 변환기의 각 원색영상신호(R,G,B)를 1라인씩 저장하는 제1~제3 라인 메모리와, 이 제1~제3 라인 메모리의 각각의 저장 데이터에 대해 1/8 이후의 2개의 임의의 위치 이후의 소정개의 데이터를 각기 저장하여 그 각각의 데이터를 각기 합산하는 연산부와, 이 연산부의 각각의 출력값을 제어 수단에 저장되어 있는 표준 테스트 패턴값과 비교하여 그 비교 결과치를 상기 제어 수단으로 출력하는 제1~제6 비교기로 구성함을 특징으로 하는 셋톱 박스의 화이트 밸런스 조정 장치.
  4. 제3항에 있어서, 연산부는 제1~제3 라인 메모리에 저장된 각각의 데이터에 대해 2개의 임의의 위치 이후의 소정 개의 데이터를 각기 저장하는 (제1,제2)(제3,제4)(제5,제6) 버퍼와, 이 제1~제6 버퍼에 각기 저장된 데이터를 각기 합산하여 제1~제6 비교기중 대응하는 비교기로 각기 출력하는 제1~제6 합 연산자로 구성함을 특징으로 하는 셋톱 박스의 화이트 밸런스 조정 장치.
  5. 제1항 또는 제3항에 있어서, 제어 수단에서의 표준 테스트 패턴은 제1,제3,제5 비교기로 제공하는 하나의 표준 테스트 패턴과 제2,제4,제6 비교기로 제공하는 다른 하나의 표준 테스트 패턴으로 이루어짐을 특징으로 하는 셋톱 박스의 화이트 밸런스 조정 장치.
  6. 제1항 또는 제3항에 있어서, 제어 수단은 화질 조정 수단에서의 비교 결과가 합산값이 표준 테스트 패턴보다 큰 경우 멀티콤포넌트 프로세서의 각 이득을 줄이고 컷오프를 높이도록 함을 특징으로 하는 셋톱 박스의 화이트 밸런스 조정 장치.
  7. 셋톱 박스와 모니터로 이루어진 영상 기기의 화이트 밸런스 조정 방법에 있어서, 기기 제작시 모니터에 구비된 아날로그/디지털 변환기의 이득 및 컷오프를 조정하여 상기 모니터의 화이트 밸런스를 조정하는 제1 단계와, 기기 동작시 셋톱 박스의 화이트 밸런스를 자체적으로 조정하기 위하여 상기 모니터에 구비된 제어 수단이 화질 조정 수단에서의 비교 결과치를 이용하여 상기 셋톱 박스에 구비된 멀티콤포넌트 프로세서의 출력 이득과 컷오프를 조정하는 제2 단계로 이루어지며,
    상기 제2 단계는 셋톱 박스의 비디오 디코더에서 테스트 패턴을 모니터로 제공하는 제1 과정과, 모니터의 화질 조정 수단이 상기 테스트 패턴을 디지털 변환하여 합산하고 그 합산값을 미리 저장되어 있는 표준값과 비교하는 제2 과정과, 모니터의 제어 수단이 상기 비교 결과치를 이용하여 셋톱 박스의 멀티콤포넌트 프로세서의 출력 이득과 컷오프를 조정하는 제3 과정으로 이루어지는 것을 특징으로 하는 셋톱 박스의 화이트 밸런스 조정 방법.
KR10-2000-0047175A 2000-08-16 2000-08-16 셋톱 박스의 화이트 밸런스 조정 장치 및 방법 KR100367599B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2000-0047175A KR100367599B1 (ko) 2000-08-16 2000-08-16 셋톱 박스의 화이트 밸런스 조정 장치 및 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2000-0047175A KR100367599B1 (ko) 2000-08-16 2000-08-16 셋톱 박스의 화이트 밸런스 조정 장치 및 방법

Publications (2)

Publication Number Publication Date
KR20020014088A KR20020014088A (ko) 2002-02-25
KR100367599B1 true KR100367599B1 (ko) 2003-01-10

Family

ID=19683272

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2000-0047175A KR100367599B1 (ko) 2000-08-16 2000-08-16 셋톱 박스의 화이트 밸런스 조정 장치 및 방법

Country Status (1)

Country Link
KR (1) KR100367599B1 (ko)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1998023094A2 (en) * 1996-11-18 1998-05-28 Sage, Inc. Adapter circuit for a flat panel display monitor
JP2000115802A (ja) * 1998-09-30 2000-04-21 Fujitsu General Ltd ディスプレイ装置の白バランス調整回路
JP2000124930A (ja) * 1998-10-19 2000-04-28 Sony Corp データ伝送制御装置及びデータ伝送方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1998023094A2 (en) * 1996-11-18 1998-05-28 Sage, Inc. Adapter circuit for a flat panel display monitor
JP2000115802A (ja) * 1998-09-30 2000-04-21 Fujitsu General Ltd ディスプレイ装置の白バランス調整回路
JP2000124930A (ja) * 1998-10-19 2000-04-28 Sony Corp データ伝送制御装置及びデータ伝送方法

Also Published As

Publication number Publication date
KR20020014088A (ko) 2002-02-25

Similar Documents

Publication Publication Date Title
US6956586B2 (en) Image processing apparatus
JP2009165036A (ja) 映像処理装置及びコンピュータプログラム
US20080062325A1 (en) Image processing apparatus, display apparatus comprising image processing apparatus and image processing method
US7545299B2 (en) Analog front end device
US7605871B2 (en) Video signal processing apparatus and video signal processing method
KR20030090849A (ko) 영상 디스플레이 장치
US7414672B2 (en) Method and apparatus of processing video signals
KR100367599B1 (ko) 셋톱 박스의 화이트 밸런스 조정 장치 및 방법
JP2012169929A (ja) 画像表示装置
US7212250B1 (en) Method and apparatus for providing on-screen displays for a multi-colorimetry receiver
EP1197093B1 (en) Method and apparatus for providing on-screen displays for a multi-colorimetry receiver
US6362579B1 (en) Circuit for correction of deflection errors in a television display
KR20040100052A (ko) 디스플레이 기기의 자동 캘리브레이션 장치 및 방법
US7283179B2 (en) Liquid crystal television apparatus
KR100436767B1 (ko) 복수의 외부입력신호의 화이트밸런스 자동조정이 가능한영상표시장치 및 그의 화이트밸런스 조정방법
US7496139B2 (en) Bit reduction apparatus
JP4963577B2 (ja) 画像表示装置
US20060109281A1 (en) Video display apparatus
JPH07298096A (ja) ガンマ補正回路
KR970004908A (ko) 칼라 텔레비젼 수상기의 색보정방법 및 장치
KR100655005B1 (ko) 프로젝션 티브이의 컨버전스 조정장치 및 방법
KR100436765B1 (ko) 디지털 비디오 시스템의 신호처리장치 및 방법
KR960004816B1 (ko) 화면조정신호발생장치와 그 방법
US20050117064A1 (en) Television adjustment system, television, and computer for white balance adjustment
KR20010045703A (ko) 디지탈 티브이의 화질 보상 장치 및 방법

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20000816

PA0201 Request for examination
PG1501 Laying open of application
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20020430

Patent event code: PE09021S01D

N231 Notification of change of applicant
PN2301 Change of applicant

Patent event date: 20020911

Comment text: Notification of Change of Applicant

Patent event code: PN23011R01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20021130

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20021226

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20021227

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20051201

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20061129

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20071119

Start annual number: 6

End annual number: 6

PR1001 Payment of annual fee

Payment date: 20081125

Start annual number: 7

End annual number: 7

FPAY Annual fee payment

Payment date: 20091127

Year of fee payment: 8

PR1001 Payment of annual fee

Payment date: 20091127

Start annual number: 8

End annual number: 8

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

Termination category: Default of registration fee

Termination date: 20111110