KR100361662B1 - 프레임 릴레이 서비스 장치의 성능 향상 시스템 - Google Patents

프레임 릴레이 서비스 장치의 성능 향상 시스템 Download PDF

Info

Publication number
KR100361662B1
KR100361662B1 KR1020010004474A KR20010004474A KR100361662B1 KR 100361662 B1 KR100361662 B1 KR 100361662B1 KR 1020010004474 A KR1020010004474 A KR 1020010004474A KR 20010004474 A KR20010004474 A KR 20010004474A KR 100361662 B1 KR100361662 B1 KR 100361662B1
Authority
KR
South Korea
Prior art keywords
frame relay
bus
packet data
relay service
microprocessor
Prior art date
Application number
KR1020010004474A
Other languages
English (en)
Other versions
KR20020063963A (ko
Inventor
김송호
Original Assignee
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자 주식회사 filed Critical 삼성전자 주식회사
Priority to KR1020010004474A priority Critical patent/KR100361662B1/ko
Publication of KR20020063963A publication Critical patent/KR20020063963A/ko
Application granted granted Critical
Publication of KR100361662B1 publication Critical patent/KR100361662B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L47/00—Traffic control in data switching networks
    • H04L47/10—Flow control; Congestion control
    • H04L47/16—Flow control; Congestion control in connection oriented networks, e.g. frame relay
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/54—Store-and-forward switching systems 
    • H04L12/56—Packet switching systems
    • H04L12/5601—Transfer mode dependent, e.g. ATM
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/60—Software-defined switches
    • H04L49/606—Hybrid ATM switches, e.g. ATM&STM, ATM&Frame Relay or ATM&IP
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/54—Store-and-forward switching systems 
    • H04L12/56—Packet switching systems
    • H04L12/5601—Transfer mode dependent, e.g. ATM
    • H04L2012/5638—Services, e.g. multimedia, GOS, QOS
    • H04L2012/5665—Interaction of ATM with other protocols
    • H04L2012/567—Frame Relay over ATM

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)

Abstract

본 발명은 비동기 전송모드 층(ATM Layer)의 싸(SAR; Segmentation and Reassembly)와 프레임 릴레이 프로토콜 제어기인 상위레벨 데이터 링크 제어기(HDLC)간의 패킷 데이터 경로를 마이크로 프로세서 버스로부터 분리 구성하여 시스템의 성능을 향상할 수 있도록 한 프레임 릴레이 서비스 장치의 성능 향상 시스템에 관한 것으로,
본 발명은 프레임 릴레이 서비스 장치에 있어서, 상기 상위레벨 데이터 링크 제어기(HDLC)에 사용자의 패킷 데이터가 저장되는 에스디램(SDRAM)과; 상기 싸(SAR)와 상위레벨 데이터 링크 제어기(HDLC)간에 송수신되는 모든 패킷 데이터의 버스경로가 되는 피시아이 버스 변환(PCI)블럭과; 상기 마이크로 프로세서에 프레임 릴레이 서비스를 비동기 전송모드층으로 송수신시 데이터의 흐름을 사용하는 대역폭에 맞게 제어하는 트래픽 매네지먼트 블럭과; 트랙픽 매네지먼트 블럭의 데이터 정보가 저장되는 에스램으로 구성하고, 상기 마이크로 프로세서를 동작시키는 프로세서 버스와 패킷 데이터를 처리하는 피시아이 버스를 분리 구성하여서 된 것을 특징으로 한다.

Description

프레임 릴레이 서비스 장치의 성능 향상 시스템{System for performance improvement in frame relay service equipment}
본 발명은 프레임 릴레이 서비스 장치의 성능 향상 시스템에 관한 것으로, 보다 상세하게는 비동기 전송모드 층(ATM Layer)의 싸(SAR; Segmentation and Reassembly)와 프레임 릴레이 프로토콜 제어기인 상위레벨 데이터 링크 제어기(HDLC)의 패킷 데이터 경로를 마이크로 프로세서 버스로부터 분리 구성하여 시스템의 성능을 향상할 수 있도록 한 프레임 릴레이 서비스 장치의 성능 향상 시스템에 관한 것이다.
일반적으로 비동기 전송모드(ATM)와 상호작용을 하면서 프레임 릴레이 서비스를 하는 장치는 프로세서의 성능에 의존하고 있으며, 패킷 데이터가 프로세서의 버스를 통해서 가입자에게 전달되도록 상기 프로세서의 버스와 패킷 데이터 버스를 같이 사용하도록 구성되어 있다.
그래서 상기 프레임 릴레이 서비스 장치는 프로세서의 성능에 따라 전체 시스템의 성능이 좌우되게 된다.
이와 같이 프로세서의 성능에 따라 시스템 성능이 좌우되는 종래의 프레임 릴레이 서비스 장치는 도 1 에 도시한 바와 같이, 라인 인터페이스 유니트(10)와; 물리층 T1(1.544Mbps)와 E1(2.048Mbps)를 지원하는 T1/E1 프레이머(11)와; 프레임 릴레이 서비스를 위해 각종 프로토콜을 지원하며 프레임 릴레이 형식으로 데이터를 변환하는 상위레벨데이터링크제어기(HDLC)(12)와; 패킷데이터가 프레임 릴레이의 프로토콜 변환에 관한 전반적인 기능을 수행하는 마이크로프로세서(13)와; 각 프로토콜 데이터 처리를 위한 연결 정보, 상태정보등 다양한 제어정보를 저장하는 메모리(14)와; 비동기 전송모드 층(ATM Layer)으로 프레임 릴레이 데이터로 송수신하는 싸(SAR AAL5)(15)와; 비동기 전송모드 층(ATM Layer)에 경로를 형성하는 라우팅 테이블(16)과; 비동기 전송모드 스위칭 소자인 스위치 패블릭(17)로 구성하게 된다.
상기와 같이 구성되는 종래의 프레임 릴레이 장치는 라인 인터페이스 유니트(10)로 부터 입력되는 패킷 데이터는 T1/E1 프레이머(11)을 통해서 상위레벨데이터 링크 제어기(12)에 입력되고, 상기 상위레벨 데이터 링크 제어기(12)는 입력된 패킷 데이터를 프레임 릴레이 형식으로 데이터를 변환하여 마이크로 프로세서(13)에 입력하게 되며, 상기 마이크로 프로세서(13)에서는 변환된 데이터를 메모리(14)에 저장된다.
그리고 비동기 전송모드(ATM)측으로 전송시에는 상기 마이크로 프로세서(13)에서는 상기 변환된 데이터는 싸(SAR)(15)를 통해서 53 바이트 셀 형식인 비동기전송모드 형식으로 변환하여 라우팅 테이블(16)을 거쳐 비동기 전송 모드(ATM)의 스위치 패블릭(17)으로 전송되게 된다.
반대로 상기 비동기 전송모드(ATM)의 스위치 패블릭(17)으로 부터 라우팅 테이블(16)을 거쳐 입력되는 셀 데이터는 싸(15)를 통해서 프레임 릴레이 데이터로 변환되어 마이크로 프로세서(13)를 통해서 메모리(14)에 저장됨과 아울러 상위레벨데이터 링크 제어기(HDLC)(12)를 통해서 프레임 릴레이 형식으로 변환되어 상기 T1/E1 프레이머(11)를 통해서 라인 인터페이스 유니트(10)로 사용자에게 전송된다.
상기와 같이 프레임 릴레이 서비스를 하는 프레임 릴레이 장치는 하나의 메모리(14)에 마이크로 프로세서(13)가 동작하는데 필요한 어플리케이션 데이터와 사용자에게 전달될 패킷 데이터를 모두 사용함으로 인하여 상기 마이크로 프로세서(13)는 패킷 데이터를 처리해야 하는 로드와, 어플리케이션을 동작하여야 하는 로드로 인해 패킷 데이터를 처리하는 시간이 소요됨에 따라 상기 마이크로 프로세서(13)는 가입자에게 전달되어야 할 프레임을 정상적으로 처리를 할 수 없게 된다.
뿐만 아니라 상기 마이크로 프로세서(13)는 크기가 큰 프레임만을 처리하고,크기가 작은 프레임을 처리하기가 어렵다. 즉 프레임 크기가 작으면 마이크로 프로세서(13)는 처리해야 할 프레임이 자주 들어오기 때문에 상기 마이크로 프로세서(13)의 로드가 많아지고, 반면에 프레임 크기가 크면 마이크로 프로세서(13)는 처리해야 할 프레임의 수가 적어 로드가 적어지게 된다.
그리고 시스템 어플리케이션 메모리와 패킷 메모리를 같이 사용함으로 인하여 사용자에게 전달되어야 할 패킷 데이터를 송수신 할 때마다 상기 마이크로 프로세서(13)의 로드를 가중시키게 된다.
그러므로 상기 마이크로 프로세서(13)의 처리 성능을 저하시키게 되어 제한된 성능에 의한 제한 서비스만을 제공하게 되는 문제점을 가지게 되었다.
따라서 본 발명의 목적은 프레임 릴레이 서비스 장치에서 마이크로 프로세서의 동작에 필요한 어플리케이션 데이터와 사용자에게 전달될 패킷 데이터 버스를 분리 구성하여 버스의 점유시간을 줄여 시스템을 성능을 향상시키고자 하는데 있다.
본 발명의 또 다른 목적은 패킷 데이터를 저장하는 패킷 메모리를 상위레벨 데이터 링크 제어기의 외부에 구성하여 마이크로 프로세서에서 패킷데이터를 처리하는 시간을 줄여 서비스의 질을 향상시키고자 하는데 있다.
상기의 목적을 실현하기 위하여 본 발명은 마이크로 프로세서를 동작시키는 프로세서 버스와 패킷 데이터를 처리하는 피시아이 버스를 분리 구성하고, 상기 마이크로 프로세서의 어플리케이션 데이터와 패킷 데이터를 저장하는 메모리를 각각별도로 구성하여서 된 것을 특징으로 한다.
도 1 은 종래 프레임 릴레이 서비스 장치의 블럭도
도 2 는 본 발명 프레임 릴레이 서비스 장치의 성능 향상 블럭도
* 도면의 주요 부분에 대한 부호의 설명*
12; 상위레벨 데이터 링크 컨트롤러 13; 마이크로 프로세서
14; 메모리 15; 싸(SAR)
20; 에스디램 21; 피아이시 버스 블럭
22; 트래픽 매네지먼트 블럭 23; 에스램
이하 본 발명의 바람직한 실시예를 첨부되는 도면에 의거 상세히 설명하면 다음과 같다.
도 2 는 본 발명 프레임 릴레이 서비스 장치의 성능 향상 블럭도 로서, 라인 인터페이스 유니트(10)와; 물리층 T1(1.544Mbps)와 E1(2.048Mbps)를 지원하는 T1/E1 프레이머(11)와; 프레임 릴레이 서비스를 위해 각종 프로토콜을 지원하며 프레임 릴레이 형식으로 데이터를 변환하는 상위레벨데이터링크제어기(HDLC)(12)와; 패킷데이터가 프레임 릴레이의 프로토콜 변환에 관한 전반적인 기능을 수행하는 마이크로 프로세서(13)와; 각 프로토콜 데이터 처리를 위한 연결 정보, 상태정보등 다양한 제어정보를 저장하는 메모리(14)와; 비동기 전송모드 층(ATM Layer)으로 프레임 릴레이 데이터로 송수신하는 싸(SAR AAL5)(15)와; 비동기 전송모드 층(ATM Layer)에 경로를 형성하는 라우팅 테이블(16)과; 비동기 전송모드 스위칭 소자인 스위치 패블릭(17)로 구성되는 프레임 릴레이 서비스 장치에 있어서, 상기 상위레벨데이터링크 제어기(12)에 사용자의 패킷 데이터가 저장되는 에스디램(20)과; 상기 싸(ALL5)(15)와 상위레벨 데이터 링크 제어기(12)간에 송수신되는 모든 패킷 데이터의 버스 경로를 분리 처리하는 피시아이(PCI;Peripheral Component Interconnect) 버스 블럭(21)과; 상기 마이크로 프로세서(13)에 프레임 릴레이 서비스를 비동기 전송모드층으로 송수신시 데이터의 흐름을 대역폭에 맞게 제어하는 리키버킷 알고리즘으로 구성한 트래픽 매네지먼트(22)와 정보가 수록된 에스램(23)으로 구성하여서 된 것이다.
상기와 같이 구성되는 본 발명은 가입자 즉 라인 인터페이스 유니트(10)로 부터 입력되는 패킷 데이터는 T1/E1 프레이머(11)을 통해서 상위레벨데이터 링크 제어기(12)에 입력되고, 상기 상위레벨 데이터 링크 제어기(12)는 입력된 패킷 데이터를 프레임 릴레이 형식으로 데이터를 변환하여 피시아이 버스(PCI Bus)를 거치지 않고 에스디램(20)에 저장하게 된다.
그리고 비동기 전송모드(ATM)층으로 전송시 상기 상위레벨 데이터 링크 컨트롤러(12)를 통해서 상기 에스디램(20)에 저장된 변환된 데이터를 읽어 드리고, 이 읽어드린 데이터는 피시아이 버스 블럭(21)에 의하여 피시아이 버스(PCI Bus)를 점유하여 비동기 전송 모드(ATM)층의 싸(SAR)(15)로 송신될 때, 상기 트래픽 매네지먼트(22)은 상기 비동기 전송모드(ATM)층의 정체(congestion)상태에 따라 패킷 데이터의 흐름을 제어하게 된다.
이때 상기 트랙픽 매네지먼트(22)에서는 상기 패킷 데이터의 흐름에 정체가 발생하였을 때의 값 및 테이블을 에스램(23)에 저장하고, 상기 정체 발생을 상기 마이크로프로세서(13)에 통보하여 정체 제어가 이루어지도록 한다.
이와 같이 패킷 데이터의 흐름에 대한 정체를 제어하면서 상기 비동기 전송모드 층의 싸(15)로 패킷 데이터가 전송시 상기 싸(15)는 53 바이트 셀 형식인 비동기전송모드 형식으로 변환하여 라우팅 테이블(16)을 거쳐 비동기 전송 모드(ATM)의 스위치 패블릭(17)으로 전송되게 된다.
반대로 상기 비동기 전송모드(ATM)의 스위치 패블릭(17)으로 부터 라우팅 테이블(16)을 거쳐 입력되는 셀 데이터는 싸(15)를 통해서 트랙픽 매네지먼트(22)으로 상위레벨 데이터 링크 컨트롤러(12)의 정체 상태에 따라 흐름을 제어하면서 피시아이 버스(PCI Bus)를 통해서 상위레벨 데이터 링크 컨트롤러(12)에 송신하게 된다.
상기 상위레벨 데이터 링크 컨트롤러(12)에서는 송신된 프레임 릴레이 데이터를 에스디램(20)에 저장하였다가 상위레벨데이터 링크 제어기(HDLC)(12)에 의하여 프레임 릴레이 형식으로 변환되어 상기 T1/E1 프레이머(11)를 통해서 라인 인터페이스 유니트(10)로 사용자에게 전송된다.
이상에서 설명한 바와 같이 본 발명은 프레임 릴레이 서비스 장치에서 마이크로 프로세서를 동작하기 위한 어플리케이션 데이터 버스와 패킷 데이터를 처리하기 위한 패킷 데이터버스부를 분리 구성하여 줌으로써, 마이크로 프로세서에서 패킷 데이터를 처리해야 하는 부담을 줄일 수 있어 시스템의 성능을 크게 향상할 수 있게 된다.
또한 본 발명은 패킷 데이터를 저장하는 패킷 메모리를 상위레벨 데이터 링크 컨트롤러의 외부에 별도로 구성하여 줌으로써, 마이크로 프로세서에서 패킷 데이터를 처리해야 하는 시간을 줄여 주게 되어 사용자에 서비스의 질을 향상해 줄 수 있는 효과를 제공하게 되는 것이다.

Claims (2)

  1. 가입자의 프레임 릴레이 서비스측으로 부터 입력되는 패킷데이터를 변환하는 상위레벨데이터링크제어기(HDLC)와; 패킷데이터가 프레임 릴레이의 프로토콜 변환에 관한 전반적인 기능을 수행하는 마이크로 프로세서와; 각 프로토콜 데이터 처리를 위한 연결 정보, 상태정보등 다양한 제어정보를 저장하는 메모리와; 비동기 전송모드 층(ATM Layer)으로 프레임 릴레이 데이터로 송수신하는 싸(SAR AAL5)로 구성되는 프레임 릴레이 서비스 장치에 있어서, 상기 상위레벨데이터링크 제어기(HDLC)에 사용자의 패킷 데이터가 저장되는 에스디램과; 상기 싸(SAR)과 상위레벨 데이터 링크 제어기(HDLC)간에 송수신되는 모든 패킷 데이터의 버스경로를 분리 처리하는 피시아이 버스(PCI)블럭과; 상기 마이크로 프로세서에 프레임 릴레이 서비스를 비동기 전송모드층으로 송수신시 데이터의 흐름을 사용하는 대역폭에 맞게 제어하는 트래픽 매네지먼트와; 트랙픽 매네지먼트의 데이터 정보가 저장되는 에스램으로 구성하여서 된 것을 특징으로 하는 프레임 릴레이 서비스 장치의 성능 향상 시스템.
  2. 제 1 항에 있어서, 상기 마이크로 프로세서를 동작시키는 프로세서 버스와 패킷 데이터를 처리하는 피시아이 버스와는 서로 분리 구성하여서 된 것을 특징으로 하는 프레임 릴레이 서비스 장치의 성능 향상 시스템.
KR1020010004474A 2001-01-31 2001-01-31 프레임 릴레이 서비스 장치의 성능 향상 시스템 KR100361662B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020010004474A KR100361662B1 (ko) 2001-01-31 2001-01-31 프레임 릴레이 서비스 장치의 성능 향상 시스템

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020010004474A KR100361662B1 (ko) 2001-01-31 2001-01-31 프레임 릴레이 서비스 장치의 성능 향상 시스템

Publications (2)

Publication Number Publication Date
KR20020063963A KR20020063963A (ko) 2002-08-07
KR100361662B1 true KR100361662B1 (ko) 2002-11-23

Family

ID=27692837

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020010004474A KR100361662B1 (ko) 2001-01-31 2001-01-31 프레임 릴레이 서비스 장치의 성능 향상 시스템

Country Status (1)

Country Link
KR (1) KR100361662B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011053026A2 (ko) 2009-10-28 2011-05-05 한국전자통신연구원 무선 통신 시스템에서 파워 세이빙 방법

Also Published As

Publication number Publication date
KR20020063963A (ko) 2002-08-07

Similar Documents

Publication Publication Date Title
US7230947B1 (en) Minimum latency cut-through switch fabric
US7065071B2 (en) Point-to-point protocol termination device
US7151744B2 (en) Multi-service queuing method and apparatus that provides exhaustive arbitration, load balancing, and support for rapid port failover
US7412536B2 (en) Method and system for a network node for attachment to switch fabrics
US7349416B2 (en) Apparatus and method for distributing buffer status information in a switching fabric
US6798740B1 (en) Method and apparatus for switch core health monitoring and redundancy
US6798744B1 (en) Method and apparatus for interconnection of flow-controlled communication
US5793978A (en) System for routing packets by separating packets in to broadcast packets and non-broadcast packets and allocating a selected communication bandwidth to the broadcast packets
KR20060023579A (ko) 시스템 패브릭에서의 개방 루프 정체 제어를 위한 방법,장치, 제품 및 시스템
US6636510B1 (en) Multicast methodology and apparatus for backpressure-based switching fabric
JP2000101651A (ja) 順応性のある電気通信交換ネットワ―ク
KR100298357B1 (ko) 프레임릴레이-에이티엠간인터페이스회로및그작동방법
CA2387654A1 (en) Partitioned interface architecture for transmission of broadband network traffic to and from an access network
WO2006111787A1 (en) Power reduction in switch architectures
US6954460B2 (en) Method and apparatus for compressing packet headers
JPH07321842A (ja) パケット交換ネットワークを複数個のデータ端末にインタフェースする装置、フレームリレーパケットを交換するシステムに複数個のエンドポイントをインタフェースするモジュール、ならびにデータパケットを交換するシステムに端末をインタフェースする方法
US7009979B1 (en) Virtual segmentation system and method of operation thereof
US6829248B1 (en) Integrated switching segmentation and reassembly (SAR) device
US6307859B1 (en) Device and method related to telecommunication networks
US7583606B2 (en) Reducing overhead when using loopback cells for fault detection in bi-directional virtual circuits
KR100361662B1 (ko) 프레임 릴레이 서비스 장치의 성능 향상 시스템
US7675913B2 (en) Port addressing method and apparatus for link layer interface
US20020110124A1 (en) Multiplexing method and apparatus, demultiplexing method and apparatus, and access network system
JP4319855B2 (ja) アクセスネットワークへ／からの広帯域ネットワークトラフィックの伝送のための区分されたインターフェイス構成
EP0936780A2 (en) Message based packet switch based on a common, generic bus medium for transport

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20111028

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20121030

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee