KR100359089B1 - Digital signal transmission method and device - Google Patents

Digital signal transmission method and device Download PDF

Info

Publication number
KR100359089B1
KR100359089B1 KR1019980043359A KR19980043359A KR100359089B1 KR 100359089 B1 KR100359089 B1 KR 100359089B1 KR 1019980043359 A KR1019980043359 A KR 1019980043359A KR 19980043359 A KR19980043359 A KR 19980043359A KR 100359089 B1 KR100359089 B1 KR 100359089B1
Authority
KR
South Korea
Prior art keywords
digital signal
bit
serial digital
value
signal
Prior art date
Application number
KR1019980043359A
Other languages
Korean (ko)
Other versions
KR20000026008A (en
Inventor
신현국
정원석
Original Assignee
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자 주식회사 filed Critical 삼성전자 주식회사
Priority to KR1019980043359A priority Critical patent/KR100359089B1/en
Publication of KR20000026008A publication Critical patent/KR20000026008A/en
Application granted granted Critical
Publication of KR100359089B1 publication Critical patent/KR100359089B1/en

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B10/00—Transmission systems employing electromagnetic waves other than radio-waves, e.g. infrared, visible or ultraviolet light, or employing corpuscular radiation, e.g. quantum communication
    • H04B10/50—Transmitters
    • H04B10/516—Details of coding or modulation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4004—Coupling between buses
    • G06F13/4009—Coupling between buses with data restructuring

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Electromagnetism (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Optical Communication System (AREA)
  • Dc Digital Transmission (AREA)

Abstract

본 발명에 따른 디지털 신호의 전송 방법은, 각 비트 단위로 제1 또는 제2 논리값을 가진 N 비트의 병렬 디지털 신호를 N 비트 꾸러미의 직렬 디지털 신호로 변환시킨 후, 광케이블을 통하여 전송하는 방법이다. 이 방법은, 현재까지 전송되었던 직렬 디지털 신호들의 제1 논리값의 비트수에서 제2 논리값의 비트수를 빼서 그 결과인 누적 직류값을 구하는 단계를 포함한다. 다음에, 현재 전송될 N 비트 꾸러미의 직렬 디지털 신호의 제1 논리값의 비트수에서 제2 논리값의 비트수를 빼서 그 결과인 현재 직류값을 구한다. 다음에, 누적 직류값 및 현재 직류값에 따라, 현재 전송될 N 비트 꾸러미의 직렬 디지털 신호를 반전시킨다. 다음에, 반전 여부의 정보가 실린 적어도 한 비트를 현재 전송될 N 비트 꾸러미의 직렬 디지털 신호에 삽입하여, 적어도 N+1 비트 꾸러미의 직렬 디지털 신호를 발생시킨다. 다음에, 발생된 적어도 N+1 비트 꾸러미의 직렬 디지털 신호를 광신호로 변환시킨다. 그리고, 변환된 광신호를 광케이블을 통하여 전송한다.The digital signal transmission method according to the present invention is a method of converting an N-bit parallel digital signal having a first or second logic value for each bit into an N-bit package serial digital signal and then transmitting it through an optical cable. . The method includes subtracting the number of bits of the second logic value from the number of bits of the first logic value of the serial digital signals transmitted so far to obtain the resulting cumulative direct current value. Next, the number of bits of the second logic value is subtracted from the number of bits of the first logic value of the serial digital signal of the N-bit package to be transmitted currently, and the resulting current direct current value is obtained. Next, the serial digital signal of the N-bit package to be transmitted currently is inverted according to the accumulated DC value and the current DC value. Next, at least one bit containing information about whether to invert or not is inserted into the serial digital signal of the N-bit package to be transmitted currently, thereby generating a serial digital signal of at least N + 1 bit package. Next, the generated serial digital signal of at least N + 1 bit package is converted into an optical signal. Then, the converted optical signal is transmitted through the optical cable.

Description

디지털 신호의 전송 방법 및 장치Method and apparatus for transmitting digital signals

본 발명은, 디지털 신호의 전송 방법 및 장치에 관한 것으로서, 보다 상세하게는, 병렬 디지털 신호를 직렬 디지털 신호로 변환시킨 후, 광케이블을 통하여 전송하는 방법 및 장치에 관한 것이다.The present invention relates to a method and apparatus for transmitting digital signals, and more particularly, to a method and apparatus for converting parallel digital signals into serial digital signals and then transmitting them through an optical cable.

디지털 신호를 상대적으로 먼 거리에 전송함에 있어서, 통상적인 전선케이블을 사용하는 경우, 전선 케이블의 라인 저항으로 인하여 전송중인 신호에 전압 강하가 발생되므로, 이를 보상하기 위한 라인 구동기들이 필요하다. 또한, 병렬 디지털 신호를 그대로 전송하는 경우, 다수의 채널들을 전송하여야 하므로 전송 케이블의 재료가 많이 사용된다. 이에 따라, 병렬 디지털 신호를 직렬 디지털 신호로 변환시킨 후, 광케이블을 통하여 전송하는 방법이 사용되고 있다.In transmitting a digital signal over a relatively long distance, when a conventional wire cable is used, a line drop of the wire cable causes a voltage drop in the signal being transmitted, and thus line drivers are required to compensate for this. In addition, when the parallel digital signal is transmitted as it is, since a plurality of channels must be transmitted, the material of the transmission cable is used a lot. Accordingly, a method of converting a parallel digital signal into a serial digital signal and then transmitting it through an optical cable is used.

그러나, 상기와 같이 광케이블을 통하여 디지털 신호를 전송함에 있어서, 신호의 레벨이 일정하게 유지되는 기간이 길어질수록 즉, 직류성분이 커질수록 상응하는 수신 장치에서의 수신 오류가 증가하는 문제점이 대두되고 있다.However, in transmitting a digital signal through an optical cable as described above, there is a problem that the reception error of the corresponding receiving device increases as the duration of the signal level is kept constant, that is, as the DC component increases. .

본 발명이 이루고자 하는 목적은, 병렬 디지털 신호를 직렬 디지털 신호로 변환시킨 후 광케이블을 통하여 전송하는 방법 및 장치에 있어서, 광케이블을 통하여 전송될 신호의 레벨이 일정하게 유지되더라도 두 데이터 꾸러미(packet)들 단위로 한번 이상의 레벨 전환이 일어나게 하면서 직류성분을 줄일 수 있는 방법 및 장치를 제공하는 것이다.SUMMARY OF THE INVENTION An object of the present invention is to provide a method and apparatus for converting a parallel digital signal into a serial digital signal and then transmitting the same through an optical cable, wherein two data packages are maintained even though the level of the signal to be transmitted through the optical cable is kept constant. It is to provide a method and apparatus that can reduce the DC component while causing more than one level change in units.

도 1은 본 발명의 일 실시예에 따른 디지털 신호의 전송 장치를 보여주는 블록도이다.1 is a block diagram showing an apparatus for transmitting a digital signal according to an embodiment of the present invention.

도 2는 도 1의 장치의 반전부의 동작 알고리듬을 보여주는 흐름도이다.FIG. 2 is a flowchart showing an operation algorithm of the inverting unit of the apparatus of FIG. 1.

도 3은 도 1의 장치의 N 비트의 병렬 디지털 신호가 화상 신호인 경우의 전송 장치를 보여주는 블록도이다.3 is a block diagram showing a transmission device when the N-bit parallel digital signal of the device of FIG. 1 is an image signal.

<도면의 주요 부분에 대한 부호의 설명><Explanation of symbols for the main parts of the drawings>

1, 6...멀티플렉서, 2, 7...광신호 발생부,1, 6 ... multiplexer, 2, 7 ... optical signal generator,

5...개인용 컴퓨터, 8, 31, 32...광케이블,5 ... personal computer, 8, 31, 32 ... optical cable,

11, 61...병렬/직렬 변환부, 12, 62...반전부,11, 61 ... parallel / serial conversion section, 12, 62 ... inverting section,

121, 621...반전 제어부, 122, 622...반전 실행부,121, 621 ... inversion control unit, 122, 622 ... inversion execution unit,

13, 63...클럭 재발생부, 21, 71...레이저 구동부,13, 63 ... clock regenerator, 21, 71 ... laser drive,

22, 72...레이저 다이오드 어레이, DP ...병렬 디지털 신호,22, 72 ... laser diode array, D P ... parallel digital signal,

CK1 ...제1 클럭 신호, CK2 ...제2 클럭 신호, CK 1 ... the first clock signal, CK 2 ... second clock signal,

Vsync ...수직 동기 신호, Hsync ...수평 동기 신호, V sync ... vertical sync signal, H sync ... horizontal sync signal,

RP1 , GP1 , BP1 ...병렬 화상 신호, EN ...인에이블 신호. R P1 , G P1 , B P1 ... parallel image signal, EN ... enable signal.

상기 목적을 이루기 위한 본 발명의 전송 방법은, 각 비트 단위로 제1 또는 제2 논리값을 가진 N 비트의 병렬 디지털 신호를 N 비트 꾸러미의 직렬 디지털 신호로 변환시킨 후, 광케이블을 통하여 전송하는 방법이다. 이 방법은, 현재까지 전송되었던 직렬 디지털 신호들의 상기 제1 논리값의 비트수에서 상기 제2 논리값의 비트수를 빼서 그 결과인 누적 직류값을 구하는 단계를 포함한다. 다음에, 현재 전송될 N 비트 꾸러미의 직렬 디지털 신호의 상기 제1 논리값의 비트수에서 상기 제2 논리값의 비트수를 빼서 그 결과인 현재 직류값을 구한다. 다음에, 상기 누적 직류값 및 현재 직류값에 따라, 현재 전송될 N 비트 꾸러미의 직렬 디지털 신호를 반전시킨다. 다음에, 반전 여부의 정보가 실린 적어도 한 비트를 현재 전송될 N 비트 꾸러미의 직렬 디지털 신호에 삽입하여, 적어도 N+1 비트 꾸러미의 직렬 디지털 신호를 발생시킨다. 다음에, 발생된 적어도 N+1 비트 꾸러미의 직렬 디지털 신호를 광신호로 변환시킨다. 그리고, 변환된 광신호를 상기 광케이블을 통하여 전송한다.In the transmission method of the present invention for achieving the above object, a method of converting an N-bit parallel digital signal having a first or second logic value in each bit unit into a serial digital signal of N-bit package, and then transmitting through an optical cable to be. The method includes subtracting the number of bits of the second logic value from the number of bits of the first logic value of serial digital signals that have been transmitted so far to obtain the resulting cumulative direct current value. Next, the number of bits of the second logic value is subtracted from the number of bits of the first logic value of the serial digital signal of the N-bit package to be transmitted currently, and the resulting current direct current value is obtained. Next, according to the accumulated DC value and the current DC value, the serial digital signal of the N-bit package to be transmitted currently is inverted. Next, at least one bit containing information about whether to invert or not is inserted into the serial digital signal of the N-bit package to be transmitted currently, thereby generating a serial digital signal of at least N + 1 bit package. Next, the generated serial digital signal of at least N + 1 bit package is converted into an optical signal. Then, the converted optical signal is transmitted through the optical cable.

상기 또다른 목적을 이루기 위한 본 발명의 전송 장치는, 각 비트 단위로 제1 또는 제2 논리값을 가진 N 비트의 병렬 디지털 신호를 N 비트 꾸러미의 직렬 디지털 신호로 변환시킨 후, 광케이블을 통하여 전송하는 장치이다. 이 장치는 반전 제어부, 반전 실행부 및 광신호 발생부를 포함한다. 상기 반전 제어부는, 현재까지 전송되었던 직렬 디지털 신호들의 상기 제1 논리값의 비트수에서 상기 제2 논리값의 비트수를 빼서 그 결과인 누적 직류값을 구하고, 현재 전송될 N 비트 꾸러미의 직렬 디지털 신호의 상기 제1 논리값의 비트수에서 상기 제2 논리값의 비트수를 빼서 그 결과인 현재 직류값을 구하여, 상기 누적 직류값 및 현재 직류값에 따라, 현재 전송될 N 비트 꾸러미의 직렬 디지털 신호의 반전 여부를 결정한다. 상기 반전 실행부는, 상기 반전 제어부로부터의 제어 신호에 따라 현재 전송될 N 비트 꾸러미의 직렬 디지털 신호를 반전시키고, 반전 여부의 정보가 실린 적어도 한 비트를 현재 전송될 N 비트 꾸러미의 직렬 디지털 신호에 삽입하여, 적어도 N+1 비트 꾸러미의 직렬 디지털 신호를 발생시킨다. 상기 광신호 발생부는, 상기 반전 실행부로부터의 적어도 N+1 비트 꾸러미의 직렬 디지털 신호를 광신호로 변환시켜서, 상기 광케이블에 입사시킨다.According to another aspect of the present invention, a transmission device converts an N bit parallel digital signal having a first or second logic value into a bit digital serial digital signal and transmits the same through an optical cable. Device. The apparatus includes an inversion control section, an inversion execution section and an optical signal generating section. The inversion controller subtracts the number of bits of the second logic value from the number of bits of the first logical value of the serial digital signals transmitted so far to obtain a cumulative DC value as a result, and the serial digital of the N bit package to be transmitted. Subtract the number of bits of the second logic value from the number of bits of the first logic value of the signal to obtain a resultant current DC value, and according to the accumulated DC value and the current DC value, the serial digital of the N bit package to be transmitted currently. Determines whether the signal is inverted. The inversion execution unit inverts the serial digital signal of the N-bit package to be currently transmitted according to the control signal from the inversion control unit, and inserts at least one bit containing information on whether to invert into the serial digital signal of the N-bit package to be currently transmitted. To generate a serial digital signal of at least N + 1 bits. The optical signal generation unit converts at least N + 1-bit package serial digital signals from the inversion execution unit into an optical signal and enters the optical cable.

본 발명의 상기 반전 제어부 및 반전 실행부는, 상기 누적 직류값 및 현재 직류값에 따라, 현재 전송될 N 비트 꾸러미의 직렬 디지털 신호를 반전시키므로, 전송될 직렬 디지털 신호의 레벨이 일정하게 유지되더라도 두 데이터 꾸러미들 단위로 한번 이상의 레벨 전환이 일어나게 하면서 직류성분을 줄일 수 있다.The inversion control unit and the inversion execution unit of the present invention invert the serial digital signal of the N-bit package to be transmitted currently according to the accumulated DC value and the current DC value, so that both data are maintained even if the level of the serial digital signal to be transmitted remains constant. It is possible to reduce the DC component by making more than one level shift in units of packages.

이하, 본 발명에 따른 바람직한 실시예를 상세히 설명한다.Hereinafter, preferred embodiments of the present invention will be described in detail.

도 1은 본 발명에 따른 디지털 신호의 전송 방법에 의한 장치를 보여준다.1 shows an apparatus by a digital signal transmission method according to the present invention.

도 1을 참조하면, 본 발명에 따른 디지털 신호의 전송 장치는, 각 비트 단위로 제1 논리값으로서의 '1' 또는 제2 논리값으로서의 '0'을 가진 N 비트의 병렬 디지털 신호( DP )를 N 비트 꾸러미의 직렬 디지털 신호( DS1 )로 변환시킨 후, 광케이블(31, 32)을 통하여 전송하는 장치이다. 이 장치는 멀티플렉서(1) 및 광신호 발생부(2)를 포함한다.Referring to FIG. 1, an apparatus for transmitting digital signals according to the present invention includes an N-bit parallel digital signal having '1' as a first logic value or '0' as a second logic value in each bit unit. D P ) Is an N-bit package's serial digital signal ( D S1 ) And then the optical cable 31 and 32 are used for transmission. The apparatus includes a multiplexer 1 and an optical signal generator 2.

멀티플렉서(1)는 병렬/직렬 변환부(11), 클럭 재발생부(13) 및 반전부(12)를 포함한다. 병렬/직렬 변환부(11)는 입력되는 N 비트의 병렬 디지털 신호( DP )를 N 비트 꾸러미의 직렬 디지털 신호( DS1 )로 변환시킨다. 클럭 재발생부(13)는 N 비트의 병렬 디지털 신호( DP )와 함께 입력되는 제1 클럭 신호( CK1 )의 주파수의 N 배의 주파수를 가진 제2 클럭 신호( CK2 )를 발생시켜, 병렬/직렬 변환부(11)의 동작을 제어한다.The multiplexer 1 includes a parallel / serial converter 11, a clock regenerator 13, and an inverter 12. The parallel / serial converter 11 inputs an N bit parallel digital signal ( D P ) Is an N-bit package's serial digital signal ( D S1 ). The clock regeneration unit 13 is an N-bit parallel digital signal ( D P The first clock signal input with CK 1 The second clock signal having a frequency N times the frequency of CK 2 ) To control the operation of the parallel / serial conversion section 11.

반전부(12)는 반전 제어부(121) 및 반전 실행부(122)를 포함한다.The inversion unit 12 includes an inversion control unit 121 and an inversion execution unit 122.

반전 제어부(121)의 동작 과정은 다음과 같다. 먼저 현재까지 전송되었던 직렬 디지털 신호( DS2 )들의 '1' 논리값의 비트수에서 '0' 논리값의 비트수를 빼서 그 결과인 누적 직류값을 구한다. 다음에, 현재 전송될 N 비트 꾸러미의 직렬 디지털 신호( DS1 )의 '1' 논리값의 비트수에서 '0' 논리값의 비트수를 빼서 그 결과인 현재 직류값을 구한다. 그리고, 구해진 누적 직류값 및 현재 직류값에 따라, 현재 전송될 N 비트 꾸러미의 직렬 디지털 신호( DS1 )의 반전 여부를 결정한다.The operation process of the inversion control unit 121 is as follows. First of all, the serial digital signal ( D S2 ) Is obtained by subtracting the number of bits of the logic value '0' from the number of bits of the logic value '1'. Next, the serial digital signal of the N bit package to be transmitted ( D S1 ) Subtracts the number of bits of the logic value '0' from the number of bits of the logic value '1' in order to obtain the current DC value. Then, according to the obtained accumulated DC value and the current DC value, the serial digital signal of the N-bit package to be transmitted currently ( D S1 Determines whether to reverse).

반전 실행부(122)는, 반전 제어부(121)로부터의 제어 신호에 따라 현재 전송될 N 비트 꾸러미의 직렬 디지털 신호( DS1 )를 반전시키고, 반전 여부의 정보가 실린 적어도 한 비트를 현재 전송될 N 비트 꾸러미의 직렬 디지털 신호에 삽입하여, 적어도 N+1 비트 꾸러미의 직렬 디지털 신호( DS2 )를 발생시킨다.The inversion execution unit 122 is a serial digital signal (N-bit package) to be currently transmitted in accordance with a control signal from the inversion control unit 121. D S1 ), And insert at least one bit containing information of whether or not to be inverted into the serial digital signal of the N-bit package to be transmitted currently, so that the serial digital signal of the D S2 ).

광신호 발생부(2)는, 반전 실행부(122)로부터의 적어도 N+1 비트 꾸러미의 직렬 디지털 신호( DS2 ), 및 N 비트의 병렬 디지털 신호( DP )와 함께 입력되는 제1 클럭 신호( CK1 )를 광신호로 변환시켜서, 상응하는 광케이블들(31, 32)에 입사시킨다. 이 광신호 발생부(2)는 레이저 구동부(21) 및 레이저 다이오드 어레이(22)를 포함한다. 레이저 구동부(21)는 반전 실행부(122)로부터의 직렬 디지털 신호( DS2 ), 및 제1 클럭 신호( CK1 )에 상응하는 구동 신호를 발생시킨다. 레이저 다이오드 어레이(22)는 레이저 구동부(21)로부터의 구동 신호에 의하여 레이저 광신호를 발생시킨다. 레이저 다이오드 어레이(22)에서 발생된 광신호는 상응하는 광케이블들(31, 32)에 입사되어 전송된다.The optical signal generation unit 2 is a serial digital signal of at least N + 1 bit packages from the inversion execution unit 122 ( D S2 ), And N bits of parallel digital signal ( D P The first clock signal input with CK 1 ) Is converted into an optical signal and incident on the corresponding optical cables 31 and 32. The optical signal generator 2 includes a laser driver 21 and a laser diode array 22. The laser driver 21 is a series digital signal from the inversion execution unit 122 ( D S2 ), And the first clock signal ( CK 1 Generates a driving signal corresponding to The laser diode array 22 generates a laser optical signal in response to a drive signal from the laser driver 21. The optical signal generated in the laser diode array 22 is incident on the corresponding optical cables 31 and 32 and transmitted.

도 2를 참조하여, 도 1의 장치의 반전부(12)의 동작 알고리듬을 설명하면 다음과 같다.Referring to FIG. 2, an operation algorithm of the inverting unit 12 of the apparatus of FIG. 1 will be described.

반전 제어부(도 1의 121)는, 현재까지 전송되었던 직렬 디지털 신호( DS2 )들의 '1' 논리값의 비트수에서 '0' 논리값의 비트수를 빼서 그 결과인 누적 직류값을 구한다(단계 S1). 다음에 반전 제어부(121)는, 현재 전송될 N 비트 꾸러미의 직렬 디지털 신호( DS1 )의 '1' 논리값의 비트수에서 '0' 논리값의 비트수를 빼서 그 결과인 현재 직류값 Y를 구한다(단계 S2).The inversion control unit 121 of FIG. 1 uses a serial digital signal ( D S2 The number of bits of the logic value '0' is subtracted from the number of bits of the logic value '1', thereby obtaining a cumulative direct current value (step S1). Next, the inversion control unit 121 performs a serial digital signal (N-bit package) to be transmitted. D S1 The number of bits of the logic value '0' is subtracted from the number of bits of the logic value '1') to obtain the current DC value Y as a result (step S2).

반전 제어부(121)에서 구해진 누적 직류값이 '0'인 경우, 현재까지 전송되었던 직렬 디지털 신호( DS2 )들의 반전 횟수가 확률적으로 높을 뿐만 아니라, 직류성분이 없었음을 의미한다. 또한, 반전 제어부(121)에서 구해진 현재 직류값 Y가 '0'인 경우, 현재 전송될 꾸러미의 직렬 디지털 신호( DS1 )가 적어도 한 번의 반전 횟수를 가질 뿐만 아니라, 누적 직류값에 영향을 미치지 않음을 의미한다. 따라서, 반전 제어부(121)에서 구해진 누적 직류값 또는 현재 직류값 Y가 '0'인 경우(단계 S3), 반전 실행부(도 1의 122)는, 반전 제어부(121)로부터의 제어 신호에 따라, 비반전임을 알리는 '0'의 패리티 비트를 현재 전송될 N 비트 꾸러미의 비반전 직렬 디지털 신호의 최초 비트로서 삽입한다(단계 S4). 이에 따라, 반전 실행부(122)로부터 비반전 데이터 (0, B1,B2, ...,Bn )가 N+1 비트 꾸러미의 직렬 디지털 신호( DS2 )로서 출력된다(단계 S5). 누적 직류값은 현재 직류값 Y가 더해짐으로써 갱신된다(단계 S6).If the accumulated DC value obtained by the inversion control unit 121 is '0', the serial digital signal ( D S2 ) Is not only high probability of inversion, but also means that there is no direct current component. In addition, when the current DC value Y obtained by the inversion control unit 121 is '0', the serial digital signal of the package to be transmitted currently ( D S1 ) Has at least one inversion and does not affect the cumulative direct current value. Therefore, when the cumulative direct current value or current direct current value Y obtained by the inversion control unit 121 is '0' (step S3), the inversion execution unit (122 in FIG. 1) according to the control signal from the inversion control unit 121. A parity bit of '0' indicating non-inversion is inserted as the first bit of the non-inverting serial digital signal of the N-bit package to be transmitted currently (step S4). Accordingly, the non-inverting data (0, B 1, B 2, ..., B n ) Is the serial digital signal of the N + 1 bit package ( D S2 ) Is output (step S5). The cumulative direct current value is updated by adding the current direct current value Y (step S6).

반전 제어부(121)에서 구해진 누적 직류값이 '0'이 아닌 경우, 현재까지 전송되었던 직렬 디지털 신호( DS2 )들의 반전 횟수가 확률적으로 낮음을 의미한다. 또한, 반전 제어부(121)에서 구해진 현재 직류값 Y가 '0'이 아닌 경우, 현재 전송될 꾸러미의 직렬 디지털 신호( DS1 )가 적어도 한 번의 반전 횟수를 갖지 않을 수 있다. 따라서, 반전 제어부(121)는, 구해진 누적 직류값 및 현재 직류값 Y가 '0'이 아닌 경우(단계 S3), 누적 직류값에 현재 직류값 Y를 곱한 결과가 '0'보다 큰지를 확인한다(단계 S7).If the accumulated DC value obtained by the inversion controller 121 is not '0', the serial digital signal ( D S2 ) Means that the number of reversals is stochasticly low. In addition, when the current DC value Y obtained by the inversion control unit 121 is not '0', the serial digital signal of the package to be transmitted currently ( D S1 ) May not have at least one inversion count. Accordingly, the inversion control unit 121 checks whether the result of multiplying the accumulated DC value by the current DC value Y is greater than '0' when the obtained accumulated DC value and the current DC value Y are not '0' (step S3). (Step S7).

누적 직류값에 현재 직류값 Y를 곱한 결과가 '0'보다 크지 않은 경우, 누적 직류값과 현재 직류값 Y의 근접도가 낮으므로, 현재 전송될 꾸러미의 직렬 디지털 신호( DS1 )를 반전시킬 필요가 없음을 의미한다. 따라서, 누적 직류값에 현재 직류값 Y를 곱한 결과가 '0'보다 크지 않은 경우(단계 S7), 반전 실행부(122)는 상기 단계 S4, S5 및 S6을 수행한다. 누적 직류값에 현재 직류값 Y를 곱한 결과가 '0'보다 큰 경우(단계 S7), 반전 실행부(122)는 반전 제어부(121)로부터의 제어 신호에 따라 다음과 같은 동작을 한다.If the result of multiplying the accumulated direct current value by the current direct current value Y is not greater than '0', the proximity of the accumulated direct current value and the current direct current value Y is low. D S1 ) Does not need to be reversed. Therefore, when the result of multiplying the accumulated direct current value by the current direct current value Y is not greater than '0' (step S7), the inversion execution unit 122 performs the steps S4, S5 and S6. When the result of multiplying the accumulated DC value by the current DC value Y is greater than '0' (step S7), the inversion execution unit 122 performs the following operation according to the control signal from the inversion control unit 121.

먼저 현재 전송될 N 비트 꾸러미의 직렬 디지털 신호( DS1 )를 반전시킨다. 그리고 반전임을 알리는 '1'의 패리티 비트를 반전된 직렬 디지털 신호의 최초 비트로서 삽입한다(단계 S8). 이에 따라, 반전 실행부(122)로부터 반전 데이터 (1, )가 N+1 비트 꾸러미의 직렬 디지털 신호( DS2 )로서 출력된다(단계 S9). 누적 직류값은 현재 직류값 Y가 더해짐으로써 갱신된다(단계 S6).First, the serial digital signal of the N-bit package D S1 Invert). A parity bit of '1' indicating inversion is inserted as the first bit of the inverted serial digital signal (step S8). Accordingly, the inversion data (1, ) Is the serial digital signal of the N + 1 bit package ( D S2 ) Is output (step S9). The cumulative direct current value is updated by adding the current direct current value Y (step S6).

도 3은 도 1의 장치의 N 비트의 병렬 디지털 신호( DP )가 화상 신호( RP1 , GP1 , BP1 )인 경우의 전송 장치를 보여준다. 도 3을 참조하면, 개인용 컴퓨터(5)는, 각각 8 비트의 적색, 녹색 및 청색의 병렬 화상 신호( RP1 , GP1 , BP1 ), 제1 클럭 신호( CK1 ), 수직 동기 신호( Vsync ), 수평 동기 신호( Hsync ) 및 인에이블 신호( EN )를 출력한다. 멀티플렉서(6) 내의 병렬/직렬 변환부(61)는 입력되는 병렬 화상 신호( RP1 , GP1 , BP1 )를 제1 직렬 화상 신호( RS1 , GS1 , BS1 )로 변환시킨다. 클럭 재발생부(63)는, 각각 8 비트의 병렬 화상 신호( RP1 , GP1 , BP1 )와 함께 입력되는 제1 클럭 신호( CK1 )의 주파수의 8 배의 주파수를 가진 제2 클럭 신호( CK2 )를 발생시켜, 병렬/직렬 변환부(61)의 동작을 제어한다.3 is an N-bit parallel digital signal of the device of FIG. D P ) Is an image signal ( R P1 , G P1 , B P1 ) Shows the transmission device. Referring to Fig. 3, the personal computer 5 includes 8-bit red, green and blue parallel image signals ( R P1 , G P1 , B P1 ), The first clock signal ( CK 1 ), Vertical sync signal ( V sync ), Horizontal sync signal ( H sync ) And enable signal ( EN ) The parallel / serial conversion section 61 in the multiplexer 6 inputs an input parallel image signal ( R P1 , G P1 , B P1 To the first serial image signal ( R S1 , G S1 , B S1 ). The clock regenerators 63 each use an 8-bit parallel image signal ( R P1 , G P1 , B P1 The first clock signal input with CK 1 The second clock signal having a frequency eight times the frequency of CK 2 ) To control the operation of the parallel / serial conversion section 61.

반전부(62)는 반전 제어부(621) 및 반전 실행부(622)를 포함한다.The inversion unit 62 includes an inversion control unit 621 and an inversion execution unit 622.

반전 제어부(621)의 동작 과정은 다음과 같다. 먼저 현재까지 전송되었던 각각의 제2 직렬 화상 신호( RS2 , GS2 , BS2 )들의 '1' 논리값의 비트수에서 '0' 논리값의 비트수를 빼서 그 결과인 각각의 누적 직류값을 구한다. 다음에, 현재 전송될 각각의 제1 직렬 화상 신호( RS1 , GS1 , BS1 )의 '1' 논리값의 비트수에서 '0' 논리값의 비트수를 빼서 그 결과인 현재 직류값을 구한다. 그리고, 구해진 누적 직류값 및 현재 직류값에 따라, 현재 전송될 각각의 제1 직렬 화상 신호( RS1 , GS1 , BS1 )의 반전 여부를 결정한다.The operation process of the inversion controller 621 is as follows. First, each second serial image signal ( R S2 , G S2 , B S2 ) Is obtained by subtracting the number of bits of the logic value '0' from the number of bits of the logic value '1'. Next, each first serial image signal ( R S1 , G S1 , B S1 ) Subtracts the number of bits of the logic value '0' from the number of bits of the logic value '1' in order to obtain the current DC value. And, according to the obtained accumulated DC value and the current DC value, each first serial image signal ( R S1 , G S1 , B S1 Determines whether to reverse).

반전 실행부(622)는, 반전 제어부(621)로부터의 제어 신호에 따라 현재 전송될 각각의 제1 직렬 화상 신호( RS1 , GS1 , BS1 )를 반전시키고, 반전 여부의 정보가 실린 적어도 한 비트를 현재 전송될 각각의 N 비트 꾸러미의 직렬 화상 신호에 삽입하여, 적어도 N+1 비트 꾸러미의 제2 직렬 화상 신호( RS2 , GS2 , BS2 )를 발생시킨다.The inversion execution unit 622 performs the respective first serial image signals (to be transmitted currently) in accordance with the control signal from the inversion control unit 621. R S1 , G S1 , B S1 ), And inserting at least one bit containing information of whether or not to be inverted into the serial image signal of each N-bit package to be transmitted currently, so that the second serial image signal of at least N + 1-bit package ( R S2 , G S2 , B S2 ).

광신호 발생부(7)에 포함된 레이저 구동부(71)는, 반전 실행부(622)로부터의 제2 직렬 화상 신호( RS2 , GS2 , BS2 ), 개인용 컴퓨터(5)로부터의 제1 클럭 신호( CK1 ), 수직 동기 신호( Vsync ), 수평 동기 신호( Hsync ) 및 인에이블 신호( EN )에 상응하는 구동 신호를 발생시킨다. 레이저 다이오드 어레이(72)는 레이저 구동부(71)로부터의 구동 신호에 의하여 레이저 광신호를 발생시킨다. 레이저 다이오드 어레이(72)에서 발생된 광신호는 상응하는 광케이블들(8)에 입사되어 모니터의 위치에 있는 수신 장치로 전송된다. 이 수신 장치는, 본 발명에 따른 송신 장치로부터의 변형된 신호를 원래의 상태로 복원시켜, 모니터에 입력시킨다.The laser driver 71 included in the optical signal generator 7 is configured with a second serial image signal from the inversion execution unit 622 ( R S2 , G S2 , B S2 ), The first clock signal from the personal computer 5 ( CK 1 ), Vertical sync signal ( V sync ), Horizontal sync signal ( H sync ) And enable signal ( EN Generates a driving signal corresponding to The laser diode array 72 generates a laser optical signal in response to a drive signal from the laser driver 71. The optical signal generated by the laser diode array 72 is incident on the corresponding optical cables 8 and transmitted to the receiving device at the position of the monitor. This receiving device restores the modified signal from the transmitting device according to the present invention to its original state and inputs it to the monitor.

이상 설명된 바와 같이, 본 발명에 따른 디지털 신호의 전송 방법 및 장치에 의하면, 병렬 디지털 신호를 직렬 디지털 신호로 변환시킨 후 광케이블을 통하여 전송하는 방법 및 장치에 있어서, 전송될 디지털 신호의 레벨이 일정하게 유지되더라도 두 데이터 꾸러미들 단위로 한번 이상의 레벨 전환이 일어나게 하면서 직류성분을 줄이므로, 상응하는 수신 장치에서의 수신 오류를 줄이고 저주파 수신 성능을 높일 수 있다.As described above, according to the method and apparatus for transmitting digital signals according to the present invention, a method and apparatus for converting a parallel digital signal into a serial digital signal and then transmitting it through an optical cable, wherein the level of the digital signal to be transmitted is constant. Even if it is maintained, the DC component is reduced while at least one level shift occurs in units of two data packages, thereby reducing reception error in a corresponding receiver and improving low frequency reception.

본 발명은, 상기 실시예에 한정되지 않고, 청구 범위에서 정의된 발명의 사상 및 범위 내에서 당업자에 의하여 변형 및 개량될 수 있다.The present invention is not limited to the above embodiments, but may be modified and improved by those skilled in the art within the spirit and scope of the invention as defined in the claims.

Claims (4)

각 비트 단위로 제1 또는 제2 논리값을 가진 N 비트의 병렬 디지털 신호를 N 비트 꾸러미의 직렬 디지털 신호로 변환시킨 후, 광케이블을 통하여 전송하는 방법에 있어서,In the method of converting an N-bit parallel digital signal having a first or second logic value in each bit unit into a serial digital signal of N-bit package, and then transmitting it through an optical cable, 현재까지 전송되었던 직렬 디지털 신호들의 상기 제1 논리값의 비트수에서 상기 제2 논리값의 비트수를 빼서, 그 결과인 누적 직류값을 구하는 단계;Subtracting the number of bits of the second logic value from the number of bits of the first logic value of the serial digital signals transmitted so far to obtain a resultant cumulative direct current value; 현재 전송될 N 비트 꾸러미의 직렬 디지털 신호의 상기 제1 논리값의 비트수에서 상기 제2 논리값의 비트수를 빼서, 그 결과인 현재 직류값을 구하는 단계;Subtracting the number of bits of the second logic value from the number of bits of the first logic value of the serial digital signal of the N-bit package to be transmitted currently, and obtaining the resulting current direct current value; 상기 누적 직류값 및 현재 직류값에 따라, 현재 전송될 N 비트 꾸러미의 직렬 디지털 신호를 반전시키는 단계;Inverting the serial digital signal of the N-bit package to be currently transmitted according to the accumulated DC value and the current DC value; 반전 여부의 정보가 실린 적어도 한 비트를 현재 전송될 N 비트 꾸러미의 직렬 디지털 신호에 삽입하여, 적어도 N+1 비트 꾸러미의 직렬 디지털 신호를 발생시키는 단계;Inserting at least one bit containing information of whether or not to be inverted into a serial digital signal of an N-bit package to be transmitted currently, to generate a serial digital signal of at least N + 1 bit package; 발생된 적어도 N+1 비트 꾸러미의 직렬 디지털 신호를 광신호로 변환시키는 단계; 및Converting the generated serial digital signal of at least N + 1 bit package into an optical signal; And 변환된 광신호를 상기 광케이블을 통하여 전송하는 단계를 포함한 것을 특징으로 하는 디지털 신호의 전송 방법.And transmitting the converted optical signal through the optical cable. 각 비트 단위로 제1 또는 제2 논리값을 가진 N 비트의 병렬 디지털 신호를 N 비트 꾸러미의 직렬 디지털 신호로 변환시킨 후, 광케이블을 통하여 전송하는 장치에 있어서,An apparatus for converting an N bit parallel digital signal having a first or second logic value in each bit unit into a serial digital signal of N bit package, and then transmitting the same through an optical cable. 현재까지 전송되었던 직렬 디지털 신호들의 상기 제1 논리값의 비트수에서 상기 제2 논리값의 비트수를 빼서 그 결과인 누적 직류값을 구하고, 현재 전송될 N 비트 꾸러미의 직렬 디지털 신호의 상기 제1 논리값의 비트수에서 상기 제2 논리값의 비트수를 빼서 그 결과인 현재 직류값을 구하여, 상기 누적 직류값 및 현재 직류값에 따라, 현재 전송될 N 비트 꾸러미의 직렬 디지털 신호의 반전 여부를 결정하는 반전 제어부;Subtract the number of bits of the second logical value from the number of bits of the first logical value of the serial digital signals transmitted so far to obtain a cumulative direct current value, and the first of the serial digital signals of the N-bit package to be transmitted currently. The number of bits of the logic value is subtracted from the number of bits of the second logic value to obtain a resultant current DC value, and whether or not to invert the serial digital signal of the N-bit package to be transmitted according to the accumulated DC value and the current DC value. An inversion controller for determining; 상기 반전 제어부로부터의 제어 신호에 따라 현재 전송될 N 비트 꾸러미의 직렬 디지털 신호를 반전시키고, 반전 여부의 정보가 실린 적어도 한 비트를 현재 전송될 N 비트 꾸러미의 직렬 디지털 신호에 삽입하여, 적어도 N+1 비트 꾸러미의 직렬 디지털 신호를 발생시키는 반전 실행부; 및Inverts the serial digital signal of the N-bit package to be transmitted currently according to the control signal from the inversion control unit, inserts at least one bit containing information about whether to invert into the serial digital signal of the N-bit package to be transmitted currently, and at least N + An inversion execution unit for generating a serial digital signal of one bit package; And 상기 반전 실행부로부터의 적어도 N+1 비트 꾸러미의 직렬 디지털 신호를 광신호로 변환시켜서, 상기 광케이블에 입사시키는 광신호 발생부를 포함한 것을 특징으로 하는 디지털 신호의 전송 장치.And an optical signal generator for converting at least N + 1 bit package serial digital signals from said inversion execution unit into an optical signal and making it enter said optical cable. 제2항에 있어서, 상기 광신호 발생부는,The method of claim 2, wherein the optical signal generation unit, 상기 멀티플렉서로부터의 직렬 디지털 신호에 상응하는 구동 신호를 발생시키는 레이저 구동부; 및A laser driver for generating a drive signal corresponding to the serial digital signal from the multiplexer; And 상기 레이저 구동부로부터의 구동 신호에 의하여 레이저 광신호를 발생시키는 레이저광 발생부;를 포함한 것을 특징으로 하는 디지털 신호의 전송 장치.And a laser light generator for generating a laser light signal in response to a drive signal from the laser driver. 제2항에 있어서, 상기 N 비트의 병렬 디지털 신호는,The digital signal of claim 2, wherein the N-bit parallel digital signal is 컴퓨터로부터 모니터로 전송될 각각의 적색, 녹색 및 청색 화상 신호인 것을 특징으로 하는 디지털 신호의 전송 장치.And each of the red, green and blue image signals to be transmitted from the computer to the monitor.
KR1019980043359A 1998-10-16 1998-10-16 Digital signal transmission method and device KR100359089B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019980043359A KR100359089B1 (en) 1998-10-16 1998-10-16 Digital signal transmission method and device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980043359A KR100359089B1 (en) 1998-10-16 1998-10-16 Digital signal transmission method and device

Publications (2)

Publication Number Publication Date
KR20000026008A KR20000026008A (en) 2000-05-06
KR100359089B1 true KR100359089B1 (en) 2002-12-18

Family

ID=19554276

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980043359A KR100359089B1 (en) 1998-10-16 1998-10-16 Digital signal transmission method and device

Country Status (1)

Country Link
KR (1) KR100359089B1 (en)

Also Published As

Publication number Publication date
KR20000026008A (en) 2000-05-06

Similar Documents

Publication Publication Date Title
EP1028531A1 (en) Deserializer, semiconductor device, electronic device, and data transmission system
EP1830531B1 (en) Precoding circuit and precoding-multiplexing circuit for realizing very high transmission rate in optical fiber communication
US8270836B2 (en) Signal transmitting device, transmitter and receiver
KR100319856B1 (en) Video signal transmitter
KR100359089B1 (en) Digital signal transmission method and device
KR100359088B1 (en) Method and apparatus for sending digital signal
EP1524810A1 (en) Optical bus transmission method
KR100335431B1 (en) Digital signal transmission method and device
JP3169653B2 (en) Document image data resolution and gradation converter
US5410146A (en) Contact image sensor with meandering data lines connected to opposite switching elements in alternating sensor blocks
KR19990074200A (en) Image signal transmission and reception method and apparatus
JPS63204838A (en) Frame synchronizing system
KR20040059234A (en) Serial interface device
US6285792B1 (en) Image retrieval device for optically retrieving an image and obtaining binary image data from the image
JPH11186993A (en) Optical transmission system
KR20010009689A (en) Method for sending image signal
SU1690205A1 (en) Fiber optical data transmission system
CN112492240A (en) Method for discriminating HDMI audio return signal clock frequency
JPH02222325A (en) Code converter
KR100277172B1 (en) Multichannel loss and collision avoidance of optical links
JP2005033519A (en) Signal transmission system
JPH0244969A (en) Picture data processing unit
JP2007036957A (en) Communication system
JPS63296554A (en) Picture transmission system
JPH10222386A (en) Parity error detection system

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110929

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20120927

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee