KR100352482B1 - Phase locked loop integrated circuit having improved frequency characteristics - Google Patents

Phase locked loop integrated circuit having improved frequency characteristics Download PDF

Info

Publication number
KR100352482B1
KR100352482B1 KR1019970026812A KR19970026812A KR100352482B1 KR 100352482 B1 KR100352482 B1 KR 100352482B1 KR 1019970026812 A KR1019970026812 A KR 1019970026812A KR 19970026812 A KR19970026812 A KR 19970026812A KR 100352482 B1 KR100352482 B1 KR 100352482B1
Authority
KR
South Korea
Prior art keywords
divider
output
signal
variable
comparator
Prior art date
Application number
KR1019970026812A
Other languages
Korean (ko)
Other versions
KR19990003023A (en
Inventor
강병욱
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1019970026812A priority Critical patent/KR100352482B1/en
Publication of KR19990003023A publication Critical patent/KR19990003023A/en
Application granted granted Critical
Publication of KR100352482B1 publication Critical patent/KR100352482B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

PURPOSE: A PLL(Phase Locked Loop) integrated circuit having an improved frequency characteristics is provided to improve the frequency characteristics by varying a reference divider that divides a value to a fixed value. CONSTITUTION: An oscillating element(10) generates a constant oscillation signal. A control divider(80) divides the oscillation signal of the oscillating element(10) into a variable signal for the comparing purpose. A pre-scaler(30) divides a signal returned from an output. A variable divider(40) divides the output of the pre-scaler(30) into a predetermined value. A comparator(50) uses the output from the control divider(80) as a reference input thereof and the output from the variable divider(40) as an another input. An integrator(60) integrates the output of the comparator(50). An oscillating circuit(70) receives the output of the integrator(60) to control it.

Description

주파수 특성이 개선되는 피엘엘 집적회로Piel integrated circuit improves frequency characteristics

본 발명은 주파수 특성이 개선되는 피엘엘 집적회로에 관한 것으로서, 더욱 상세하게는 케이블티브이 콘버터에서의 화상정보가 잡음이 저감되어 안정적으로 나타날 수 있도록 동작되는 주파수 특성이 개선되는 피엘엘 집적회로에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a PEL integrated circuit having improved frequency characteristics, and more particularly, to a PEL integrated circuit having improved frequency characteristics such that the cable information is operated so that image information in the converter can be stably reduced due to noise reduction. will be.

일반적으로 케이블티브이(CATV) 콘버터(Converter)에서는 케이블티브이 화면의 안정도와 관련되는 발진주파수를 결정하기 위하여 피엘엘(Phase Locked Loop) 제어 집적회로에서 발진되는 신호의 기준이 되는 신호가 인가되는 기준 분주기(Reference Divider)를 이용하여 주파수 특성을 개선시켜서 수용가의 시청자 화면에서 잡음이 최소화되도록 안정적으로 동작시킨다.In general, in the CATV converter, a reference part to which a signal which is a reference of a signal that is oscillated in a phase locked integrated control circuit is applied to determine the oscillation frequency related to the stability of the screen. By using the reference divider to improve the frequency characteristics to ensure stable operation to minimize noise on the viewer's viewer screen.

제 1 도는 일반적인 피엘엘 집적회로의 블록도이다. 종래 기술에 따른 피엘엘 집적회로는 일정한 발진신호가 생성되는 발진소자부(10)와, 상기 발진소자부(10)의 신호가 비교하기 위한 기준신호로 분주되는 기준분주기(20)와, 출력에서부터 궤환된 신호가 분주되는 프리스케일러(Prescaler)(30)와, 상기 프리스케일러(30)의 출력이 설정된 값으로 분주되는 가변분주기(40)와, 상기 기준분주기(20)의 출력이 비교기의 기준이 되는 입력으로 사용되고, 가변분주기(40)의 출력이 다른 입력으로 되는 비교기(50)와, 상기 비교기(50) 출력이 적분되는 적분기(60) 및 상기 적분기(60)의 출력이 입력되어 제어되는 발진회로부(70)로 구성된다.1 is a block diagram of a general PLEL circuit. The PEL integrated circuit according to the related art has an oscillation element part 10 in which a constant oscillation signal is generated, a reference divider 20 divided into a reference signal for comparison with a signal of the oscillation element part 10, and an output. From the prescaler 30 to which the feedback signal is divided from, the variable divider 40 to which the output of the prescaler 30 is divided to a set value, and the output of the reference divider 20 are the reference of the comparator. The comparator 50 is used as an input and the output of the variable divider 40 is another input, and the integrator 60 and the output of the integrator 60 are integrated to control the output of the comparator 50. It consists of an oscillation circuit portion 70.

상기와 같이 구성되는 종래 기술에 따른 피엘엘 집적회로는 약 4메가 또는 8메가의 신호가 발진소자부(10)에서 발진되고, 상기 발진소자부(10)의 신호는 기준 신호로서 사용되기 위하여 소정 주파수로 이를테면 10킬로 헤르쯔 등과 같이 설정된 값으로 되도록 기준분주기(20)에서 분주된다.In the PEL integrated circuit according to the related art configured as described above, a signal of about 4 megs or 8 megs is oscillated in the oscillation element portion 10, and the signal of the oscillation element portion 10 is predetermined to be used as a reference signal. The frequency is divided in the reference frequency divider 20 so as to be a set value such as 10 kHz or the like.

즉, 기준분주기(20)의 출력신호 fv가 되도록 발진회로부(70)의 출력신호 fosc는 아래와 같이 표현된다.In other words, the output signal fosc of the oscillator circuit 70 is expressed as follows so that the output signal fv of the reference divider 20 is obtained.

Figure pat00007
Figure pat00007

(M : 프리스케일러의 분주값, N : 가변분주기의 분주값)(M: prescaler divider value, N: variable divider divider value)

그리고, 상기 기준분주기(20) 및 가변분주기(40)의 주파수가 비교기(50)에서 비교되고, 상기 비교된 신호는 적분기(60)를통하여 일정전위를 갖는 직류값인 튜닝전압(Vt)으로 출력되고, 상기 직류값에 의하여 발진회로부(70)의 발진주파수 값인 fose이 결국, 주파수가 제어되는 기본값인 fstep 값으로 제어된다. 이를 수식으로 표현하면 아래와 같다.In addition, the frequencies of the reference divider 20 and the variable divider 40 are compared in the comparator 50, and the compared signal is a DC voltage having a constant electric potential through the integrator 60 (Vt). The fose, which is the oscillation frequency value of the oscillation circuit unit 70, is controlled by the direct current value, fstep, which is the default value at which the frequency is controlled. If this is expressed as a formula, it is as follows.

Figure pat00001
Figure pat00001

(R : 기준분주기의 분주값, fx : 발진소자부의 발진값)(R: Dividing value of reference divider, fx: Oscillation value of oscillation element)

따라서, 상기 (2)식에서와 같이 가변분주기(40)의 값이 변경됨으로써, 발진주파수인 fose 값이 결정된다. 또한, 발진회로부(70)는 낮은 주파수에서 낮은 튜닝전압(Vt)으로 튜닝되고, 이때 작은 튜닝 전압(Vt)의 변동에 의하여 큰 변위의 주파수 변화가 발생된다. 상기와 같은 주파수 변화는 수신기와 연결되는 화면의 안정도와 관계가 있다.Therefore, as shown in Equation (2), the value of the variable frequency divider 40 is changed, whereby the oscillation frequency fose value is determined. In addition, the oscillation circuit unit 70 is tuned to a low tuning voltage Vt at a low frequency, and at this time, a frequency change of a large displacement is generated by a variation of the small tuning voltage Vt. The frequency change is related to the stability of the screen connected to the receiver.

그러나, 상기 발진회로부(70)를 구성하는 바렉터 다이오드는 낮은 전압에서 주파수 특성이 악화되는 경향이 있는데, 이것은 피엘엘 주파수 제어에 있어서, 주파수 변동이 정확하게 제어되지 않기 때문에 수신기 하면의 화질이 불량하게 되는 문제점이 있다.However, the varistor diode constituting the oscillator circuit 70 tends to deteriorate in frequency characteristics at low voltage, which is poor in image quality of the lower surface of the receiver because the frequency fluctuation is not controlled accurately in the PEL frequency control. There is a problem.

따라서 본 발명은 상기와 같은 종래의 문제점을 해결하기 위해 안출한 것으로 발명의 주된 목적은 피엘엘 주파수 제어에 있어서, 고정되는 값으로 분주되는 기준 분주기를 가변함으로써, 보다 안정된 수신기 화면이 이루어지도록 주파수 특성이개선되는 피엘엘 집적회로를 제공하기 위함이다.Therefore, the present invention has been made to solve the above-mentioned conventional problems. The main object of the present invention is to control the frequency divider to a fixed value by changing the frequency divider to a fixed value, so that a more stable receiver screen is achieved. It is to provide a PEL integrated circuit with improved characteristics.

상기 목적을 달성하기 위한 본 발명의 특징은 일정한 발진신호가 생성되는 발진소자부와, 상기 발진소자부의 신호가 비교하기 위한 가변되는 신호로 분주되는 제어분주기와, 출력에서부터 궤환된 신호가 분주되는 프리스케일러와, 상기 프리스케일러의 출력이 설정된 값으로 분주되는 가변분주기와, 상기 제어분주기의 출력이 비교기의 기준이 되는 입력으로 사용되고, 가변분주기의 출력이 다른 입력으로 되는 비교기와, 상기 비교기 출력이 적분되는 적분기 및 상기 적분기의 출력이 입력되어 제어되는 발진회로부로 구성되는 것에 있다.A feature of the present invention for achieving the above object is that the oscillation element unit for generating a constant oscillation signal, a control divider divided into a variable signal for comparison of the signal of the oscillation element unit, and the signal fed back from the output is divided A prescaler, a variable divider in which the output of the prescaler is divided into a set value, an output of the control divider is used as an input for a reference of a comparator, and a comparator in which the output of the variable divider is another input, and the comparator output The integrated integrator and the output of the integrator are composed of an oscillating circuit portion which is input and controlled.

이하 첨부도면에 의하여 본 발명에 따른 주파수 특성이 개선되는 피엘엘 집적회로와 바람직한 일 실시예에 대하여 상세하게 설명한다.Hereinafter, a PEL integrated circuit having an improved frequency characteristic according to the present invention and a preferred embodiment will be described in detail with reference to the accompanying drawings.

제 2 도는 본 발명에 따른 주파수 특성이 개선되는 피엘엘 집적회로도이다.2 is a PEL integrated circuit diagram of improving frequency characteristics according to the present invention.

본 발명에 따른 주파수 특성이 개선되는 피엘엘 집적회로는 일정한 발진신호가 생성되는 발진소자부(10)와, 상기 발진소자부(10)의 신호가 비교하기 위한 가변되는 신호로 분주되는 제어분주기(80)와, 출력에서부터 궤환된 신호가 분주되는 프리스케일러(30)와, 상기 프리스케일러(30)의 출력이 설정된 값으로 분주되는 가변분주기(40)와, 상기 제어분주기(80)의 출력이 비교기의 기준이 되는 입력으로 사용되고, 가변분주기(40)의 출력이 다른 입력으로 되는 비교기(50)와, 상기 비교기(50) 출력이 적분되는 적분기(60) 및 상기 적분기(60)의 출력이 입력되어 제어되는 발진회로부(70)로 구성된다.In the PEL integrated circuit having improved frequency characteristics according to the present invention, a control divider is divided into an oscillation element unit 10 in which a constant oscillation signal is generated and a variable signal for comparison between the signals of the oscillation element unit 10. 80, a prescaler 30 to which the signal fed back from the output is divided, a variable divider 40 to which the output of the prescaler 30 is divided to a set value, and an output of the control divider 80 The comparator 50 used as an input for the comparator and the output of the variable divider 40 is another input, and the output of the integrator 60 and the integrator 60 to which the output of the comparator 50 is integrated It is composed of an oscillation circuit portion 70 that is input and controlled.

다음은 상기와 같이 구성된 본 발명의 작동상태에 대해서 설명한다.The following describes the operating state of the present invention configured as described above.

아래와 같이 상기 식(2)에서 제어분주기(80)의 값을 고정시키지 않고, 그 값을 약 2 배로 하면, fstep의 값은 반으로 줄게된다.In the following formula (2), if the value of the control divider 80 is not fixed and the value is doubled, the value of fstep is reduced by half.

Figure pat00002
Figure pat00002

Figure pat00003
Figure pat00003

따라서, 주파수 평면상에서 fosc가 최대로 되도록 하기 위하여 가변분주기(40)의 값인 N이 증대되어야 하는데, fstep의 값으로 제어되어도 상기 fosc의 값은 증대된다.Therefore, in order to maximize the fosc on the frequency plane, N, which is the value of the variable divider 40, must be increased, even if controlled by the value of fstep, the value of fosc is increased.

또한, 제어분주기(80) 값인 R은 일반적으로 고정되어서 사용되고 있지만, 상기 가변되는 신호로 분주되는 제어분주기(80)값이 종래 기술에서처럼 고정되지 않고 가변되는 값은 바람직하게는 2 배 또는 4 배로 되면, 결국 fstep의 값은 1/2 또는 1/4배로 되어서 보다 좁은 폭의 주파수가 비교기(50)에서 비교되기 때문에 발진회로부(70)에서 출력되는 주파수가 상기 감소된 값으로 미세하게 주파수가 제어되어서 출력되고, 이에 따라서 수신기에서의 주파수특성이 개선되며 외부의 온도 등의 잡음신호에 대한 주파수특성의 변화가 저감되기 때문에 채널을 점유하는 방송신호의 변화가 저감되어서 안정된 영상신호를 사용할 수 있다.In addition, although the control divider 80 value R is generally fixed and used, the value to which the control divider 80 divided by the variable signal is not fixed as in the prior art is preferably 2 times or 4 times. If multiplied, the value of fstep becomes 1/2 or 1/4 times, so that the frequency of narrower width is compared in the comparator 50, so that the frequency output from the oscillator circuit portion 70 becomes fine with the reduced value. Controlled output, which improves the frequency characteristics of the receiver and reduces the change in frequency characteristics of noise signals such as external temperature, thereby reducing the variation of broadcast signals occupying channels, thereby making it possible to use stable video signals. .

그리고, 비교기(50)로 입력되는 기준주파수인 제어 분주기(80)의 값인 fR이 작아진다면, 가변 분주기(40)에서 출력되는 fV가 상기 fR 신호에 의하여 좀 더 미세하게 비교되는 신호가 출력된다.In addition, when fR, the value of the control divider 80 which is the reference frequency input to the comparator 50, becomes smaller, a signal in which fV output from the variable divider 40 is compared in more detail by the fR signal is output. do.

또한, 상기 발진 회로부(70)를 구성하는 바렉터 다이오드는 인가되는 전압에반비례되는 콘덴서의 특성을 갖고 있는데, 이에 따라서 상기 인가되는 전압이 작은 저 전압일 때, 상기 전압의 변화에 크게 변화되는 콘덴서의 특성을 갖는다. 또한, 상기 콘덴서에 의한 커패시턴스의 큰 변화는 주파수의 큰 변화를 유발하게 된다.In addition, the varistor diode constituting the oscillation circuit unit 70 has a characteristic of a capacitor inversely proportional to the voltage applied thereto. Accordingly, when the applied voltage is a low voltage, the capacitor changes significantly with the change of the voltage. Has the characteristics of. In addition, a large change in capacitance by the capacitor causes a large change in frequency.

상기와 같이 저전압에서의 전압의 변화에 의한 주파수의 큰 변화는 주파수의 변화를 유발하게 되고, 상기 주파수의 변화는 또한 채널의 대역에서 변화를 야기하게 되며, 이에 따라서 화면에서 형성되는 영상신호의 불안정을 유발하게 된다.As described above, a large change in frequency due to a change in voltage at a low voltage causes a change in frequency, and the change in frequency also causes a change in a band of a channel, thus instability of an image signal formed on a screen. Will cause.

즉, 상기와 같은 영상신호의 불안정은 fstep의 좁은 폭으로 되도록 비교기(50)에 인가되는 제어분주기(80)의 출력인 기준주파수 fV가 작도록 제어됨으로써, 비교기(50) 출력이 작게 되고 이에 따라서 발진회로부(70)로 인가되는 직류전압의 레벨이 종래 기술보다도 작게 되어서 인가되기 때문에, 상기 발진회로부(70)의 출력신호인 발진주파수의 변화 폭이 작아져서 수신기에서 안정적인 영상신호의 제어가 되는 것이다.That is, the instability of the video signal as described above is controlled so that the reference frequency fV, which is the output of the control divider 80 applied to the comparator 50 so as to have a narrow width of the fstep, so that the output of the comparator 50 is made small. Therefore, since the level of the DC voltage applied to the oscillation circuit part 70 is applied smaller than that of the prior art, the variation range of the oscillation frequency which is the output signal of the oscillation circuit part 70 becomes smaller, so that the receiver can control the stable image signal. will be.

이상에서 상세히 설명한 바와 같이 본 발명에 따른 주파수 특성이 개선되는 피엘엘 집적회로는 고정되는 값으로 분주되는 기준 분주기를 가변함으로써, 보다 안정된 수신기 화면이 이루어지도록 주파수 특성이 개선되는 특징을 지닌 것이다.As described in detail above, the PEL integrated circuit having improved frequency characteristics according to the present invention has a characteristic of improving frequency characteristics so that a more stable receiver screen is achieved by varying a reference divider divided by a fixed value.

본 발명은 상기 실시 예에 한정되지 않으며, 많은 변형이 본 발명의 기술적사상 내에서 당 분야의 통상의 지식을 가진 자에 의하여 가능함은 명백하다.The present invention is not limited to the above embodiments, and it is apparent that many modifications are possible by those skilled in the art within the technical spirit of the present invention.

제 1 도는 일반적인 피엘엘 집적회로의 블록도,1 is a block diagram of a general PLEL integrated circuit;

제 2 도는 본 발명에 따른 주파수 특성이 개선되는 피엘엘 집적회로도이다.2 is a PEL integrated circuit diagram of improving frequency characteristics according to the present invention.

* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings

10 : 발진소자부 20 : 기준분주기10: oscillation element part 20: reference divider

20 : 프리스케일러 40 : 가변분주기20: prescaler 40: variable divider

50 : 비교기 60 : 적분기50: comparator 60: integrator

70 : 발진회로부 80 : 제어분주기70: oscillator circuit 80: control divider

Claims (2)

일정한 발진신호가 생성되는 발진소자부와, 상기 발진소자부의 신호가 비교하기 위한 기준신호로 분주되는 기준분주기와, 출력에서부터 궤환된 신호가 분주되는 프리스케일러(Prescaler)와, 상기 프리스케일러의 출력이 설정된 값으로 분주되는 가변분주기와, 상기 기준분주기의 출력이 비교기의 기준이 되는 입력으로 사용되고, 가변분주기의 출력이 다른 입력으로 되는 비교기와, 상기 비교기 출력이 적분되는 적분기 및 상기 적분기의 출력이 입력되어 제어되는 발진회로부로 구성되는 PLL 집적회로에 있어서:An oscillation element unit for generating a constant oscillation signal, a reference divider divided as a reference signal for comparison of the signal of the oscillation element unit, a prescaler for dividing a signal fed back from the output, and an output of the prescaler is set A variable divider divided by a value, an output of the reference divider is used as a reference for a comparator, a comparator having an output of a variable divider as another input, an integrator and an output of the integrator to which the comparator output is integrated In the PLL integrated circuit composed of the oscillator circuit portion which is inputted and controlled: 상기 기준분주기를 제어분부기로 대치하되,Replace the reference divider with a control divider, 상기 발진소자부의 신호가 비교하기 위한 가변되는 신호로 분주하는 데, 상기 프리스케일러의 분주값을 M이라하고 가변분주기의 분주값을 N이라 하면, 상기 제어분주기의 출력신호가 상기 가변분주기의 출력신호와 같아지려면fu=fosc/(M×N)가 되고 튜닝전압(Vt)에 따른 발진회로부의 출력신호는
Figure pat00004
가 됨에 따라 FMing 현상을 억제하기 위해 상기 제어분주기의 변수 N을 가변시키는 것을 특징으로 하는 주파수 특성이 개선되는 피엘엘 집적회로.When the signal of the oscillation element unit is divided into a variable signal for comparison, and the division value of the prescaler is M and the division value of the variable divider is N, the output signal of the control divider is To be equal to the output signal, fu = fosc / (M × N) , and the output signal of the oscillator circuit part according to the tuning voltage (Vt)
Figure pat00004
The PEL integrated circuit of which the frequency characteristic is improved, wherein the variable N of the control divider is changed to suppress the FMing phenomenon. 제 1 항에 있어서,The method of claim 1, 상기 제어분주기는 2 배 또는 4 배로 제어되는 것을 특징으로 하는 주파수 특성이 개선되는 피엘엘 집적회로.And the control frequency divider is controlled twice or four times.
KR1019970026812A 1997-06-24 1997-06-24 Phase locked loop integrated circuit having improved frequency characteristics KR100352482B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970026812A KR100352482B1 (en) 1997-06-24 1997-06-24 Phase locked loop integrated circuit having improved frequency characteristics

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970026812A KR100352482B1 (en) 1997-06-24 1997-06-24 Phase locked loop integrated circuit having improved frequency characteristics

Publications (2)

Publication Number Publication Date
KR19990003023A KR19990003023A (en) 1999-01-15
KR100352482B1 true KR100352482B1 (en) 2002-12-28

Family

ID=37489208

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970026812A KR100352482B1 (en) 1997-06-24 1997-06-24 Phase locked loop integrated circuit having improved frequency characteristics

Country Status (1)

Country Link
KR (1) KR100352482B1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4771572B2 (en) * 2000-04-10 2011-09-14 富士通セミコンダクター株式会社 PLL semiconductor device and method and apparatus for testing the same

Also Published As

Publication number Publication date
KR19990003023A (en) 1999-01-15

Similar Documents

Publication Publication Date Title
US5259007A (en) Phase locked loop frequency synthesizer
GB2293066A (en) VCO circuit and PLL circuit thereof
JP2003110424A (en) Frequency synthesizer and control method of voltage controlled oscillator
JP4742219B2 (en) Voltage controlled oscillator preset circuit
AU728239B2 (en) Digital AFC adjustment by means of reciprocal direct digital synthesis
US5694092A (en) Voltage-controlled oscillator including first and second varactors having differing rates of change in capacitance value
US5581215A (en) Voltage controlled oscillator having frequency and amplitude controlling loops
US5203032A (en) Station selecting apparatus
KR100396880B1 (en) Low noise frequency modulator having variable carrier frequency
KR100352482B1 (en) Phase locked loop integrated circuit having improved frequency characteristics
KR970068535A (en) Constant high Q voltage controlled oscillator and method for making
US7206565B2 (en) Device for generating wide tunable frequency using frequency divider
US4806883A (en) Multifrequency oscillator circuit
US5410277A (en) Stabilized frequency synthesizer
JP3053838B2 (en) Video intermediate frequency circuit
US20230223944A1 (en) Phase noise performance using multiple resonators with varying quality factors and frequencies
JPS5922449A (en) Oscillating device
KR960011423B1 (en) Method for restraining a noise when synthesising a frequency
JPH055207B2 (en)
JP2579260B2 (en) PLL frequency synthesizer and tuner
JPH0317453Y2 (en)
JP3248453B2 (en) Oscillator
JPH0529933A (en) Phase locked loop oscillator
KR950002440B1 (en) Ascilation frequency compensating method of the vcd
JPH08154029A (en) Resonance circuit

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080604

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee