KR100352399B1 - Charge/discharge control circuit and chargeable electric power source apparatus - Google Patents

Charge/discharge control circuit and chargeable electric power source apparatus Download PDF

Info

Publication number
KR100352399B1
KR100352399B1 KR1019930025015A KR930025015A KR100352399B1 KR 100352399 B1 KR100352399 B1 KR 100352399B1 KR 1019930025015 A KR1019930025015 A KR 1019930025015A KR 930025015 A KR930025015 A KR 930025015A KR 100352399 B1 KR100352399 B1 KR 100352399B1
Authority
KR
South Korea
Prior art keywords
voltage
circuit
control circuit
secondary battery
charge
Prior art date
Application number
KR1019930025015A
Other languages
Korean (ko)
Other versions
KR940012751A (en
Inventor
스도미노루
타카시나타카유키
코지마요시카즈
시모다사다시
무카이나카노히로시
Original Assignee
세이코 인스트루먼트 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 세이코 인스트루먼트 가부시키가이샤 filed Critical 세이코 인스트루먼트 가부시키가이샤
Publication of KR940012751A publication Critical patent/KR940012751A/en
Priority to KR1020010079262A priority Critical patent/KR100352400B1/en
Priority to KR1020010079266A priority patent/KR100352404B1/en
Priority to KR1020010079264A priority patent/KR100352402B1/en
Priority to KR1020010079271A priority patent/KR100352409B1/en
Priority to KR1020010079263A priority patent/KR100352401B1/en
Priority to KR1020010079268A priority patent/KR100352406B1/en
Priority to KR1020010079267A priority patent/KR100352405B1/en
Priority to KR1020010079265A priority patent/KR100352403B1/en
Priority to KR1020010079270A priority patent/KR100352408B1/en
Priority to KR1020010079269A priority patent/KR100352407B1/en
Application granted granted Critical
Publication of KR100352399B1 publication Critical patent/KR100352399B1/en

Links

Classifications

    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02JCIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J7/00Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries
    • H02J7/0029Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries with safety or protection devices or circuits
    • H02J7/0031Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries with safety or protection devices or circuits using battery or load disconnect circuits
    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02JCIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J7/00Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries
    • H02J7/0013Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries acting upon several batteries simultaneously or sequentially
    • H02J7/0014Circuits for equalisation of charge between batteries
    • H02J7/0018Circuits for equalisation of charge between batteries using separate charge circuits
    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02JCIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J7/00Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries
    • H02J7/0029Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries with safety or protection devices or circuits
    • H02J7/00302Overcharge protection
    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02JCIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J7/00Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries
    • H02J7/0029Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries with safety or protection devices or circuits
    • H02J7/00306Overdischarge protection
    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02JCIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J7/00Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries
    • H02J7/0029Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries with safety or protection devices or circuits
    • H02J7/0034Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries with safety or protection devices or circuits using reverse polarity correcting or protecting circuits
    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02JCIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J7/00Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries
    • H02J7/0063Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries with circuits adapted for supplying loads from the battery
    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02JCIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J7/00Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries
    • H02J7/007Regulation of charging or discharging current or voltage
    • H02J7/00712Regulation of charging or discharging current or voltage the cycle being controlled or terminated in response to electric parameters
    • H02J7/007182Regulation of charging or discharging current or voltage the cycle being controlled or terminated in response to electric parameters in response to battery voltage
    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02JCIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J7/00Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries
    • H02J7/14Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries for charging batteries from dynamo-electric generators driven at varying speed, e.g. on vehicle
    • H02J7/1438Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries for charging batteries from dynamo-electric generators driven at varying speed, e.g. on vehicle in combination with power supplies for loads other than batteries

Abstract

본 발명에 의해 수명이 연장된 전원장치의 충/방전 제어회로가 제공된다. 전원인 2차전지에 전압 분할 회로, 과충전 전압 검출회로, 및 제어회로가 병렬 접속된다. 제어회로는 과충전/과방전 전압 검출회로에서 2차전지의 상태를 검출하여 외부 장비의 급전과 외부 전원에 의한 충전을 제어하는 신호 Vs를 출력하고 전압 분할 회로에 직렬로 설치된 스위칭 소자를 제어하며 전압 분할 회로에 흐르는 전류를 감소시킨다.According to the present invention, a charging / discharging control circuit of a power supply device having an extended life is provided. A voltage dividing circuit, an overcharge voltage detecting circuit, and a control circuit are connected in parallel to the secondary battery which is a power source. The control circuit detects the state of the secondary battery in the overcharge / over-discharge voltage detecting circuit, and outputs a signal Vs for controlling the charging of the external equipment and the charging by the external power source, and controls the switching element serially installed in the voltage dividing circuit, Thereby reducing the current flowing through the dividing circuit.

Description

충 /방전 제어 회로 및 충전가능한 전원장치{Charge/discharge control circuit and chargeable electric power source apparatus}BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a charging / discharging control circuit and a chargeable electric power source apparatus,

본 발명은 2차전지의 충방전을 제어할 수 있는 충방전 제어회로 및 그 충방전 제어회로를 이용한 충전가능한 전원장치에 관한 것이다.The present invention relates to a charge / discharge control circuit capable of controlling charge / discharge of a secondary battery and a chargeable power supply device using the charge / discharge control circuit.

2 차전지 혹은 배터리 따위가 구비된 종래의 전원장치는 도 2에 도시한 바와같다. 이 같은 장치는 일본국 특허 공개공보 평4-75430호(명칭;충전가능형 전원장치)에 기술되어 있다. 이를 좀더 상세히 설명하면, 2차전지(101)가 스위칭 회로(103)를 통해서 외부단자 -Vo혹은 +Vo에 접속되어 있고, 이 2차전지(101)와 병렬로 충/방전 제어회로(102)가 접속되어 있다. 충/방전 제어회로(102)는 2차 전지(101)의 전압을 검출하는 기능이 있다. 2차전지(101)의 전압이 과충전 상태(전압이 소정치보다 높아지는 경우)이거나 과방전 상태(전압이 소정치보다 낮아지는 경우)가 되면, 스위칭 회로(103)를 턴 오프시키기 위한 신호가 충/방전 제어회로(102)로부터 인가된다. 따라서, 과충전 상태에서는 스위칭 회로(103)가 턴 오프 됨으로써 외부단자 -Vo및 +Vo에 접속된 1차전원에 의해 2차전지(101)에 행해지는 충전 동작이 중단된다. 과충전 상태인 경우, 스위칭 회로(103)가 턴 오프 되므로 부하(예컨대, 2차전지를 사용하는 휴대전화)로의 에너지 공급이 중단된다. 즉, 충/방전제어회로(102)가 2차전지(101)와 외부단자 간에 구성되어 있는 스위칭 회로(103)를 제어하므로 외부단자로부티 2차전지(101)에 대해 필요 이상의 전압이 충전되는 것을 방지함과 동시에 2차전지(101)의 에너지가 외부단자에 접속된 부하로 공급되는 것이 원인이 되어 발생되는 2차전지의 초과 충전능력 저하 현상을 방지할 수 있다.A conventional power supply apparatus having a secondary battery or a battery is shown in Fig. Such a device is described in Japanese Patent Application Laid-Open No. 4-75430 (name: rechargeable power supply device). More specifically, the secondary battery 101 is connected to the external terminal -V o or + V o through the switching circuit 103 and is connected in parallel with the secondary battery 101 to the charge / discharge control circuit 102 are connected. The charge / discharge control circuit 102 has a function of detecting the voltage of the secondary battery 101. [ When the voltage of the secondary battery 101 becomes an overcharged state (when the voltage becomes higher than the predetermined value) or when the overdischarged state (when the voltage becomes lower than the predetermined value), a signal for turning off the switching circuit 103 is turned off / Discharge control circuit 102 as shown in Fig. Therefore, in the overcharged state, the switching operation of the secondary battery 101 is stopped by the primary power source connected to the external terminals -V o and + V o by turning off the switching circuit 103. In the overcharged state, since the switching circuit 103 is turned off, supply of energy to the load (for example, a mobile phone using a secondary battery) is interrupted. That is, since the charging / discharging control circuit 102 controls the switching circuit 103 constituted between the secondary battery 101 and the external terminal, a voltage higher than necessary is charged to the booty secondary battery 101 with the external terminal And at the same time, the energy of the secondary battery 101 is supplied to the load connected to the external terminal, thereby preventing the overcharging capacity of the secondary battery from deteriorating.

도 30은 종래의 충전가능한 전원장치 블록도이다. 도 30에서, 2차전지(101)가 스위칭 회로(103) 및 전류 감지 저항(104)을 통해서 외부단자 -Vo혹은 +Vo에 접속되어 있다. 또한, 2차전지(101)와 과전류 검출회로(105)에는 충/방전제어회로(102)가 병렬로 접속되어 있다. 충/방전 제어회로(102)는 2차전지(101)의 전압을 검출하는 기능이 있다. 2차전지(101)의 전압이 과충전 혹은 과방전 상태인 경우, 충/방전 제어회로(102)로부터 스위칭 회로(103)를 턴 오프하는 신호가 출력된다. 또한, 과전류가 흐름에 따라 부하에 이상이 발생할 경우를 대비해서 비교기(21)가 전류 감지 저항(104)의 전압과 기준전압 회로(106)의 전압을 비교한다.30 is a block diagram of a conventional rechargeable power supply device. 30, the secondary battery 101 is connected to the external terminal -V o or + V o through the switching circuit 103 and the current sensing resistor 104. Further, charge / discharge control circuit 102 is connected in parallel to secondary battery 101 and overcurrent detection circuit 105. The charge / discharge control circuit 102 has a function of detecting the voltage of the secondary battery 101. [ When the voltage of the secondary battery 101 is in the overcharge or overdischarge state, a signal for turning off the switching circuit 103 from the charge / discharge control circuit 102 is outputted. The comparator 21 compares the voltage of the current sensing resistor 104 with the voltage of the reference voltage circuit 106 in case an abnormality occurs in the load due to the overcurrent.

VREF[V] 을 기준전압 회로(106)의 전압치, R[Ω]을 전류 감지 저항(104)의 저항치(이 경우, 스위칭 회로(103)의 온-저항은 R보다 훨씬 큰 것으로 가정한다), I[A]를 전류라 가정하면, 전류 I[A]는 다음 식(1)과 같이 표현될 수 있다.It is assumed that V REF [V] is the voltage value of the reference voltage circuit 106, R [OMEGA] is the resistance value of the current sense resistor 104 (in this case, the ON resistance of the switching circuit 103 is much larger than R ), And I [A] is a current, the current I [A] can be expressed by the following equation (1).

이 경우, 비교기의 출력이 "하이"에서 "로우"로 변경되면 트랜지스터(107)가 턴 오프 되고, 캐패시터(109)는 정전류원(108)에 의해 충전되며, 이후 일정 시간 지연되어 비교기(302)의 출력이 "로우"에서 "하이"로 변경되고 스위칭 회로(103)가 턴 오프된다. 즉, 정전류원(108), 캐패시터(109) 및 트랜지스터(107)는 비교기(302)의 출력을 지연시키기 위한 시간 지연 회로를 구성한다. 이 시간지연 회로에서 지연된 신호는 기준전압 회로(106)의 신호와 함께 비교기(302)에 입력된다. 이에 따라 비교기(302)에서는 상기 두 신호가 비교되고 그 비교출력이 스위칭 회로(103)를 턴 오프시키는 것이다.In this case, when the output of the comparator is changed from "high" to "low", the transistor 107 is turned off, the capacitor 109 is charged by the constant current source 108, Quot; low " to " high " and the switching circuit 103 is turned off. That is, the constant current source 108, the capacitor 109, and the transistor 107 constitute a time delay circuit for delaying the output of the comparator 302. The delayed signal in this time delay circuit is input to the comparator 302 together with the signal of the reference voltage circuit 106. [ Thus, in the comparator 302, the two signals are compared and the comparison output turns off the switching circuit 103.

도 37은 종래의 2차전지가 구비된 전원장치 및 충/방전 제어 회로도를 도시한 것이다. 이 같은 장치는 일본국 특허공개공보 평4-75430호 (명칭 : 충전가능형 전원장치)에 공지되어 있다. 보다 구체적으로, 2차전지(24) 및 충/방전 제어 IC(374)는 스위칭 트렌지스터(372, 373)을 통해 각각 외부 단자(+V, -V)에 접속되어 있다.FIG. 37 shows a conventional power supply device equipped with a secondary battery and a charging / discharging control circuit. Such a device is known from JP-A-4-75430 (name: rechargeable power supply device). More specifically, the secondary battery 24 and the charge / discharge control IC 374 are connected to the external terminals + V and -V through the switching transistors 372 and 373, respectively.

예컨대, 2차전지(24) 전압이 외부단자(+V, -V)에 접속된 충전전원에 의해 과충전 전압을 초과할 경우, 스위칭 트랜지스터(372)가 "온" 상태에서 "오프" 상태로 변함으로써 외부단자들로부터 2차전지(24)에 행해지는 충전동작이 중지된다. 이에 반하여, 외부단자에 비디오 카메라 등의 휴대용 장비가 접속되어 있고, 2차전지로부터 휴대용 장비에 충전 전압이 공급될 경우, 2차전지의 전압이 과방전 전압 이하로 떨어지면 스위칭 트랜지스터(373)가 "온" 상태에서 "오프" 상태로 변화되므로써 방전이 중지된다. 트랜지스터(372, 373) 중 하나는 트랜지스터로서의 기능을 수행하고, 또다른 하나는 다이오드로서의 기능을 수행한다. 상기 트랜지스터 및 다이오드로서의 기능은 충전 혹은 방전조건에 따라 교번적으로 행해진다. 각 트랜지스터의 기판은 다이오드로서의 기능을 수행할 수 있도록 소스에 접속되어 있다.For example, when the voltage of the secondary battery 24 exceeds the overcharge voltage by the charging power source connected to the external terminals (+ V, -V), the switching transistor 372 changes from the "on" state to the " The charging operation performed on the secondary battery 24 from the external terminals is stopped. On the other hand, when a portable device such as a video camera is connected to an external terminal and a charging voltage is supplied from the secondary battery to the portable equipment, if the voltage of the secondary battery falls below the over-discharge voltage, the switching transistor 373 becomes " Quot; off " state to the " off " state. One of the transistors 372 and 373 functions as a transistor and the other functions as a diode. The functions of the transistor and the diode are alternately performed in accordance with charging or discharging conditions. The substrate of each transistor is connected to a source so as to perform a function as a diode.

도 2는 종래의 충방전 제어 회로도로서, 이 회로는 전력소비가 크기 때문에 에너지 공급원인 2차전지의 수명을 단축시키는 결함이 있다. 그 결과, 2차전지에 의해 구동되는 장비의 사용 기간이 단축된다. 또한, 과방전이 되어 2차전지의 충전용량이 저하된 상태에서는 2차전지로부터 외부장비로의 에너지 공급이 스위칭 회로에 의해 중단된다 하더라도 전원장치 내에 구성된 충/방전 제어회로의 전력소비로 말미암아 전지의 열화가 가속되고 수명을 단축시키게 된다.2 is a conventional charge / discharge control circuit diagram, which has a drawback of shortening the lifetime of the secondary battery, which is an energy supply source, because of high power consumption. As a result, the period of use of the equipment driven by the secondary battery is shortened. Further, even when the supply of energy from the secondary battery to the external equipment is interrupted by the switching circuit in a state where the overcharge state is caused to occur and the charge capacity of the secondary battery is lowered, the power consumption of the charge / discharge control circuit The deterioration is accelerated and the service life is shortened.

따라서, 본 발명은 이와 같은 종래 기술의 문제점을 감안해서 이루어진 것으로서, 충/방전 제어 회로의 전력소비를 감소시켜서 2차전지의 수명을 연장시킬 수 있는 충전가능한 전원장치를 제공하는데 그 목적이 있다.SUMMARY OF THE INVENTION Accordingly, it is an object of the present invention to provide a chargeable power supply device capable of reducing the power consumption of the charge / discharge control circuit, thereby extending the service life of the secondary battery.

도 30에 도시한 바와 같은 종래의 충방전 제어 회로는 다음과 같은 결점이 있다. 충전기에 단자(-Vo, +Vo) 가 접속되어 2차전지가 충전되는 상태에서 이 2차전지가 충전완료될 경우 스위칭 회로(103)가 턴 오프되나, 2차전지(101) 양 단 간의 전위가 저하되어 시스템에 충전상태 즉, 스위칭 회로(103)가 턴 온된다. 이에 따라 충전완료 여부 판단이 불안정하게 행해진다.The conventional charge / discharge control circuit as shown in Fig. 30 has the following drawbacks. The switching circuit 103 is turned off when the secondary battery is charged in a state where the terminals (-V o , + V o ) are connected to the charger and the secondary battery is charged, but the potential between both ends of the secondary battery 101 And the charging state, that is, the switching circuit 103 is turned on to the system. Accordingly, it is judged unstably whether charging is completed or not.

상술한 바와 같이 종래의 시스템은 2차전지에 대한 충전동작 도중 과충전 상태가 발생할 경우, 충/방전 제어 회로는 2차전지에 대한 충전 동작을 제어하기 위해 스위칭 회로를 턴 오프시키게 된다. 그러나, 충/방전 제어회로가 2차전지에 병렬로 연결되어 있기 때문에 동작중 소비되는 전류가 2차전지로부터 공급된다. 이와 같이 전류가 공급됨에 따라 2차전지 내의 전압이 강하되고, 급기야는 과충전 검출전압 이하로 강하되므로써 스위칭 회로가 턴 온되는 것이다. 그 결과, 충전동작에 의해 2차전지의 전압이 상승되고, 과충전 전압도 상승되며, 충/방전 제어 회로의 동작에 따라 2차전지의 전압이 하강하고, 재충전 동작에 따라 2차전지의 전압이 상승된다. 이와 같은 동작을 반복함에 따라 과충전 상태에 이르지 않게 된다. 또한, 과방전된 전지가 충전되는 동안에 과방전 상태가 해제되는 경우에도 상기와 같은결점이 있다.As described above, in the conventional system, when the overcharge state occurs during the charging operation for the secondary battery, the charge / discharge control circuit turns off the switching circuit to control the charging operation for the secondary battery. However, since the charge / discharge control circuit is connected in parallel to the secondary battery, the current consumed during operation is supplied from the secondary battery. As the current is supplied in this way, the voltage in the secondary battery drops and the supply voltage drops to the overcharge detection voltage or lower, whereby the switching circuit is turned on. As a result, the voltage of the secondary battery rises due to the charging operation, the overcharge voltage rises, the voltage of the secondary battery rises according to the operation of the charge / discharge control circuit, and the voltage of the secondary battery rises . Repeating this operation does not lead to an overcharged state. In addition, even when the overdischarged state is released while the overdischarged battery is being charged, the above-described drawbacks exist.

또한, 충방전 제어 회로가 2차전지에 처음 접속된 경우, 스위칭 회로의 논리회로가 구성되지 않으면, 초기 상태는 불안정하게 될 것이고, 2차전지의 전압치가 정상이라 하더라도 시스템은 과충전 상태 혹은 과방전 상태를 초래하게 된다.In addition, when the charge / discharge control circuit is initially connected to the secondary battery, if the logic circuit of the switching circuit is not configured, the initial state will become unstable, and even if the voltage value of the secondary battery is normal, State.

2 차전지의 과방전 상태가 초래되어 전압치가 충/방전 제어 회로 혹은 제어 회로내 전압검출회로가 동작되는 최소전압보다 낮아질 때, 전압 검출 회로 혹은 제어회로의 출력이 불안정하게 된다. 즉, 2차전지의 전압이 과방전 상태에서 더 감소하기 때문에, 1차전원을 이용해서 2차전지를 충전하는 동작이 행하려고 하더라도 충/방전 제어 회로는 스위칭 회로를 정상적으로 동작시키지 못하기 때문에, 그 결과로 충전동작이 불가능하게 된다. 즉, 일단 2차전지의 전압이 충/방전 제어 회로의 최소 전압보다 낮아지면 충전동작이 불가능하게 되므로 2차전지라 하더라도 이 전지를 재사용하는 것이 불가능하게 되는 것이다.The output of the voltage detection circuit or the control circuit becomes unstable when the voltage value becomes lower than the minimum voltage at which the voltage detection circuit in the charge / discharge control circuit or the control circuit is operated due to the over discharge state of the secondary battery. That is, since the voltage of the secondary battery further decreases in the overdischarged state, even if the charging / discharging control circuit attempts to charge the secondary battery using the primary power source, the charging / discharging control circuit can not normally operate the switching circuit. As a result, the charging operation becomes impossible. That is, once the voltage of the secondary battery is lower than the minimum voltage of the charge / discharge control circuit, the charging operation becomes impossible, so that it is impossible to reuse the secondary battery even if it is the secondary battery.

종래 시스템의 또 다른 문제점을 설명한다. 충전기가 2차전지의 양단에 접속된 상태에서 이 2차전지가 충전되는 경우, 이 충전기의 극성들이 상기 2차전지의 극성들과 역으로 충/방전제어회로에 접속되어 있다면(즉, 통칭 역접속이라 함), 충방전 제어 회로를 형성하는 CMOS IC가 래치 업 되므로써 충/방전 제어 회로의 기능에 이상이 발생되고, 결과적으로 2차전지를 통해 큰 전류가 흐름으로써 전지의 질을 저하시키게 된다.Another problem of the conventional system will be described. When the secondary battery is charged while the charger is connected to both ends of the secondary battery, if the polarities of the charger are connected to the charge / discharge control circuit in reverse to the polarities of the secondary battery (that is, ), The CMOS IC forming the charge / discharge control circuit is latched up, thereby causing an abnormality in the function of the charge / discharge control circuit. As a result, a large current flows through the secondary battery to lower the quality of the battery.

종래의 시스템의 또 다른 문제점을 설명한다. 2차전지의 양단에 접속된 부하에 이상이 발생하여 2차전지로부터 흐르는 전류량이 상당히 증가하면, 과전류 검출회로에 의해 스위칭 회로(103)를 턴 오프시키거나 혹은 이 스위칭 회로를 턴 오프시켜서 2차전지의 전압을 급속히 증가시킴으로써 충방전 제어 회로의 기준 전압치가 증가된다. 그 결과, 스위칭 회로(103)가 발진하게 된다.Another problem of the conventional system will be described. When the amount of current flowing from the secondary battery significantly increases due to an abnormality in the load connected to both ends of the secondary battery, the overcurrent detecting circuit turns off the switching circuit 103 or turns off the switching circuit to turn off the secondary The reference voltage value of the charge / discharge control circuit is increased by rapidly increasing the voltage of the battery. As a result, the switching circuit 103 oscillates.

이와 같은 종래 시스템의 결점을 해소하기 위해서, 본 발명의 목적은 결코 오동작하지 않는 충방전 제어 회로를 제공하는 데 있다.In order to overcome such drawbacks of the conventional system, the object of the present invention is to provide a charge / discharge control circuit that never malfunctions.

또한, 두 개의 2차전지를 직렬 접속하였을 경우, 다음과 같은 결점이 있다. 즉, 두 개의 2차전지가 서로 수명이 다름에 따라 소비 레벨도 각각 다르게 된다. 그러나, 두 개의 2차전지의 전압 합계치가 일정 레벨을 유지하게 되면, 사용상 문제는 없다. 종래 시스템에 있어서, 각각의 2차전지 전압이 모니터링되므로 전압 합계치를 모니터링하는 것은 불가능하다. 비록 일부 경우에 있어서는, 좀 더 많은 전지를 사용하는 것이 가능하다 하더라도 전지들을 더 이상 사용하지는 못하도록 설계되어 있다. 이에 따라, 장비의 사용기간이 단축된다. 또한, 부분적으로 소모되는 전지가 다른 정상적인 전지에 대한 충전방법과 동일한 방법으로 충전된다면, 이와 같은 부분적인 소모가 더욱 가속화되어 전지의 수명을 상당히 단축시키게 된다.In addition, when two secondary batteries are connected in series, the following drawbacks exist. That is, as the lifetime of the two secondary batteries differ from one another, the consumption levels also differ. However, if the voltage total value of the two secondary batteries is maintained at a constant level, there is no problem in use. In the conventional system, it is impossible to monitor the voltage total because each secondary battery voltage is monitored. Although in some cases it is possible to use more batteries, they are designed to no longer use the batteries. As a result, the period of use of the equipment is shortened. Further, if the partially consumed battery is charged in the same manner as the charging method for other normal batteries, this partial consumption is further accelerated and the life of the battery is significantly shortened.

또한, 도 37에 도시한 바와 같은 충전가능한 전원장치는 다음과 같은 결점이 있다. 이 시스템에 있어서, 두 개의 스위칭 트랜지스터가 외부단자와 2차전지 간에 구성되고, 각 기판의 전위는 외부단자측의 트랜지스터의 소스 전극의 전위와 2차전지측 트랜지스터의 소스 전극의 전위로 유지된다. 따라서, 이들 트랜지스터들은 충/방전 제어용 IC의 조립체와는 별도로 조립된다. 그 결과, 배터리를 콤팩트화하기가 곤란하고 조립원가가 상승된다.Further, the rechargeable power supply device shown in Fig. 37 has the following drawbacks. In this system, two switching transistors are configured between an external terminal and a secondary battery, and the potential of each substrate is maintained at the potential of the source electrode of the transistor on the external terminal side and the potential of the source electrode of the secondary battery side transistor. Therefore, these transistors are assembled separately from the assembly of the charge / discharge control IC. As a result, it is difficult to make the battery compact and the assembly cost is increased.

따라서, 본 발명의 또다른 목적은, 충전가능한 배터리 장치와 충전가능한 전원장치용 충/방전 제어 회로를 갖추어서 크기가 작고 제조원가가 낮으면서도 신뢰성이 높은 장치를 제공하는데 있다.It is still another object of the present invention to provide a device having a small size, low manufacturing cost, and high reliability by having a rechargeable battery device and a charge / discharge control circuit for a rechargeable power supply device.

도 1은 본 발명의 제1 실시예에 따른 충방전 제어회로 블록도.1 is a block diagram of a charge-discharge control circuit according to a first embodiment of the present invention;

도 2는 종래의 충전가능한 전원장치의 회로블록도.2 is a circuit block diagram of a conventional chargeable power supply;

도 3은 전압검출기의 회로도.3 is a circuit diagram of a voltage detector;

도 4는 본 발명의 다른 실시예에 따른 충방전 제어회로 블록도.4 is a block diagram of a charge / discharge control circuit according to another embodiment of the present invention;

도 5는 본 발명의 또다른 실시예에 따른 충방전 제어회로 블록도.5 is a block diagram of a charge / discharge control circuit according to still another embodiment of the present invention.

도 6은 본 발명의 제2 실시예에 따른 배터리 충방전 제어회로도.6 is a circuit diagram of a battery charge / discharge control circuit according to a second embodiment of the present invention.

도 7은 전원 온/오프 기능을 갖는 에러 증폭기 회로도.7 is an error amplifier circuit diagram having a power on / off function.

도 8은 본 발명의 다른 실시예에 따른 배터리 충방전 제어회로도.8 is a circuit diagram of a battery charge / discharge control circuit according to another embodiment of the present invention.

도 9는 본 발명의 또다른 실시예에 따른 배터리 충방전 제어회로도.9 is a circuit diagram of a battery charge / discharge control circuit according to another embodiment of the present invention.

도 10은 본 발명의 또다른 실시예에 따른 배터리 충방전 제어회로(전압검출기)를 도시한 도면.10 is a view showing a battery charge / discharge control circuit (voltage detector) according to still another embodiment of the present invention.

도 11은 본 발명의 제3 실시예에 따른 충방전 제어회로 블록도.11 is a block diagram of a charge-discharge control circuit according to a third embodiment of the present invention;

도 12는 버퍼 회로도.12 is a buffer circuit diagram.

도 13은 본 발명의 제4 실시예에 따른 충방전 제어회로 블록도.13 is a block diagram of a charge / discharge control circuit according to a fourth embodiment of the present invention;

도 14는 기준 전압 회로도.14 is a reference voltage circuit diagram;

도 15는 두 개의 2차전지가 사용된 충방전 제어회로 블록도.15 is a block diagram of a charge / discharge control circuit using two secondary batteries.

도 16은 두 개의 기준 전압을 출력하는 기준 전압 출력 회로도.16 is a reference voltage output circuit for outputting two reference voltages.

도 17은 본 발명의 제2 면의 제1 실시예에 따른 충방전 제어회로 블록도.17 is a block diagram of a charge / discharge control circuit according to the first embodiment of the second aspect of the present invention.

도 18은 본 발명의 제2 면의 제1 실시예에 따른 충방전 제어회로의 신호 타이밍도.18 is a signal timing chart of the charge / discharge control circuit according to the first embodiment of the second aspect of the present invention.

도 19는 본 발명의 제2 면의 제2 실시예에 따른 충방전 제어회로 블록도.FIG. 19 is a block diagram of a charge / discharge control circuit according to a second embodiment of the second aspect of the present invention; FIG.

도 20은 본 발명의 제2 면의 제2 실시예에 따른 지연회로도.20 is a delay circuit diagram according to a second embodiment of the second aspect of the present invention;

도 21은 본 발명의 제2 면의 제2 실시예에 따른 다른 지연회로도.21 is another delay circuit diagram according to a second embodiment of the second aspect of the present invention;

도 22는 본 발명의 제2 면의 제2 실시예에 따른 또다른 지연회로도.22 is another delay circuit diagram according to the second embodiment of the second aspect of the present invention;

도 23은 본 발명의 제2 면의 제2 실시예에 따른 또다른 지연회로도.23 is another delay circuit diagram according to the second embodiment of the second aspect of the present invention;

도 24도는 본 발명의 제2 면의 제3 실시예에 따른 충전가능한 전원장치의 회로블록도.Figure 24 is a circuit block diagram of a rechargeable power supply device according to a third embodiment of the second aspect of the present invention;

도 25는 본 발명의 제2 면의 제3 실시예에 따른 충방전 제어회로 블록도.25 is a block diagram of a charge / discharge control circuit according to a third embodiment of the second aspect of the present invention.

도 26은 본 발명에 따른 제어회로의 출력부를 도시한 도면.26 shows an output of a control circuit according to the invention;

도 27은 본 발명의 제2 면의 제4 실시예에 따른 충방전 제어회로 블록도.FIG. 27 is a block diagram of a charge / discharge control circuit according to a fourth embodiment of the second aspect of the present invention; FIG.

도 28은 본 발명의 제2 면의 제4 실시예에 따른 기준전압 회로도.28 is a reference voltage circuit diagram according to a fourth embodiment of the second aspect of the present invention;

도 29는 본 발명의 제2 면의 제4 실시예에 따른 충전가능한 전원장치 회로도.29 is a circuit diagram of a rechargeable power supply device according to a fourth embodiment of the second aspect of the present invention;

도 30은 종래의 충전가능한 회로도.30 is a conventional rechargeable circuit diagram;

도 31은 본 발명에 따른 래치 기능을 가진 비교기 회로도.31 is a circuit diagram of a comparator having a latch function according to the present invention.

도 32는 본 발명의 제3 면의 제1 실시예에 따른 충방전 제어회로 블록도.32 is a block diagram of a charge / discharge control circuit according to the first embodiment of the third aspect of the present invention;

도 33은 본 발명의 제3 면의 제2 실시예에 따른 충방전 제어회로 블록도.33 is a block diagram of a charge-discharge control circuit according to a second embodiment of the third aspect of the present invention;

도 34는 전압 검출기 회로도.34 is a voltage detector circuit diagram;

도 35는 본 발명의 제3 면의 제2 실시예에 따른 충방전 제어회로 블록도.35 is a block diagram of a charge-discharge control circuit according to a second embodiment of the third aspect of the present invention;

도 36은 본 발명의 제3 면의 제3 실시예에 따른 충방전 제어회로 및 충전가능한 전원회로 블록도.36 is a block diagram of a charge-discharge control circuit and a chargeable power supply circuit according to a third embodiment of the third aspect of the present invention;

도 37은 종래의 충전가능한 전원장치 회로블록도.Figure 37 is a block diagram of a conventional chargeable power supply circuit;

도 38은 본 발명의 제3 면에 따른 충방전 제어회로의 스위칭 회로도.38 is a switching circuit diagram of the charge / discharge control circuit according to the third aspect of the present invention.

도 39는 본 발명의 제3 면에 따른 충방전 제어회로를 이용한 트랜지스터의 단면도.39 is a sectional view of a transistor using a charge / discharge control circuit according to a third aspect of the present invention.

도 40은 본 발명의 제3 면에 따른 충방전 제어회로를 이용한 트랜지스터의 평면도.40 is a plan view of a transistor using the charge / discharge control circuit according to the third aspect of the present invention.

도 41은 도 35의 A-A'을 절취한 트랜지스터의 단면도.41 is a cross-sectional view of the transistor taken along the line A-A 'in FIG. 35;

도 42는 본 발명의 제3 면에 따른 충방전 제어회로의 스위칭 회로도.42 is a switching circuit diagram of the charge / discharge control circuit according to the third aspect of the present invention.

도 2에 도시한 바와 같은 종래 기술의 문제점을 극복하기 위해서 본 발명에 따른 충방전 제어 회로 있어서는, 소비 전류 제한용 스위칭 수단이 2차전지의 전압을 감시하기 위해 전원 전압 검출 회로 내에 구성된다. 특히, 이 소비 전류 제한용 스위칭 수단은 전원 전압 검출 회로의 일부분을 구성하는 전압 분할 회로 내에 구성된다.In order to overcome the problems of the prior art as shown in FIG. 2, in the charging / discharging control circuit according to the present invention, the switching means for limiting current consumption is constituted in the power supply voltage detecting circuit for monitoring the voltage of the secondary battery. Particularly, the switching means for limiting current consumption is constituted in a voltage division circuit constituting a part of the power supply voltage detection circuit.

또한, 본 발명에 따르면, 에러 증폭기를 통해서 흐르는 전체 소비전류를 제한하기 위해 구성된 전류 제한 수단에 의해 소비전류가 억제된다. 예컨대, 전류 제한수단인 과충전 검출회로의 에러 증폭기에 전력 턴 온/오프 기능이 제공되므로 과방전 검출 회로의 신호에 따라 과방전 상태하의 배터리 소비 전류를 억제하도록 에러 증폭기가 턴 온 혹은 턴 오프된다.Further, according to the present invention, the current consumption is suppressed by the current limiting means configured to limit the total current consumption flowing through the error amplifier. For example, since the error amplifier of the overcharge detection circuit, which is the current limiting means, is provided with the power turn on / off function, the error amplifier is turned on or off so as to suppress the battery consumption current under the overdischarge state in accordance with the signal of the overdischarge detection circuit.

또한, 본 발명에 따른 충/방전 제어회로에 있어서는, 2차전지를 구성하는 각 전지의 접속점에서의 전위를 외부에 출력하는 버퍼회로에 소비 전류 제어용 스위칭수단이 구성된다. 이 스위칭 수단은 충/방전 제어 회로에 구성된 제어회로에 의해 제어된다. 특히, 2차전지의 용량이 저하되는 상태인 과방전 상태 하에서는 제어회로가 스위칭 수단이 턴 온 되게 스위칭 수단을 제어한다.Further, in the charging / discharging control circuit according to the present invention, a switching circuit for current consumption control is configured in a buffer circuit for outputting a potential at a connection point of each battery constituting the secondary battery to the outside. This switching means is controlled by a control circuit configured in the charge / discharge control circuit. In particular, under an overdischarging state in which the capacity of the secondary battery is lowered, the control circuit controls the switching means so that the switching means is turned on.

또한, 본 발명에 따른 충/방전 제어회로에 있어서는, 2차전지의 전압을 검출하기 위한 과충전 전압 검출 회로 및 과방전 전압 검출 회로에 단일 기준 전압원이 공통적으로 사용된다.Further, in the charge / discharge control circuit according to the present invention, a single reference voltage source is commonly used for the overcharge voltage detection circuit and the over discharge voltage detection circuit for detecting the voltage of the secondary battery.

더구나, 서로 직렬 접속된 다수개의 전지로 2차전지가 구성된 경우, 과충전 검출 회로 및 과방전 검출 회로가 각 전지 전압을 검출하게 된다. 전압검출 회로에는 각 전지의 전압을 검출하기 위한 방편으로 단일 기준 전압 발생회로에 의해 각기 다른 전압이 형성된다.In addition, when a plurality of cells connected in series to each other constitute a secondary battery, the overcharge detection circuit and the overdischarge detection circuit detect each battery voltage. In the voltage detecting circuit, different voltages are formed by a single reference voltage generating circuit for detecting the voltage of each battery.

본 발명에 따른 충/방전 제어 회로에 있어서, 2차전지의 과충전 상태를 검출하기 위하여 부분적인 전압을 얻는 과충전 검출 전압 분할회로의 기능과 2차전지의 과방전 상태를 검출하기 위하여 부분적인 전압을 얻는 과방전 검출 전압 분할회로의 기능이 모두 단일 과방전/과충전 검출전압 분할회로에 의해 형성된다.In the charge / discharge control circuit according to the present invention, in order to detect the overcharge state of the secondary battery, a function of the overcharge detection voltage divider circuit for obtaining a partial voltage and a partial voltage The functions of the over-discharge detection voltage dividing circuit to be obtained are all formed by the single over-discharge / over-charge detection voltage division circuit.

도 30에 도시한 바와 같은 종래 기술의 문제점을 극복하기 위하여 본 발명에 따른 충방전 제어 회로에 있어서, 전압 검출회로가 2차전지의 과방전/과충전 상태를 검출한 후에, 이 과방전/과충전 전압이 용이하게 검출되도록 과충전/과방전 전압으로 리세트 됨과 동시에, 이 리세트 후 스위칭 회로를 턴 오프시키기 위한 신호의 타이밍이 세트된다.In order to overcome the problems of the prior art as shown in FIG. 30, in the charge / discharge control circuit according to the present invention, after the voltage detection circuit detects the overdischarge / overcharge state of the secondary battery, The overcharge / over-discharge voltage is reset so as to be easily detected and the timing of the signal for turning off the switching circuit after reset is set.

또한, 본 발명에 따른 충/방전 제어 회로에 있어서, 전압검출 비교기와 제어회로기 간에 지연회로가 구성된다. 이 지연회로는 2차전지에 접속되었을 때 일정 기간동안 논리를 확보함으로써 스위칭 회로를 턴 온 시킨다. 따라서, 충전가능한 전원장치를 초기 상태부터 사용할 수 있게 된다.Further, in the charge / discharge control circuit according to the present invention, a delay circuit is constituted between the voltage detection comparator and the control circuit. When the delay circuit is connected to the secondary battery, the switching circuit is turned on by securing the logic for a predetermined period of time. Therefore, the rechargeable power supply apparatus can be used from the initial state.

또한, 전원장치의 외부단자를 통한 전압이 본 발명에 따른 충/방전 제어 회로로 인가된다. 2차전지의 전압이 충/방전 제어 회로의 최소 허용 가능 전압을 초과하더라도, 충전기가 전원장치에 접속되어 있을 경우, 스위칭 회로는 특정 회로에 의해 제어된다.Also, a voltage across the external terminal of the power supply is applied to the charge / discharge control circuit according to the present invention. Even if the voltage of the secondary battery exceeds the minimum allowable voltage of the charge / discharge control circuit, the switching circuit is controlled by a specific circuit when the charger is connected to the power supply.

본 발명에 따른 충/방전 제어 회로에 있어서, 2차전지의 플러스 및 마이너스극성이 반대로 접속된 경우, 스위칭 회로 턴 오프 용 출력신호가 항시 제어회로로부터 인가된다. 구체적으로, 제어회로의 출력 결정용 전압 검출 회로의 출력은 항상 스위칭 회로를 턴 오프시킨다. 좀더 상세하게 설명하면, 전압 검출 회로의 출력에 관련된 정전압 회로의 출력은 스위칭 회로에 의해 턴 오프되는 것이다.In the charge / discharge control circuit according to the present invention, when the positive and negative polarities of the secondary battery are reversely connected, an output signal for turning off the switching circuit is always applied from the control circuit. Specifically, the output of the voltage detection circuit for output determination of the control circuit always turns off the switching circuit. More specifically, the output of the constant voltage circuit related to the output of the voltage detection circuit is turned off by the switching circuit.

또한, 본 발명에 따른 충/방전 제어회로에 있어서, 과전류 검출회로에 래치기능이 부여된다. 일단 과전류가 검출된 부하를 제거하지 않는 한, 래치상태가 해제되지 않는다.In the charge / discharge control circuit according to the present invention, the overcurrent detection circuit is provided with a latch function. Once the overcurrent is removed, the latch state is not released unless the load is removed.

도 37에 도시한 바와 같은 종래 시스템의 결정을 해소하기 위한 본 발명의 충/방전 제어 회로에 있어서는, 두 개의 2차 전지의 각 전압이 검출되고, 이 검출된 하나의 전압치에 응답해서 다른 하나의 전압 검출치는 스위치 오버된다.In the charge / discharge control circuit of the present invention for solving the determination of the conventional system as shown in FIG. 37, the respective voltages of the two secondary batteries are detected, and in response to the detected one voltage value, Is switched over.

본 발명에 따르면, 두 개의 전지 전압의 합계치를 검출하기 위하여 전압의 합계치를 전압 검출 회로에 인가하는 단자들 간에 저항이 구성된다.According to the present invention, a resistor is constituted between the terminals for applying the sum of the voltages to the voltage detection circuit so as to detect the sum of the two battery voltages.

본 발명에 따르면, 외부 단자와 2차전지 간에 직렬 접속된 트랜지스터는 하나이다. 트랜지스터 수를 하나로 감소시키기 위해서, 스위칭용 트랜지스터의 소스 전극 및 드레인 전극 간에 트랜지스터 기판이 개재된다.According to the present invention, one transistor is connected in series between the external terminal and the secondary battery. In order to reduce the number of transistors to one, a transistor substrate is interposed between the source electrode and the drain electrode of the switching transistor.

또한, 충/방전 제어용 반도체 집적회로 장치로는 바람직하게 트랜지스터용기판을 제어할 수 있는 절연막 상에 구성된 반도체 막을 갖는 반도체 기판(이후 SOI 기판이라 함)(절연체 상의 실리콘)을 사용한다.Also, as the semiconductor integrated circuit device for charge / discharge control, a semiconductor substrate (hereinafter referred to as an SOI substrate) (silicon on an insulator) having a semiconductor film formed on an insulating film capable of controlling the transistor container plate is preferably used.

본 발명의 제1 면에 따른 충/방전 제어 회로에 있어서, 전압 검출 회로에 구성된 소비 전류 제한용 스위칭 수단에 의해 소비전류가 감소된다.In the charge / discharge control circuit according to the first aspect of the present invention, the current consumption is reduced by the current-consumption limiting switching means configured in the voltage detection circuit.

이와 같이 구성된 충/방전 제어 회로에 있어서, 과방전 상태에서는 과충전 검출회로를 통한 소비전류가 특히 감소되므로 과충전 상태에서의 배터리 전력 소비를 억제하는 것이 가능할 뿐만 아니라 배터리 질을 저하시키는 현상을 방지할 수 있다.In the charge / discharge control circuit configured as described above, since the consumption current through the overcharge detection circuit is particularly reduced in the overdischarge state, it is possible not only to suppress the battery power consumption in the overcharge state but also to prevent the battery quality from being lowered have.

또한, 단일 복수-입력형 에러 증폭기가 다수 개의 에러 증폭기로서 사용되므로 칩 면적을 상당히 감소시킬 수 있다.In addition, since a single multi-input error amplifier is used as a plurality of error amplifiers, the chip area can be significantly reduced.

이와 같은 구조에 따라, 버퍼회로의 소비 전류가 최소 레벨로 감소되므로써 소비전류가 적은 충/방전 제어 회로와, 수명이 긴 충전가능한 전원 장치를 제공하는 것이 가능하다.According to this structure, it is possible to provide a charge / discharge control circuit with a small consumption current by reducing the consumption current of the buffer circuit to a minimum level and a power supply device with a long life.

이와 같은 구조인 충/방전 제어회로에 있어서, 기준 전압원을 본체 구성성분의 개수에 절반 혹은 그 이하로 형성시킬 수 있으므로, 소비전류 및 구성성분 수(IC의 경우에는 칩 사이즈)를 감소시킬 수 있다.In the charge / discharge control circuit having such a structure, since the reference voltage source can be formed to a half or less of the number of the main constituent components, the consumption current and the number of constituent components (chip size in the case of IC) can be reduced .

이와 같은 구조인 충방전 제어회로에 있어서, 전압 검출용 전압 분할회로가 이론적으로 구성성분 수의 절반으로 형성되기 때문에, 전압 분할회로들이 개별적로 형성되는 충/방전 제어회로의 전류에 비해 전류가 절반으로 감소된다.In the charging / discharging control circuit having such a structure, since the voltage dividing circuit for voltage detection is theoretically formed at half the number of constituent components, the current is halved compared with the current of the charging / discharging control circuit in which the voltage dividing circuits are individually formed .

과충전 전압 검출회로와 과방전 전압 검출회로 용으로는 전압분할 회로가 공통적으로 사용되므로 구성성분 수를 감소시킬 수 있다. 회로가 IC로 구성된 경우 그 구성성분 수가 감소되므로 칩 사이즈도 작아진다.Since the voltage dividing circuit is commonly used for the overcharge voltage detecting circuit and the overdischarge voltage detecting circuit, the number of constituent components can be reduced. When a circuit is composed of an IC, the number of constituent components thereof is reduced, and the chip size is also reduced.

본 발명의 제2 면에 따른 충/방전 제어회로에 있어서, 과충전/과방전이 검출되면, 이 과충전/과방전 검출전압은 과충전/과방전을 용이하게 검출할 수 있는 레벨로 리세트 된다. 또한, 이후 스위칭 회로가 턴 오프되고 이 스위칭 회로의 턴 오프에 의해 가변되는 2차전지 전압에 기인하여 역기능이 전압 검출 회로에 발생하게 된다.In the charge / discharge control circuit according to the second aspect of the present invention, when overcharge / overdischarge is detected, the overcharge / overdischarge detection voltage is reset to a level at which overcharge / overdischarge can be easily detected. Further, a reverse function is generated in the voltage detection circuit due to the secondary battery voltage which is later turned off by the switching circuit being turned off and turned by the turn-off of the switching circuit.

또한, 전압 검출용 비교기가 동작된 후 일정시간 경과된 다음에 제어회로가 동작하므로 일시에 큰 량의 침투 전류는 흐르지 않게 되어 2차전지의 전압강하 현상을 방지할 수 있다. 또한, 충전동작에 있어서, 지연 기간 동안에도 역시 2차전지의 전압이 상승되므로 검출동작이 더욱 확실하게 행해진다. 또한, 이 지연회로는 2차전지가 초기에 접속된 상태에서 일정 기간 동안 논리동작이 확실하게 행해지도록 하므로 제어회로가 스위칭 회로를 턴 온 시키고, 상기 초기접속 상태부터 충전가능한 전원장치를 사용할 수 있게 된다.In addition, since the control circuit is operated after a predetermined time elapses after the voltage detecting comparator is operated, a large amount of penetrating current does not flow at a time, so that the voltage drop of the secondary battery can be prevented. Further, in the charging operation, the voltage of the secondary battery also rises during the delay period, so that the detection operation is performed more reliably. In addition, the delay circuit allows the logic circuit to perform the logic operation reliably for a certain period of time in the state where the secondary battery is initially connected, so that the control circuit can turn on the switching circuit and use the chargeable power supply device from the initial connection state .

또한, 2차전지 전압이 충/방전 제어 회로의 허용 가능한 최소 전압을 초과하더라도 스위칭 회로를 제어할 수 있다. 2차전지 전압이 극한적으로 감소되더라도 충전 동작은 양호하게 행해진다.In addition, the switching circuit can be controlled even if the secondary battery voltage exceeds the allowable minimum voltage of the charge / discharge control circuit. Even if the secondary battery voltage is extremely reduced, the charging operation is performed satisfactorily.

또한, 역접속된 경우, 스위칭 회로는 항상 턴 오프되므로 충전기와 2차전지가 전기적으로 분리된 상태가 된다. 따라서, 2차전지는 충전기에 영향을 끼치는 상태인 역접속상태에서 해제된다.Also, when the battery is connected in reverse, the switching circuit is always turned off, so that the charger and the secondary battery are electrically disconnected. Therefore, the secondary battery is released from the reverse connection state which is in a state of influencing the charger.

또한, 래치기능이 상기 과전류 검출회로에 부가됨에 따라 과전류 검출 동작동안의 발진을 방지할 수 있다.Further, since the latch function is added to the overcurrent detection circuit, oscillation during the overcurrent detection operation can be prevented.

본 발명의 제 3에 따른 충/방전 제어회로에 있어서, 전압의 합계치가 인가되는 단자 사이에 저항이 구성됨에 따라 전압검출 동작이 가능해진다.In the charge / discharge control circuit according to the third aspect of the present invention, the voltage detection operation becomes possible as a resistance is formed between the terminals to which the sum of the voltages is applied.

또한, 어느 하나의 전지의 전압값에 응답해서, 다른 전지의 과충전 검출전압이 스위칭 오버되면 전압차가 작은 충/방전제어 동작을 수행할 수 있다.Also, in response to the voltage value of any one of the batteries, when the overcharge detection voltage of the other battery is switched over, the charge / discharge control operation with a small voltage difference can be performed.

또한, 기판전위를 서로 별도로 설정할 수도 있다. 또한, 트랜지스터의 사이즈도 감소시킬 수 있다.Further, the substrate potentials may be set separately from each other. In addition, the size of the transistor can be reduced.

이하, 본 발명의 실시예를 첨부도면을 참조하여 상세히 설명한다.Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings.

도 1은 본 발명의 제1 면의 제1 실시예에 따른 충/방전 제어회로 블록도이다. 충/방전 제어회로에 전원이 인가되는 경우 전원으로서 2차전지를 동작시킨다. 즉, 이 경우 2차전지는 전원단자 -VB및 +VB에 접속된다.1 is a block diagram of a charge / discharge control circuit according to a first embodiment of the first aspect of the present invention. When the charge / discharge control circuit is supplied with power, the secondary battery is operated as the power source. That is, in this case, the secondary battery is connected to the power supply terminals -V B and + V B.

전원 전압을 분할하는 전원 전압 분할 수단인 전압 분할 회로(1), 이 전원 전압 분할수단의 두 개의 출력 전압을 검출하는 전압 검출회로(2, 3), 이들 각각의 전압 검출회로(2, 3)의 출력신호들에 응답해서 최종 제어신호(Vs) 를 출력하는 제어회로(4)가 상기 전원에 병렬 접속되어 있다.Voltage detecting circuits (2, 3) for detecting two output voltages of the power-supply voltage dividing means, voltage detecting circuits (2, 3) for detecting the two output voltages of the power-supply voltage dividing means, A control circuit 4 for outputting a final control signal V s in response to output signals of the control circuit 4 is connected in parallel to the power source.

좀더 상세하게는 도 3에 도시한 바와 같이, 각 전압 검출회로(2, 3)는 전원단자 -VB에 대한 기준 전압원(42)과 전압 분할용 저항기의 출력을 입력받아 비교하는 비교기 회로(41)로 구성되어 있다. 전압 검출회로(2)는 과충전을 검출하는 데이용하며, 전압 검출회로(3)는 과방전을 검출하는 데 이용한다. 전원으로 작용하는 2차전지의 과충전 상태를 검출하는 과충전 전압 검출회로는 전압 분할 회로(1)와 전압 검출회로(2)로 구성되어 있다. 또한, 전원으로 작용하는 2차전지의 과방전을 검출하는 과방전 전압 검출회로는 전압 분할회로(1)와 전압 검출회로(3)로 구성되어 있다. 본 발명에 있어서, 전압 검출회로들의 입력들에 대해 전압 분할회로들을 개별적으로 구성시키는 것이 가능하다. 도 1은 전압 분할회로가 각각의 전압 검출회로에 공통적으로 작용할 수 있도록 구성된 충/방전 제어회로의 예를 도시한 것이다. 제어회로(4)는 각 전압 검출회로(2, 3)로부터 2차전지의 과충전/과방전에 대한 신호들을 입력받으며 전원장치의 스위칭 회로를 턴 온 및 턴 오프시키기 위한 신호(Vs) 를 출력한다.3, each of the voltage detecting circuits 2 and 3 includes a reference voltage source 42 for the power supply terminal -V B and a comparator circuit 41 for receiving and comparing the output of the voltage dividing resistor ). The voltage detection circuit 2 is used for detecting an overcharge, and the voltage detection circuit 3 is used for detecting an over discharge. An overcharged voltage detecting circuit for detecting an overcharged state of a secondary battery that acts as a power source is constituted by a voltage divider circuit (1) and a voltage detecting circuit (2). The overdischarge voltage detecting circuit for detecting the overdischarge of the secondary battery acting as the power supply is constituted by the voltage divider circuit 1 and the voltage detecting circuit 3. [ In the present invention, it is possible to configure the voltage dividing circuits individually for the inputs of the voltage detecting circuits. Fig. 1 shows an example of a charge / discharge control circuit configured so that a voltage dividing circuit can commonly operate for each voltage detecting circuit. The control circuit 4 receives signals for overcharge / over-discharge of the secondary battery from the respective voltage detecting circuits 2 and 3 and outputs a signal V s for turning on and off the switching circuit of the power supply unit .

제어회로 (4)는 또한 전압 분할 회로(1)를 통해 흐르는 전류를 제어하도록 구성된 스위칭 소자(5)를 제어한다. 전원 전압 분할회로를 구성하는 전압 분할 저항기는 직렬로 접속되도록 그 구성이 매우 간단하게 되어 있다. 따라서, 전압 분할 회로(1)가 어떤 수단이 개재됨이 없이 전원 라인(-VB, +VB) 에 직접 접속되면, 상기 전압 분할 회로를 통해 상당히 큰 DC 전류가 흐르게 된다. 전원 라인(-VB) 와 전압 분할 회로(1) 간에는 스위칭 소자(5)가 개재되어 있으며 이 스위칭 소자(5)는 제어회로(4)로부터의 신호 혹은 타 회로에 의해 생성된 신호에 의해 제어된다.The control circuit 4 also controls the switching element 5 configured to control the current flowing through the voltage dividing circuit 1. [ The configuration of the voltage division resistors constituting the power supply voltage divider circuit is so simplified as to be connected in series. Therefore, when the voltage divider circuit 1 is directly connected to the power supply lines (-V B , + V B ) without any means intervening, a considerably large DC current flows through the voltage divider circuit. A switching element 5 is interposed between the power supply line (-V B ) and the voltage divider circuit 1 and the switching element 5 is controlled by a signal from the control circuit 4 or a signal generated by another circuit do.

전압 분할 회로(1)에 직렬 접속된 스위칭 소자(5)의 저항치가 작아지면 작아질수록 더 좋다. 이는 스위칭 소자(5)의 저항치가 전압 분할 회로(1)의 저항치보다훨씬 작은 값으로 설정되면, 전압 분할 회로(1)의 출력은 스위칭 소자(5)의 저항치에 의해 악영향을 받을 것이기 때문이다. 따라서, 스위칭 소자를 전압 분할 저항기들 사이에 개재하는 것보다 도 1에 도시한 바와 같이 전압 분할 회로(1)의 일단에 스위칭 소자를 직접 전원라인에 구성시키는 것이 바람직하다.The smaller the resistance value of the switching element 5 connected in series to the voltage divider circuit 1 becomes, the better. This is because if the resistance value of the switching element 5 is set to a value much smaller than the resistance value of the voltage dividing circuit 1, the output of the voltage dividing circuit 1 will be adversely affected by the resistance value of the switching element 5. [ Therefore, rather than interposing the switching element between the voltage division resistors, it is preferable to directly configure the switching element as a power supply line at one end of the voltage division circuit 1, as shown in Fig.

스위칭 소자가 절연 게이트형 FET(전계효과 트랜지스터)인 경우, 도 1에 도시한 바와 같이, 트랜지스터의 소스 및 게이트 전극 간 전압이 전원 전압레벨로 설정되므로 트랜지스터의 "온"저항이 억제된다. 전압 분할 회로(1)를 통해 흐르는 전류를 감소시키기 위해서는 대략 10KΩ/□의 시트저항을 갖는 고저항의 복수의 크리스탈라인 막을 전압 분할 저항기로서 사용한다. 전압 분할 회로(1)의 저항치는 비교적 고 레벨인 대략 10MΩ으로 설계한다. 스위칭 소자(5)의 "온" 저항은 높아야 대략 수 KΩ인 저 저항치를 갖도록 설계하며, 전압 분할 회로(1)의 저항치의 대략 1/1000 정도이다. 즉, 전압 검출회로의 변위를 방지할 수 있도록 "온" 저항을 억제시키는 것이다. 트랜지스터(5)의 "오프" 저항은 전압 분할 회로(1)의 저항치보다 훨씬 크기 때문에 "오프" 모드 동안의 전력 소비를 절감하는 것이 가능하다.When the switching element is an insulated gate FET (field effect transistor), the "on" resistance of the transistor is suppressed because the source and gate electrode voltages of the transistor are set at the power supply voltage level, as shown in FIG. In order to reduce the current flowing through the voltage dividing circuit 1, a plurality of high-resistance crystal line films having a sheet resistance of about 10 K? /? Are used as voltage dividing resistors. The resistance value of the voltage divider circuit 1 is designed to be approximately 10 M OMEGA, which is a relatively high level. The " on " resistance of the switching element 5 is designed so as to have a low resistance value of approximately several K [Omega], which is approximately 1/1000 of the resistance value of the voltage division circuit 1. [ That is, it is to suppress the " on " resistance so as to prevent the displacement of the voltage detection circuit. It is possible to reduce the power consumption during the " off " mode because the " off " resistance of the transistor 5 is much larger than the resistance value of the voltage divider circuit 1. [

도 4는 본 발명에 따른 충/방전 제어회로 블록도로서, P-형 절연 게이트형 FET가 전압 분할 회로(21)와 전원 단자(+VB) 간에 직렬 접속된 것을 도시한 것이다. 과충전 전압 검출회로(22), 과방전 전압 검출회로(23) 및 제어회로(24)가 도 1에 도시한 바와 같은 제1 실시예와 동일한 방법으로 설계된다. 그러나, 스위칭 소자(25)가 P형 절연 게이트형 트랜지스터이므로, 스위칭 소자(25)가 턴 오프 되는경우 +VB는 단자(26)에 인가된다. "온" 상태가 요망되는 경우, -VB가 단자(26)에 인가된다. -VB가 트랜지스터(25)의 게이트 전압으로 인가되므로 "온"저항이 불충분하게 낮아진다.FIG. 4 is a block diagram of a charge / discharge control circuit according to the present invention, in which a P-type insulated gate FET is connected in series between a voltage divider circuit 21 and a power supply terminal (+ V B ). The overcharge voltage detection circuit 22, the over discharge voltage detection circuit 23 and the control circuit 24 are designed in the same manner as in the first embodiment as shown in Fig. However, since the switching element 25 is a P-type insulated gate type transistor, + V B is applied to the terminal 26 when the switching element 25 is turned off. When the " on " state is desired, -V B is applied to terminal 26. -V B is applied to the gate voltage of the transistor 25, the " on " resistance is insufficiently lowered.

도 5는 스위칭 소자들이 전압 분할 저항기들의 양측에 삽입 구성된 본 발명에 따른 충/방전 제어회로 블록도이다. N-형 절연 게이트형 FET(35)와 P-형 트랜지스터(36)가 전압 분할 회로(31)의 양측에 형성되어 있다. 과충전 전압 검출회로(32), 과방전 전압 검출회로(33) 및 제어회로(34)가 도 1 및 도 4에 도시한 바와 같은 실시예와 동일한 방법으로 설계된다. 도 5에 도시한 바와 같이, 스위칭 소자(35, 36)이 전원의 양측에 삽입 구성되므로 전원 전압 분할회로가 신속하게 동작할 수 있다. 또한, 스위칭 소자가 동등하게 삽입 구성되어 있으므로 스위칭 소자의 "온" 저항은 전압 분할회로의 출력에 거의 영향을 미치지 않는다.5 is a block diagram of the charge / discharge control circuit according to the present invention in which the switching elements are inserted on both sides of the voltage division resistors. An N-type insulated gate FET 35 and a P-type transistor 36 are formed on both sides of the voltage dividing circuit 31. The overcharge voltage detection circuit 32, the over discharge voltage detection circuit 33 and the control circuit 34 are designed in the same manner as in the embodiment shown in Figs. As shown in Fig. 5, since the switching elements 35 and 36 are inserted on both sides of the power source, the power source voltage divider circuit can operate quickly. Further, since the switching elements are equally inserted, the " on " resistance of the switching element hardly affects the output of the voltage division circuit.

본 발명에 따른 충/방전 제어회로는 전압 분할 회로(1)에서 분할된 전압이 거의 변화됨이 없이 일정하게 유지되는 동일 반도체 기판에 구성된 IC에 적용될 수 있다.The charge / discharge control circuit according to the present invention can be applied to an IC configured in the same semiconductor substrate in which the divided voltage in the voltage divider circuit 1 is kept constant without being changed.

본 발명의 제2 실시예를 도면을 참조하여 상세히 설명한다.A second embodiment of the present invention will be described in detail with reference to the drawings.

도 6에서, 배터리 전압이 다음 식(2)(여기서 Vref는 기준전압 회로(11)의 전압치)의 과방전 검출전압 VKAH보다 크지 않을 때, 이 상태는 배터리가 방전상태에 놓여진 것임을 나타낸다. 배터리 전압이 다음 식(3)의 과충전 검출전압 VKAJ보다 작지않을 때, 단자(17)의 전압은 "하이"레벨에 있고, 이것은 배터리가 과충전 상태에 놓여진 것임을 나타낸다.In FIG. 6, when the battery voltage is not greater than the overdischarge detection voltage V KAH of the following equation (2) (where V ref is the voltage value of the reference voltage circuit 11), this state indicates that the battery is in a discharged state . When the battery voltage is not smaller than the overcharge detection voltage V KAJ of the following equation (3), the voltage of the terminal 17 is at the "high" level, which indicates that the battery is in an overcharged state.

즉 , R1내지 R3값과 Vref값을 배터리 특성에 부합하도록 선택함으로써 VKAH와 VKAJ값을 임의의 값들로 선택하는 것이 가능하다. 과충전 검출회로의 에러 증폭기(13)는 파워 온/오프 기능을 갖는다. 에러 증폭기(12)의 출력이 "로우"이면 파워가 턴 오프 되는 반면에 에러 증폭기(12)의 출력이 "하이"이면 파워는 턴 온 된다. 파워가 턴 오프 되는 경우 에러 증폭기(13)는 소비 전류가 절약될 수 있는 정도로는 동작되지 않으며, 출력단자(17)는 "로우" 레벨에 고정된다. 즉, 에러 증폭기(13)의 동작은 에러 증폭기(12)의 출력에 의해 제어되는 것이다.That is, it is possible to select V KAH and V KAJ values to arbitrary values by selecting the values of R 1 to R 3 and V ref to match the battery characteristics. The error amplifier 13 of the overcharge detection circuit has a power on / off function. When the output of the error amplifier 12 is " LOW ", the power is turned OFF, whereas when the output of the error amplifier 12 is " HIGH " When the power is turned off, the error amplifier 13 is not operated to such an extent that consumption current can be saved, and the output terminal 17 is fixed at the " low " level. That is, the operation of the error amplifier 13 is controlled by the output of the error amplifier 12.

과방전 검출전압 VKAH와 과충전 검출전압 VKAJ간에는 식(2) 및 (3)으로부터 다음과 같은 관계가 성립한다.The following relationship is established between the over-discharge detection voltage V KAH and the overcharge detection voltage V KAJ from the equations (2) and (3).

즉, 과방전이 검출된 상태에선, 항상 과충전 상태라 말할 수 없으므로, 과충전 검출회로의 에러 증폭기(13)를 동작시킬 필요가 없다. 이에 따라 본 발명이 이에 적용될 수 있다. 도 7은 파워 온/오프 기능을 갖는 에러 증폭기의 회로 예이다. 입력단자(61, 62) 각각에 분할 전압과 기준전압이 각각 입력된다. "하이" 레벨 전압이 동작 제어단자(63)에 입력되는 기간 동안 에러 증폭 동작이 행해진다. 과방전 상태의 결과로, 단자(16)의 전압은 "로우" 레벨을 유지하며, 트랜지스터(M1, M2) 가 턴 오프 됨으로써 소비전류가 절감되고, 트랜지스터(M3, M4) 가 턴 온 되어 출력단자(17)는 "로우" 레벨에 고정된다.That is, in the state where the over-discharge is detected, it is not always possible to say that the over-charged state is present, so that it is not necessary to operate the error amplifier 13 of the overcharge detection circuit. Accordingly, the present invention can be applied thereto. 7 is a circuit example of an error amplifier having a power-on / off function. A divided voltage and a reference voltage are input to the input terminals 61 and 62, respectively. An error amplifying operation is performed during a period in which a " high " level voltage is input to the operation control terminal 63. [ As a result of the overdischarging state, the voltage of the terminal 16 maintains a low level, the transistors M 1 and M 2 are turned off to reduce the current consumption, and the transistors M 3 and M 4 turn And the output terminal 17 is fixed to the " low " level.

본 발명의 또다른 실시예를 도 8을 참조해서 설명한다. 시스템은 배터리 접속 단자(14, 15)에 대해서 기준 전압 회로(11), 제1 에러 증폭기(M11, M12, M13 및 M14 포함), 제2 에러 증폭기(M16, M17, M18 및 M19 포함)와 트랜지스터(M15)로 구성되어 있다. 기준 전압 회로(11)의 출력은 제1 에러 증폭기의 M14 및 제2 에러 증폭기의 M18에 각각 인가된다. 도 8에 도시하지는 않았으나, 전압 분할 수단에 의해 얻어진 배터리 분할전압이 동인한 방법으로 입력(b, d)로서 트랜지스터(M13, M19)에 인가된다. 에러 증폭기의 출력(a, c)로부터 배터리의 방전상태를 의미하는 신호가 출력된다.Another embodiment of the present invention will be described with reference to Fig. The system includes the reference voltage circuit 11, the first error amplifiers M11, M12, M13 and M14, the second error amplifiers M16, M17, M18 and M19, (M15). The output of the reference voltage circuit 11 is applied to M14 of the first error amplifier and M18 of the second error amplifier, respectively. Although not shown in FIG. 8, the divided voltage obtained by the voltage dividing means is applied to the transistors M13 and M19 as inputs b and d in a synchronous manner. A signal indicating the discharge state of the battery is outputted from the outputs (a, c) of the error amplifier.

도 8에서, 제1 및 제2 에러 증폭기 모두의 소비전류를 제한하기 위해서 전류 제한 수단으로 기능을 행하는 각각의 증폭기들에 직렬로 전류 제한 트랜지스터(M15)가 접속되어 있다. 전류 제한 트랜지스터(M15)를 이용하면, 제1 및 제2 에러 증폭기의 소비전류 합계치를 단일 에러 증폭기의 소비전류와 동일한 값으로 감소시킬 수 있다.In Fig. 8, a current limiting transistor M15 is connected in series to each of the amplifiers that function as current limiting means in order to limit the consumption current of both the first and second error amplifiers. With the current limiting transistor M15, the consumption current sum of the first and second error amplifiers can be reduced to the same value as the consumption current of the single error amplifier.

다수개의 에러 증폭기가 단일 복수-입력형 에러 증폭기에 집적 구성된 실시예를 도 9도를 참조하여 설명한다. 도 10은 두 개의 배터리가 서로 직렬 접속된 배터리 충전 제어기 회로도이다. 도 6에 도시한 바와 같은 회로는 배터리(18 혹은 19) 각각에 대해 배열한 구조이다. 에러 증폭기를 형설하는 한 쌍의 트랜지스터(M12, M14)는 그 다음 에러 증폭기를 형성하는 한 쌍의 트랜지스터(M16, M18)과 동일한 구성이므로, 이들 두 쌍중 어느 하나를 제거하면, 에러 증폭기용 회로와 에러 증폭 수단으로서의 2입력형 기준 전압 회로용의 회로를 나타내는 도 9에 도시한 바와 같은 회로를 얻는 것이 가능하다.An embodiment in which a plurality of error amplifiers are integrated in a single multi-input error amplifier will be described with reference to FIG. 10 is a circuit diagram of a battery charge controller in which two batteries are connected in series with each other. The circuit as shown in Fig. 6 is a structure arranged for each of the batteries 18 or 19. Fig. The pair of transistors M12 and M14 that form the error amplifier are the same in configuration as the pair of transistors M16 and M18 that form the next error amplifier. If any one of these two pairs is removed, the error amplifier circuit It is possible to obtain a circuit as shown in Fig. 9 showing a circuit for a two-input type reference voltage circuit as error amplification means.

도 9의 N1, N2, N3, N4 및 N5에 있어서, N5는 정전류원, N1 및 N2는 활성부하, N3 및 N4는 소스가 결합된 쌍인 에러 증폭기가 도시되었다. N3 게이트 입력전압(b)과 N4의 게이트 입력전압(기준전압)을 비교하여(혹은 증폭하여) 출력(a)을 얻을 수 있다.N1, N2, N3, N4 and N5 in Fig. 9, N5 is a constant current source, N1 and N2 are active loads, and N3 and N4 are pairs in which a source is coupled. The output (a) can be obtained by comparing (or amplifying) the N3 gate input voltage (b) and the gate input voltage (reference voltage) of N4.

N1 및 N2의 게이트-소스 전압이 서로 동일하므로 N3 및 N4에 흐르는 전류도 항상 동일하다고 할 수 있다. 따라서, N3의 게이트 입력전압(b)이 N4의 게이트 입력전압(즉, 기준전압)보다 높으면, N3가 N4보다 턴 온 되는 확률이 높으므로 저항 성분과 출력 a가 "로우"쪽으로 감소된다. 반면에, N3의 게이트 입력 전압(b)이 N4의 게이트 입력전압(즉, 기준전압)보다 낮으면, N3가 N4보다 턴 오프되는 확률이 높으므로 저항성분은 증가하고. 출력(a)은 "하이"쪽으로 증가된다.Since the gate-source voltages of N1 and N2 are equal to each other, the currents flowing through N3 and N4 are always the same. Therefore, if the gate input voltage b of N3 is higher than the gate input voltage of N4 (i.e., the reference voltage), the resistance component and the output a are reduced to "low" because N3 is more likely to turn on than N4. On the other hand, if the gate input voltage b of N3 is lower than the gate input voltage of N4 (i.e., the reference voltage), the resistance component increases because N3 is more likely to turn off than N4. The output a is increased to " high ".

동일하게, N2, N6, N4, N7 및 N5에 관하여, N5는 정전류원, N2 및 N6는 활성부하, N4 및 N7는 소스가 서로 결합된 쌍인 통상적인 에러 증폭기를 구성할 수 있다. N7 게이트 입력전압(d)와 N4 게이트 입력전압(기준전압)을 비교하여(혹은 증폭하여) 출력(c)를 얻는 것이 가능하다.Similarly, with respect to N2, N6, N4, N7 and N5, N5 can constitute a constant current source, N2 and N6 are active loads, and N4 and N7 can constitute a conventional error amplifier with the sources coupled together. It is possible to obtain the output c by comparing (or amplifying) the N7 gate input voltage d and the N4 gate input voltage (reference voltage).

N2 및 N6의 게이트-소스 전압이 동일하므로, 이 N2 및 N6에 흐르는 전류 즉, N4 및 N7에 흐르는 전류는 항상 동일하게 유지된다. 따라서, N7의 게이트 입력 전압(d)가 N4의 게이트 입력 전압(즉, 기준전압)보다 크면, N4는 N7보다 턴 온 될 확률이 높으므로 저항성분은 감소하고 출력(c)는 "로우"쪽으로 감소된다. 반면에, N7의 게이트 입력 전압(d)가 N4의 게이트 입력 전압(즉, 기준전압)보다 작으면, N7가 N4보다 턴 오프 될 확률이 높으므로 저항성분은 증가하고 출력(c)는 "하이"쪽으로 증가된다.Since the gate-source voltages of N2 and N6 are the same, the currents flowing in N2 and N6, that is, the currents flowing in N4 and N7, are always kept the same. Therefore, if the gate input voltage d of N7 is greater than the gate input voltage of N4 (i.e., the reference voltage), then N4 is more likely to turn on than N7, so the resistance component decreases and the output c goes low . On the other hand, if the gate input voltage d of N7 is less than the gate input voltage of N4 (i.e., the reference voltage), the resistance component is increased and the output c is higher &Quot;

따라서, 서로 다른 전압이 동일한 기준전압과 비교될 경우 N4의 게이트에 기준전압을 입력하고 N3 및 N7의 게이트에 타 전압을 입력함으로써 기준전압의 비교(증폭)를 통해 각각 출력(a, c)을 얻을 수 있다.Therefore, when the different voltages are compared with the same reference voltage, the reference voltages are input to the gate of N4 and the other voltages are input to the gates of N3 and N7 to compare the outputs (a, c) Can be obtained.

또한, 에러 증폭기의 소비전류를 결정하는 전류 제한용 트랜지스터로서의 기능을 수행하는 트랜지스터(N5)가 2입력 시스템에 공통적으로 사용되므로 단일 증폭기의 소비전류를 이용하여, 두 개의 에러 증폭기의 기능을 수행하는 에러 증폭 수단을 구동시킬 수 있다.Further, since the transistor N5 serving as a current limiting transistor for determining the consumption current of the error amplifier is commonly used in the two-input system, the current consumption of the single amplifier is used to perform the function of the two error amplifiers The error amplifying means can be driven.

상술한 바와 같이, 본 발명이 N-채널 트랜지스터 입력형 에러 증폭기에 적용됨은 물론 P-채널 트랜지스터 입력형 에러 증폭기에도 동등하게 적용되는 것이 명백하다.As described above, it is apparent that the present invention applies equally to a P-channel transistor input type error amplifier as well as to an N-channel transistor input type error amplifier.

본 발명의 제3 실시예를 도면을 참조하여 상세히 설명한다.A third embodiment of the present invention will be described in detail with reference to the drawings.

도 11은 본 발명에 따른 충/방전 제어회로 블록도이다.11 is a block diagram of charge / discharge control circuit according to the present invention.

2 차전지로서, 두 개의 전지(111, 112)가 충/방전 제어회로의 전원단자 +VB와 -VB간에 직렬 접속되어 있다. 전지(111)의 전압은 전압 분할회로(113)에 의해 분할된다. 이 분할된 전압은 과충전/과방전 전압 검출회로(115)에 의해 검출된다. 이 전압 검출회로(115)의 출력은 제어회로(117)에 입력된다. 각각의 전지가 과충전이나 과방전 상태하에 있을 경우, 제어회로(117)는 2차전지와 전원의 외부 단자 간 접속을 차단하기 위한 신호(Vs)를 출력한다. 따라서, 제어회로(117)는 단지 논리회로로만으로 구성되어 있다. 전지(112)에 대해서도 동일한 방식으로 과충전 및 과방전 상태가 전압 분할 회로(114) 및 전압 검출회로(116)에 의해 검출된다. 그 검출 결과는 디지털 신호 형태로 제어회로(117)에 입력된다. 따라서, 두 개의 전지(111, 112) 중 어느 하나의 전지가 과충전이나 과방전 상태 하에 있게 되면, 이 과충전이나 과방전이 더 이상 진행되지 않도록 전지와 외부전원 간 접속이 차단된다. 이들 두 개의 전지의 충전 특성 및 방전 특성은 항상 동일하지는 않으므로, 과충전 및 과방전을 검출하여 개별적으로 제어하는 것이 필요하다.As the secondary battery, two batteries 111 and 112 are connected in series between the power supply terminals + V B and -V B of the charge / discharge control circuit. The voltage of the battery 111 is divided by the voltage divider circuit 113. [ This divided voltage is detected by the overcharge / overdischarge voltage detecting circuit 115. The output of the voltage detection circuit 115 is input to the control circuit 117. When each of the battery is under the overcharge or over-discharge state, the control circuit 117 outputs a signal (V s) for interrupting the secondary battery and the power connection between the external terminal of the. Therefore, the control circuit 117 is composed of only a logic circuit. The overcharge and overdischarge states of the battery 112 are also detected by the voltage dividing circuit 114 and the voltage detecting circuit 116 in the same manner. The detection result is input to the control circuit 117 in the form of a digital signal. Therefore, if any one of the two cells 111 and 112 is in the overcharge or overdischarge state, the connection between the battery and the external power supply is interrupted so that the overcharge or overdischarge does not proceed further. Since the charging characteristics and the discharging characteristics of these two batteries are not always the same, it is necessary to detect and overcharge and overdischarge individually.

버퍼 (118)는 각 전지들이 서로 접속되어 있는 상태에서 전압(VI) 을 신호(B)로써 외부에 출력하는 회로이다. 각 전지들간의 충/방전 평형 조건은 신호(B)에 의해 검출된다. 버퍼회로(118)는 외부로 접속점의 전위(VI) 로부터의 전류소비를 방지하기 위해서 설치된 것이다. 도 12는 버퍼회로의 상세도이다. 2차전지의 +VB및 -VB양측으로부터의 전원이 버퍼회로에 공급된다. 접속점에서의전위(VI) 는 버퍼회로의 구성성분 중 하나인 산술 증폭기의 트랜지스터(92, 93)에 입력된다. 접속점에서의 전위(VI) 는 전체 2차전지 전원 전위의 중간 정도이다. 따라서, 트랜지스터(92, 93)를 통해서 큰 전류가 흐른다. 따라서, 전류 흐름을 인터럽트시키는 스위칭 트랜지스터(91)가 트랜지스터(92, 93)와 직렬 접속된다. 전류 인터럽트용 트랜지스터(91)는 과방전 상태로 턴 오프 되도록 제어회로로부터 게이트 전극(95)을 통해 제어된다. 버퍼회로를 안정하게 동작시키기 위해 정전류 회로(94)가 삽입 구성되어 있다.The buffer 118 is a circuit for outputting the voltage V I as a signal B to the outside while each battery is connected to each other. The charging / discharging equilibrium condition between the respective batteries is detected by the signal (B). The buffer circuit 118 is provided to prevent current consumption from the potential V I of the connection point to the outside. 12 is a detailed view of the buffer circuit. Power from both sides of + V B and -V B of the secondary battery is supplied to the buffer circuit. The potential V I at the connection point is input to the transistors 92 and 93 of the arithmetic amplifier, which is one of the constituent components of the buffer circuit. The potential V I at the connection point is about the middle of the entire secondary battery power source potential. Therefore, a large current flows through the transistors 92 and 93. Therefore, a switching transistor 91 for interrupting the current flow is connected in series with the transistors 92 and 93. The current interrupt transistor 91 is controlled from the control circuit through the gate electrode 95 so as to be turned off. A constant current circuit 94 is inserted in order to stably operate the buffer circuit.

상술한 바와 같이, 전지가 과방전 상태 하에 있을 경우, 중간 전위가 입력되는 버퍼회로의 동작이 정지되므로, 충/방전 제어회로의 소비전류가 감소된다.As described above, when the battery is in the over-discharge state, the operation of the buffer circuit into which the intermediate potential is input is stopped, so that the current consumption of the charge / discharge control circuit is reduced.

전류 인터럽트용 트랜지스터(91)를 삽입시킴에 따라, 버퍼회로가 동작하지 않을 경우에도 단자(B)로부터 독립적인 신호가 출력될 수 있다. 예를 들면, 단자(B)로부터 과충전 상태, 정상상태 혹은 과방전 상태를 알리는 신호를 출력할 수 있는 것이다. 정상상태에서는 두 개의 전지들의 접속점에서의 전위가 출력된다. 과충전이나 과방전 상태에서는 단자 B의 연결 상태를 유지 혹은 차단시킴에 따라 +VB및 -VB에 해당하는 디지털 신호 레벨에 따른 조건을 출력할 수 있다. 즉, 버퍼회로 내에 구성된 전류 인터럽트용 트랜지스터는 버피회로의 전류를 인터럽트 할 뿐만 아니라 서로 다른 종류의 신호를 단자(B)를 통해 출력하는 것이다.By inserting the current interrupt transistor 91, an independent signal can be output from the terminal B even when the buffer circuit does not operate. For example, it is possible to output a signal indicating the overcharge state, the steady state, or the overdischarge state from the terminal B. [ In the steady state, the potential at the connection point of the two batteries is output. In the overcharge or overdischarge state, the condition according to the digital signal level corresponding to + V B and -V B can be outputted as the terminal B is maintained or disconnected. That is, the current interrupt transistor configured in the buffer circuit not only interrupts the current of the buffy circuit, but also outputs signals of different kinds through the terminal B.

본 발명의 제4 실시예를 도면을 참조해서 설명한다.A fourth embodiment of the present invention will be described with reference to the drawings.

도 13은 본 발명에 따른 충/방전 제어회로 블록도이다. 충전할 2차전지가 전원단자 -VB와 +VB간에 접속된다. 전원단자는 2차전지의 전압을 분할하는 전압 분할 회로(1)와, 이 전압 분할 회로(1)에서 분할된 전압을 검출하는 전압 검출 회로를 형성하는 비교기(52, 53)와, 이 비교기(52, 53)의 출력신호를 입력받아서 최종 제어신호(VS)를 출력하는 제어회로(4)에 각각 병렬 접속되어 있다.13 is a block diagram of the charge / discharge control circuit according to the present invention. The secondary battery to be charged is connected between the power terminals -V B and + V B. The power supply terminal includes a voltage divider circuit 1 for dividing the voltage of the secondary battery, comparators 52 and 53 for forming a voltage detection circuit for detecting the voltage divided by the voltage divider circuit 1, 52, and 53 and a control circuit 4 that outputs the final control signal V S.

전압 검출회로는 과충전 전압 검출회로 및 과방전 전압검출 회로인 두 개의 전압 검출회로로 구성되어 있다. 과충전 전압 검출회로는 기준 전압원(VR) 과, 저항기(R1, R2) 에 의해 분할된 전압을 입력받는 비교기 회로(52)로 구성되어 있다. 과방전 전압 검출회로는 기준 전압원(VR) 과, 저항기(R2, R3) 에 의해 분할된 전압을 입력받는 비교기 회로(53)로 구성되어 있다. 전압 분할 회로(1)에 구성된 저항(R1), (R2) 및 (R3) 의 저항치들은 기준 전압원(VR) 에 관련하여 설계되므로, 과방전 상태에서는 비교기(52, 53)의 출력이 역으로 된다. 2차전지의 전압이 과충전 영역 및 과방전 영역 내에 드는 경우, 제어회로(4)에는 역으로된 비교기들의 출력이 입력된다. 제어회로(4)는 비교기(52, 53)으로부터의 신호를 입력받아서 전원장치의 스위칭 회로를 턴 오프시키기 위한 신호를 스위칭 회로에 출력함으로써 과충전이나 과방전이 더 이상 진행되지 않도록 한다. 도 13도에 도시한 바와 같이, 과충전 및 과방전 비교기 회로용으로는 기준전압(VR) 이 사용된다.The voltage detection circuit is composed of two voltage detection circuits which are an overcharge voltage detection circuit and an over discharge voltage detection circuit. The overcharge voltage detecting circuit is composed of a reference voltage source (V R ) and a comparator circuit (52) receiving a voltage divided by the resistors (R 1 , R 2 ). The over-discharge voltage detection circuit is composed of a reference voltage source (V R ) and a comparator circuit (53) receiving a voltage divided by the resistors (R 2 , R 3 ). Since the resistance values of the resistors R 1 , R 2 and R 3 constituted in the voltage divider circuit 1 are designed in relation to the reference voltage source V R , the output of the comparators 52 and 53 . When the voltage of the secondary battery is within the overcharge region and the overdischarge region, the output of the inverted comparators is input to the control circuit 4. [ The control circuit 4 receives signals from the comparators 52 and 53 and outputs a signal for turning off the switching circuit of the power supply device to the switching circuit so that the overcharge or overdischarge does not proceed further. As shown in FIG. 13, the reference voltage V R is used for the overcharge and overdischarge comparator circuits.

도 14는 기준 전압원 회로도이다. 예를 들면, 증가형 N형 절연 게이트형 FET(61)와 공핍형 N형 절연 게이트형 FET(62)가 전압이 가변되는 2차전지를 전원으로서 사용하여 직결로 접속되어 있다. 각각의 게이트 전극은 접속단자에 접속되어있다. 각 트랜지스터의 스레솔드 전위차에 대응하는 2차전지 전압 변동과는 관계없이 정전압(Vref) 이 -VB에 관하여 접속단자로부터 출력된다. 도 14에 도시한 예로 한정되는 것은 아니나, 기준 전압원은 2차전지의 에너지를 소비한다. 따라서, 도 13에 도시한 바와 같이, 기준 전압원은 전압 검출회로들에 대해 공통으로 사용되므로 기준 전압원들이 각각의 검출회로들에 개별적으로 구성되는 회로에 비해 소비전류를 감소시킬 수 있을 뿐만 아니라 구성 성분수도 감소시킬 수 있다. 충/방전 제어회로의 소비전류는 2차전지의 수명을 결정하는 데 중요한 요인 중 하나이다. 특히, 2차전지의 전압이 과방전 상태 하에서 감소되는 경우, 소비전류의 증가로 2차전지의 전압이 급속하게 감소되므로 수명이 단축된다. 따라서, 가능한 최소 전류로 충/방전 제어회로를 동작시키도록 수명이 긴 충전가능형 전원장치를 필요로 한다.14 is a circuit diagram of a reference voltage source. For example, the increase type N type insulated gate type FET 61 and the depletion type N type insulated gate type FET 62 are directly connected by using a secondary battery whose voltage is variable, as a power source. Each gate electrode is connected to a connection terminal. The constant voltage V ref is outputted from the connection terminal with respect to -V B irrespective of the secondary cell voltage fluctuation corresponding to the threshold potential difference of each transistor. Although not limited to the example shown in Fig. 14, the reference voltage source consumes energy of the secondary battery. Therefore, as shown in FIG. 13, since the reference voltage source is commonly used for the voltage detection circuits, not only can the consumption current be reduced as compared with the circuit in which the reference voltage sources are individually configured for the respective detection circuits, The number can be reduced. The current consumption of the charge / discharge control circuit is one of the important factors in determining the lifetime of the secondary battery. Particularly, when the voltage of the secondary battery is reduced under the overdischarge state, the voltage of the secondary battery is rapidly reduced due to the increase of the consumption current, so that the service life is shortened. Therefore, a rechargeable power supply having a long lifetime is required to operate the charge / discharge control circuit with the minimum possible current.

도 15는 두 개의 2차전지(71, 72)가 서로 직렬 접속된 경우의 충/방전 제어회로도이다. 도 15에 도시한 바와 같이, 2차전지가 다수개의 전지로 구성되어 있는 경우 각각의 전지전압은 별도로 검출하고 충/방전 제어회로를 형성하는 것이 필요하다. 일반적으로, 전지 전압은 전지재료에 따라 결정된다. 따라서, 배터리 전원에 의해 구동되는 장비에 고전압이 필요한 경우에는, 도 15에 도시한 바와 같이 전지들을 직렬로 접속함으로써 필요한 고전압을 얻을 수 있다. 도 15에 도시한 바와 같이, 각 전지(71, 72)에는 도 13에 도시한 바와 같은 충/방전 제어회로가 접속되어있다. 이들 전지 모두에 공통적으로 이용되는 제어회로(79)는 비교기(75, 76, 77,78)로부터의 신호들을 입력받아서 스위칭 회로 제어용 신호(VS) 를 출력한다.15 is a charge / discharge control circuit diagram when two secondary batteries 71 and 72 are connected in series with each other. As shown in Fig. 15, when the secondary battery is constituted by a plurality of cells, it is necessary to separately detect each battery voltage and form a charge / discharge control circuit. Generally, the battery voltage is determined depending on the battery material. Therefore, when a high voltage is required for the equipment driven by the battery power source, as shown in Fig. 15, the required high voltage can be obtained by connecting the batteries in series. As shown in Fig. 15, the charge / discharge control circuit as shown in Fig. 13 is connected to each of the batteries 71 and 72. As shown in Fig. A control circuit which is commonly used in all of the battery 79 and outputs a switching circuit control signal (V S) receives input signals from the comparator (75, 76, 77,78).

도 15에 도시한 회로에서, 각 전지(71, 72)는 접지 전압레벨(G)에 대해 포지티브 전압측(+VB) 과 네가티브 전압측(-VB) 을 갖는다. 따라서, 도 15에 도시한 바와 같이, 두 개의 전지(71, 72)가 서로 직렬 접속된 경우, +VB및 -VB전압에 의해 전지 전압을 검출하는 것이 바람직하다. +VB에 기초한 기준 전압원(VR1) 은 전지(71)에 대한 전압 검출회로를 형성하는 비교기(75, 76)에 입력된다. 반면에, -VB에 기초한 기준 전압원(VR2) 은 전지(72)에 대한 전압 검출회로를 형성하는 비교기(77, 78)에 입력된다. 기준 전압원(VR1, VR1) 은 서로간에 기준(+VB, -VB) 이 다르다. 일반적으로 전지의 충/방전을 제어할 목적으로 과충전 및 과방전용 전압들은 동일하게 유지시킨다 따라서, 그 기준이 서로 다르더라도 각각의 기준에 대해 동일한 값이 얻어지는 기준 전압원이 필요하다.In the circuit shown in Fig. 15, each battery 71, 72 has a positive voltage side (+ V B ) and a negative voltage side (-V B ) with respect to the ground voltage level G. Therefore, as shown in Figure 15, it is preferable to detect the battery voltage by means of two cells if the (71, 72) is connected in series with each other, + V B and -V B voltage. The reference voltage source V R1 based on + V B is input to the comparators 75 and 76 forming the voltage detection circuit for the battery 71. On the other hand, the reference voltage source V R2 based on -V B is input to the comparators 77 and 78 forming the voltage detection circuit for the battery 72. The reference voltages (V R1 , V R1 ) are different from each other (+ V B , -V B ). In general, the overcharge and overdischarge-dedicated voltages are kept the same for the purpose of controlling the charging / discharging of the battery. Therefore, a reference voltage source is required in which the same value is obtained for each reference even if the reference is different.

도 16은 +VB및 -VB로부터 정전압을 출력하는 기준 전압회로의 예를 도시한 것이다. 이 예는 하나 이상의 증가형 절연 게이트 FET가 기준 전압회로에 직렬 접속되어 있다. 즉, 트랜지스터(82, 83)의 접속라인은 도 14의 기준 전압회로의 접속라인과 동일하며 프랜지스터(81)가 추가로 접속되어 있다. 이 회로에서 VR1과 VR2는 각 트랜지스터들의 접속점으로부터 출력된다. VR1는 +VB에 대한 정전압(Vref) 를 출력한다. 또한, VR2는 -VB에 대한 정전압(Vref) 를 출력한다. 따라서, 추가적으로 전류를소비하지 않고도 도 16의 기준 전압회로를 이용하여 정전압을 출력할 수 있다. 도 15에 도시한 VR1및 VR2가 도 16의 단일 기준회로에 의해 형성되면(+VB와 -VB간의 하나의 전류 경로), 2차 배터리가 다수개의 전지로 구성되어 있다하더라도 전류 소비를 증가시킴이 없이 충/방전 제어회로를 구성하는 것이 가능하다.Fig. 16 shows an example of a reference voltage circuit for outputting a constant voltage from + V B and -V B. In this example, one or more incremental isolation gate FETs are connected in series to the reference voltage circuit. That is, the connection lines of the transistors 82 and 83 are the same as the connection lines of the reference voltage circuit of Fig. 14, and the flanger 81 is additionally connected. In this circuit, V R1 and V R2 are output from the junction of each transistor. V R1 outputs a constant voltage (V ref ) to + V B. Further, V R2 outputs the constant voltage V ref for -V B. Therefore, the constant voltage can be outputted by using the reference voltage circuit of Fig. 16 without additionally consuming current. When V R1 and V R2 shown in FIG. 15 are formed by the single reference circuit of FIG. 16 (one current path between + V B and -V B ), even if the secondary battery is composed of a plurality of batteries, It is possible to configure the charge / discharge control circuit without increasing the charge / discharge control circuit.

상술한 바와 같이 본 발명에 따르면 전압검출용 비교기 회로 수에 대응하는 다수개의 기준 전압원으로 구성된 기준 전압원을 단일 회로로 공통적으로 구성시킬 수 있다. 본 발명에 따른 충/방전 제어회로는 그 본연의 배치구성상 다수개의 비교기 회로를 필요로 하며 2차 배터리의 수명을 연장하기 위해서는 소비 전류를 감소시키는 것이 가장 중요한 요소 중 하나이다. 따라서, 본 발명은 단순화시킨 충/방전 제어회로에 기초하여 이루어지며 이와 같이 함으로써 실질적인 이득을 얻을 수 있다.As described above, according to the present invention, a reference voltage source including a plurality of reference voltage sources corresponding to the number of voltage detecting comparator circuits can be commonly constituted by a single circuit. The charge / discharge control circuit according to the present invention requires a plurality of comparator circuits due to its inherent arrangement, and in order to extend the lifetime of the secondary battery, it is one of the most important factors to reduce the consumption current. Therefore, the present invention is based on a simplified charge / discharge control circuit, and by doing so, a substantial gain can be obtained.

전류 제한용 트랜지스터가 본 발명에 사용된 공통 정전압 회로에 직렬로 접속되고 제어회로에 의해 트랜지스터를 제어함에 따라 전류가 인터럽트되면, 전류 소비를 더 감소시킬 수 있다. 이 경우, 단일 정전류 회로가 구성되므로 회로가 복잡해지지 않는 잇점이 있다.The current consumption can be further reduced if the current is interrupted as the current limiting transistor is connected in series to the common constant voltage circuit used in the present invention and the transistor is controlled by the control circuit. In this case, since the single constant current circuit is constituted, there is an advantage that the circuit is not complicated.

도 17은 본 발명의 제2 면의 제1 실시예에 따른 충/방전 제어회로 블록도이다. 충/방전 제어회로를 전원장치에 적용하면, 2차전지를 전원으로 이용하게 된다. 즉, 2차전지가 전력을 공급 할 수 있도록 -VB및 +VB에 접속된다.17 is a block diagram of the charge / discharge control circuit according to the first embodiment of the second aspect of the present invention. When the charging / discharging control circuit is applied to the power source device, the secondary battery is used as the power source. That is, the secondary battery is connected to -V B and + V B so as to supply power.

전원 전압 분할수단인 전압 분할 회로(1), 상기 전원 전압 분할수단의 두 개의 출력 전압을 검출하는 전압 검출회로(2, 3), 각각의 전압 검출회로(2, 3)의 출력신호에 응답해서 최종 제어신호(VS) 를 출력하는 제어회로(4) 등이 전원에 병렬 접속되어 있다.(2, 3) for detecting two output voltages of the power supply voltage dividing means, and a voltage dividing circuit (1) for dividing the power supply voltage dividing means in response to the output signals of the respective voltage detecting circuits And a control circuit 4 for outputting a final control signal V S are connected in parallel to the power source.

도 3에 관련하여 기술한 바와 같이, 각각의 전압 검출회로(2, 3)는 전원단자(-VB)에 대한 기준 전압원(42)과 전압 분할 회로의 출력을 입력받는 비교기 회로(41)로 구성되어 있다. 전압 검출회로(2)는 과충전 검출용이며, 전압 검출회로(3)는 과방전 검출용이다. 전원으로의 기능을 행하는 2차전지의 과충전 검출용 전압 검출회로는 전원 전압 분할회로(1)와 전압 검출회로(2)로 구성되어 있다. 또한 전원으로서의 기능을 행하는 2차전지의 과방전 검출용 전압 검출회로는 전압 분할 회로(1)와 전압 검출회로(3)로 구성되어 있다. 본 발명에 있어서는 상기 전압 검출회로의 입력용 전압 분할회로를 별도로 구성하는 것이 가능하다. 도 17은 전압 분할회로가 각 전압 검출회로용으로 공통적으로 구성된 충/방전 제어회로의 예를 도시한 것이다. 제어회로(4)는 전압 검출회로(2, 3)로부터 2차전지의 과충전/과방전에 대한 신호를 입력받고 전원장치의 스위칭 회로를 턴 온 및 턴 오프시키기 위한 신호(VS) 를 출력한다.3, each of the voltage detecting circuits 2 and 3 includes a reference voltage source 42 for the power supply terminal -V B and a comparator circuit 41 for receiving the output of the voltage dividing circuit Consists of. The voltage detection circuit 2 is for overcharge detection, and the voltage detection circuit 3 is for overdischarge detection. A voltage detection circuit for overcharge detection of a secondary battery that performs a function as a power supply comprises a power supply voltage divider circuit (1) and a voltage detection circuit (2). The voltage detection circuit for overdischarge detection of the secondary battery which functions as a power source is constituted by a voltage divider circuit 1 and a voltage detection circuit 3. In the present invention, the voltage dividing circuit for input of the voltage detecting circuit can be separately configured. 17 shows an example of the charge / discharge control circuit in which the voltage dividing circuit is commonly configured for each voltage detecting circuit. The control circuit 4 receives a signal before an overcharge / over-discharge of the secondary battery from the voltage detection circuit (2, 3) and outputs a signal (V S) for turning on and turning off the switching circuit of the power supply.

예를 들면, 충전 전원이 단자 -VB와 +VB간에 접속된 2차전지에 스위칭 회로를 통해 접속되어 있는 경우, 충전 상태에서는 2차전지의 양단부에서의 전압(-VB, +VB) 가 점차 증가된다. 2차전지가 과충전 상태가 될 경우 과충전 전압 검출회로의출력신호는 역으로 된다. 이 과충전 상태를 의미하는 전압은 2차전지의 종류에 따라 가변된다. 예를 들면 리튬 이온 배터리인 경우 그 전압은 4.3V가 된다. 즉, 충/방전 제어회로(102)의 출력은 2차전지가 전압 분할회로(1)로부터 4.3V가 되는 2차 전지의 전압을 이용하여 충전되는 경우에는 역으로 되도록 설계한다. 전압 검출회로(2)에서 출력된 역신호는 전압 분할회로(1)에 피드백된다. 즉, 전압 검출회로(2)의 신호는 전압 분할회로(1)의 부분 전압을 제어하도록 분할 전압 제어 트렌지스터(175)의 게이트 전극에 입력되는 것이다. 전압 검출회로(2)의 역으로 된 출력 신호에 따라, 즉시, 트랜지스터가 턴 온 되므로 분할전압은 더욱 증가하게 되고 안정화 됨으로써 전압 검출회로(2)는 역신호를 출력하게 된다. 이에 따라, 트랜지스터(175)가 턴 온되므로, 2차전지의 전압이 예를 들면 4.0V 이하로 변화더라도 저항(R1) 에서의 전압은 전압 검출회로(2)가 충분히 역으로 될 수 있는 레벨로 유지된다.For example, when the charging power source is connected to the secondary battery connected between the terminals -V B and + V B through the switching circuit, the voltages (-V B , + V B ) Is gradually increased. When the secondary battery becomes overcharged, the output signal of the overcharge voltage detecting circuit is inverted. The voltage indicating the overcharged state varies depending on the type of the secondary battery. For example, for a lithium ion battery, the voltage is 4.3V. In other words, the output of the charge / discharge control circuit 102 is designed to be inverted when the secondary battery is charged using the voltage of the secondary battery of 4.3V from the voltage divider circuit 1. [ The inverse signal output from the voltage detection circuit 2 is fed back to the voltage divider circuit 1. [ That is, the signal of the voltage detecting circuit 2 is inputted to the gate electrode of the divided voltage control transistor 175 so as to control the partial voltage of the voltage dividing circuit 1. [ The transistor is immediately turned on in accordance with the output signal inverted from the voltage detection circuit 2 so that the divided voltage is further increased and stabilized so that the voltage detection circuit 2 outputs the inverted signal. Thus, since the transistor 175 is turned on, even if the voltage of the secondary battery changes to, for example, 4.0 V or less, the voltage at the resistor R 1 becomes a level at which the voltage detection circuit 2 can be sufficiently inverted Lt; / RTI >

상술한 바와 같이 충/방전 제어회로를 전압 분할회로(1)와 과방전 전압 검출회로로 구성시킴으로써, 과충전 검출 후, 그 과충전 검출신호는 그 검출신호를 갖는 더 낮은 값으로 재차 설정되므로 좀 더 안정된 과충전 검출 동작을 행할 수 있다. 더 낮은 값이 재차 설정되면 스위칭 회로를 턴 오프시키는 신호(VS) 가 제어회로 (4)로부터 출력된다. 스위칭 회로가 턴 오프 됨에 따라 2차전지의 전압은 전지의 내부저항과 충전전류와의 곱에 해당하는 전압만큼 감소되어 리튬 이온 전지 내 고유의 화학적 전위에 의해 발생되는 전압으로 된다. 즉, 내부저항에 의한 전압 강하에 대응하는 값만큼 전압이 감소되는 것이다. 그러나, 과충전 검출전압은 4.3V에서 4.0V로 감소된 값으로 설정되며 전압 검출회로의 출력은 과충전을 검출할 수 있도록 유지된다. 따라서, 과충전 리세팅시 0.3V(4.3V - 4.0V)로 감소된 전압은 충전 도중 2차전지의 내부저항에 기인한 전압 강하치보다 큰 값으로 결정되는 것이 필요하다. 일반적으로 초기 설정량과 리세트 전압 간의 전압 차이는 0.2V 내지 0.5V 범위 이내이다. 0.5V 이상으로 설정하면 과충전 범위가 너무 커지게 된다. 그 결과 정상상태의 이용범위가 좁아지게 된다. 즉, 수명이 단축되는 것이다.By constituting the charge / discharge control circuit with the voltage divider circuit 1 and the overdischarge voltage detection circuit as described above, after overcharge detection, the overcharge detection signal is set again to a lower value having its detection signal, The overcharge detection operation can be performed. When the lower value is set again, a signal V S for turning off the switching circuit is output from the control circuit 4. [ As the switching circuit is turned off, the voltage of the secondary battery is reduced by a voltage corresponding to the product of the internal resistance of the battery and the charging current, resulting in a voltage generated by the inherent chemical potential in the lithium ion battery. That is, the voltage is decreased by a value corresponding to the voltage drop due to the internal resistance. However, the overcharge detection voltage is set to a value reduced from 4.3V to 4.0V, and the output of the voltage detection circuit is maintained to detect overcharge. Therefore, it is necessary that the voltage reduced to 0.3V (4.3V - 4.0V) during the overcharge resetting is determined to be larger than the voltage drop due to the internal resistance of the secondary battery during charging. In general, the voltage difference between the initial set amount and the reset voltage is within the range of 0.2V to 0.5V. If it is set to 0.5V or more, the overcharge range becomes too large. As a result, the use range of the steady state is narrowed. That is, the life span is shortened.

도 18은 각 회로의 타이밍 챠트도이다. 과충전에 대한 검출 전압(a)는 2차전지는 과충전 전압 4.3V로 충전됨과 아울러 4.2V로 재차 감소되어 설정된다. 4.3V에서 4.2V로 전압을 감소시킬 목적으로 분할 전압 제어용 트랜지스터(175)가 설치된다. 전압 검출회로(2)의 출력은 트랜지스터(175)의 게이트 전압으로 피드백된다. 즉, 2차전지의 전압이 4.3V일 경우, 전압 검출회로(2)의 출력은 +VB에서 -VB로 역으로 된다. -VB의 전압이 트랜지스터(175)에 입력되면 이 트랜지스터(175)가 턴 온 되고 과충전 검출 포인트에서의 전압이 4.3V에서 4.2V로 리세트되게 브리더(breeder) 저항기의 분할비가 변경된다. 제어회로의 출력신호(VS) 는 리세팅 후 △t 시간동안 +VB에서 OV로 변화된다. 이에 따라 스위칭 회로 전환용 신호가 "온"에서 "오프"로 변화되어 출력된다. △t 시간을 마련하기 위해서 전압 검출회로(2)의 출력이 지연회로에 의해 지연된다.18 is a timing chart of each circuit. The detection voltage (a) for overcharging is set by charging the secondary battery with an overcharge voltage of 4.3V and decreasing again to 4.2V. The divided voltage control transistor 175 is provided for the purpose of reducing the voltage from 4.3V to 4.2V. The output of the voltage detection circuit 2 is fed back to the gate voltage of the transistor 175. That is, when the voltage of the secondary battery is 4.3 V, the output of the voltage detection circuit 2 is inverted from + V B to -V B. When the voltage of -V B is input to the transistor 175, the split ratio of the breeder resistor is changed so that the transistor 175 is turned on and the voltage at the overcharge detection point is reset to 4.2V at 4.3V. The output signal (V S ) of the control circuit is changed from + V B to OV for the time Δt after resetting. As a result, the switching circuit switching signal is changed from " on " to " off " The output of the voltage detection circuit 2 is delayed by the delay circuit in order to set the time Δt.

과방전 검출에 대해서는 이미 설명된 바 있다. 과방전의 경우 유사한 구성을이용해서 시스템을 안정하게 동작시킬 수 있다. 과방전 상태가 검출되는 경우 리세트 레벨은 과충전의 경우와 반대로 증가된다.The over-discharge detection has already been described. In the case of overdischarge, the system can be operated stably using a similar configuration. When the over-discharge state is detected, the reset level is increased as opposed to the overcharge state.

본 발명의 제2 면의 제2 실시예를 도면을 참조하여 설명한다.A second embodiment of the second aspect of the present invention will be described with reference to the drawings.

도 19는 본 발명의 제2 면의 제2 실시예에 따른 충/방전 제어 회로도이다. 이 충/방전 제어회로는 2차전지에 의해 동작한다. 즉, 2차전지가 전력을 공급할 수 있도록 전원단자(-VB, +VB) 에 접속되어 있기 때문이다. 전원전압 분할수단인 전압 분할 회로(1), 전원의 두 개의 출력 전압을 검출하는 전압 검출회로(2, 3), 일정 시간동안 전원전압 분할 수단의 출력신호를 지연시키는 지연회로(191, 192), 이 지연회로(191, 192)의 출력신호에 따라 최종 제어신호(VS) 를 출력하는 제어회로(4)가 전원에 대해 병렬 접속되어 있다.19 is a charge / discharge control circuit diagram according to the second embodiment of the second aspect of the present invention. This charge / discharge control circuit is operated by the secondary battery. That is, the secondary battery is connected to the power terminals (-V B and + V B ) so as to supply electric power. A voltage dividing circuit 1 as a power supply voltage dividing means, voltage detecting circuits 2 and 3 for detecting two output voltages of the power source, delay circuits 191 and 192 for delaying the output signal of the power source voltage dividing means for a predetermined time, And a control circuit 4 for outputting the final control signal V S in accordance with the output signals of the delay circuits 191 and 192 are connected in parallel to the power source.

도 3에 도시한 바와 같이 각 전압 검출회로(2, 3)는 전원 단자(-VB) 에 대한 기준 전압원(42)가 전압 분할 회로(1)의 출력을 입력받는 비교기 회로(41)로 구성되어 있다. 전압 검출회로(2)는 과충전 검출용이고, 전압 검출회로(3)는 과방전 검출용이다. 전원으로서의 기능을 행하는 2차전지의 과충전을 검출하는 과충전 전압 검출회로는 전압 분할 회로(1)와 전압 검출회로(2)로 구성되어 있다. 또한, 전원으로서의 기능을 행하는 2차전지의 과방전을 검출하는 과방전 검출회로는 전압분할 회로(1)와 전압 검출회로(3)로 구성되어 있다. 본 발명에서, 전압 검출회로의 입력용인 전압 분할 저항기들을 별도로 구성시키는 것이 가능하다.3, each of the voltage detecting circuits 2 and 3 includes a comparator circuit 41 in which the reference voltage source 42 for the power source terminal -V B receives the output of the voltage dividing circuit 1 . The voltage detection circuit 2 is for overcharge detection, and the voltage detection circuit 3 is for overdischarge detection. An overcharged voltage detection circuit for detecting overcharging of a secondary battery that performs a function as a power supply comprises a voltage divider circuit (1) and a voltage detection circuit (2). The overdischarge detection circuit for detecting the overdischarge of the secondary battery that performs the function as the power supply is composed of the voltage divider circuit 1 and the voltage detection circuit 3. [ In the present invention, it is possible to separately configure the voltage division resistors for the input of the voltage detection circuit.

도 19는 전압 분할 회로(1)가 각각의 전압 검출회로들에 대해 공통적으로 구성된 충/방전 제어회로의 예를 도시한 것이다. 전압 검출회로(2, 3)에 의해 과충전/과방전이 검출되면 지연회로(191, 192)는 시간 지연을 발생하고 출력신호는 역으로 된다. 제어회로(4)는 각 지연회로(191, 192)로부터 2차전지의 과충전/과방전에 대한 신호를 입력받아서 전원장치의 스위칭 회로를 턴 온 및 턴 오프시키기 위한 신호(VS) 를 출력한다. 이와 같은 동작을 위해서 제어회로(4)는 논리회로로 구성된다. 전원장치의 스위칭 회로가 신호(VS) 에 의해 턴 온 혹은 턴 오프 되더라도, 캐패시턴스 혹은 저항 성분이 스위칭 회로의 입력 단자에 존재하더라도 일정 주기동안 신호(VS) 를 변경시킬 필요가 있으므로 제어회로(4)의 출력단자(VS) 의 임피던스는 저 레벨로 유지시킬 필요가 있다. 예를 들면, 제어회로(4)가 MOSFET(금속 산화물 반도체 전계 효과 트랜지스터)로 이루어진 경우 논리회로를 형성하는 트랜지스터 소자 수가 증가된다. 이와 동시에 출력단자(VS) 를 저 임피던스로 유지시키기 위해서는 최종 출력 단(stage)의 사이즈를 크게 할 필요가 있다. 이 때문에 제어회로(4)가 신호(VS) 를 턴 온 혹은 턴 오프될 때 침투전류가 소비된다. 이 침투전류는 제어회로(4)에서 뿐만 아니라 출력이 이들 침투전류에 의해 역으로 되는 타이밍에서 전압 검출회로(2, 3)에서도 발생되어, 병렬 접속된 2차전지의 전압이 강하된다.19 shows an example of charge / discharge control circuit in which the voltage divider circuit 1 is commonly configured for each of the voltage detection circuits. When the overcharge / over-discharge is detected by the voltage detection circuits 2 and 3, the delay circuits 191 and 192 generate a time delay and the output signal is inverted. The control circuit 4 receives signals for overcharge / overdischarge of the secondary battery from the respective delay circuits 191 and 192, and outputs a signal V S for turning on and off the switching circuit of the power supply. For this operation, the control circuit 4 is composed of a logic circuit. Even if the switching circuit of the power supply signal (V S) is turned on or off by, even if the capacitance or the resistance component exists in the input terminal of the switching circuit, so it is necessary to change the signal (V S) for a predetermined period the control circuit ( It is necessary to keep the impedance of the output terminal (V S ) of the output terminal (4) at a low level. For example, when the control circuit 4 is made of a MOSFET (metal oxide semiconductor field effect transistor), the number of transistor elements forming the logic circuit is increased. At the same time, in order to maintain the output terminal V S at a low impedance, it is necessary to increase the size of the final output stage. Therefore, the penetration current is consumed when the control circuit 4 turns on or off the signal V S. This penetration current is also generated not only in the control circuit 4 but also in the voltage detection circuits 2 and 3 at the timing when the output is reversed by these penetration currents, so that the voltage of the secondary battery connected in parallel drops.

또한 제어회로(4)는 지연회로(191, 192)로부터 신호를 입력받음에 따라 신호(VS)에 대한 논리동작을 행한다. 그러나, 지연회로(191, 192)의 로직상태가 배터리의 초기 접속 동안 불안정하게 되면, 제어회로(4)로부터 출력된 신호(VS) 는 2차전지의 전압을 정확하게 검출할 수 있을 정도의 논리를 형성하지 않는다. 따라서, 스위칭 회로(103)가 오 동작하게 된다. 이와 같은 현상이 발생되면, 정상 전압치를 갖는 2차전지가 충/방전 제어회로에 접속되어 있다 하더라도 충/방전이 강력하게 제어되게 된다.Further, the control circuit 4 performs a logic operation on the signal V S as it receives a signal from the delay circuits 191 and 192. However, if the logic state of the delay circuits 191 and 192 becomes unstable during the initial connection of the battery, the signal V S output from the control circuit 4 is logic low enough to accurately detect the voltage of the secondary battery. . Therefore, the switching circuit 103 is erroneously operated. When such a phenomenon occurs, charging / discharging is strongly controlled even if a secondary battery having a normal voltage value is connected to the charge / discharge control circuit.

이와 같은 오 동작을 해소하기 위해 지연회로(191, 192)가 구성된다. 특히, 전압 검출회로(2 혹은 3)의 신호가 역으로 된 이후 시간 지연이 발생되고 신호가 제어회로(4)에 입력된다. 따라서 전압을 검출하는 싯점에서 전압 검출회로(2 혹은 3)와 제어회로(4)에서 동시에 침투전류가 발생되는 것이 방지된다. 또한, 시간지연으로 인해 예를 들면 충전 중에는 2차전지가 과충전 전압으로 유지되고 제어회로(4)의 신호(VS) 가 역으로 될 때까지 2차전지에 대한 충전이 계속됨에 따라 전압검출회로(3)가 정확하게 동작한다. 따라서 검출 동작이 확실하게 행해진다.In order to solve such an erroneous operation, delay circuits 191 and 192 are configured. Particularly, after the signal of the voltage detection circuit 2 or 3 is reversed, a time delay is generated and a signal is inputted to the control circuit 4. [ Therefore, it is prevented that the penetration current is simultaneously generated in the voltage detection circuit (2 or 3) and the control circuit (4) at the point where the voltage is detected. Further, due to the time lag, for example, during charging, the charging of the secondary battery is continued until the secondary battery is maintained at the overcharge voltage and the signal (V S ) of the control circuit 4 is reversed, 3) operate correctly. Therefore, the detection operation is reliably performed.

또한, 지연회로는 초기 전원 타이밍에서의 로직이 일정 기간 유지되게 구성된다. 구체적으로, 도 20에 도시한 바와 같이 전원단자 +VB와 -VB간에 CMOSFET로 구성된 인버터에 의해 출력 단자(Vout) 와 전원단자(-VB) 간에 캐패시턴스(205)가 접속되어 있다. 이와 같은 경우 +VB에서 -VB로 변화된 신호가 캐패시턴스(205)에 의해 입력단자(Vin)에 인가되는 경우 CR 지연 회로는 지연시간을 발생하고, 역신호가 -VB에서 +VB로 변화할 때까지 P-채널 트랜지스터의 임피던스가 단자(Vout) 에서 출력된다. 또한, 초기 전원이 공급되는 상태에서 2차전지가 연결되어 있는 한, 출력단자(Vout) 의 전위는 +VB로 유지될 때까지는 캐패시턴스(205)에 의해 시간지연이 된다. 즉, 초기 단계에서의 전압 -VB이 일정 기간 유지되는 것이다.Further, the delay circuit is configured so that the logic at the initial power supply timing is maintained for a certain period of time. Specifically, as shown in Fig. 20, a capacitance 205 is connected between the output terminal V out and the power supply terminal -V B by an inverter constituted by CMOSFETs between power supply terminals + V B and -V B. In this case, when a signal changed from + V B to -V B is applied to the input terminal V in by the capacitance 205, the CR delay circuit generates a delay time, and the inverted signal changes from -V B to + V B The impedance of the P-channel transistor is output at the terminal V out until the voltage Vout changes to Vout. Also, as long as the secondary battery is connected in the state where the initial power is supplied, the potential of the output terminal V out is delayed by the capacitance 205 until it is held at + V B. That is, the voltage -V B in the initial stage is maintained for a certain period.

도 20에서, 지연시간은 입력단자(Vin) 에서의 전압이 +VB에서 -VB로 변화될 때 실현된다. 그러나, 지연이 입력단자(Vin) 에서의 전위가 -VB에서 +VB로 변화될 때 필요로 되는 경우에, 도 21에 도시한 바와 같이, 출력 단자(Vout) 와 전원단자(+VB) 간에 캐패시턴스(205)가 접속되어 있다.20, the delay time is realized when the voltage at the input terminal V in is changed from + V B to -V B. However, when the delay is required when the potential at the input terminal V in is changed from -V B to + V B , the output terminal V out and the power supply terminal + V B is connected to the capacitance 205.

지연회로를 형싱하기 위해서는 도 22도에 도시한 바와 같이, 도 20에 도시한 회로와 동일한 효과를 갖도록 정전류 회로(226), P-채널 트랜지스터(203)와 캐패시턴스(205)로 구성될 수 있다.To form the delay circuit, a constant current circuit 226, a P-channel transistor 203 and a capacitance 205 may be formed to have the same effect as the circuit shown in FIG. 20, as shown in FIG.

도 22는 출력단자(Vout) 가 +VB에서 -VB로 변화되는 경우 시간지연을 제공하기 위한 회로를 도시한 것이다. 초기 전원 공급 단계예서 -VB는 일정 기간 동안 유지된다.Fig. 22 shows a circuit for providing a time delay when the output terminal V out changes from + V B to -V B. The initial power supply step -V B is maintained for a certain period of time.

도 23에 도시한 바와 같은 회로를 이용하면 출력단자(Vout) 가 -VB에서 +VB로 변화되는 경우의 시간지연을 발생시킬 수 있다. 상술한 바와 같이 지연회로를 이용하면, 원하는 대로, 초기 전원 타이밍을 위한 로직과 시간지연을 설정할 수 있다. 또한, 본 실시예에서는 지연회로가 MOSFET로 구성된 것에 대해 설명하였으나 어떤 다른 전자성분 혹은 소자를 이용하여 동일한 효과를 발휘하게 할 수 있다. 이들 지연회로들은 단지 예로 든 것뿐이며 다른 회로를 대신하여 구성해도 상관없다.Using a circuit as shown in Fig. 23 can cause a time delay when the output terminal V out changes from -V B to + V B. By using the delay circuit as described above, it is possible to set the logic and the time delay for the initial power supply timing as desired. In the present embodiment, the delay circuit has been described as a MOSFET, but any other electronic component or element can be used to achieve the same effect. These delay circuits are merely exemplary and may be configured in lieu of other circuits.

본 발명에 따른 충/방전 제어회로는 전압 분할 저항기의 분할 전압들이 안정하게 유지될 수 있는 단일 기판에 구성된 IC용으로 적합하다.The charge / discharge control circuit according to the present invention is suitable for an IC configured on a single substrate in which the divided voltages of the voltage division resistor can be stably maintained.

본 발명의 제2 면의 제3 실시예를 도면을 참조하여 설명한다.A third embodiment of the second aspect of the present invention will be described with reference to the drawings.

도 24는 본 발명에 따른 충/방전 제어회로 블록도이다. 단자(-VO) 의 전압이 충/방전 제어회의(102)에 인가된다는 점에서 종래의 전원회로와 다르다.24 is a block diagram of charge / discharge control circuit according to the present invention. Is different from the conventional power supply circuit in that the voltage of the terminal (-V O ) is applied to the charge / discharge control conference 102.

도 25는 본 발명의 제2 면의 제3 실시예에 따른 충/방전 제어회로 블록도이다. 충/방전 제어회로를 전원에 연결하는 경우 이 충/방전 제어회로는 2차전지를 전원으로 하여 동작한다. 즉, 2차전지는 전력을 공급할 수 있도록 전원단자(-VB, +VB) 에 접속되어 있기 때문이다. 또한, 본 발명에 따른 추가 단자(Ve) 가 전원장치의 외부단자(-VO) 에 접속되어 있다. 전원 전압 분할수단인 전압 분할 회로(1), 전원의 두개의 출력의 전압을 검출하는 전압 검출회로(2, 3), 상기 전압 검출회로(2, 3)의 출력신호에 따라 최종 제어신호(VS) 를 출력하는 제어회로(4) 등이 전원에 병렬 접속되어 있다.25 is a block diagram of the charge / discharge control circuit according to the third embodiment of the second aspect of the present invention. When the charge / discharge control circuit is connected to the power supply, this charge / discharge control circuit operates with the secondary battery as the power source. That is, the secondary battery is connected to the power supply terminals (-V B and + V B ) so as to supply electric power. Further, the additional terminal V e according to the present invention is connected to the external terminal -V O of the power source device. A voltage dividing circuit 1 as a power supply voltage dividing means, voltage detecting circuits 2 and 3 for detecting the voltages of two outputs of the power source, and a final control signal V (1) according to the output signals of the voltage detecting circuits 2 and 3, S and the like are connected in parallel to the power source.

본 발명에 따르면, 전압 검출회로에 인가되는 분할 전압을 발생키 위해서 전압 분할 회로(1)를 별도로 구성시킬 수 있다.According to the present invention, the voltage divider circuit (1) can be separately configured to generate the divided voltage applied to the voltage detecting circuit.

도 25는 전압 분할 회로(1)가 각 전압 검출회로에 공통적으로 구성된 충/방전 제어회로의 예시도이다. 제어회로(4)는 각 전압 검출회로(2, 3)로부터 2차전지의 과충전/과방전을 의미하는 신호와 단자(Ve) 로부터 전원장치의 단자(-VO) 의 전압을 의미하는 신호를 입력받아서 이들 각 신호에 따라 전원장치의 스위칭 회로를 턴 온 혹은 턴 오프하기 위한 신호(VS) 를 출력한다.25 is an exemplary diagram of a charge / discharge control circuit in which the voltage divider circuit 1 is commonly configured for each voltage detection circuit. The control circuit 4 receives a signal indicating overcharge / overdischarge of the secondary battery from each of the voltage detecting circuits 2 and 3 and a signal indicating the voltage of the terminal V e to the terminal (-V O ) And outputs a signal V S for turning on or off the switching circuit of the power supply device in accordance with each of these signals.

즉, 제어회로(4)는 로직회로로 구성되어 있고 전원은 2차전지이다. 따라서, 2차전지의 전압이 과방전 상태에서 더욱 강하되는 경우 제어회로(4)의 신호(VS) 는 불안정하게 된다. 예를 들면, 제어회로(4)의 출력부가 C-MOS(상보형 금속 산화물 반도체) 인버터로 구성되어 있다면 회로를 동작시키는 데 충분한 전압은 +VB내지 -VB의 범위 내에서 주어지고, -VB와 동일 전압이 입력단자(Vin) 에 인가된다면 -VB전압이 출력단자(VS) 에 인가된다. +VB와 -VB간의 전압이 허용가능한 최소전압 이하로 떨어지면 -VB전압이 출력단자(VS) 에 인가되지 않는다. 제어회로의 출력단자(VS) 가 전원장치의 스위칭 회로에 접속되어 있으므로, 제어회로의 최소 허용 가능한 동작 전압 하에서, 전원의 충/방전을 제어하기는 곤란하다. 이 경우, 다음과 같은 문제점이 발생된다.That is, the control circuit 4 is constituted by a logic circuit and the power source is a secondary battery. Therefore, when the voltage of the secondary battery is further lowered in the overdischarge state, the signal V S of the control circuit 4 becomes unstable. For example, if the output of the control circuit 4 is comprised of a C-MOS (complementary metal oxide semiconductor) inverter, a sufficient voltage to operate the circuit is given in the range of + V B to -V B , If the same voltage as V B is applied to the input terminal (V in ), the voltage of -V B is applied to the output terminal (V S ). When the voltage between + V B and -V B falls below the allowable minimum voltage, the -V B voltage is not applied to the output terminal (V S ). Since the output terminal V S of the control circuit is connected to the switching circuit of the power supply device, it is difficult to control charge / discharge of the power supply under the minimum allowable operating voltage of the control circuit. In this case, the following problems arise.

즉, 도 2에 도시한 바와 같은 전원장치에 있어서, 2차전지(101)는 충/방전 상태를 유지하고, 스위칭 회로(103)는 턴 오프됨으로써 외부 부하로의 에너지 공급이 인터럽트 된다. 그러나, 2차전지(101)가 충/방전 제어회로(102)에 접속되어 있으므로 이 충/방전 제어회로(102)를 통한 소비 전류에 대응하는 에너지가 소비된다. 따라서, 과방전 상태로의 변경부터 비교적 긴 시간이 지난 후에 2차전지는 제어회로(4)의 허용 가능한 최소 전압 이하로 낮아지게 되고 도 25에 도시한 바와 같이 제어신호(VS) 가 불안정하게 된다. 일단 전원장치가 이 상태를 유지하는 한, 주 전원에 의해 충전이 행해지더라도 스위칭 회로가 불안정하게 동작하게 된다. 최악의 경우, 전지를 충전하는 것조차 불가능하게 된다. 따라서, 본 발명에 따르면 이 같은 문제점을 극복하기 위해서 도 25에 도시한 바와 같은 제어회로(4)의 출력부는 도 26와 같이 구성되어 있다. C-MOS 인버터용 전원으로는 +VB내지 Ve간의 전압이다. 출력단자(VS) 의 전압도 역시 단자(-VB) 의 전압에 의해 제어된다.In other words, in the power supply device as shown in Fig. 2, the secondary battery 101 maintains charge / discharge state, and the switching circuit 103 is turned off so that the supply of energy to the external load is interrupted. However, since the secondary battery 101 is connected to the charge / discharge control circuit 102, energy corresponding to the consumption current through the charge / discharge control circuit 102 is consumed. Therefore, after a relatively long time from the change to the over-discharge state, the secondary battery is lowered to the allowable minimum voltage of the control circuit 4, and the control signal V S becomes unstable as shown in Fig. 25 . As long as the power source device remains in this state, the switching circuit operates unstably even when charging is performed by the main power source. In the worst case, even charging the battery becomes impossible. Therefore, according to the present invention, in order to overcome such a problem, the output section of the control circuit 4 as shown in Fig. 25 is configured as shown in Fig. The power source for the C-MOS inverter is the voltage between + V B and V e . The voltage of the output terminal V S is also controlled by the voltage of the terminal -V B.

도 24에 도시한 바와 같이 단자(+VB) 는 2차전지의 플러스 단자에 접속되어 있고 단자(-VB) 는 2차전지의 마이너스 단자에 접속되어 있으며 단자(Ve) 는 외부 단자(-VO)에 접속되어 있다.24, the terminal + V B is connected to the positive terminal of the secondary battery, the terminal -V B is connected to the negative terminal of the secondary battery, and the terminal V e is connected to the external terminal -V O ).

충전 동작이 전원장치에 의해 행해지는 경우 도 24의 스위칭 회로(103)가 턴 온되므로, 단자(A)에서의 전압이 -VO와 동일하게 된다. 전원회로가 방전되는 경우 도 24의 스위칭 회로(103)가 턴 오프 되므로 단자(A)에서의 전위는 단자(-Vo) 에서의 전위와 동일하게 된다. 도 26의 회로에서, 2차전지의 전압은 단자 +VB와 Ve간에 인가된다. Ve의 전위와 실질적으로 동일한 전위가 단자(-VB) 에 공급되어 N-채널 트랜지스터(269)가 턴 오프된다. 그 결과, 출력단자(VS) 의 출력이 단자(VIN) 의 전압에 의해 제어되므로 통상적인 CMOS 인버터와 동일한 동작을 수행한다. 2차전지의전압은 도 26의 회로의 허용 가능한 최소 전압 이하로 감소되고 출력단자(VS) 의 신호가 불안정하게 되지만 주 전원에 의해 충전이 행해지는 경우 회로는 안정한 동작을 행하게 된다. 충전이 행해지는 동안 2차전지의 전압보다 높은 전압이 도 24의 회로에 구성된 단자 -VO와 +VO간에 공급된다. 이때, 2차전지의 플러스단자(B)와, 충전기의 플러스 전압이 인가되는 외부단자(+VO) 에 공통 전압이 인가되므로, 2차전지의 마이너스 단자(A)에서의 전위는 외부단자(-VO) 의 전위보다 높아진다. 이와 같은 상태에서 도 26에서 충전기로부터의 전압은 단자(+VB) 와 (VO) 사이에 공급된다. 이 경우, 단자(+VB) 와 (-VB) 간의 전위치가 작으므로 N-채널 트랜지스터(269)가 턴 온 되어 C의 전위는 단자(Ve) 의 전위와 동일한 레벨을 유지하게 된다. 따라서, 충전기가 2차전지에 접속되어 있을 경우 이 2차전지의 전압이 낮다하더라도 제어회로의 출력단자(VS) 에서의 전위는 단자(+VB) 에서의 전위와 동일한 값을 유지하게 되어 스위칭 회로 제어가 확실하게 행해진다.When the charging operation is performed by the power supply device, the switching circuit 103 of FIG. 24 is turned on, so that the voltage at the terminal A becomes equal to -V O. When the power supply circuit is discharged, the switching circuit 103 of Fig. 24 is turned off, so that the potential at the terminal A becomes equal to the potential at the terminal -V o . In the circuit of Fig. 26, the voltage of the secondary battery is applied between the terminals + V B and V e . A potential substantially equal to the potential of V e is supplied to the terminal (-V B ) and the N-channel transistor 269 is turned off. As a result, since the output of the output terminal V S is controlled by the voltage of the terminal V IN , it performs the same operation as a normal CMOS inverter. The voltage of the secondary battery is reduced below the allowable minimum voltage of the circuit of Fig. 26 and the signal at the output terminal V S becomes unstable, but when the charging is performed by the main power supply, the circuit performs stable operation. A voltage higher than the voltage of the secondary battery is supplied between the terminals -V O and + V O configured in the circuit of FIG. 24 during charging. At this time, since a common voltage is applied to the positive terminal B of the secondary battery and the external terminal + V O to which the positive voltage of the charger is applied, the potential at the negative terminal A of the secondary battery is the potential at the external terminal -V O ). 26, the voltage from the charger is supplied between the terminals (+ V B ) and (V O ). In this case, since the entire position between the terminals (+ V B ) and (-V B ) is small, the N-channel transistor 269 is turned on so that the potential of C is maintained at the same level as the potential of the terminal V e . Therefore, when the charger is connected to the secondary battery, the potential at the output terminal (V S ) of the control circuit keeps the same value as the potential at the terminal (+ V B ) even if the voltage of the secondary battery is low The switching circuit control is reliably performed.

도 26에서, 2차전지의 전압(+VB와 -VB사이)이 충전기의 전압(+VB와 Ve사이 )보다 작을 경우 인버터 회로(266)는 N-채널 트랜지스터(269)를 턴 온시킨다. 인버터 회로(266)의 스레솔드 전압(역전압)은 P-채널 혹은 N-채널 트랜지스터의 크기에 따라 변화된다. 스레솔드 전압이 제어회로(4)의 최소 동작가능 전압보다 높게 설정되면 전술한 동작이 확실하게 행해진다.26, when the voltage (between + V B and -V B ) of the secondary battery is smaller than the voltage of the charger (between + V B and V e ), the inverter circuit 266 turns the N-channel transistor 269 Turn on. The threshold voltage (reverse voltage) of the inverter circuit 266 changes according to the size of the P-channel or N-channel transistor. When the threshold voltage is set higher than the minimum operable voltage of the control circuit 4, the above-described operation is surely performed.

제어회로의 출력부를 설명의 편의상 CMOS에 기초해서 상술하였으나 기타 다른 요소로도 가능하다는 것은 당연한 것이다. 또한, 통상적인 시스템에 내재되었던 문제점을 해결하기 위한 출력부에 대해 기타 적절한 회로를 이용할 수도 있다.Although the output section of the control circuit has been described above based on CMOS for convenience of explanation, it is obvious that other elements are also possible. Other suitable circuitry may also be used for the output to address the problems inherent in conventional systems.

본 발명의 제2 면의 제4 실시예를 첨부 도면을 참조해서 설명한다.A fourth embodiment of the second aspect of the present invention will be described with reference to the accompanying drawings.

도 27은 본 발명의 제4 실시예에 따른 충/방전 제어회로 블록도이다. 충/방전 제어회로가 전원장치에 구성되는 경우 이 충/방 제어회로는 2차전지에 의해 동작된다. 즉, 2차전지가 전원을 형성할 수 있도록 전원단자(-VB, +VB) 에 접속되기 때문이다.27 is a block diagram of charge / discharge control circuit according to the fourth embodiment of the present invention. When the charge / discharge control circuit is constituted in the power supply device, this charge / discharge control circuit is operated by the secondary battery. That is, the secondary battery is connected to the power supply terminals (-V B and + V B ) so as to form a power source.

전원 전압 분할 수단인 전압 분할 회로(1), 상기 전원 전압 분할 수단의 두 개의 출력전압을 검출하는 전압 검출회로(2, 3), 상기 전압 검출회로(2, 3)의 출력신호에 응답해서 최종 제어신호(VS) 를 출력하는 제어회로(4)가 상기 전원에 병렬 접속되어 있다.A voltage detection circuit (2, 3) for detecting two output voltages of the power supply voltage dividing means, and a voltage detection circuit (2, 3) A control circuit 4 for outputting a control signal V S is connected in parallel to the power source.

전압 검출회로(2)는 과충전 상태 검출용이고, 전압 검출회로(3)는 과방전 상태 검출용이다. 전원으로서의 기능을 수행하는 2차전지의 과충전 상태를 검출하는 과충전 전압 검출회로는 전압 분할 회로(1)와 전압 검출회로(2)로 구성되어 있다. 또한 전원으로서의 기능을 수행하는 2차전지의 과방전 상태를 검출하는 과방전 전압 검출회로는 전압 분할 회로(1)와 전압 검출회로(3)로 구성되어 있다. 본 발명에 있어서, 전압 검출회로의 입력용인 전압 분할 회로를 별도로 구성시킬 수 있다. 도 27는 전압 분할 회로가 각 전압 검출회로에 공통적으로 구성된 충/방전 제어회로의예시도이다. 제어회로(4)는 각 전압 검출회로(2, 3)로부터 2차전지의 과충전/과방전에 대한 신호를 입력받고, 전원장치의 스위칭 회로를 턴 온 및 턴 오프시키기 위한 신호(VS) 를 출력한다.The voltage detection circuit 2 is for overcharge state detection, and the voltage detection circuit 3 is for overdischarge state detection. The overcharge voltage detecting circuit for detecting the overcharged state of the secondary battery that functions as a power supply comprises a voltage divider circuit (1) and a voltage detecting circuit (2). The overdischarge voltage detection circuit for detecting the overdischarge state of the secondary battery that functions as a power supply is composed of the voltage divider circuit 1 and the voltage detection circuit 3. [ In the present invention, the voltage dividing circuit for the input of the voltage detecting circuit can be separately configured. 27 is an exemplary diagram of a charge / discharge control circuit in which a voltage dividing circuit is commonly provided for each voltage detecting circuit. The control circuit 4 receives a signal for overcharge / overdischarge of the secondary battery from each of the voltage detecting circuits 2 and 3 and outputs a signal V S for turning on and off the switching circuit of the power supply device do.

도 28은 전압 검출회로(2, 3)의 비교기 회로로 입력되는 기준 전압을 발생하는 기준 전압회로를 도시하는 회로도이다. 2차전지의 전압은 기준 전압의 양 단자들에 인가된다. 기준 전압회로는 2차전지의 전압변동에 따르지 않는 기준 전압(VR) 을 트랜지스터(201)과 트랜지스터(202) 간 접속점에서 출력하는 회로이다. 트랜지스터(201)는 공핍형 MOS-FET이고, 트랜지스터(202)는 증가형 MOS-FET이다. 트랜지스터(201, 202)는 둘다 N형 트랜지스터이다. 두 트랜지스터의 게이트 전극은 기준전압 출력 단자에 연결된다.28 is a circuit diagram showing a reference voltage circuit for generating a reference voltage input to the comparator circuit of the voltage detection circuits 2 and 3. Fig. The voltage of the secondary battery is applied to both terminals of the reference voltage. The reference voltage circuit is a circuit that outputs a reference voltage (V R ) that does not depend on the voltage fluctuation of the secondary battery at the connection point between the transistor 201 and the transistor 202. The transistor 201 is a depletion type MOS-FET, and the transistor 202 is an increasing type MOS-FET. The transistors 201 and 202 are both N-type transistors. The gate electrodes of the two transistors are connected to the reference voltage output terminal.

또한, 충/방전 제어회로를 형성하는 반도체 IC가 CMOS 회로로 구성되는 경우, 전원에 플러스/마이너스 역접속이 되면, 충/방전 제어회로는 래치 업(latch up) 된다. 래치 업의 경우, 기준 전압회로의 출력을 중간 전위로 실정하기 위해 기준 전압 출력단자(VR) 에 중간 전위 설정수단이 설치된다. 도 28도에 도시한 실시예에서, 전압 분할 회로의 중간 분할 전압 출력(IN2) 이 다이오드(283)를 통해 기준 전압 회로에 인가된다. 중간 분할 전압 출력(IN2) 은 2차전지의 전압 +VB과 -VB사이의 중간점에 설정된다. 따라서 충/방전 제어회로의 래치 업의 경우, 기준 전압 출력은 중간 분할 전압 출력(IN2) 에서 다이오드의 순방향 전압강하인 약 0.6V만큼 감소된다. 이 값은 2차전지 전압의 중간 전압이기 때문에, 전압 검출회로는 제어회로(4)를 통해 스위칭 회로를 턴 오프하는 신호를 출력한다.When the semiconductor IC forming the charge / discharge control circuit is constituted by a CMOS circuit, the charge / discharge control circuit latches up when positive / negative reverse connection is made to the power source. In the case of latch-up, the intermediate potential setting means is provided at the reference voltage output terminal (V R ) to realize the output of the reference voltage circuit at the intermediate potential. In the embodiment shown in FIG. 28, the intermediate divided voltage output IN 2 of the voltage divider circuit is applied to the reference voltage circuit via the diode 283. The intermediate divided voltage output (IN 2 ) is set at the midpoint between the voltages + V B and -V B of the secondary battery. Thus, in the case of the latch-up of the charge / discharge control circuit, the reference voltage output is reduced by approximately 0.6 V, which is the forward voltage drop of the diode at the intermediate split voltage output (IN 2 ). Since this value is an intermediate voltage of the secondary battery voltage, the voltage detection circuit outputs a signal for turning off the switching circuit through the control circuit 4. [

도 28에 도시한 실시예의 경우, 전압 검출회로의 기준 전압회로의 출력을 설정하기 위한 수단이 래치 업에 의한 스위칭 회로의 오기능을 방지하기 위해 제공된다. 래치 업에 의해 스위칭 회로가 턴 오프되면, 제어 불가능 상태를 방지하는 것이 가능하다. 따라서, 제어회로(4)의 출력이 자체적으로 래치 업 될 때 스위칭 회로가 턴 오프되도록 회로를 수정하는 것이 가능하다.In the case of the embodiment shown in Fig. 28, the means for setting the output of the reference voltage circuit of the voltage detection circuit is provided to prevent the malfunction of the switching circuit by latch-up. When the switching circuit is turned off by latch-up, it is possible to prevent an uncontrollable state. Therefore, it is possible to modify the circuit so that the switching circuit is turned off when the output of the control circuit 4 itself latches up.

본 발명은 전원이 역극성 접속상태에 있을 때 래치 업으로 인해 오동작하는 CMOS IC에 대해서 필연적이다.The present invention is inevitable for CMOS ICs that malfunction due to latch-up when the power supply is in the reverse polarity connection state.

도면을 참조하여 발명의 제2 면의 제5 실시예를 설명한다.A fifth embodiment of the second aspect of the invention will be described with reference to the drawings.

도 29는 발명의 제2 면의 제5 실시예에 따른 충방전 제어회로를 도시하는 회로 블록도이다. 도 29에서, 도 30과 같이 외부단자(-VO, +VO), 스위칭 회로(103), 전류 감지 저항기(104), 2차전지(101), 기준 전압회로(106), 트랜지스터(107), 정전류원(108), 캐패시터(109), 풀다운 고 저항기(110)가 구성되어 있다.29 is a circuit block diagram showing a charge / discharge control circuit according to a fifth embodiment of the second aspect of the invention. 29, external terminals (-V O , + V O ), a switching circuit 103, a current sensing resistor 104, a secondary battery 101, a reference voltage circuit 106, a transistor 107 A constant current source 108, a capacitor 109, and a pull down high resistance 110 are formed.

도 30에 도시한 바와 동일하게, 도 29에서, 전류가 식(1)로 주어진 레벨을 초과하면, 비교기(301)의 출력은 "하이"에서 "로우"로 바뀌어 트랜지스터(107)를 턴 오프하고 정전류원(108)에 의해 캐패시터(109)를 충전한다. 캐패시터(109)의 전압이 기준 전압 회로(106)의 전압치(VREF) 를 초과하면, 비교기(292)의 출력은 "하이"에서 "로우"로 변환되어 스위칭 회로(103)는 차단된다. 이때 비교기는 래치 기능을 갖는다. 이에 따라 비교기(292)의 출력은 이러한 상태가 유지되도록 "로우"상태로 유지된다.29, when the current exceeds the level given by Equation (1), the output of the comparator 301 changes from "high" to "low" to turn off the transistor 107 The capacitor 109 is charged by the constant current source 108. When the voltage of the capacitor 109 exceeds the voltage value V REF of the reference voltage circuit 106, the output of the comparator 292 is changed from "high" to "low" so that the switching circuit 103 is cut off. At this time, the comparator has a latch function. So that the output of comparator 292 remains " low " such that this state is maintained.

래치 기능은 비교기(301)의 출력에 의해서 릴리즈 된다.The latch function is released by the output of the comparator 301.

도 31은 래치기능을 가진 비교기(292)를 도시하는 회로도이다. 마이너스 입력 단자(314)에서의 전압이 플러스 입력 단자(313)의 전압을 초과하면, 출력 단자(315)의 출력은 "로우"로 유지된다. 이때 마이너스측의 입력이 "하이" 상태를 유지하는 한, 인버터(317)의 출력은 "하이"상태로 유지된다. 따라서, 플러스 입력 단자의 전압이 어느 정도 변화할지라도, 래치 기능을 가진 비교기(292)의 출력은 "로우"로 래치된다.31 is a circuit diagram showing a comparator 292 having a latch function. When the voltage at the negative input terminal 314 exceeds the voltage at the positive input terminal 313, the output of the output terminal 315 is held at a low level. At this time, the output of the inverter 317 remains in the " high " state as long as the negative input remains in the " high " state. Therefore, the output of the comparator 292 having the latch function is latched to " low " even if the voltage of the plus input terminal changes to some extent.

비디오 테이프 레코더와 같은 전자장비의 부하와의 접속시, 스위칭 회로(103)가 턴 오프되기 때문에 마이너스측에서 비교기(301)의 입력 단자는 부하로 인해 +VO까지 풀 업 되므로, 과전류 상태가 유지된다.The input terminal of the comparator 301 is pulled up to + V O due to the load, so that the overcurrent state is maintained (i.e., the overcurrent state is maintained) when the load of the electronic equipment such as the video tape recorder is turned off. do.

이후, 부하가 제거될 때 풀 다운 고 저항기(110)에 의해 비교기의 마이너스 입력 전압은 "로우"로 감소되어, 비교기(301)의 출력은 "하이"상태로 유지된다. 래치 기능을 가진 비교기(301)의 래치 릴리즈 단자(316)가 "하이"이므로 래치 기능이 구비된 비교기(292)의 출력은 "하이"로 되어 그에 따라 래치를 릴리즈하게 된다.Thereafter, the negative input voltage of the comparator is reduced to " low " by the pull down resistor 110 when the load is removed, so that the output of the comparator 301 remains " high ". Since the latch release terminal 316 of the comparator 301 having the latch function is " high ", the output of the comparator 292 having the latch function becomes " high "

도 29에서, 과전류 검출회로는 외부단자(-VO) 와 스위칭 회로(103)사이에 제공된 과전류 검출저항(104)의 양단자 간 전압을 검출하는 전압 검출기, 전압 검출기의 출력을 시간지연시키는 지연회로와, 지연회로의 출력 전압을 검출하는 래치업 기능이 구비된 전압 검출회로로 구성된다. 전압 검출회로는 기준전압 발생회로(106)와 비교기 회로(301)로 구성된다. 지연회로는 정전류원(108), 캐패시터(109) 및 트랜지스터(107)로 구성된다. 상기 설명에서, 충/방전 제어회로(102)와 과전류 검출회로(105)를 예에 의해 개별적으로 설명한다.29, the overcurrent detecting circuit includes a voltage detector for detecting a voltage between both terminals of the overcurrent detecting resistor 104 provided between the external terminal (-V O ) and the switching circuit 103, a delay for delaying the output of the voltage detector And a voltage detecting circuit provided with a latch up function for detecting an output voltage of the delay circuit. The voltage detection circuit is composed of a reference voltage generation circuit 106 and a comparator circuit 301. The delay circuit is composed of a constant current source 108, a capacitor 109, and a transistor 107. In the above description, the charge / discharge control circuit 102 and the overcurrent detection circuit 105 will be described separately by way of example.

그러나, 충/방전 제어회로는 전술한 실시예에서 설명한 충/방전 회로(102)와 과전류 검출회로(105)를 모두 포함하는 것으로 할 수 있다.However, the charge / discharge control circuit may include both the charge / discharge circuit 102 and the overcurrent detection circuit 105 described in the above embodiment.

도 32는 본 발명의 제3 면의 제1 실시예에 따른 충/방전 제어회로를 도시하는 회로 블록도이다. 충/방전 제어회로가 전원에 적용되는 경우, 충/방전 제어회로는 2차전지를 전원으로 하여 동작한다. 즉, 이 경우 두 개의 2차전지가 전원으로서 전원 단자(-VB, +VB) 에 직렬로 연결된다. 전원전압을 분할하는 전원전압 분할수단인 전압 분할 회로(1)와 전원전압 분할 수단의 출력 전압을 검출하는 전압 검출회로(2)가 전원에 접속되어 있다.32 is a circuit block diagram showing the charge / discharge control circuit according to the first embodiment of the third aspect of the present invention. When the charge / discharge control circuit is applied to the power source, the charge / discharge control circuit operates with the secondary battery as the power source. That is, in this case, two secondary cells are connected in series to the power terminals (-V B , + V B ) as a power source. A voltage dividing circuit 1 as a power supply voltage dividing means for dividing a power supply voltage and a voltage detecting circuit 2 for detecting an output voltage of the power supply voltage dividing means are connected to a power source.

전압검출 회로(2)는 도 34(b)에 도시한 바와 같이, 전원단자(-VB) 용 기준 전압원(43)과, 전압 분할 회로(1)의 출력을 입력으로 하는 비교기(44)로 구성된다. 전원으로 사용되는 2차전지들의 전압의 합을 검출하는 회로는 전압 분할 회로(1)와 전압 검출회로(2)로 구성된다. 전압 검출회로(2)는 전원장치의 스위칭 회로를 턴 온, 턴 오프하는 신호(VS) 를 출력한다.The voltage detection circuit 2 includes a reference voltage source 43 for the power supply terminal -V B and a comparator 44 which receives the output of the voltage divider circuit 1 as input . The circuit for detecting the sum of the voltages of the secondary cells used as the power source is composed of the voltage divider circuit 1 and the voltage detecting circuit 2. [ The voltage detection circuit 2 outputs a signal V S for turning on and off the switching circuit of the power supply device.

본 발명에 따른 충/방전 제어회로는 전압 분할 회로(1)의 분할 전압이 좁은 범위에서 가변되는 단일 반도체 기판에 설치된 IC에 적합하다. 본 발명은 세 개 이상의 2차전지가 서로 직렬로 접속되는 경우에 적용될 수 있음은 당연하다.The charge / discharge control circuit according to the present invention is suitable for an IC provided in a single semiconductor substrate whose divided voltage of the voltage divider circuit 1 is variable within a narrow range. It is natural that the present invention can be applied to a case where three or more secondary batteries are connected to each other in series.

전술한 바와 같이, 2차전지로 형성된 전지들의 전압의 합이 검출됨으로써 각 전지들이 국부적으로 소비되는 상태하에서도 적절한 충/방전 제어가 가능하게 된다. 그 결과, 2차전지의 수명을 연장하는 것이 가능하다.As described above, by detecting the sum of the voltages of the cells formed by the secondary cells, it becomes possible to perform appropriate charge / discharge control even under the condition that each of the cells is locally consumed. As a result, it is possible to extend the service life of the secondary battery.

본 발명의 제3 면의 제2 실시예를 도면을 참고하여 설명한다. 도 33에 도시한 회로에서, 전압 검출회로(3)는 2차전지(6)의 과충전 전압(V1) 을 검출하며, 전압 검출회로(332)는 2차전지(7)의 과충전 전압(V2) 을 검출하고, 제어회로는 출력 신호(VS)를 출력한다. 동시에 2차전지(6)의 전압은 전압 검출회로(2)로 검출되며, 검출전압(V3)은 과충전 전압(V1) 보다 작은 것으로 가정한다. 또한, 동일하게 2차전지(7)의 전압이 전압 검출회로(333)에 의해 검출되며, 검출전압(V4) 은 과충전 전압(V2) 보다 작은 것으로 가정한다. 전압 검출회로(2, 333)의 출력신호는 전압 검출회로(332, 3)의 과충전 검출전압(V2, V1) 의 전압치를 변경하기 위해 전압 검출회로(332, 3)에 입력된다.A second embodiment of the third aspect of the present invention will be described with reference to the drawings. 33, the voltage detection circuit 3 detects the overcharge voltage V 1 of the secondary battery 6 and the voltage detection circuit 332 detects the overcharge voltage V (V 1 ) of the secondary battery 7, 2 ), and the control circuit outputs the output signal V S. At the same time, the voltage of the secondary battery 6 is detected by the voltage detection circuit 2, and it is assumed that the detection voltage V 3 is smaller than the overcharge voltage V 1 . In addition, the same 2 and the voltage of the battery (7) detected by the voltage detection circuit 333, the detection voltage (V 4) is assumed to be smaller than the overcharge voltage (V 2). The output signals of the voltage detection circuits 2 and 333 are input to the voltage detection circuits 332 and 3 to change the voltage values of the overcharge detection voltages V 2 and V 1 of the voltage detection circuits 332 and 3.

구체적으로, 충전기가 외부에서 단자(+VB, -VB) 로 접속되고, 2차전지(6, 7)가 충전될 때 전압 검출회로(3, 332)의 본연의 과충전 검출전압(V1, V2) 는 4.2V이다. 그러나, 예를 들어 2차전지(6)에 장애가 있어 2차전지의 충전 성능이 현저히 저하된 경우, 두 전지(6, 7) 사이의 전압차가 증가되도록 2차전지(7)만이 충전된다. 이것을 피하기 위해 전압 검출회로(2)의 검출전압(V3) 이 약 3.2V로 설정되면, 2차전지(6)의 전압이 3.2V를 초과하지 않는 경우, 전압 검출회로(332)의 검출 전압(V2) 은 4.2V 이하의 값으로 설정되고, 2차전지치 전압이 3.2V를 초과하는 경우, 전압 검출회로(332)의 검출 전압(V2) 은 4.2V의 검출 전압 값으로 설정된다. 설정은 전압 검출회로(2)의 출력신호에 따라서 행해진다.Specifically, when the charger is connected to the terminals (+ V B , -V B ) from the outside and when the secondary batteries 6, 7 are charged, the overcharge detection voltage V 1 , V 2) it is 4.2V. However, for example, when the charging performance of the secondary battery is remarkably deteriorated due to the failure of the secondary battery 6, only the secondary battery 7 is charged so that the voltage difference between the two batteries 6 and 7 is increased. If the voltage of the secondary battery 6 does not exceed 3.2 V when the detection voltage V 3 of the voltage detection circuit 2 is set to about 3.2 V in order to avoid this, (V 2) is a detection voltage (V 2) of the voltage detection circuit 332, if the setting is, the secondary battery voltage exceeds 3.2V exhausted to a value of 4.2V or less is set to a detected voltage value of 4.2V. The setting is performed in accordance with the output signal of the voltage detection circuit 2. [

동일하게, 2차전지(7)의 성능저하는 전압 검출회로(333)의 출력신호에 따라서 감시된다. 2차전지(7)의 전압이 전지의 성능저하로 인해 3.2V를 초과하지 않는 경우, 전압 검출회로(3)의 검출 전압(V1) 은 4.2V 이하의 값으로 설정되고, 2차전지(7)의 전압이 3.2V를 초과하는 경우, 검출 전압(V1) 은 4.2V로 설정된다. 설정은 전압 검출회로(333)이 출력신호에 따라서 실행된다.Likewise, the performance degradation of the secondary battery 7 is monitored in accordance with the output signal of the voltage detection circuit 333. When the voltage of the secondary battery 7 does not exceed 3.2 V due to the deterioration of the performance of the battery, the detection voltage V 1 of the voltage detection circuit 3 is set to a value of 4.2 V or less, 7) exceeds 3.2 V, the detection voltage (V 1 ) is set to 4.2V. The voltage detection circuit 333 performs the setting in accordance with the output signal.

상기 설명에서, 3.2V 및 4.2V의 전압값들이 예로서 사용되었다. 그러나, 이들 값들은 전지 특성에 따르며 여기서 사용된 값에 한정되지 않는 것은 명백하다.In the above description, voltage values of 3.2 V and 4.2 V were used as examples. However, it is apparent that these values depend on the battery characteristics and are not limited to the values used herein.

도 35 및 도 33에 도시한 블럭도를 실현하는 구체적인 회로들이 설명될 것이다. 전압 검출회로(333)의 출력은 저항기(R3)에 병렬로 접속된 트랜지스터(9)의 게이트로 입력된다. 전압 검출회로(3)의 과충전 검출 전압치(V1) 는 트랜지스터(9)를 턴 온, 오프함으로써 변경된다.Specific circuits for realizing the block diagrams shown in Figs. 35 and 33 will be described. The output of the voltage detection circuit 333 is input to the gate of the transistor 9 connected in parallel to the resistor R 3 . The overcharge detection voltage value V 1 of the voltage detection circuit 3 is changed by turning the transistor 9 on and off.

동일하게, 전압 검출회로(2)의 출력은 2차전지(7)에 병렬로 접속된 저항기에 병렬로 접속된 트랜지스터(10)를 턴 온, 오프하여 전압 검출회로(332)의 과충전 검출전압(V2) 를 변경하는 데 사용된다.Similarly, the output of the voltage detection circuit 2 turns on and off the transistor 10 connected in parallel to the resistor connected in parallel to the secondary battery 7 to detect the overcharge detection voltage ( V 2 ).

도 36은 본 발명에 따른 충/방전 제어회로와 충전가능한 유형의 전원장치를 도시하는 블럭도이다. 2차전지(101), 2차전지(101)의 전압을 검출하는 전압 검출회로(2) 및 스위칭 회로(5)의 임피던스를 제어하는 제어회로(4)가 외부단자(+V, -V)에 병렬로 접속되어 있다. 전기적 제어에 따라서 2차전지(101)와 외부단자가 전기적으로 접속이 되도록 2차전지(101)와 외부단자(-V) 사이에 스위칭 회로(5)가 직렬접속된다. 제어회로(4)는 전압 검출회로의 출력을 수신하고, 논리적으로 처리하며, 스위칭 회로(5)를 턴 온, 오프하는 신호를 출력한다.36 is a block diagram showing the charge / discharge control circuit and the chargeable type power supply device according to the present invention. The voltage detection circuit 2 for detecting the voltage of the secondary battery 101 and the secondary battery 101 and the control circuit 4 for controlling the impedance of the switching circuit 5 are connected to the external terminals + Respectively. The switching circuit 5 is connected in series between the secondary battery 101 and the external terminal -V so that the secondary battery 101 and the external terminal are electrically connected according to the electrical control. The control circuit 4 receives the output of the voltage detection circuit, logically processes it, and outputs a signal for turning the switching circuit 5 on and off.

예를 들어, 2차전지(101)를 충전하기 위해 외부단자에 전원이 연결되는 경우, 2차전지(101)의 전압이 2차전지(101)의 과충전 전압레벨을 초과하면, 제어회로(4)로 입력되도록 전압 검출회로(2)의 신호가 반전된다. 제어회로(4)는 충전을 중지하도록 스위칭 회로(5)를 턴 오프하는 신호를 송출한다. 역으로, 전원을 소비하는 비디오 카메라와 같은 전기장비가 외부단자(+V, -V)에 연결되고, 2차전지(101)에서 전기장비로 전원이 공급되는 경우, 2차전지(101)의 전압이 과방전 전압레벨보다 낮으면, 전압 검출회로(2)의 신호는 정규 전압 범위와는 반대의 신호로 반전된다. 그러면, 제어회로(4)는 방전을 중지하기 위해 스위칭 회로(5)를 턴 오프하는 신호를 출력한다. "정규 전압 범위"란 과충전 상태와 과방전 상태 사이의 중간 상태를 의미한다.When the voltage of the secondary battery 101 exceeds the overcharge voltage level of the secondary battery 101 when the power is connected to the external terminal for charging the secondary battery 101, The signal of the voltage detection circuit 2 is inverted. The control circuit 4 sends out a signal to turn off the switching circuit 5 to stop charging. Conversely, when an electric device such as a video camera consuming power is connected to external terminals (+ V, -V) and power is supplied from the secondary battery 101 to the electric equipment, When the voltage is lower than the over-discharge voltage level, the signal of the voltage detection circuit 2 is inverted to a signal opposite to the normal voltage range. Then, the control circuit 4 outputs a signal to turn off the switching circuit 5 to stop discharging. &Quot; Regular voltage range " means an intermediate state between an overcharged state and an overdischarged state.

전술한 충/방전 제어회로에서, 전압 검출회로(2), 제어회로(4) 및 스위칭 회로(5)는 단일 기판 상에 배치된 반도체 IC로 형성될 수 있다.In the above charge / discharge control circuit, the voltage detection circuit 2, the control circuit 4 and the switching circuit 5 may be formed of a semiconductor IC disposed on a single substrate.

도 38는 본 발명의 실시예에 따른 충/방전 제어회로에 사용된 스위칭 회로를 도시하는 회로도이다. 스위칭 회로는 2차전지의 외부단자(-V)와 마이너스 단자(384) 사이에 형성된다. 스위칭 회로의 외부 단자(-V)와 마이너스 단자(384) 사이에는 N형 절연 게이트 전계효과 트랜지스터(이후, N형 MISFET라 함)가 설치된다. 2차전지의 외부단자 -V/마이너스 단자(384)와 N형 MISFET(381)의 기판 사이에는 N형 MISFET(382)와 N형 MISFET(383)가 설치된다. 세 개의 N형 MISFET의 게이트 전극(381G, 382G, 383G)은 제어회로에 의해 제어된다.38 is a circuit diagram showing a switching circuit used in the charge / discharge control circuit according to the embodiment of the present invention. The switching circuit is formed between the external terminal (-V) and the negative terminal 384 of the secondary battery. An N-type insulated gate field effect transistor (hereinafter referred to as an N-type MISFET) is provided between the external terminal (-V) and the negative terminal 384 of the switching circuit. An N-type MISFET 382 and an N-type MISFET 383 are provided between the external terminal -V / minus terminal 384 of the secondary battery and the substrate of the N-type MISFET 381. The gate electrodes 381G, 382G, and 383G of the three N-type MISFETs are controlled by a control circuit.

예를 들면, 전원이 2차전지를 충전하기 위해 외부단자에 연결되는 경우, 트랜지스터(381, 382)는 턴 온되고, 트랜지스터(383)는 턴 오프된다. 과충전 상태하에서, 스위칭 회로를 턴 오프하는 신호가 제어회로에 의해서 출력되도록 전압 검출회로의 출력이 반전된다. 즉, 트랜지스터(381, 383)는 턴 오프 되고, 트랜지스터(382)는 턴 온 상태를 유지한다.For example, when the power source is connected to an external terminal to charge a secondary battery, transistors 381 and 382 are turned on and transistor 383 is turned off. The output of the voltage detection circuit is inverted so that a signal for turning off the switching circuit is outputted by the control circuit under an overcharge state. That is, the transistors 381 and 383 are turned off, and the transistor 382 is kept turned on.

비디오 카메라 등과 같은 휴대장비가 2차전지로부터 휴대장비로 전원이 공급되도록 외부 단자에 연결되는 경우, 도 38에 도시한 스위칭 회로는 턴 온 되도록 제어된다. 트렌지스터(381, 383)는 턴 온 되나, 트랜지스터(382)는 턴 오프된다. 과방전 상태 하에서 전압 검출회로의 출력 신호는 반전되고 스위칭 회로를 턴 오프하는 신호가 제어 회로로부터 공급된다. 즉, 트랜지스터(381, 382)는 턴 오프되나, 트랜지스터(383)는 턴 온 상태를 유지한다.When a portable device such as a video camera is connected to an external terminal to supply power to the portable device from the secondary battery, the switching circuit shown in Fig. 38 is controlled to turn on. Transistors 381 and 383 are turned on, but transistor 382 is turned off. Under the over-discharge condition, the output signal of the voltage detection circuit is inverted and a signal for turning off the switching circuit is supplied from the control circuit. That is, the transistors 381 and 382 are turned off, but the transistor 383 remains turned on.

정규 상태 하에서, 시스템이 충전상태 또는 방전상태에 있는지를 검출하기위하여, 외부단자(-V)의 전압과 2차전지의 마이너스 단자(384)가 서로 비교된다. 충전상태와 방전상태가 검출되며 제어회로에 의해서 트랜지스터(382, 383)의 임피던스가 제어된다. 즉, 제어회로는 방전/충전을 검출하는 기능을 가진다.Under normal conditions, the voltage of the external terminal -V and the negative terminal 384 of the secondary battery are compared with each other to detect whether the system is in a charged state or a discharged state. The charging state and the discharging state are detected, and the impedance of the transistors 382 and 383 is controlled by the control circuit. That is, the control circuit has a function of detecting discharging / charging.

도 38와 관련하여 기술한 스위칭 회로에서, 전류가 흐르는 트랜지스터의 수는 하나(트랜지스터(381)만)이다. 따라서, 일반적으로, 대전류 구동능력을 가진 트랜지스터는 스위칭 회로를 통한 전압 강하를 줄이기 위해 종래의 구성요소의 반으로 구성된다. 본 발명에 따라 방전/충전을 제어하는 IC의 스위칭 회로의 각각의 트랜지스터(382, 383)는 전류 구동 트랜지스터(381)의 기판을 외부단자와 2차전지의 마이너스 단자 중 한 단자에 선택적으로 연결하는 스위칭 트랜지스터이다. 따라서 기판 전위를 스위칭하는 트랜치스터(382, 383)의 소전류 구동능력으로 충분하다. 통상, 트랜지스터(381)의 전류 구동능력은 수 암페어를 필요로 하는 반면에, 트랜지스터(382, 383)의 전류 구동능력은 트랜지스터(381)의 1000분의 1이다. 회로가 IC로 형성되는 경우, 트랜지스터(382, 383)의 면적은 무시할 수 있을 정도로 작다.In the switching circuit described in connection with Fig. 38, the number of transistors through which current flows is one (transistor 381 only). Thus, in general, a transistor with high current driving capability is composed of half of the conventional components to reduce the voltage drop through the switching circuit. Each of the transistors 382 and 383 of the switching circuit of the IC for controlling discharging / charging according to the present invention selectively connects the substrate of the current driving transistor 381 to one of the negative terminal of the secondary battery and the external terminal Switching transistors. Therefore, the small current driving capability of the trenches 382 and 383 for switching the substrate potential is sufficient. Typically, the current drive capability of transistor 381 requires several amperes, while the current drive capability of transistors 382 and 383 is one thousandth of that of transistor 381. When the circuit is formed of an IC, the area of the transistors 382 and 383 is negligibly small.

상기한 바와 같이, 도 38에 도시한 스위칭 회로로 종래 시스템의 약 2배까지 전류 구동 트랜지스터의 전류 구동능력을 증대시키는 것이 가능하다. 따라서, 종래 시스템의 약 반까지 소전류 구동용 트래지스터의 면적을 축소하는 것이 가능하다. 이는 회로의 콤팩트화를 용이하게 하며, 각 트랜지스터의 기판 전위는 N웰에 의해 전기적으로 분리된다. 따라서, 동일 반도체 기판 상에 트랜지스터를 설치하는 것이 용이하다. 그러나, 트랜지스터들이 별개의 트랜지스터들로 구성되었을지라도 트랜지스터(381, 382, 383)는 동일하게 동작한다.As described above, with the switching circuit shown in Fig. 38, it is possible to increase the current driving capability of the current driving transistor up to about twice the conventional system. Therefore, it is possible to reduce the area of the transistor for driving the small current by about half of the conventional system. This facilitates circuit compacting, and the substrate potential of each transistor is electrically isolated by an N well. Therefore, it is easy to provide a transistor on the same semiconductor substrate. However, the transistors 381, 382, and 383 operate identically, although the transistors are composed of discrete transistors.

도 39는 본 발명에 따른 충/방전 제어회로용 트랜지스터를 도시하는 단면도이다. 트랜지스터는 실리콘 기판(391)의 절연막(392) 위에 놓여진 단결정 실리콘막(393, 394, 395)으로 형성된다. 통상, 절연막 위에 형성된 단결정 실리콘막을 가진 기판을 SOI 기판이라고 한다. 도 39에 도시한 바와 같은 단면을 가진 트랜지스터를 형성하기 위해 SIP 기판이 사용된다. 즉, 채널 형성 영역(394)의 양측 위에 N형 소스 영역(393)과 N형 드레인 영역(395)이 배치되고, 채널 형성 영역(394) 상에 게이트 절연막(396)을 통해 게이트 전극(397)이 배치된다. 도 39에 도시한 바와 같은 트랜지스터의 구조를 가짐에 따라, 트랜지스터의 기판의 일부인 채널 형성 영역(394)의 전위는 동일 기판 상에 형성된 트랜지스터와는 전기적으로 무관하게 형성된다. 즉, 스위칭 회로를 가진 충/방전 제어회로용 IC가 용이하게 제조되도록 트랜지스터들의 기판 전위는 서로 전기적으로 분리된다.39 is a sectional view showing a transistor for charge / discharge control circuit according to the present invention. The transistor is formed of the single crystal silicon films 393, 394, and 395 placed on the insulating film 392 of the silicon substrate 391. In general, a substrate having a monocrystalline silicon film formed on an insulating film is referred to as an SOI substrate. An SIP substrate is used to form a transistor having a cross section as shown in Fig. An N type source region 393 and an N type drain region 395 are disposed on both sides of the channel forming region 394 and the gate electrode 397 is formed on the channel forming region 394 through the gate insulating film 396. [ . 39, the potential of the channel forming region 394, which is a part of the substrate of the transistor, is formed to be electrically independent of the transistor formed on the same substrate. That is, the substrate potentials of the transistors are electrically separated from each other so that ICs for charge / discharge control circuits having switching circuits can be easily manufactured.

도 40은 기판인 채널 형성 영역의 전위가 소스영역의 전위와 동일한 트랜지스터를 도시하는 평면도이다. N형 소스 영역(403), 드레인 영역(402), 이들 영역(402, 403) 사이의 채널 형성 영역은 절연막 위에 형성된 단결정 반도체 막(401) 내에 형성되고, 게이트 절연막을 통과하여 채널 형성 영역 위에는 게이트 전극(407)이 배치된다. 소스 영역(403)의 일부에 P형 소스 영역(404)이 형성되므로, 소스 영역(403)의 전위는 소스전극(405)에 의해 채널 형성 영역과 동일한 전위로 유지된다.40 is a plan view showing a transistor in which the potential of the channel forming region which is the substrate is the same as the potential of the source region. The N-type source region 403, the drain region 402 and the channel forming region between these regions 402 and 403 are formed in the single crystal semiconductor film 401 formed on the insulating film, An electrode 407 is disposed. The P-type source region 404 is formed in a part of the source region 403 so that the potential of the source region 403 is maintained at the same potential as the channel forming region by the source electrode 405. [

도 41은 도 40의 A-A' 선에서의 단면도이다. 단결정 반도체 막(401)은 절연막(418)을 통해 실리콘 기판(411) 상에 설치된다. 단결정 실리콘 반도체 막(401)에는 P형 소스 영역(414), P형 채널 형성 영역(419) 및 N형 드레인 영역(412)이 형성된다. 게이트 전극(417)은 게이트 절연막(413)을 통해 채널 형성 영역(419) 위에 제공된다. P형 소스 영역(414)과 N형 소스 영역은 소스 전극(415)에 연결된다. N형 드레인 영역(412)은 드레인 전극(416)에 연결된다.41 is a cross-sectional view taken along the line A-A 'in FIG. The single crystal semiconductor film 401 is provided on the silicon substrate 411 through the insulating film 418. [ A P-type source region 414, a P-type channel formation region 419, and an N-type drain region 412 are formed in the single crystal silicon semiconductor film 401. The gate electrode 417 is provided over the channel forming region 419 through the gate insulating film 413. [ The P-type source region 414 and the N-type source region are connected to the source electrode 415. The N-type drain region 412 is connected to the drain electrode 416.

도 42는 본 발명에 따른 충/방전 제어회로의 스위칭 회로를 도시하는 회로도이며, 이 스위칭 회로는 도 41에 도시한 바와 같이 트랜지스터형 MISFET로 구성된다. SOI 기판을 사용한 N형 MISFET(421, 422)는 외부단자(-V)와 2차전지의 마이너스단자(420) 사이에 직렬로 연결된다. 트랜지스터(421, 422)의 기판들은 각각 외부단자와 2차전지의 단자와 동일 전위를 유지하도록 연결된다. SOI 기판을 사용함으로써 기판들의 각각의 전위를 상이한 레벨들로 설정하는 것이 가능하다.FIG. 42 is a circuit diagram showing a switching circuit of the charge / discharge control circuit according to the present invention. This switching circuit is composed of a transistor-type MISFET as shown in FIG. The N type MISFETs 421 and 422 using the SOI substrate are connected in series between the external terminal -V and the negative terminal 420 of the secondary battery. The substrates of the transistors 421 and 422 are connected to maintain the same potential as the external terminal and the terminal of the secondary battery, respectively. By using an SOI substrate it is possible to set the respective potentials of the substrates to different levels.

전술한 바와 같이, 본 발명에 의해 스위칭 회로가 동일 기판 위에 배치된 충/방전 제어회로가 구현된다.As described above, the charge / discharge control circuit in which the switching circuit is disposed on the same substrate is realized by the present invention.

본 발명에 따른 충/방전 제어회로에서, 소비 전류 감소 스위칭 소자가 충/방전 제어회로에 내장된 과충전/과방전 검출회로용의 전압 분할 저항기들에 설치된 구조에 의해 소비 전류를 줄이는 것이 가능하다. 또한, 충/방전 제어회로, 2차전지 및 스위칭 회로에 의해 전원장치를 제공하는 것이 가능하다.In the charge / discharge control circuit according to the present invention, it is possible to reduce the current consumption by the structure in which the current consumption reduction switching element is provided in the voltage division resistors for the overcharge / over discharge detection circuit incorporated in the charge / discharge control circuit. It is also possible to provide a power supply device by a charge / discharge control circuit, a secondary battery, and a switching circuit.

과충전 검출회로의 에러 증폭기에 흐르는 소비 전류가 과방전 상태에서 차단됨으로, 방전 상태에서 전지의 전력소비를 억제하는 것과 전지의 성능저하를 방지하는 것이 가능하다.The consumption current flowing to the error amplifier of the overcharge detection circuit is cut off in the overdischarge state, so that it is possible to prevent the power consumption of the battery in the discharge state and the deterioration of the performance of the battery.

또한, 과충전 검출회로의 에러 증폭기에 흐르는 소비 전류가 차단되기 때문에, 방전상태에서 전지의 전력소비를 억제하는 것과, 전지의 성능저하를 방지하는 것이 가능하다.In addition, since the consumption current flowing in the error amplifier of the overcharge detection circuit is cut off, it is possible to suppress the power consumption of the battery in the discharge state and to prevent the deterioration of the performance of the battery.

다수의 비교기 회로들이 집적되기 때문에, IC 칩의 크기와 소비전류를 줄이고, 낮은 제조단가로 고성능의 전지 충/방전 제어회로를 만들 수 있다.Since a large number of comparator circuits are integrated, it is possible to reduce the size and current consumption of the IC chip, and to produce a high performance battery charge / discharge control circuit with a low manufacturing cost.

또한, 전류소비가 억제될 수 있도록 내장된 2차전지의 전지들 사이의 전압을 검출하기 위해 전류 차단 트랜지스터가 버피회로와 직렬로 연결된다. 특히, 2차전지의 능력이 급격히 저하되는 방전상태에서 소비전류를 절약하는 것이 가능하다. 더 나아가, 전류 차단 트랜지스터를 삽입함으로써, 버퍼회로의 출력단자인 접속된 전지 전압 검출 단자에, 과충전/과방전 및 정상 상태들을 나타내는 신호를 출력하는 것이 가능하다.Further, a current blocking transistor is connected in series with the buffy circuit so as to detect the voltage between the cells of the built-in secondary battery so that current consumption can be suppressed. Particularly, it is possible to save the consumption current in a discharge state in which the capacity of the secondary battery is rapidly lowered. Furthermore, by inserting the current blocking transistor, it is possible to output a signal indicating overcharge / overdischarge and steady states to the connected battery voltage detecting terminal which is the output terminal of the buffer circuit.

또한, 과방전을 검출하는 기준 전압원이, 내장된 2차전지의 과충전 검출에 공통으로 사용되는 구조이므로, 낮은 제조단가로 시스템을 제조하기 위해 충/방전 제어회로의 구성요소 수를 줄이는 것과, 동일 방법으로 충/방전 제어회로를 통해 소비전류를 줄임으로써 충전가능한 전원장치의 수명을 증대하는 것이 가능하다.In addition, since the reference voltage source for detecting overdischarge is commonly used for overcharge detection of a built-in secondary battery, it is necessary to reduce the number of components of the charge / discharge control circuit to manufacture a system with a low manufacturing cost, It is possible to increase the lifetime of the rechargeable power supply device by reducing the current consumption through the charge / discharge control circuit.

또한, 2차전지의 전압을 검출하는 전압 분할 저항기들 과방전 전압 검출 및 과충전 검출에 공통으로 사용되는 구조이므로, 2차전지에 병렬 접속되는 회로의 수가 축소되고 그에 따라 전류소비가 억제된다. 또한 충/방전 제어회로를 흐르는 전류소비가 감소되는데, 이에 따라 2차전지의 수명이 증대된다. 또한, 전압 분할 저항기들이 과충전과 과방전용으로 공통으로 사용되기 때문에, 충/방전 제어회로가집적되면 낮은 제조단자로 칩을 콤팩트하게 제조하는 것이 가능하다.Further, since the voltage division resistors for detecting the voltage of the secondary battery are commonly used for the over discharge voltage detection and the overcharge detection, the number of circuits connected in parallel to the secondary battery is reduced and the current consumption is thereby suppressed. Also, the current consumption flowing through the charge / discharge control circuit is reduced, thereby increasing the service life of the secondary battery. Furthermore, since the voltage division resistors are commonly used for overcharge and overdrive, it is possible to manufacture the chip compactly with a low manufacturing terminal when the charge / discharge control circuit is integrated.

전술한 바와 같이, 충/방전 제어회로에서, 전압 검출 회로가 과충전 또는 과방전을 검출하는 즉시, 그 검출신호는 피드팩되고 과충전 또는 과방전 레벨이 과충전 또는 과방전을 검출할 수 있도록 재설정된다. 이에 따라 오기능을 없앨수 있다. 또한, 재설정 후 2차전지와 충전 전원 간에 스위칭 회로가 스위칭됨으로써, 스위칭 회로의 임피던스 변화로 인해 2차전지의 전압변화로 인한 전압 검출 회로의 불안정한 발진이 피해진다.As described above, in the charge / discharge control circuit, immediately after the voltage detection circuit detects the overcharge or overdischarge, the detection signal is reset to be feed-packed and the overcharge or over-discharge level can detect overcharge or over discharge. This function can be eliminated. Further, since the switching circuit is switched between the secondary battery and the charging power source after the resetting, unstable oscillation of the voltage detecting circuit due to the voltage change of the secondary battery due to the impedance change of the switching circuit is avoided.

내장된 과충전/과방전 회로와 제어회로 사이에 지연회로 개재되는 구조를 가짐으로써, 검출 동작 중에 오기능을 피할 수 있다. 또한, 2차전지의 초기 접속 단계 동안에 오기능을 방지할 수 있다. 충/방전 제어회로, 2차전지, 스위칭 회로에 의해, 동작이 안정한 전원장치가 구현된다.By having a structure in which a delay circuit is interposed between the built-in overcharge / over-discharge circuit and the control circuit, the malfunction can be avoided during the detection operation. Further, it is possible to prevent the malfunction during the initial connection step of the secondary battery. A charge / discharge control circuit, a secondary battery, and a switching circuit realize a power supply device with stable operation.

전원장치의 외부단자 전압은 충/방전 제어회로로 공급된다. 충/방전 제어회로의 전원이 되는 2차전지의 전압이 충/방전 제어회로의 최소 동작가능 전압 이하 일지라도, 충전기가 접속되어 있으면 스위칭 회로를 제어하는 것이 가능하다. 따라서, 2차전지의 전압과 무관하게 포지티브 충전가능한 전원장치를 제공할 수 있다.The external terminal voltage of the power supply is supplied to the charge / discharge control circuit. It is possible to control the switching circuit when the charger is connected even if the voltage of the secondary battery that is the power source of the charge / discharge control circuit is equal to or less than the minimum operable voltage of the charge / discharge control circuit. Therefore, it is possible to provide a power supply device capable of positively charging regardless of the voltage of the secondary battery.

전술한 바와 같이, 본 발명에 따른, CMOSIC로 구성된 충/방전 제어회로에서, 정상 접속과는 반대의 역전압이 충/방전 제어회로에 인가될 때, 제어회로의 출력은 2차전지의 제한되지 않은 동작을 방지하도록 스위칭 회로를 턴 오프한다.As described above, in the charge / discharge control circuit composed of the CMOS IC according to the present invention, when a reverse voltage opposite to the normal connection is applied to the charge / discharge control circuit, the output of the control circuit is not limited The switching circuit is turned off so as to prevent unauthorized operation.

또한, 본 발명에 따른 충/방전 제어회로의 과전류 검출회로에 래치 기능이 제공된다. 따라서 과전류 검출 간 발진 현상을 피할 수가 있다.Further, the overcurrent detection circuit of the charge / discharge control circuit according to the present invention is provided with a latch function. Therefore, the oscillation phenomenon between the overcurrent detection can be avoided.

본 발명에 따른 충/방전 제어회로에서, 전압 분할 저항기와 전압 검출회로는 직렬 연결된 두 개 이상의 2차전지의 합이 인가되는 단자들 사이에 설치된다. 따라서 긴 수명을 가진 전원장치를 제공하는 것이 가능하다.In the charging / discharging control circuit according to the present invention, the voltage dividing resistor and the voltage detecting circuit are installed between the terminals to which a sum of two or more secondary batteries connected in series is applied. It is therefore possible to provide a power supply having a long service life.

2 차 전지가 서로 직렬 연결되고 충전이 행해지는 경우, 2차전지들 중 하나가 충전 특성을 현저히 저하하는 결함 또는 사고가 있을지라도 정상 전지만이 충전됨으로써 두 셀 간의 전압차가 억제된다.When the secondary battery is connected in series and charging is performed, only the normal battery is charged even if there is a defect or accident that one of the secondary batteries significantly degrades the charging characteristic, thereby suppressing the voltage difference between the two cells.

또한, 본 발명에 따른 충/방전 제어회로와 충전가능 전원장치가 스위칭 회로를 포함하는 집적된 구성요소로 구성됨으로써 다음에 열거되는 잇점을 가진다.Further, the charge / discharge control circuit and the chargeable power supply device according to the present invention have the following advantages by being constituted by an integrated component including a switching circuit.

(1) 조립 제조단가의 절감(1) Reduction of assembly manufacturing cost

(2) 크기의 콤팩트화(2) Compact size

(3) 시스템으로서의 신뢰성 증대(3) Increasing reliability as a system

본 발명의 각종 변형 및 수정은 본 발명의 사상 및 범위를 벗어나지 않고 행해질 수 있다. 또한, 본 발명에 따른 전술한 실시예들은 예시 목적으로 제공되었으며, 첨부된 청구범위에 정한 발명을 제어하는 것은 아니다.Various modifications and alterations of the present invention can be made without departing from the spirit and scope of the present invention. Furthermore, the above-described embodiments according to the present invention are provided for illustrative purposes and do not control the invention defined in the appended claims.

Claims (4)

충/방전 제어회로에 있어서,In the charge / discharge control circuit, 전원 전압을 분할하는 전압 분할 수단;Voltage dividing means for dividing the power supply voltage; 상기 전압 분할 수단으로부터 분할된 전압 출력 레벨을 검출하는 과충전 전압 검출 수단 및 과방전 전압 검출수단;Over-discharge voltage detecting means and over-discharge voltage detecting means for detecting a voltage output level divided from the voltage dividing means; 상기 과충전 전압 검출 수단 및 상기 과방전 전압 검출 수단으로부터 신호를 수신하여 처리하고, 전원의 충/방전을 제어하는 신호를 출력하는 제어수단; 및Control means for receiving and processing signals from the overcharge voltage detecting means and the overdischarge voltage detecting means and outputting a signal for controlling charging / discharging of the power supply; And 직렬 접속된 상기 전압 분할 수단을 활성화시키는(activating) 활성화 수단을 포함하는 것을 특징으로 하는 충/방전 제어회로.And activating means for activating said voltage dividing means connected in series. 스위칭 온 수단을 통해 외부 전원 단자에 접속된 2차전지와 상기 스위칭 온 수단을 제어하기 위해 상기 2차전지에 병렬로 접속된 충/방전 제어회로를 구비한 충전 가능한 전원장치에 있어서, 상기 충/방전 제어회로는,And a charge / discharge control circuit connected in parallel to the secondary battery for controlling the switching-on means, the charge / discharge control circuit comprising: a charge / The discharge control circuit includes: 전원 전압을 분할하는 전압 분할 수단;Voltage dividing means for dividing the power supply voltage; 상기 전압 분할 수단으로부터 분할된 전압 출력을 검출하는 과충전 전압 검출 수단 및 과방전 전압 검출 수단;Over-discharge voltage detecting means and over-discharge voltage detecting means for detecting a voltage output divided from the voltage dividing means; 상기 과충전 전압 검출 수단 및 상기 과방전 전압 검출 수단으로부터 신호를 수신하여 처리하고, 전원의 충/방전을 제어하는 신호를 출력하는 제어수단, 및Control means for receiving and processing signals from the overcharge voltage detecting means and the overdischarge voltage detecting means and outputting a signal for controlling charging / discharging of the power supply, 직렬로 접속된 상기 전압 분할 수단을 활성화시키는 활성화 수단을 포함하는것을 특징으로 하는 충전가능한 전원장치.And activating means for activating said voltage dividing means connected in series. 충/방전 제어회로에 있어서,In the charge / discharge control circuit, 전원 전압을 분할하는 전압 분할 수단;Voltage dividing means for dividing the power supply voltage; 상기 전압 분할 수단으로부터 분할된 전압 출력 레벨을 검출하는 과충전 전압 검출수단 및 과방전 전압 검출수단; 및Over-discharge voltage detecting means and over-discharge voltage detecting means for detecting a voltage output level divided from the voltage dividing means; And 상기 과충전 전압 검출 수단 및 상기 과방전 전압 검출 수단으로부터 신호를 수신하여 처리하고, 전원의 충/방전을 제어하는 신호를 출력하는 제어수단을 구비하는 것을 특징으로 하는 충/방전 제어회로.And control means for receiving and processing signals from said overcharge voltage detection means and said over discharge voltage detection means and outputting a signal for controlling charge / discharge of power supply. 스위칭 온 수단을 통해 외부 전원 단자에 접속된 2차전지와, 상기 스위칭 온 수단을 제어하기 위해 상기 2차전지에 병렬로 접속된 충/방전 제어회로를 가진 충전가능한 전원장치에 있어서, 상기 충/방전 제어회로는,A secondary battery connected to an external power supply terminal through a switching on means and a charge / discharge control circuit connected in parallel to the secondary battery for controlling the switching on means, The discharge control circuit includes: 상기 2차전지의 전압을 분할하는 전압 분할 수단;Voltage dividing means for dividing the voltage of the secondary battery; 상기 전압 분할 수단으로부터 분할된 전압 출력 레벨을 검출하는 과충전 전압 검출 수단 및 과방전 전압 검출 수단;Over-discharge voltage detecting means and over-discharge voltage detecting means for detecting a voltage output level divided from the voltage dividing means; 상기 과충전 전압 검출 수단 및 상기 과방전 전압 검출 수단으로부터 신호를 수신하여 처리하고, 상기 스위치 온 수단을 제어하는 제어수단을 포함하는 것을 특징으로 하는 충전가능한 전원장치.And control means for receiving and processing a signal from the overcharge voltage detecting means and the overdischarge voltage detecting means and controlling the switch-on means.
KR1019930025015A 1992-11-24 1993-11-23 Charge/discharge control circuit and chargeable electric power source apparatus KR100352399B1 (en)

Priority Applications (10)

Application Number Priority Date Filing Date Title
KR1020010079263A KR100352401B1 (en) 1992-11-24 2001-12-14 Charge/discharge control circuit and chargeable electric power source apparatus
KR1020010079266A KR100352404B1 (en) 1992-11-24 2001-12-14 Charge/discharge control circuit and chargeable electric power source apparatus
KR1020010079264A KR100352402B1 (en) 1992-11-24 2001-12-14 Charge/discharge control circuit and chargeable electric power source apparatus
KR1020010079271A KR100352409B1 (en) 1992-11-24 2001-12-14 Charge/discharge control circuit and chargeable electric power source apparatus
KR1020010079262A KR100352400B1 (en) 1992-11-24 2001-12-14 Charge/discharge control circuit and chargeable electric power source apparatus
KR1020010079268A KR100352406B1 (en) 1992-11-24 2001-12-14 Charge/discharge control circuit and chargeable electric power source apparatus
KR1020010079267A KR100352405B1 (en) 1992-11-24 2001-12-14 Charge/discharge control circuit and chargeable electric power source apparatus
KR1020010079265A KR100352403B1 (en) 1992-11-24 2001-12-14 Charge/discharge control circuit and chargeable electric power source apparatus
KR1020010079270A KR100352408B1 (en) 1992-11-24 2001-12-14 Charge/discharge control circuit and chargeable electric power source apparatus
KR1020010079269A KR100352407B1 (en) 1992-11-24 2001-12-14 Charge/discharge control circuit and chargeable electric power source apparatus

Applications Claiming Priority (36)

Application Number Priority Date Filing Date Title
JP31351592 1992-11-24
JP92-313515 1992-11-24
JP356193 1993-01-12
JP93-3561 1993-01-12
JP5111093 1993-03-11
JP93-51110 1993-03-11
JP93-52476 1993-03-12
JP5247693 1993-03-12
JP5620893 1993-03-16
JP93-56208 1993-03-16
JP5756493 1993-03-17
JP93-57564 1993-03-17
JP93-57563 1993-03-17
JP5756393 1993-03-17
JP93-62260 1993-03-22
JP6226093 1993-03-22
JP6225993 1993-03-22
JP93-62259 1993-03-22
JP6575893 1993-03-24
JP93-65758 1993-03-24
JP93-67132 1993-03-25
JP6713293 1993-03-25
JP9467793 1993-04-21
JP93-94677 1993-04-21
JP12019893 1993-05-21
JP93-120198 1993-05-21
JP12623893 1993-05-27
JP93-126238 1993-05-27
JP93-220279 1993-09-03
JP22027993 1993-09-03
JP22364793 1993-09-08
JP93-223647 1993-09-08
JP22418693 1993-09-09
JP93-224186 1993-09-09
JP93-261285 1993-10-19
JP26128593 1993-10-19

Related Child Applications (10)

Application Number Title Priority Date Filing Date
KR1020010079264A Division KR100352402B1 (en) 1992-11-24 2001-12-14 Charge/discharge control circuit and chargeable electric power source apparatus
KR1020010079268A Division KR100352406B1 (en) 1992-11-24 2001-12-14 Charge/discharge control circuit and chargeable electric power source apparatus
KR1020010079270A Division KR100352408B1 (en) 1992-11-24 2001-12-14 Charge/discharge control circuit and chargeable electric power source apparatus
KR1020010079266A Division KR100352404B1 (en) 1992-11-24 2001-12-14 Charge/discharge control circuit and chargeable electric power source apparatus
KR1020010079262A Division KR100352400B1 (en) 1992-11-24 2001-12-14 Charge/discharge control circuit and chargeable electric power source apparatus
KR1020010079271A Division KR100352409B1 (en) 1992-11-24 2001-12-14 Charge/discharge control circuit and chargeable electric power source apparatus
KR1020010079267A Division KR100352405B1 (en) 1992-11-24 2001-12-14 Charge/discharge control circuit and chargeable electric power source apparatus
KR1020010079263A Division KR100352401B1 (en) 1992-11-24 2001-12-14 Charge/discharge control circuit and chargeable electric power source apparatus
KR1020010079265A Division KR100352403B1 (en) 1992-11-24 2001-12-14 Charge/discharge control circuit and chargeable electric power source apparatus
KR1020010079269A Division KR100352407B1 (en) 1992-11-24 2001-12-14 Charge/discharge control circuit and chargeable electric power source apparatus

Publications (2)

Publication Number Publication Date
KR940012751A KR940012751A (en) 1994-06-24
KR100352399B1 true KR100352399B1 (en) 2002-12-11

Family

ID=66826358

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019930025015A KR100352399B1 (en) 1992-11-24 1993-11-23 Charge/discharge control circuit and chargeable electric power source apparatus

Country Status (1)

Country Link
KR (1) KR100352399B1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6066840B2 (en) * 2013-06-07 2017-01-25 エスアイアイ・セミコンダクタ株式会社 Charge / discharge control circuit and battery device

Also Published As

Publication number Publication date
KR940012751A (en) 1994-06-24

Similar Documents

Publication Publication Date Title
KR100352409B1 (en) Charge/discharge control circuit and chargeable electric power source apparatus
US6242890B1 (en) Charge/discharge control circuit and chargeable electric power source apparatus
US8525482B2 (en) Overcurrent protection circuit for connecting a current detection terminal to overcurrent detection resistors having different resistances
JP3872476B2 (en) Charge / discharge control circuit and rechargeable power supply
US6867567B2 (en) Battery state monitoring circuit
KR19990088544A (en) Battery state monitoring circuit and battery device
US6097177A (en) Charge/discharge control circuit and chargeable electric power source apparatus
JP3434760B2 (en) Charge / discharge control circuit and rechargeable power supply
JP3434759B2 (en) Charge / discharge control circuit and rechargeable power supply
JPH07227045A (en) Charged type power unit
KR100352399B1 (en) Charge/discharge control circuit and chargeable electric power source apparatus
US8618774B2 (en) Charge and discharge battery control circuit
US11936223B2 (en) Battery polarity determination circuit, charger, and electronic device
JP2003061252A (en) Charge/discharge control circuit and rechargeable power supply unit
US20220368141A1 (en) Secondary battery protection circuit, battery pack, battery system, and method for protecting secondary battery
US20220190625A1 (en) Mask control circuit, controller including the mask control circuit, charge/discharge control circuit, and battery device
JPH08103029A (en) Battery pack, charger and charging adapter
TW302572B (en)

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
A107 Divisional application of patent
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130801

Year of fee payment: 12

EXPY Expiration of term