KR100351902B1 - Circuit of Column Redundancy Repair - Google Patents

Circuit of Column Redundancy Repair Download PDF

Info

Publication number
KR100351902B1
KR100351902B1 KR1020000057075A KR20000057075A KR100351902B1 KR 100351902 B1 KR100351902 B1 KR 100351902B1 KR 1020000057075 A KR1020000057075 A KR 1020000057075A KR 20000057075 A KR20000057075 A KR 20000057075A KR 100351902 B1 KR100351902 B1 KR 100351902B1
Authority
KR
South Korea
Prior art keywords
column
redundancy
group
address
repair
Prior art date
Application number
KR1020000057075A
Other languages
Korean (ko)
Other versions
KR20020025348A (en
Inventor
김용환
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020000057075A priority Critical patent/KR100351902B1/en
Publication of KR20020025348A publication Critical patent/KR20020025348A/en
Application granted granted Critical
Publication of KR100351902B1 publication Critical patent/KR100351902B1/en

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/84—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved access time or stability
    • G11C29/846—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved access time or stability by choosing redundant lines at an output stage
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/10—Decoders
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/12—Group selection circuits, e.g. for memory block selection, chip selection, array selection

Abstract

본 발명은 리페어(Repair) 효율을 높이는데 적합한 칼럼 리던던시 리페어 회로에 관한 것으로서, 칼럼 리던던시 선택 신호의 그룹 내부에 존재하는 복수개의 리던던시 칼럼 선택 신호에 대응하는 복수개의 어드레스 퓨즈 박스와, 상기 어드레스 퓨즈 박스에 대응되며 리페어 여부를 그룹별로 판단하기 위한 복수개의 그룹 퓨즈부와, 상기 어드레스 퓨즈 박스의 출력 신호와 현재의 칼럼 어드레스를 비교하는 비교부와, 상기 비교부에서 출력되는 리페어 인에이블 신호와 리던던시 칼럼 순서 신호 그리고 상기 그룹 퓨즈부의 출력 신호에 따라서 어드레스 및 그룹 별로 메인 셀 영역 및 리던던시 셀 영역을 선택적으로 억세스하는 칼럼 디코더로 구성된다.The present invention relates to a column redundancy repair circuit suitable for increasing repair efficiency, comprising: a plurality of address fuse boxes corresponding to a plurality of redundancy column selection signals existing inside a group of column redundancy selection signals, and the address fuse box; A plurality of group fuses corresponding to each of the plurality of groups, a comparison unit for comparing the output signal of the address fuse box with a current column address, a repair enable signal and a redundancy column output from the comparison unit And a column decoder for selectively accessing the main cell region and the redundancy cell region for each address and group according to the order signal and the output signal of the group fuse unit.

Description

칼럼 리던던시 리페어 회로{Circuit of Column Redundancy Repair}Circuit of Column Redundancy Repair

본 발명은 반도체 회로에 관한 것으로 특히, 리페어 효율을 향상시키는데 적합한 칼럼 리던던시 리페어 회로에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to semiconductor circuits, and more particularly to a column redundancy repair circuit suitable for improving repair efficiency.

이하, 첨부된 도면을 참조하여 종래의 칼럼 리던던시 리페어 회로를 설명하면 다음과 같다.Hereinafter, a conventional column redundancy repair circuit will be described with reference to the accompanying drawings.

도 1은 종래 기술에 따른 칼럼 리던던시 리페어 회로의 블록도이고, 도 2는 종래 기술에 따른 칼럼 리던던시 리페어 회로의 동작을 설명하기 위한 칼럼 리던던시 선택 신호의 구성을 보인 도면이다.FIG. 1 is a block diagram of a column redundancy repair circuit according to the prior art, and FIG. 2 is a diagram illustrating a configuration of a column redundancy select signal for explaining an operation of the column redundancy repair circuit according to the prior art.

칼럼 리던던시 선택 신호가 m개의 그룹으로 구성되며, 각 그룹 당 n개의 리던던시 칼럼 선택 신호를 갖는다고 할 때, 칼럼 리던던시 리페어 회로는 다음과 같이 구성된다.Assuming that the column redundancy select signal is composed of m groups and n redundancy column select signals in each group, the column redundancy repair circuit is configured as follows.

상기 n개의 리던던시 칼럼 선택 신호에 대응되는 제 1 내지 제 n 어드레스 퓨즈 박스(11 내지 1n)와, 상기 제 1 내지 제 n 어드레스 퓨즈 박스(11 내지 1n)에서 출력되는 제 1 내지 제 n 퓨즈 박스 출력 신호(FB1내지 FBn)와 현재의 칼럼 어드레스(CA)를 비교하는 제 1 내지 제 n 비교기(21 내지 2n)와, 상기 제 1 내지 제 n 비교기(21 내지 2n)에서 출력되는 제 1 내지 제 n 리던던시 인에이블 신호(RE1내지 REn)와 제 1 내지 제 n 리던던시 칼럼 순서 신호(RCO1내지 RCOn)에 따라서 메인 칼럼 선택 신호와 리던던시 칼럼 선택 신호를 선택적으로 출력하는 칼럼 디코더(3)로 구성된다.First to nth address fuse boxes 11 to 1n corresponding to the n redundancy column selection signals and first to nth fuse box outputs output from the first to nth address fuse boxes 11 to 1n. First to nth comparators 21 to 2n for comparing the signals FB 1 to FB n with the current column address CA, and first to n outputs from the first to nth comparators 21 to 2n. A column decoder 3 for selectively outputting the main column selection signal and the redundancy column selection signal according to the nth redundancy enable signals RE 1 to RE n and the first to nth redundancy column order signals RCO 1 to RCO n . It is composed of

이때, 상술한 바와 같이 상기 제 1 내지 제 n 어드레스 퓨즈 박스(11 내지 1n)는 한 그룹 내부에 존재하는 리던던시 칼럼 선택신호에 대응되므로, 상기 제 1 내지 제 n 어드레스 퓨즈 박스(11 내지 1n)는 각 그룹에서 동일한 위치에 있는 리던던시 칼럼 선택 신호에 동시에 대응된다.In this case, as described above, since the first to nth address fuse boxes 11 to 1n correspond to the redundancy column selection signal existing in one group, the first to nth address fuse boxes 11 to 1n Corresponds to the redundancy column select signal at the same position in each group.

따라서, 하나의 그룹에서 특정 위치의 메인 칼럼 선택 신호를 리던던시 칼럼 선택 신호로 리페어하면, 다른 모든 그룹에서도 상기 리페어되는 메인 칼럼 선택 신호와 동일한 위치에 있는 메인 칼럼 선택 신호가 리던던시 칼럼 선택 신호로 리페어된다.Therefore, when a main column selection signal of a specific position is repaired as a redundancy column selection signal in one group, the main column selection signal at the same position as the repaired main column selection signal in all other groups is repaired as a redundancy column selection signal. .

그리고, 하나의 어드레스 퓨즈 박스에 의해 리페어되는 범위는 도 2에 도시된 바와 같이 각 그룹에서 한 개의 칼럼 선택 신호에 해당하는 범위 중 로우쪽의 한 블록에 해당하는 범위이다.The range repaired by one address fuse box is a range corresponding to one block on the lower side among the ranges corresponding to one column selection signal in each group as shown in FIG. 2.

상기한 종래의 칼럼 리던던시 리페어 회로의 동작을 예를 들어 설명하면 다음과 같다.The operation of the above-described conventional column redundancy repair circuit will be described as follows.

도 2에 도시된 바와 같이, 1번째 로우 블럭의 1번째 칼럼 선택 신호에 해당되는 칼럼 어드레스 0인 곳에서 불량이 발생하여 해당하는 메인 칼럼 선택 신호를 1번째 리던던시 칼럼 선택 신호로 리페어할 경우에 대해 살펴보자.As shown in FIG. 2, when a failure occurs at a column address 0 corresponding to the first column selection signal of the first row block, the corresponding main column selection signal is repaired as the first redundancy column selection signal. Let's take a look.

먼저, 1번째 리던던시 칼럼 선택 신호에 대응되는 제 1 어드레스 퓨즈 박스(11)의 퓨즈를 칼럼 어드레스 0에 맞게 설정한다.First, the fuse of the first address fuse box 11 corresponding to the first redundancy column selection signal is set to match the column address 0. FIG.

이후, 상기 비교기(21)에 입력되는 칼럼 어드레스(CA)가 0이면, 메인 칼럼 선택 신호를 디스에이블(Disable)시키고 리던던시 칼럼 선택 신호를 인에이블(Enable)시키기 위한 리던던시 인에이블 신호(RE1)와 리던던시 칼럼 순서 신호(RCO1)를 상기 칼럼 디코더(3)에 출력한다.Subsequently, when the column address CA input to the comparator 21 is 0, the redundancy enable signal RE 1 for disabling the main column selection signal and enabling the redundancy column selection signal is enabled. And the redundancy column order signal RCO 1 is output to the column decoder 3.

그러면, 상기 리던던시 인에이블 신호(RE1)와 리던던시 칼럼 순서 신호(RCO1)가 입력된 칼럼 디코더(3)에서는 불량이 발생한 칼럼 어드레스 0에 해당되는 메인 칼럼 선택 신호를 디스에이블시키고, 1번째 리던던시 칼럼 선택 신호를 인에이블시키어 리던던시 셀 영역을 억세스(Access)한다.Then, in the column decoder 3 to which the redundancy enable signal RE 1 and the redundancy column order signal RCO 1 are input, the main column selection signal corresponding to the column address 0 in which the failure occurs is disabled, and the first redundancy is prevented. The column selection signal is enabled to access the redundancy cell region.

또한, 상술한 바와 같이 그룹에 대한 리던던시 칼럼 선택이 구분되지 않기 때문에 다른 그룹에서도 위와 동일하게 동작을 하게되며 결과적으로 하나의 어드레스 퓨즈 박스의 설정으로 모든 그룹이 동일하게 리페어되게 된다.In addition, as described above, since the redundancy column selection for the group is not distinguished, other groups operate in the same manner as described above, and as a result, all groups are repaired identically by setting one address fuse box.

그러나, 상기와 같은 종래의 칼럼 리던던시 리페어 회로는 한 그룹의 메인 칼럼 선택 신호를 리던던시 칼럼 선택 신호로 리페어하면 상기 메인 칼럼 선택 신호와 동일한 위치에 있는 모든 그룹의 메인 칼럼 선택 신호가 리던던시 칼럼 신호로 리페어된다.However, in the conventional column redundancy repair circuit, when a main column selection signal of one group is repaired as a redundancy column selection signal, the main column selection signals of all groups at the same position as the main column selection signal are repaired as a redundancy column signal. do.

따라서, 한정된 리던던시 칼럼 선택 신호를 낭비하게되므로 칩의 리페어 효율이 저하되는 문제점이 있다.Therefore, since the limited redundancy column selection signal is wasted, there is a problem that the repair efficiency of the chip is lowered.

본 발명은 상기와 같은 문제점을 해결하기 위하여 안출한 것으로 한정된 리던던시 칼럼 선택 신호를 효율적으로 사용하여 칩의 리페어 효율을 향상시키는데 적합한 칼럼 리던던시 리페어 회로를 제공하는데 그 목적이 있다.SUMMARY OF THE INVENTION An object of the present invention is to provide a column redundancy repair circuit suitable for improving the repair efficiency of a chip by efficiently using a redundancy column select signal defined to solve the above problems.

도 1은 종래 기술에 따른 칼럼 리던던시 리페어 회로의 블럭도1 is a block diagram of a column redundancy repair circuit according to the prior art;

도 2는 종래 기술에 따른 칼럼 리던던시 리페어 회로의 동작을 설명하기 위한 칼럼 리던던시 선택 신호의 구성을 보인 도면2 is a diagram illustrating a configuration of a column redundancy select signal for explaining an operation of a column redundancy repair circuit according to the related art.

도 3은 본 발명의 실시예에 따른 칼럼 리던던시 리페어 회로의 블럭도3 is a block diagram of a column redundancy repair circuit according to an embodiment of the present invention.

도 4는 본 발명의 실시예에 따른 칼럼 리던던시 리페어 회로의 동작을 설명하기 위한 칼럼 리던던시 선택 신호의 구성을 보인 도면4 is a diagram illustrating a configuration of a column redundancy selection signal for explaining an operation of a column redundancy repair circuit according to an exemplary embodiment of the present invention.

도면의 주요 부분에 대한 부호설명Explanation of Signs of Major Parts of Drawings

41 내지 4n : 제 1 내지 제 n 어드레스 퓨즈 박스41 to 4n: first to nth address fuse boxes

51 내지 5n : 제 1 내지 제 n 그룹 퓨즈부51 to 5n: first to nth group fuse parts

61 내지 6n : 제 1 내지 제 n 비교기61 to 6n: first to nth comparators

7 : 칼럼 디코더7: column decoder

상기와 같은 목적을 달성하기 위한 본 발명의 칼럼 리던던시 리페어 회로는칼럼 리던던시 선택 신호의 그룹 내부에 존재하는 복수개의 리던던시 칼럼 선택 신호에 대응하는 복수개의 어드레스 퓨즈 박스와, 상기 어드레스 퓨즈 박스에 대응되며 리페어 여부를 그룹별로 판단하기 위한 복수개의 그룹 퓨즈와, 상기 어드레스 퓨즈 박스의 출력 신호와 현재의 칼럼 어드레스를 비교하는 비교부와, 상기 비교부에서 출력되는 리페어 인에이블 신호와 리던던시 칼럼 순서 신호 그리고 상기 그룹 퓨즈의 출력 신호에 따라서 어드레스 및 그룹 별로 메인 셀 영역 및 리던던시 셀 영역을 선택적으로 억세스하는 칼럼 디코더로 구성됨을 특징으로 한다.The column redundancy repair circuit of the present invention for achieving the above object includes a plurality of address fuse boxes corresponding to a plurality of redundancy column selection signals existing within a group of column redundancy selection signals, and corresponding to and repaired by the address fuse boxes. A plurality of group fuses for judging each group, a comparison unit for comparing an output signal of the address fuse box with a current column address, a repair enable signal and a redundancy column order signal output from the comparison unit, and the group And a column decoder selectively accessing the main cell region and the redundancy cell region for each address and group according to the output signal of the fuse.

이하, 첨부된 도면을 참조하여 본 발명의 칼럼 리던던시 리페어 회로를 설명하면 다음과 같다.Hereinafter, the column redundancy repair circuit of the present invention will be described with reference to the accompanying drawings.

도 3은 본 발명의 실시예에 따른 칼럼 리던던시 리페어 회로의 블럭도이고, 도 4는 본 발명의 실시예에 따른 칼럼 리던던시 리페어 회로의 동작을 설명하기 위한 칼럼 리던던시 선택 신호의 구성을 보인 도면이다.3 is a block diagram of a column redundancy repair circuit according to an embodiment of the present invention, and FIG. 4 is a diagram illustrating a configuration of a column redundancy selection signal for explaining an operation of the column redundancy repair circuit according to an embodiment of the present invention.

칼럼 리던던시 선택 신호가 m개의 그룹으로 구성되며, 각 그룹 당 n개의 리던던시 칼럼 선택 신호를 갖는다고 할 때, 칼럼 리던던시 리페어 회로는 다음과 같이 구성된다.Assuming that the column redundancy select signal is composed of m groups and n redundancy column select signals in each group, the column redundancy repair circuit is configured as follows.

각 그룹 내부에 존재하는 상기 n개의 리던던시 칼럼 선택 신호에 대응되는 제 1 내지 제 n 어드레스 퓨즈 박스(41 내지 4n)와, 상기 제 1 내지 제 n 어드레스 퓨즈 박스(41 내지 4n)에 의한 리페어의 적용 여부를 그룹별로 독립적으로 결정하는 제 1 내지 제 n 그룹 퓨즈부(51 내지 5n)와, 상기 제 1 내지 제 n 어드레스 퓨즈박스(41 내지 4n)에서 출력되는 퓨즈 박스 출력 신호(FB1내지 FBn)와 현재의 칼럼 어드레스(CA)를 비교하는 제 1 내지 제 n 비교기(61 내지 6n)와, 상기 제 1 내지 제 n 비교기(61 내지 6n)에서 출력되는 제 1 내지 제 n 인에이블 신호(RE1내지 REn) 및 제 1 내지 제 n 리던던시 칼럼 순서 신호(RCO1내지 RCOn)와 상기 제 1 내지 제 n 그룹 퓨즈부(51 내지 5n)에서 출력되는 그룹 퓨즈 출력 신호(GF1내지 GFn)에 따라서 메인 칼럼 선택 신호 및 리던던시 칼럼 선택 신호를 선택적으로 출력하는 칼럼 디코더(7)로 구성된다.Application of repairs by the first to nth address fuse boxes 41 to 4n and the first to nth address fuse boxes 41 to 4n corresponding to the n redundancy column selection signals existing in each group. First to n-th group fuses 51 to 5n for independently determining whether to be grouped, and fuse box output signals FB 1 to FB n outputted from the first to nth address fuse boxes 41 to 4n. ) And first to nth comparators 61 to 6n comparing the current column address CA and the first to nth enable signals RE output from the first to nth comparators 61 to 6n. 1 to RE n ), the first to nth redundancy column order signals RCO 1 to RCO n , and the group fuse output signals GF 1 to GF n output from the first to nth group fuses 51 to 5n. Main column selection signal and redundancy column selection It consists of a column decoder 7 for selectively outputting a signal.

이때, 상기 제 1 내지 제 n 그룹 퓨즈부(51 내지 5n)는 제 1 내지 제 n 어드레스 퓨즈박스(41 내지 4n)에 각각 대응되며, 각 그룹 퓨즈부는 상기 칼럼 리던던시 선택 신호의 그룹 개수와 동일한 개수 즉, m개의 그룹 퓨즈로 구성된다.In this case, the first to n-th group fuses 51 to 5n correspond to the first to n-th address fuse boxes 41 to 4n, respectively, and each group fuse is equal to the number of groups of the column redundancy select signal. That is, it consists of m group fuses.

상기 그룹 퓨즈들의 설정에 의한 제 1 내지 제 n 그룹 퓨즈 출력 신호(FG1내지 FGn)는 칼럼 디코더(7)에 입력되며 칼럼 디코더(7)는 이 신호를 이용하여 각 그룹별로 상기 제 1 내지 제 n 어드레스 퓨즈 박스(41 내지 4n)에 의한 리페어를 적용할지 하지 않을지를 결정하여 각 그룹의 메인 칼럼 선택 신호와 리던던시 칼럼 선택 신호를 독립적으로 발생시키게 된다.The first to nth group fuse output signals FG 1 to FG n by setting the group fuses are input to the column decoder 7, and the column decoder 7 uses the signals to generate the first to nth group fuse output signals FG 1 to FG n . By determining whether or not the repair by the nth address fuse boxes 41 to 4n is to be applied, the main column selection signal and the redundancy column selection signal of each group are independently generated.

그리고, 모든 그룹에 대하여 상기 그룹 퓨즈를 그냥 두었을 때에는 모든 그룹에 대한 리페어를 동일하게 수행하고, 상기 그룹 퓨즈를 한 개 이상 설정하는 경우에는 해당 그룹에만 리페어를 적용하여 메인 칼럼 선택 신호 대신에 리던던시 칼럼 선택 신호를 발생시키어 리던던시 셀 영역을 억세스(Access)하고 그 외의 그룹들은 리페어를 무시하고 메인 칼럼 선택 신호를 발생하여 메인 셀 영역을 억세스하게 된다.When the group fuses are just left for all groups, the repair is performed for all groups in the same manner, and in the case of setting one or more group fuses, redundancy is performed instead of the main column selection signal by applying the repair only to the corresponding groups. The column selection signal is generated to access the redundancy cell region, and the other groups ignore the repair and generate the main column selection signal to access the main cell region.

보다 구체적으로 본 발명의 칼럼 리던던시 리페어 회로의 동작을 예를 들어 설명하면 다음과 같다.More specifically, the operation of the column redundancy repair circuit of the present invention will be described with reference to the following.

1번째 로우 블럭의 1번째 칼럼 선택 신호에 해당하는 칼럼 어드레스 0에 해당하는 부분에 불량이 발생하여 해당 메인 칼럼 선택 신호를 1번째 리던던시 칼럼 선택 신호로 리페어하는 경우를 살펴보자.Consider a case where a failure occurs in a portion corresponding to column address 0 corresponding to the first column selection signal of the first row block and the corresponding main column selection signal is repaired as the first redundancy column selection signal.

이때, 칼럼 리던던시 선택 신호가 4개의 그룹으로 구성된다고 가정하면, 상기 제 1 내지 제 n 그룹 퓨즈부(51 내지 5n)는 4개의 그룹 퓨즈로 구성된다.At this time, assuming that the column redundancy selection signal is composed of four groups, the first to nth group fuses 51 to 5n are configured of four group fuses.

그리고, 첫 번째와 두 번째 그룹에 대해서 어드레스 퓨즈의 리페어를 적용하고 마지막 그룹 즉, 4번째 그룹에 대해서는 리페어를 적용하지 않으면, 상기 4개의 그룹 퓨즈로 구성된 그룹 퓨즈부의 첫 번째와 두 번째의 그룹 퓨즈가 셋팅되므로 도 4에 도시된 바와 같이 첫 번째 그룹과 두 번째 그룹은 리페어되어 리던던시 셀 영역을 억세스하고 마지막 그룹은 리페어되지 않으므로 메인 셀 영역을 억세스하게 된다.If the repair of the address fuse is applied to the first and second groups and the repair is not applied to the last group, that is, the fourth group, the first and second group fuses of the group fuse unit including the four group fuses are applied. 4, the first group and the second group are repaired to access the redundancy cell area, and the last group is not repaired, thereby accessing the main cell area as shown in FIG.

상기와 같은 본 발명의 칼럼 리던던시 리페어 회로는 리페어 어드레스를 나타내기 위한 어드레스 퓨즈 외에도 리페어 그룹을 두어 모든 그룹을 동일하게 리페어를 수행하거나 또는 각 그룹별로 독립적으로 리페어 여부를 결정할 수 있으므로한정된 리던던시 칼럼 선택 신호를 효율적으로 사용할 수 있어 전체적인 칩의 리페어 효율을 향상시키는 효과가 있다.In the column redundancy repair circuit of the present invention as described above, in addition to an address fuse for indicating a repair address, a repair group may be used to perform repairs for all groups in the same manner or to determine whether to repair independently for each group. Can be used efficiently, thereby improving the overall chip repair efficiency.

Claims (3)

칼럼 리던던시 선택 신호의 그룹 내부에 존재하는 복수개의 리던던시 칼럼 선택 신호에 대응하는 복수개의 어드레스 퓨즈 박스와;A plurality of address fuse boxes corresponding to a plurality of redundancy column selection signals existing within the group of column redundancy selection signals; 상기 어드레스 퓨즈 박스에 대응되며 리페어 여부를 그룹별로 판단하기 위한 복수개의 그룹 퓨즈부와;A plurality of group fuses corresponding to the address fuse box and configured to determine whether to repair each group; 상기 어드레스 퓨즈 박스의 출력 신호와 현재의 칼럼 어드레스를 비교하는 비교부와;A comparator for comparing an output signal of the address fuse box with a current column address; 상기 비교부에서 출력되는 리페어 인에이블 신호와 리던던시 칼럼 순서 신호 그리고 상기 그룹 퓨즈부의 출력 신호에 따라서 어드레스 및 그룹 별로 메인 셀 영역 및 리던던시 셀 영역을 선택적으로 억세스하는 칼럼 디코더로 구성됨을 특징으로 하는 칼럼 리던던시 리페어 회로.Column redundancy configured to selectively access the main cell region and the redundancy cell region for each address and group according to the repair enable signal and the redundancy column order signal output from the comparator, and the output signal of the group fuse unit. Repair circuit. 제 1항에 있어서, 상기 그룹 퓨즈부는 상기 어드레스 퓨즈 박스에 대응하여 형성되며 각 그룹 퓨즈부는 상기 칼럼 리던던시 선택 신호의 그룹 개수와 동일한 개수의 그룹 퓨즈로 구성됨을 특징으로 하는 칼럼 리던던시 리페어 회로.The column redundancy repair circuit of claim 1, wherein the group fuses are formed to correspond to the address fuse boxes, and each group fuse is configured of a group fuse equal to the number of groups of the column redundancy select signal. 제 1항에 있어서, 상기 칼럼 디코더는 상기 그룹 퓨즈부의 설정에 따라서 모든 그룹을 동일하게 리페어하거나, 각 그룹별로 독립적으로 리페어하도록 구성됨을 특징으로 하는 칼럼 리던던시 리페어 회로.The column redundancy repair circuit of claim 1, wherein the column decoder is configured to repair all groups identically or to repair each group independently according to a setting of the group fuse unit.
KR1020000057075A 2000-09-28 2000-09-28 Circuit of Column Redundancy Repair KR100351902B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020000057075A KR100351902B1 (en) 2000-09-28 2000-09-28 Circuit of Column Redundancy Repair

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020000057075A KR100351902B1 (en) 2000-09-28 2000-09-28 Circuit of Column Redundancy Repair

Publications (2)

Publication Number Publication Date
KR20020025348A KR20020025348A (en) 2002-04-04
KR100351902B1 true KR100351902B1 (en) 2002-09-12

Family

ID=19690907

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000057075A KR100351902B1 (en) 2000-09-28 2000-09-28 Circuit of Column Redundancy Repair

Country Status (1)

Country Link
KR (1) KR100351902B1 (en)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100618830B1 (en) 2004-06-07 2006-08-31 삼성전자주식회사 Redundancy repair circuit using decoder and Method thereof
KR20070038672A (en) * 2005-10-06 2007-04-11 주식회사 하이닉스반도체 Column repair circuit for semiconductor memory apparatus
KR100821582B1 (en) * 2006-10-13 2008-04-15 주식회사 하이닉스반도체 Semiconductor memory apparatus and method for controlling redundancy thereof
KR100817069B1 (en) * 2006-10-26 2008-03-27 삼성전자주식회사 Method of fuse arrangement in fuse box and semiconductor memory device using the method

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04209389A (en) * 1990-11-30 1992-07-30 Oki Micro Design Miyazaki:Kk Redundancy circuit system
US5325334A (en) * 1992-05-06 1994-06-28 Samsung Electronics Co., Ltd. Column redundancy circuit for a semiconductor memory device
WO1999054819A1 (en) * 1998-04-17 1999-10-28 Infineon Technologies Ag Storage device with redundant storage cells and method for accessing redundant storage cells
KR20000062933A (en) * 1999-03-18 2000-10-25 니시무로 타이죠 Redundancy circuit for a semiconductor memory
KR20010091729A (en) * 2000-03-17 2001-10-23 윤종용 semiconductor memory device, and redundancy circuit and method thereof

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04209389A (en) * 1990-11-30 1992-07-30 Oki Micro Design Miyazaki:Kk Redundancy circuit system
US5325334A (en) * 1992-05-06 1994-06-28 Samsung Electronics Co., Ltd. Column redundancy circuit for a semiconductor memory device
WO1999054819A1 (en) * 1998-04-17 1999-10-28 Infineon Technologies Ag Storage device with redundant storage cells and method for accessing redundant storage cells
KR20000062933A (en) * 1999-03-18 2000-10-25 니시무로 타이죠 Redundancy circuit for a semiconductor memory
KR20010091729A (en) * 2000-03-17 2001-10-23 윤종용 semiconductor memory device, and redundancy circuit and method thereof

Also Published As

Publication number Publication date
KR20020025348A (en) 2002-04-04

Similar Documents

Publication Publication Date Title
US5657280A (en) Defective cell repairing circuit and method of semiconductor memory device
KR930024021A (en) Column Redundancy of Semiconductor Memory Devices
JPH0541088A (en) Semiconductor integrated circuit
KR100351902B1 (en) Circuit of Column Redundancy Repair
KR970016931A (en) High speed error or equivalent comparator circuit
JP4267028B2 (en) Redundant circuit and semiconductor memory device
JP3789391B2 (en) Column repair circuit for semiconductor memory
KR19990075641A (en) Parallel Bit Test Circuit Sharing Output Driver and Parallel Bit Test Method Using the Same
KR0161868B1 (en) Memory address control circuit
US6400292B1 (en) Semiconductor integrated circuit device
US5715253A (en) ROM repair circuit
US5936269A (en) Semiconductor memory device including a redundant circuit
KR100253395B1 (en) Row/column selection circuit
KR100385956B1 (en) Semiconductor memory device having effective column redundancy scheme
KR100541687B1 (en) A memory device for reducing the leakage current
KR100220556B1 (en) Decoder circuit using short pulse redundancy signal
US5349555A (en) Redundancy circuit
KR970051419A (en) Low Redundancy Circuit in Semiconductor Memory Devices
JPH04254998A (en) Redundancy circuit for semiconductor memory
KR100197997B1 (en) Local repair column line selecting apparatus of a semiconductor memory device
US6876560B2 (en) Content addressable memory and memory system
KR20080034308A (en) Method of parallel bit test and semiconductor memory device using the method
KR20070076045A (en) Semiconductor memory device
KR100505410B1 (en) Row repair circuit
JPH1166881A (en) Semiconductor storage device

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100726

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee