KR100351453B1 - Method for fabrication SEG in semiconductor device - Google Patents
Method for fabrication SEG in semiconductor device Download PDFInfo
- Publication number
- KR100351453B1 KR100351453B1 KR1019990067389A KR19990067389A KR100351453B1 KR 100351453 B1 KR100351453 B1 KR 100351453B1 KR 1019990067389 A KR1019990067389 A KR 1019990067389A KR 19990067389 A KR19990067389 A KR 19990067389A KR 100351453 B1 KR100351453 B1 KR 100351453B1
- Authority
- KR
- South Korea
- Prior art keywords
- seg
- heat treatment
- rapid heat
- semiconductor device
- treatment process
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 83
- 239000004065 semiconductor Substances 0.000 title claims abstract description 23
- 238000004519 manufacturing process Methods 0.000 title claims description 6
- 238000010438 heat treatment Methods 0.000 claims abstract description 46
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims abstract description 34
- 239000001301 oxygen Substances 0.000 claims abstract description 34
- 229910052760 oxygen Inorganic materials 0.000 claims abstract description 34
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims description 6
- 238000006243 chemical reaction Methods 0.000 claims description 5
- 239000001257 hydrogen Substances 0.000 claims description 5
- 229910052739 hydrogen Inorganic materials 0.000 claims description 5
- 229910052736 halogen Inorganic materials 0.000 claims description 3
- 150000002367 halogens Chemical class 0.000 claims description 3
- 230000015572 biosynthetic process Effects 0.000 claims 2
- 238000004140 cleaning Methods 0.000 abstract description 16
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 16
- 229910052710 silicon Inorganic materials 0.000 description 16
- 239000010703 silicon Substances 0.000 description 16
- 239000000758 substrate Substances 0.000 description 9
- 238000011065 in-situ storage Methods 0.000 description 8
- 239000007789 gas Substances 0.000 description 7
- 238000004458 analytical method Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 230000005855 radiation Effects 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 238000000038 ultrahigh vacuum chemical vapour deposition Methods 0.000 description 2
- 230000002411 adverse Effects 0.000 description 1
- 229910052786 argon Inorganic materials 0.000 description 1
- 125000004429 atom Chemical group 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 150000002431 hydrogen Chemical class 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000002156 mixing Methods 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000006722 reduction reaction Methods 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 238000005406 washing Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02612—Formation types
- H01L21/02617—Deposition types
- H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02656—Special treatments
- H01L21/02658—Pretreatments
- H01L21/02661—In-situ cleaning
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67011—Apparatus for manufacture or treatment
- H01L21/67098—Apparatus for thermal treatment
- H01L21/67115—Apparatus for thermal treatment mainly by radiation
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
Abstract
본 발명은 반도체장치의 SEG(selective epitaxial growth) 형성방법에 관한 것으로서, 특히 이 방법은 SEG 공정을 실시하기 전에, 급속 열처리 공정을 실시해서 선택적 에피택셜층을 성장시킬 부위의 산소 농도를 줄인다. 이때, 급속 열처리 공정은 통상의 H2베이크 처리 조건과 동일하게 유지하고 램프 가열율이 10℃/sec이상인 램프 형태의 가열기를 장착한 SEG 챔버에서 실시한다. 이에 따라, 본 발명은 종래 SEG 세정 공정시 발생하던 써멀 버젯을 줄이면서 SEG막내의 산소 농도를 줄일 수 있어 SEG막질을 더욱 향상시킬 수 있다.The present invention relates to a method for forming a selective epitaxial growth (SEG) of a semiconductor device, and in particular, the method performs a rapid heat treatment process before the SEG process to reduce the oxygen concentration at the site where the selective epitaxial layer is to be grown. At this time, the rapid heat treatment process is carried out in a SEG chamber equipped with a lamp-type heater having a lamp heating rate of 10 ° C./sec or more while maintaining the same conditions as usual H 2 bake treatment conditions. Accordingly, the present invention can reduce the oxygen concentration in the SEG film while reducing the thermal budget generated in the conventional SEG cleaning process, thereby further improving the quality of the SEG film.
Description
본 발명은 반도체장치의 제조 방법에 관한 것으로서, 특히 반도체장치에 선택적 애피텍셜 성장막(selective epitaxial growth layer)을 형성하기 전에 인시튜(in-situ)로 실시되는 급속 열처리 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a semiconductor device, and more particularly, to a rapid heat treatment method performed in-situ before forming a selective epitaxial growth layer in a semiconductor device.
최근들어, 반도체장치의 제조 공정중에서 실리콘의 선택적 에피택셜 성장(selective epitaxial growth: 이하 'SEG'라 함) 기술이 자주 이용되고 있다. 예를 들면, SEG 기술을 응용한 소자 분리 공정, 소오스 및 드레인 영역과 금속 플러그 매립 등의 분야에서 폭넓게 이용되고 있다. 이와 같이, 여러 제조 공정에서 SEG 기술이 사용되는 이유는 반도체장치의 고집적화에 따라 소자의 크기가 점점 축소됨에 따라 통상의 증착 및 식각 공정을 실시할 경우 원하는 소자의 특성을 저해하지 않고 안정된 공정을 진행하는데에는 한계가 있기 때문이다.In recent years, a selective epitaxial growth ("SEG") technique of silicon is frequently used in the manufacturing process of semiconductor devices. For example, it is widely used in the field of the isolation | separation process which applied SEG technology, source and drain region, and metal plug embedding. As such, the reason why the SEG technology is used in various manufacturing processes is that as the size of the device is gradually reduced due to the high integration of semiconductor devices, when the deposition and etching processes are performed, a stable process is performed without impairing the desired device characteristics. This is because there is a limit.
한편, SEG 장비는 크게 두 종류로 나눌 수 있는데, 고온용 LPCVD/RTPCVD으로 Si-Cl-H 가스를 사용한 시스템과, 저온 극저압용인 UHVCVD으로 Si-H가스를 주로 사용한 시스템으로 나누어진다.On the other hand, there are two types of SEG equipment, which is divided into a system using Si-Cl-H gas for high temperature LPCVD / RTPCVD and a system mainly using Si-H gas for UHVCVD for low temperature and ultra low pressure.
일반적으로 SEG 공정을 실시하기에 앞서, 인-시튜(in-situ) 세정 공정을 진행하여 실리콘 기판 위에 잔여된 산소를 제거하는데, 그 이유는 기판에 불필요한 산소가 남아 있으면 실리콘이 제대로 성장할 수 없기 때문이다.In general, prior to the SEG process, an in-situ cleaning process is performed to remove residual oxygen on the silicon substrate, because silicon cannot grow properly if unnecessary oxygen remains on the substrate. to be.
이에, 현재 고온 공정으로 널리 적용되고 있는 Si-Cl-H 시스템을 사용한 인-시튜 세정 공정의 경우에는 고온에서 일정시간동안 H2베이크처리를 실시하여 실리콘 기판의 표면 산소를 제거해주고 있다. 그러나, 고온의 H2베이크처리 공정의 적용은 앞으로의 소자 사용에 대한 큰 제약으로 대두되고 있다. 그 이유는 소자의 크기가 축소되면서 써멀 버젯(thermal budget)으로 인한 소자 특성 열화에 직접적인 원인을 제공하기 때문이다. 즉, H2베이크의 조건은 실리콘 기판 표면에 형성된 산소층의 두께에 따라 달라지지만, 온도가 올라갈수록 짧은 시간이 걸리고 800℃에서는 10분 이상을 요구하기도 한다. 그러나, H2기체가 프로세스 가스에 포함되어 있기 때문에, 적당한 조건을 세팅한다면 적은 비용으로 완벽한 세정 효과를 나타낼 수 있지만, 써멀 버젯에 민감한 공정 단계에서는 이 방법을 사용하는데 어려움이 있었다.Therefore, in-situ cleaning process using Si-Cl-H system, which is widely applied as a high temperature process, removes surface oxygen of a silicon substrate by performing H 2 bake treatment at a high temperature for a predetermined time. However, the application of the high temperature H 2 bake process has become a big limitation for future device use. The reason for this is that as the size of the device shrinks, it directly contributes to the deterioration of device characteristics due to the thermal budget. That is, the condition of the H 2 bake depends on the thickness of the oxygen layer formed on the surface of the silicon substrate, but it takes a short time as the temperature increases, and may require 10 minutes or more at 800 ° C. However, since the H 2 gas is included in the process gas, it is possible to achieve a perfect cleaning effect at a low cost if appropriate conditions are set, but it is difficult to use this method in a process step that is sensitive to thermal budget.
이러한 써멀 버젯을 낮추기 위해서는 HF 증기를 사용하는데, 이 경우에도 HF 증기를 분출시킬 수 있는 부가적인 챔버가 필요하고 산소 제거 속도를 조절하는 것이 어려웠다.HF steam is used to lower these thermal budgets, which requires additional chambers to eject HF steam, and it is difficult to control the rate of oxygen removal.
반면에, 저온 극저압용인 UHVCVD으로 Si-H가스를 주로 사용한 시스템에서의 웨이퍼 세정 기술은 크게 인-시튜로 플라즈마(plasma) 또는 고진공을 걸어주어 웨이퍼를 세정하는 방법으로 나누어진다.On the other hand, the wafer cleaning technology in a system mainly using Si-H gas for UHVCVD for low temperature and ultra low pressure is largely divided into a method of cleaning the wafer by applying plasma or high vacuum in-situ.
첫 번째, 고진공의 웨이퍼 세정 방법은 약 750℃온도에서 챔버 압력이 10-8Torr이하로 떨어지면 실리콘 표면의 산소막을 제거하는 것이다. 이때, 약 1분 이하의 시간으로도 충분히 실리콘 표면의 산소막을 제거할 수 있다. 그러나, 이 방법 또한 써멀 버젯을 줄일 수 있는 장점이 있지만, 챔버내 압력을 빠른 시간내에 고압으로 맞추기까지 다소 시간이 많이 걸린다는 단점이 있었다. 또한, 챔버를 항상 청결한 상태로 유지해야만 하는 번거러움도 있었다.First, the high vacuum wafer cleaning method removes the oxygen film on the silicon surface when the chamber pressure drops below 10 -8 Torr at about 750 ° C. At this time, the oxygen film on the silicon surface can be sufficiently removed even with a time of about 1 minute or less. However, this method also has the advantage of reducing the thermal budget, but it has the disadvantage that it takes a long time to set the pressure in the chamber to high pressure in a short time. There was also the hassle of keeping the chamber clean at all times.
두번째, 플라즈마를 이용한 웨이퍼 세정 방법은 질소, 아르곤과 같은 기체를 혼합해 사용하여 플라즈마를 생성하는데, 대개 400∼600℃의 온도 범위에서 활성화된 수소 기체의 환원작용에 의해 실리콘 계면에 존재하는 산소를 제거하는 것이다. 낮은 온도, 낮은 압력에서 높은 플라즈마 밀도를 나타낼 수 있는 ECR 같은 장치를 사용하기도 한다. 그러나, 이 방법 또한 플라즈마 설비를 위한 부가적인 장치가 필요하고, 플라즈마 세정에 따르는 계면의 손상이 차후 SEG에 악영향을 끼칠 수 있는 단점이 있었다.Second, the wafer cleaning method using plasma generates a plasma by mixing gases such as nitrogen and argon. The oxygen existing at the silicon interface is reduced by the action of reducing hydrogen gas, which is activated in the temperature range of 400 to 600 ° C. To remove it. Other devices, such as ECR, can exhibit high plasma density at low temperatures and low pressures. However, this method also requires an additional device for the plasma installation, and there is a disadvantage that the damage of the interface due to the plasma cleaning may adversely affect the SEG in the future.
본 발명의 목적은 상기와 같은 종래 기술의 문제점을 해결하기 위하여 할로겐 램프가 장착된 복사 가열방식(radiation heating)을 가진 SEG 챔버에서 SEG 공정전에 인-시튜 세정 효과를 얻을 수 있도록 급속 열처리 공정(rapid thermal process)을 실시함으로써 웨이퍼 기판의 실리콘 표면의 산소 농도를 줄이는 반도체장치의 SEG 형성방법을 제공하는데 있다.An object of the present invention is to provide a rapid heat treatment process to obtain an in-situ cleaning effect prior to the SEG process in a SEG chamber having a radiation heating equipped with a halogen lamp to solve the problems of the prior art. The present invention provides a method for forming a SEG of a semiconductor device which reduces the oxygen concentration of a silicon surface of a wafer substrate by performing a thermal process.
도 1은 반도체장치 공정중에서 SEG 공정을 실시함에 있어 미리 세정 공정을 하지 않은 경우, 서로 다른 조건에서 H2베이크처리한 경우들과, 본 발명에 따라 급속 열처리 공정을 실시한 경우에 실리콘 기판의 산소 농도 및 그 크기를 비교한 SIMS 분석 그래프,1 shows the oxygen concentration of a silicon substrate when the SEG process is not performed in advance during the semiconductor device process, when the H 2 bake process is performed under different conditions, and when the rapid heat treatment process is performed according to the present invention. And a SIMS analysis graph comparing the size,
도 2a 및 도 2b는 반도체장치 공정중에서 SEG 공정을 실시함에 있어 세정 공정을 하지 않고 진행했을 때의 SEG막의 표면과 그 단면을 나타낸 사진들,2A and 2B are photographs showing the surface of the SEG film and its cross section when the SEG process is performed without performing the cleaning process in the semiconductor device process;
도 3a 및 도 3b는 반도체장치의 SEG 공정을 실시함에 있어 H2베이크처리했을 때 SEG막의 표면과 그 단면을 나타낸 사진들,3A and 3B are photographs showing the surface of the SEG film and its cross section when H 2 bake is performed in the SEG process of the semiconductor device;
도 4a 및 도 4b는 반도체장치의 SEG 공정을 실시함에 있어 본 발명에 따라 급속 열처리 공정을 실시했을 때 SEG막의 표면과 그 단면을 나타낸 사진들.4A and 4B are photographs showing the surface of the SEG film and its cross section when the rapid heat treatment process is performed according to the present invention in performing the SEG process of the semiconductor device.
상기 목적을 달성하기 위하여 본 발명은 반도체 제조 공정 중에서 선택적 에피택셜 성장 공정을 실시함에 있어서, 선택적 에피택셜 성장 공정을 실시하기 전에 챔버와 일체화된 가열기를 이용한 급속 열처리 공정을 실시해서 선택적 에피택셜층을 성장시킬 부위의 산소 농도를 줄이는 것을 특징으로 한다.In order to achieve the above object, the present invention provides a selective epitaxial layer in a semiconductor manufacturing process by performing a rapid heat treatment process using a heater integrated with a chamber before performing the selective epitaxial growth process. It is characterized by reducing the oxygen concentration of the site to be grown.
본 발명에 의하면, 일정 온도에서 일정시간 유지시키는 H2베이크에 비해 온도를 순간적으로 빠른 시간에 승온하였다가 감온하는 급속 열처리 공정은 SEG막에 써멀 버젯을 줄이면서 SEG공정이 진행될 예정 부위의 산소를 제거할 수 있다. 이와 같은 급속 열처리 공정은 챔버내 기상 분위기를 통상의 H2베이크와 동일하게 유지하고 램프 가열율이 10℃/sec이상인 램프 형태의 가열기를 장착한 SEG 챔버에서 실시하는 것이 바람직하다.According to the present invention, the rapid heat treatment step of increasing the temperature at a short time and then decreasing the temperature of the H 2 bake, which is maintained at a predetermined time at a constant temperature, reduces the thermal budget of the SEG film and reduces oxygen at the site where the SEG process is to be performed. Can be removed. Such rapid heat treatment process is preferably carried out in an SEG chamber equipped with a lamp heater having a lamp heating rate of 10 ° C./sec or more while maintaining the gaseous atmosphere in the chamber in the same manner as a normal H 2 bake.
이하, 첨부한 도면을 참조하여 본 발명에 대해 상세하게 설명하고자 한다.Hereinafter, exemplary embodiments will be described in detail with reference to the accompanying drawings.
본 발명은 할로겐 램프가 SEG 챔버 위쪽 또는 위와 아래에 동시에 설치된 램프형 가열기를 갖는 SEG 챔버를 이용한다.The present invention utilizes an SEG chamber with a lamp heater in which a halogen lamp is installed above or above and below the SEG chamber.
그러면, 본 발명은 SEG 공정을 실시하기 전에 급속 열처리 공정을 실시한다. 그래서, SEG 공정이 진행될 예정의 실리콘의 에피택셜 성장막 부위의 산소 농도를 미리 줄여서 실리콘 성장을 원할하도록 한다.Then, the present invention performs a rapid heat treatment process before the SEG process. Thus, the silicon concentration of the epitaxial growth film portion of the silicon to be processed SEG process is reduced in advance so that the silicon growth is desired.
상기 본 발명의 급속 열처리 공정은 램프의 가열율(heating rate)을 10℃/sec 이상으로 하며 냉각률(cooling rate)을 10℃/sec 이상으로 하고, 적정 최고 온도를 970∼1030℃로 한다.In the rapid heat treatment step of the present invention, the heating rate of the lamp is 10 ° C / sec or more, the cooling rate is 10 ° C / sec or more, and the optimum maximum temperature is 970-1030 ° C.
또한, 급속 열처리 공정시 수소(H2) 기체를 사용하며 수소의 플로우(flow) 비율은 1∼100slm으로 하고 반응 챔버내 압력은 5∼760Torr으로 한다.In the rapid heat treatment process, hydrogen (H 2 ) gas is used, and the flow rate of hydrogen is 1 to 100 slm and the pressure in the reaction chamber is 5 to 760 Torr.
이때, 가열율이 10∼30℃/sec일 경우에는 상기 최고 온도(970∼1030℃)에서 시간지연없이 그대로 SEG 성장 온도까지 가열율 이상으로 감온하고, 가열율이 30℃/sec이상일 경우에는 상기 최고 온도에서 일정시간 유지하되, 그 유지 시간을 하기 수학식 1에 따라 결정한다.At this time, if the heating rate is 10 ~ 30 ℃ / sec, the temperature is reduced to the SEG growth temperature or more as it is without time delay at the maximum temperature (970 ~ 1030 ℃) or more, if the heating rate is 30 ℃ / sec or more Maintain a constant time at the highest temperature, the holding time is determined according to the following equation (1).
x는 가열율이고, α는 수소의 플로우 비율과 반응 압력에 따른 변수로서 0∼5사이의 값이다.x is a heating rate and (alpha) is a value between 0 and 5 as a variable according to the flow rate of hydrogen and reaction pressure.
또, 상기 가열율이 100℃/sec이상일 경우에는 가열율이 100℃/sec일 때의 조건과 동일하게 하되, 바람직하게는 그 유지시간을 7 내지 12초동안으로 한다.In the case where the heating rate is 100 ° C./sec or more, the same conditions as the heating rate is 100 ° C./sec are used, but the holding time is preferably 7 to 12 seconds.
도 1은 반도체장치 공정중에서 SEG 공정을 실시함에 있어 미리 세정 공정을 하지 않은 경우, 서로 다른 조건에서 H2베이크처리한 경우들과, 본 발명에 따라 급속 열처리 공정을 실시한 경우에 실리콘 기판의 산소 농도 및 그 크기를 비교한 SIMS 분석 그래프이다.1 shows the oxygen concentration of a silicon substrate when the SEG process is not performed in advance during the semiconductor device process, when the H 2 bake process is performed under different conditions, and when the rapid heat treatment process is performed according to the present invention. And SIMS analysis graphs comparing the sizes.
여기서, a는 800℃에서 세정 공정을 실시하지 않은 경우와, b는 800℃에서 5분간 H2베이크처리한 경우와, c는 900℃에서 2분간 H2베이크처리한 경우와, d는11℃/sec의 가열률 및 최고 온도 1000℃에서 급속 열처리한 경우를 각각 나타낸다.Here, a is the case of the case not conducting the washing step at 800 ℃, b is a case where for 5 minutes H 2 bake at 800 ℃ and, c is the processing 2 minutes H 2 bake at 900 ℃ and, d is 11 ℃ The case of rapid heat treatment at the heating rate of / sec and the maximum temperature of 1000 degreeC is shown, respectively.
도 1에서 얻어진 결과는 상기 기판의 산소 농도가 1017atoms/㎤ 이하의 조건일 때 측정한 것이며 SIMS 분석 결과는 약 10%의 오차 범위를 갖는다.The results obtained in FIG. 1 were measured when the oxygen concentration of the substrate was 10 17 atoms / cm 3 or less, and the SIMS analysis result had an error range of about 10%.
그러면, 도 1의 그래프를 참조하면, SEG를 실시함에 앞서, 800℃에서 5분동안 H2베이크를 실시한 경우(b)는 인-시튜 세정공정을 실시하지 않은 경우(a)와 비슷한 산소 농도 프로파일을 보여주고 있다. 그리고, 모든 계면에서 2×1018정도의 산소 농도를 보이는 반면에, 900℃에서 2분동안 H2베이크를 실시한 경우(c)에는 2×1017정도로 산소 농도가 나왔다. 하지만, 본 발명의 급속 열처리를 적용한 경우(d)는 계면에서의 산소 농도가 4×1017정도였지만, SEG막층에서의 산소 농도가 더 낮다. 대개 계면에서 산소 농도가 높으면 SEG막도 높은 산소 농도를 보이는데, 그 이유는 SEG막 성장시 산소 농도의 영향을 받기 때문이다. 즉, 계면에서의 순간적인 산화/환원 반응으로 막에 산소가 포함되어 SEG 반응 속도를 둔화시킨다.Then, referring to the graph of FIG. 1, prior to SEG, an oxygen concentration profile similar to that in the case of performing H 2 bake at 800 ° C. for 5 minutes (b) is not performed in-situ cleaning process (a). Is showing. On the other hand, oxygen concentrations of about 2 × 10 18 were observed at all interfaces, while oxygen concentration was about 2 × 10 17 when H 2 bake was performed at 900 ° C. for 2 minutes. However, in the case of applying the rapid heat treatment of the present invention (d), although the oxygen concentration at the interface was about 4 × 10 17 , the oxygen concentration in the SEG film layer is lower. In general, when the oxygen concentration is high at the interface, the SEG film also exhibits a high oxygen concentration because the oxygen concentration is affected by the growth of the SEG film. In other words, oxygen is included in the membrane due to the instantaneous oxidation / reduction reaction at the interface to slow down the SEG reaction rate.
그러므로, 본 발명의 급속 열처리 공정은 900℃에서 2분동안 H2베이크 세정 공정(c)을 한 것보다 계면의 산소 농도가 더 높지만 SEG막내의 산소 농도는 더 낮으므로 계면 위쪽(표면에 가까운 산소층)으로 급속 열처리에 의한 순간적인 산소 제거 능력이 탁월하여 이후 성장하는 SEG막에 대한 산소 재포집 효과를 줄인다.Therefore, the rapid heat treatment process of the present invention has a higher oxygen concentration at the interface than the H 2 bake cleaning process (c) at 900 ° C. for 2 minutes, but has a lower oxygen concentration in the SEG film, so that the upper oxygen (near the surface) is used. Layer) is excellent in the instantaneous oxygen removal ability by rapid heat treatment to reduce the effect of oxygen recapture on the later growing SEG film.
도 2a 및 도 2b는 반도체장치 공정중에서 SEG 공정을 실시함에 있어 세정 공정을 하지 않고 진행했을 때의 SEG막의 표면과 그 단면을 나타낸 사진들이다.2A and 2B are photographs showing the surface of the SEG film and its cross section when the SEG process is performed without performing the cleaning process in the semiconductor device process.
도 3a 및 도 3b는 반도체장치의 SEG 공정을 실시함에 있어 H2베이크처리했을 때 SEG막의 표면과 그 단면을 나타낸 사진들이다.3A and 3B are photographs showing the surface of the SEG film and its cross section when H 2 bake is performed in the SEG process of the semiconductor device.
상기 도 2a 내지 도 3b를 참조하면, 세정 공정을 하지 않거나 H2베이크처리한 후에 동일한 조건에서 SEG 공정을 진행하면 성장한 SEG막(20,40)의 표면이 매우 거친 형태를 보이고 있다. 도면 부호 10과 30은 SEG막(20,40) 근방의 실리콘산화막을 나타낸 것이다.2A to 3B, when the SEG process is performed under the same conditions after the cleaning process is not performed or the H 2 bake treatment, the surface of the grown SEG films 20 and 40 is very rough. Reference numerals 10 and 30 denote silicon oxide films near the SEG films 20 and 40.
도 4a 및 도 4b는 반도체장치의 SEG 공정을 실시함에 있어 본 발명에 따라 급속 열처리 공정을 실시했을 때 SEG막의 표면과 그 단면을 나타낸 사진들로서, 급속 열처리를 한 후에 SEG 공정을 진행하면 성장한 SEG막(60)의 표면이 매우 매끄러운 양호한 형태를 갖는다. 도면 부호 50은 SEG막(60) 근방의 실리콘산화막을 나타낸 것이다.4A and 4B are photographs showing the surface of the SEG film and its cross section when the rapid heat treatment process is performed according to the present invention in performing the SEG process of the semiconductor device. The surface of 60 has a good shape which is very smooth. Reference numeral 50 denotes a silicon oxide film in the vicinity of the SEG film 60.
이에 따라, 본 발명의 급속 열처리 공정을 이용하게 되면, SEG 공정을 실시할 실리콘 계면의 불필요한 산소를 제거하여 SEG성장을 양호한 표면 형태로 성장하게 한다. 이로 인해, 본 발명의 SEG막 질은 인-시튜 세정공정을 실시하지 않거나 고온에서 H2베이크처리한 것보다 우수하다.Accordingly, by using the rapid heat treatment process of the present invention, the unnecessary oxygen at the silicon interface to be subjected to the SEG process is removed to allow the SEG growth to grow to a good surface shape. For this reason, the SEG film quality of the present invention is superior to that without performing an in-situ cleaning process or baking H 2 at a high temperature.
상기한 바와 같이 본 발명은, 복사 가열 방식을 채택하고 있는 SEG장비 자체를 활용하고, 가열율이 빠른 램프를 장착시킬 경우 인-시튜로 실리콘 기판의 산소농도를 줄일때 소모되는 시간을 크게 단축할 수 있다.As described above, the present invention utilizes the SEG equipment itself adopting the radiation heating method, and when the lamp with a fast heating rate is mounted, the time consumed when the oxygen concentration of the silicon substrate is reduced in-situ is greatly reduced. Can be.
또한, 본 발명은 종래 H2베이크처리 조건을 급속 열처리 공정에도 적용함으로써 H2베이크처리시 발생하던 써멀 버젯을 줄이면서 SEG막내의 산소 농도를 줄여 SEG막의 질을 더욱 향상시킬 수 있다.In addition, the present invention can further improve the quality of the SEG film by reducing the oxygen concentration in the SEG film while reducing the thermal budget generated during the H 2 bake process by applying the conventional H 2 bake treatment condition to the rapid heat treatment process.
Claims (8)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990067389A KR100351453B1 (en) | 1999-12-30 | 1999-12-30 | Method for fabrication SEG in semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990067389A KR100351453B1 (en) | 1999-12-30 | 1999-12-30 | Method for fabrication SEG in semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20010059852A KR20010059852A (en) | 2001-07-06 |
| KR100351453B1 true KR100351453B1 (en) | 2002-09-09 |
Family
ID=19634498
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019990067389A KR100351453B1 (en) | 1999-12-30 | 1999-12-30 | Method for fabrication SEG in semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100351453B1 (en) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56147430A (en) * | 1980-04-17 | 1981-11-16 | Toshiba Corp | Treating method for surface of semiconductor |
| KR910020836A (en) * | 1990-05-21 | 1991-12-20 | 경상현 | Vacuum Reactor for Photochemical Deposition and Rapid Thermal Treatment |
| US5279986A (en) * | 1989-02-03 | 1994-01-18 | Applied Materials, Inc. | Method for epitaxial deposition |
| JPH1079393A (en) * | 1996-07-12 | 1998-03-24 | Hitachi Ltd | Silicon wafer having epitaxial growth layer and its manufacturing method as well as semiconductor device using the water |
| KR19990063518A (en) * | 1997-12-26 | 1999-07-26 | 미따라이 하지메 | Heat treatment method and apparatus of SOI substrate and manufacturing method of SOI substrate using same |
-
1999
- 1999-12-30 KR KR1019990067389A patent/KR100351453B1/en not_active IP Right Cessation
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56147430A (en) * | 1980-04-17 | 1981-11-16 | Toshiba Corp | Treating method for surface of semiconductor |
| US5279986A (en) * | 1989-02-03 | 1994-01-18 | Applied Materials, Inc. | Method for epitaxial deposition |
| KR910020836A (en) * | 1990-05-21 | 1991-12-20 | 경상현 | Vacuum Reactor for Photochemical Deposition and Rapid Thermal Treatment |
| JPH1079393A (en) * | 1996-07-12 | 1998-03-24 | Hitachi Ltd | Silicon wafer having epitaxial growth layer and its manufacturing method as well as semiconductor device using the water |
| KR19990063518A (en) * | 1997-12-26 | 1999-07-26 | 미따라이 하지메 | Heat treatment method and apparatus of SOI substrate and manufacturing method of SOI substrate using same |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20010059852A (en) | 2001-07-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5968279A (en) | Method of cleaning wafer substrates | |
| US6191011B1 (en) | Selective hemispherical grain silicon deposition | |
| US5104694A (en) | Selective chemical vapor deposition of a metallic film on the silicon surface | |
| US5264396A (en) | Method for enhancing nitridation and oxidation growth by introducing pulsed NF3 | |
| KR20010092733A (en) | An epitaxial silicon wafer with intrinsic gettering and a method for the preparation thereof | |
| Yew et al. | Selective silicon epitaxial growth at 800° C by ultralow‐pressure chemical vapor deposition using SiH4 and SiH4/H2 | |
| US7994066B1 (en) | Si surface cleaning for semiconductor circuits | |
| JP4039385B2 (en) | Removal method of chemical oxide film | |
| Lee et al. | Silicon epitaxial growth by rapid thermal processing chemical vapor deposition | |
| US20030022432A1 (en) | Selective metal oxide removal | |
| US6204120B1 (en) | Semiconductor wafer pretreatment utilizing ultraviolet activated chlorine | |
| KR100351453B1 (en) | Method for fabrication SEG in semiconductor device | |
| US6319861B1 (en) | Method of improving deposition | |
| WO2011078240A1 (en) | Method for selectively growing doped epitaxial film, and method for selectively growing doped epitaxial film | |
| KR101763363B1 (en) | In-situ pre-clean prior to epitaxy | |
| US20030196588A1 (en) | Silicon boat with protective film, method of manufacture thereof, and silicon wafer heat-treated using silicon boat | |
| JP5547425B2 (en) | Process and apparatus for processing wafers | |
| KR100686989B1 (en) | Method of eliminating boron contamination of annealed wafer | |
| Aoyama et al. | Surface cleaning for Si epitaxy using photoexcited fluorine gas | |
| US20040121609A1 (en) | Method for forming silicon epitaxial layer | |
| JPH11139900A (en) | Epitaxy method on silicon substrate including region doped with arsenic | |
| JP3578063B2 (en) | Pretreatment method for Si wafer and semiconductor wafer | |
| KR100423754B1 (en) | A method for high temperature heating of silicon wafer | |
| JP2000277449A (en) | Manufacture of semiconductor device and impurity injection activation processing device | |
| KR100444166B1 (en) | Method for annealing in the rapid thermal treatment device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20100726 Year of fee payment: 9 |
|
| LAPS | Lapse due to unpaid annual fee |