KR100351027B1 - Driver for field emission light-emitting devices - Google Patents

Driver for field emission light-emitting devices Download PDF

Info

Publication number
KR100351027B1
KR100351027B1 KR1020000004198A KR20000004198A KR100351027B1 KR 100351027 B1 KR100351027 B1 KR 100351027B1 KR 1020000004198 A KR1020000004198 A KR 1020000004198A KR 20000004198 A KR20000004198 A KR 20000004198A KR 100351027 B1 KR100351027 B1 KR 100351027B1
Authority
KR
South Korea
Prior art keywords
anode
voltage
field emission
gate
electrode
Prior art date
Application number
KR1020000004198A
Other languages
Korean (ko)
Other versions
KR20000053654A (en
Inventor
다나카미츠루
노하라야스히로
Original Assignee
후다바 덴시 고교 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 후다바 덴시 고교 가부시키가이샤 filed Critical 후다바 덴시 고교 가부시키가이샤
Publication of KR20000053654A publication Critical patent/KR20000053654A/en
Application granted granted Critical
Publication of KR100351027B1 publication Critical patent/KR100351027B1/en

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J31/00Cathode ray tubes; Electron beam tubes
    • H01J31/08Cathode ray tubes; Electron beam tubes having a screen on or from which an image or pattern is formed, picked up, converted, or stored
    • H01J31/10Image or pattern display tubes, i.e. having electrical input and optical output; Flying-spot tubes for scanning purposes
    • H01J31/12Image or pattern display tubes, i.e. having electrical input and optical output; Flying-spot tubes for scanning purposes with luminescent screen
    • H01J31/123Flat display tubes
    • H01J31/125Flat display tubes provided with control means permitting the electron beam to reach selected parts of the screen, e.g. digital selection
    • H01J31/127Flat display tubes provided with control means permitting the electron beam to reach selected parts of the screen, e.g. digital selection using large area or array sources, i.e. essentially a source for each pixel group
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Cathode-Ray Tubes And Fluorescent Screens For Display (AREA)

Abstract

(과제) 애노드 전압을 높게할 수 있는 전계방출형 발광소자의 구동장치를 제공한다.(Problem) Provided is a driving device for a field emission light emitting device capable of increasing the anode voltage.

(해결수단) 애노드 선택전압을 Va1로 하고, 애노드 비선택 전압을 Va2로하여 양의 바이어스 전압을 인가하면, 인접하는 애노드 전극 간의 전위차는 바이어스 전압(Va2) 몫만큼 낮게되는 결과, 애노드 전압을 높게할 수가 있다. 1프레임 기간의 종료후, 다음 화상을 표시시키기 까지 사이에, 비표시 기간을 설치한다. 이 비표시 기간에 있어서, 애노드 전압(1, 2)이 함께 보호막(81)으로 부터 2차 전자가 방출되지 않는 전압인, 예를들면 GND 레벨에 있는 기간(1a, 2a)를 삽입한다. 그결과, 보호막(81)에 대전한 전하를 제거하여 대전의 진행을 방지할 수가 있다.(Solution) When a positive bias voltage is applied with the anode selection voltage as Va 1 and the anode non-selection voltage as Va 2 , the potential difference between adjacent anode electrodes is lowered by the quotient of the bias voltage Va 2 . The voltage can be increased. After the end of one frame period, a non-display period is provided until the next image is displayed. In this non-display period, the periods 1a and 2a at the GND level, for example, at which the anode voltages 1 and 2 are voltages at which secondary electrons are not emitted from the protective film 81 are inserted. As a result, it is possible to remove the charges charged on the protective film 81 and to prevent the progress of charging.

Description

전계방출형 발광소자의 구동장치{DRIVER FOR FIELD EMISSION LIGHT-EMITTING DEVICES}DRIVER FOR FIELD EMISSION LIGHT-EMITTING DEVICES

본 발명은 전계방출형 디스플레이(FED: Field Emission Display, 이하, 단순히 FED로 표기한다) 등의 전계방출형 발광소자의 구동장치에 관한 것이다.BACKGROUND OF THE INVENTION Field of the Invention The present invention relates to a driving device for a field emission type light emitting device such as a field emission display (FED).

금속 또는 반도체 표면의 인가전계를 109[볼트/m] 정도로 하면, 터널효과에 의하여 전자가 장벽을 통과하고, 상온에서도 진공 중에 전자방출이 행해진다. 이 현상을 전계방출(Field Emission)이라 한다. 반도체 미세 가공기술을 구사하여, 전계방출부의 배열로 이루어지는 면 방출형의 전계방출부를 작성하는 것이 가능하게 되고, FED 등의 전계방출형 표시장치에 사용되고 있다. 또, 전계방출부를 1차원 배열로서 감광필름에 화상을 형성하는 광프린트에 적용하는 것도 고려되고 있다.When the applied electric field of the metal or semiconductor surface is about 10 9 [volts / m], electrons pass through the barrier due to the tunnel effect, and electrons are emitted in vacuum even at room temperature. This phenomenon is called field emission. By utilizing semiconductor micromachining technology, it is possible to produce a surface emission type field emission portion composed of an array of field emission portions, and is used in field emission display devices such as FED. In addition, the application of the field emission unit to an optical print forming an image on a photosensitive film as a one-dimensional array is also considered.

이와같은 표시장치용 광프린트 헤드용의 전계방출형 발광소자에 있어서는 고휘도화가 하나의 과제이다. 이는 낮은 애노드 전압에서는 종래의 형광체의 발광효율이 양호하지 않기 때문이다. 2전극형 풀컬러 FED, 소위 즐치(櫛齒)형 애노드 전극 구조의 것에 있어서는 애노드 전압을 높게할 수가 없다.In such a field emission type light emitting device for an optical print head for a display device, high luminance is one problem. This is because the luminous efficiency of the conventional phosphor is not good at low anode voltage. In a two-electrode full color FED and a so-called bladder-type anode electrode structure, the anode voltage cannot be increased.

도 4∼도 8를 참조하여, 종래의 2전극형 FED의 구조와, 그 구동방법을 설명하고, 애노드 전압을 높게할 수 없는 이유를 설명한다.4-8, the structure and the driving method of the conventional two-electrode type FED will be described, and the reason why the anode voltage cannot be increased is explained.

도 4는 2전극형 풀컬러 FED의 일예를 설명하기 위한 개요 구성도이다.4 is a schematic configuration diagram for explaining an example of a two-electrode full color FED.

도면중, 31은 캐소드 기판, 32는 애노드 기판, 33은 스페이서(spacer), 34-1∼34-4는 캐소드 전극, 35는 패치상의 게이트전극, 36-1∼36-5는 애노드 전극, 37는 형광체 도트이다.In the figure, 31 is a cathode substrate, 32 is an anode substrate, 33 is a spacer, 34-1 to 34-4 is a cathode electrode, 35 is a patch-shaped gate electrode, 36-1 to 36-5 is an anode electrode, 37 Is a phosphor dot.

이 컬러 FED는 전계방출부가 2차원 매트릭스상으로 형성된 캐소드 기판(31)과, 이에 대향하여, 애노드 전극 36-1∼36-5 상에 2차원 매트릭스 상으로 형성된 형광체 도트(37)를 갖는 애노드 기판(32)이 대향 배치된 것으로, 스페이서(33)에 의하여 양자의 간격이 일정하게 지지되고, 양기판의 외주가 봉지되고, 내부가 진공상태로 유지된 것이다.This color FED is an anode substrate having a cathode substrate 31 having a field emission portion formed in a two-dimensional matrix, and a phosphor dot 37 formed in a two-dimensional matrix on anode electrodes 36-1 to 36-5 opposite thereto. (32) are arranged to face each other, and the space | interval of both is uniformly supported by the spacer 33, the outer periphery of both board | substrates is sealed, and the inside was kept in the vacuum state.

이 캐소드 기판(31)상에는 캐소드 전극(34-1∼34-5)이 스트라이프 상으로, 열방향으로 나열하여 배열되어 있다. 전계방출부의 상세한 구조는 설명을 생략하지만, 캐소드전극(36-1∼36-4)에 도상전극이 형성되고, 그 위에 저항층을 통하여, 복수의 미세한 콘상 이미터가 형성되고, 패치 상의 게이트 전극(37)의 개구부를 통하여 애노드 기판(32) 측에 면하고 있다. 상술한 캐소드 전극(34-1∼34-4), 콘상 이미터, 패치상 게이트 전극에 의하여 전계방출부가 구성되어 있다. 더욱이, 복수의 게이트 전극(35) 사이의 배선에 대하여는 이 도면에서는 생략하여 있고, 도 5를 참조하여 후술한다.On the cathode substrate 31, the cathode electrodes 34-1 to 34-5 are arranged in a stripe shape, arranged in the column direction. Although the detailed structure of the field emission unit is omitted, the image electrodes are formed on the cathode electrodes 36-1 to 36-4, and a plurality of fine cone-shaped emitters are formed thereon through the resistive layer, and the gate electrode on the patch is formed. It faces the anode substrate 32 side through the opening part of 37. As shown in FIG. The field emission portion is constituted by the cathode electrodes 34-1 to 34-4, the cone-shaped emitter, and the patch-like gate electrode. In addition, the wiring between the some gate electrode 35 is abbreviate | omitted in this figure, and is mentioned later with reference to FIG.

한편, 투명의 애노드 기판(32)의 하면상에는 투명의 애노드 전극(36-1∼36-5…)가, 스트라이프상으로, 열방향으로 나열하여 배열되어 있다. 상술한 캐소드 전극(34-1∼34-4…)과는 1대 1 대응으로 병행하고 있다. 하나 걸러의 홀수 번째의 애노드 전극(36-1, 36-3, 36-5,…)이 전단부에서 공통접속되고, 다른 하나 걸러의 짝수 번째의 애노드 전극(36-2, 36-4,…)이 도시하지 않는 후단에서 공통접속되어 있다. 즉, 하나 걸러 번갈아 즐치상으로 맞물리어 2개의 애노드 단자를 갖는 애노드 전극이 형성되어 있다.On the other hand, on the lower surface of the transparent anode substrate 32, transparent anode electrodes 36-1 to 36-5 are arranged in a columnar manner in a stripe shape. The above-described cathode electrodes 34-1 to 34-4 are parallel to each other in a one-to-one correspondence. Every other odd-numbered anode electrode 36-1, 36-3, 36-5, ... is connected in common at the front end, and every other even-numbered anode electrode 36-2, 36-4,... Is commonly connected at the rear end not shown. That is, the anode electrode which has two anode terminals by which every other alternately meshes is formed.

애노드 전극(36-1∼36-5)으로서는, ITO(Indium Tin Oxide)의 도전성 투명 박막이 사용되고, 이 하면에, 발광색이 같은 복수의 형광체 도트(37)각 각 애노드 전극(36-1∼36-5)의 길이방향으로 소정간격을 두고 도포 형성되어 있다. 애노드 전극(36-1)에 레드(R), 애노드 전극(36-2)에 그린(G), 애노드 전극(36-3)에 블루(B), 애노드 전극(36-4)에 레드(R)와 같이 열방향으로 R, G, B의 3원색의 형광체 도트(37)가 번갈아 배열되어 표시부가 구성되어 있다. 형광체 도트(37)와 게이트전극(35)를 갖는 전계방출부와는 1대 1 대응하고 있다.As the anode electrodes 36-1 to 36-5, a conductive transparent thin film of ITO (Indium Tin Oxide) is used, and on the lower surface thereof, each of the plurality of phosphor dots 37 having the same emission color is used as the anode electrodes 36-1 to 36 respectively. Application | coating is formed at predetermined intervals in the longitudinal direction of -5). Red (R) on the anode electrode 36-1, green (G) on the anode electrode 36-2, blue (B) on the anode electrode 36-3, red (R) on the anode electrode 36-4 In the column direction, three primary colors of phosphor dots 37 of R, G, and B are alternately arranged to form a display unit. The field emission portion having the phosphor dot 37 and the gate electrode 35 correspond one-to-one.

캐소드 기판(31)측의 특정의 게이트전극(35)에, 캐소드 전위에 대하여, 수십볼트의 크기의 게이트전압을 인가하면, 콘상 이미터로 부터 전자가 방출되고, 동시에 바로 위의 애노드 전극에 수백 볼트의 애노드 전압을 인가하면, 이미터로부터 방출된 전자는 바로 위에 있는 형광체 도트(37)에 사돌하고, 형광체 도트(37)가 발광한다. 게이트 전압이 인가되는 게이트 전극(35)를 갖는 전계방출부에 접속되는 캐소드 배선에는 화상신호의 계조(gradation)에 따른 펄스폭의 신호전압이 인가되어, 형광체 도트(37)의 발광량이 그 계조에 따른 것으로 되도록 제어된다.When a gate voltage of tens of volts is applied to a specific gate electrode 35 on the cathode substrate 31 side with respect to the cathode potential, electrons are emitted from the cone-shaped emitter and at the same time, several hundred to the anode electrode immediately above. When the anode voltage of volts is applied, electrons emitted from the emitter are rounded to the phosphor dot 37 directly above, and the phosphor dot 37 emits light. The signal voltage of the pulse width corresponding to the gradation of the image signal is applied to the cathode wiring connected to the field emission unit having the gate electrode 35 to which the gate voltage is applied, so that the amount of light emitted from the phosphor dot 37 is applied to the gradation. It is controlled to follow.

도 5는 도 1에 도시한 2전극형 풀컬러 FED의 구동방법을 설명하기 위한 전극 접속도이다.FIG. 5 is an electrode connection diagram for explaining a method of driving the two-electrode full color FED shown in FIG. 1.

도면중, 도 4와 동일한 부분에는 같은 부호를 붙여 설명을 생략한다. 41 내지 44는 게이트 배선, 45, 46은 애노드 배선이다. 게이트 전극(35) 및 이에 대향하는 형광체 도트(37)와는 재차 기재하고 있다.In the figure, the same code | symbol is attached | subjected to the same part as FIG. 4, and description is abbreviate | omitted. 41 to 44 are gate wirings, and 45 and 46 are anode wirings. The gate electrode 35 and the phosphor dot 37 facing the gate electrode 35 are described again.

게이트 배선(41∼44)은 열방향으로 연장되어, 게이트 전극(35)의 1도트 걸러 번갈아 접속되고, 1표시 라인당 2개의 게이트 단자(G1, G2), (G3, G4)…, (Gn-1, Gn)가 인출된다. 애노드 배선(45, 46)은 즐치상의 1쌍의 애노드 전극(36-1, 36-3, 36-5,…), (36-2, 36-4, 36-6,…)에 접속되고, 애노드 단자(A1, A2)가 인출된다. m개의 캐소드 전극 및 캐소드 배선은 도시를 생략하고 있지만, 도 4에 있어서, 인접하는 캐소드 전극(34-1, 34-2), (34-3, 34-4),…이, 각각 하나의 캐소드 단자에 접촉되어 있다.The gate wirings 41 to 44 extend in the column direction, are alternately connected to every other dot of the gate electrode 35, and the two gate terminals G1, G2, G3, G4,. , (G n-1 , G n ) are taken out. The anode wires 45 and 46 are connected to the pair of anode electrodes 36-1, 36-3, 36-5, ..., and (36-2, 36-4, 36-6, ...) on the bladder, The anode terminals A1 and A2 are drawn out. Although the m cathode electrodes and the cathode wirings are not shown, in FIG. 4, adjacent cathode electrodes 34-1, 34-2, (34-3, 34-4),... Each one is in contact with one cathode terminal.

게이트 단자(게이트 배선)의 총수는 행 방향의 표시라인수의 2배로 된다. 그러나, 캐소드 배선과 게이트 배선와의 매트릭스에 의하여 멀티플렉서 구동을 할수 있기 때문에, 캐소드 배선은 서로 이웃하는 2개의 라인을 접속하여 1개의 단자로서 꺼내고 있다.The total number of gate terminals (gate wirings) is twice the number of display lines in the row direction. However, since the multiplexer can be driven by the matrix of the cathode wiring and the gate wiring, the cathode wiring is taken out as one terminal by connecting two adjacent lines to each other.

이 2전극형 풀컬러 FED의 화소 선택방법은 행방향에 배열된 게이트 배선(41∼44)과 열방향으로 배열된 캐소드 배선의 매트릭스 만으로 행하는 것이고, 행방향으로 선순차 주사를 행하므로서, 1프레임의 화상을 표시한다.The pixel selection method of the two-electrode full color FED is performed only by the matrix of the gate wirings 41 to 44 arranged in the row direction and the cathode wiring arranged in the column direction, and one frame is performed by performing linear sequential scanning in the row direction. Displays an image.

도 6은 도 4에 도시한 2전극형 풀컬러 FED의 구동타이밍도이다. 앞의 도 5를 아울러 참조하여, 화소 선택방법의 일예를 설명한다.FIG. 6 is a driving timing diagram of the two-electrode full color FED shown in FIG. 4. An example of a pixel selection method will now be described with reference to FIG. 5.

도면중, 51, 52는 애노드 단자(A1, A2)에 인가되는 애노드 전압, 53∼60은 게이트 단자(G1, G3, G5,…, Gn-1, G2, G4, G6,…, G2n)에 인가되는 스캔펄스이다. 열방향에 배열된 도시하지 않는 복수의 캐소드 전극(C1∼Cm)에는 2개씩 하나의 캐소드 단자에 공통접속되어, 형광체 도트의 발광량을 결정하는 데이타 펄스가 동시에 인가되어 있다. 61은 게이트 단자(G2n)에 스캔펄스가 인가되어 있는 기간에 있어서 캐소드 전극(Cm)에 인가되는 데이타 펄스이다.In the figure, 51 and 52 are anode voltages applied to the anode terminals A1 and A2, and 53 to 60 are gate terminals G 1 , G 3 , G 5 ,..., G n-1 , G 2 , G 4 , G 6 ,..., G 2n ). Two non-illustrated cathode electrodes C 1 to C m arranged in the column direction are commonly connected to one cathode terminal, and data pulses for determining the light emission amount of the phosphor dot are simultaneously applied. 61 is a data pulse applied to the cathode electrode C m in the period in which the scan pulse is applied to the gate terminal G 2n .

애노드 전극(A1)에 양의 애노드 전압(51)이 인가되고, 애노드 전극(A2)에 GND 레벨(0볼트)의 애노드 전압(52)이 인가되어 있는 기간에 있어서, 홀수 번째의 게이트단자(G1, G3, G5,…, Gn-1)에, 스캔펄스(53∼55)를 순차 인가하고, 이것과 동기하여, 각 캐소드 전극(C1∼Cm)에 선택 화소의 계조에 따른 폭의 데이터 펄스를 인가한다.In the period in which the positive anode voltage 51 is applied to the anode electrode A1 and the anode voltage 52 of the GND level (0 volt) is applied to the anode electrode A2, the odd-numbered gate terminal G is applied. Scan pulses 53 to 55 are sequentially applied to 1 , G 3 , G 5 ,..., G n-1 , and in synchronization with this, the gray level of the selected pixel is applied to each of the cathode electrodes C 1 to C m . According to the data pulse of the width.

한편, 애노드 전극(A2)에 양의 애노드 전압(52)이 인가되고, 애노드 전극(A1)에 GND 레벨의 애노드 전압(51)이 인가되어 있는 기간에 있어서는 짝수 번째의 게이트 단자(G2, G4, G6,…Gn)에 스캔펄스(56∼60)를 순차인가하고, 이것과 동기하여, 각 캐소드 단자(C1∼Cm)에 데이타 펄스를 인가한다.On the other hand, in the period in which the positive anode voltage 52 is applied to the anode electrode A2 and the anode voltage 51 of the GND level is applied to the anode electrode A1, the even-numbered gate terminals G 2 and G are applied. Scan pulses 56 to 60 are sequentially applied to 4 , G 6 , ... G n ), and data pulses are applied to the respective cathode terminals C 1 to C m in synchronization with this.

게이트 배선(41∼44,…)이, 1표시 라인당 2개 있기 때문에, 화상의 1프레임이 2개의 서브프레임으로 갈라져 있다. 서브프레임 주기와 동기하여, 애노드 단자(A1, A2)의 한쪽에 양의 애노드 전압을 인가함으로서, 즐치상의 애노드 전극(36-1, 36-3, 36-5), (36-2, 36-4, 36-6)를 번갈아 스위칭하고 있기 때문에, 선택되어 있는 애노드 전극의 양쪽의 겨드랑이의 애노드 전극의 전위는 항상 GND 레벨(0볼트)로 된다. 그 결과 집속 전계가 형성되고, 선택된 형광체 도트(37)에 전자가 집속하고, 전계방출부의 이미터로부터 방사되는 전자의 퍼짐을 억제할 수가 있다.Since there are two gate wirings 41 to 44 per one display line, one frame of the image is divided into two subframes. By applying a positive anode voltage to one of the anode terminals A1 and A2 in synchronism with the subframe period, the anode electrodes 36-1, 36-3, 36-5, 36-2, 36- 4, 36-6) are alternately switched, so that the potentials of the anode electrodes on both sides of the selected anode electrode are always at the GND level (0 volt). As a result, a focused electric field is formed, electrons are focused on the selected phosphor dot 37, and spreading of electrons emitted from the emitter of the field emission unit can be suppressed.

상술한 2전극형 애노드 구조로, 고휘도를 얻기 위하여 애노드 전압을 올리는데는 애노드 전극과 게이트 전극와의 사이의 내전압과, 애노드 전극 간의 내전압과를 동시에 향상시켜야 한다. 그러나, 애노드 전극 간의 배선 갭이 매우 좁다라는 구조상의 제약에서, 애노드 전압을 올리면, 애노드 전극 간의 전계 강도가 상승하고, 절연파괴한다. 이 절연파괴는 전극 간의 방전으로 시작하고, 이로 인한 가스의 발생에 의하여 진공도가 저하하면, 애노드 전극과 게이트 전극 사이에서도 방전이 발생한다고 고려되고 있다.With the two-electrode anode structure described above, in order to increase the anode voltage in order to obtain high brightness, the withstand voltage between the anode electrode and the gate electrode and the withstand voltage between the anode electrodes must be improved simultaneously. However, due to the structural constraint that the wiring gap between the anode electrodes is very narrow, when the anode voltage is increased, the electric field strength between the anode electrodes increases and the dielectric breakdown occurs. It is considered that this dielectric breakdown starts with the discharge between the electrodes, and when the degree of vacuum decreases due to the generation of gas, the discharge occurs between the anode electrode and the gate electrode.

애노드 전극간 갭은 표시화상의 해상도를 올리면 필연적으로 좁아지므로, 애노드 전압을 높게함으로 인한 휘도 향상과 고해상화는 양립이 곤난하다. 또, 애노드 전극간의 등가 부하는 용량성으로 되기 때문에, 애노드 전압을 직사각형파로 스위칭하면 돌입전류가 흐른다. 따라서, 애노드 전압을 단순히 올리는 것을 내전압면 뿐아니라 소비전력적으로도 곤난하다. 또, 전극간 갭에 따라서는 돌입전류에 의하여, 전극층이 파괴되는 경우도 있다.Since the gap between the anode electrodes inevitably becomes narrower when the resolution of the display image is increased, the luminance improvement and the high resolution due to the high anode voltage are incompatible. In addition, since the equivalent load between the anode electrodes becomes capacitive, an inrush current flows when the anode voltage is switched to a rectangular wave. Therefore, simply raising the anode voltage is difficult not only withstand voltage but also with power consumption. In addition, depending on the inter-electrode gap, the electrode layer may be destroyed by the inrush current.

이와같이, 2전극형 풀컬러 FED의 구조에서는 애노드 전압을 높게하는 것이 곤난하고, 고휘도화가 어렵다. 그래서, 본 발명자는 애노드 전극 간의 전위차를 크게하는 일없이, 애노드의 구동전압을 높게하기 위하여, 애노드 전압의 오프레벨을 제로 전위가 아니고, 양전위로 하는 구동방식을 제안하였다. (SOCIETY FOR INFORMATION DISPLAY INTERNATIONAL SYMPOSIUM DIGEST OF TECHNICAL PARERS VOLUME XXIX, 1998. 5. 17, 미국 P. 193-196). 이로서, 종래구조에서도 애노드의 구동전압을 높게하여 고휘도화를 실현할 수 있다.As described above, in the structure of the two-electrode full color FED, it is difficult to increase the anode voltage, and high luminance is difficult. Therefore, the present inventor has proposed a driving method in which the off level of the anode voltage is not a zero potential but a positive potential in order to increase the driving voltage of the anode without increasing the potential difference between the anode electrodes. (SOCIETY FOR INFORMATION DISPLAY INTERNATIONAL SYMPOSIUM DIGEST OF TECHNICAL PARERS VOLUME XXIX, May 17, 1998, US P. 193-196). As a result, even in the conventional structure, the driving voltage of the anode can be increased to realize high luminance.

도 7은 이미 제안한 도 4의 2전극형 풀컬러 FED의 구동장치를 설명하기 위한 파형도이다. 도면중, 71, 72는 애노드 단자(A1, A2)에 인가되는 애노드 전압이다. 게이트 단자에 인가되는 스캔펄스, 캐소드 단자(C1∼Cn)에 인가되는 데이타 펄스에 대하여는 도 6과 동일하다.FIG. 7 is a waveform diagram illustrating a driving apparatus of the two-electrode full color FED of FIG. In the figure, 71 and 72 are anode voltages applied to the anode terminals A1 and A2. The scan pulses applied to the gate terminals and the data pulses applied to the cathode terminals C 1 to C n are the same as in FIG. 6.

애노드 선택 전압(온레벨)을 Va1으로 하고, 애노드 비선택 전압(오프레벨) (Va2)로하여 양의 바이어스 전압을 인가하면, 인접하는 애노드 전극간의 전위차(스위칭 전압)은 Va1-Va2로 되고, 바이어스 전압(Va2) 몫만큼 낮아진다. 이는 바이어스 전압(Va2) 몫 만큼 애노드 전압을 높게하더라도, 애노드 전극 간의 전위차는 종래와 변하지 않는 것을 의미한다. 그결과, 종래에 비하여, 바이어스 전압(Va2) 몫 만큼, 애노드 전압을 높게할 수가 있다. 그 결과, 형광체 도트의 발광효율이 향상하고, 발광휘도를 높게할 수가 있다. 일예로서 Va2를 300V로하여 Va1을 800V로 올릴수가 있다.When a positive bias voltage is applied with the anode selection voltage (on level) as V a1 and the anode non-selection voltage (off level) as V a2 , the potential difference (switching voltage) between adjacent anode electrodes is V a1 -V and by a2, it is lowered by a bias voltage (V a2) quotient. This means that even if the anode voltage is increased by the quotient of the bias voltage Va2 , the potential difference between the anode electrodes does not change from the conventional one. As a result, the anode voltage can be made higher by the bias voltage V a2 quotient than in the related art. As a result, the luminous efficiency of the phosphor dot can be improved and the luminous luminance can be increased. By way of example to the V a2 to 300V it can hoist the V a1 to 800V.

따라서, 애노드 전압(Va1)을 애노드 전극 간의 내전압 보다 높게할 수가 있다. 다만 집속능력이 저하하기 때문에, 인접하는 발광도트를 발광시킬 염려가 있다. 그러나 전계방출부의 영역을 좁게하는 등의 설계에 의하여 집속도의 저하는 보상될 수 있다.Therefore, the anode voltage (V a1) can be higher than the anode voltage resistance between the electrodes. However, since the focusing ability is lowered, there is a concern that the light emitting dots adjacent to light may be emitted. However, the decrease in the focusing speed can be compensated by the design such as narrowing the area of the field emission section.

상술한 2전극형 풀컬러 FED는 애노드 전압의 스위칭을 방출전자를 소망의 형광체 도트(37)에 집속시키기 위하여 사용하고 있다. 따라서, 오프의 전압을 자유로 취할 수 있기 때문에, 상술한 바와 같은 구동이 가능하게 된다.The two-electrode full color FED described above uses switching of the anode voltage to focus the emitted electrons on the desired phosphor dot 37. Therefore, since the voltage of OFF can be taken freely, the above-mentioned driving becomes possible.

그러나, 상술한 제안의 방법에서는 애노드 전압이 GND 레벨(제로 볼트)로 되는 기간이 없어짐으로서, 새로운 문제가 있는 것을 알았다.However, in the above-described proposed method, there is no new period since the period at which the anode voltage becomes the GND level (zero volts) is eliminated.

도 8은 구동상의 문제점을 설명하기 위한 도 4의 전극형 풀컬러 FED의 모식적 단면도이다. 도면중, 도 4와 동일한 부분에는 같은 부호를 붙여 설명을 생략한다. 81은 절연성이 있는 보호막이고, 애노드 전극(36-1, 36-2) 사이의 애노드 기판(32)상에 피복되어 있다. 즉, 이 보호막(81)은 애노드 전극(36-1, 36-2) 사이에 있어서, 게이트 전극(35)를 갖는 캐소드 기판(31) 측에 표면이 노출하고 있는 절연부이다. 게이트 전압(+Vg)이 인가된 게이트 전극(35)를 갖는 전계방출부로 부터 방출된 전자는 대향하는 형광체 도트(37)에 사돌한다. 그경우, 일부가 보호막(81)에도 사돌하여 2차 전자를 방출시킨다. 이 때문에, 보호막(81)이 +로 대전(차지업=charge-up)한다. 이 대전이 진행하면, 애노드 전극(32-1, 32-2) 사이의 내전압이 저하한다.8 is a schematic cross-sectional view of the electrode type full color FED of FIG. 4 for explaining a driving problem. In the figure, the same code | symbol is attached | subjected to the same part as FIG. 4, and description is abbreviate | omitted. 81 is an insulating protective film and is covered on the anode substrate 32 between the anode electrodes 36-1 and 36-2. In other words, the protective film 81 is an insulating portion whose surface is exposed on the side of the cathode substrate 31 having the gate electrode 35 between the anode electrodes 36-1 and 36-2. Electrons emitted from the field emission section having the gate electrode 35 to which the gate voltage (+ Vg) is applied are adorned to the opposing phosphor dots 37. In that case, part of the protection film 81 is also rounded to emit secondary electrons. For this reason, the protective film 81 charges to + (charge-up). As this charging proceeds, the breakdown voltage between the anode electrodes 32-1 and 32-2 decreases.

본 발명은 상술한 문제점을 해결하기 위하여 이루어진 것으로, 애노드 전압을 높게할 수 있는 전계방출형 발광소자의 구동장치를 제공하는 것을 목적으로 하는 것이다.The present invention has been made to solve the above-described problems, and an object of the present invention is to provide a driving device for a field emission type light emitting device capable of increasing an anode voltage.

본 발명은 청구항 1기재의 발명에 있어서는, 복수의 애노드 전극이 번갈아 공통접속되어 복수의 애노드 단자가 인출되고, 애노드 기판에 절연부가 노출하여 있고, 상기 복수의 애노드 전극에 대향하여 복수의 전계방출수단의 배열을 갖고, 상기 각 애노드 단자에 대하여, 애노드 선택전압, 그 애노드 선택전압 보다도 낮은 양 전압인 애노드 비선택 전압이 번갈아 공급되므로서, 미리 선택된 상기 전계방출수단으로 부터의 전자가 집속되어서 상기 애노드 전극상의 형광체 도트를 발광시키는 전계방출형 발광소자의 구동장치로서, 스위칭 구동수단을 갖고 그 스위칭 구동수단은 상기 각 애노드 단자에 대하여, 화상출력 기간에 있어서 상기 애노드 선택전압 및 상기 애노드 비선택 전압을 번갈아 공급함과 동시에, 상기 화상출력 기간 사이에 있는 화상 비출력 기간의 적어도 일부 기간에 있어서는 상기 절연부로 부터 2차 전자가 방출되지 않는 전압을 인가하는 것이다.In the invention according to claim 1, a plurality of anode electrodes are alternately connected in common, a plurality of anode terminals are drawn out, an insulating portion is exposed on an anode substrate, and a plurality of field emission means are opposed to the plurality of anode electrodes. The anode selection voltage and the anode non-selection voltage, which is a positive voltage lower than the anode selection voltage, are alternately supplied to each of the anode terminals, so that electrons from the preselected field emission means are focused and the anode is selected. A driving device of a field emission type light emitting element for emitting phosphor dots on an electrode, the switching device comprising switching driving means for supplying the anode selection voltage and the anode non-selection voltage to each of the anode terminals in an image output period. The image ratio between the image output periods while being supplied alternately In at least a part of the output period, a voltage at which secondary electrons are not emitted from the insulator is applied.

따라서, 화상출력 기간에 있어서, 애노드 비선택 전압을 인가함으로서, 애노드 전압을 올리더라도, 애노드 전극간의 전위차의 상승을 방지할 수 있으므로 절연파괴가 발생하지 않는다. 더욱더, 화상 비출력 기간의 적어도 일부의 기간에 있어서, 노출한 절연부로 부터 2차 전자가 방출되지 않는 전압을 인가함으로서, 노출한 절연부의 과도한 대전을 억제하고, 내전압의 저하를 방지할 수가 있다.Therefore, by applying the anode non-selection voltage in the image output period, even if the anode voltage is increased, an increase in the potential difference between the anode electrodes can be prevented, so that no dielectric breakdown occurs. Further, in at least a part of the image non-output period, by applying a voltage at which secondary electrons are not emitted from the exposed insulating portion, excessive charging of the exposed insulating portion can be suppressed, and a drop in the withstand voltage can be prevented.

청구항 2 기재의 발명에 있어서는, 복수의 애노드 전극이 번갈아 공통접속되어 복수의 애노드 단자가 인출되고, 애노드 기판에 절연부가 노출하여 있고, 상기 복수의 애노드 전극에 대향하여 복수의 전계방출 수단의 배열을 갖고, 상기 각 애노드 단자에 대하여, 애노드 선택전압, 그 애노드 선택전압 보다도 낮은 양전압인 애노드 비선택 전압이 번갈아 공급되므로써, 미리 선택된 상기 전계방출 수단으로 부터의 전자가 집속되어 상기 애노드 전극상의 형광체 도트를 발광시키는 전계방출형 발광소자의 구동장치로서, 스위칭 구동수단을 갖고, 그 스위칭 구동수단은 상기 각 애노드 단자에 대하여, 화상출력 기간에 있어서, 상기 애노드 선택전압 및 상기 애노드 비선택 전압을 번갈아 공급함과 동시에 상기 화상출력 기간 사이에 있는 화상 비출력 기간의 적어도 일부의 기간에 있어서는 상기 절연부로 부터 2차 전자가 방출되지 않는 전압으로 동시에 형광체 비발광 전압인 전압을 인가하는 것이다.In the invention according to claim 2, a plurality of anode electrodes are alternately connected in common, a plurality of anode terminals are drawn out, an insulating portion is exposed on the anode substrate, and an arrangement of a plurality of field emission means is opposed to the plurality of anode electrodes. The anode selection voltage and the anode non-selection voltage, which is a positive voltage lower than the anode selection voltage, are alternately supplied to each of the anode terminals, so that electrons from the preselected field emission means are focused and the phosphor dot on the anode electrode is collected. An apparatus for driving a field emission type light emitting element for emitting light, the apparatus comprising: switching driving means, the switching driving means alternately supplying the anode selection voltage and the anode non-selection voltage to each of the anode terminals in an image output period. An image non-output period between the image output period and In the period of at least a portion to the insulating non-emitting phosphor is a secondary electron voltage to a voltage at the same time does not release from the voltage applied portion.

따라서, 화상출력 기간에 있어서 애노드 비선택 전압을 인가함으로써, 애노드 전압을 올리더라도, 애노드 전극간의 전위차의 상승을 방지할 수 있으므로 절연파괴가 발생하지 않는다. 더욱더, 화상 비출력 기간의 적어도 일부의 기간에 있어서, 노출한 절연부로 부터 2차 전자가 방출되지 않는 전압을 인가함으로써, 노출한 절연부의 과도한 대전을 억제하고, 내전압의 저하를 방지할 수가 있음과 동시에, 상술한 화상 비출력 기간의 적어도 일부의 기간에 있어서 형광체의 발광을 방지할 수가 있다.Therefore, even if the anode voltage is increased by applying the anode non-selection voltage in the image output period, the rise of the potential difference between the anode electrodes can be prevented, so that no dielectric breakdown occurs. Furthermore, in at least a part of the image non-output period, by applying a voltage at which secondary electrons are not emitted from the exposed insulating portion, excessive charging of the exposed insulating portion can be suppressed, and a drop in the withstand voltage can be prevented. At the same time, light emission of the phosphor can be prevented in at least part of the above-described image non-output period.

청구항 3기재의 발명에 있어서는, 청구항 1 또는 2에 기재의 전계방출형 발광소자의 구동장치에 있어서, 게이트 전압출력 수단을 갖고, 그 게이트 전압출력수단은 상기 각 애노드 단자에, 상기 절연부로 부터 2차 전자가 방출되지 않는 전압이 인가되어 있는 기간내에 있어서, 상기 각 전계방출수단의 게이트 전극에 게이트 펄스를 인가하는 것이다. 따라서, 전계방출 수단의 전자방출 특성의 열화를 방지할 수 있다.In the invention according to claim 3, the field emission type light emitting device according to claim 1 or 2 has a gate voltage output means, and the gate voltage output means is provided at each of the anode terminals from the insulation portion. The gate pulse is applied to the gate electrode of each of the field emission means in a period during which a voltage at which the secondary electrons are not emitted is applied. Therefore, deterioration of the electron emission characteristic of the field emission means can be prevented.

청구항 4 기재의 발명에 있어서는, 청구항 3에 기재의 전계방출형 발광소자의 구동장치에 있어서, 게이트 전압 제어수단을 갖고, 그 게이트 전압 제어수단은 상기 게이트 펄스의 전압치를 상기 화상출력 기간에 있어서 출력되는 주사용 펄스의 전압치와는 다른 값으로 제어하는 것이다.In the invention according to claim 4, the field emission type light emitting device according to claim 3 has a gate voltage control means, and the gate voltage control means outputs the voltage value of the gate pulse in the image output period. It is controlled by a value different from the voltage value of the scanning pulse.

따라서, 표시휘도에 관계하는 화상출력 기간의 전자방출량과 관계 없이, 전자방출 특성의 열화를 방지하기 위한 전자방출량을 최적한 값으로 설정할 수가 있다.Therefore, irrespective of the electron emission amount in the image output period related to the display luminance, the electron emission amount for preventing the deterioration of the electron emission characteristic can be set to an optimum value.

도 1는 본 발명의 전계방출형 발광소자의 구동장치를 설명하기 위한 제1예의 파형도.BRIEF DESCRIPTION OF THE DRAWINGS Fig. 1 is a waveform diagram of a first example for explaining the driving device of the field emission type light emitting device of the present invention.

도 2는 본 발명의 전계방출형 발광소자의 구동장치를 설명하기 위한 제2예의 파형도.Fig. 2 is a waveform diagram of a second example for explaining the driving device of the field emission type light emitting device of the present invention.

도 3은 본 발명의 전계방출형 발광소자의 구동장치의 블록 구성도.Figure 3 is a block diagram of a driving device of the field emission type light emitting device of the present invention.

도 4는 2전극형 풀컬러 FED의 일예를 설명하기 위한 개요 구성도.4 is a schematic configuration diagram for explaining an example of a two-electrode full color FED.

도 5는 도 4의 2전극형 풀컬러 FED의 구동방법을 설명하기 위한 전극 접속도.FIG. 5 is an electrode connection diagram illustrating a method of driving the two-electrode full color FED of FIG. 4. FIG.

도 6는 도 4의 2전극형 풀컬러 FED의 구동 타이밍도.6 is a driving timing diagram of the two-electrode full color FED of FIG. 4;

도 7는 이미 제안한, 도 4의 2전극형 풀컬러 FED의 구동장치를 설명하기 위한 파형도.FIG. 7 is a waveform diagram illustrating the driving device of the two-electrode full color FED of FIG. 4 already proposed. FIG.

도 8은 구동상의 문제점을 설명하기 위한 도 4의 2전극형 풀컬러 FED의 모식적 단면도.8 is a schematic cross-sectional view of the two-electrode full color FED of FIG. 4 for explaining a driving problem.

(도면의 주요부분에 대한 부호의 설명)(Explanation of symbols for the main parts of the drawing)

1, 3, 51, 71 … 애노드 단자(A1)에 인가되는 애노드 전압1, 3, 51, 71... Anode voltage applied to anode terminal A1

2, 4, 52, 72 … 애노드 단자(A2)에 인가되는 애노드 전압2, 4, 52, 72... Anode voltage applied to anode terminal A2

53∼60 … 게이트 단자(G1, G3, G5…, Gn-1, G2, G4, G6, …, G2n)에 인가되는 스캔펄스53 to 60. Scan pulses applied to the gate terminals G 1 , G 3 , G 5 ..., G n-1 , G 2 , G 4 , G 6 ,..., G 2n

81… 보호막81... Shield

도 1은 본 발명의 전계방출형 발광소자의 구동장치를 설명하기 위한 제1예의 파형도이다.1 is a waveform diagram of a first example for explaining the driving apparatus of the field emission type light emitting device of the present invention.

도면중, 1, 2는 애노드 단자(A1, A2)에 인가되는 애노드 전압이다. 표시화상의 1프레임 기간의 종료후, 다음의 표시화상을 표시시키기 까지 사이에, 화상을 표시하지 않는 비표시(블랭킹=blanking) 기간을 설치한다. 이 비표시 기간에 있어서 애노드 전압(1, 2)이 함께, 보호막(81)(도 8)으로 부터 2차 전자가 방출되지 않는 전압, 다시 말하면, 2차 전자방출 전압 이하의 전압, 예를들면, GND레벨(0볼트)에 있는 기간(1a, 2a)을 삽입한다. 그 결과, 1프레임 마다, 보호막(81)에 대전한 전하를 제거하여 대전의 진행을 방지할 수가 있다.In the figure, 1 and 2 are anode voltages applied to the anode terminals A1 and A2. After the end of one frame period of the display image, a non-displaying (blanking = blanking) period in which no image is displayed is provided until the next display image is displayed. In this non-display period, the anode voltages 1 and 2 together, the voltage at which secondary electrons are not emitted from the protective film 81 (Fig. 8), that is, the voltage below the secondary electron emission voltage, for example , The periods 1a and 2a at the GND level (0 volts) are inserted. As a result, the charge of the protective film 81 can be removed every frame to prevent the progress of charging.

그러나, 보호막(81)의 재료, 형광체 도트(37)(도 4, 도 8)의 형광체 재료 등에 따라서는 보호막(81)(도 8)으로 부터 2차 전자가 방출되지 않는 애노드 전압 일지라도, 형광체 도트(37)(도 4, 도 8)가 발광해 버리는 경우가 있을 수 있다. 상술한 기간(1a, 2a)에 있어서는 시간이 극히 짧기 때문에, 가령 형광체 도트(37)가 발광하더라도 그다지 큰 문제는 되지 않더라도, 발광하지 않는 편이 바람직하다. 따라서, 상술한 기간(1a, 2a)에 있어서 애노드 전압은 2차 전자가 방출되지 않는 전압일 뿐아니라, 형광체 도트(37)가 발광하지 않는 전압(형광체 비발광 전압), 다시 말하면, 발광개시 전압 이하의 전압이면, 보다 바람직하다. GND레벨(0볼트)는 보호막(81)으로 부터 2차 전자가 방출되지 않는 전압이고, 형광체 비발광 전압이기도 한다.However, depending on the material of the protective film 81, the phosphor material of the fluorescent dot 37 (FIGS. 4 and 8), and the like, even if the anode voltage is not emitted from the secondary film from the protective film 81 (FIG. 8), the phosphor dots There may be a case where the 37 (FIGS. 4 and 8) emits light. Since the time is extremely short in the above-described periods 1a and 2a, it is preferable not to emit light even if the phosphor dot 37 emits light even if it is not a big problem. Therefore, in the above-described periods 1a and 2a, the anode voltage is not only a voltage at which secondary electrons are not emitted, but also a voltage at which the phosphor dot 37 does not emit light (phosphor non-emitting voltage), that is, a light emission start voltage. It is more preferable if it is the following voltages. The GND level (0 volt) is a voltage at which secondary electrons are not emitted from the protective film 81, and is also a phosphor non-emitting voltage.

더욱이, 게이트 단자에 인가되는 스캔펄스, 캐소드 단자(C1∼CK)에 인가되는 데이타 펄스에 대하여는 도 6과 동일하다. 비표시 기간에 있어서는 스캔펄스를 발생하지 않는다.Moreover, the scan pulses applied to the gate terminals and the data pulses applied to the cathode terminals C 1 to C K are the same as in FIG. 6. Scan pulses are not generated in the non-display period.

애노드 전압(1, 2)이, 보호막(81)으로 부터 2차 전자가 방출되지 않는 전압 또는 보호막(81)으로 부터 2차 전자가 방출되지 않는 전압이고 동시에 형광체 비발광 전압인 기간(1a, 2a)은 상술한 매프레임 마다의 비표시 기간에 삽입하는 것이 바람직하다. 그러나, 보호막(81)의 재질 등에 의하여 대전의 정도가 적은 경우에는 복수 프레임에 1회 정도, 삽입하도록 하여도 좋다. 이경우, 애노드 단자(A1, A2)의각각에 인가되는 애노드 전압(1, 2)에 대하여, 동시에, 보호막(81)으로 부터 2차 전자가 방출되지 않는 전압 또는 보호막(81)으로 부터 2차 전자가 방출되지 않는 전압으로 동시에 형광체 비발광 전압인 기간(1a, 2a)을 삽입하지 않고, 번갈아 상술한 기간(1a, 2a)을 삽입하는등 하여도 좋다.The periods 1a and 2a in which the anode voltages 1 and 2 are voltages at which secondary electrons are not emitted from the protective film 81 or voltages at which secondary electrons are not emitted from the protective film 81 and at the same time phosphor non-emitting voltages ) Is preferably inserted into the non-display period for each frame described above. However, when the degree of charging is small due to the material of the protective film 81 or the like, it may be inserted about once in a plurality of frames. In this case, with respect to the anode voltages 1 and 2 applied to each of the anode terminals A1 and A2, at the same time, the secondary electrons from the protective film 81 or the voltage at which secondary electrons are not emitted from the protective film 81. The above-described periods 1a and 2a may be inserted alternately without inserting the periods 1a and 2a which are phosphor non-emitting voltages at the same voltage as which is not emitted.

도 2는 본 발명의 전계방출형 발광소자의 구동장치를 설명하기 위한 제2의 예의 파형도이다.Fig. 2 is a waveform diagram of a second example for explaining the driving apparatus of the field emission type light emitting device of the present invention.

도면중, 3, 4는 애노드 단자(A1, A2)의 각각에 인가되는 애노드 전압이다. 이 예에서는 1프레임 기간의 종료시의 비표시 기간(3a, 4a) 뿐아니라, 서브프레임의 종료시에도 비표시 기간을 설치하고, 이 비표시 기간에 있어서도, 애노드 전압(3, 4)이 보호막(81)으로 부터 2차 전자가 방출되지 않는 전압 또는 보호막(81)으로 부터 2차 전자가 방출되지 않는 전압으로 동시에 형광체 비발광 전압, 예를들면, GND레벨(0볼트)에 있는 기간(3b, 4b)을 삽입하고 있다. 따라서, 도 1의 실시형태 보다도 대전방지 능력이 향상한다.In the figure, 3 and 4 are anode voltages applied to each of the anode terminals A1 and A2. In this example, not only the non-display periods 3a and 4a at the end of one frame period, but also the non-display period is provided at the end of the subframe, and in this non-display period, the anode voltages 3 and 4 are provided with the protective film 81 Is the voltage at which secondary electrons are not emitted from or the secondary electrons are not emitted from the protective film 81 at the same time (3b, 4b) at the phosphor non-emitting voltage, for example, at the GND level (0 volts). ) Is being inserted. Therefore, the antistatic ability is improved compared with the embodiment of FIG.

이 예에 있어서도, 게이트 단자에 인가되는 스캔펄스, 캐소드 단자(C1∼CK)에 인가되는 데이타 펄스에 대하여는 도 6과 동일하다. 비표시 기간에 있어서는 게이트 전극에 스캔펄스를 발생시키지 않는다.Also in this example, the scan pulses applied to the gate terminals and the data pulses applied to the cathode terminals C 1 to C K are the same as in FIG. 6. In the non-display period, no scan pulse is generated on the gate electrode.

다음에, 상술한 애노드 전극간의 내전압의 저하의 방지에 더하여, 이미터 표면의 클리닝 효과에 의하여 전자방출의 열화를 방지할 수 있는 구동장치에 대하여 설명한다. 이경우, 각 애노드 전압(1, 2)(도 2에 있어서는 3, 4)의 파형은 도 1,도 2의 경우와 동일하지만, 화상의 비표시 기간이고, 각 애노드 전압(1, 2)이 보호막(81)으로 부터 2차 전자가 방출되지 않는 전압 또는 보호막(81)으로 부터 2차 전자가 방출되지 않은 전압이고 동시에 형광체 비발광 전압의 기간(1a, 2a)(도 2에 있어서는 3a, 3b, 4a, 4b)에 있어서는 게이트 전극에 리프레시 펄스를 인가하고, 전계방출부를 전계방출 상태로 한다.Next, in addition to the prevention of the drop in the breakdown voltage between the anode electrodes described above, a driving apparatus capable of preventing the deterioration of electron emission by the cleaning effect of the emitter surface will be described. In this case, the waveforms of the anode voltages 1 and 2 (3 and 4 in Fig. 2) are the same as those in Figs. 1 and 2, but are in the non-display period of the image, and the anode voltages 1 and 2 are the protective films. The voltage at which secondary electrons are not emitted from the 81 or the secondary electrons are not emitted from the protective film 81 and at the same time the periods 1a and 2a of the phosphor non-emitting voltage (3a, 3b, in FIG. 2). In 4a and 4b), a refresh pulse is applied to the gate electrode, and the field emission portion is placed in the field emission state.

구체적으로는 화상표시 기간에 있어서 발생하는 도 6에 도시한 스캔펄스(53∼60)와 동일한, 순차 온으로 되는 리프레시 펄스를 각 애노드 전압(1, 2(3, 4))이, 보호막(81)으로 부터 2차 전자가 방출되지 않는 전압, 또는 보호막(81)으로 부터 2차 전자가 방출되지 않는 전압으로 동시에 형광체 비발광 전압인 기간(1a, 2a(3a, 3b, 4a, 4b))에 발생시킨다. 이 리프레시 펄스가 그 게이트 전극에 인가되는 전계방출부에 있어서는 이미터로 부터 전자가 방출되고, 게이트 전극에 유입하고, 이 전류에 의하여, 이미터 표면이 클리닝되고, 그결과, 전자방출 특성의 열화를 방지할 수가 있다. 또, 게이트 전극 근방의 절연체층에 대전하는 전하의 축적의 진행을 억제함과 동시에, 애노드 기판(32)측의 보호막(81)의 대전의 진행을 억제하는 능력도 향상한다.Specifically, each anode voltage (1, 2 (3, 4)) has a protective film 81 for the refresh pulses that are sequentially turned on, which is the same as the scan pulses 53 to 60 shown in FIG. 6 occurring in the image display period. In the period (1a, 2a (3a, 3b, 4a, 4b)), which is the voltage at which the secondary electrons are not emitted from the second electrode or the secondary electrons are not emitted from the protective film 81, and at the same time, the phosphor non-emitting voltage. Generate. In the field emission section where this refresh pulse is applied to the gate electrode, electrons are emitted from the emitter, flow into the gate electrode, and the surface of the emitter is cleaned by this current, resulting in deterioration of electron emission characteristics. Can be prevented. In addition, while suppressing the progress of the accumulation of charges charged to the insulator layer near the gate electrode, the ability to suppress the progress of the charge of the protective film 81 on the anode substrate 32 side is also improved.

그러나, 리프레시 작용이 지나치게 강하면, 도리어 전자방출 특성이 열화하는 것을 알았다. 리프레시 작용은 게이트 전류의 피크치에서 효과가 있을 가능성도 있지만, 현시점에서는 게이트 전류의 크기와 통전시간와의 곱, 즉, 전자의 방출량의 실효치에서 효과가 있는 것으로 추측된다. 따라서, 각 게이트 전극에 인가하는 리프레시 펄스전압의 크기 및 인가시간의 곱을 적절한 값으로 할 필요가 있다.However, it was found that when the refreshing action is too strong, the electron emission characteristics deteriorate. The refreshing action may be effective at the peak value of the gate current, but at present it is estimated that the refresh action is effective at the product of the magnitude of the gate current and the energization time, that is, the effective value of the electron emission amount. Therefore, it is necessary to set the product of the magnitude of the refresh pulse voltage applied to each gate electrode and the application time to an appropriate value.

상술한 애노드 전극간의 대전방지를 위하여는 애노드 전압(1, 2)이 보호막(81)으로 부터 2차 전자가 방출되지 않는 전압 또는 보호막(81)으로 부터 2차 전자가 방출되지 않는 전압으로 동시에 형광체 비발광 전압인 기간이 긴편이 좋다. 따라서, 애노드 전압(1, 2)이 보호막(81)으로 부터 2차 전자가 방출되지 않는 전압 또는 보호막(81)으로부터 2차 전자가 방출되지 않는 전압으로 동시에 형광체 비발광 전압인 기간(1a, 2a)의 길이에 비해, 각 게이트 전극에 인가하는 리프레시 펄스의 적절한 온 기간은 짧다.In order to prevent the charge between the anode electrodes described above, the anode voltages 1 and 2 are simultaneously phosphors at a voltage at which secondary electrons are not emitted from the protective film 81 or at a voltage at which secondary electrons are not emitted from the protective film 81. It is preferable that the period of the non-emitting voltage is longer. Accordingly, the periods 1a and 2a at which the anode voltages 1 and 2 are phosphor non-emitting voltages at the same time as the voltage at which the secondary electrons are not emitted from the protective film 81 or at the voltage at which the secondary electrons are not emitted from the protective film 81. Compared with the length of), the appropriate on-period of the refresh pulse applied to each gate electrode is short.

따라서, 상술한 기간(1a, 2a)에 있어서, 1프레임 마다 매회, 각 게이트 전극에 리프레시 펄스를 인가할 필요는 없다. 수∼수십 프레임을 1주기로서, 전게이트 전극에 1회씩, 리프레시 펄스를 인가하도록 하여도 좋다. 예를들면, 복수 프레임 중의 상술한 기간(1a, 2a), 예를들면 GND 레벨에 있는 전기간에 걸처서, 전게이트 전극을 1회 주사한다. 또는 복수 프레임 중의 1회의 상술한 기간(1a, 2a), 예를들면, GND 레벨에 있는 기간에 있어서, 전게이트 전극을 1회 주사한다.Therefore, in the above-described periods 1a and 2a, it is not necessary to apply the refresh pulse to each gate electrode every frame. Refresh pulses may be applied to all gate electrodes once every several to several tens of frames. For example, the all-gate electrode is scanned once during the above-described periods 1a and 2a of the plurality of frames, for example, all of the electric currents at the GND level. Alternatively, the all-gate electrode is scanned once in one of the above-described periods 1a and 2a of a plurality of frames, for example, at a GND level.

더욱이 도 6에 도시한 스캔펄스(53∼60)은 어떤 시점에는 하나의 게이트 단자에 전압을 인가하지 않는다라는 주사를 하고 있다. 그러나, 리프레시 펄스에 대하여는 동시에 복수의 게이트 단자를 동시에 온으로 하여도 지장은 없고, 동시에 온으로 하는 게이트 단자의 편성도 문제 삼지 않는다. 따라서, 리프레시 펄스를 복수의 게이트 단자에 동시에 인가하는 예를들면 홀수 번째와 짝수 번째의 게이트 전극에 같은 리프레시 펄스를 인가하거나 복수의 게이트 단자를 동시에 온 함과 동시에, 온되는 게이트 단자를 하나씩 주사하는 예를들면, 어떤 타이밍에서는 G1와 G2를 온하고, 다음의 타이밍에서는 G2와 G3를 온으로 하는 것처럼 리프레시 펄스를 순차 인가하도록 하여도 좋다.Further, the scan pulses 53 to 60 shown in Fig. 6 scan at a point in time that no voltage is applied to one gate terminal. However, with respect to the refresh pulse, even if a plurality of gate terminals are turned on at the same time, there is no problem, and the formation of the gate terminals to be turned on at the same time is not a problem. Therefore, for example, when the refresh pulses are simultaneously applied to the plurality of gate terminals, for example, the same refresh pulse is applied to the odd and even gate electrodes or the plurality of gate terminals are simultaneously turned on and the gate terminals to be turned on one by one are scanned. For example, the refresh pulses may be sequentially applied as if G 1 and G 2 are turned on at some timing and G 2 and G 3 are turned on at the next timing.

상술한 리프레시 작용은 약간한 조건의 변화에 따라서도 전계방출부의 열화의 정도가 크게 변화한다. 화상표시시에는 대부분의 방출전자가 애노드 전극에 분배되고, 게이트 전류는 거의 흐르지 않는다. 따라서, 리프레시를 위한 게이트 구동회로의 설계 조건은, 화상 표시 동작시의 설계 조건과는 크게 다르다. 게이트 전극 마다, 리프레시 펄스의 전압, 인가 시간 등이 게이트 전극 마다 균일하게 되도록 한다. 또, 화상표시 동작시에 비하여, 게이트 전류량이 대폭으로 증가하므로 게이트 전원의 전류 용량의 제약을 고려하면, 리프레시 펄스를 동시에 온으로 하는 게이트의 수는 적은 편이 설계상 바람직하다.In the above-described refreshing action, the degree of deterioration of the field emission unit is greatly changed even with a slight change in conditions. In the image display, most of the emitted electrons are distributed to the anode electrode, and the gate current hardly flows. Therefore, the design conditions of the gate drive circuit for refreshing differ greatly from the design conditions at the time of image display operation. The refresh pulse voltage, the application time and the like are made uniform for each gate electrode. In addition, since the amount of gate current is greatly increased compared with the image display operation, the number of gates for simultaneously turning on the refresh pulse is preferable in consideration of the limitation of the current capacity of the gate power supply.

FED 패널의 설계에 따라 값은 다르지만, 일예를 나타내면, 애노드 전압이 GND 레벨에 있는 기간(1a, 2a)에 있어서 전자방출량은 20mArms(root mean square)에서는 과대하고, 리프레시 용의 전자방출은 예를들면 4프레임에 1회 정도 행하고, 400μArms 정도 이하로 하는 것이 바람직한 결과로 되었다.Although the value varies depending on the design of the FED panel, an example shows that the electron emission amount is excessive at 20 mArms (root mean square) during the period (1a, 2a) where the anode voltage is at the GND level, and the electron emission for refreshing is an example. For example, it is preferable to carry out about once in four frames and to set it to about 400 µArms or less.

전자 방출량은 게이트 전압으로 제어되므로, 화상표시 기간의 스캔펄스 용의 게이트 전압과 리프레시 펄스 용의 게이트 전압와를 각각 다른 전압에 설정하여 구동할 수 있도록 게이트 전압을 제어함으로서, 표시 휘도에 관계하는 화상표시 기간의 전자방출량과는 독립하여 리프레시시의 방출 전류량을 제어할 수가 있다.Since the electron emission amount is controlled by the gate voltage, the gate voltage is controlled so that the gate voltage for the scan pulse and the refresh pulse for the image display period and the gate voltage for the refresh pulse can be set to different voltages to drive the image. The amount of emission current during refresh can be controlled independently of the amount of electron emission during the period.

도 3은 본 발명의 전계방출형 발광소자의 구동장치의 블록 구성도이다. 도면중, 11은 신호입력버퍼, 12는 컨트롤러, 13은 표시용 RAM(랜덤 액세스 메모리), 14는 데이타 드라이버, 15는 애노드 전원/애노드 스위치회로, 16은 게이트 전압 제어회로, 17은 게이트 전원, 18은 스캔드라이버, 19은 캐소드전원, 20은 FED 패널이다. 전체 구성은 종래의 2전극형 풀컬러 FED 용의 구동장치와 변함이 없다.3 is a block diagram of a driving device of the field emission type light emitting device according to the present invention. In the figure, 11 is a signal input buffer, 12 is a controller, 13 is a display RAM (random access memory), 14 is a data driver, 15 is an anode power supply / anode switch circuit, 16 is a gate voltage control circuit, 17 is a gate power supply, 18 is a scan driver, 19 is a cathode power supply, and 20 is an FED panel. The overall configuration is the same as that of the drive device for the conventional two-electrode full color FED.

화상신호는 동기신호와 함께 신호입력 버퍼(11)를 통하여 컨트롤러(12)에 입력되고, 1프레임분의 화상데이타가, RGB 별로 표시용 RAM(13)에 기억된다. 컨트롤러(12)는 표시용 RAM(13)에 기억된 RGB 데이타를 형광체 도트(37)의 선택 순서에 따른 소정의 순서로 판독하여, 데이타 드라이버(14)에 전송한다. 데이타 드라이버(14)에 있어서는 캐소드 전원(19)으로 부터 전압(Vcc)의 공급을 받고, RGB 데이타의 계조에 응한 펄스폭의 데이타 펄스를 FED패널(20)의 캐소드 단자(캐소드 전극(C1∼Cm))에 출력한다.The image signal is input to the controller 12 together with the synchronization signal through the signal input buffer 11, and one frame of image data is stored in the display RAM 13 for each RGB. The controller 12 reads the RGB data stored in the display RAM 13 in a predetermined order according to the selection order of the phosphor dots 37 and transfers the data to the data driver 14. The cathode terminal of the data driver 14. The cathode power source 19 as from a voltage (Vcc), FED panel 20, a data pulse having a pulse width that depends on the gray level of the received supply, RGB data of the in the (cathode electrode (C 1 ~ C m )).

애노드 전원/애노드 스위치회로(15)는 3개의 상이한 전압(도 1에 있어서, 애노드 선택전압(Va1), 애노드 비선택전압(Va2), 형광체 비발광 전압(GND))를 동기신호로 동기한 소정의 타이밍으로 스위칭 출력하는 회로이다. 컨트롤러(12)는 입력된 동기신호에 동기하여, 애노드 전원/애노드 스위치 회로(15)를 제어하고, FED패널(20)의 애노드 단자(A1, A2)의 각각에 도 1에 도시한 애노드 전압(1, 2) 혹은 도 2에 도시한 애노드 전압(3, 4)을 공급한다. 컨트롤러(12)는 또 게이트 전원(17)으로 부터 전압 Vcc의 공급를 받는 게이트 전압 제어회로(16)를 제어하고, 스캔펄스를 발생시켜 스캔 드라이버(18)에 공급한다. 컨트롤러(12)는 스캔 드라이버(18)를 제어하여, 게이트 단자(G1∼G2n)의 하나에 스캔펄스를 공급한다. 1/4 VGA의 해상도(320×240)의 경우에는 n=240, m=960 (캐소드 단자수 480)로 된다.The anode power supply / anode switch circuit 15 synchronizes three different voltages (anode selection voltage V a1 , anode non-selection voltage V a2 , and phosphor non-emitting voltage GND in FIG. 1) with a synchronous signal. A circuit for switching output at a predetermined timing. The controller 12 controls the anode power supply / anode switch circuit 15 in synchronization with the input synchronization signal, and displays the anode voltage (shown in FIG. 1) at each of the anode terminals A1 and A2 of the FED panel 20. 1, 2) or the anode voltages 3, 4 shown in FIG. The controller 12 also controls the gate voltage control circuit 16 which is supplied with the voltage Vcc from the gate power supply 17, generates a scan pulse, and supplies it to the scan driver 18. The controller 12 controls the scan driver 18 to supply scan pulses to one of the gate terminals G 1 to G 2n . In the case of a resolution of 1/4 VGA (320 x 240), n = 240 and m = 960 (the number of cathode terminals 480).

더욱이, 리프레시 펄스를 발생시키는 경우에, 컨트롤러(12)는 애노드 전압이 보호막(81)으로부터 2차 전자가 방출되지 않는 전압 또는 보호막(81)으로 부터 2차 전자가 방출되지 않는 전압이고 동시에 형광체 비발광전압에 있는 기간에 있어서, 게이트 전압제어회로(16)를 제어하고, 펄스폭이 좁은 리프레시 펄스를 발생시킨다. 그것과 동시에, 스캔 드라이버(18)를 제어하고, 고속으로 게이트 단자(G1∼G2n)을 선택 전환하고, 상기 화상 비출력 기간의 1 또는 복수 프레임의 기간을 1주기로하여 모든 게이트 단자(게이트 전극)에 리프레시 펄스를 인가한다.Furthermore, in the case of generating a refresh pulse, the controller 12 determines that the anode voltage is a voltage at which secondary electrons are not emitted from the protective film 81 or a voltage at which secondary electrons are not emitted from the protective film 81 and at the same time a phosphor ratio. In the period of the light emission voltage, the gate voltage control circuit 16 is controlled to generate a refresh pulse having a narrow pulse width. At the same time, the scan driver 18 is controlled, the gate terminals G 1 to G 2n are selected and switched at high speed, and all the gate terminals (gates are configured with one period or one frame of the image non-output period as one cycle. A refresh pulse to the electrode).

상술한 설명에서는 도 8을 참조하여 설명한 바와 같이, 노출한 절연부인 보호막(81)의 대전의 영향에 대하여 설명하였지만, 보호막(81)을 도포하지 않고 글라스의 애노드 기판(32)의 표면을 애노드 전극(36) 사이에 노출시키는 경우도 있다. 이경우에는 애노드 기판(32)의 노출한 절연부로 되고, 이 노출부분에 전계방출부로 부터 방출된 전자의 일부가 사돌하여 2차 전자를 방출시켜, 대전이 진행하고, 마찬가지로 내전압이 저하한다.In the above description, as described with reference to FIG. 8, the effect of the charging of the protective film 81 which is the exposed insulating portion has been described. However, the anode electrode 32 is formed on the surface of the anode substrate 32 of glass without applying the protective film 81. It may be exposed between (36). In this case, the anode substrate 32 becomes an exposed insulator, and part of the electrons emitted from the field emission unit steps around to emit secondary electrons, so that charging progresses, and thus the withstand voltage decreases.

상술한 설명에서는 직선 스트라이프상의 즐치형 애노드를 사용한 2전극형 풀컬러 FED 패널을 구체예로 하고, 문제점 및 이것을 해결하는 구동장치를 설명하였다.In the above description, a two-electrode full-color FED panel using a straight stripe-shaped anode has been described as a specific example, and a problem and a driving device for solving the problem have been described.

그러나 종래의 기술로서 참조한 논문의 도 3 등에서 알려진 지그재그 상의 즐치형 애노드를 사용한 풀 듀티 시스템 등, 1개의 애노드 전극에 애노드 선택 전압을 부여하고, 형광체 도트(37)를 발광 가능한 상태로 하고, 여기에 인접하는 애노드 전극을 저전압으로하여, 발광가능하게된 형광체 도트(37)에 방출전자를 집속시키는 애노드 전극 구조이면, 동일하게 하여 애노드 전압을 높게 할수가 있다.However, an anode selection voltage is applied to one anode electrode, such as a full-duty system using a zig-zag on the zigzag anode known from Fig. 3, etc. of a paper referred to in the prior art, and the phosphor dot 37 is made to emit light. The anode voltage can be made high in the same manner as long as the anode electrode has an adjacent anode electrode at a low voltage and focuses the emission electrons on the phosphor dots 37 which are capable of emitting light.

2전극형에 한하지 않고, 3이상의 애노드 전극에 있어서도, 동일한 집속작용을 사용하는 것이면, 애노드 전압을 높게할 수가 있다. 컬러 FED에 한하지 않고, 단색의 FED도 좋다. 또, 화상표시장치에 한하지 않고, 광프린트 헤드와 같이, 1차원 혹은 2차원 배열의 전계방출부를 사용하여, 화상데이타에 따라 발광을 시키는 경우에도 적용할 수가 있다.Not only the two-electrode type but also the three or more anode electrodes, if the same focusing action is used, the anode voltage can be increased. Not only a color FED, but a monochromatic FED is also good. The present invention can also be applied not only to an image display device but also to a case where light is emitted in accordance with image data using a field emission unit in a one-dimensional or two-dimensional array like an optical print head.

본 발명은 상술한 설명에서도 명백한 바와 같이, 형광체 도트를 선택·발광시키는 애노드 전압을 높게하더라도, 애노드 전극간의 스위칭 전압을 올리지 않고 끝나므로, 전극간의 전계 강도 상승에 의한 절연파괴가 발생하지 않고, 애노드 전압을 용이하게 높게할 수 있다라는 효과가 있다. 더욱더, 애노드 전압에 노출한 절연부로 부터 2차 전자가 방출되지 않는 전압, 또는 노출한 절연부로부터 2차 전자가 방출되지 않는 전압, 또는 노출한 절연부로부터 2차 전자가 방출되지 않는 전압 동시에 형광체 비발광 전압인 레벨을 삽입함으로서, 애노드 기판 표면의 대전의 진행을 억제할 수가 있고, 내전압의 저하를 방지할 수 있다라는 효과가 있다. 그결과, 안정한 고휘도화가 가능하게 된다.As is apparent from the above description, the present invention ends without raising the switching voltage between the anode electrodes even when the anode voltage for selecting and emitting the phosphor dots is high, so that the dielectric breakdown due to the increase in the electric field strength between the electrodes does not occur, and the anode There is an effect that the voltage can be easily increased. Furthermore, the phosphor at which secondary electrons are not emitted from the insulation exposed to the anode voltage, or the voltage at which secondary electrons are not emitted from the exposed insulation, or the voltage at which secondary electrons are not emitted from the exposed insulation By inserting the level of the non-luminous voltage, it is possible to suppress the progress of charging on the surface of the anode substrate and to prevent the fall of the withstand voltage. As a result, stable high brightness can be achieved.

각 애노드 전압이, 노출한 절연부로부터 2차 전자가 방출되지 않는 전압 또는 노출한 절연부로 부터 2차 전자가 방출되지 않는 전압이고 동시에 형광체 비발광 전압인 기간에 있어서, 게이트 전극에 리프레시 펄스를 인가하면, 방출전자에 의하여, 이미터 표면을 클리닝할 수가 있고, 전자방출 특성의 열화를 방지할 수 있다라는 효과가 있다. 전자방출량은 게이트 전압으로 제어되므로, 화상표시 기간의 게이트 전압과 애노드 전압이 노출한 절연부로 부터 2차 전자가 방출되지 않는 전압 또는 노출한 절연부로 부터 2차 전자가 방출되지 않는 전압이고 동시에 형광체 비발광 전압으로 할때의 게이트 전압을 상이한 전위에 설정하여 구동하면, 표시화상의 휘도와 관계 없이, 리프레시 기간의 방출 전류량을 제어하는 것이 가능하게 된다.A refresh pulse is applied to the gate electrode in a period in which each anode voltage is a voltage at which secondary electrons are not emitted from the exposed insulation or a voltage at which secondary electrons are not emitted from the exposed insulation and at the same time a phosphor non-emitting voltage. The effect is that the emitter electrons can clean the emitter surface and prevent deterioration of the electron-emitting characteristics. Since the electron emission amount is controlled by the gate voltage, the voltage at which the secondary electrons are not emitted from the insulator exposed by the gate voltage and the anode voltage of the image display period, or the voltage at which the secondary electrons are not emitted from the exposed insulator and at the same time the phosphor ratio When the gate voltage at the light emission voltage is set at different potentials and driven, it is possible to control the amount of emission current in the refresh period regardless of the brightness of the display image.

Claims (4)

복수의 애노드 전극이 번갈아 공통접속되어 복수의 애노드 단자가 인출되고, 애노드 기판에 절연부가 노출하여 있고, 상기 복수의 애노드 전극에 대향하여 복수의 전계방출수단의 배열을 갖고, 상기 각 애노드 단자에 대하여, 애노드 선택전압, 그 애노드 선택전압 보다도 낮은 양 전압인 애노드 비선택 전압이 번갈아 공급됨으로써, 미리 선택된 상기 전계방출수단으로 부터의 전자가 집속되어서 상기 애노드 전극상의 형광체 도트를 발광시키는 전계방출형 발광소자의 구동장치로서, 스위칭 구동수단을 갖고, 그 스위칭 구동수단은 상기 각 애노드 단자에 대하여, 화상출력 기간에 있어서 상기 애노드 선택전압 및 상기 애노드 비선택 전압을 번갈아 공급함과 동시에, 상기 화상출력 기간의 사이에 있는 화상 비출력 기간의 적어도 일부 기간에 있어서는 상기 절연부로 부터 2차 전자가 방출되지 않는 전압을 인가하는 것을 특징으로 하는 전계방출형 발광소자의 구동장치.A plurality of anode electrodes are alternately connected in common, and a plurality of anode terminals are drawn out, an insulating portion is exposed on the anode substrate, and a plurality of field emission means are arranged to face the plurality of anode electrodes, and to each of the anode terminals. And the anode selection voltage and the anode non-selection voltage, which is a positive voltage lower than the anode selection voltage, are alternately supplied, so that electrons from the previously selected field emission means are focused to emit the phosphor dots on the anode electrode. And a switching driving means, wherein the switching driving means alternately supplies the anode selection voltage and the anode non-selection voltage to each of the anode terminals in the image output period, and during the image output period. In at least some of the image non-output periods in Drive device of the field emission type light-emitting device characterized in that the voltage that the secondary electrons are not emitted from the insulating portion is applied. 복수의 애노드 전극이 번갈아 공통접속되어 복수의 애노드 단자가 인출되고, 애노드 기판에 절연부가 노출하여 있고, 상기 복수의 애노드 전극에 대향하여 복수의 전계방출 수단의 배열을 갖고, 상기 각 애노드 단자에 대하여, 애노드 선택전압, 그 애노드 선택전압 보다도 낮은 양전압인 애노드 비선택 전압이 번갈아 공급됨으로써, 미리 선택된 상기 전계방출 수단으로 부터의 전자가 집속되어 상기 애노드 전극상의 형광체 도트를 발광시키는 전계방출형 발광소자의 구동장치로서, 스위칭 구동수단을 갖고, 그 스위칭 구동수단은 상기 각 애노드 단자에 대하여, 화상출력 기간에 있어서, 상기 애노드 선택전압 및 상기 애노드 비선택 전압을 번갈아 공급함과 동시에 상기 화상출력 기간의 사이에 있는 화상 비출력 기간의 적어도 일부의 기간에 있어서는 상기 절연부로 부터 2차 전자가 방출되지 않는 전압이고 또한 형광체 비발광 전압인 전압을 인가하는 것을 특징으로 하는 전계방출형 발광소자의 구동장치.A plurality of anode electrodes are alternately connected in common, a plurality of anode terminals are drawn out, an insulating portion is exposed on the anode substrate, and a plurality of field emission means are arranged opposite to the plurality of anode electrodes, and each of the anode terminals And the anode selection voltage, and the anode non-selection voltage, which is a positive voltage lower than the anode selection voltage, are alternately supplied, so that electrons from the previously selected field emission means are focused to emit the phosphor dots on the anode electrode. And a switching driving means, wherein the switching driving means alternately supplies the anode selection voltage and the anode non-selection voltage to each of the anode terminals in the image output period, and at the same time during the image output period. In at least a portion of the image non-output period in Drive device of the field emission type light-emitting device which comprises applying a voltage that is isolated from the parts of the secondary electrons are not emitted, and also the non-light emitting phosphor voltage of voltage. 제 1 항 또는 제 2 항에 있어서, 게이트 전압출력 수단을 갖고, 그 게이트 전압출력 수단은 상기 각 애노드 단자에, 상기 절연부로 부터 2차 전자가 방출되지 않는 전압이 인가되어 있는 기간내에 있어서, 상기 각 전계방출수단의 게이트 전극에 게이트 펄스를 인가하는 것을 특징으로 하는 전계방출형 발광소자의 구동장치.A gate voltage output means as set forth in claim 1 or 2, wherein said gate voltage output means has said gate voltage output means within said period in which a voltage at which secondary electrons are not emitted from said insulation portion is applied. A device for driving a field emission type light emitting device, characterized in that a gate pulse is applied to a gate electrode of each field emission means. 제 3 항에 있어서, 게이트 전압 제어수단을 갖고, 그 게이트 전압 제어수단은 상기 게이트 펄스의 전압치를 상기 화상출력 기간에 있어서 출력되는 주사용 펄스의 전압치와 다른 값으로 제어하는 것을 특징으로 하는 전계방출형 발광소자의 구동장치.4. The electric field according to claim 3, further comprising a gate voltage control means, the gate voltage control means controlling the voltage value of the gate pulse to a value different from the voltage value of the scanning pulse output in the image output period. An apparatus for driving a light emitting device.
KR1020000004198A 1999-01-29 2000-01-28 Driver for field emission light-emitting devices KR100351027B1 (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP99-021529 1999-01-29
JP11021529A JP2000221936A (en) 1999-01-29 1999-01-29 Driving device of field emission type luminous element

Publications (2)

Publication Number Publication Date
KR20000053654A KR20000053654A (en) 2000-08-25
KR100351027B1 true KR100351027B1 (en) 2002-08-30

Family

ID=12057497

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000004198A KR100351027B1 (en) 1999-01-29 2000-01-28 Driver for field emission light-emitting devices

Country Status (3)

Country Link
JP (1) JP2000221936A (en)
KR (1) KR100351027B1 (en)
FR (1) FR2790861B1 (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100459904B1 (en) * 2002-08-05 2004-12-03 삼성에스디아이 주식회사 Field emission display with separated upper electrode structure
JP4746287B2 (en) * 2004-07-06 2011-08-10 日本放送協会 Driving device for field emission display device and driving method thereof
US10714294B2 (en) * 2018-05-25 2020-07-14 Kla-Tencor Corporation Metal protective layer for electron emitters with a diffusion barrier

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2735265B1 (en) * 1995-06-08 1997-08-22 Pixtech Sa SWITCHING A FLAT DISPLAY ANODE
FR2735266B1 (en) * 1995-06-08 1997-08-22 Pixtech Sa METHOD OF CONTROLLING A FLAT VISUALIZATION SCREEN

Also Published As

Publication number Publication date
KR20000053654A (en) 2000-08-25
FR2790861A1 (en) 2000-09-15
FR2790861B1 (en) 2002-03-01
JP2000221936A (en) 2000-08-11

Similar Documents

Publication Publication Date Title
US5107182A (en) Plasma display and method of driving the same
US7589697B1 (en) Addressing of AC plasma display
US7227516B2 (en) Plasma display apparatus
JP2800879B2 (en) Fluorescent display device and driving method thereof
JP2000242214A (en) Field emission type picture display device
US20070097053A1 (en) Plasma display apparatus with differing-size protrusion electrodes
JP4385568B2 (en) Driving method of plasma display device
JP2000020019A (en) Field emission display device
US7167144B2 (en) Method for monitoring a plasma display panel with discharge between triad-mounted electrodes
JP2765154B2 (en) Driving method of plasma display panel
US6448946B1 (en) Plasma display and method of operation with high efficiency
US20030038757A1 (en) Plasma display apparatus and driving method thereof
KR100351027B1 (en) Driver for field emission light-emitting devices
US5162701A (en) Plasma display and method of driving the same
JP3179817B2 (en) Surface discharge type plasma display panel
KR100349923B1 (en) Method for driving a plasma display panel
JPH1173898A (en) Field emission type image display device and its driving method
KR20030071477A (en) Display apparatus and driving method of the same
JP3259279B2 (en) Driving method of plasma display panel
JPH08137431A (en) Gas discharge display device
KR100352977B1 (en) Field Emission Display and Driving Method thereof
KR100294542B1 (en) Plasma display panel and its driving method
KR100293513B1 (en) Driving method of field emission display device
KR100747358B1 (en) Flat Display Panel and Driving Method Thereof
KR100293520B1 (en) Driving Method of Plasma Display Panel

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee