KR100347514B1 - Apparatus for Processing an ATM Layer Function - Google Patents
Apparatus for Processing an ATM Layer Function Download PDFInfo
- Publication number
- KR100347514B1 KR100347514B1 KR1019990021544A KR19990021544A KR100347514B1 KR 100347514 B1 KR100347514 B1 KR 100347514B1 KR 1019990021544 A KR1019990021544 A KR 1019990021544A KR 19990021544 A KR19990021544 A KR 19990021544A KR 100347514 B1 KR100347514 B1 KR 100347514B1
- Authority
- KR
- South Korea
- Prior art keywords
- cell
- connection
- transmission
- unit
- reception
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/54—Store-and-forward switching systems
- H04L12/56—Packet switching systems
- H04L12/5601—Transfer mode dependent, e.g. ATM
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/54—Store-and-forward switching systems
- H04L12/56—Packet switching systems
- H04L12/5601—Transfer mode dependent, e.g. ATM
- H04L2012/5619—Network Node Interface, e.g. tandem connections, transit switching
- H04L2012/562—Routing
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/54—Store-and-forward switching systems
- H04L12/56—Packet switching systems
- H04L12/5601—Transfer mode dependent, e.g. ATM
- H04L2012/5625—Operations, administration and maintenance [OAM]
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/54—Store-and-forward switching systems
- H04L12/56—Packet switching systems
- H04L12/5601—Transfer mode dependent, e.g. ATM
- H04L2012/5638—Services, e.g. multimedia, GOS, QOS
- H04L2012/5646—Cell characteristics, e.g. loss, delay, jitter, sequence integrity
- H04L2012/5652—Cell construction, e.g. including header, packetisation, depacketisation, assembly, reassembly
- H04L2012/5653—Cell construction, e.g. including header, packetisation, depacketisation, assembly, reassembly using the ATM adaptation layer [AAL]
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
Abstract
ATM 시스템이 고속 대용량화 되고 새로운 서비스 기능을 요구함에 따라 ATM 시스템에서 요구하는 모든 ATM 계층 기능들을 하나의 ASIC 칩에 구현할 수 있도록 하는 개선된 ATM 계층 기능 처리 장치가 개시된다. 본 발명은 모든 물리적 링크마다 공통으로 사용되는 ATM 계층 기능을 구현함에 있어서, 단순한 ATM 셀의 생성/종단 기능만을 처리하는 수준을 넘어서 대용량 622Mbps급 트래픽의 QOS(Quality Of Service) 버퍼링 기능, 하드웨어에 의한 실시간 OAM(Operation And Management) 처리 기능, UPC(Usage Parameter Control) 기능 및 ABR 트래픽 제어 기능 등을 하나의 ASIC 칩에 구현하여 기능과 가격측면에서 경쟁력 있도록 하는 ATM 계층 기능 처리 장치를 제공한다.As an ATM system becomes high-capacity and requires new service functions, an improved ATM layer function processing apparatus is disclosed that enables all ATM layer functions required by an ATM system to be implemented on a single ASIC chip. The present invention implements an ATM layer function commonly used for all physical links, and goes beyond a simple ATM cell generation / termination function, by using a QOS (Quality Of Service) buffering function of high-capacity 622 Mbps traffic and hardware. By providing real-time operation and management (OAM) processing function, UPC (Usage Parameter Control) and ABR traffic control function in one ASIC chip, it provides ATM layer function processing device to be competitive in terms of function and price.
Description
본 발명은 비동기 전송모드(Asynchronous Transfer Mode; 이하, ATM 이라 칭함) 계층 기능을 처리하기 위한 장치에 관한 것으로서, 보다 상세하게는 모든 ATM 계층 기능들을 모두 수용하여 하나의 칩에 구현할 수 있도록 하는 ATM 계층 기능처리 장치에 관한 것이다.The present invention relates to an apparatus for processing an asynchronous transfer mode (hereinafter, referred to as ATM) layer function, and more particularly, an ATM layer that accommodates all ATM layer functions and implements them on one chip. It relates to a functional processing device.
초기의 ATM 장치에서는 메모리, FPGA, CAM등의 각종 소자들을 이용하여 단일 보드형태로 ATM 계층 기능 처리 장치를 제작 하였으나, 지원해야 할 가입자 수와 속도가 증가함에 따라 상용 소자들을 이용하여 ATM 장치를 구성할 경우 시스템 크기가 방대해지고 가격이 상승하게 되어 경제적인 측면에서 실현 가능성이 없었다.In the early ATM devices, ATM layer function processing devices were manufactured in the form of a single board using various devices such as memory, FPGA, and CAM. However, as the number and speed of subscribers to be supported increase, ATM devices are composed of commercial devices. Doing so would increase the size of the system and raise prices, making it economically viable.
이에 따라, ATM 계층 기능 중 일부를 ASIC(application specific integrated circuit)으로 구현하여 이러한 문제를 해결하였으나, 주로 155Mbps급의 트래픽 처리에 관련된 장치들이었다.Accordingly, this problem was solved by implementing some of the ATM layer functions using an application specific integrated circuit (ASIC), but the devices mainly related to 155Mbps traffic processing.
최근에는, 망 자원을 최대한 효율적으로 이용하고 보다 우수한 품질의 서비스를 제공하기 위해 ATM 장치에서 기본적으로 제공하는 ATM 셀의 생성/종단 기능 이외에도, 622Mbps급의 트래픽에 대해 QOS(Quality Of Service) 버퍼링 기능, 하드웨어에 의한 실시간 OAM(Operation And Management) 처리 기능, UPC(Usage Parameter Control) 기능 및 ABR(Avariable Bit Rate) 트래픽 제어 기능 등의 새로운 기능들이 추가적으로 요구되고 있는 실정이다.Recently, QOS (Quality Of Service) buffering function for 622Mbps traffic, in addition to the creation / termination function of ATM cells basically provided by ATM devices in order to use network resources as efficiently as possible and provide better quality of service. In addition, new functions such as real-time OAM (Operation And Management) processing by hardware, UPC (Usage Parameter Control) and ABR (Avariable Bit Rate) traffic control are additionally required.
따라서, 본 발명은 이러한 기술적 배경하에서 안출된 것으로서, ATM 시스템이 고속 대용량화 되고 새로운 서비스 기능을 요구함에 따라 상용 소자로 시스템을 구현할 수 없는 문제를 해결하기 위해, 최근 ATM 시스템에서 요구하는 모든 ATM 계층 기능들을 하나의 ASIC 칩에 구현할 수 있도록 효율적인 기능을 구비한 ATM 계층기능 처리장치를 제공하는데 그 목적이 있다.Accordingly, the present invention has been made under such a technical background, and in order to solve the problem that an ATM system cannot be implemented as a commercial device as a high-speed, high-capacity and new service function is required, all ATM layer functions required by the recent ATM system are required. The purpose of the present invention is to provide an ATM hierarchical processing unit having an efficient function so that it can be implemented in one ASIC chip.
또한, 본 발명은 광대역 종합정보통신망(B-ISDN)의 구축 시 필요한 광대역 ATM 단말(B-TE)과 망 종단장치(B-NT)는 물론 ATM 교환기, ATM 크로스-접속(Cross-Connect) 등 모든 ATM 장치에 모든 물리적 링크 마다 공통으로 사용되는 ATM 계층 기능을 구현 하는데 있어서, 단순한 ATM 셀의 생성/종단 기능만을 처리하는 수준을 넘어서 대용량 622Mbps급 트래픽의 QOS(Quality Of Service) 버퍼링 기능, 하드웨어에 의한 실시간 OAM(Operation And Management) 처리 기능, UPC(Usage Parameter Control) 기능 및 ABR 트래픽 제어 기능 등을 하나의 ASIC 칩에 구현하여 기능과 가격측면에서 경쟁력 있는 ATM 장치가 개발될 수 있도록 하는 것을 목적으로 한다.In addition, the present invention is a broadband ATM terminal (B-TE) and network terminator (B-NT) required for the construction of a broadband integrated information network (B-ISDN), as well as ATM switch, ATM cross-connect (Cross-Connect), etc. Implementing the ATM layer function commonly used for all physical links in all ATM devices, the QOS (Quality Of Service) buffering function of the high-capacity 622Mbps traffic goes beyond the simple processing of creating / terminating the ATM cell. Real-time operation and management (OAM) processing, UPC (Usage Parameter Control) and ABR traffic control functions are implemented in one ASIC chip to enable the development of competitive ATM devices in terms of function and price. do.
도 1은 본 발명에 의한 ATM 계층 기능을 처리하기 위한 장치의 상세 블록도이다.1 is a detailed block diagram of an apparatus for processing an ATM layer function according to the present invention.
* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings
B2∼B11 : 수신부 B12∼B20 : 송신부B2 to B11: Receiver B12 to B20: Transmitter
B21 : 셀 메모리 접속부 B22 : 셀추출 버퍼B21: cell memory connection part B22: cell extraction buffer
B23 : 상태 추출 버퍼 B24 : 프로세서 접속부B23: status extraction buffer B24: processor connection
상기 목적을 달성하기 위한 본 발명은, 단순한 ATM 셀의 생성/종단 기능만을 처리하는 수준을 넘어서 대용량 622Mbps급 트래픽의 QOS(Quality Of Service) 버퍼링 기능, 하드웨어에 의한 실시간 OAM(Operation And Management) 처리 기능, UPC(Usage Parameter Control) 기능 및 ABR 트래픽 제어 기능 등을 수행하기 위해 수신 UTOPIA 접속부, 수신 연결 테이블 관리부, 수신 OAM 처리부, UPC 처리부, 수신 라우팅 제어부, 수신 출력 제어부, 수신 시험 셀 발생부, 수신 셀 다중화 제어부, 수신 스위치 접속부, 수신 연결 메모리 접속부, 송신 스위치 접속부, 송신 연결 테이블 관리부, 송신 출력 제어부, 송신 OAM 처리부, 송신 시험 셀 발생부, 송신 셀 다중화 제어부, 송신 UTOPIA 접속부, 송신 연결 메모리 접속부, 셀 메모리접속부, 셀 추출 버퍼, 상태 추출 버퍼, 및 프로세서 접속부로 구성된다.The present invention for achieving the above object, beyond the processing of only the generation / termination function of the simple ATM cell, QOS (Quality Of Service) buffering function of large-capacity 622Mbps traffic, real-time OAM processing function by hardware Receive UTOPIA connection, receive connection table management, receive OAM processing, UPC processing, receive routing control, receive output control, receive test cell generator, receive cell to perform UPC (Usage Parameter Control) and ABR traffic control functions. Multiplexing control unit, receiving switch connection unit, receiving connection memory connection unit, transmission switch connection unit, transmission connection table management unit, transmission output control unit, transmission OAM processing unit, transmission test cell generation unit, transmission cell multiplexing control unit, transmission UTOPIA connection unit, transmission connection memory connection unit, cell A memory connection, a cell extraction buffer, a state extraction buffer, and a processor connection.
이하, 본 발명의 바람직한 실시예를 첨부도면을 참조하여 상세히 설명한다.Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings.
도 1은 본 발명에 의한 ATM 계층 기능을 처리하기 위한 장치의 상세 블록도를 도시한 것이다.1 shows a detailed block diagram of an apparatus for processing an ATM layer function according to the present invention.
도 1을 참조하면, 본 발명의 622Mbps 급 ATM 계층 기능 처리장치는, 크게 수신 수단(B2∼B11), 송신 수단(B12∼B20), 셀 메모리 접속부(B21), 및 프로세서 접속부(B24)로 구성된다.Referring to Fig. 1, the 622Mbps ATM layer function processing apparatus of the present invention is largely composed of receiving means (B2 to B11), transmitting means (B12 to B20), cell memory connection portion (B21), and processor connection portion (B24). do.
상기 수신수단은, 수신 물리 계층 디바이스 접속 신호를 발생하고 이에 따라 수신된 셀의 헤더 정보를 재구성하여 수신된 셀이 속해있는 연결에 해당하는 수신 연결 메모리 주소를 발생하는 수신 UTOPIA 접속부(B2)와, 수신부 기능과 관련된 파라미터를 수신 연결 메모리로부터 읽어와 각 기능 처리부로 전달하고 모든 처리가 완료된 파라미터 값을 다시 저장하는 수신 연결 테이블 관리부(B3), 두 단의 일반 셀률 알고리즘(Generic Cell Rate Algorithm) 수행 부분으로 구성되어 최대 셀률(Peak Cell Rate), 셀 지연 변이(Cell Delay Variation) 그리고 지속 셀률(Sustainable Cell Rate), 최대 버스트 크기(Maximum Burst Size), 버스트 톨러런스(Burst Tolerance)를 이용하여 각 가상 연결(virtual connection)별로 협상된 트래픽 율을 초과하는 셀을 검출하고 조치하는 UPC 처리부(B4)와, AIS, RDI, CC경보의 발생과 해제 조건을 검출하고 PM셀이 수신되었을 때 성능 관련 데이터를 계산하여 누적하며 처리된OAM셀에 대한 라우팅 방향을 결정하는 수신 OAM 처리부(B5), 수신 연결 테이블 관리부(B3), 수신 OAM 처리부(B5), UPC 처리부(B4)로부터 전달된 정보를 종합하여 셀이 전달될 방향을 결정하고 셀 메모리를 공유 메모리 형태로 관리하는 수신 라우팅 제어부(B6), 상기 수신 라우팅 제어부(B6)의 명령을 받아 셀 메모리에서 셀을 읽어 수신 스위치 접속부(B10)로 전달하는 수신 출력 제어부(B7), ATM 스위치 기능을 시험하기 위해 사용자가 요구하는 임의의 형태의 ATM 셀을 임의의 속도로 생성하는 수신 시험 셀 발생부(B8), 외부 프로세서에서 수신 방향으로 삽입된 셀, 수신 시험 셀 발생부(B8)에서 발생된 시험 셀 및 수신 출력 제어부(B7)에서 외부 셀 메모리에서 읽어온 사용자 셀을 우선 순위에 따라 다중화하는 수신 셀 다중화 제어부(B9), 내부에서 32비트 단위로 처리된 ATM 셀 데이터를 8 비트 또는 16 비트로 변환하고 라우팅 태그를 첨부하여 스위치 디바이스로 전달하는 수신 스위치 접속부(B10)와, 상기 수신 UTOPIA 접속부(B2), 수신 연결 테이블 관리부(B3), 수신 출력 제어부(B7), 수신 OAM 처리부(B5) 및 프로세서 접속부(B24)에서 수신 연결 메모리를 각각 읽고 쓸 수 있도록 각 기능부의 요구를 중재하여 데이터를 읽고 쓰는 수신 연결 메모리 접속부(B11)로 구성된다.The receiving means comprises: a receiving UTOPIA connection B2 for generating a receiving physical layer device connection signal and thus reconfiguring header information of the received cell to generate a receiving connection memory address corresponding to the connection to which the received cell belongs; Receive connection table management unit (B3) that reads parameters related to the receiver function from the receive connection memory and transfers them to each function processor, and stores the parameter values after all processing is completed, and performs two stages of the generic cell rate algorithm. Each virtual connection using maximum cell rate, cell delay variation and sustainable cell rate, maximum burst size, burst tolerance, etc. UPC processing unit (B4) for detecting and acting on a cell exceeding the negotiated traffic rate for each virtual connection), AIS, RDI, CC alarm Receive OAM processing unit (B5), Receive connection table management unit (B3), Receive OAM processing unit that detects the occurrence and release conditions, calculates and accumulates performance-related data when the PM cell is received, and determines the routing direction for the processed OAM cell. (B5), the reception routing control unit (B6) and the receiving routing control unit (B6) to determine the direction in which the cell is delivered by combining the information transmitted from the UPC processing unit (B4) and manages the cell memory in the form of a shared memory; A reception output control unit (B7) which receives the cell from the cell memory and transfers it to the reception switch connection unit (B10), and a reception test cell for generating any type of ATM cell required by the user to test the ATM switch function at an arbitrary speed. The generator B8, the cell inserted in the receiving direction from the external processor, the test cell generated from the receiving test cell generator B8, and the use read from the external cell memory from the receiving output control unit B7. Receive cell multiplexing control unit (B9) for multiplexing its own cells according to priority; Receive switch connection unit for converting ATM cell data processed in 32-bit units into 8 bits or 16 bits and attaching routing tags to the switch device ( B10), and each receiving UTOPIA connection unit B2, a reception connection table management unit B3, a reception output control unit B7, a reception OAM processing unit B5, and a processor connection unit B24 each read and write a reception connection memory. It consists of a receiving connection memory connection section B11 for reading and writing data by arbitrating the request of the functional section.
한편, 상기 송신 수단은, 입력된 셀의 라우팅 태그를 제거하고 헤더 정보를 재구성하여 입력된 셀이 속해있는 연결에 해당하는 송신 연결 메모리 주소를 발생하는 송신 스위치 접속부(B12)와, 수신된 셀이 속해있는 연결의 메모리 주소를 이용하여 송신 OAM 및 QOS 버퍼링 기능과 관련된 파라미터를 수신 연결 메모리로부터 읽어와 각 기능 처리부로 전달하고 처리된 파라미터 값을 다시 저장하는 송신 연결 테이블 관리부(B13)와, 송신 연결 테이블 관리부(B13)로부터 전달된 라우팅 정보를 종합하여 송신 스위치 접속부(B12) 내부의 FIFO를 읽어 셀을 해당하는 곳으로 전달하고 셀 메모리를 공유 메모리로 관리하여 입력된 셀의 출력 포트 및 등급에 따라 해당하는 우선순위 큐에 저장하는 송신 라우팅 제어부(B14)와, 송신 라우팅 제어부(B14)의 명령을 받아 셀 메모리에서 셀을 읽어 송신 셀 다중화 제어부(B18)에 전달하는 송신 출력 제어부(B15)와, 1초의 주기로 송신부의 연결 테이블을 조사하면서 경보 셀, 또는 CC셀을 전송하도록 설정된 연결에 대해서 그러한 셀을 송신 셀 다중화 제어부(B18)로 전달하는 송신 OAM 처리부(B16)와, 송신 UTOPIA 접속부(B19)에 접속되는 외부 물리 계층 디바이스를 시험하기 위해 사용자가 요구하는 임의의 형태의 ATM 셀을 생성하는 송신 시험 셀 발생부(B17)와, 외부 프로세서에서 송신 방향으로 삽입된 셀, 송신 시험 셀 발생부(B17)에서 발생된 시험 셀, 송신 출력 제어부(B15)에서 외부 셀 메모리에서 읽어온 사용자 셀, 송신 OAM 처리부(B16)에서 발생된 OAM 셀 및 수신 라우팅 제어부(B6)에서 전달된 루프백 셀을 우선 순위에 따라 다중화하는 송신 셀 다중화 제어부(B18)와, 송신 물리 계층 디바이스 접속 신호에 따라 내부에서 32비트 단위로 처리된 ATM 셀 데이터를 8 비트 또는 16 비트로 변환하여 전달하는 송신 UTOPIA 접속부(B19), 및 송신 스위치 접속부(B12), 송신 연결 테이블 관리부(B13), 송신 출력 제어부(B15), 송신 OAM 처리부(B16) 및 프로세서 접속부(B24)에서 송신 연결 메모리를 각각 읽고 쓸 수 있도록 각 블록의 요구를 중재하여 데이터를 읽고 쓰는 송신 연결 메모리 접속부(B20)로 구성된다.On the other hand, the transmitting means, the transmission switch connection unit (B12) for removing the routing tag of the input cell and reconstruct the header information to generate a transmission connection memory address corresponding to the connection to which the input cell belongs, and the received cell A send connection table manager (B13) which reads parameters related to the transmit OAM and QOS buffering functions from the receive connection memory by using the memory address of the connection to which they belong, and transmits them to each function processor and stores the processed parameter values again; The routing information transmitted from the table management unit B13 is aggregated, the FIFO inside the transmission switch connection unit B12 is read, the cell is transferred to the corresponding place, and the cell memory is managed as a shared memory, according to the output port and class of the input cell. In response to commands from the transmission routing control unit B14 and the transmission routing control unit B14 stored in the corresponding priority queue, Transmits the cell to the transmission output control unit B15, which reads the cell from the cell, and transmits it to the transmission cell multiplexing control unit B18, and the connection set to transmit the alert cell or CC cell while checking the connection table of the transmission unit at a period of 1 second. A transmission test cell for generating an ATM cell of any type required by a user for testing a transmission OAM processing unit B16 to be transmitted to the cell multiplexing control unit B18 and an external physical layer device connected to the transmission UTOPIA connection unit B19. Generation unit B17, a cell inserted in the transmission direction by an external processor, a test cell generated by the transmission test cell generation unit B17, a user cell read from the external cell memory by the transmission output control unit B15, and a transmission OAM processing unit A transmission cell multiplexing control unit B18 for multiplexing the OAM cell generated at (B16) and the loopback cell delivered at the reception routing control unit B6 according to priority, and a transmission physical layer device Transmission UTOPIA connection unit B19, transmission switch connection unit B12, transmission connection table management unit B13, transmission output which converts internally processed ATM cell data in 8-bit or 16-bit units according to the connection signal and transmits them The control unit B15, the transmission OAM processing unit B16, and the processor connection unit B24 each comprise a transmission connection memory connection unit B20 that arbitrates the request of each block so as to read and write the transmission connection memory.
또한, 상기 수신 수단과 송신 수단과의 사이에 형성된 셀 메모리 접속부(B21)는, 수신 라우팅 제어부(B6), 수신 출력 제어부(B7), 송신 라우팅 제어부(B14), 송신 출력 제어부(B15) 및 프로세서 접속부(B24)에서 셀 메모리를 각각읽고 쓸 수 있도록 각 기능부의 요구를 중재하여 데이터를 읽고 쓰는 역할을 수행한다.The cell memory connection portion B21 formed between the reception means and the transmission means includes a reception routing control unit B6, a reception output control unit B7, a transmission routing control unit B14, a transmission output control unit B15, and a processor. The connection unit B24 reads and writes data by arbitrating the request of each functional unit so that the cell memory can be read and written respectively.
상기 프로세서 접속부(B24)는, 각 기능부의 동작 모드를 제어하고 동작 중의 상태를 읽어볼 수 있도록 하며 수신 및 송신 방향으로 프로세서로부터 소프트웨어적으로 구성된 셀을 삽입하는 기능, 연결 설정 및 해제를 위해 수신 및 송신 연결 메모리를 읽고 쓰는 기능, 셀 추출 버퍼와 상태 추출 버퍼에 저장된 데이터를 16 비트 단위로 변환하여 프로세서로 전달하는 역할을 수행하며, 외부 프로세서로 셀 추출 시 수신 및 송신 방향으로부터 셀을 추출하여 임시 저장했다가 프로세서 접속부(B24)로 전달하는 셀 추출 버퍼(B22), 및 내부 UPC, OAM, 헤더 변환 등의 기능과 관련된 인터럽트 발생시 발생된 상태 및 연결 주소와 같은 상세 정보를 임시 저장했다가 프로세서 접속부(B24)로 전달하는 상태 추출 버퍼(B23)를 포함한다.The processor connection unit B24 controls the operation mode of each functional unit, reads the state in operation, and inserts a software-configured cell from the processor in a receiving and transmitting direction, and receives and receives for connection establishment and release. This function reads and writes the transmit connection memory and converts the data stored in the cell extraction buffer and the state extraction buffer into 16-bit units and transfers the data to the processor. The cell extract buffer B22, which is stored and delivered to the processor access point B24, and detailed information such as a connection address and a state generated when an interrupt occurs related to an internal UPC, OAM, header conversion, etc. And a state extraction buffer B23 to be passed to B24.
상술한 구성을 갖는 본 발명의 ATM 계층 기능 처리장치의 동작을 살펴보면 다음과 같다.The operation of the ATM layer function processing apparatus of the present invention having the above-described configuration will be described below.
먼저, 상기 수신 UTOPIA 접속부(B2)는 UTOPIA Level-1 및 UTOPIA Level-2 규격에 따라 수신 물리 계층 디바이스 접속 신호를 발생하고, 이에 따라 수신된 셀의 헤더 정보를 재 구성하여 수신된 셀이 속해있는 연결에 해당하는 수신 연결 메모리 주소를 발생한다.First, the receiving UTOPIA connection unit B2 generates a reception physical layer device access signal according to UTOPIA Level-1 and UTOPIA Level-2 standards, and accordingly reconfigures header information of the received cell to which the received cell belongs. Generates the receive connection memory address corresponding to the connection.
물리 계층 디바이스는 최대 31개까지의 접속할 수 있으며 순차적인 방법으로 물리 계층 디바이스에서 송신하고자 하는 셀이 존재하는지 여부를 검사하여 읽어온다.A maximum of 31 physical layer devices can be connected, and a sequential method checks and reads whether a cell to be transmitted exists in the physical layer device.
상기 수신 연결 테이블 관리부(B3)는 상기 수신 UTOPIA 접속부(B2)에서 발생된 수신된 셀이 속해있는 연결의 메모리 주소를 이용하여 수신 OAM, UPC 및 QOS 버퍼링 기능과 관련된 파라미터를 수신 연결 메모리로부터 읽어와 각 기능 처리부로 전달하고 모든 처리가 완료되면 갱신이 필요한 파라미터 값을 수신 연결 메모리에 다시 저장한다.The receiving connection table manager B3 reads parameters related to the receiving OAM, UPC and QOS buffering functions from the receiving connection memory by using the memory address of the connection to which the received cell generated at the receiving UTOPIA connection B2 belongs. It transfers to each function processing unit and when all processing is completed, it stores the parameter value which needs updating again in the receiving connection memory.
상기 UPC 처리부(B4)는 ATM의 특징인 통계적 다중화 방법에 의한 셀 지연 및 체증 또는 고의나 실수로 인한 가입자 장치의 오 동작으로부터 망을 보호하고 기 설정되어 있는 모든 연결에 대해 QoS(Quality of Service)를 보장하기 위해 망으로 입력되는 트래픽에 대해 각 가상 연결(virtual connection)별로 협상된 트래픽 율을 초과하는 셀을 검출하고 조치하는 기능을 수행한다.The UPC processor B4 protects the network from malfunction of a subscriber device due to cell delay and congestion or intentional or mistake by the statistical multiplexing method, which is a characteristic of ATM, and provides quality of service (QoS) for all preset connections. In order to ensure the traffic, the network detects and measures a cell exceeding the negotiated traffic rate for each virtual connection.
즉, 수신 연결 테이블 관리부(B3)에서 전달 받은 협상 트래픽 파라미터와 입력된 셀의 트래픽 율을 비교하여 협상된 트래픽 율을 초과하는 셀에 대해서 CLP 비트 태깅 또는 폐기 신호를 수신 라우팅 제어부(B6)로 전달한다.That is, the CLP bit tagging or discarding signal is transmitted to the reception routing control unit B6 for the cell exceeding the negotiated traffic rate by comparing the negotiation traffic parameter received from the reception connection table management unit B3 with the traffic rate of the input cell. do.
그 세부 구성은 CBR(Constant Bit Rate) 뿐만 아니라 VBR(Variable Bit Rate) 트래픽에 대한 제어도 가능하도록 가상 셀률 알고리즘(Virtual Scheduling Algorithm)에 기반한 일반 셀률 알고리즘(Generic Cell Rate Algorithm)을 두 단으로 사용한다.The detailed configuration uses the Generic Cell Rate Algorithm based on the Virtual Scheduling Algorithm in two stages to control not only the Constant Bit Rate (CBR) but also the Variable Bit Rate (VBR) traffic. .
이때, 첫 번째 일반 셀률 알고리즘 수행부에서는 최대 셀률(Peak Cell Rate) 및 셀 지연 변이(Cell Delay Variation) 파라미터를 이용하고, 두 번째 일반 셀률 알고리즘 수행부에서는 지속 셀률(Sustainable Cell Rate), 최대 버스트크기(Maximum Burst Size) 및 버스트 톨러런스(Burst Tolerance) 파라미터를 이용하여 협상 위반 여부를 판단한다.In this case, the first normal cell rate algorithm execution unit uses the maximum cell rate and cell delay variation, and the second general cell rate algorithm execution unit uses the sustainable cell rate and the maximum burst size. (Maximum Burst Size) and Burst Tolerance parameters are used to determine whether a negotiation is violated.
상기 수신 OAM 처리부(B5)는 셀이 수신되었을 때마다 동작하는 부분과 그와 별도로 1초 단위로 모든 연결 테이블을 조사(scanning)하면서 OAM을 처리하는 부분으로 구분되는데 셀이 입력될 때마다 연결 테이블에서 읽어 오는 데이터와 수신 UTOPIA 접속부(B2)에서 셀로부터 추출한 데이터 및 1초 단위로 연결 테이블을 조사하면서 읽은 내용을 기준으로 각종 OAM기능을 수행한다.The receiving OAM processing unit B5 is divided into a part that operates every time a cell is received and a part that processes the OAM while scanning all the connection tables in units of 1 second separately from each other. Various OAM functions are performed based on the data read from the data, the data extracted from the cell at the receiving UTOPIA connection unit B2, and the connection table in the unit of 1 second.
이 수신 OAM 처리부(B5)는 AIS, RDI, CC경보의 발생과 해제 조건을 검출하여 경보의 종류, 경보가 발생한 연결 테이블 주소를 상태 추출 버퍼(B23)에 쓰는 기능과 순방향(Forward) PM셀이나 역 방향(Backward) PM셀이 수신되었을 때 성능 관련 데이터를 계산하여 누적하는 기능을 수행한다.The receiving OAM processing unit B5 detects the occurrence and release conditions of the AIS, RDI, and CC alarms, and writes the type of alarm and the connection table address where the alarm occurs to the state extraction buffer B23, and the forward PM cell or the like. Performs a function of calculating and accumulating performance related data when a backward PM cell is received.
또한, OAM 셀이 수신되었을 경우 이러한 OAM셀의 처리 결과로서 라우팅 정보, 즉 OAM 루프백(loopback) 셀인지, 프로세서로 추출할 셀인지, 폐기할 셀인지, 역방향 PM 루프백 셀인지, RM셀로서 통과시켜야 할 셀인지를 수신 라우팅 제어부(B6)로 전달한다.In addition, when the OAM cell is received, routing information, that is, the OAM loopback cell, the cell to be extracted by the processor, the cell to discard, the reverse PM loopback cell, or the RM cell must be passed as a result of the processing of the OAM cell. Whether the cell is to be transmitted is transmitted to the reception routing control unit B6.
상기 수신 라우팅 제어부(B6)는 수신 연결 테이블 관리부(B3)로부터 전달 받은 라우팅 정보(스위치로 통과, CPU 추출, 루프백, 비등록) 및 수신 OAM 처리부(B5)에서 받은 라우팅 정보(폐기, OAM 루프백, CPU 추출, Backward Reporting 셀로 수정해서 루프백, RM셀인지 여부), UPC 처리부(B4)에서 받은 정보(폐기, CLP태깅)를 종합하여 수신 UTOPIA 접속부(B2)의 선입선출부(FIFO :First Input First Output)를 읽어 셀을 해당하는 곳으로 보내게 된다.The reception routing control unit B6 receives routing information (passed through a switch, CPU extraction, loopback, unregistered) received from the reception connection table management unit B3, and routing information received from the reception OAM processing unit B5 (discard, OAM loopback, First-in-first-out (FIFO: First Input First Output) of the receiving UTOPIA connection (B2) by combining CPU extraction, modified with backward reporting cell, loopback, RM cell or not, and information received from UPC processing unit (B4) (disposal, CLP tagging). ) Will send the cell to the appropriate location.
이때, 셀을 옮기는 과정에서 수신 연결 테이블 관리부(B3)에서 받은 정보(변환될 헤더값, VP 연결여부) 및 역방향 보고(Backward Reporting) 셀을 만드는데 필요한 정보(PM셀 SN 에러 여부, 수신된 CLP0+1 셀 카운트, CLP0 셀 카운트, SN 에러 없는 경우의 BIP 에러 수) 또는 ABR 셀을 만드는데 필요한 정보(CI, NI와 ER 값의 갱신 여부, 치환될 ER값)를 이용하여 셀의 헤더와 페이로드를 바꾸게 된다.At this time, the information received from the reception connection table management unit B3 (header value to be converted, VP connection) and the information required to create a backward reporting cell (PM cell SN error, received CLP0 +) The cell header and payload can be determined using one cell count, CLP0 cell count, BIP error number without SN error, or information needed to create an ABR cell (CI, NI and ER values updated, ER value to be replaced). Will change.
또한, CPU로 셀을 추출하는 경우에는 그 셀이 추출된 위치가 수신부라는 것과 몇 번 포트를 통해 수신된 셀인지, 그리고 CPU로 추출되는 이유가 수신 연결 테이블에 설정된 라우팅 정보에 의한 것인지, OAM 처리의 결과인지, 비등록 셀로 인한 것인지를 코딩하여 셀의 앞부분에 삽입하여 전달한다.In addition, when a cell is extracted by the CPU, the location where the cell is extracted is a receiver, how many times the cell is received through the port, and the reason why the cell is extracted is the routing information set in the reception connection table. Whether it is a result of or a non-registered cell is coded and inserted into the front of the cell and delivered.
루프백을 시키는 경우에는, OAM 루프백인 경우 루프백 인식자(ID)를 1 빼고, 역방향 보고(backward reporting) PM셀을 보내는 경우 페이로드 뒷 부분에 TRCC0+1, TRCC0, 그리고 BIPV값을 삽입한다.In case of loopback, in case of OAM loopback, the loopback identifier (ID) is subtracted by 1, and when sending a backward reporting PM cell, TRCC0 + 1, TRCC0, and BIPV values are inserted at the back of the payload.
또한, OAM 루프백 셀 및 ABR용 RM셀일 경우에는 CRC10 인코더를 이용하여 마지막 CRC10 값을 새로 계산해서 치환하게 된다.In addition, in the case of the OAM loopback cell and the RM cell for ABR, the last CRC10 value is newly calculated and replaced by using the CRC10 encoder.
또한, 수신 라우팅 제어부(B6)는 내부적으로 셀 메모리를 공유 메모리로 관리하여 입력된 셀의 등급에 따라 해당하는 우선순위 큐에 저장하고 이와 독립적으로 스케듈링을 하여 서비스 받을 등급의 큐를 결정하고 읽을 ATM셀의 주소와 함께 수신 출력 제어부(B7)에 이 셀의 서비스를 요구한다.In addition, the reception routing controller B6 internally manages the cell memory as a shared memory, stores the cell memory in a corresponding priority queue according to the class of the input cell, and independently schedules it to determine and read a queue of a class to be serviced. The service of this cell is requested to the reception output control unit B7 together with the address of the ATM cell.
또한, 수신 출력 제어부(B7)가 서비스를 마치면 해당 큐의 정보를 갱신하고다음 서비스 받을 등급 큐를 결정하는 일을 한다.In addition, when the reception output control unit B7 completes the service, the reception output controller B7 updates the information of the corresponding queue and determines a class queue to receive the next service.
상기 수신 출력 제어부(B7)는 수신 라우팅 제어부(B6)의 명령을 받아 셀 메모리에서 셀을 읽어 수신 스위치 접속부(B10)로 전달한다.The reception output control unit B7 receives a command from the reception routing control unit B6, reads the cell from the cell memory, and transfers the cell to the reception switch connection unit B10.
이와 함께, 해당 셀과 관련된 연결 테이블에서 데이터를 읽어 라우팅 태그, HEC, UDF를 함께 보내게 되며 QOS 버퍼링을 하지 않는 모드에서는 수신 라우팅 제어부(B6) 내부의 FIFO 인터페이스를 통하여 셀과 함께 이러한 데이터를 읽어 오게 된다.At the same time, the data is read from the connection table associated with the cell and the routing tag, HEC, and UDF are sent together. In the non-QOS buffering mode, the data is read with the cell through the FIFO interface inside the receiving routing controller B6. Come.
수신 출력 제어부(B7)는 셀 메모리에서 셀을 읽어 전달하기를 마치면 해당 등급 큐의 다음 머리 번지를 수신 라우팅 제어부(B6)에 알려 큐의 정보가 새로 갱신 되도록 한다.The reception output control unit B7 informs the reception routing control unit B6 of the next head address of the corresponding class queue when the cell finishes reading and transferring the cell from the cell memory so that the queue information is newly updated.
상기 수신 시험 셀 발생부(B8)는 ATM 셀 각각의 라우팅(routing) 정보에 따라 셀을 해당 출력 포트로 라우팅 하는 ATM 스위치 기능을 시험하기 위해 사용자가 요구하는 임의의 형태의 ATM 셀을 임의의 속도로 생성한다.The reception test cell generation unit B8 randomly selects an ATM cell of any type required by the user to test an ATM switch function of routing the cell to a corresponding output port according to routing information of each ATM cell. To create.
상기 수신 셀 다중화 제어부(B9)는 외부 프로세서에서 수신 방향으로 삽입된 셀, 수신 시험 셀 발생부(B8)에서 발생된 시험 셀 및 수신 출력 제어부(B7)에서 외부 셀 메모리에서 읽어온 사용자 셀을 우선 순위에 따라 다중화하여 수신 스위치 접속부(B10)로 전달한다.The receiving cell multiplexing control unit B9 prioritizes a cell inserted in a receiving direction by an external processor, a test cell generated by the receiving test cell generating unit B8, and a user cell read from the external cell memory by the receiving output control unit B7. The signal is multiplexed according to the ranking and transmitted to the reception switch connecting unit B10.
상기 수신 스위치 접속부(B10)는 내부에서 32비트 단위로 처리된 ATM 셀 데이터를 8 비트 또는 16 비트로 변환하고 라우팅 태그를 첨부하여 발생된 스위치 접속 신호와 함께 스위치 디바이스로 전달한다. 라우팅 태그는 접속되는 외부 스위치의 종류에 따라 최대 11개까지 가변적으로 첨부할 수 있다.The reception switch connection unit B10 converts the ATM cell data processed in 32-bit units into 8 bits or 16 bits and transmits it to the switch device together with the switch connection signal generated by attaching a routing tag. Up to 11 routing tags can be attached depending on the type of external switch to be connected.
상기 수신 연결 메모리 접속부(B11)는 수신 UTOPIA 접속부(B2), 수신 연결 테이블 관리부(B3), 수신 출력 제어부(B7), 수신 OAM 처리부(B5) 및 프로세서 접속부(B24)에서 수신 연결 메모리를 각각 읽고 쓸 수 있도록 각 기능부의 요구를 중재하여 데이터를 읽고 쓰는 기능을 수행한다.The reception connection memory connection unit B11 reads the reception connection memory from the reception UTOPIA connection unit B2, the reception connection table management unit B3, the reception output control unit B7, the reception OAM processing unit B5, and the processor connection unit B24, respectively. It performs the function of reading and writing data by mediating the requests of each functional unit so that they can be written.
읽기의 경우 읽은 데이터를 요구한 기능부로 전달해주며 쓰기의 경우 선택된 기능부로부터 전달된 데이터를 메모리에 쓴다.In case of reading, the read data is transferred to the requesting function. In case of writing, the data transmitted from the selected function is written to memory.
상기 송신 스위치 접속부(B12)는 입력된 셀의 라우팅 태그를 제거하고 헤더 정보를 재구성하여 입력된 셀이 속해있는 연결에 해당하는 송신 연결 메모리 주소를 발생한다.The transmit switch connection unit B12 removes the routing tag of the input cell and reconfigures header information to generate a transmit connection memory address corresponding to the connection to which the input cell belongs.
상기 송신 연결 테이블 관리부(B13)는 송신 스위치 접속부(B12)에서 발생된 수신된 셀이 속해있는 연결의 메모리 주소를 이용하여 송신 OAM 및 QOS 버퍼링 기능과 관련된 파라미터를 수신 메모리로부터 읽어와 각 기능 처리부로 전달하고 모든 처리가 완료되면 갱신이 필요한 파라미터 값을 송신 연결 메모리에 다시 저장한다.The transmission connection table management unit B13 reads parameters related to the transmission OAM and QOS buffering functions from the reception memory by using the memory address of the connection to which the received cell generated at the transmission switch connection unit B12 belongs, to each function processing unit. When all processing is completed, the parameter value that needs to be updated is stored again in the send connection memory.
상기 송신 라우팅 제어부(B14)는 송신 연결테이블 관리부(B13)로부터 전달된 라우팅 정보(스위치로 통과, CPU 추출, 루프백, 비등록, RM셀 정보)를 종합하여 송신 스위치 접속부(B12) 내부의 FIFO를 읽어 셀을 해당하는 곳으로 전달하게 된다.The transmission routing control unit B14 aggregates the routing information (passed through the switch, CPU extraction, loopback, unregistered, and RM cell information) transmitted from the transmission connection table management unit B13 to collect the FIFO inside the transmission switch connection unit B12. Read and pass the cell to the appropriate place.
셀을 전달하는 과정에서 송신 연결 테이블 관리부(B13)로부터 전달된 정보(변환될 헤더값, VP 연결여부) 및 RM셀일 경우 RM셀 생성에 필요한 정보(CI, NI와ER 값의 갱신여부, 치환될 ER값)를 이용하여 셀의 헤더와 페이로드를 바꾸게 된다.Information transmitted from the transmission connection table management unit B13 (header value to be converted, VP connection status) in the process of delivering a cell, and information necessary for generating an RM cell (update of CI, NI and ER values, and replacement) ER value) to change the cell header and payload.
또한 CPU로 셀을 추출하는 경우에는 그 셀이 추출된 위치가 송신부라는 것, 그리고 CPU로 추출되는 이유가 송신 연결 테이블에 설정된 라우팅 정보에 의한 것인지, OAM 처리의 결과인지, 비등록 셀로 인한 것인지를 코딩하여 셀의 앞부분에 삽입하여 전달한다.In addition, when a cell is extracted by the CPU, whether the cell is extracted is a transmitting unit and whether the CPU is extracted from routing information set in the transmission connection table, is a result of OAM processing, or an unregistered cell. Code it, insert it at the front of the cell, and pass it.
RM 셀인 경우, CRC10값도 새로 계산하게 된다. 또한 송신 라우팅 제어부는 내부적으로 셀 메모리를 공유 메모리로 관리하여 입력된 셀의 출력 포트 및 등급에 따라 해당하는 우선순위 큐에 저장하고 이와 독립적으로 스케듈링을 하여 서비스 받을 포트와 등급 큐를 결정하여 서비스 받을 ATM셀의 주소와 함께 송신 출력 제어부에 이 셀의 서비스를 요구한다. 또한, 송신 출력 제어부가 서비스를 마치면 해당 큐의 정보를 갱신 하고 다음 서비스 받을 포트와 등급 큐를 결정한다.In the case of an RM cell, the CRC10 value is also newly calculated. In addition, the transmission routing control unit internally manages the cell memory as a shared memory, stores it in the corresponding priority queue according to the output port and class of the input cell, and independently schedules it to determine the port and class queue to be serviced. Request the cell's service to the transmit power control unit along with the address of the ATM cell to receive. In addition, when the transmission output controller finishes the service, it updates the information of the corresponding queue and determines the next serviced port and the class queue.
상기 송신 출력 제어부(B15)는 송신 라우팅 제어부(B14)의 명령을 받아 셀 메모리에서 셀을 읽어 송신 셀 다중화 제어부(B18)에 전달한다. 이와 함께 해당 셀과 관련된 연결 테이블에서 데이터를 읽어 성능 데이터를 갱신하거나, 순방향 모니터링(Forward Monitoring) PM 셀을 삽입하는 기능을 수행하며, 셀과 함께 HEC, UDF를 전달하고 멀티케스트(multicast)의 경우를 포함하는 포트 인식자(port ID)를 함께 보낸다.The transmission output control unit B15 receives a command from the transmission routing control unit B14 and reads the cell from the cell memory and transfers the cell to the transmission cell multiplexing control unit B18. It also reads data from the linked table associated with the cell and updates the performance data, or inserts a Forward Monitoring PM cell, and delivers HEC and UDF with the cell, and multicast Sends a port identifier (port ID) including.
QOS 기능 수행 모드에 있을 경우 이러한 데이터는 송신 연결 메모리를 직접 읽어 얻게 되며, QOS 기능 수행 모드가 아닌 경우에는 송신 라우팅 제어부(B14)의 FIFO 인터페이스를 통하여 셀과 함께 이러한 데이터를 읽어 온다.When in the QOS function execution mode, such data is read directly from the transmission connection memory, and when not in the QOS function execution mode, the data is read together with the cell through the FIFO interface of the transmission routing control unit B14.
한편, 송신 출력 제어부(B15)는 내부에 1셀 FIFO를 가지고 있어 송신 셀 다중화 제어부(B18)와의 사이에 시간적인 버퍼링을 하여 앞의 셀이 완전히 처리되어 출력되기 전에 그 다음 셀을 처리함으로써 성능을 높인다.On the other hand, the transmission output control unit B15 has a one-cell FIFO therein, and performs buffering with the transmission cell multiplexing control unit B18 to process the next cell before the previous cell is completely processed and output. Increase
송신 출력 제어부(B15)는 셀 메모리에서 셀을 읽어 전달하기를 마치면 해당 등급 큐의 다음 머리 번지를 수신 라우팅 제어부(B14)에 알려 큐의 정보가 새로 갱신 되도록 한다.When the transmission output control unit B15 reads the cell from the cell memory and transfers the cell, the transmission output control unit B15 notifies the reception routing control unit B14 of the next head address of the corresponding class queue so that the queue information is newly updated.
상기 송신 OAM 처리부(B16)는 1초의 주기로 송신 연결 테이블을 조사하면서 경보 셀, 또는 CC셀을 전송하도록 설정된 연결에 대해서 그러한 셀을 송신 셀 다중화 제어부(B18)로 전달하여 외부로 송출되도록 한다.The transmission OAM processor B16 forwards the cells to the transmission cell multiplexing control unit B18 for the connection set to transmit the alert cell or CC cell while checking the transmission connection table at a period of 1 second to be sent out.
또한, 송신 OAM처리부(B16)는 설정된 경보(또는 CC)의 종류와 그 연결의 설정(세그먼트인지 끝점인지), 그리고 VP 연결인지를 고려하여 셀의 헤더와 페이로드를 만들어 보내며 CRC10 삽입한다.In addition, the transmission OAM processor B16 creates and sends a cell header and payload in consideration of the type of the configured alarm (or CC), the connection setting (whether it is a segment or an endpoint), and a VP connection, and inserts a CRC10.
상기 송신 시험 셀 발생부(B17)는 송신 UTOPIA 접속부(B19)에 접속되는 외부 물리 계층 디바이스를 시험하기 위해 사용자가 요구하는 임의의 형태의 ATM 셀을 생성한다.The transmission test cell generation unit B17 generates an ATM cell of any type required by the user to test an external physical layer device connected to the transmission UTOPIA connection B19.
상기 송신 셀 다중화 제어부(B18)는 외부 프로세서에서 송신 방향으로 삽입된 셀, 송신 시험 셀 발생부(B17)에서 발생된 시험 셀, 송신 출력 제어부(B15)에서 외부 셀 메모리에서 읽어온 사용자 셀, 송신 OAM 처리부(B16)에서 발생된 OAM 셀 및 수신 라우팅 제어부(B6)에서 전달된 루프백 셀을 우선 순위에 따라 다중화하여 송신 UTOPIA 접속부(B19)로 전달한다.The transmission cell multiplexing control unit B18 is a cell inserted in the transmission direction by an external processor, a test cell generated by the transmission test cell generation unit B17, a user cell read from the external cell memory by the transmission output control unit B15, and transmission. The OAM cell generated by the OAM processing unit B16 and the loopback cell delivered by the reception routing control unit B6 are multiplexed according to priority and transmitted to the transmitting UTOPIA access unit B19.
상기 송신 UTOPIA 접속부(B19)는 UTOPIA Level-1 및 UTOPIA Level-2 규격에 따라 송신 물리 계층 디바이스 접속 신호를 발생하고 이에 따라 내부에서 32비트 단위로 처리된 ATM 셀 데이터를 8 비트 또는 16 비트로 변환하여 전달한다. 이때 최대 31개까지의 물리 계층 디바이스에 대해 순차적인 방법으로 셀을 수신할 수 있는지 여부를 검사하여 셀을 전송한다.The transmitting UTOPIA connection unit B19 generates a transmission physical layer device connection signal according to the UTOPIA Level-1 and UTOPIA Level-2 standards and accordingly converts ATM cell data processed in 32-bit units into 8 bits or 16 bits. To pass. At this time, up to 31 physical layer devices are checked whether the cells can be received in a sequential manner, and the cells are transmitted.
상기 송신 연결 메모리 접속부(B20)는 송신 스위치 접속부(B12), 송신 연결 테이블 관리부(B13), 송신 출력 제어부(B15), 송신 OAM 처리부(B16) 및 프로세서 접속부(B24)에서 송신 연결 메모리를 각각 읽고 쓸 수 있도록 각 기능부의 요구를 중재하여 데이터를 읽고 쓰는 기능을 수행한다. 읽기의 경우 읽은 데이터를 요구한 기능부로 전달하며 쓰기의 경우 선택된 기능부에서 전달된 데이터를 메모리에 쓴다.The transmission connection memory connection unit B20 reads the transmission connection memory from the transmission switch connection unit B12, the transmission connection table management unit B13, the transmission output control unit B15, the transmission OAM processing unit B16, and the processor connection unit B24, respectively. It performs the function of reading and writing data by mediating the requests of each functional unit so that they can be written. In case of reading, the read data is transferred to the requesting function. In case of writing, the data transmitted from the selected function is written to memory.
상기 셀 메모리 접속부(B21)는 수신 라우팅 제어부(B6), 수신 출력 제어부(B7), 송신 라우팅 제어부(B14), 송신 출력 제어부(B15) 및 프로세서 접속부(B24)에서 셀 메모리를 각각 읽고 쓸 수 있도록 각 기능부의 요구를 중재하여 데이터를 읽고 쓰는 기능을 한다. 읽기의 경우 읽은 데이터를 요구한 기능부로 전달하며 쓰기의 경우 선택된 기능부에서 전달된 데이터를 메모리에 쓴다.The cell memory access unit B21 reads and writes the cell memory from the reception routing control unit B6, the reception output control unit B7, the transmission routing control unit B14, the transmission output control unit B15, and the processor connection unit B24, respectively. It mediates the requests of each functional unit to read and write data. In case of reading, the read data is transferred to the requesting function. In case of writing, the data transmitted from the selected function is written to memory.
상기 셀 추출 버퍼(B22)는 외부 프로세서로 셀 추출 시 수신 및 송신 방향으로부터 셀을 추출하여 임시 저장했다가 프로세서로부터 읽기 요청이 있을 경우 프로세서 접속부(B24)로 전달한다. 이때 셀의 앞부분에 추출된 방향과 원인을 포함한 정보를 한 워드 첨부한다.The cell extraction buffer B22 extracts a cell from a receiving and transmitting direction when the cell is extracted by an external processor, temporarily stores the cell, and transmits the cell to the processor access unit B24 when a read request is received from the processor. In this case, a word is attached to the front of the cell, including the extracted direction and cause.
상기 상태 추출 버퍼(B23)는 내부 UPC, OAM, 헤더 변환 등의 기능과 관련된 인터럽트 발생시 발생된 상태 및 연결 주소와 같은 상세 정보를 임시 저장했다가 프로세서로부터 읽기 요청이 있을 경우 프로세서 접속부(B24)로 전달한다.The state extraction buffer B23 temporarily stores detailed information such as a state and a connection address generated when an interrupt occurs related to a function such as internal UPC, OAM, header conversion, etc., and sends a read request from the processor to the processor access unit B24. To pass.
상기 프로세서 접속부(B24)는 각 기능부의 동작 모드를 제어하고 동작 중의 상태를 읽어볼 수 있도록 하며 수신 및 송신 방향으로 프로세서로부터 소프트웨어적으로 구성된 셀을 삽입하는 기능, 연결 설정 및 해제를 위해 수신 및 송신 연결 메모리를 읽고 쓰는 기능, 셀 추출 버퍼와 상태 추출 버퍼에 저장된 데이터를 16 비트 단위로 변환하여 프로세서로 전달하는 기능을 수행한다.The processor connection unit B24 controls the operation mode of each functional unit, reads the state in operation, and inserts a software-configured cell from the processor in the receiving and transmitting directions, and receives and transmits for connection establishment and release. It reads and writes the connected memory and converts the data stored in the cell extraction buffer and the state extraction buffer to 16-bit units and transfers them to the processor.
이상에서 본 발명에 대한 기술사상을 첨부도면과 함께 서술하였지만 이는 본 발명의 가장 양호한 실시예를 예시적으로 설명한 것이지 본 발명을 한정하는 것은 아니다. 또한, 이 기술분야의 통상의 지식을 가진 자이면 누구나 본 발명의 기술사상의 범주를 이탈하지 않는 범위내에서 다양한 변형 및 모방이 가능함은 명백한 사실이다.The technical spirit of the present invention has been described above with reference to the accompanying drawings, but this is by way of example only for describing the best embodiment of the present invention and not for limiting the present invention. In addition, it is obvious that any person skilled in the art can make various modifications and imitations without departing from the scope of the technical idea of the present invention.
이상 설명한 바와 같이 본 발명에 의하면, 모든 ATM 장치의 모든 물리적 링크마다 공통으로 사용되는 ATM 계층 기능을 구현함에 있어서, 단순한 ATM 셀의 생성/종단 기능만을 처리하는 수준을 넘어서, 대용량의 622Mbps 급 트래픽의 QOS 버퍼링 기능, 하드웨어에 대한 실시간 OAM 처리기능, UPC 기능 및 ABR 트래픽 제어 기능 등을 하나의 ASIC 칩에 구현함으로써, 기능과 가격 측면에서 경쟁력 있는ATM 장치를 개발할 수 있다.As described above, according to the present invention, in implementing an ATM layer function commonly used for all physical links of all ATM devices, it is possible to provide a high-capacity 622Mbps-class traffic beyond the level of processing a simple ATM cell generation / termination function. QOS buffering, hardware real-time OAM processing, UPC and ABR traffic control can all be implemented on a single ASIC chip, enabling functional and cost-effective ATM devices to be developed.
또한, 본 발명은 기능과 가격 측면에서 경쟁력 있는 ATM 장치가 개발될 수 있도록 함으로써, 순수 우리기술을 바탕으로 하는 국내 B-ISDN의 구축에 기여하고, 핵심부품의 수입대체 효과를 유발하며, 나아가 B-ISDN 관련 국내 통신산업의 활성화는 물론 기술의 국제적 우위 선점 및 관련 제품의 국제 경쟁력을 확보할 수 있는 효과를 발휘한다.In addition, the present invention contributes to the construction of a domestic B-ISDN based on pure Korean technology, by causing the development of ATM devices that are competitive in terms of function and price, and induces the import substitution effect of core parts, and furthermore, B -It is effective in activating the domestic telecommunications industry related to ISDN, preoccupying international superiority of technology and securing international competitiveness of related products.
Claims (7)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019990021544A KR100347514B1 (en) | 1999-06-10 | 1999-06-10 | Apparatus for Processing an ATM Layer Function |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019990021544A KR100347514B1 (en) | 1999-06-10 | 1999-06-10 | Apparatus for Processing an ATM Layer Function |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20010001984A KR20010001984A (en) | 2001-01-05 |
KR100347514B1 true KR100347514B1 (en) | 2002-08-07 |
Family
ID=19591346
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019990021544A KR100347514B1 (en) | 1999-06-10 | 1999-06-10 | Apparatus for Processing an ATM Layer Function |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100347514B1 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100434345B1 (en) * | 2001-12-28 | 2004-06-04 | 엘지전자 주식회사 | Fault management of OAM in ATM network |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100545665B1 (en) * | 2003-08-08 | 2006-01-24 | 주식회사 엔에스텍 | Apparatus for guaranteeing Quality of Service in Internet |
CN100477616C (en) * | 2004-11-23 | 2009-04-08 | 中兴通讯股份有限公司 | Method for assuring hierarchical network service quality and system thereof |
-
1999
- 1999-06-10 KR KR1019990021544A patent/KR100347514B1/en not_active IP Right Cessation
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100434345B1 (en) * | 2001-12-28 | 2004-06-04 | 엘지전자 주식회사 | Fault management of OAM in ATM network |
Also Published As
Publication number | Publication date |
---|---|
KR20010001984A (en) | 2001-01-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5506847A (en) | ATM-lan system using broadcast channel for transferring link setting and chaining requests | |
US6205151B1 (en) | ATM cell scheduler which uses a heap memory and associates timestamps with each channel | |
US6714989B1 (en) | ATM controller and ATM communication control device | |
EP0924954A1 (en) | ATM cell transmissions | |
US5940397A (en) | Methods and apparatus for scheduling ATM cells | |
US5790525A (en) | Information collection device and method for use with communications networks | |
EP1102171A2 (en) | Universal serial bus network peripheral device | |
JP4158319B2 (en) | Cell receiving apparatus and traffic control system | |
KR100347514B1 (en) | Apparatus for Processing an ATM Layer Function | |
KR100317124B1 (en) | ONU Function Processing Apparatus in ATM-PON System | |
US6005844A (en) | Information collection device and method for use with communications networks | |
JP3085515B2 (en) | Bandwidth variable communication device | |
EP0674825B1 (en) | Device for the conversion of data blocks, frame structured, into atm cells and vice versa | |
EP0604538B1 (en) | Method and apparatus for asynchronous transfer mode (atm) network | |
KR100347513B1 (en) | ATM cell multiplexing circuit for narrowband network interworking | |
KR19980013894A (en) | Network interworking between frame relay and asynchronous delivery method | |
JP3790050B2 (en) | Branch device for ATM-M bus system | |
KR100314582B1 (en) | Method of managing control messages for extending the number of subscriber boards of digital subscriber line access multiplexor | |
KR100236036B1 (en) | Method of discarding atm cells in an atm nic | |
KR0140782B1 (en) | Measurement system for performance of cell transferring system in atm switch | |
KR950008217B1 (en) | Atm layer function processing unit for uni in the b-isdn | |
KR0175578B1 (en) | Cell Relay and Ed / Drop Device and Method in Active Unidirectional Dual Bus | |
KR100256700B1 (en) | Virtual connection setting method of agent system | |
KR0129183B1 (en) | A circuit for generation of pdu in sscop sublayer | |
JP3103120B2 (en) | Cell converter |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20100701 Year of fee payment: 9 |
|
LAPS | Lapse due to unpaid annual fee |