KR100342385B1 - 반도체 소자 제조 공정에서의 웨이퍼 스케일 측정 방법 - Google Patents

Abstract

동일 평면상에서 패턴된 샷의 오버레이 측정을 통하여 웨이퍼 스케일로부터 발생되는 오차를 최소화하기 위하여, 동일 평면상에서의 1스텝 패턴 공정에서 4개의 샷이 중첩되는 웨이퍼 영역마다 X축 방향과 Y축 방향으로 각각 대향되는 라인 패턴에 의한 스케일 측정 패턴을 형성하고, 형성된 스케일 측정 패턴에 의해 X축 오버레이 스케일 값과 Y축 오버레이 스케일 값을 계산한다. 그리고, 계산된 X축 및 Y축 오버레이 스케일 값에 따라 웨이퍼 스케일 값의 오차를 보정한 후, 보정된 웨이퍼 스케일 값에 따라 다음 웨이퍼에서의 샷을 형성한다. 이와 같이 동일 평면상에서 진행되는 1스텝 패턴 공정에서 정확한 웨이퍼 스케일 값을 측정한 후 그 측정된 값에 따라 웨이퍼 스케일 오차를 보정함으로써 각 웨이퍼 상에서 정확한 웨이퍼 스케일을 갖고 공정을 진행할 수 있어 웨이퍼 상의 칩 수율을 향상시킬 수 있다.

Description

반도체 소자 제조 공정에서의 웨이퍼 스케일 측정 방법{METHOD FOR DETERMINING WAFER SCALING IN SEMICONDUCTOR DEVICE FABRICATION PROCESS}

본 발명은 반도체 소자를 제조하는 공정에 관한 것으로, 더욱 상세하게는 반도체 소자를 제조하는 공정에서 웨이퍼 스케일(wafer scaling)을 측정하는 방법에 관한 것이다.

일반적으로 반도체 소자를 제조하는 공정은 웨이퍼에 박막의 적층 및 식각에 의한 패턴 공정을 반복 실시하여 원하는 회로 동작 특성을 가지는 반도체 소자를 형성하는 것이다.

또한, 웨이퍼 상에 박막을 적층한 후 식각하여 패턴을 형성하는 공정에서는 주로 포토리소그래피(photolithography) 공정이 사용되어지는 데, 포토리소그래피 공정에서 노광시 마스크 정렬 및 오버레이(overlay) 정확도는 공정 수율을 좌우하는 매우 중요한 공정 변수이다.

이 중 오버레이 정확도는 반도체 소자 제조 공정이 진행됨에 따라서 전후 스텝 패턴 공정에 의해 형성되는 패턴 간의 중첩 정확도를 나타내는 공정 지수로서 최소 선폭크기(critical dimension, CD)의 약 20% 내지 30% 이하의 중첩 정확도(3 sigma)를 요구하고 있다.

그리고 오버레이를 측정하기 위해서 2스텝(step) 이상의 패턴 공정에서는, 이전 스텝의 패턴 공정에서 형성된 패턴과 현재 스텝의 패턴 공정에서 형성되는 패턴과의 정열된 상태를 확인하기 위하여 만들어 놓은 오버레이 키를 이용하는 등 2스텝 이상의 패턴 공정에서는 그 측정 방법에 대하여 잘 알려져 있으나 동일 평면상에서 이루어지는 1스텝의 패턴 공정에서는 그렇지 못하다.

따라서, 동일 평면상에서 이루어지는 1스텝의 패턴 공정에서 웨이퍼에 샷(shot)을 형성하기 위한 노광시 웨이퍼 스케일 오차와 같은 에러가 발생할 경우 웨이퍼 상에 형성되는 샷의 수가 감소하게 된다.

특히, 다층 패턴을 요하는 반도체 소자 제조 공정에서 단차 등에 의한 불균일한 평탄화에 기인하여 웨이퍼 스케일 오차가 발생할 경우 후속 웨이퍼에서의 패턴 공정에서는 오차를 가진 웨이퍼 스케일에 따라 공정을 진행함으로써 웨이퍼 상의 칩 수율을 저감시키게 된다.

본 발명은 이와 같은 문제점을 해결하기 위한 것으로, 그 목적은 동일 평면상에서 패턴된 샷의 오버레이 측정을 통하여 웨이퍼 스케일로부터 발생되는 오차를 최소화하는 반도체 소자 제조 공정에서의 웨이퍼 스케일 측정 방법을 제공하는 데 있다.

도 1은 본 발명의 일 실시예에 따라 반도체 소자 제조 공정에서의 웨이퍼 스케일을 측정하는 방법을 개략적으로 도시한 순서도이고,

도 2는 본 발명의 일 실시예에 따라 반도체 소자 제조 공정에서의 웨이퍼 스케일을 측정하기 위한 패턴이 형성된 웨이퍼를 개략적으로 도시한 것이고,

도 3은 도 2의 웨이퍼 일부분에 형성된 스케일 측정 패턴을 개략적으로 도시한 것이다.

상기와 같은 목적을 달성하기 위하여, 본 발명은 동일 평면상에서의 1스텝 패턴 공정에서 4개의 샷이 중첩되는 웨이퍼 영역마다 X축 방향과 Y축 방향으로 각각 대향되는 라인 패턴에 의한 스케일 측정 패턴을 형성하고, 이를 통해 X축 오버레이 스케일 값과 Y축 오버레이 스케일 값을 계산한 후, 계산된 스케일 값에 따라 웨이퍼 스케일 값의 오차를 보정하여 웨이퍼에서의 샷 형성에 적용하는 것을 특징으로 한다.

상기에서 스케일 측정 패턴은 웨이퍼에 제 1샷을 형성할 경우 제 2샷과 중첩될 영역에 X축 또는 Y축 방향으로 제 1라인 패턴을 형성한 후, 제 1샷에 중첩되는 제 2샷을 형성할 경우 제 1샷과 제 2샷이 중첩되는 영역에 형성된 제 1라인 패턴과 일정 간격으로 대향되도록 제 2라인 패턴을 형성하며, 제 1라인 패턴과 제 2라인 패턴은 각각 X축 방향의 라인 패턴과 Y축 방향의 라인 패턴을 동시에 형성하는 것이 바람직하다.

이하, 첨부된 도면을 참조하여 본 발명에 따른 바람직한 일 실시예를 설명한다.

도 1은 본 발명의 일 실시예에 따라 반도체 소자 제조 공정에서의 웨이퍼 스케일을 측정하는 방법을 개략적으로 도시한 순서도이다.

먼저 동일 평면상에서 진행되는 1스텝 패턴 공정에서 웨이퍼(10)에 샷을 형성할 경우, 도 2에서와 같이 웨이퍼(10)에 형성되는 4개의 샷이 중첩되는 영역마다 웨이퍼 스케일 측정을 위한 패턴(20)을 형성한다(S1). 이는 웨이퍼의 로딩 효과(loading effect)로부터 발생되는 오차를 최소한 줄여 순수한 웨이퍼 스케일 값을 계산하기 위한 것이다.

이때, 웨이퍼 스케일 측정 패턴(20)은 도 3에서 알 수 있는 바와 같이, 웨이퍼의 X축 방향으로 대향되는 라인 패턴 및 Y축 방향으로 대향되는 라인 패턴들로 형성한다. 그리고, 도 3에서 X1, Y1은 1번 샷에 형성된 라인 패턴이며, X2, Y2는 2번 샷, X3, Y3은 3번 샷, X4, Y4는 4번 샷에 형성된 라인 패턴이다.

따라서, 웨이퍼에 1번 샷을 형성할 때 X축 방향과 Y축 방향으로 형성된 라인 패턴(X1, Y1)을 형성하고, 2번 샷을 형성할 때 X축 방향과 Y축 방향으로 형성된 라인 패턴(X2, Y2)을 형성하여 1번 샷과 2번 샷이 중첩되는 영역에서 X축 방향으로 1번 샷에 형성된 X1 라인 패턴과 2번 샷에 형성된 X2 라인 패턴이 일정 간격을 두고 대향되도록 하고 Y축 방향으로 1번 샷에 형성된 Y1 라인 패턴과 2번 샷에 형성된 Y2 라인 패턴이 일정 간격을 두고 대향되도록 한다. 그리고, 웨이퍼에 3번 샷을 형성할 때 X축 방향과 Y축 방향으로 형성된 라인 패턴(X3, Y3)을 형성하고, 4번 샷을 형성할 때 X축 방향과 Y축 방향으로 형성된 라인 패턴(X4, Y4)을 형성하여 3번 샷과 4번 샷이 중첩되는 영역에서 X축 방향으로 3번 샷에 형성된 X3 라인 패턴과 4번샷에 형성된 X4 라인 패턴이 일정 간격을 두고 대향되도록 하고 Y축 방향으로 3번 샷에 형성된 Y3 라인 패턴과 4번 샷에 형성된 Y4 라인 패턴이 일정 간격을 두고 대향되도록 하며, 그 각각의 라인 패턴들이 1, 2, 3, 4번 샷이 중첩되는 영역에 형성되도록 한다.

또한, 4개의 샷이 중첩되는 영역에 X축 및 Y축 방향으로 서로 대향된 라인 패턴들을 쌍으로 형성하는 것과는 달리 각 샷에 하나의 라인 패턴만 형성하여 4개의 샷이 중첩되는 영역에서 각 샷의 라인 패턴이 X축 및 Y축 방향으로 대향되도록 형성하는 것과 같이 각 라인 패턴들을 통해 X축 웨이퍼 스케일 측정 및 Y축 웨이퍼 스케일 측정을 할 수 있도록 하는 범위 내에서 각 라인 패턴들의 조합을 다양하게 할 수 있다.

이후, 4개의 샷이 중첩되는 영역에 형성된 스케일 측정 패턴을 통해 처음 시작하는 웨이퍼에서 정확한 샷의 웨이퍼의 X축 오버레이 스케일 값과 Y축 오버레이 스케일 값을 계산한다(S2). 즉, 도 3에서 X1 라인 패턴과 X2 라인 패턴 사이의 간격인 a와 X3 라인 패턴과 X4 라인 패턴 사이의 간격인 b에 해당하는 웨이퍼 전체에서의 각 라인 패턴(X1, X2)(X3, X4) 사이의 간격(a, b)을 측정하여 웨이퍼의 X축 오버레이 스케일 값을 계산한다. 그리고, Y1 라인 패턴과 Y2 라인 패턴 사이의 간격인 c와 Y3 라인 패턴과 Y4 라인 패턴 사이의 간격인 d에 해당하는 웨이퍼 전체에서의 각 라인 패턴(Y1, Y2)(Y3, Y4) 사이의 간격(c, d)을 측정하여 웨이퍼의 Y축 오버레이 스케일 값을 계산한다.

그 다음 계산된 웨이퍼의 X축 오버레이 스케일 값과 Y축 오버레이 스케일 값에 따라 웨이퍼 스케일 오차를 보정한다(S3). 즉, 이상적인 샷의 형성에서는 측정된 X축 또는 Y축 오버레이 스케일 값에 해당되는 각 패턴 사이의 간격 a, b 또는 c, d가 항상 동일한 값을 가져야하므로, 각 측정된 값이 변화되는 샷에서의 웨이퍼 스케일 보정하여 다른 부분에서와 동일한 간격을 유지하도록 한다.

그리고, 처음 시작하는 웨이퍼에서 정확한 샷의 웨이퍼 스케일 값을 측정하고, 그 측정된 값으로부터 오차 만큼 보정된 웨이퍼 스케일을 다음 웨이퍼의 샷 형성에 적용한다(S4). 따라서, 정확한 웨이퍼 스케일에 따라 각 웨이퍼에서의 공정을 진행할 수 있어 웨이퍼 상에 형성하고자 하는 칩의 수율을 향상시킬 수 있다.

이와 같이 본 발명은 동일 평면상에서 진행되는 1스텝 패턴 공정에서 정확한 웨이퍼 스케일 값을 측정한 후 그 측정된 값에 따라 웨이퍼 스케일 오차를 보정함으로써 각 웨이퍼 상에서 정확한 웨이퍼 스케일을 갖고 공정을 진행할 수 있어 웨이퍼 상의 칩 수율을 향상시킬 수 있다.

Claims (4)

1. (정정) 웨이퍼에 제 1샷을 형성할 경우 제 2샷과 중첩될 영역에 X축 또는 Y축 방향으로 제 1라인 패턴을 형성하는 단계와, 상기 제 1샷에 중첩되는 상기 제 2샷을 형성할 경우 상기 제 1샷과 제 2샷이 중첩되는 영역에 형성된 상기 제 1라인 패턴과 일정 간격으로 대향되도록 제 2라인 패턴을 형성하는 단계를 포함하여, 동일 평면상에서의 1스텝 패턴 공정에서 4개의 샷이 중첩되는 웨이퍼 영역마다 X축 방향과 Y축 방향으로 각각 대향되는 라인 패턴에 의한 스케일 측정 패턴을 형성하는 단계와;

   상기 스케일 측정 패턴에 의해 X축 오버레이 스케일 값과 Y축 오버레이 스케일 값을 계산하는 단계와;

   상기 계산된 X축 및 Y축 오버레이 스케일 값에 따라 웨이퍼 스케일 값의 오차를 보정하는 단계와;

   상기 보정된 웨이퍼 스케일 값에 따라 다음 웨이퍼에서의 샷을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 소자 제조 공정에서의 웨이퍼 스케일 측정 방법.
2. (삭제)
3. (정정) 제 1 항에 있어서, 상기 제 1라인 패턴과 제 2라인 패턴은 각각 X축 방향의 라인 패턴과 Y축 방향의 라인 패턴을 동시에 포함하는 것을 특징으로 하는 반도체 소자 제조 공정에서의 웨이퍼 스케일 측정 방법.
4. (정정) 제 1 항 또는 제 3 항에 있어서, 상기 X축 오버레이 스케일 값과 Y축 오버레이 스케일 값의 계산은, 상기 제 1라인 패턴과 제 2라인 패턴 사이의 간격을 측정하는 것을 특징으로 하는 반도체 소자 제조 공정에서의 웨이퍼 스케일 측정 방법.