KR100336744B1 - 플래시 메모리의 라이트장치 및 방법 - Google Patents

플래시 메모리의 라이트장치 및 방법 Download PDF

Info

Publication number
KR100336744B1
KR100336744B1 KR1019990009253A KR19990009253A KR100336744B1 KR 100336744 B1 KR100336744 B1 KR 100336744B1 KR 1019990009253 A KR1019990009253 A KR 1019990009253A KR 19990009253 A KR19990009253 A KR 19990009253A KR 100336744 B1 KR100336744 B1 KR 100336744B1
Authority
KR
South Korea
Prior art keywords
sector
write
host
address
flash memory
Prior art date
Application number
KR1019990009253A
Other languages
English (en)
Other versions
KR20000060710A (ko
Inventor
한상욱
Original Assignee
박종섭
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 박종섭, 주식회사 하이닉스반도체 filed Critical 박종섭
Priority to KR1019990009253A priority Critical patent/KR100336744B1/ko
Publication of KR20000060710A publication Critical patent/KR20000060710A/ko
Application granted granted Critical
Publication of KR100336744B1 publication Critical patent/KR100336744B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/0292—User address space allocation, e.g. contiguous or non contiguous base addressing using tables or multilevel address translation means

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Read Only Memory (AREA)

Abstract

본 발명은 플래시 메모리의 라이트장치및 방법에 관한 것으로, 종래에는 라이트 동작 수행이 전적으로 플래시 메모리의 이레이즈시간과 프로그램시간의 합으로 결정되므로 라이트 동작 처리속도가 느려지는 문제점이 있었다. 따라서, 본 발명은 호스트로부터 엘비에이(LBA:로직컬 어드레스)를 입력받아 이를 피지컬 어드레스로 변환하는 어드레스변환부와, 상기 어드레스변환부의 피지컬 어드레스에 해당되는 플래시 메모리부의 섹터에 데이터를 라이트하도록 제어하는 플래시제어부를 구비하는 플래시 메모리 장치에 있어서, 상기 플래시 제어부의 라이트 제어에 의해, 하나의 버퍼가 상기 호스트에서 출력된 일시 저장 데이터를 소정 섹터에 저장함과 동시에 다른 하나의 버퍼에 상기 호스트로부터 출력되는 데이터를 저장하는 동작을 수행하는 다수의 버퍼를 포함하여 구성함으로써 플래시 메모리의 라이트 수행능력이 향상되고 라이트 과정에서 가장 많은 시간을 차지하는 프로그램동작과 이레이즈동작을 다른 칩에서 동시에 수행함으로써 라이트 동작을 빠르게 수행할 수 있는 효과가 있다.

Description

플래시 메모리의 라이트장치 및 방법{WRITE APPARATUS AND METHOD FOR FLASH MEMORY}
본 발명은 플래시 메모리의 라이트장치및 방법에 관한 것으로, 특히 라이트과정에서 가장 많은 시간을 차지하는 프로그램동작과 이레이즈동작을 다른 칩에서 동시에 수행함으로써 라이트동작을 빠르게 수행할 수 있도록 한 플래시 메모리의 라이트장치및 방법에 관한 것이다.
도1은 종래 플래시 메모리의 라이트장치에 대한 구성을 보인 블록도로서, 이에 도시된 바와같이 호스트(10)로부터 데이터를 입력받아 이를 일시 저장하는 버퍼(12)와, 상기 호스트(10)로부터 호스트 어드레스를 입력받아 이를 피지컬 어드레스로 변환하는 어드레스변환부(11)와, 상기 어드레스변환부(11)의 피지컬어드레스와 상기 버퍼(12)의 데이터를 입력받아 해당되는 플래시메모리부(14),(15)의 섹터에 라이트하도록 제어하는 플래시제어부(13)로 구성되며,이와 같이 구성된 종래 장치의 동작을 설명한다.
먼저, 어드레스변환부(11)는 호스트(10)로부터 호스트어드레스를 입력받아 이를 플래시메모리부(14),(15)의 피지컬어드레스로 변환하여 출력하고, 버퍼(12)는 상기 호스트(10)로부터 라이트할 데이터를 입력받아 일시 저장한다.
이후, 플래시제어부(13)는 상기 어드레스변환부(11)로부터 피지컬어드레스를 입력받아 해당되는 플래시메모리부(14),(15)의 소정 섹터에 상기 버퍼(12)에 일시 저장된 데이터를 라이트한다.
여기서, 상기 버퍼(12)에 호스트(10)로부터 데이터를 전송할때 어드레스변환부(11)의 피지컬어드레스에 해당되는 플래시메모리부(14),(15)의 해당섹터를 이레이즈한다.
그러나, 상기와 같이 동작하는 종래기술은 라이트동작수행이 전적으로 플래시 메모리의 이레이즈시간과 프로그램시간의 합으로 결정되므로 라이트동작 처리속도가 느려지는 문제점이 있었다.
따라서, 상기와 같은 문제점을 감안하여 창안한 본 발명은 프로그램동작과 이레이즈동작을 다른 칩에서 동시에 수행하여 라이트동작을 빠르게 수행할 수 있도록 한 플래시 메모리의 라이트장치및 방법을 제공함에 그 목적이 있다.
도1은 종래 플래시 메모리의 라이트장치에 대한 구성을 보인 블록도.
도2는 본 발명 플래시 메모리의 라이트장치에 대한 구성을 보인 블록도.
도3은 본 발명 플래시 메모리의 라이트방법에 대한 구성을 보인 블록도.
*****도면의 주요부분에 대한 부호의 설명*****
10:호스트 11:어드레스변환부
13:플래시제어부 14,15:플래시메모리부
20,21:버퍼
상기와 같은 목적을 달성하기 위한 본 발명은 호스트로부터 엘비에이(로직컬 어드레스)를 입력받아 이를 피지컬 어드레스로 변환하는 어드레스변환부와, 상기 어드레스변환부의 피지컬어드레스에 해당되는 플래시 메모리부의 섹터에 데이터를 라이트하도록 제어하는 플래시제어부를 구비하는 플래시 메모리 장치에 있어서, 상기 플래시 제어부의 라이트 제어에 의해, 하나의 버퍼가 상기 호스트에서 출력된 일시 저장 데이터를 소정 섹터에 저장함과 아울러 다른 하나의 버퍼에 상기 호스트로부터 데이터를 저장하는 동작을 수행하는 다수의 버퍼를 포함하는 것을 특징으로 한다.
상기와 같은 목적을 달성하기 위한 본 발명은 호스트로부터 엘비에이(LBA:로직컬 어드레스)를 입력받아 비트주소를 계산하고 비트섹터를 리드하여 변환된 피지컬 어드레스를 찾는 제1 단계와; 오버헤드영역을 리드한후 섹터를 소거하는 제2 단계와; 호스트로부터 하나의 섹터에 해당하는 데이터를 입력받음과 동시에 섹터에 대한 소거종료를 확인하여 라이트동작을 수행하는 제3 단계와; 라이트할 섹터가 더 존재하는 지를 판단하는 제4 단계와; 상기 제4 단계의 판단결과 라이트할 섹터가 더 존재하지 않으면 라이트동작 종료를 확인하고, 라이트할 섹터가 더 존재하면 새로운 섹터에 대한 엘비에이(LBA:로직컬 어드레스)를 구한후 비트주소를 계산하고 비트섹터를 리드하여 변환된 주소를 찾는 제5 단계와; 오버헤드 영역을 리드한 후 섹터 소거 동작을 수행하면서 호스트로부터 한개 섹터 크기의 데이터를 입력받는 제6 단계와; 라이트 동작종료를 확인한후 더 라이트하고자 하는 섹터가 존재하면 상기 제3 단계로 궤환하고, 라이트하고자 하는 섹터가 존재하지 않으면 리턴하는 제7 단계로 수행함을 특징으로 한다.
이하, 본 발명에 의한 플래시 메모리의 라이트방법에 대한 작용 및 효과를 첨부한 도면을 참조하여 상세히 설명한다.
도2는 본 발명이 적용되는 플래시 메모리의 라이트장치에 대한 구성을 보인 블록도로서, 일반적인 구성은 종래와 동일하며 다만 두개 이상의 데이터를 저장하기 위한 버퍼(20),(21)가 더 포함되어 구성한다.
도3은 본 발명 플래시 메모리의 라이트방법에 대한 동작흐름도로서, 이에 도시한 바와같이 엘비에이((LBA:Logical Block Address:하드 디스크 드라이브에서 제한된 데이터 어드레싱 능력을 극복하기 위해 만들어진 규약으로, 일종의 물리적인 메모리의 어드레스)를 구한후 비트주소를 계산하고 비트섹터를 리드하여 변환된 주소를 찾는 제1 단계와; 오버헤드영역을 리드한후 섹터를 소거하는 제2 단계와; 호스트로부터 한개 섹터 크기에 해당하는 데이터를 입력받음과 동시에 섹터에 대한 소거종료를 확인한후, 라이트동작을 수행하는 제3 단계와; 라이트할 섹터가 더 존재하는 지를 판단하는 제4 단계와; 상기 제4 단계의 판단결과 라이트할 섹터가 더 존재하지 않으면 라이트동작 종료를 확인하고, 라이트할 섹터가 더 존재하면 새로운 섹터에 대한 엘비에이(LBA:로직컬 어드레스)를 구한후 비트주소를 계산하고 비트섹터를 리드하여 변환된 주소를 찾는 제5 단계와; 오버헤드영역을 리드한 후 섹터 소거동작을 수행하면서 호스트로부터 한개 섹터 크기의 데이터를 입력받는 제6 단계와; 라이트동작 종료를 확인한후 더 라이트하고자 하는 섹터가 존재하면 상기 제3 단계로 궤환하고, 라이트하고자 하는 섹터가 존재하지 않으면 리턴하는 제7 단계로 이루어지며, 이와같이 구성한 본 발명의 동작을 설명한다.
먼저, 어드레스변환부(11)는 호스트(10)로부터 엘비에이(LBA:로직컬 어드레스)를 입력받아 이를 피지컬어드레스로 변환하고, 그 피지컬어드레스를 입력받은 플래시제어부(13)는 해당되는 섹터에 이레이즈명령을 내린다.여기서, 상기 엘비에이(LBA:로직컬 어드레스)는 일반적으로 사용되는 용어로서, Logical Block Address의 약자로 말 그대로 논리적인 주소인데, 이를 HDD(하드 디스크)의 구조로 설명하면, HDD는 디스크와 헤드로 구성됨으로 주소를 나타낼 때, CHS(Cylinder,Head,Sector)로 주소를 표현한다.즉, 디스크와 헤드로 구성된 형태를 그대로 사용하는데, 그러나, 이런 방법은 표현할 수 있는 크기가 제한되고(512MB이상 표현 불가능함), 일반적으로 사용자자 그 위치를 생각하기 어렵다.이에 따라, 엘비에이(LBA:로직컬 어드레스)를 만들었는데, 이는 기존에 HDD에서 사용하는 태스크 파일 레지스터(호스트와 어드레스를 받고 데이터를 전달하는데 사용하는 HDD내부의 레지스터 입니다)를 그대로 이용하면서 표현할 수 있는 사이즈도 늘리고 사용자가 이해하기 쉬운 어드레스로 만들어 낸 것으로, 이는 태스크 레지스터의 각 레지스터값을 배수하여 가산함으로써 구하도록 설계된다.(LBA=((Drive Head ＆ Oxf)＜＜24) +(Cyclinder High ＜＜16)+(Cylinder Low ＜＜8) + Sector NO -1)
이때, 제1 버퍼(20)는 호스트(10)로부터 라이트할 데이터를 입력받아 일시 저장하고, 플래시제어부(13)는 피지컬어드레스의 해당되는 섹터의 이레이즈동작 종료를 확인하다가 종료되면 더 라이트하고자 하는 섹터가 존재하는지를 판단하여 라이트하고자 하는 섹터가 더 존재하지 않으면 상기 피지컬어드레스에 제1 버퍼(20)에 저장된 데이터를 프로그램한다.
만약, 라이트하고자 하는 섹터가 더 존재하면 호스트어드레스를 증가시켜 그에 대한 피지컬어드레스를 구하는데, 이때 상기에서 구한 피지컬어드레스는 처음에 구한 피지컬어드레스가 존재하는 칩이외에 존재한다.
이후, 플래시제어부(13)는 상기 피지컬어드레스에 해당되는 플래시메모리부(14),(15)의 섹터영역에 대한 이레이즈명령을 내린다.
이때, 상기에서 이레이즈한 피지컬어드레스에 해당되는 섹터영역에 상기 제1 버퍼(20)에 저장된 데이터를 프로그램하고, 동시에 제2 버퍼(21)는 호스트(10)로부터 한개 섹터 크기에 해당되는 데이터를 전송받는다.
이후, 상기 제1 버퍼(20)에 저장된 데이터의 프로그램동작이 종료되면 두번째로 발생된 피지컬어드레스에 대한 프로그램동작을 상기와 동일하게 반복 수행한다.
이상에서 상세히 설명한 바와같이 본 발명은 플래시 메모리의 라이트수행능력이 향상되고 라이트과정에서 가장 많은 시간을 차지하는 프로그램동작과 이레이즈동작을 다른 칩에서 동시에 수행함으로써 라이트동작을 빠르게 수행할 수 있는 효과가 있다.

Claims (2)

  1. 호스트로부터 엘비에이(LBA:로직컬 어드레스)를 입력받아 이를 피지컬 어드레스로 변환하는 어드레스변환부와, 상기 어드레스변환부의 피지컬어드레스에 해당되는 플래시 메모리부의 섹터에 데이터를 라이트하도록 제어하는 플래시제어부를 구비하는 플래시 메모리 장치에 있어서, 상기 플래시 제어부의 라이트 제어에 의해, 하나의 버퍼가 상기 호스트에서 출력된 일시 저장 데이터를 소정 섹터에 저장함과 동시에 다른 하나의 버퍼에 상기 호스트로부터 데이터를 저장하는 동작을 수행하는 다수의 버퍼를 포함하는 것을 특징으로 하는 플래시 메모리의 라이트장치.
  2. 호스트로부터 엘비에이(LBA)를 입력받아 비트주소를 계산하고 비트섹터를 리드하여 변환된 피지컬 어드레스를 찾는 제1 단계와; 오버헤드영역을 리드한후 섹터를 소거하는 제2 단계와; 호스트로부터 1섹터에 해당하는 데이터를 입력받음과 동시에 섹터에 대한 소거종료를 확인한후 라이트동작을 수행하는 제3 단계와; 라이트할 섹터가 더 존재하는 지를 판단하는 제4 단계와; 상기 제4 단계의 판단결과 라이트할 섹터가 더 존재하지 않으면 라이트동작 종료를 확인하고, 라이트할 섹터가 더 존재하면 새로운 섹터에 대한 엘비에이(LBA)를 구한후 비트주소를 계산하고 비트섹터를 리드하여 변환된 주소를 찾는 제5 단계와; 오버헤드 영역을 리드한 후 섹터 소거동작을 수행하면서 호스트로부터 한개 섹터 크기의 데이터를 입력받는 제6 단계와; 라이트동작 종료를 확인한후 더 라이트하고자 하는 섹터가 존재하면 상기 제3 단계로 궤환하고, 라이트하고자 하는 섹터가 존재하지 않으면 리턴하는 제7 단계로 수행함을 특징으로 하는 플래시 메모리의 라이트방법.
KR1019990009253A 1999-03-18 1999-03-18 플래시 메모리의 라이트장치 및 방법 KR100336744B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019990009253A KR100336744B1 (ko) 1999-03-18 1999-03-18 플래시 메모리의 라이트장치 및 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990009253A KR100336744B1 (ko) 1999-03-18 1999-03-18 플래시 메모리의 라이트장치 및 방법

Publications (2)

Publication Number Publication Date
KR20000060710A KR20000060710A (ko) 2000-10-16
KR100336744B1 true KR100336744B1 (ko) 2002-05-13

Family

ID=19576988

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990009253A KR100336744B1 (ko) 1999-03-18 1999-03-18 플래시 메모리의 라이트장치 및 방법

Country Status (1)

Country Link
KR (1) KR100336744B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8984219B2 (en) 2011-09-22 2015-03-17 Samsung Electronics Co., Ltd. Data storage device and method of writing data in the same

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100666169B1 (ko) 2004-12-17 2007-01-09 삼성전자주식회사 플래쉬 메모리 데이터 저장장치
KR100754226B1 (ko) 2006-08-22 2007-09-03 삼성전자주식회사 비휘발성 데이터 저장장치의 프로그래밍 방법 및 그 장치

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8984219B2 (en) 2011-09-22 2015-03-17 Samsung Electronics Co., Ltd. Data storage device and method of writing data in the same

Also Published As

Publication number Publication date
KR20000060710A (ko) 2000-10-16

Similar Documents

Publication Publication Date Title
KR100801015B1 (ko) 하이브리드 하드 디스크 드라이브와 데이터 저장 방법
US8443167B1 (en) Data storage device employing a run-length mapping table and a single address mapping table
US8190811B2 (en) Defragmentation of solid state memory
US6081878A (en) Increasing the memory performance of flash memory devices by writing sectors simultaneously to multiple flash memory devices
TWI385519B (zh) 資料寫入方法及使用此方法的快閃儲存系統與其控制器
US7529879B2 (en) Incremental merge methods and memory systems using the same
US20140104949A1 (en) Reducing Erase Cycles In An Electronic Storage Device That Uses At Least One Erase-Limited Memory Device
JP2000067574A (ja) 半導体記憶装置
JP2007299216A (ja) 不揮発性フラッシュメモリを用いる記憶装置とその制御方法
KR101674015B1 (ko) 데이터 저장 매체 액세스 방법과 그와 같은 기능을 갖는 데이터 저장 장치 및 기록 매체
KR101374065B1 (ko) 칩 레벨 평행 플래시 메모리를 위한 정보 분별 방법 및 장치
CN106802870B (zh) 一种高效的嵌入式系统芯片Nor-Flash控制器及控制方法
JP2005196769A (ja) フラッシュメモリのデータ管理装置及び方法
JP3421581B2 (ja) 不揮発性半導体メモリを用いた記憶装置
KR20120081351A (ko) Ｆｔｌ을 수행하는 비휘발성 메모리 장치 및 그의 제어 방법
KR101087313B1 (ko) 플래시 메모리용 데이터 기록 방법
KR20090008766A (ko) 솔리드 스테이트 디스크 컨트롤러 및 솔리드 스테이트디스크 컨트롤러의 데이터 처리 방법
JP2012113343A (ja) 記憶装置
JP2010211888A (ja) ディスク記憶装置
JP2010211618A (ja) 半導体記憶装置
US20120162809A1 (en) Magnetic disk drive and method of accessing a disk in the drive
JP2007193439A (ja) 不揮発性キャッシュメモリを用いる記憶装置とその制御方法
KR101515621B1 (ko) 반도체 디스크 장치 및 그것의 랜덤 데이터 처리 방법
KR100336744B1 (ko) 플래시 메모리의 라이트장치 및 방법
JP2000285017A (ja) 記憶装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
J201 Request for trial against refusal decision
AMND Amendment
AMND Amendment
N231 Notification of change of applicant
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110429

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee