KR100334770B1 - Apparatus and method for controlling demultiplexer and multiplexer for a rate matching in wireless telecommunication system - Google Patents

Apparatus and method for controlling demultiplexer and multiplexer for a rate matching in wireless telecommunication system Download PDF

Info

Publication number
KR100334770B1
KR100334770B1 KR1020000039158A KR20000039158A KR100334770B1 KR 100334770 B1 KR100334770 B1 KR 100334770B1 KR 1020000039158 A KR1020000039158 A KR 1020000039158A KR 20000039158 A KR20000039158 A KR 20000039158A KR 100334770 B1 KR100334770 B1 KR 100334770B1
Authority
KR
South Korea
Prior art keywords
symbols
information
symbol
rate
parity
Prior art date
Application number
KR1020000039158A
Other languages
Korean (ko)
Other versions
KR20010015255A (en
Inventor
김민구
김병조
김세형
최순재
Original Assignee
윤종용
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자 주식회사 filed Critical 윤종용
Priority to KR1020000039158A priority Critical patent/KR100334770B1/en
Publication of KR20010015255A publication Critical patent/KR20010015255A/en
Application granted granted Critical
Publication of KR100334770B1 publication Critical patent/KR100334770B1/en

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04BTRANSMISSION
    • H04B1/00Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/02Transmitters
    • H04B1/04Circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Error Detection And Correction (AREA)
  • Detection And Prevention Of Errors In Transmission (AREA)

Abstract

본 발명에 따른 이동통신시스템의 송신장치는, 정보비트 스트림을 입력하고, 상기 정보비트 스트림을 부호화하여 정보심볼과 제1 및 제2 패러티심볼들을 발생하는 부호화기와, 상기 부호기로부터의 상기 부호화된 심볼들을 인터리빙하여 출력하는 인터리버와, 상기 인터리버로부의 상기 심볼들을 입력하고, 상기 심볼들을 적어도 하나의 동일한 크기를 가지는 라디오 프레임들로 출력하는 라디오프레임 생성기와, 상기 라디오 프레임 생성기들로부터 출력되는 상기 라디오 프레임들을 역다중화하여 세 개 스트림, 정보어심볼들, 제1패러티 심볼들, 제2패러티 심볼들 발생하는 역다중화기와, 상기 정보어심볼들은 바이패스시키고, 상기 제1 및 제2패러티심볼들은 주어진 전송율 전송율정합에 따라 천공하여 출력하는 전송율 정합기를 포함한다.A transmitting apparatus of a mobile communication system according to the present invention includes an encoder for inputting an information bit stream and encoding the information bit stream to generate information symbols and first and second parity symbols; A radio frame generator for inputting the symbols of the subfield into the interleaver and outputting the symbols as at least one radio frame having the same size; Demultiplexing the first and second parity symbols to generate three streams, information word symbols, first parity symbols, and second parity symbols, and bypassing the information word symbols, And a rate matcher that punctures and outputs according to the rate match.

Description

이동통신시스템의 전송율 정합을 위한 역다중화기 및 다중화기 제어 장치 및 방법 {APPARATUS AND METHOD FOR CONTROLLING DEMULTIPLEXER AND MULTIPLEXER FOR A RATE MATCHING IN WIRELESS TELECOMMUNICATION SYSTEM}BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a demultiplexer and a demultiplexer, and more particularly, to a demultiplexer and multiplexer control apparatus and method for rate matching in a mobile communication system.

본 발명은 이동통신시스템에서 채널 부호화된 신호의 전송율 정합에 관한 것으로, 특히 전송율 정합 동작을 위해 구비된 역다중화기 및 다중화기를 제어하는 장치 및 방법에 관한 것이다.The present invention relates to a rate matching of a channel-coded signal in a mobile communication system, and more particularly, to an apparatus and a method for controlling a demultiplexer and a multiplexer provided for a rate matching operation.

일반적으로 위성시스템, ISDN(Integrated Services Digital Network), 디지털 셀룰라(Digital Cellular) 시스템, W-CDMA(Wide Code Division Multiple Access) 시스템, UMTS(Universal Mobile Telecommunication System), IMT(International Mobile Telecommunication)-2000 시스템과 같은 무선통신 시스템에서는 시스템의 신뢰도를 향상시키기 위해 소스 사용자 데이터(source user data)를 에러정정부호(Error Correction Code)로 채널 부호화한 후 송신하게 된다. 채널 부호화를 위해 사용되는 전형적인 부호로 콘볼루션 부호(Convolution Code)와, 단일 복호기가 사용되는 선형 블록 부호 등이 있다. 최근에는 이러한 전형적인 부호들 이외에도 데이터 송수신시 유용한 터보 부호(Turbo Code)가 제안되어 널리 이용되고 있다.(UMTS) system, an International Mobile Telecommunication System (IMT) -2000 system, and the like. In general, a satellite system, an ISDN (Integrated Services Digital Network), a digital cellular system, a W- A channel coding scheme is used to transmit source user data with an error correction code in order to improve the reliability of the system. A typical code used for channel coding includes a convolution code and a linear block code in which a single decoder is used. In recent years, turbo codes, which are useful in data transmission and reception, have been proposed and widely used in addition to these typical codes.

한편, 다중 사용자가 사용하는 다중접속방식 및 다중 채널이 사용되는 다중채널방식의 통신시스템에서는 데이터 전송의 효율성을 높이고 시스템의 성능을 개선하기 위해 채널 부호화된 심볼들을 주어진 전송데이터심볼들의 수와 동일하게 정합시키는 처리를 행하고 있다. 이러한 처리는 소위 '전송율 정합(Rate Matching)'이라고 불리운다. 전송율을 정합시키는 대표적인 방식으로 채널 부호화된 심볼들을 천공(puncturing)하는 방식과, 반복(repetition)하는 방식이 있다. 예컨대, 최근에 매우 많은 관심을 모으고 있는 UMTS의 에어인터페이스(air interface)상의 데이터전송채널에서 데이터 전송효율을 높이고 시스템의 성능을 향상시키기 위한 전송율 정합에 관한 문제가 본격적으로 대두되고 있다.On the other hand, in a multi-channel communication system in which a multi-access scheme and a multi-channel scheme are used by multiple users, in order to improve the efficiency of data transmission and improve the performance of the system, channel-encoded symbols are equal to the number of transmission data symbols And a matching process is performed. This process is called Rate Matching. There are a puncturing scheme and a repetition scheme for channel-coded symbols in a typical scheme of matching transmission rates. For example, there has been a serious problem of rate matching in order to increase the data transmission efficiency and improve the performance of the system in the data transmission channel on the air interface of UMTS, which has attracted much attention recently.

도 1은 일반적인 이동통신시스템의 역방향 링크 송신기의 구성을 보여주는 도면으로, 일예로 UMTS의 역방향 링크 송신기의 구성이 도시되어 있다.FIG. 1 is a block diagram illustrating a configuration of a reverse link transmitter of a general mobile communication system. For example, a configuration of a reverse link transmitter of a UMTS is shown.

상기 도 1을 참조하면, 프레임 단위의 데이터는 전송시간간격(TTI: Transmission Time Interval) 단위로 채널부호화기(channel encoder) 110으로 입력된다. 이때의 TTI는 10ms, 20ms, 40ms, 80ms중 어느 하나가 될 수 있다. 채널 부호화기110은 프레임 데이터를 수신한다. 상기 채널부호화기 110은 상기 프레임 데이터를 미리 주어진 부호화율 R에 따라 부호화하여 부호화된 심볼들을 출력한다. 상기 프레임 데이터의 크기(정보비트들을 수)는 (상기 프레임 데이터의 데이터율)×(TTI)로 결정되어진다. 만일, 테일비트를 가정한다면, 상기 부호화된 심볼들의 수는 (프레임 데이터 크기)×(부호화율 R)로 결정된다. 상기 채널부호화기 110의 출력은 1차 인터리버(1st interleaver) 120에 의해 인터리빙되고, 1차 인터리버 120의 출력은 라디오프레임 생성기 130으로 입력된다. 라디오프레임 생성기(radio frame segmentation block) 130은 TTI단위(10, 20, 40, 80ms)로 전송되던 프레임을 10ms단위의 블록들로 분할하여 10ms 시간 단위의 프레임으로 출력한다. 전송율 정합기(rate matching block) 140은 상기 라디오프레임 생성기 130으로부터 출력된 라디오프레임의 데이터를 천공 또는 반복하여 정해진 전송율로 정합한다. 위에서 설명한 바와 같은 구성요소들은 각 서비스별로 구비될 수 있다.Referring to FIG. 1, frame-by-frame data is input to a channel encoder 110 in units of a transmission time interval (TTI). The TTI at this time may be any one of 10 ms, 20 ms, 40 ms, and 80 ms. The channel encoder 110 receives frame data. The channel encoder 110 encodes the frame data according to a predetermined coding rate R to output coded symbols. The size (number of information bits) of the frame data is determined by (data rate of the frame data) x (TTI). If the tail bits are assumed, the number of the encoded symbols is determined by (frame data size) x (coding rate R). The output of the channel encoder 110 is interleaved by a first interleaver 120 and the output of the first interleaver 120 is input to a radio frame generator 130. A radio frame segmentation block 130 divides a frame transmitted in TTI units (10, 20, 40, and 80 ms) into blocks of 10 ms units and outputs the frames in 10 ms time units. A rate matching block 140 punctures or repeats the data of the radio frame output from the radio frame generator 130 to match with a predetermined transmission rate. The components as described above may be provided for each service.

상기 다중화기(multiplexer) 150은 각 서비스별로 구비되어 최종적으로 전송율 정합 처리된 라디오프레임들을 입력하여 다중화 처리한다. 물리채널 생성기(physical channel segmentation block) 160은 상기 다중화기 150에 다중화 처리된 라디오프레임들을 물리채널 블록들로 분할한다. 상기 물리채널 생성기 160에 의해 분할되어 출력되는 물리채널 블록들은 2차 인터리버(2nd interleaver) 170에 의해 2차 인터리빙된다. 상기 2차 인터리빙된 블록들은 물리채널 매핑기(physical channel mapping block) 180에 의해 매핑 처리된 후 물리채널을 통해 전송되게 된다.The multiplexer 150 is provided for each service and finally receives the rate-matched radio frames and multiplexes them. A physical channel segmentation block 160 divides the multiplexed radio frames into physical channel blocks. The physical channel blocks divided and output by the physical channel generator 160 are secondarily interleaved by a second interleaver 170. The secondary interleaved blocks are mapped by a physical channel mapping block 180 and then transmitted through a physical channel.

상기 도 1에 도시된 바와 같이, UMTS 역방향 링크 송신기는 전송율 정합 동작을 수행하는 전송율 정합기들 140이 구비되어 있다. 이러한 전송율 정합기 140은 채널 부호화기 110으로 콘볼루션 부호화기(convolutional encoder)가 사용되는냐, 아니면 터보부호화기(turbo encoder)가 사용되는냐에 따라 그 구성이 달라진다.As shown in FIG. 1, the UMTS reverse link transmitter includes rate matching devices 140 that perform a rate matching operation. The rate matcher 140 has a different configuration depending on whether a convolutional encoder or a turbo encoder is used as the channel encoder 110. [

일반적으로, 채널부호기로 길쌈부호화기와 단일복호기가 사용되는 선형블록부호를 사용하는 경우, 다중접속방식 또는 다중채널방식에서 데이터의 전송효율을 높이고 시스템의 성능을 개선하기 위한 전송율 정합 방식의 핵심 조건들을 정리하면 다음과 같다.In general, when a linear block code using a convolutional encoder and a single decoder is used as a channel encoder, the key conditions of a rate matching method for improving data transmission efficiency and improving the performance of a system in a multiple access scheme or a multi-channel scheme The following is summarized.

-입력심볼 시퀀스를 일정 주기를 갖는 패턴으로 천공 및 반복한다.- Punctures and repeats the input symbol sequence in a pattern with a certain periodicity.

-입력심볼의 천공비트수를 가급적 최소화하고 반복비트 수를 가급적 최대화한다.Minimize the number of punctured bits in the input symbol as much as possible and maximize the number of repetitive bits as much as possible.

-부호기에서 출력되는 부호어 심볼들에 대해 균등하게 천공 및 반복 될 수 있도록 균일한 천공 및 반복 패턴을 사용한다.- uniform puncturing and repetition patterns are used so that puncturing and repetition can be evenly performed on the codeword symbols output from the encoder.

상기의 조건은 길쌈부호화기에서 출력되는 부호어 심볼의 에러민감도(error sensitivity)가 하나의 프레임 내에서 어느 위치에서든 거의 유사하다는 가정하에 도출된 것이다. 실제로 상기한 조건에 근거한 방식을 사용하면 어느 정도 긍정적인 결과를 얻을수 있으나, 터보부호화기는 하나의 프레임내에서 심볼들의 에러 민감도가 유시하지 않기 때문에 길쌈부호기와는 다른 전송율 정합이 필요하다.The above condition is derived on the assumption that the error sensitivity of the codeword symbol output from the convolutional encoder is almost similar at any position in one frame. Indeed, using a scheme based on the above conditions may yield some positive results, but the turbo encoder needs a different rate match than the convolutional encoder because the error sensitivity of the symbols in one frame is not known.

한편, 터보부호화기는 구조적 부호기(systematic coder)이기 때문에, 부호기로부터 출력되는 부호어 심볼(encoded symbol)중 정보 심볼(systematic information part)에 해당되는 부분이 천공되지 않도록 하는 것이 바람직하다. 또한 터보 부호화기가 두 개의 구성부호기(component encoder)로 구성되기 때문에, 전체 부호의 최소 자유거리(minimum free distance)가 두 구성부호기 각각의 최소 자유 거리를 최대로 하는 것이 바람직하며, 이를 위해 두 구성부호기의 출력 심볼들을 균등하게 천공해야 최적의 성능을 얻을 수 있다.On the other hand, since the turbo encoder is a systematic coder, it is preferable that a portion corresponding to a systematic information part of an encoded symbol output from an encoder is not punctured. In addition, since the turbo encoder is composed of two component encoders, it is desirable that the minimum free distance of the entire code maximizes the minimum free distance of each of the two constituent encoders. To this end, Lt; RTI ID = 0.0 > equal < / RTI >

즉, 이상에서 살펴본 바와 같이, 터보 부호화기를 사용하는 경우 가장 최적의 전송율 정합을 수행하기 위해서는, 부호화기에서 출력되는 심볼을 정보심볼과 패러티심볼로 구별할수 있어야 한다. 또한, 채널 인터리버(channel interleaver)와 같은, 터보부호화기과 전송율정합기 사이에 다른 처리가 이루어지더라도 전송율 정합을 위해 정보심볼과 패터리심볼의 구별은 보존되어야 한다. 그러나. 일반적으로 채널 인터리버를 거치게 되면 채널 부호화기로부터의 심볼이 랜덤하게 섞여 정보 심볼과 패러티심볼의 구별이 보존될수 없다. 따라서 이러한 문제를 해결하기 위한 방안이 요구되는 실정이다.That is, as described above, in the case of using the turbo encoder, in order to perform the most optimal rate matching, it is necessary to distinguish symbols output from an encoder by information symbols and parity symbols. In addition, even if different processing is performed between the turbo encoder and the rate matcher, such as a channel interleaver, the distinction between information symbols and patter symbols must be preserved for rate matching. But. In general, when a channel interleaver is used, the symbols from the channel encoder are randomly mixed, and the distinction between the information symbol and the parity symbol can not be preserved. Therefore, there is a need for measures to solve these problems.

따라서 본 발명의 목적은 이동 통신시스템의 역방향 링크 송신기에서 심볼데이터를 정보심볼과 패러티심볼로 분리하여 전송율 정합하는 장치 및 방법을 제공함에 있다.Accordingly, an object of the present invention is to provide an apparatus and method for performing rate matching by separating symbol data into information symbols and parity symbols in a reverse link transmitter of a mobile communication system.

본 발명의 다른 목적은 이동 통신시스템에서 심볼데이터를 정보심볼과 패러티심볼로 분리하는 역다중화기를 전송율 정합 전단에 부가하기 위한 장치 및 방법을 제공함에 있다.It is another object of the present invention to provide an apparatus and method for adding a demultiplexer for separating symbol data into an information symbol and a parity symbol in a rate matching front end in a mobile communication system.

본 발명의 또 목적은 이동 통신시스템의 역방향 링크 송신기에서 전송율 정합을 위해 구비된 역다중화기 및 다중화기를 제어하는 장치 및 방법을 제공함에 있다.It is another object of the present invention to provide an apparatus and method for controlling a demultiplexer and a multiplexer provided for rate matching in a reverse link transmitter of a mobile communication system.

본 발명의 다른 목적은 이동 통신시스템의 역방향 링크 송신기에서 터보 부호화된 신호들을 전송율 정합처리하기 위해 구비된 역다중화기 및 다중화기를 제어하는 장치 및 방법을 제공함에 있다.It is another object of the present invention to provide an apparatus and method for controlling a demultiplexer and a demultiplexer included in a reverse link transmitter of a mobile communication system for performing rate matching processing on turbo encoded signals.

이러한 목적들을 달성하기 위한 이동통신시스템의 송신장치는, 정보비트 스트림을 입력하고, 상기 정보비트 스트림을 부호화하여 정보심볼과 제1 및 제2 패러티심볼들을 발생하는 부호화기와, 상기 부호기로부터의 상기 부호화된 심볼들을 인터리빙하여 출력하는 인터리버와, 상기 인터리버로부의 상기 심볼들을 입력하고, 상기 심볼들을 적어도 하나의 동일한 크기를 가지는 라디오 프레임들로 출력하는 라디오프레임 생성기와, 상기 라디오 프레임 생성기들로부터 출력되는 상기 라디오 프레임들을 역다중화하여 세 개 스트림, 정보어심볼들, 제1패러티 심볼들, 제2패러티 심볼들 발생하는 역다중화기와, 상기 정보어심볼들은 바이패스시키고, 상기 제1 및 제2패러티심볼들은 주어진 전송율 전송율정합에 따라 천공하여 출력하는 전송율 정합기를 포함하는 것을 특징으로 한다.A transmitter for inputting an information bit stream and encoding the information bit stream to generate an information symbol and first and second parity symbols; A radio frame generator for inputting the symbols of the subfield into the interleaver and outputting the symbols as radio frames having at least one same size; and an interleaver for interleaving the symbols output from the radio frame generators A demultiplexer for demultiplexing the radio frames to generate three streams, information word symbols, first parity symbols, and second parity symbols; and bypassing the information word symbols, wherein the first and second parity symbols A rate equalizer that punctures and outputs according to a given rate-rate match And it characterized in that.

도 1은 종래기술에 따른 이동통신시스템의 역방향 링크 송신기의 구성을 보여주는 도면.1 is a diagram illustrating a configuration of a reverse link transmitter of a mobile communication system according to a related art;

도 2는 본 발명의 실시 예에 따른 전송율 정합 동작을 위한 역다중화기 및 다중화기를 가지는 역방향 링크 송신기의 구성을 보여주는 도면.2 is a diagram illustrating a configuration of a reverse link transmitter having a demultiplexer and a multiplexer for a rate matching operation according to an embodiment of the present invention;

도 3은 도 2에 도시된 터보 부호화기의 입출력 예를 보여주는 도면.3 is a diagram illustrating an example of input / output of the turbo encoder shown in FIG.

도 4는 도 2에 도시된 1차 인터리버의 입력 예를 보여주는 것으로, 부호화율 R=1/3인 경우를 보여주는 도면.FIG. 4 shows an example of the input of the primary interleaver shown in FIG. 2, which shows a case where the coding rate R = 1/3. FIG.

도 5a 내지 도 5c는 도 2에 도시된 1차 인터리버의 출력 예를 보여주는 것으로, 부호화율 R=1/3인 경우를 보여주는 도면.FIGS. 5A to 5C show examples of the output of the primary interleaver shown in FIG. 2, which shows a case where the coding rate R = 1/3. FIG.

도 6은 도 2에 도시된 1차 인터리버의 입력 예를 보여주는 것으로, 부호화율이 R=1/2인 경우를 보여주는 도면.FIG. 6 shows an example of the input of the primary interleaver shown in FIG. 2, where R = 1/2. FIG.

도 7a 내지 도 7c는 도 2에 도시된 1차 인터리버의 출력 예를 보여주는 것으로, 부호화율 R=1/2인 경우를 보여주는 도면.FIGS. 7A to 7C show an example of the output of the primary interleaver shown in FIG. 2, which shows a case where the coding rate R = 1/2. FIG.

도 8a 내지 도 8d는 도 2에 도시된 라디오프레임 생성기의 출력 예를 보여주는 도면.8A to 8D show an example of the output of the radio frame generator shown in FIG.

도 9a 내지 도 9c는 본 발명의 실시예 1-1에 따른 1차 인터리버의 입력, 인터리빙 결과 및 라디오프레임 생성기의 출력을 보여주는 도면.9A to 9C are diagrams illustrating input, interleaving results and output of a radio frame generator of a primary interleaver according to Embodiment 1-1 of the present invention.

도 10a 내지 도 10c는 본 발명의 실시예 1-2에 따른 1차 인터리버의 입력, 인터리빙 결과 및 라디오프레임 생성기의 출력을 보여주는 도면.FIGS. 10A to 10C are diagrams showing input, interleaving results and output of a radio frame generator of a primary interleaver according to Embodiment 1-2 of the present invention. FIG.

도 11a 내지 도 11d는 본 발명의 실시예 2에 따른 1차 인터리버의 입력, 인터리빙 결과 및 라디오프레임 생성기의 출력을 보여주는 도면.Figs. 11A to 11D are diagrams showing input, interleaving results and output of a radio frame generator of a primary interleaver according to Embodiment 2 of the present invention. Fig.

도 120a 내지 도 12c는 본 발명의 실시예 3에 따른 1차 인터리버의 입력, 인터리빙 결과 및 라디오프레임 생성기의 출력을 보여주는 도면.FIGS. 120A to 12C are diagrams showing input, interleaving results and output of a radio frame generator of a primary interleaver according to Embodiment 3 of the present invention. FIG.

도 13은 본 발명의 일 실시 예에 따른 역다중화기 및 다중화기 제어 장치의 구성을 보여주는 도면.13 is a diagram illustrating a configuration of a demultiplexer and a multiplexer control apparatus according to an embodiment of the present invention.

도 14는 본 발명의 다른 실시 예에 따른 역다중화기 및 다중화기 제어 장치의 구성을 보여주는 도면.14 is a diagram illustrating a configuration of a demultiplexer and a multiplexer control apparatus according to another embodiment of the present invention.

도 15은 본 발명의 또 다른 실시 예에 따른 역다중화기 및 다중화기 제어 장치의 구성을 보여주는 도면.15 is a diagram illustrating a configuration of a demultiplexer and a multiplexer control apparatus according to another embodiment of the present invention.

이하 본 발명의 바람직한 실시예의 상세한 설명이 첨부된 도면들을 참조하여 설명될 것이다. 하기에서 각 도면의 구성요소들에 참조부호를 부가함에 있어서, 동일한 구성요소들에 대해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 부호를 가지도록 하고 있음에 유의해야 한다. 또한 하기에서 본 발명을 설명함에 있어, 관련된 공지 기능 또는 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명을 생략할 것이다.DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Hereinafter, a detailed description of preferred embodiments of the present invention will be described with reference to the accompanying drawings. In the following description, the same reference numerals are used to denote the same elements in different drawings, even if they are shown in different drawings. In the following description of the present invention, a detailed description of known functions and configurations incorporated herein will be omitted when it may make the subject matter of the present invention rather unclear.

상기 도 1에 도시된 바와 같이 UMTS의 역방향 링크 송신기는 전송율 정합 동작을 수행하는 전송율 정합기 140이 구비되어 있다. 이러한 전송율 정합기 140은 채널 부호화기 110으로 콘볼루션 부호화기(convolution encoder)가 사용되느냐, 아니면 터보부호화기(turbo encoder)가 사용되느냐에 따라 그 구성이 달라질 수 있다. 본 발명에 따른 터보부호화기가 채널 부호화기 110으로 사용되는 경우 전송율 정합기 140은 도 2에 도시된 바와 같이 역다중화기(DEMUX: demultiplexer) 141과, 전송율 정합기들 142∼144와, 다중화기(MUX: multiplexer) 145로 구성된다. 여기서 역중화기 141은 라디오프레임 생성기 130으로부터 출력되는 출력 심볼들을 정보심볼과 패러티심볼로 분리하여 해당 전송율정합기로 스위칭하는 역할을 수행하고, 다중화기 145는 상기 전송율 정합기들 142∼144들로부터 출력되는 심볼들 다중화하여 도 1에 도시된 바와 같이 다중화기 150으로 제공하는 역할을 수행한다.As shown in FIG. 1, the reverse link transmitter of the UMTS includes a rate matcher 140 for performing a rate matching operation. The rate matcher 140 may have a different configuration depending on whether a convolutional encoder or a turbo encoder is used as the channel encoder 110. When the turbo encoder according to the present invention is used as the channel encoder 110, the rate matcher 140 includes a demultiplexer (DEMUX) 141, rate matchers 142 to 144, a multiplexer (MUX) and a multiplexer 145. The demultiplexer 141 separates the output symbols output from the radio frame generator 130 into information symbols and parity symbols and switches the output symbols to a corresponding rate matcher. The multiplexer 145 outputs the output symbols from the rate matchers 142 to 144 Multiplexes the symbols and provides them to the multiplexer 150 as shown in FIG.

상기 도 2에 도시된 바와 같은 구성은 터보 부호(turbo code)가 구조적 부호(systematic code)이기 때문에 부호기로부터 출력되는 부호어심볼(encoded symbol)중 정보심볼(systematic information part)에 해당되는 부분이 천공되지 않도록 하기 위해 고려된 것이다. 또한 상기 구성은 터보 부호화기가 두 개의 구성부호기(component encoder)를 병렬 연결하여 구성되고, 전체 부호의 최소 자유거리(minimum free distance)가 두 구성부호기 각각의 최소 자유 거리를 최대로 하는 것이 바람직하며, 이를 위해 두 구성부호기의 출력 심볼들을 균등하게 천공해야 최적의 성능을 얻을 수 있다는 사실을 고려한 것이다.2, since the turbo code is a systematic code, a portion corresponding to a systematic information part of an encoded symbol output from the encoder is punctured . Also, it is preferable that the turbo encoder is configured by connecting two component encoders in parallel, and the minimum free distance of all codes is set to the maximum free distance of each of the two constituent encoders, For this, we consider the fact that optimal performance can be achieved by evenly puncturing the output symbols of the two constituent encoders.

위에서 설명한 바와 같이 본 발명에 따른 이동통신시스템의 역방향 링크 송신기는 터보 부호화된 신호들을 전송율 정합 처리할 시 라디오프레임 생성기와 전송율 정합기들 142, 143, 144의 사이에 역다중화기141를 구비시키고, 전송율 정합기들142,143,144과 다중화기145의 사이에 다중화기를 구비시킨다.As described above, the reverse link transmitter of the mobile communication system according to the present invention includes a demultiplexer 141 between the radio frame generator and the rate matchers 142, 143 and 144 when performing the rate matching process on the turbo encoded signals, A multiplexer is provided between the matching devices 142, 143, 144 and the multiplexer 145.

상기 도 2에 도시된 터보 부호화기 110에서 사용하는 터보 부호(Turbo code)는 구조적 부호(systematic code)이며, 시스템 정보심볼 부분(systematic information symbol part) Xk와, 패리티심볼 부분들(parity symbol parts) Yk,Zk로 나누어진다. 여기서 터보 부호화기 110의 부호화율(Code rate)은 R=1/3이며, 하기의 설명에서는 편의상 상기 시스템 정보심볼 부분을 x라고 칭하고, 제1 패리티심볼 부분을 y, 제2 패터리심볼 부분을 z라고 통칭하겠다. 부호화율 R=1/3인 경우 터보부호화기 110의 입출력 관계는 도 3에 도시된 바와 같다.The turbo code used in the turbo encoder 110 shown in FIG. 2 is a systematic code, and includes a systematic information symbol part Xk, parity symbol parts Yk , And Zk. Here, the code rate of the turbo encoder 110 is R = 1/3. In the following description, the system information symbol portion is referred to as x, the first parity symbol portion is y, the second pattern symbol portion is z . The input / output relationship of the turbo encoder 110 when the coding rate R = 1/3 is as shown in FIG.

도 3을 참조하면, 터보 부호화기 110의 출력은 정보심볼 부분(x1), 패리티심볼 부분1(y1), 패리티 심볼부분2(z1), 정보심볼 부분(x2), 패리티심볼 부분1(y2), 패리티 심볼부분2(z2), 정보심볼 부분(x3), 패리티심볼 부분1(y3), 패리티 심볼부분2(z3), …의 순으로 이루어진다.3, an output of the turbo encoder 110 includes an information symbol part x1, a parity symbol part 1 (y1), a parity symbol part 2 (z1), an information symbol part x2, a parity symbol part 1 (y2) Parity symbol part 2 (z2), information symbol part (x3), parity symbol part 1 (y3), parity symbol part 2 (z3), ... .

상기 도 2에 도시된 1차 인터리버 120은 전송시간(TTI)과 입력 비트 수에 따른 인터리빙을 수행하여 출력하며, 이때 동작은 다음의 두 단계로 이루어진다.The first interleaver 120 shown in FIG. 2 performs interleaving according to the transmission time (TTI) and the number of input bits and outputs the interleaved data. The operation is performed in the following two steps.

1단계Stage 1

(1) 하기의 <표 1>에서 열의 개수 C1을 선택한다.(1) In the following Table 1, the number of columns C 1 is selected.

(2) 다음 <수학식 1>에서 최소 정수 R1을 찾는다. 여기서, R1은 행의 개수이고, K1은 입력블록의 길이이다.(2) The minimum integer R 1 is found in the following Equation (1). Here, R 1 is the number of rows and K 1 is the length of the input block.

K1<= R1×C1 K 1 < = R 1 x C 1

여기서, R1은 열(row)의 수이고, K1는 입력블록(전체 부호화된 심볼들)이며, C1는 행(colume)의 수를 나타낸다. 여기서, C1은 TTI에 따른 1,2,4 및 8 중이 하나이다.Where R 1 is the number of rows, K 1 is the input block (all coded symbols), and C 1 is the number of the columns. Here, C 1 is one of 1 , 2 , 4 and 8 according to the TTI.

(3) 1차 인터리버 120의 입력심볼들을 순차적으로 R1C1매트릭스(rectangular matrix)에 행단위로 배열한다.(3) The input symbols of the primary interleaver 120 are arranged in a row on an R 1 C 1 rectangular matrix.

2단계Step 2

(1) 하기의 <표 1>에 나타난 패턴(Inter-column permutation patterns) {P1(j)} (j=0,1, ..., C-1) 대로 열들을 섞는다. 여기서, P1(j)는 j-th 섞인 열의 원래 위치 열을 나타내고, 상기 패턴은 열의 인덱스를 나타내는 비트열을 역상순하여 다른 인데스로 치환하는 비트역상순(bit reverse) 방식에 의한 것이다. 예를들어, 상기 비트역상순은 시퀀스를 다음, 00->11, 01->10, 10->01, 11->11로 치환하는 방식을 말한다.(1) The columns are mixed according to the patterns (Inter-column permutation patterns) {P 1 (j)} (j = 0,1, ..., C-1) shown in the following Table 1. Here, P 1 (j) represents the original position sequence of the j-th mixed sequence, and the pattern is a bit reverse sequence in which the bit sequence indicating the index of the column is reversed and replaced with another index. For example, the bit reversed-phase sequence refers to a method of replacing the sequence with 00-> 11, 01-> 10, 10-> 01, 11-> 11.

TTITTI Total number of columnTotal number of column Inter-column permutation patternsInter-column permutation patterns 10 ms10 ms 1One {0}{0} 20 ms20 ms 22 {0,1}{0,1} 40 ms40 ms 44 {0,2,1,3}{0,2,1,3} 80 ms80 ms 88 {0,4,2,6,1,5,3,7}{0,4,2,6,1,5,3,7}

(2) 1차 인터리버의 출력은 열들이 섞인 R1× C1행렬로부터 열 단위로 읽은 시퀀스(sequence)이다. 다음 식과 같이 정의 되는 l1을 삭제함으로써 입력에 존재하지 않았던 비트는 제외하고 출력한다.(2) The output of the first-order interleaver is a sequence read in column units from an R 1 × C 1 matrix with interleaved rows. By deleting l 1 defined as in the following equation, it outputs the bits which were not present in the input.

l1= R1C1- K1 l 1 = R 1 C 1 - K 1

상기 <수학식 1> 및 <수학식 2>를 이용하여 인터리빙을 수행하면 상기 1차 인터리버 120의 출력은 터보 부호화기 110의 출력 패턴과 동일하게 x, y, z, x, y, z,…(또는 패리티심볼부분간의 위치가 바뀐 x, z, y, x, z, y, …)의 순서를 가지고 있음을 알 수 있다.When the interleaving is performed using Equation (1) and Equation (2), the output of the first interleaver 120 is equal to the output pattern of the turbo encoder 110, x, y, z, x, y, z, ... (Or x, z, y, x, z, y, ...) where the positions of the parity symbol portions have changed.

지금, 입력 크기가 160비트(bit)라고 가정할 때 부호화율 R=1/3인 터보부호화기 110에 의해 터보 부호화된 후 1차 인터리버 120으로 입력되는 예가 도 4에 도시되어 있다. 여기서, TTI = 10msec인 경우에 1차 인터리버 120의 입출력은 동일하므로 출력 예도 동일하다. 하기의 설명에서 ' □'는 시스템 정보심볼 부분(x)을 나타내고, ' ▨' 및 '■'는 패리티심볼 부분들을 나타내는 것으로 ' ▨ '은 패리티심볼 부분1(y)을 나타내고 ' ■'은 패리티심볼 부분2(z)를 나타낸다.4 shows an example of turbo encoding by the turbo encoder 110 with a coding rate R = 1/3 and inputting to the first interleaver 120, assuming that the input size is 160 bits. Here, in the case of TTI = 10 msec, the input / output of the primary interleaver 120 is the same, so that the output example is also the same. In the following description, "□" represents a system information symbol part (x), "⋆" and "■" represent parity symbol parts, "⋆" represents a parity symbol part 1 (y) Symbol portion 2 (z).

상기 도 4에 도시된 바와 같이 1차 인터리버 120의 입력은 1, 2, 3, 4, 5, 6, 7, 8, 9, 10, …,160의 순차적인 순서를 가진다. 각각의 숫자들은 터보 부호화기 110에서 출력된 심볼비트들의 입력시퀀스에 해당한다. 터보 부호의 특성상 1차 인터리버 120의 입력은 x, y, z, x, y, z, x, y, 의 패턴을 가지게 된다. 상기 넘버들은 또한 상기 인터리버120에 수신되어지는 상기 넘버들의 각각의 순서를 나타낸다. 예를들어, '1'은 상기 인터리버 120에 맨처음 수신되어지는 것을 의미하며, 마찬가지로 '2'는 두 번째로 수신되어지는 것을 의미한다.As shown in FIG. 4, the input of the primary interleaver 120 is 1, 2, 3, 4, 5, 6, 7, 8, 9, 10,. , And 160, respectively. Each of the numbers corresponds to an input sequence of symbol bits output from the turbo encoder 110. The input of the first interleaver 120 has a pattern of x, y, z, x, y, z, x, y. The numbers also indicate the order of each of the numbers received by the interleaver 120. For example, '1' means that the interleaver 120 is first received, and '2' means that it is received the second time.

도 5a는 도 2에 도시된 1차 인터리버 120의 출력 예를 보여주는 도면으로, 부호화율 R=1/3이고, TTI=20ms인 경우, 1차 인터리버 120에 의해 인터리빙된 후 출력되는 예를 보여준다. 상기 도 5a를 참조하면, 1차 인터리버 120의 출력은 1, 3, 5, 7, 9, 11, 13, 15, 17, 19, … 160과 같이 인터리빙된 순서를 따르며, x, z, y, x, z, y, x, z, … 의 패턴을 가진다.FIG. 5A is a diagram illustrating an example of the output of the first-order interleaver 120 shown in FIG. 2. FIG. 5A shows an example in which the first interleaver 120 interleaves and outputs TTI = 20 ms when the coding rate R is 1/3. Referring to FIG. 5A, the output of the primary interleaver 120 is 1, 3, 5, 7, 9, 11, 13, 15, 17, 19, ... 160, and x, z, y, x, z, y, x, z, ... .

도 5b는 도 2에 도시된 1차 인터리버 120의 출력 예를 보여주는 도면으로,부호화율 R=1/3이고, TTI=40ms인 경우, 1차 인터리버 120에 의해 인터리빙된 후 출력되는 예를 보여준다. 상기 도 5b를 참조하면, 1차 인터리버 120의 출력은 1, 5, 9, 13, 17, 21, 25, 29, 33, …,160과 같이 인터리빙된 순서를 따르며, x, y, z, x, y, z, x, y, …의 패턴을 가진다.FIG. 5B is a diagram illustrating an example of the output of the first-order interleaver 120 shown in FIG. 2. FIG. 5B shows an example of outputting after being interleaved by the first-order interleaver 120 when the coding rate R is 1/3 and TTI = 40 ms. Referring to FIG. 5B, the output of the first interleaver 120 is 1, 5, 9, 13, 17, 21, 25, 29, 33, ... , 160, and x, y, z, x, y, z, x, y, ... .

도 5c는 도 2에 도시된 1차 인터리버 120의 출력 예를 보여주는 도면으로, 부호화율 R=1/3이고, TTI=80ms인 경우, 1차 인터리버 120에 의해 인터리빙된 후 출력되는 예를 보여준다. 상기 도 5c를 참조하면, 1차 인터리버 120의 출력은 1, 9, 17, 25, 33, 41, 49, 57, 65, …,160과 같이 인터리빙된 순서를 따르며, x, z, y, x, z, y, x, z, …의 패턴을 가진다.FIG. 5C is a diagram illustrating an example of the output of the primary interleaver 120 shown in FIG. 2. FIG. 5C shows an example of outputting after being interleaved by the primary interleaver 120 when the coding rate R = 1/3 and the TTI = 80 ms. Referring to FIG. 5C, the output of the primary interleaver 120 is 1, 9, 17, 25, 33, 41, 49, 57, 65, ... , 160, and x, z, y, x, z, y, x, z, ... .

한편, 입력 크기가 160비트(bit)라고 가정할 때 부호화율 R=1/2인 터보부호화기 110에 의해 터보 부호화된 후 1차 인터리버 120으로 입력되는 예가 도 6에 도시되어 있다. 여기서, TTI = 10msec인 경우에 1차 인터리버 120의 입출력은 동일하므로 출력 예도 동일하다. 하기의 설명에서 ' □'는 시스템 정보심볼 부분(x)을 나타내고, ' ▨' 는 패리티심볼 부분(y)을 나타낸 것이다.6 shows an example of turbo coding by the turbo encoder 110 with a coding rate R = 1/2 and inputting to the first interleaver 120, assuming that the input size is 160 bits. Here, in the case of TTI = 10 msec, the input / output of the primary interleaver 120 is the same, so that the output example is also the same. In the following description, '□' denotes a system information symbol part (x), and '▨' denotes a parity symbol part (y).

상기 도 6에 도시된 바와 같이 1차 인터리버 120의 입력은 1, 2, 3, 4, 5, 6, 7, 8, 9, 10, …,160의 순차적인 순서를 가진다. 각각의 숫자들은 터보 부호화기 110에서 출력된 심볼비트들의 입력시퀀스에 해당한다. 터보 부호의 특성상 1차 인터리버 120의 입력은 x, y, x, y, x, y, 의 패턴을 가지게 된다.As shown in FIG. 6, the input of the first order interleaver 120 is 1, 2, 3, 4, 5, 6, 7, 8, 9, 10,. , And 160, respectively. Each of the numbers corresponds to an input sequence of symbol bits output from the turbo encoder 110. The input of the first interleaver 120 has a pattern of x, y, x, y, x, y.

도 7a는 도 2에 도시된 1차 인터리버 120의 출력 예를 보여주는 도면으로, 부호화율 R=1/2이고, TTI=20ms인 경우, 1차 인터리버 120에 의해 인터리빙된 후 출력되는 예를 보여준다. 상기 도 7a를 참조하면, 1차 인터리버 120의 출력은 1, 3, 5, 7, 9, 11,…, 159, 2, 4, 6, 8,…160과 같이 인터리빙된 순서를 따르며, 앞부분 {1,3,5,...159}은 정보심볼 부분(x)이고, 뒷부분 {2,4,6,...160}은 패러티심볼 부분(y)이다. 즉, 정보심볼들을 먼저 모두 출력하고, 나머지 패러티심볼들을 나중에 출력하는 패턴을 가진다.FIG. 7A is a diagram showing an example of the output of the first-order interleaver 120 shown in FIG. 2. FIG. 7B shows an example of outputting after being interleaved by the first-order interleaver 120 when the coding rate R = 1/2 and the TTI = 20 ms. Referring to FIG. 7A, the output of the primary interleaver 120 is 1, 3, 5, 7, 9, 11, ... , 159, 2, 4, 6, 8, ... 160, the front part {1,3,5, ... 159} is the information symbol part (x), and the rear part {2,4,6, ... 160} is the parity symbol part )to be. That is, it has a pattern of outputting all the information symbols first and outputting the remaining parity symbols later.

도 7b는 도 2에 도시된 1차 인터리버 120의 출력 예를 보여주는 도면으로, 부호화율이 R=1/2이고, TTI=40ms인 경우, 1차 인터리버 120에 의해 인터리빙된 후 출력되는 예를 보여준다. 상기 도 7b를 참조하면, 1차 인터리버 120의 출력은 1, 5, 9, 13, ..., 155, 159, 2, 6, 10, 14,..., 156, 160과 같은 인터리빙된 순서를 따르며, 앞부분 {1, 5, 9, 13,...159}는 정보심볼 부분(x)이고, 뒷부분 {2,6,10, 14,...156, 160}은 패러티심볼 부분(y)이다. 즉, 정보심볼들을 먼저 모두 출력하고, 나머지 패러티심볼들을 나중에 출력하는 패턴을 가진다.FIG. 7B is a diagram showing an example of the output of the first-order interleaver 120 shown in FIG. 2. FIG. 7B shows an example of outputting after being interleaved by the first-order interleaver 120 when the coding rate is R = 1/2 and TTI = . Referring to FIG. 7B, the output of the first order interleaver 120 is interleaved in the order of 1, 5, 9, 13, ..., 155, 159, 2, 6, 10, 14, 159} is the information symbol part (x), and the back part {2,6,10,14, ... 156, 160} is the parity symbol part (y )to be. That is, it has a pattern of outputting all the information symbols first and outputting the remaining parity symbols later.

도 7c는 도 2에 도시된 1차 인터리버 120의 출력 예를 보여주는 도면으로, 부호화율이 R=1/2이고, TTI=80ms인 경우, 1차 인터리버 120에 의해 인터리빙된 후 출력되는 예를 보여준다. 상기 도 7c를 참조하면, 1차 인터리버 120의 출력은 1,9,17,25,127,135,143,151,159,...2,10, 18,...144,152,160과 같은 인터리빙된 순서를 따르며, 앞부분 {1,9, 17,25, ..., 143,151,159}는 정보심볼 부분(x)이고, 뒷부분 {2,10, 18,...144,152,160}은 패러티심볼 부분(y)이다. 즉, 정보심볼들을 먼저 모두 출력하고, 나머지 패러티심볼들을 나중에 출력하는 패턴을 가진다.FIG. 7C is a diagram illustrating an example of the output of the first-order interleaver 120 shown in FIG. 2, and shows an example in which, when the coding rate is R = 1/2 and TTI = 80 ms, the interleaved signal is output after being interleaved by the primary interleaver 120 . Referring to FIG. 7C, the output of the first interleaver 120 follows an interleaved sequence such as 1,9,17,25,127,135,143,151,159, ... 2,10,18, ..., 144,152,160, , 25, ..., 143, 151, 159} is the information symbol part (x) and the trailing part {2,10, 18, ... 144,152,160} is the parity symbol part (y). That is, it has a pattern of outputting all the information symbols first and outputting the remaining parity symbols later.

상기 도 5a 내지 도 5c에 도시된 바와 같은 출력은 1차 인터리버 120의 크기가 TTI/(10ms) = 1, 2, 4, 8로 나누어 떨어진다는 가정하에 얻어진 것이다. 인터리버의 크기가 TTI/(10ms)으로 나누어 떨어지지 않는 경우에는 전술한 도면들에 도시된 바와 다른 형태를 가질 수 있다.The outputs shown in FIGS. 5A to 5C are obtained under the assumption that the size of the primary interleaver 120 is divided by TTI / (10 ms) = 1, 2, 4, and 8. In the case where the size of the interleaver is not divided by TTI / (10ms), it may have a form different from that shown in the above-mentioned drawings.

도 2에 도시된 라디오프레임 생성기 130은 TTI 단위로 입력되는 프레임을 10ms 단위의 블록(라디오프레임)으로 나누어 매 10ms마다 블록 단위의 순차적인 출력을 수행한다. 입력 프레임의 크기(L)와 입력 프레임의 전송주기(TTI; T)의 비인 L/T가 일반적으로 항상 정수가 아니므로, 다음과 같이 그 값을 정수로 보정하고자 아래의 <수학식 3>에 따라 주어지는 보정 비트 수 r을 우선 구한다. 여기서, T는 1,2,4,8의 값을 가진다.The radio frame generator 130 shown in FIG. 2 divides a frame input in units of TTI into blocks of 10 ms units (radio frames), and sequentially outputs blocks in units of 10 ms. Since L / T, which is the ratio of the size L of the input frame to the transmission period TTI of the input frame, is not always an integer, in order to correct the value as an integer, First, the number of correction bits r given is obtained. Here, T has a value of 1, 2, 4, or 8.

역방향 링크에서 보정된 값으로부터 새롭게 구한 비인 (L+r)/T을 아래의 <수학식 4>와 같이 R로 정의한다.(L + r) / T newly calculated from the corrected value in the reverse link is defined as R as shown in Equation (4) below.

r= T - (L mod T)r = T - (L mod T)

여기서, r는 {0,1,2,3,4,5,6,7} 중의 한 값을 가진다.Here, r has one of {0, 1, 2, 3, 4, 5, 6, 7}.

Ri=(Li+ri)/TiRi = (Li + ri) / Ti

또한, 상기 라디오프레임 생성기 130은 라디오프레임을 항상 일정한 프레임크기로 설정하기 위하여 만일 r이 0이 아닌 경우 (T-r+1)번째 라디오프레임부터는 해당 프레임의 맨 마지막 비트위치에 보충 비트(filler bit)를 첨가하여 일정한 프레임 크기 R이 유지되도록 보완한다. 상기 보충 비트는 0 또는 1 중 임의로 선택될수 있다. 다음에 라디오프레임 생성기 130의 구체적인 동작을 비트 단위로 설명한다.In order to set the radio frame to a constant frame size, the radio frame generator 130 generates a filler bit at the last bit position of the corresponding frame from the (T-r + 1) th radio frame when r is not 0 ) Is added so that a constant frame size R is maintained. The supplemental bit may be selected from 0 or 1. Next, the specific operation of the radio frame generator 130 will be described in units of bits.

라디오프레임 생성기 130 이전의 비트들은 다음과 같이 기술할 수 있다. 우선 앞에서 언급한 방법에 의하여 보충 비트의 수인 r을 구했다고 가정한다. 그리고 라디오프레임의 순서를 나타내는 첨자로 t(1<=t<=T)를 사용한다. 즉, 첫 번째 라디오프레임을 t=1, 다음 라디오 프레임을 t=2, 마찬가지로 맨 마지막 라디오 프레임을 t=T라고 표시한다. 물론 각각의 라디오 프레임은 동일한 프레임 크기인 (L+r)/T의 크기를 가진다. 여기서,1차 인터리빙된 후 출력되는 비트들을 b1,b2,... bL이라고 정의하고, T(TTI/10ms) ∈ {1, 2, 4, 8} 이라 정의한다. 그리고, 상기 라디오프레임 생성기 130에서 출력되는 비트들을 10ms프레임 단위로 출력되는 c1, c2 ... c,(L+r)/T 라 할 때, 이들을 다음의 <표 2>와 같이 정의한다.The bits prior to the radio frame generator 130 may be described as follows. First, it is assumed that r, which is the number of supplementary bits, is obtained by the above-mentioned method. Then use t (1 <= t <= T) as a suffix to indicate the sequence of radio frames. That is, t = 1 for the first radio frame, t = 2 for the next radio frame, and t = T for the last radio frame. Of course, each radio frame has a size of (L + r) / T which is the same frame size. Here, the bits output after the first interleaving are defined as b 1 , b 2 , ..., b L , and T (TTI / 10 ms) ∈ {1, 2, 4, 8}. When bits output from the radio frame generator 130 are c1, c2, ..., c (L + r) / T output in 10 ms frame units, they are defined as shown in Table 2 below.

첫 번째 10msec 시간 간격내의 라디오 프레임 생성기의 출력 비트들 : t=1cj= bjj=1, 2, ... , (L+r)/T두 번째 10msec 시간 간격내의 라디오 프레임 생성기의 출력 비트들 : t=2cj= b(j+(L+r)/T)j=1, 2, ... , (L+r)/T:(T-r)번째 10msec 시간 간격내의 라디오 프레임 생성기의 출력 비트들 : t=(T-r)cj= b(j+(T-r-1)(L+r)/T)j=1, 2, ... , (L+r)/T(T-r+1)번째 10msec 시간 간격내의 라디오 프레임 생성기의 출력 비트들: t=(T-r+1)cj= b(j+(T-r)(L+r)/T)j=1, 2, ... , (L+r)/T-1,cj= filler_bit(0/1) j=(L+r)/T:T번째 10msec 시간 간격내의 라디오 프레임 생성기의 출력 비트들 : t=Tcj= b(j+(T-1)(L+r)/T)j=1, 2, ... , (L+r)/T-1,cj= filler_bit(0/1) j=(L+r)/TThe output bits of the radio frame generator within the first 10msec time interval: t = 1c j = b j j = 1, 2, ..., (L + The output bits of the radio frame generator within the (Tr) th 10 msec time interval are calculated as follows: t = 2c j = b j + (L + r) / T j = 1,2, s: t = (Tr) c j = b (j + (Tr-1) (L + r) / T) j = 1, 2, ..., (L + r) / T (Tr + 1) The output bits of the radio frame generator within the 10 msec time interval are: t = (T-r + 1) c j = b (j + (Tr) (L + r) / T) j = L + r) / T-1 , c j = filler_bit (0/1) j = (L + r) / T: the T-th 10msec radio frame segmentation in the time interval of output bits: t = Tc j = b ( j + (T-1) (L + r) / T) j = 1, 2, ..., (L + r) / T-1, c j = filler_bit (0/1) j = (L + r) / T

한편, 도 2에 도시된 전송율 정합기들 142∼144 각각은 전술한 바와 같이 채널부호화 구조를 사용하는 시스템의 다중접속방식 및 다중채널방식에서 채널 부호화 기법의 데이터 전송효율성을 높이고 시스템의 성능을 개선하기 위해 사용된다. 전송율 정합은 입력 비트 수를 출력 비트 수로 조절하는 것이며 실제로는 심볼들의 천공(입력 크기가 출력 크기보다 클 경우) 또는 반복(입력 크기가 출력 크기보다 작은 경우)으로 이루어진다. 일반적으로 이러한 심볼의 천공 또는 반복은 일정한 주기로 수행하면 되나 터보 부호를 사용하는 경우의 전송율 정합은 다음과 같은 사항들이 고려되어야 한다.Meanwhile, each of the rate matchers 142 to 144 shown in FIG. 2 increases the data transmission efficiency of the channel coding scheme in the multiple access scheme and the multi-channel scheme of the system using the channel coding scheme, Lt; / RTI &gt; The rate matching is to adjust the number of input bits to the number of output bits and actually consists of puncturing the symbols (when the input size is larger than the output size) or iteration (when the input size is smaller than the output size). Generally, puncturing or repetition of such symbols should be performed at regular intervals. However, in the case of using a turbo code, the following requirements must be considered for the rate matching.

첫째, 터보 부호는 구조적부호(systematic code)이므로 부호기로부터 출력되는 부호어심볼 중 정보심볼(Systematic information part)에 해당되는 부분은 천공되어서는 안 된다.First, since the turbo code is a systematic code, the portion corresponding to the systematic information part of the codeword symbols output from the encoder should not be punctured.

둘째, 터보 부호의 성질상 부호기는 두개의 구성부호기(Component encoder)를 병렬 연결하여 구성되므로, 전체 부호의 최소 자유거리(minimum free distance)는 두 구성부호기 각각의 최소 자유거리를 최대로 하는 것이 바람직하다. 따라서 두 구성부호기의 출력 심볼들을 균등하게 천공해야 최적의 성능을 얻을 수 있다.Second, because of the nature of turbo codes, the encoder is configured by connecting two component encoders in parallel, so that the minimum free distance of all codes is preferably maximized to the minimum free distance of each of the two constituent encoders Do. Therefore, it is necessary to puncture the output symbols of the two constituent encoders equally to obtain optimal performance.

상기 도 2에 도시된 바와 같은 전송율 정합 구조는 전송율 정합을 각 구성요소(component)별로 수행하는 구조이며, 제1전송율 정합기(Rate matching block 1) 142는 정보 심볼 부분(x)에 대한, 제2전송율 정합기 143은 패러티심볼 부분1(y)에 대한, 제3전송율 정합기 144는 패러티심볼 부분2(z)에 대한 전송율 정합 동작을 수행한다. 각각의 구성요소에 대한 전송율 정합의 입출력 크기가 주어지면 각각의 전송율 정합기는 주어진 만큼의 천공/반복(puncturing/repetition)을 수행한다. 이와같이 구성요소별로 분리된 전송율 정합 구조는 역다중화기(DEMUX) 141의 출력이 x, y, z별로 분리된다고 가정한 것이다. 따라서 역다중화기 141은 라디오프레임 생성기 130에서 출력되는 라디오프레임을 x, y, z 구성요소별로 순서대로 분리할 수 있어야 한다.The rate matching structure as shown in FIG. 2 is a structure for performing rate matching on a component-by-component basis. A first rate matching block 1 142 performs a rate matching on the information symbol part x The second rate matcher 143 performs the rate matching operation on the parity symbol portion 1 (y), and the third rate matcher 144 performs the rate matching operation on the parity symbol portion 2 (z). Given the input / output size of the rate match for each component, each rate matcher performs the given puncturing / repetition. In this way, the rate matching structure separated for each component is assumed that the output of demultiplexer (DEMUX) 141 is separated by x, y, z. Therefore, the demultiplexer 141 must be able to sequentially separate the radio frames output from the radio frame generator 130 by x, y, and z components.

상기 라디오프레임 생성기 130에 출력되는 라디오프레임의 패턴을 보다 구체적으로 살펴보면 다음과 같다. 이때의 읽는 순서는 열(column)방향이며, 각각의 열은 하나의 라디오프레임에 해당한다.The radio frame pattern output to the radio frame generator 130 will be described in more detail as follows. At this time, the reading order is a column direction, and each column corresponds to one radio frame.

도 8a는 부호화율 R = 1/3이고 TTI=10ms인 경우에 라디오프레임 생성기 130의 출력 패턴을 보여주는 도면이다. 상기 도 8a를 참조하면, 라디오프레임의 패턴은 입력과 동일하게 x, y, z, x, y, z, …이다.8A is a diagram showing an output pattern of the radio frame generator 130 when the coding rate R = 1/3 and the TTI = 10 ms. Referring to FIG. 8A, a pattern of a radio frame includes x, y, z, x, y, z, to be.

도 8b는 부호화율 R = 1/3이고 TTI=20ms인 경우에 라디오프레임 생성기 130의 출력 패턴을 보여주는 도면이다. 상기 도 8b를 참조하면, 제1라디오프레임(RF #1)의 패턴은 x, z, y, x, z, y, …이고, 제2라디오프레임(RF #2)의 패턴은 입력과 동일하게 y, x, z, y, x, z, …이다.8B is a diagram showing an output pattern of the radio frame generator 130 when the coding rate R = 1/3 and the TTI = 20 ms. Referring to FIG. 8B, the pattern of the first radio frame RF # 1 is x, z, y, x, z, y, ... , And the pattern of the second radio frame RF # 2 is y, x, z, y, x, z, ... to be.

도 8c는 부호화율 R = 1/3이고 TTI=40ms인 경우에 라디오프레임 생성기 130의 출력 패턴을 보여주는 도면이다. 상기 도 8c를 참조하면, 제1라디오프레임(RF #1)의 패턴은 x, y, z, x, y, z, … 이고, 제2라디오프레임(RF #2)의 패턴은 z, x, y, z, x, y, … 이고, 제3라디오프레임(RF #3의 패턴은 y, z, x, y, z, x, … 이고, 제4라디오프레임(RF #4)의 패턴은 x, y, z, x, y, z, … 이다. 상기 출력 패턴은 상기 도 5b의 1차 인터리버로부터의 출력과 일치한다.8C is a diagram showing an output pattern of the radio frame generator 130 when the coding rate R = 1/3 and the TTI = 40 ms. Referring to FIG. 8C, the pattern of the first radio frame RF # 1 is x, y, z, x, y, z, ... , The pattern of the second radio frame RF # 2 is z, x, y, z, x, y, ... X, y, z, x, ... and the pattern of the fourth radio frame RF # 4 is x, y, z, x, y, z, ... The output pattern coincides with the output from the primary interleaver of FIG. 5B.

도 8d는 부호화율 R = 1/3이고 TTI=80ms인 경우에 라디오프레임 생성기 130의 출력 패턴을 보여주는 도면이다. 상기 도 8d를 참조하면, 제1라디오프레임(RF #1)의 패턴은 x, z, y, x, z, y, … 이고, 제2라디오프레임(RF #2)의 패턴은 y, x, z, y, x, z, … 이고, 제3라디오프레임(RF #3)의 패턴은 z, y, x, z, y, x, … 이고, 제4라디오프레임(RF #4)의 패턴은 x, z, y, x, z, y, … 이고, 제5라디오프레임(RF #5)의 패턴은 y, x, z, y, x, z, … 이고, 제6라디오프레임(RF #6)의 패턴은 z, y, x, z, y, x, 이고, 제7라디오프레임(RF #7)의 패턴은 x, z, y, x, z, y, … 이고, 제8라디오프레임(RF #8)의 패턴은 y, x, z, y, x, z, … 이다. 상기 출력 패턴은 상기 도 5c의 1차 인터리버로부터의 출력과 일치한다.FIG. 8D is a diagram showing an output pattern of the radio frame generator 130 when the coding rate R = 1/3 and the TTI = 80 ms. Referring to FIG. 8D, the pattern of the first radio frame RF # 1 is x, z, y, x, z, y, ... And the pattern of the second radio frame RF # 2 is y, x, z, y, x, z, ... , The pattern of the third radio frame RF # 3 is z, y, x, z, y, x, ... , The pattern of the fourth radio frame RF # 4 is x, z, y, x, z, y, ... , The pattern of the fifth radio frame RF # 5 is y, x, z, y, x, z, ... X, z, y, x, and the pattern of the seventh radio frame RF # 7 is x, z, y, x, z, y, ... , The pattern of the eighth radio frame RF # 8 is y, x, z, y, x, z, ... to be. The output pattern coincides with the output from the primary interleaver of FIG. 5C.

전술한 바와 같이 라디오프레임 생성기 130의 출력 패턴은 규칙성을 가지고 있다. 동일한 TTI에서 각 라디오 프레임간의 패턴의 차이는 시작 구성요소(component)(x, y, 또는 z)가 다르다는 점이며, 그 심볼 반복 형태는 라디오 프레임들 간에 동일하다. 반복 형태는 10ms, 40ms의 경우는 x, y, z, x, y, z,…의 패턴을 가지며, 20ms, 80smec의 경우는 x, z, y, x, z, y, …의 패턴을 가진다.As described above, the output pattern of the radio frame generator 130 has regularity. The difference in the pattern between each radio frame in the same TTI is that the starting component (x, y, or z) is different, and the symbol repetition type is the same among the radio frames. The repeat form is 10ms, 40ms for x, y, z, x, y, z, ... X, z, y, x, z, y, ... in the case of 20ms and 80smec, respectively. .

한편, 위에서 살펴본 경우는 라디오프레임 생성기 130의 각 라디오프레임당 출력 패턴은 보충 비트(filler bits)가 필요 없는 경우(입력 크기가 TTI/10msec으로 나눠 떨어지는 경우)를 가정하고 구한 것이다. 보충비트가 삽입되는 경우는 앞에서 살펴본 패턴과 다소 다른 형태를 가지게 된다. 하기의 실시예 1 내지 실시예 3은 보충 비트가 삽입되는 경우를 설명하고 있다.In the above case, the output pattern per radio frame of the radio frame generator 130 is obtained on the assumption that the filler bits are not required (when the input size is divided by TTI / 10 msec). When a supplementary bit is inserted, the pattern is slightly different from the pattern shown in FIG. Embodiments 1 to 3 below describe a case where a supplementary bit is inserted.

<실시예 1>&Lt; Example 1 >

실시예 1-1Example 1-1

도 9a 내지 도 9c는 본 발명의 실시예 1-1에 따른 1차 인터리버 120의 입력, 인터리빙 결과 및 라디오프레임 생성기 130의 출력을 보여주는 도면이다.FIGS. 9A to 9C are views showing input and interleaving results of the first-order interleaver 120 and output of the radio frame generator 130 according to the embodiment 1-1 of the present invention.

TTI = 80ms일 때 1차 인터리버 120의 입력을 도 9a와 같이 가정할 때, 상기 1차 인터리버 120의 인터리빙 규칙에 의해 열이 섞이게 되면 도 9b와 같은 형태가 된다. 따라서 1차 인터리버 120의 출력 및 라디오프레임 생성기 130의 입력은 상기 도 9b와 같은 행렬에서 열단위로 읽은 것으로, x, z, y, x, z, y, x, z, y, z, y, x, z, y, x, z, y, x, y, x, z, y, x, z, y, x, z, x, z, y, x, z, y, x, z, y가 된다. 그리고 내부에서 보충 비트가 삽입된 라디오프레임 생성기 130의 출력은 도 9c와 같은 형태가 된다.Assuming that the input of the primary interleaver 120 is TTI = 80 ms, as shown in FIG. 9A, when the heat is mixed according to the interleaving rule of the primary interleaver 120, the result is as shown in FIG. 9B. Therefore, the output of the primary interleaver 120 and the input of the radio frame generator 130 are read in a matrix in the matrix as shown in FIG. 9B, and can be expressed as x, z, y, x, z, y, x, z, x, z, x, z, y, x, y, x, z, y, x, z, do. The output of the radio frame generator 130 having the supplementary bits inserted therein is as shown in FIG.

상기 실시예 1-1에서는 보충 비트로는 0을 사용하였다. 상기 라디오프레임 생성기 130은 상기 도 9c에 도시된 바와 같이, 보충비트들의 마지막 행의 끝부분에 위치되도록 상기 인터리버 120으로부터의 수신된 심볼들을 출력한다. 상기 도 9b에서, 마지막 행에서 두 번째, 네 번째, 여섯 번째 및 여덟 번째 행이 비어있다. 보충비트들을 채우는 대신, 비어있는 위치다음에 수신되는 다음 심볼을 채우게 된다. 예를들어, 두 번째 열의 마지막 위치를 채우기 위해서, 세 번째 행의 첫 번째 첫 번째 위치로부터의 'z'심볼을 상기 두 번째 열의 마지막 위치로 옮긴다. 그리고, 상기 'z' 위치를 다음 심볼 'y'로 점유토록 한다. 이런 경우, 심볼들은 한 위치씩 땡겨지게 된다. 이러한 처리를 4번째 행까지 계속 수행한다. 그리고, 네 번째 행의마지막 위치들(5,6,7,8)을 도 9도 도시된 바와 같이 보충비트들로 채운다. 여기서, 열 단위로 읽혀지며 각각의 열은 하나의 라디오프레임에 해당한다. 도면에 도시된 바와 같이 각각의 라디오프레임은 위치이동에 따라 네 번째와 여섯 번째 프레임을 제외하고 x, z, y, 의 반복 순서를 따르는 패턴을 가진다. 그러나, 표 15에서 보여지는 바와 같이, 상기 네 번째 및 여섯 번째 프레임도 반복패턴을 가진다. 그리고, 각각의 라디오프레임의 시작 구성요소들에는 차이가 있다. 즉, 일반적으로 보충 비트가 삽입되지 않은 경우와 비교해서 다른 시작 구성요소들을 가지게 되는 것이다.In Embodiment 1-1, 0 is used as a supplementary bit. The radio frame generator 130 outputs the received symbols from the interleaver 120 to be located at the end of the last row of supplemental bits, as shown in FIG. 9B, the second, fourth, sixth and eighth rows in the last row are empty. Instead of filling in the supplementary bits, the next symbol received after the empty position is filled. For example, to fill the last position of the second column, the 'z' symbol from the first first position of the third row is moved to the last position of the second column. Then, the 'z' position is occupied by the next symbol 'y'. In this case, the symbols are raised in one position. This process is continued until the fourth line. Then, the last positions (5, 6, 7, 8) of the fourth row are filled with supplementary bits as shown in FIG. Here, it is read in units of columns, and each column corresponds to one radio frame. As shown in the figure, each radio frame has a pattern according to the repetition order of x, z, y except for the fourth and sixth frames according to the positional movement. However, as shown in Table 15, the fourth and sixth frames also have a repeating pattern. And there are differences in the starting components of each radio frame. In other words, it generally has different starting components compared to the case where no supplementary bits are inserted.

한편, 보충 비트가 삽입이 되더라도 보충 비트가 삽입되지 않은 경우와 동일한 시작 구성요소를 가질 수 있는데 이러한 경우의 예로서 TTI=40ms인 경우 보충 비트가 3개 필요한 경우를 가정하기로 한다.On the other hand, even if the supplementary bit is inserted, it is possible to have the same start element as in the case where the supplementary bit is not inserted. Assume that three supplementary bits are required in the case of TTI = 40 ms in this case.

실시예 1-2Examples 1-2

도 10a 내지 도 10c는 본 발명의 실시예 1-2에 따른 1차 인터리버 120의 입력, 인터리빙 결과 및 라디오프레임 생성기 130의 출력을 보여주는 도면이다.FIGS. 10A to 10C are views showing input and interleaving results of the first-order interleaver 120 and outputs of the radio frame generator 130 according to the first and second embodiments of the present invention.

TTI = 40ms일 때 1차 인터리버 120의 입력을 도 10a와 같이 가정할 때 상기 1차 인터리버 120의 인터리빙 규칙에 의해 열이 섞이게 되면 도 10b와 같은 형태가 된다. 따라서 1차 인터리버 120의 출력 및 라디오프레임 생성기 130의 입력은 x, y, z, x, y, z, z, x, y, z, x, y, z, x, y, z, x, y, z, x, y가 된다. 그리고 내부에서 보충 비트가 삽입된 라디오프레임 생성기 130의 출력은 도 10c와 같은 형태가 된다.Assuming that the input of the primary interleaver 120 is TTI = 40 ms, as shown in FIG. 10A, when the heat is mixed according to the interleaving rule of the primary interleaver 120, the state becomes as shown in FIG. 10B. Thus, the output of the primary interleaver 120 and the input of the radio frame generator 130 are x, y, z, x, y, z, z, x, y, z, x, y, z, , z, x, y. The output of the radio frame generator 130 having the supplementary bits inserted therein is as shown in FIG.

상기 실시예 1-2에서는 보충 비트로 0을 사용했으며 여기서 출력은 열 단위로 읽혀지며 각각의 열은 하나의 라디오프레임에 해당한다. 도면에 도시된 같이 각각의 라디오프레임은 x, y, z, 의 반복 순서를 따르는 패턴을 가지며 각각의 라디오프레임의 시작 구성요소들이 다를 수 있다. 위에서 살펴본 바와 같이 일반적으로 보충 비트가 삽입되지 않은 경우와 비교하여 동일한 시작 구성요소들을 가지게 된다.In Embodiment 1-2, 0 is used as a supplementary bit, and the output is read in units of columns, and each column corresponds to one radio frame. As shown in the figure, each radio frame has a pattern that follows a repetition order of x, y, z, and the starting components of each radio frame may be different. As we have seen above, we generally have the same starting components compared to the case where no supplementary bits are inserted.

따라서 각각의 라디오 프레임의 시작 구성요소는 TTI와 라디오프레임 생성기 130에 사용된 보충 비트의 수에 의해 결정된다. 이하 발생 가능한 모든 경우에 대해 시작 구성요소를 알아보기로 한다. 라디오프레임 생성기 130의 출력 프레임을 순서대로 RF#1, RF#2, RF#3, … , RF#8이라고 할 때, TTI = 10ms인 경우, TTI = 20ms인 경우, TTI = 40ms인 경우, TTI = 80ms인 경우 시작 구성요소는 하기의 <표 3>, <표 4>, <표 5> 및 <표 6>에 보여지는 바와 같다.Thus, the starting components of each radio frame are determined by the TTI and the number of supplemental bits used in the radio frame generator 130. Let's look at the startup components for all possible cases below. The output frames of the radio frame generator 130 are sequentially transmitted to RF # 1, RF # 2, RF # 3, ... , RF # 8, TTI = 10 ms, TTI = 20 ms, TTI = 40 ms, and TTI = 80 ms, the starting components are shown in Table 3, Table 4, > And <Table 6>.

TTI = 10ms인 경우:For TTI = 10 ms: Total number ofFiller bitsTotal number ofFiller bits Initial component ofInitial component of RF#1RF # 1 00 xx

TTI = 20ms인 경우:For TTI = 20 ms: Total number ofFiller bitsTotal number ofFiller bits Initial component ofInitial component of RF#1RF # 1 RF#2RF # 2 0,10,1 xx yy

상기 <표 4>에서, 1차 인터리버 120에서 행이 섞이지 않으므로 보충 비트가1개인 경우는 그대로 위치가 유지되므로 보충 비트가 없는 경우와 동일하다.In Table 4, since the rows are not mixed in the first interleaver 120, if the supplementary bit is 1, the position is maintained as it is, so that the case is the same as the case where there is no supplementary bit.

TTI = 40msec인 경우:When TTI = 40 msec: Total number ofFiller bitsTotal number ofFiller bits Initial component ofInitial component of RF#1RF # 1 RF#2RF # 2 RF#3RF # 3 RF#4RF # 4 0,1,30,1,3 xx zz yy xx 22 xx zz zz xx

실시예 1-2의 경우와 같이 보충 비트가 1, 3개인 경우는 1차 인터리버 120 전후의 행의 형태가 동일하므로, 보충 비트가 없는 경우와 동일한 시작 구성요소들을 가진다. 보충 비트가 2개인 경우 실시예 1-1의 경우와 같이 1차 인터리버 120 전후의 행 형태가 바뀌므로 시작 구성요소가 밀리게 되어 보충 비트가 없는 경우와 다른 시작 구성요소들을 가지게 된다.As in the case of the embodiment 1-2, when the number of the supplementary bits is 1 or 3, the format of the lines before and after the primary interleaver 120 are the same, and therefore, they have the same starting components as those without the supplementary bits. When there are two supplementary bits, the row configuration before and after the primary interleaver 120 is changed as in the case of the embodiment 1-1, so that the starting components are pushed to have different starting components from those without the supplementary bits.

TTI = 80msec인 경우:When TTI = 80 msec: Total number ofFiller bitsTotal number ofFiller bits Initial component ofInitial component of RF#1RF # 1 RF#2RF # 2 RF#3RF # 3 RF#4RF # 4 RF#5RF # 5 RF#6RF # 6 RF#7RF # 7 RF#8RF # 8 0,1,70,1,7 xx yy zz xx yy zz xx yy 2,32,3 xx yy zz xx xx yy zz yy 44 xx yy yy zz zz yy zz yy 5,65.6 xx yy yy zz xx zz xx yy

실시예 1-2의 경우와 같이 보충 비트가 1, 7개 인 경우는 1차 인터리버 120 전후의 행 형태가 동일하므로 보충 비트가 없는 경우와 동일한 시작 구성요소들을 가진다. 보충 비트가 2,3,4,5,6개인 경우 실시예 1-1의 경우와 같이 1차 인터리버 120 전후의 행 형태가 바뀌므로 시작 구성요소가 밀리게 되어 보충 비트가 없는 경우와 다른 시작 구성요소들을 가지게 된다.As in the case of the embodiment 1-2, when the number of the supplementary bits is 1 or 7, since the row types before and after the primary interleaver 120 are the same, they have the same starting components as those without the supplementary bits. When the supplementary bits are 2, 3, 4, 5, and 6, the row configuration before and after the primary interleaver 120 is changed as in the case of Embodiment 1-1, Elements.

위에서 살펴본 바와 같이 라디오프레임 생성기 130의 출력 프레임을 순서대로 RF#1, RF#2, RF#3, … , RF#8이라고 할 때, TTI = 10ms인 경우, TTI = 20ms인 경우, TTI = 40ms인 경우, TTI = 80ms인 경우의 시작 구성요소는 상기의 <표 3> 내지 <표 6>에 도시된 바와 같은 관계가 성립한다. 그리고 TTI가 10ms, 40ms일 때의 구성요소 반복 패턴은 , x, y, z, x, y, z, 이고, TTI가 20ms, 80ms일 때의 구성요소 반복 패턴은 , x, z, y, x, z, y, 이다.As described above, the output frame of the radio frame generator 130 is divided into RF # 1, RF # 2, RF # 3, ... , RF # 8, TTI = 10 ms, TTI = 20 ms, TTI = 40 ms, and TTI = 80 ms are shown in Tables 3 to 6 The same relation holds. The component repetition pattern when the TTI is 10 ms and 40 ms is x, y, z, x, y, z, and the TTI is 20 ms, 80 ms is x, z, y, x , z, y,.

따라서 TTI와 라디오프레임 생성기 130의 보충 비트 수가 정해지면 전송율 정합기의 입력단인 역다중화기 141에서의 구성요소 분리가 위의 방식대로 이루어 질 수 있다.Accordingly, if the number of supplementary bits of the TTI and the radio frame generator 130 is determined, component separation in the demultiplexer 141, which is the input terminal of the rate matcher, can be performed in the above manner.

실시예 2Example 2

도 11a 내지 도 11d는 본 발명의 실시예 2에 따른 1차 인터리버 120의 입력, 인터리빙 결과 및 라디오프레임 생성기 130의 출력을 보여주는 도면이다. 이 실시예는 실시예 1의 다른 경우로 실시예 1의 라디오프레임 생성기 130에서 보충 비트가 삽입되는 것이 아닌 1차 인터리버 120에서 보충 비트가 삽입되는 경우를 설명한다. 이때는 일반적으로 보충비트가 삽입되지 않는 경우와 동일한 시작 구성요소와 패턴을 가지게 된다.11A to 11D are views showing the input, interleaving results of the first-order interleaver 120 and the output of the radio frame generator 130 according to the second embodiment of the present invention. This embodiment is different from Embodiment 1 in that a supplementary bit is inserted in the primary interleaver 120 rather than a supplementary bit inserted in the radio frame generator 130 of Embodiment 1. [ At this time, it usually has the same starting components and patterns as when no supplementary bits are inserted.

TTI = 80ms일 때 1차 인터리버 120의 입력을 도 11a와 같이 가정할 때 상기 1차 인터리버 120의 인터리빙 규칙에 의해 열이 섞이게 되면 도 11b와 같은 형태가된다. 이때 1차 인터리버 120의 내부에서 보충 비트가 삽입되면 도 11c와 같이 된다. 여기서 보충 비트로는 '0'을 사용한 경우를 나타내고 있다. 따라서 1차 인터리버 120의 출력 및 라디오프레임 생성기 130의 입력은 x, z, y, x, z, y, x, z, y, 0, z, y, x, z, y, x, z, y, x, 0, y, x, z, y, x, z, y, x, z, 0, x, z, y, x, z, y, x, z, y, 0이 된다. 그리고 라디오프레임 생성기 130의 출력은 도 11d에 도시된 바와 같은 형태가 된다.Assuming that the input of the first interleaver 120 is TTI = 80 ms, as shown in FIG. 11A, when the heat is mixed according to the interleaving rule of the first interleaver 120, the form becomes as shown in FIG. 11B. At this time, if a supplementary bit is inserted in the primary interleaver 120, the state shown in FIG. Here, the supplementary bit indicates that "0" is used. Thus, the output of the primary interleaver 120 and the input of the radio frame generator 130 are x, z, y, x, z, y, x, z, y, 0, z, x, z, y, x, z, y, x, z, 0, x, z, y, x, z, y, x, z, y, And the output of the radio frame generator 130 becomes as shown in FIG.

여기서 출력은 왼쪽에서 오른쪽으로 열 단위로 읽혀지며 각각의 열은 하나의 라디오프레임에 해당한다. 도면에 도시된 바와 같이 각각의 라디오프레임은 , x, z, y, 의 반복 순서를 따르는 패턴을 가지며 각각의 라디오 프레임의 시작 구성요소들은 다를 수 있다. 위의 도면들에서 볼 수 있는 바와 같이 일반적인 경우(보충 비트가 삽입되지 않은 경우)와 비교해서 동일한 시작 구성요소들을 가지게 된다.Where the output is read from left to right in column units and each column corresponds to one radio frame. As shown in the figure, each radio frame has a pattern that follows a repetition order of x, z, y, and the starting components of each radio frame may be different. Have the same starting components compared to the general case (when no supplemental bits are inserted), as can be seen in the above figures.

따라서 이러한 각각의 라디오 프레임의 시작 구성요소는 TTI에 의해 결정된다. 라디오프레임 생성기 130의 출력 프레임을 순서대로 RF#1, RF#2, RF#3, … , RF#8라고 할 때, TTI = 10ms인 경우, TTI = 20ms인 경우, TTI = 40ms인 경우, TTI = 80ms인 경우 시작 구성요소는 하기의 <표 7>, <표 8>, <표 9> 및 <표 10>에 보여지는 바와 같다. 실시예 2에 있어서, 라디오 프레임들의 시작 구성요소는 아래 보여지는 바와 같이, 보충비트들의 전체 개수와 독립적이다. 하지만, 실시예 1에 있어서 라디오 프레임들의 시작 구성들은 보충비트수에 의존적이다.Thus, the starting components of each of these radio frames are determined by the TTI. The output frames of the radio frame generator 130 are sequentially transmitted to RF # 1, RF # 2, RF # 3, ... , RF # 8, TTI = 10 ms, TTI = 20 ms, TTI = 40 ms, and TTI = 80 ms, the starting components are shown in Table 7, Table 8, > And <Table 10>. In Embodiment 2, the starting components of the radio frames are independent of the total number of supplemental bits, as shown below. However, in Embodiment 1, the starting configurations of the radio frames are dependent on the number of complementary bits.

TTI = 10ms인 경우:For TTI = 10 ms: Initial component ofInitial component of RF#1RF # 1 xx

TTI = 20ms인 경우:For TTI = 20 ms: Initial component ofInitial component of RF#1RF # 1 RF#2RF # 2 xx yy

TTI = 40ms인 경우:When TTI = 40 ms: Initial component ofInitial component of RF#1RF # 1 RF#2RF # 2 RF#3RF # 3 RF#4RF # 4 xx zz yy xx

TTI = 80ms인 경우:When TTI = 80 ms: Initial component ofInitial component of RF#1RF # 1 RF#2RF # 2 RF#3RF # 3 RF#4RF # 4 RF#5RF # 5 RF#6RF # 6 RF#7RF # 7 RF#8RF # 8 xx yy zz xx yy zz xx yy

위에서 살펴본 바와 같이 라디오프레임 생성기 130의 출력 프레임을 순서대로 RF#1, RF#2, RF#3, … , RF#8이라고 할 때, TTI = 10ms인 경우, TTI = 20ms인 경우, TTI = 40ms인 경우, TTI = 80ms인 경우의 시작 구성요소는 상기의 <표 7> 내지 <표 10>에 도시된 바와 같은 관계가 성립한다. 그리고 TTI가 10ms, 40ms일 때의 구성요소 반복 패턴은 x, y, z, x, y, z의 순서를 가지며, TTI가 20ms, 80ms일 때의 구성요소 반복 패턴은 x, z, y, x, z, y의 순서를 갖는다.As described above, the output frame of the radio frame generator 130 is divided into RF # 1, RF # 2, RF # 3, ... , RF # 8, TTI = 10 ms, TTI = 20 ms, TTI = 40 ms, and TTI = 80 ms are shown in Table 7 to Table 10 The same relation holds. The component repetition pattern when the TTI is 10ms and 40ms has the sequence of x, y, z, x, y, z and the component repetition pattern when the TTI is 20ms and 80ms is x, z, y, x , z, y.

따라서 TTI가 주어지면 전송율 정합기의 입력단인 역다중화기 141에서 구성요소 분리가 위의 방식대로 이루어 질 수 있다.Therefore, if TTI is given, component demultiplexing can be performed in the demultiplexer 141, which is the input terminal of the rate matcher, in the above manner.

실시예 3Example 3

도 12a 내지 도 12d는 본 발명의 실시예 3에 따른 1차 인터리버 120의 입력, 인터리빙 결과 및 라디오프레임 생성기 130의 출력을 보여주는 도면이다. 이 실시예 3은 실시예 1의 또 다른 경우로 라디오프레임 생성기 130에서 보충 비트가 삽입 방식이, 제어기(호스트)로부터 보충 비트가 삽입될 위치를 지정받아서 라디오프레임 생성기 130이 보충 비트를 삽입하는 경우를 설명하고 있다. 이 때는 일반적인 보충비트가 삽입되지 않는 경우와 동일한 시작 구성요소와 패턴을 가지게 된다.FIGS. 12A to 12D are views showing input, interleaving results of the first-order interleaver 120, and outputs of the radio frame generator 130 according to the third embodiment of the present invention. The third embodiment differs from the first embodiment in that a supplementary bit is inserted in the radio frame generator 130, a position where a supplementary bit is to be inserted from the controller (host) is designated, and the radio frame generator 130 inserts a supplementary bit . This has the same starting components and patterns as if no generic supplemental bits were inserted.

TTI = 80ms일 때 1차 인터리버 120의 입력을 도 12a와 같이 가정할 때 상기 1차 인터리버 120의 인터리빙 규칙에 의해 열이 섞이게 되면 도 12b와 같은 형태가 된다. 따라서 1차 인터리버 120의 출력 및 라디오프레임 생성기 130의 입력은 x, z, y, x, z, y, x, z, y, z, y, x, z, y, x, z, y, x, y, x, z, y, x, z, y, x, z, x, z, y, x, z, y, x, z, y가 된다. 그리고 라디오프레임 생성기 130에서는 1차 인터리버 120에서 보충 비트가 삽입될 위치를 지정 받아서 보충 비트를 삽입하게 되며 따라서 라디오프레임 생성기 130의 출력은 도 12c에 도시된 바와 같다.Assuming that the input of the primary interleaver 120 is TTI = 80 ms, as shown in FIG. 12A, when the heat is mixed according to the interleaving rule of the primary interleaver 120, the form becomes as shown in FIG. 12B. Therefore, the output of the primary interleaver 120 and the input of the radio frame generator 130 are input to x, z, y, x, z, y, x, z, y, z, y, x, z, x, z, y, x, z, y, x, z, x, z, y, x, z, y, x, z, y. In the radio frame generator 130, a position to insert a supplementary bit is designated in the first interleaver 120, and a supplementary bit is inserted. Thus, the output of the radio frame generator 130 is as shown in FIG. 12C.

상기 예에서, 보충 비트로는 0을 사용했으며 여기서 출력은 열 단위로 읽혀지며 각각의 열은 하나의 라디오 프레임에 해당한다. 도면에 도시된 바와 같이 각각의 라디오프레임은 , x, z, y, 의 반복 순서를 따르는 패턴을 가지며 각각의 라디오 프레임의 시작 구성요소들은 다를 수 있다. 위의 도면들에서 볼 수 있는 바와 같이 일반적인 경우(보충 비트가 삽입되지 않은 경우)와 비교해서 동일한 시작 구성요소들을 가지게 된다.In the example above, the complement bit is 0, where the output is read in column units and each column corresponds to one radio frame. As shown in the figure, each radio frame has a pattern that follows a repetition order of x, z, y, and the starting components of each radio frame may be different. Have the same starting components compared to the general case (when no supplemental bits are inserted), as can be seen in the above figures.

따라서 이러한 각각의 라디오 프레임의 시작 구성요소는 TTI에 의해 결정된다. 라디오프레임 생성기 130의 출력 프레임을 순서대로 RF#1, RF#2, RF#3, … , RF#8라고 할 때, TTI = 10ms인 경우, TTI = 20ms인 경우, TTI = 40ms인 경우, TTI = 80ms인 경우 시작 구성요소는 하기의 <표 11>, <표 12>, <표 13> 및 <표 14>에 보여지는 바와 같다.Thus, the starting components of each of these radio frames are determined by the TTI. The output frames of the radio frame generator 130 are sequentially transmitted to RF # 1, RF # 2, RF # 3, ... , RF # 8, TTI = 10 ms, TTI = 20 ms, TTI = 40 ms, and TTI = 80 ms, the starting components are shown in Table 11, Table 12, > And <Table 14>.

TTI = 10ms인 경우:For TTI = 10 ms: Initial component ofInitial component of RF#1RF # 1 xx

TTI = 20ms인 경우:For TTI = 20 ms: Initial component ofInitial component of RF#1RF # 1 RF#2RF # 2 xx yy

TTI = 40ms인 경우:When TTI = 40 ms: Initial component ofInitial component of RF#1RF # 1 RF#2RF # 2 RF#3RF # 3 RF#4RF # 4 xx zz yy xx

TTI = 80ms인 경우:When TTI = 80 ms: Initial component ofInitial component of RF#1RF # 1 RF#2RF # 2 RF#3RF # 3 RF#4RF # 4 RF#5RF # 5 RF#6RF # 6 RF#7RF # 7 RF#8RF # 8 xx yy zz xx yy zz xx yy

위에서 살펴본 바와 같이 라디오프레임 생성기 130의 출력 프레임을 순서대로 RF#1, RF#2, RF#3, … , RF#8이라고 할 때, TTI = 10ms인 경우, TTI = 20ms인경우, TTI = 40ms인 경우, TTI = 80ms인 경우의 시작 구성요소는 상기의 <표 11> 내지 <표 14>에 도시된 바와 같은 관계가 성립한다. 그리고 TTI가 10ms, 40ms일 때의 구성요소 반복 패턴은 x, y, z, x, y, z의 순서를 가지며, TTI가 20ms, 80ms일 때의 구성요소 반복 패턴은 x, z, y, x, z, y의 순서를 갖는다.As described above, the output frame of the radio frame generator 130 is divided into RF # 1, RF # 2, RF # 3, ... , RF # 8, TTI = 10 ms, TTI = 20 ms, TTI = 40 ms, and TTI = 80 ms are shown in Tables 11 to 14 The same relation holds. The component repetition pattern when the TTI is 10ms and 40ms has the sequence of x, y, z, x, y, z and the component repetition pattern when the TTI is 20ms and 80ms is x, z, y, x , z, y.

따라서 TTI가 주어지면 전송율 정합기의 입력단인 역다중화기 141에서 구성요소 분리가 위의 방식대로 이루어 질 수 있다.Therefore, if TTI is given, component demultiplexing can be performed in the demultiplexer 141, which is the input terminal of the rate matcher, in the above manner.

다시 도 2를 참조하면, 본 발명에 따른 다중화기 141은 라디오프레임 생성기 130으로부터의 라디오프레임 입력을 받아서 그 라디오 프레임을 스위칭 규칙(Switching rule)에 의하여 x, y, z의 구성요소(component)별로 분리하는 동작을 수행한다. 이 때의 스위칭 규칙은 실시예 1의 경우 TTI와 라디오프레임 생성기 130에 의해 삽입된 보충 비트 수에 의해 결정되며 실시예2와 실시예3의 경우 TTI에 의해 결정된다. 이들은 반복적인 패턴을 가진다. 구체적인 동작은 하기의 <표 15> 및 <표 16>과 같이 정리할 수 있다. 하기의 <표 15>는 실시예 1의 동작을 정리한 것이며, <표 16>은 실시예 2 및 실시예 3의 동작을 정리한 것이다. 하기의 <표 15> 및 <표 16>에서 N/A(Not applicable)는 적용되지 않는 경우를 나타낸다.2, the multiplexer 141 receives a radio frame input from the radio frame generator 130, and outputs the radio frame to each of the components x, y, and z according to a switching rule. And performs a separating operation. The switching rule at this time is determined by the TTI in the case of Embodiment 1 and the number of supplementary bits inserted by the radio frame generator 130, and is determined by the TTI in the case of Embodiment 2 and Embodiment 3. [ They have a repetitive pattern. Specific operations can be summarized as shown in Table 15 and Table 16 below. Table 15 below summarizes the operation of the first embodiment, and Table 16 summarizes the operations of the second embodiment and the third embodiment. In Table 15 and Table 16 below, N / A (Not applicable) is not applied.

실시예 1의 동작:Operation of Embodiment 1: TTITTI Total number ofFiller bitsTotal number ofFiller bits Switching rules (repeating pattern)Switching rules (repeating pattern) RF#1RF # 1 RF#2RF # 2 RF#3RF # 3 RF#4RF # 4 RF#5RF # 5 RF#6RF # 6 RF#7RF # 7 RF#8RF # 8 10 ms10 ms 00 x,y,zx, y, z N/AN / A N/AN / A N/AN / A N/AN / A N/AN / A N/AN / A N/AN / A 20 ms20 ms 0,10,1 x,z,yx, z, y y,x,zy, x, z N/AN / A N/AN / A N/AN / A N/AN / A N/AN / A N/AN / A 40 ms40 ms 0,1,30,1,3 x,y,zx, y, z z,x,yz, x, y y,z,xy, z, x x,y,zx, y, z N/AN / A N/AN / A N/AN / A N/AN / A 22 x,y,zx, y, z z,x,yz, x, y z,x,yz, x, y x,y,zx, y, z N/AN / A N/AN / A N/AN / A N/AN / A 80 ms80 ms 0,1,70,1,7 x,z,yx, z, y y,x,zy, x, z z,y,xz, y, x x,z,yx, z, y y,x,zy, x, z z,y,xz, y, x x,z,yx, z, y y,x,zy, x, z 2,32,3 x,z,yx, z, y y,x,zy, x, z z,y,xz, y, x x,z,yx, z, y x,z,yx, z, y y,x,zy, x, z z,y,xz, y, x y,x,zy, x, z 44 x,z,yx, z, y y,x,zy, x, z y,x,zy, x, z z,y,xz, y, x z,y,xz, y, x y,x,zy, x, z z,y,xz, y, x y,x,zy, x, z 5,65.6 x,z,yx, z, y y,x,zy, x, z y,x,zy, x, z z,y,xz, y, x x,z,yx, z, y z,y,xz, y, x x,z,yx, z, y y,x,zy, x, z

실시예 2 및 실시예 3의 동작:Operation of Embodiment 2 and Embodiment 3: TTITTI Switching rules (repeating pattern)Switching rules (repeating pattern) RF#1RF # 1 RF#2RF # 2 RF#3RF # 3 RF#4RF # 4 RF#5RF # 5 RF#6RF # 6 RF#7RF # 7 RF#8RF # 8 10 ms10 ms x,y,zx, y, z N/AN / A N/AN / A N/AN / A N/AN / A N/AN / A N/AN / A N/AN / A 20 ms20 ms x,z,yx, z, y y,x,zy, x, z N/AN / A N/AN / A N/AN / A N/AN / A N/AN / A N/AN / A 40 ms40 ms x,y,zx, y, z z,x,yz, x, y y,z,xy, z, x x,y,zx, y, z N/AN / A N/AN / A N/AN / A N/AN / A 80 ms80 ms x,z,yx, z, y y,x,zy, x, z z,y,xz, y, x x,z,yx, z, y y,x,zy, x, z z,y,xz, y, x x,z,yx, z, y y,x,zy, x, z

상기 <표 15> 및 <표 16>에서 RF#1, RF#2, .. , RF#8은 라디오프레임 생성기 130로부터 출력되는 순서대로의 각각의 라디오 프레임에 해당한다. 예를 들면 실시예 1의 경우 TTI = 40ms의 경우 라디오 프레임 생성기 130의 보충 비트 수가 '2'이면 첫번째 라디오프레임에 대해서 역다중화기 141 내부의 스위칭을 x, y, z, x, y, z, 와 같이 수행하고, 두 번째 라디오 프레임에 대해서는 z, x, y, z, x, y, 와 같이, 세 번째 라디오 프레임에 대해서는 z, x, y, z, x, y, 와 같이, 네 번째 라디오 프레임에 대해서는 x, y, z, x, y, z, 와 같이 수행한다.RF # 1, RF # 2, .., and RF # 8 correspond to the respective radio frames in the order outputted from the radio frame generator 130 in Table 15 and Table 16. For example, in the case of TTI = 40 ms in the case of Embodiment 1, if the number of supplementary bits of the radio frame generator 130 is '2', switching in the demultiplexer 141 with respect to the first radio frame is x, y, z, x, y, X, y, z, x, y for the second radio frame and z, x, y, z, x, y for the third radio frame, such as z, X, y, z, x, y, z, and so on.

실시예2 및 실시예3에 있어서, 각 라디오 프레임의 시작 구성요소(심볼)은 TTI에 근거한 미리 결정된 반복 패턴을 따르기 때문에 TTI만 주어지면 된다. 하지만, 실시예1는 보충비트의 수도 함께 주어져야 된다. 즉, 보다 간단한 제어를 위해서 각 라디오프레임이 어떤 구성요소로 시작하는 지에 대한 정보만 알면 반복패턴(Repeating pattern)은 이미 정해져 있으므로 동작이 가능하다. 이러한 동작을 위한 테이블은 하기의 <표 17> 내지 <표 19>와 같이 구현될 수 있다. 하기의 <표 17>은 실시예 1의 동작을 위해 구현된 테이블을 보여주고, <표 18>은 실시예 2 및 3의 동작을 위해 구현된 테이블을 보여주고, <표 19>는 반복패턴을 보여준다. 그리고 N/A(Not applicable)는 적용되지 않는 경우를 나타내고, RF#1, RF#2, .. , RF#8은 라디오프레임 생성기 130으로부터의 출력 순서대로의 각각의 라디오 프레임에 해당한다.In Embodiment 2 and Embodiment 3, only the TTI may be given since the starting component (symbol) of each radio frame follows a predetermined repetition pattern based on the TTI. However, in Embodiment 1, the number of complementary bits must be given together. That is, for simpler control, knowing only which element each radio frame starts with, the repeating pattern is already determined and can be operated. Table for this operation can be implemented as shown in Table 17 to Table 19. < tb > < TABLE > Table 17 below shows a table implemented for the operation of Embodiment 1, Table 18 shows a table implemented for the operations of Embodiments 2 and 3, Show. RF # 1, RF # 2,..., And RF # 8 correspond to the respective radio frames in the order of output from the radio frame generator 130.

실시예 1의 동작을 위한 테이블 구현 예:Table Implementation Example for Operation of Embodiment 1: TTITTI Total number ofFiller bitsTotal number ofFiller bits Initial component ofInitial component of RF#1RF # 1 RF#2RF # 2 RF#3RF # 3 RF#4RF # 4 RF#5RF # 5 RF#6RF # 6 RF#7RF # 7 RF#8RF # 8 10 ms10 ms 00 xx N/AN / A N/AN / A N/AN / A N/AN / A N/AN / A N/AN / A N/AN / A 20 ms20 ms 0,10,1 xx yy N/AN / A N/AN / A N/AN / A N/AN / A N/AN / A N/AN / A 40 ms40 ms 0,1,30,1,3 xx zz yy xx N/AN / A N/AN / A N/AN / A N/AN / A 22 xx zz zz xx N/AN / A N/AN / A N/AN / A N/AN / A 80 ms80 ms 0,1,70,1,7 xx yy zz xx yy zz xx yy 2,32,3 xx yy zz xx xx yy zz yy 44 xx yy yy zz zz yy zz yy 5,65.6 xx yy yy zz xx zz xx yy

실시예 2 및 실시예 3의 동작을 위한 테이블 구현 예:Table Implementation Example for Operation of Embodiments 2 and 3: TTITTI Initial component ofInitial component of RF#1RF # 1 RF#2RF # 2 RF#3RF # 3 RF#4RF # 4 RF#5RF # 5 RF#6RF # 6 RF#7RF # 7 RF#8RF # 8 10 ms10 ms xx N/AN / A N/AN / A N/AN / A N/AN / A N/AN / A N/AN / A N/AN / A 20 ms20 ms xx yy N/AN / A N/AN / A N/AN / A N/AN / A N/AN / A N/AN / A 40 ms40 ms xx zz yy xx N/AN / A N/AN / A N/AN / A N/AN / A 80 ms80 ms xx yy zz xx yy zz xx yy

반복 패턴:Repeat pattern: TTITTI 반복 패턴Repeating pattern 10 ms, 40 ms10 ms, 40 ms … ,x,y,z,x,y,z, …... , x, y, z, x, y, z, ... 20 ms, 80 ms20 ms, 80 ms … ,x,z,y,x,z,y, …... , x, z, y, x, z, y, ...

다시 도 2를 참조하면, 다중화기(MUX) 145는 역다중화기(DEMUX) 141에 의해 구성요소별로 분리되어 레이트 정합기들 142∼144를 통과한 세 개의 스트림(stream)을 하나의 스트림으로 만드는 과정이다. 이 과정에 의해 라디오프레임과 동일한 구성요소 패턴(component pattern)의 전송율 정합된 라디오프레임이 생성된다. 이러한 다중화기 145는 역다중화기 141과 대칭되는 구조이므로, 전술한 바와 같은 테이블을 동일하게 사용하여 스위칭되도록 하면 된다.Referring again to FIG. 2, a multiplexer (MUX) 145 multiplexes the three streams, which have been demultiplexed by the demultiplexer (DEMUX) 141 and passed through the rate matchers 142 to 144, into one stream to be. This process creates a rate-matched radio frame of the same component pattern as the radio frame. Since the multiplexer 145 is symmetric with the demultiplexer 141, it is sufficient to switch the table as described above.

도 13은 본 발명의 일 실시 예에 따른 역다중화기 및 다중화기 제어 장치의 구성을 보여주는 도면이다. 이 실시예는 전술한 실시예 1-1의 동작을 수행하기 위한 구성이다.13 is a block diagram of a demultiplexer and multiplexer control apparatus according to an embodiment of the present invention. This embodiment is a structure for performing the operation of the above-described Embodiment 1-1.

상기 도 13을 참조하면, 호스트(Host) 200이 TTI, 보충 비트의 수 및 라디오프레임의 길이를 지정해주면, 제어기 210은 TTI, 보충 비트의 수 및 현재의 라디오프레임의 번호를 메모리 220(전술한 <표 17>에 해당)에 입력하여 현재 라디오프레임의 시작 구성요소를 얻는다. 상기 제어기 210은 얻어진 시작 구성요소와, TTI에 의해 결정된 반복 순서에 의해 역다중화기 141 및 다중화기 145가 스위칭(Switching)을 수행하도록 한다. 역다중화기 141은 구성요소 분리 동작을 수행하고, 동일한 패턴으로 스위칭하는 다중화기 145는 전송율 정합된 구성요소들을다시 원래의 라디오프레임 입력 순서대로 배열한다. 여기서, 상기 역다중화기 141은 라디오 프레임 생성기130으로부터 출력되는 라디오프레임들의 스트림에서 정보심볼과 제1 및 제2패러티심볼을 분리하여 대응되는 전송율정합기로 출력한다. 한편, 상기 역다중화기 141과 상기 다중화기 145 사이에 구비되는 전송율 정합기들 142∼144 각각은 상기 역다중화기 141로부터 입력되는 부호어 심볼을 천공 혹은 반복을 통해 전송율 정합하여 출력한다. 여기서, 전송율 정합기 142는 정보심볼 부분(x)에 대한 심볼들을 입력하고, 전송율 정합기 143은 패러티심볼 부분1(y)에 대한 심볼들을 입력하며, 전송율 정합기 144는 패러티심볼 부분2(z)에 대한 심볼들을 입력한다. 따라서, 상기 전송율 정합기 142에서는 실질적인 전송율 정합 동작이 이루어지지 않으며 단순히 입력되는 정보심볼을 그대로 바이패스시키는 역할을 수행한다. 그리고, 전송율 정합기 143 및 144는 입력심볼수 대비 출력심볼수에 의해 미리 결정되어진 천공 혹은 반복패턴에 의해 입력 심볼들을 천공 혹은 반복하여 출력함으로서 전송율 정합을 수행한다. 그리고, 상기 다중화기 145는 상기 역다중화기 141과 동일하게 스위칭 동작을 수행하여 각 전송율정합기로부터 출력되는 구성요소들(전송율정합기1의 정보심볼, 전송율정합기2의 제1패러티심볼, 전송율정합기3의 제2패러티심볼)을 다중화하여 하나의 스트림으로 출력한다.Referring to FIG. 13, if the host 200 specifies the TTI, the number of supplementary bits, and the length of the radio frame, the controller 210 stores the TTI, the number of supplementary bits, and the number of the current radio frame in the memory 220 Table 17 &gt;) to obtain the starting component of the current radio frame. The controller 210 causes the demultiplexer 141 and the multiplexer 145 to perform switching based on the obtained starting components and the repetition order determined by the TTI. The demultiplexer 141 performs a component demultiplexing operation, and the multiplexer 145 for switching in the same pattern arranges the rate matched components back in the original radio frame input order. The demultiplexer 141 demultiplexes the information symbols and the first and second parity symbols from a stream of radio frames output from the radio frame generator 130, and outputs the information symbols to a corresponding rate matcher. The rate matchers 142 to 144 provided between the demultiplexer 141 and the demultiplexer 145 rate-match the codeword symbols input from the demultiplexer 141 through puncturing or repetition. Here, the rate matcher 142 receives symbols for the information symbol portion x, the rate matcher 143 receives symbols for the parity symbol portion 1 (y), and the rate matcher 144 receives the parity symbol portion 2 ). &Lt; / RTI &gt; Therefore, the rate matcher 142 does not perform the actual rate matching operation and simply bypasses the input information symbols. The rate matchers 143 and 144 perform rate matching by outputting punctured or repeated input symbols according to puncturing or repetition patterns predetermined by the number of output symbols to the number of input symbols. The multiplexer 145 performs a switching operation in the same manner as the demultiplexer 141, and outputs the components (the information symbols of the rate matcher 1, the first parity symbol of the rate matcher 2, The second parity symbol of group 3) and outputs them as one stream.

도 14는 본 발명의 다른 실시 예에 따른 역다중화기 및 다중화기 제어 장치의 구성을 보여주는 도면이다. 이 실시예는 전술한 실시예 1-2의 동작을 수행하기 위한 구성이다.FIG. 14 is a diagram illustrating a configuration of a demultiplexer and a multiplexer control apparatus according to another embodiment of the present invention. This embodiment is a structure for carrying out the operation of the above-described Embodiment 1-2.

상기 도 14를 참조하면, 호스트 200이 TTI와 라디오프레임의 길이를 지정해주면, 제어기 210은 TTI와, 보충 비트의 수와, 현재의 라디오프레임의 번호를 메모리 220(전술한 <표 17>에 해당)에 입력하여 현재 라디오프레임의 시작 구성요소를 얻는다. 상기 보충 비트의 수는 제어기 210의 내부에서 TTI와 프레임길이를 통해 계산한다. 계산 방법은 앞에서 언급했던 라디오프레임 생성기 130에서의 보충 비트수 계산과 동일하다. 상기 제어기 210은 얻어진 시작 구성요소와 TTI에 의해 결정된 반복 순서에 의해 역다중화기 141 및 다중화기 145가 스위칭을 수행하도록 한다. 역다중화기 141은 구성요소 분리 동작을 수행하고, 동일한 패턴으로 스위칭하는 다중화기 145는 전송율 정합된 구성요소들을 다시 원래의 라디오프레임 입력 순서대로 배열한다. 여기서, 상기 역다중화기 141은 라디오 프레임 생성기130으로부터 출력되는 라디오프레임들의 스트림에서 정보심볼과 제1 및 제2패러티심볼을 분리하여 대응되는 전송율정합기로 출력한다. 한편, 상기 역다중화기 141과 상기 다중화기 145 사이에 구비되는 전송율 정합기들 142∼144 각각은 상기 역다중화기 141로부터 입력되는 부호어 심볼을 천공 혹은 반복을 통해 전송율 정합하여 출력한다. 여기서, 전송율 정합기 142는 정보심볼 부분(x)에 대한 심볼들을 입력하고, 전송율 정합기 143은 패러티심볼 부분1(y)에 대한 심볼들을 입력하며, 전송율 정합기 144는 패러티심볼 부분2(z)에 대한 심볼들을 입력한다. 따라서, 상기 전송율 정합기 142에서는 실질적인 전송율 정합 동작이 이루어지지 않으며 단순히 입력되는 정보심볼을 그대로 바이패스시키는 역할을 수행한다. 그리고, 전송율 정합기 143 및 144는 입력심볼수 대비 출력심볼수에 의해 미리 결정되어진 천공 혹은 반복패턴에 의해 입력 심볼들을 천공 혹은 반복하여 출력함으로서 전송율 정합을 수행한다. 그리고, 상기 다중화기 145는 상기 역다중화기 141과 동일하게 스위칭 동작을 수행하여 각 전송율정합기로부터 출력되는 구성요소들(전송율정합기1의 정보심볼, 전송율정합기2의 제1패러티심볼, 전송율정합기3의 제2패러티심볼)을 다중화하여 하나의 스트림으로 출력한다.Referring to FIG. 14, when the host 200 designates the length of the TTI and the radio frame, the controller 210 stores the TTI, the number of supplementary bits, and the number of the current radio frame in the memory 220 (corresponding to Table 17 ) To obtain the starting component of the current radio frame. The number of supplemental bits is calculated in the controller 210 through the TTI and the frame length. The calculation method is the same as the calculation of the supplementary bit number in the radio frame generator 130 mentioned above. The controller 210 causes the demultiplexer 141 and the multiplexer 145 to perform the switching by the repetition order determined by the obtained starting components and the TTI. The demultiplexer 141 performs a component demultiplexing operation, and the multiplexer 145 for switching in the same pattern arranges the rate matched components back in the original radio frame input order. The demultiplexer 141 demultiplexes the information symbols and the first and second parity symbols from a stream of radio frames output from the radio frame generator 130, and outputs the information symbols to a corresponding rate matcher. The rate matchers 142 to 144 provided between the demultiplexer 141 and the demultiplexer 145 rate-match the codeword symbols input from the demultiplexer 141 through puncturing or repetition. Here, the rate matcher 142 receives symbols for the information symbol portion x, the rate matcher 143 receives symbols for the parity symbol portion 1 (y), and the rate matcher 144 receives the parity symbol portion 2 ). &Lt; / RTI > Therefore, the rate matcher 142 does not perform the actual rate matching operation and simply bypasses the input information symbols. The rate matchers 143 and 144 perform rate matching by outputting punctured or repeated input symbols according to puncturing or repetition patterns predetermined by the number of output symbols to the number of input symbols. The multiplexer 145 performs a switching operation in the same manner as the demultiplexer 141, and outputs the components (the information symbols of the rate matcher 1, the first parity symbol of the rate matcher 2, The second parity symbol of group 3) and outputs them as one stream.

도 15은 본 발명의 또 다른 실시 예에 따른 역다중화기 및 다중화기 제어 장치의 구성을 보여주는 도면이다. 이 실시예는 전술한 실시예 2 및 실시예 3의 동작을 수행하기 위한 구성이다.15 is a block diagram of a demultiplexer and multiplexer control apparatus according to another embodiment of the present invention. This embodiment is a structure for carrying out the operations of the above-described second and third embodiments.

상기 도 15를 참조하면, 호스트 200이 TTI와 프레임의 길이를 지정해주면, 제어기 210은 TTI와 현재의 라디오프레임의 번호를 메모리 220(전술한 <표 18>에 해당)에 입력하여 현재 라디오프레임의 시작 구성요소를 얻는다. 상기 제어기 210은 얻어진 시작 구성요소와, TTI에 의해 결정된 반복 순서에 의해 역다중화기 141 및 다중화기 145가 스위칭 동작을 수행하도록 한다. 상기 역다중화기 141은 구성요소 분리의 동작을 수행하고, 동일한 패턴으로 스위칭하는 다중화기 141은 전송율 정합된 구성요소들을 다시 원래의 라디오프레임 입력 순서대로 배열한다. 여기서, 상기 역다중화기 141은 라디오 프레임 생성기130으로부터 출력되는 라디오프레임들의 스트림에서 정보심볼과 제1 및 제2패러티심볼을 분리하여 대응되는 전송율정합기로 출력한다. 한편, 상기 역다중화기 141과 상기 다중화기 145 사이에 구비되는 전송율 정합기들 142∼144 각각은 상기 역다중화기 141로부터 입력되는 부호어 심볼을 천공 혹은 반복을 통해 전송율 정합하여 출력한다. 여기서, 전송율 정합기 142는 정보심볼 부분(x)에 대한 심볼들을 입력하고, 전송율 정합기 143은 패러티심볼 부분1(y)에 대한 심볼들을 입력하며, 전송율 정합기 144는 패러티심볼 부분2(z)에 대한 심볼들을 입력한다. 따라서, 상기 전송율 정합기 142에서는 실질적인 전송율 정합 동작이 이루어지지 않으며 단순히 입력되는 정보심볼을 그대로 바이패스시키는 역할을 수행한다. 그리고, 전송율 정합기 143 및 144는 입력심볼수 대비 출력심볼수에 의해 미리 결정되어진 천공 혹은 반복패턴에 의해 입력 심볼들을 천공 혹은 반복하여 출력함으로서 전송율 정합을 수행한다. 그리고, 상기 다중화기 145는 상기 역다중화기 141과 동일하게 스위칭 동작을 수행하여 각 전송율정합기로부터 출력되는 구성요소들(전송율정합기1의 정보심볼, 전송율정합기2의 제1패러티심볼, 전송율정합기3의 제2패러티심볼)을 다중화하여 하나의 스트림으로 출력한다.Referring to FIG. 15, when the host 200 designates the TTI and the frame length, the controller 210 inputs the TTI and the current radio frame number into the memory 220 (corresponding to Table 18) Get the startup component. The controller 210 causes the demultiplexer 141 and the multiplexer 145 to perform the switching operation according to the obtained starting component and the repetition order determined by the TTI. The demultiplexer 141 performs an operation of separating components, and a multiplexer 141 for switching in the same pattern arranges the rate-matched components again in the order of inputting the original radio frames. The demultiplexer 141 demultiplexes the information symbols and the first and second parity symbols from a stream of radio frames output from the radio frame generator 130, and outputs the information symbols to a corresponding rate matcher. The rate matchers 142 to 144 provided between the demultiplexer 141 and the demultiplexer 145 rate-match the codeword symbols input from the demultiplexer 141 through puncturing or repetition. Here, the rate matcher 142 receives symbols for the information symbol portion x, the rate matcher 143 receives symbols for the parity symbol portion 1 (y), and the rate matcher 144 receives the parity symbol portion 2 ). &Lt; / RTI > Therefore, the rate matcher 142 does not perform the actual rate matching operation and simply bypasses the input information symbols. The rate matchers 143 and 144 perform rate matching by outputting punctured or repeated input symbols according to puncturing or repetition patterns predetermined by the number of output symbols to the number of input symbols. The multiplexer 145 performs a switching operation in the same manner as the demultiplexer 141, and outputs the components (the information symbols of the rate matcher 1, the first parity symbol of the rate matcher 2, The second parity symbol of group 3) and outputs them as one stream.

상술한 바와 같이 본 발명은 이동 통신시스템의 역방향 링크 송신기에서 전송율 정합시 특성상 정보심볼이 천공되지 않아야 하는 경우, 전송율 정합 전단에 심볼데이터를 정보심볼과 패러티심볼로 분리하는 역다중화기를 부가함으로써 최적의 전송율 정합을 수행할수 있다.As described above, according to the present invention, when an information symbol is not punctured due to characteristics of a rate matching in a reverse link transmitter of a mobile communication system, a demultiplexer for separating symbol data into information symbols and parity symbols is inserted before the rate matching, Rate matching can be performed.

Claims (60)

정보비트 스트림을 입력하고, 상기 정보비트 스트림을 부호화하여 정보심볼들과 제1 및 제2 패러티심볼들을 발생하는 부호화기와,An encoder for inputting an information bit stream and encoding the information bit stream to generate information symbols and first and second parity symbols; 상기 부호기로부터의 상기 부호화된 심볼들을 인터리빙하여 출력하는 인터리버와,An interleaver interleaving the coded symbols from the encoder and outputting the interleaved coded symbols; 상기 인터리버로부의 상기 심볼들을 입력하고, 상기 심볼들을 적어도 하나의 동일한 크기를 가지는 라디오 프레임들로 출력하는 라디오프레임 생성기와,A radio frame generator for inputting the symbols in the interleaver and outputting the symbols as radio frames having at least one same size; 상기 라디오 프레임 생성기들로부터 출력되는 상기 라디오 프레임들을 역다중화하여 세 개 스트림, 정보어심볼들, 제1패러티 심볼들, 제2패러티 심볼들로 발생하는 역다중화기와,A demultiplexer for demultiplexing the radio frames output from the radio frame generators to generate three streams, information symbols, first parity symbols, and second parity symbols; 상기 정보어심볼들은 바이패스시키고, 상기 제1 및 제2패러티심볼들은 주어진 전송율 전송율정합에 따라 천공하여 출력하는 전송율 정합기를 포함하는 것을 특징으로 하는 이동 통신시스템의 송신장치.And a rate matcher for bypassing the information word symbols and puncturing and outputting the first and second parity symbols according to a given rate-rate match. 제1항에 있어서,The method according to claim 1, 상기 주어진 크기는 10ms인 것을 특징으로 하는 이동통신시스템의 송신장치Wherein the size of the mobile communication system is 10 ms. 제1항에 있어서,The method according to claim 1, 상기 프레임의 크기는 10ms, 20ms, 40ms 및 80ms 중 하나인 것을 특징으로 하는 이동통신시스템의 송신장치.Wherein the size of the frame is one of 10 ms, 20 ms, 40 ms, and 80 ms. 제1항에 있어서,The method according to claim 1, 상기 인터리버는 비트역상순(bit reverse)방식에 의해 상기 열들을 치환(permutation)하는 것을 특징으로 하는 이동통신시스템의 송신장치.Wherein the interleaver replaces the columns by a bit reverse scheme. 제1항에 있어서,The method according to claim 1, 상기 인터리버로부터 발생되는 상기 라디오 프레임들의 각각의 구성요소들이 반복 패턴을 가지는 것을 특징으로 하는 이동통신시스템의 송신장치.Wherein each element of the radio frames generated from the interleaver has a repetitive pattern. 제1항에 있어서,The method according to claim 1, 상기 인터리버로부터 발생되는 상기 라디오 프레임들의 몇 개는 시작 구성요소가 서로 상이한 것을 특징으로 하는 이동통신시스템의 송신장치.Wherein some of the radio frames generated from the interleaver have different starting components. 제6항에 있어서,The method according to claim 6, 상기 라디오 프레임들의 시작 구성요소는 TTI에 의해 결정되어지는 것을 특징으로 하는 이동통신시스템의 송신장치.Wherein a starting component of the radio frames is determined by a TTI. 제5항에 있어서,6. The method of claim 5, 상기 역다중화기는 상기 TTI와 라디오 프레임들의 반복패턴에 으해 결정되는 스위칭 규칙에 따라 상기 라디오 프레임내의 심볼들을 상기 정보심볼과 상기 제1 및 제2패러터심볼을 분리하여 출력하는 것을 특징으로 하는 이동통신시스템의 송신장치.Wherein the demultiplexer demultiplexes the symbols in the radio frame from the information symbol and the first and second parity symbols according to a switching rule determined by a repetition pattern of the TTI and radio frames. The transmitting device of the system. 제8항에 있어서,9. The method of claim 8, 상기 복수의 라디오 프레임들의 순서에 대응하여 시작 구성요소 값들을 저장하는 메모리와,A memory for storing starting component values corresponding to the order of the plurality of radio frames; 상기 반복패턴과 저장된 라디오 프레임들의 초기 구성요소에 따라 상기 역다중화기를 제어하는 제어기를 더 포함하는 것을 특징으로 하는 이동통신시스템의 송신장치.Further comprising a controller for controlling the demultiplexer according to the repetition pattern and the initial components of the stored radio frames. 제1항에 있어서,The method according to claim 1, 상기 전송율정합기로부터 출력을 상기 제어기의 상기 역다중화기의 제어에 따라 다중화하는 다중화기를 더 포함하는 것을 특징으로 하는 이동 통신시스템의 송신장치.Further comprising a multiplexer for multiplexing the output from the rate matcher under the control of the demultiplexer of the controller. 제1항에 있어서,The method according to claim 1, 상기 인터리버는 인터리빙후 어느 심볼도 채워지지 않은 비트위치에 보충비트를 채워 상기 미리 주어진 크기의 상기 복수의 라디오프레임을 출력하는 것을 특징으로 하는 이동통신시스템의 송신장치.Wherein the interleaver is configured to output the plurality of radio frames of the predetermined size by filling supplemental bits at bit positions that are not filled with any symbols after interleaving. 제1항에 있어서, 상기 전송율정합기는,The apparatus of claim 1, wherein the rate matcher comprises: 상기 정보심볼데 대해 전송율 정합을 수행하는 제1전송율정합기와,A first rate matcher for performing a rate match on the information symbol, 상기 제1패러티 심볼에 대해 전송율 정합을 수행하는 제2전송율정합기와,A second rate matcher for performing rate match for the first parity symbol, 상기 제2패러티 심볼에 대한 전송율 정합을 수행하는 제3전송율정합기를 포함하는 것을 특징으로 하는 이동통신시스템의 송신장치.And a third rate matcher for performing rate matching on the second parity symbol. 주어진 전송시간간격(TTI)을 가지는 프레임내의 정보비트들의 스트림을 입력하고, 상기 정보비트들을 부호화하여 정보심볼에 대응하는 적어도 하나의 패러티 심볼들 발생하며, 상기 각각의 정보심볼에 대응하는 패러티 심볼들의 수는 부호화기의 부호화율에 의존하는 부호화기와,A method comprising: inputting a stream of information bits in a frame having a given transmission time interval (TTI), encoding the information bits to generate at least one parity symbols corresponding to the information symbols, The number depends on a coding rate of an encoder, 상기 부호화기로부터 상기 정보어심볼들과 상기 패러티 심볼들을 입력하여 인터리빙하여 출력하는 인터리버와,An interleaver for receiving the information word symbols and the parity symbols from the encoder, interleaving the information word symbols, 상기 인터리버로부터 상기 인터리빙된 심볼들을 입력하고, 상기 입력된 심볼들을 적어도 하나의 미리 정해진 프레임 크기를 가지는 라디오 프레임들로 분할하여 출력하는 라디오프레임생성기와,A radio frame generator for inputting the interleaved symbols from the interleaver, dividing the input symbols into at least one radio frame having a predetermined frame size, 상기 역다중화기로부터의 심볼들을 전송율정합하여 전송율정합된 심볼들을 출력하며, 정보심볼들을 전송율정합하기 위한 정보심볼 구성, 상기 패러티심볼들을 전송율정합하기 위한 적어도 하나의 패터리심볼 구성들을 포함하며, 상기 적어도 하나의 패러티심볼 구성들의 수는 각 정보심볼에 대응하는 패러티심볼의 수와 일치하는 전송율 정합기와,And outputting the rate matched symbols by matching the symbols from the demultiplexer, and configuring an information symbol for rate matching of the information symbols and at least one parameter symbol configuration for matching the rate of the parity symbols, Wherein the number of one parity symbol constellations corresponds to the number of parity symbols corresponding to each information symbol, 상기 라디오 프레임들을 입력하며, 각 라디오 프레임내의 심볼들을 상기 전송율정합기의 구성에 대응하도록 상기 라디오 프레임들의 심볼들을 각각 스위칭하여 역다중화하여 출력하는 역다중화기를 포함하며, 상기 역다중화기는 상기 각 라디오 프레임들에 지정된 반복패턴에 따라 스위칭하는 것을 특징으로 하는 이동통신시스템의 송신장치.And a demultiplexer for inputting the radio frames and for demultiplexing and outputting symbols in the radio frames corresponding to the configuration of the rate matcher, In accordance with a repetition pattern designated in the mobile communication system. 제13항에 있어서,14. The method of claim 13, 상기 라디오 프레임 생성기로부터 출력하는 상기 복수의 라디오 프레임들의 각각의 구성요소들이 반복 패턴을 가지는 것을 특징으로 하는 이동통신시스템의 송신장치.Wherein each component of the plurality of radio frames output from the radio frame generator has a repetitive pattern. 제14항에 있어서,15. The method of claim 14, 상기 심볼 반복 패턴은 부호화율에 의해 결정되어지는 것을 특징으로 하는 이동통신시스템의 송신장치.Wherein the symbol repetition pattern is determined by a coding rate. 제14항에 있어서,15. The method of claim 14, 상기 심볼 반복 패턴은 상기 라디오 프레임에 사용되어지는 보충비트의 수에 의해 결정되어지는 것을 특징으로 하는 이동통신시스템의 송신장치.Wherein the symbol repetition pattern is determined by the number of supplementary bits used in the radio frame. 제13항에 있어서,14. The method of claim 13, 상기 전송율정합기로부터 출력을 상기 역다중화기의 동작에 동기되어 다중화하는 다중화기를 더 포함하는 것을 특징으로 하는 이동 통신시스템의 송신장치.And a multiplexer for multiplexing the output from the rate matcher in synchronization with the operation of the demultiplexer. 제17항에 있어서,18. The method of claim 17, 상기 TTI와 상기 라디오 프레임들의 각 길이에 근거하여 상기 역다중화기 및 상기 다중화기의 스위칭을 제어하는 제어기를 더 포함하는 것을 특징으로 하는 이동통신시스템의 송신장치.Further comprising a controller for controlling switching of the demultiplexer and the multiplexer based on the TTI and the length of each of the radio frames. 제18항에 있어서,19. The method of claim 18, 상기 제어기는 상기 라디오프레임 생성기에서 사용되는 보충비트의 수에 근거하여 상기 스위칭을 제어하는 것을 특징으로 하는 이동통신시스템의 송신장치.Wherein the controller controls the switching based on the number of supplementary bits used in the radio frame generator. 제13항에 있어서,14. The method of claim 13, 상기 미리결정된 시간 프레임은 10ms인 것을 특징으로 하는 이동통신시스템의 송신장치.Wherein the predetermined time frame is 10 ms. 상기 TTI는 10ms, 20ms, 40ms, 및 80ms 중 어느하나인 것을 특징으로 하는 이동통신시스템의 송신장치.Wherein the TTI is one of 10 ms, 20 ms, 40 ms, and 80 ms. 제13항에 있어서,14. The method of claim 13, 상기 부호화율은 1/3인 것을 특징으로 하는 이동통신시스템의 송신장치.Wherein the coding rate is 1/3. 제13항에 있어서,14. The method of claim 13, 상기 인터리버는 상기 인터리빙된 심볼들에 보충비트를 삽입하는 것을 특징으로 하는 이동통신시스템의 송신장치.Wherein the interleaver inserts supplementary bits in the interleaved symbols. 상기 라디오 프레임 생성기가 상기 라디오 프레임내에 보충비트를 삽입하는 것을 특징으로 하는 이동통신시스템의 송신장치.And the radio frame generator inserts a supplementary bit in the radio frame. 제18항에 있어서,19. The method of claim 18, 상기 라디오 프레임들의 각각에 대해 초기 구성요소를 포함한 반복패턴을 저정하는 메모리를 더 포함하는 것을 특징으로 하는 이동통신시스템의 송신장치.Further comprising a memory for storing a repetition pattern including initial components for each of the radio frames. 제13항에 있어서,14. The method of claim 13, 상기 부호기는 터보부호기임을 특징으로 하는 이동통신시스템의 송신장치.Wherein the encoder is a turbo encoder. 미리 결정된 전송시간간격(TTI)를 가지는 정보비트 스트림을 수신하는 과정과,Receiving an information bit stream having a predetermined transmission time interval (TTI) 상기 수신된 정보비트들의 각각을 부호화하여 정보심볼과 적어도 하나의 패러티 심볼을 발생하는 과정과, 상기 각각의 정보심볼에 대응하는 패러티 심볼의 개수는 부호기의 부호화율에 의존하며,Generating information symbols and at least one parity symbol by encoding each of the received information bits, the number of parity symbols corresponding to each information symbol being dependent on a coding rate of an encoder, 상기 정보심볼들 및 상기 패러티 심볼들을 인터리빙하는 과정과,Interleaving the information symbols and the parity symbols; 상기 인터리빙된 심볼들을 적어도 하나의 미리 결정된 시간간격을 가지는 라디오 프레임들로 분할하여 출력하는 과정과,Dividing the interleaved symbols into at least one radio frame having a predetermined time interval, 전송율정합기에 대응되는 구성으로 상기 라디오 프레임내의 심볼들이 스위칭되도록 상기 라디오 프레임들내의 심볼들을 역다중화하는 과정과, 상기 전송율정합기는 정보심볼들을 전송율정합하기 위한 정보심볼 구성 및 패러티심볼부분을 전송율정합하기 위한 적어도 하나의 패러티심볼 구성을 포함하며, 상기 적어도 하나의 패러티심볼 구성들의 개수는 정보심볼에 대응하는 상기 패러티심볼들의 개수와 일치하고,Demultiplexing symbols in the radio frames such that symbols in the radio frame are switched with a configuration corresponding to a rate matcher, and the rate matcher comprises an information symbol configuration for rate matching of information symbols and a rate matching Wherein the number of the at least one parity symbol constellations corresponds to the number of parity symbols corresponding to the information symbol, 상기 역다중화된 심볼들을 전송율 정합하는 과정을 포함하며,And performing rate matching on the demultiplexed symbols, 상기 라디오 프레임들의 각각에 지정된 심볼반복패턴에 따라 상기 정보심볼들을 상기 정보심볼 구성에 스위칭하고, 상기 패터리심볼들을 상기 패러티심볼 구성에 스위칭하는 것을 특징으로 하는 이동통신시스템의 송신방법.And switches the information symbols to the information symbol configuration according to a symbol repetition pattern assigned to each of the radio frames, and switches the parameter symbols to the parity symbol configuration. 제18항에 있어서,19. The method of claim 18, 상기 심볼 반복 패턴은 상기 TTI에 의해 결정되어지는 것을 특징으로 하는 이동통신시스템의 송신방법.Wherein the symbol repetition pattern is determined by the TTI. 제28항에 있어서,29. The method of claim 28, 상기 심볼 반복 패턴은 상기 부호화율에 의해 결정되어지는 것을 특징으로 하는 이동통신시스템의 송신방법.Wherein the symbol repetition pattern is determined by the coding rate. 제28항에 있어서,29. The method of claim 28, 상기 심볼 반복 패턴은 상기 라디오 프레임 생성기에서 사용하는 보충비트의 수에 의해 결정되어지는 것을 특징으로 하는 이동통신시스템의 송신방법.Wherein the symbol repetition pattern is determined by the number of supplementary bits used in the radio frame generator. 제27항에 있어서,28. The method of claim 27, 상기 전송율 정합기에서 대응되는 구성요소를 스위칭시켜 역다중화하는 것에다중화를 동기시켜 상기 전송율 정합 과정의 출력심볼들을 다중화하는 과정을 더 구비하는 상기 이동통신 시스템의 송신방법.And multiplexing the output symbols of the rate matching process in synchronization with multiplexing to demultiplex the corresponding elements in the rate matcher by switching the corresponding elements. 제27항에 있어서,28. The method of claim 27, 상기 미리 결정된 시간 프레임은 10ms인 것을 특징으로 하는 이동통신시스템의 송신방법.Wherein the predetermined time frame is 10 ms. 제27항에 있어서, 상기 TTI는 10,20,40, 8ms중 어느 하나인 것을 특징으로 하는 이동통신시스템의 송신방법.28. The method of claim 27, wherein the TTI is one of 10, 20, 40, and 8 ms. 제27항에 있어서,28. The method of claim 27, 상기 부호화율은 1/3인 것을 특징으로 하는 이동통신시스템의 송신방법.Wherein the coding rate is 1/3. 제27항에 있어서,28. The method of claim 27, 상기 인터리빙된 심볼들에 보충비트를 삽입하는 과정을 더 포함하는 것을 특징으로 하는 이동통신시스템의 송신방법.And inserting supplementary bits into the interleaved symbols. &Lt; Desc / Clms Page number 19 &gt; 제27항에 있어서,28. The method of claim 27, 상기 라디오 프레임들에 보충비트를 삽입하는 과정을 더 포함하는 것을 특징으로 하는 이동통신시스템의 송신방법And inserting a supplementary bit into the radio frames. 이동통신 시스템의 송신장치에 있어서,A transmission apparatus of a mobile communication system, 미리 설정된 전송시간간격(TTI)에서 송신되는 정보비트 스트림을 수신하고, 수신된 각각의 정보비트를 부호화하여 정보심볼과 상기 정보심볼에 대응되는 적어도 하나의 패리티심볼을 생성하며, 상기 패리티심볼들의 수는 부호기의 부호화율에 따라 각 정보심볼들에 대응되는 상기 부호기와,And generating at least one parity symbol corresponding to the information symbol and the information symbol by encoding the information bit stream transmitted in a preset transmission time interval (TTI), the number of parity symbols The encoder corresponding to each information symbol according to the coding rate of the encoder, 상기 부호기로부터 상기 정보심볼들과 패리티심볼들을 수신하며, 상기 정보심볼들과 패리티심볼들을 인터리빙하고, 복수의 라디오 프레임들에 상기 인터리빙된 심볼들을 출력하며, 상기 라디오 프레임들은 미리 설정된 수의 심볼을 가지는 인터리버와,Receiving the information symbols and the parity symbols from the encoder, interleaving the information symbols and parity symbols, and outputting the interleaved symbols to a plurality of radio frames, wherein the radio frames have a predetermined number of symbols An interleaver, 수신되는 심볼들의 전송율을 정합하며, 전송율 정합기가 정보 심볼 구성요소를 가지고 상기 패리티심볼들의 전송율 정합을 위해 정보심볼들과 적어도 하나의 패리티 심볼 구성요소들의 전송율 정합을 하는 상기 전송율정합기와,A rate matcher for matching a rate of received symbols, a rate matcher having an information symbol component and performing rate matching of information symbols and at least one parity symbol component for rate matching of the parity symbols; 상기 라디오 프레임들을 수신하고, 상기 전송율 정합기에서의 구성요소에 대응하는 각 심볼들을 스위칭하여 각 라디오프레임들 내에서 심볼들을 역다중화하는역다중화기로 구성되는 상기 이동통신 시스템의 송신장치.And a demultiplexer for receiving the radio frames and demultiplexing the symbols in each radio frame by switching each symbol corresponding to a component in the rate matcher. 제37항에 있어서, 상기 다중화기가 상기 정보심볼들과 패리티 심볼들을 분리하기 위하여 스위치하는 상기 이동통신 시스템의 송신장치.38. The apparatus of claim 37, wherein the multiplexer switches to separate the information symbols and the parity symbols. 제37항에 있어서, 상기 정보심볼의 구성요소가 상기 정보심볼들의 부분을 반복하여 동작하는 상기 이동통신 시스템의 송신장치.38. The transmitting apparatus of claim 37, wherein a component of the information symbol repeatedly operates a portion of the information symbols. 제37항에 있어서, 상기 라디오 프레임들이 심볼 반복 패턴을 가지는 상기 이동통신 시스템의 송신장치.The apparatus of claim 37, wherein the radio frames have symbol repetition patterns. 제40항에 있어서, 상기 상기 심볼 반복 패턴이 전체 보정비트들의 수에 의해 결정되는 상기이동통신 시스템의 송신장치.41. The apparatus of claim 40, wherein the symbol repetition pattern is determined by a total number of correction bits. 제37항에 있어서, 상기 역다중화기에 동기되어 상기 전송율 정합기의 출력심볼을 동기적으로 다중화하는 다중화기를 더 구비하는 상기이동통신 시스템의 송신장치.40. The apparatus of claim 37, further comprising a multiplexer for synchronously synchronizing the output symbols of the rate matcher in synchronization with the demultiplexer. 제42항에 있어서,43. The method of claim 42, 초기 심볼과 반복 패턴을 기본으로 하여 상기 역다중화기와 다중화기의 스위칭을 제어하는 제어기를 더 구비하는 상기이동통신 시스템의 송신장치.And a controller for controlling the switching of the demultiplexer and the multiplexer on the basis of the initial symbol and the repeating pattern. 제43항에 있어서, 상기 제어기가 전체 보정비트들의 수를 기초로 하여 스위칭을 제어하는 상기이동통신 시스템의 송신장치.44. The transmission device of claim 43, wherein the controller controls switching based on the number of total correction bits. 제37항에 있어서,39. The method of claim 37, 상기 라디오 프레임이 10msec인 상기이동통신 시스템의 송신장치.And the radio frame is 10 msec. 제37항에 있어서, 상기 전송시간간격이 10, 20, 40 및 80msec인 상기이동통신 시스템의 송신장치.The transmission apparatus of claim 37, wherein the transmission time intervals are 10, 20, 40, and 80 msec. 제37항에 있어서, 상기 부호화율이 1/3인 상기이동통신 시스템의 송신장치.The transmission apparatus of claim 37, wherein the coding rate is 1/3. 제37항에 있어서, 상기 인터리버가 라디오 프레임들의 크기를 동일하게 하기 위하여 보정비트를 삽입하는 상기이동통신 시스템의 송신장치.The transmitting apparatus of claim 37, wherein the interleaver inserts a correction bit to equalize the sizes of radio frames. 제41항에 있어서, 각 라디오 프레임들의 초기 심볼들을 포함하는 심볼 반복패턴을 저장하는 메모리를 더 구비하는 상기이동통신 시스템의 송신장치.42. The apparatus of claim 41, further comprising a memory for storing a symbol repetition pattern including initial symbols of respective radio frames. 제37항에 있어서, 부호기가 터보 부호기인 상기이동통신 시스템의 송신장치.The transmitting apparatus of claim 37, wherein the encoder is a turbo encoder. 이동통신 시스템의 송신방법에 있어서,A transmission method of a mobile communication system, 미리 설정된 전송시간간격(TTI)에서 정보비트 스트림을 수신하는 과정과,Receiving an information bit stream at a preset transmission time interval (TTI) 상기 수신되는 각 정보비트를 부호화하여 정보심볼과 상기 정보심볼에 대응되는 적어도 하나의 패리티 심볼을 생성하는 과정과,Generating at least one parity symbol corresponding to the information symbol and the information symbol by encoding each received information bit; 상기 정보심볼들과 패리티 심볼들을 인터리빙하고, 복수의 라디오 프레임들에 상기 인터리빙된 심볼들을 출력하는 과정과,Interleaving the information symbols and parity symbols, and outputting the interleaved symbols to a plurality of radio frames; 정보심볼 구성요소를 가지는 전송율 정합기가 패리티 심볼들의 전송율 정합을 위해 상기 정보심볼들과 적어도 하나의 패리티 심볼 구성요소를 전송율 정합하며, 상기 전송율 정합기에서 대응되는 구성요소에 상기 라디오 프레임들 내에 상기 각 심볼들을 스위칭하여 상기 각 라디오 프레임들 내의 심볼들을 다중화하는 과정과,Wherein a rate matcher having an information symbol component is rate-matched with the information symbols and at least one parity symbol component to match the rate of parity symbols, Multiplexing symbols in the respective radio frames by switching symbols; 상기 다중화된 심볼들을 전송율 정합하는 과정으로 이루어져,And performing rate matching on the multiplexed symbols, 상기 각 라디오 프레임들에 할당된 반복패턴에 따라 상기 정보심볼들이 정보심볼 구성요소에 의해 스위치되고 상기 패리티 심볼들이 상기 패리티 심볼 구성요소에 의해 스위치되는 상기 이동통신 시스템의 송신방법.Wherein the information symbols are switched by an information symbol component according to a repetition pattern assigned to each of the radio frames and the parity symbols are switched by the parity symbol component. 제51항에 있어서, 상기 반복패턴이 전송시간간격에 의해 결정되는 상기 이동통신 시스템의 송신방법.52. The transmission method of claim 51, wherein the repetitive pattern is determined by a transmission time interval. 제52항에 있어서, 상기 반복패턴이 라디오 프레임의 인덱스에 의해 결정되는 것을 더 구비하는 상기 이동통신 시스템의 송신방법.53. The method of claim 52, wherein the repeated pattern is determined by an index of a radio frame. 제52항에 있어서, 상기 심볼 반복 패턴이 전체 보정비트들의 수에 결정되는 것을 더 구비하는 상기 이동통신 시스템의 송신방법.53. The method of claim 52, wherein the symbol repetition pattern is determined by a total number of correction bits. 제51항에 있어서, 상기 전송율 정합기에서 대응되는 구성요소를 스위칭시켜 역다중화하는 것에 다중화를 동기시켜 상기 전송율 정합 과정의 출력심볼들을 다중화하는 과정을 더 구비하는 상기 이동통신 시스템의 송신방법.The transmission method of claim 51, further comprising multiplexing output symbols of the rate matching process by synchronizing multiplexing to demultiplexing by switching corresponding components in the rate matcher. 제51항에 있어서, 라디오 프레임이 10ms인 것을 특징으로 하는 이동통신 시스템의 송신방법The transmission method of a mobile communication system according to claim 51, wherein the radio frame is 10 ms 제51항에 있어서,52. The method of claim 51, 상기 TTI는 10, 20, 40, 80ms 중 어느 하나인 것을 특징으로 하는 이동통신시스템의 송신방법.Wherein the TTI is any one of 10, 20, 40, and 80 ms. 제51항에 있어서,52. The method of claim 51, 상기 부호화율은 1/3인 것을 특징으로 하는 이동통신시스템의 송신방법.Wherein the coding rate is 1/3. 제51항에 있어서,52. The method of claim 51, 상기 동일한 크기의 라디오 프레임들을 만들기 위해 보충비트를 삽입하는 과정을 더 포함하는 것을 특징으로 하는 이동통신시스템의 송신방법.And inserting supplementary bits to create the radio frames of the same size. 제51항에 있어서,52. The method of claim 51, 상기 인터리빙된 심볼들에 보충비트를 삽입하는 과정을 더 포함하는 것을 특징으로 하는 이동통신시스템의 송신방법.And inserting supplementary bits into the interleaved symbols. &Lt; Desc / Clms Page number 19 &gt;
KR1020000039158A 1999-07-08 2000-07-08 Apparatus and method for controlling demultiplexer and multiplexer for a rate matching in wireless telecommunication system KR100334770B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020000039158A KR100334770B1 (en) 1999-07-08 2000-07-08 Apparatus and method for controlling demultiplexer and multiplexer for a rate matching in wireless telecommunication system

Applications Claiming Priority (7)

Application Number Priority Date Filing Date Title
KR1019990027407 1999-07-08
KR19990027407 1999-07-08
KR1019990030095 1999-07-23
KR19990030095 1999-07-23
KR1019990037496 1999-08-30
KR19990037496 1999-08-30
KR1020000039158A KR100334770B1 (en) 1999-07-08 2000-07-08 Apparatus and method for controlling demultiplexer and multiplexer for a rate matching in wireless telecommunication system

Publications (2)

Publication Number Publication Date
KR20010015255A KR20010015255A (en) 2001-02-26
KR100334770B1 true KR100334770B1 (en) 2002-05-03

Family

ID=27483379

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000039158A KR100334770B1 (en) 1999-07-08 2000-07-08 Apparatus and method for controlling demultiplexer and multiplexer for a rate matching in wireless telecommunication system

Country Status (1)

Country Link
KR (1) KR100334770B1 (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100434264B1 (en) * 1999-09-21 2004-06-04 엘지전자 주식회사 parameter determinating Method for downlink rate matching
KR100407937B1 (en) * 1999-10-07 2003-12-01 엘지전자 주식회사 parameter determinating Method for downlink rate matching
KR100377626B1 (en) * 2001-05-16 2003-03-26 엘지전자 주식회사 Method for assigning function block and slot to emboding DEMUX/MUX in in mobile system

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11136219A (en) * 1997-10-30 1999-05-21 Nec Eng Ltd Data coder
KR20000005958A (en) * 1998-06-05 2000-01-25 윤종용 Channel coding device and method for rate matching
JP2000092025A (en) * 1998-08-21 2000-03-31 Lucent Technol Inc Cdma system
KR20000044240A (en) * 1998-12-30 2000-07-15 박태진 Multiplexing transfer circuit
KR20000041525A (en) * 1998-12-22 2000-07-15 정규석 Transmitter using turbo encoder not-requiring rate matching in code division multiple access (cdma) system

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11136219A (en) * 1997-10-30 1999-05-21 Nec Eng Ltd Data coder
KR20000005958A (en) * 1998-06-05 2000-01-25 윤종용 Channel coding device and method for rate matching
JP2000092025A (en) * 1998-08-21 2000-03-31 Lucent Technol Inc Cdma system
KR20000041525A (en) * 1998-12-22 2000-07-15 정규석 Transmitter using turbo encoder not-requiring rate matching in code division multiple access (cdma) system
KR20000044240A (en) * 1998-12-30 2000-07-15 박태진 Multiplexing transfer circuit

Also Published As

Publication number Publication date
KR20010015255A (en) 2001-02-26

Similar Documents

Publication Publication Date Title
JP3899088B2 (en) Demultiplexer and multiplexer control apparatus and method for rate matching in a mobile communication system
EP2264925B1 (en) Error-correcting encoding apparatus
US20090122764A1 (en) Physical layer processing for a wireless communication system using code division multiple access
EP1195911B1 (en) Apparatus and method for generating and decoding (n,3) codes and (n,4) codes using simplex codes
KR100334770B1 (en) Apparatus and method for controlling demultiplexer and multiplexer for a rate matching in wireless telecommunication system
KR20050054405A (en) Rate matching method and apparatus for multiplexing channels with different transmission time intervals in communication systems
US7949062B2 (en) Encoding system using a non-binary turbo code and an encoding method thereof
RU2201651C2 (en) Method and device for controlling demultiplexer and multiplexer used for speed coordination in mobile communication system
ZA200101935B (en) Apparatus and method for controlling a demultiplexer and a multiplexer used for rate matching in a mobile communication system.
KR100351146B1 (en) Concatenated convolutional coder and decoder for international mobile telecommunication system
KR20070021236A (en) Data stream recovery

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120329

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20130328

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20160330

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20170330

Year of fee payment: 16

LAPS Lapse due to unpaid annual fee