KR100332301B1 - a varactor diode and manufacturing method thereof - Google Patents
a varactor diode and manufacturing method thereof Download PDFInfo
- Publication number
- KR100332301B1 KR100332301B1 KR1020000046652A KR20000046652A KR100332301B1 KR 100332301 B1 KR100332301 B1 KR 100332301B1 KR 1020000046652 A KR1020000046652 A KR 1020000046652A KR 20000046652 A KR20000046652 A KR 20000046652A KR 100332301 B1 KR100332301 B1 KR 100332301B1
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- substrate
- wafer
- metal layer
- photoresist
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title abstract description 27
- 229910052751 metal Inorganic materials 0.000 claims abstract description 39
- 239000002184 metal Substances 0.000 claims abstract description 39
- 239000000758 substrate Substances 0.000 claims abstract description 33
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 18
- 229910052814 silicon oxide Inorganic materials 0.000 claims abstract description 16
- 239000012535 impurity Substances 0.000 claims abstract description 14
- 229920002120 photoresistant polymer Polymers 0.000 claims description 38
- 238000000034 method Methods 0.000 claims description 16
- 238000000151 deposition Methods 0.000 claims description 13
- 238000005530 etching Methods 0.000 claims description 8
- 238000010438 heat treatment Methods 0.000 description 5
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000007788 liquid Substances 0.000 description 2
- 230000000873 masking effect Effects 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 238000000927 vapour-phase epitaxy Methods 0.000 description 2
- 238000010276 construction Methods 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
- 230000008016 vaporization Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/92—Capacitors having potential barriers
- H01L29/93—Variable capacitance diodes, e.g. varactors
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/20—Exposure; Apparatus therefor
- G03F7/2002—Exposure; Apparatus therefor with visible light or UV light, through an original having an opaque pattern on a transparent support, e.g. film printing, projection printing; by reflection of visible or UV light from an original such as a printed image
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
- H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
- H01L21/0274—Photolithographic processes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/8611—Planar PN junction diodes
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
n+ 기판(1)과, 상기한 n+ 기판(1)의 위에 기상증착되어 있는 n 레이어(2)와, 상기한 n 레이어(2)의 위에 성장되어 있는 실리콘산화물(3)과, 상기한 n 레이어(2)상에 불순물을 도핑함으로써 형성되어 있는 p 레이어(5)와, 상기한 p 레이어(5)상에 증착되어 있는 금속층(6)으로 이루어지는 구조에 있어서, 상기한 금속층(6)의 평면적이 9,000~11,000 ㎛2또는 40,000~45,000 ㎛2또는 60,000~70,000㎛2으로 형성되는 구조로 이루어지며, 동일한 제조공법과 제조환경속에서 전극의 면적을 이용하여 정전용량을 제어함으로써 서로 비슷한 기울기를 가지면서 역바이오스 전압 25V에서 0.6pF, 2.4pF, 3.6pF의 3개의 서로 다른 정전용량을 가지는 배랙터 다이오드 및 그의 제조방법을 제공한다.The n + substrate 1, the n layer 2 vapor-deposited on the n + substrate 1 described above, the silicon oxide 3 grown on the n layer 2 described above, and the n layer described above. In the structure consisting of the p layer 5 formed by doping an impurity on (2), and the metal layer 6 deposited on the said p layer 5, the planar area of the said metal layer 6 is 9,000 ~ 11,000 ㎛ 2 or 40,000 ~ 45,000 ㎛ 2 or made of a structure formed of ~ 60,000 70,000㎛ 2, while having a similar inclination to each other by controlling the capacitance by the area of the electrode in the same manufacturing method and the manufacturing environment, A varactor diode having three different capacitances of 0.6 pF, 2.4 pF, and 3.6 pF at a reverse bios voltage of 25 V, and a method of manufacturing the same are provided.
Description
이 발명은 배랙터 다이오드 및 그의 제조방법에 관한 것으로서, 더욱 상세하게 말하자면 동일한 제조공법과 제조환경속에서 전극의 면적을 이용하여 정전용량을 제어함으로써 서로 비슷한 기울기를 가지면서 역바이오스 전압 25V에서 0.6pF,2.4pF, 3.6pF의 3개의 서로 다른 정전용량을 가지는 배랙터 다이오드 및 그의 제조방법에 관한 것이다.The present invention relates to a varactor diode and a method for manufacturing the same. More specifically, in the same manufacturing method and manufacturing environment, by controlling the capacitance by using the area of the electrode and having a similar slope with each other at a reverse bias voltage of 25V 0.6pF A varactor diode having three different capacitances of 2.4 pF and 3.6 pF, and a method of manufacturing the same.
일반적으로 PN 접합 다이오드에 역방향 전압을 걸면 전자와 정공은 각기 접합부에서 멀어지게 되면서 공핍층(depletion layer)이 발생되며, 이 공핍층을 경계로 콘덴서가 형성되는데, 역전압을 올리게 되면 상기한 공핍층이 확장되면서 정전용량이 줄어들게 된다. 따라서 PN 접합 다이오드는 역전압에 따라 정전용량이 증감하는 콘덴서로서 작용하게 되는데, 이러한 목적으로 만들어진 다이오드가 배랙터 다이오드(varactor diode)이다. 상기한 배랙터 다이오드는 전자 동조 튜너, 즉 통신용 FM 튜너, 통신용 AM 튜너, 텔레비젼 UHF 튜너 등에 사용될 수 있는데, 배랙터 다이오드를 사용한 튜너는 기계적 동조식 튜너와 비교해서 소형, 박형, 경량화가 가능하기 때문에 현재 텔레비젼, 라디오 등의 민생기기를 비롯하여 통신기기등 넓은 분야에서 상기한 배랙터 다이오드가 다량 사용되고 있다.In general, when a reverse voltage is applied to a PN junction diode, electrons and holes are separated from each other, and a depletion layer is generated. A capacitor is formed around the depletion layer. As this expands, the capacitance decreases. Therefore, the PN junction diode acts as a capacitor in which capacitance increases and decreases with reverse voltage. A diode made for this purpose is a varactor diode. The varactor diode can be used for an electronic tuning tuner, that is, a communication FM tuner, a communication AM tuner, and a television UHF tuner. Currently, the varactor diodes described above are used in a wide range of fields such as TVs and radios, as well as communication devices.
상기한 배랙터 다이오드의 제조공정을 도 1의 (a)~(i)를 참조하여 제조공정순으로 설명하면 다음과 같다.Referring to the manufacturing process of the varactor diode described above with reference to Figure 1 (a) ~ (i) as follows.
(a) n+ 기판(substrate) (1)을 준비한다.(a) An n + substrate (1) is prepared.
(b) 상기한 n+ 기판(1)의 위에 n 레이어(2)를 기상증착(VPE, Vapor Phase Epitaxy) 방법으로 형성한다.(b) An n layer 2 is formed on the n + substrate 1 by vapor phase epitaxy (VPE).
(c) 상기한 n 레이어(2)의 위에 1500Å정도의 실리콘산화물(silicon dioxide) (3)을 웨이퍼(wafer)의 위에 기른다.(c) About 1500 ns of silicon dioxide 3 is grown on the wafer on the n layer 2 described above.
(d) 포토레지스트(photoresist) (4)의 마스킹 액체를 웨이퍼 위에 몇 방울떨어뜨리고 3000rpm의 속도로 웨이퍼를 회전시킴으로써 3㎛ 정도의 두께로 균일하게 도포한다.(d) The masking liquid of the photoresist (4) is dropped evenly onto the wafer and uniformly applied to a thickness of about 3 탆 by rotating the wafer at a speed of 3000 rpm.
(e) 포토레지스트(4)를 굳게 하기 위해서 웨이퍼를 약간 가열한 뒤에, 포토레지스트(4)가 굳게 되면 마스크를 통해서 UV(Ultra Violet)에 웨이퍼를 노출시킨다. 이와 같이 UV에 노출된 포토레지스트(4)는 현상(develop) 용액에 의해서 현상되어지고, 남은 포토레지스트(4)는 다시 가열되어진다.(e) The wafer is slightly heated in order to harden the photoresist 4, and when the photoresist 4 is hardened, the wafer is exposed to UV (Ultra Violet) through the mask. The photoresist 4 exposed to UV in this way is developed by a developer solution, and the remaining photoresist 4 is heated again.
(f) 남은 포토레지스트(4)를 완전히 제거한다.(f) The remaining photoresist 4 is completely removed.
(g) n 레이어(2)에 보론(Boron)을 도핑함으로써 p 레이어(5)를 형성한다.(g) The p layer 5 is formed by doping boron to the n layer 2.
(h) 전극을 형성하기 위해 웨이퍼의 표면에 알루미늄과 같은 금속층(6)을 1500Å 정도로 증착시킨다.(h) A metal layer 6 such as aluminum is deposited on the surface of the wafer at about 1500 kPa to form the electrode.
(i) 금속층(6)을 식각하여 전극이 형성되도록 함으로써 배랙터 다이오드가 완성되도록 한다.(i) The varactor diode is completed by etching the metal layer 6 to form an electrode.
상기한 배랙터 다이오드는 가변용량 다이오드(variable capacitancce diode)라고도 하며, 배리캡 다이오드(varicap diode)라고도 불리우는데, 역바이어스(reverse bias)에 의한 PN 접합 용량의 변화를 이용하는 것으로서, 도 2에 도시되어 있는 바와 같이 역바이어스 전압에 따라 정전용량(capacity)이 변화하는 특성을 갖는다.The varactor diode is also referred to as a variable capacitancce diode and is also referred to as a varicap diode, which uses a change in the PN junction capacitance due to reverse bias, as shown in FIG. 2. As can be seen, the capacitance changes in accordance with the reverse bias voltage.
일반적으로 전자 동조 튜너에서는, 역바이어스 전압 25V에서 0.6pF, 2.4pF, 3.6pF의 3개의 서로 다른 정전용량을 갖는 배랙터 다이오드를 필요로 하게 되는데, 상기한 3개의 서로 다른 정전용량을 갖는 배랙터 다이오드는 도 2에 도시되어 있는바와 같이 서로 비슷한 기울기(정전용량/역바이어스전압)를 갖는 제품이 1세트가 되어야만 하는 제한이 있다.In general, an electronically tuned tuner requires a varactor diode with three different capacitances of 0.6pF, 2.4pF, and 3.6pF at a reverse bias voltage of 25V. As shown in Fig. 2, the diode has a limitation in that one set of products having similar slopes (capacitance / reverse bias voltage) must be used.
그러나, 종래의 배랙터 다이오드는 각 제조회사의 제조공법이나 제조환경이 서로 각각 다르기 때문에, 서로 비슷한 기울기를 가지면서 역바이어스 전압 25V에서 0.6pF, 2.4pF, 3.6pF의 3개의 서로 다른 정전용량을 갖는 배랙터 다이오드 세트를 구하기가 매우 어려운 문제점이 있다.However, since the conventional varactor diodes have different manufacturing methods or manufacturing environments, the three varieties of capacitances of 0.6 pF, 2.4 pF, and 3.6 pF at a reverse bias voltage of 25 V have similar slopes. There is a problem that it is very difficult to obtain a varactor diode set.
이 발명의 목적은 이와 같은 실정을 감안하여 상기한 종래의 문제점을 해결하기 위한 것으로서, 동일한 제조공법과 제조환경속에서 전극의 면적을 이용하여 정전용량을 제어함으로써 서로 비슷한 기울기를 가지면서 역바이오스 전압 25V에서 0.6pF, 2.4pF, 3.6pF의 3개의 서로 다른 정전용량을 가질 수 있는 배랙터 다이오드 및 그의 제조방법을 제공하는 데 있다.The object of the present invention is to solve the above-mentioned problems in view of the above situation, and has a similar slope with each other by controlling the capacitance using the area of the electrode in the same manufacturing method and manufacturing environment. To provide a varactor diode having a three different capacitance of 0.6pF, 2.4pF, 3.6pF at 25V and a method of manufacturing the same.
도 1의 (a)~(i)는 일반적인 배랙터 다이오드의 제조공정 순서도이다.(A)-(i) is a flowchart of the manufacturing process of a general varactor diode.
도 2는 일반적인 배랙터 다이오드의 역바이어스전압 대 정전용량의 상관관계를 나타낸 그래프이다.2 is a graph showing a correlation between reverse bias voltage and capacitance of a typical varactor diode.
도 3은 이 발명의 실시예에 따른 배랙터 다이오드의 구조를 나타낸 도면이다.3 is a view showing the structure of a varactor diode according to an embodiment of the present invention.
* 도면의 주요 부분에 대한 부호의 설명 *Explanation of symbols on the main parts of the drawings
1 : n+ 기판 2 : n 레이어1: n + substrate 2: n layer
3 : 실리콘 산화물 4 : 포토 레지스트3: silicon oxide 4: photoresist
5 : p 레이어 6 : 금속층5: p layer 6: metal layer
상기한 목적을 달성하기 위한 수단으로서 이 발명의 구성은, n+ 기판과, 상기한 n+ 기판의 위에 기상증착되어 있는 n 레이어와, 상기한 n 레이어의 위에 성장되어 있는 실리콘산화물과, 상기한 n 레이어상에 불순물을 도핑함으로써 형성되어 있는 p 레이어와, 상기한 p 레이어상에 증착되어 있는 금속층으로 이루어지는 구조에 있어서, 상기한 금속층의 평면적이 9,000~11,000 ㎛2으로 형성됨으로써 역바이어스전압 25V에서 0.6pF의 정전용량을 갖는 구조로 이루어진다.As a means for achieving the above object, the constitution of the present invention includes an n + substrate, an n layer vapor-deposited on the n + substrate, a silicon oxide grown on the n layer, and the n layer. In a structure consisting of a p layer formed by doping an impurity on the metal layer and a metal layer deposited on the p layer, the planar area of the metal layer is formed at 9,000 to 11,000 μm 2 so that 0.6 pF at a reverse bias voltage of 25 V is obtained. It has a structure having a capacitance of.
상기한 목적을 달성하기 위한 수단으로서 이 발명의 다른 구성은, n+ 기판과, 상기한 n+ 기판의 위에 기상증착되어 있는 n 레이어와, 상기한 n 레이어의 위에 성장되어 있는 실리콘산화물과, 상기한 n 레이어상에 불순물을 도핑함으로써 형성되어 있는 p 레이어와, 상기한 p 레이어상에 증착되어 있는 금속층으로 이루어지는 구조에 있어서, 상기한 금속층의 평면적이 40,000~45,000 ㎛2으로 형성됨으로써 역바이어스전압 25V에서 2.4pF의 정전용량을 갖는 구조로 이루어진다.As a means for achieving the above object, another configuration of the present invention includes an n + substrate, an n layer vapor-deposited on the n + substrate, a silicon oxide grown on the n layer, and n described above. In a structure consisting of a p layer formed by doping an impurity on a layer and a metal layer deposited on the p layer, the planar area of the metal layer is formed to be 40,000 to 45,000 μm 2 so that the reverse bias voltage is 2.4 at a reverse bias voltage of 25V. It has a structure having a capacitance of pF.
상기한 목적을 달성하기 위한 수단으로서 이 발명의 또다른 구성은, n+ 기판과, 상기한 n+ 기판의 위에 기상증착되어 있는 n 레이어와, 상기한 n 레이어의 위에 성장되어 있는 실리콘산화물과, 상기한 n 레이어상에 불순물을 도핑함으로써 형성되어 있는 p 레이어와, 상기한 p 레이어상에 증착되어 있는 금속층으로 이루어지는 구조에 있어서, 상기한 금속층의 평면적이 60,000~70,000㎛2으로 형성됨으로써 역바이어스전압 25V에서 3.6pF의 정전용량을 갖는 구조로 이루어진다.As a means for achieving the above object, another configuration of the present invention includes an n + substrate, an n layer vapor-deposited on the n + substrate, a silicon oxide grown on the n layer, In a structure consisting of a p layer formed by doping an impurity on an n layer and a metal layer deposited on the p layer, the planar area of the metal layer is formed to be 60,000 to 70,000 μm 2 , so that a reverse bias voltage of 25 V is obtained. It has a structure having a capacitance of 3.6 pF.
상기한 목적을 달성하기 위한 수단으로서 이 발명의 제조방법의 구성은, n+ 기판을 준비하는 공정과, 상기한 n+ 기판의 위에 n 레이어를 기상증착하는 공정과, 상기한 n 레이어의 위에 실리콘산화물을 성장시키는 공정과, 포토레지스트를 웨이퍼 위에 일정한 두께로 균일하게 도포하는 공정과, 웨이퍼를 약간 가열하여 포토레지스트가 굳게 되면 마스크를 통해서 UV에 웨이퍼를 노출시키고 이와 같이 UV에 노출된 포토레지스트를 현상 용액에 의해서 현상하는 공정과, 남은 포토레지스트를 완전히 제거하는 공정과, n 레이어(2)에 불순물을 도핑함으로써 p 레이어를 형성하는 공정과, 전극을 형성하기 위해 웨이퍼의 표면에 금속층을 증착시키는 공정과,금속층을 식각하여 전극이 형성되도록 하는 공정으로 이루어지는 제조방법에 있어서, 상기한 금속층의 평면적을 9,000~11,000 ㎛2으로 형성함으로써 역바이어스전압 25V에서 0.6pF의 정전용량을 갖도록 하는 공정을 포함하여 이루어진다.As a means for achieving the above object, the construction of the manufacturing method of the present invention comprises the steps of preparing an n + substrate, vapor deposition of n layers on the n + substrate, and silicon oxide on the n layer. A process of growing, a process of uniformly applying photoresist on a wafer to a certain thickness, and heating the wafer slightly to harden the photoresist, exposing the wafer to UV through a mask and developing the photoresist exposed to UV as described above. A process of developing by a process, a process of completely removing the remaining photoresist, a process of forming a p layer by doping an n layer 2 with impurities, a process of depositing a metal layer on the surface of a wafer to form an electrode, and In the manufacturing method comprising the step of etching the metal layer to form an electrode, wherein the metal layer By forming the area with 9,000 ~ 11,000 ㎛ 2 comprises a step to have a capacitance of 0.6pF in the reverse bias voltage is 25V.
상기한 목적을 달성하기 위한 수단으로서 이 발명의 제조방법의 다른 구성은, n+ 기판을 준비하는 공정과, 상기한 n+ 기판의 위에 n 레이어를 기상증착하는 공정과, 상기한 n 레이어의 위에 실리콘산화물을 성장시키는 공정과, 포토레지스트를 웨이퍼 위에 일정한 두께로 균일하게 도포하는 공정과, 웨이퍼를 약간 가열하여 포토레지스트가 굳게 되면 마스크를 통해서 UV에 웨이퍼를 노출시키고 이와 같이 UV에 노출된 포토레지스트를 현상 용액에 의해서 현상하는 공정과, 남은 포토레지스트를 완전히 제거하는 공정과, n 레이어(2)에 불순물을 도핑함으로써 p 레이어를 형성하는 공정과, 전극을 형성하기 위해 웨이퍼의 표면에 금속층을 증착시키는 공정과, 금속층을 식각하여 전극이 형성되도록 하는 공정으로 이루어지는 제조방법에 있어서, 상기한 금속층의 평면적을 40,000~45,000 ㎛2으로 형성함으로써 역바이어스전압 25V에서 2.4pF의 정전용량을 갖도록 하는 공정을 포함하여 이루어진다.As a means for achieving the above object, another configuration of the manufacturing method of the present invention includes the steps of preparing an n + substrate, vapor depositing an n layer on the n + substrate, and silicon oxide on the n layer. Process of growing photoresist, uniformly applying photoresist to a certain thickness on the wafer, and heating the wafer slightly to harden the photoresist, exposing the wafer to UV through a mask and developing the photoresist exposed to UV. Developing with a solution, removing the remaining photoresist completely, forming a p layer by doping impurities into the n layer 2, and depositing a metal layer on the surface of the wafer to form electrodes. And forming a electrode by etching the metal layer. By forming the planar to 40,000 ~ 45,000 ㎛ 2 comprises a step to have a capacitance of 2.4pF in the reverse bias voltage is 25V.
상기한 목적을 달성하기 위한 수단으로서 이 발명의 제조방법의 또다른 구성은, n+ 기판을 준비하는 공정과, 상기한 n+ 기판의 위에 n 레이어를 기상증착하는 공정과, 상기한 n 레이어의 위에 실리콘산화물을 성장시키는 공정과, 포토레지스트를 웨이퍼 위에 일정한 두께로 균일하게 도포하는 공정과, 웨이퍼를 약간 가열하여 포토레지스트가 굳게 되면 마스크를 통해서 UV에 웨이퍼를 노출시키고 이와 같이 UV에 노출된 포토레지스트를 현상 용액에 의해서 현상하는 공정과, 남은 포토레지스트를 완전히 제거하는 공정과, n 레이어(2)에 불순물을 도핑함으로써 p 레이어를 형성하는 공정과, 전극을 형성하기 위해 웨이퍼의 표면에 금속층을 증착시키는 공정과, 금속층을 식각하여 전극이 형성되도록 하는 공정으로 이루어지는 제조방법에 있어서, 상기한 금속층의 평면적을 60,000~70,000 ㎛2으로 형성함으로써 역바이어스전압 25V에서 3.6pF의 정전용량을 갖도록 하는 공정을 포함하여 이루어진다.As a means for achieving the above object, another configuration of the manufacturing method of the present invention comprises the steps of preparing an n + substrate, vapor depositing an n layer on the n + substrate, and silicon on the n layer. A process of growing an oxide, a process of uniformly applying a photoresist on a wafer to a certain thickness, and heating the wafer slightly to harden the photoresist, exposing the wafer to UV through a mask and thus applying the photoresist exposed to UV Developing with a developing solution, removing the remaining photoresist completely, forming a p layer by doping impurities into the n layer 2, and depositing a metal layer on the surface of the wafer to form electrodes. In the manufacturing method comprising the step of etching the metal layer to form an electrode, wherein the gold By forming a flat layer of a 60,000 ~ 70,000 ㎛ 2 comprises a step to have a capacitance of 3.6pF in the reverse bias voltage is 25V.
이하, 이 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 이 발명을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 이 발명의 가장 바람직한 실시예를 첨부된 도면을 참조로 하여 상세히 설명하기로 한다.DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Hereinafter, the present invention will be described in detail with reference to the accompanying drawings in order to describe in detail enough to enable those skilled in the art to easily carry out the present invention. .
참고로, 여기에서 개시되는 실시예는 여러가지 실시가능한 예중에서 당업자의 이해를 돕기 위하여 가장 바람직한 예를 선정하여 제시한 것일 뿐, 이 발명의 기술적 사상이 반드시 이 실시예에만 의해서 한정되거나 제한되는 것은 아니다.For reference, the embodiments disclosed herein are only presented by selecting the most preferred examples to help those skilled in the art from the various possible examples, the technical spirit of the present invention is not necessarily limited or limited only by this embodiment. .
이 발명의 실시예에 따른 배랙터 다이오드의 구성은, 도 3에 도시되어 있는 바와 같이, n+ 기판(1)과, 상기한 n+ 기판(1)의 위에 기상증착되어 있는 n 레이어(2)와, 상기한 n 레이어(2)의 위에 성장되어 있는 실리콘산화물(3)과, 상기한 n 레이어(2)상에 불순물을 도핑함으로써 형성되어 있는 p 레이어(5)와, 상기한 p 레이어(5)상에 증착되어 있는 금속층(6)으로 이루어지는 구조에 있어서, 상기한 금속층(6)의 평면적이 9,000~11,000 ㎛2또는 40,000~45,000 ㎛2또는 60,000~70,000㎛2으로 형성되는 구조로 이루어진다.As shown in FIG. 3, the structure of the varactor diode according to the embodiment of the present invention includes an n + substrate 1, an n layer 2 vapor-deposited on the n + substrate 1, and The silicon oxide 3 grown on the n layer 2, the p layer 5 formed by doping impurities on the n layer 2, and the p layer 5 on the p layer 5 in the structure is made of a metal layer 6 deposited on, composed of a flat of the above-described metal layer 6 is 9,000 ~ 11,000 ㎛ 2 or 40,000 ~ 45,000 ㎛ 2 or 60,000 ~ structure formed of 70,000㎛ 2.
이 발명의 실시예에 따른 배랙터 다이오드의 제조방법의 구성은, (a) n+ 기판(1)을 준비하는 공정과, (b) 상기한 n+ 기판(1)의 위에 n 레이어(2)를 기상증착하여 형성하는 공정과, 상기한 n 레이어(2)의 위에 실리콘산화물(3)을 웨이퍼의 위에 성장시키는 공정과, (d) 포토레지스트(4)의 마스킹 액체를 웨이퍼 위에 몇 방울 떨어뜨리고 웨이퍼를 회전시킴으로써 일정한 두께로 균일하게 도포하는 공정과, (e) 포토레지스트(4)를 굳게 하기 위해서 웨이퍼를 약간 가열한 뒤에, 포토레지스트(4)가 굳게 되면 마스크를 통해서 UV에 웨이퍼를 노출시키고 이와 같이 UV에 노출된 포토레지스트(4)를 현상 용액에 의해서 현상하고, 남은 포토레지스트(4)를 다시 가열하는 공정과, 남은 포토레지스트(4)를 완전히 제거하는 공정과, (g) n 레이어(2)에 보론을 도핑함으로써 p 레이어(5)를 형성하는 공정과, (h) 전극을 형성하기 위해 웨이퍼의 표면에 알루미늄과 같은 금속층(6)을 증착시키는 공정과, (i) 금속층(6)을 식각하여 전극이 형성되도록 하는 공정으로 이루어지는 제조방법에 있어서, 상기한 금속층(6)의 평면적이 9,000~11,000 ㎛2또는 40,000~45,000 ㎛2또는 60,000~70,000㎛2으로 형성되도록 하는 공정을 포함하여 이루어진다.The structure of the method for manufacturing a varactor diode according to an embodiment of the present invention includes (a) preparing an n + substrate 1, and (b) vaporizing an n layer 2 on the n + substrate 1 described above. A process of depositing and forming a silicon oxide, growing silicon oxide 3 on the wafer on the n-layer 2, (d) dropping a few drops of masking liquid of the photoresist 4 onto the wafer, By applying a uniform thickness to a uniform thickness by rotating, and (e) heating the wafer slightly to harden the photoresist 4, and then hardening the photoresist 4, exposing the wafer to UV through a mask and thus Developing the photoresist 4 exposed to UV with a developing solution, heating the remaining photoresist 4 again, completely removing the remaining photoresist 4, (g) n layer (2) P layer (5) by doping boron Forming (h) a step of depositing a metal layer (6) such as aluminum on the surface of the wafer to form an electrode, and (i) etching the metal layer (6) to form an electrode. in, comprise a step of two-dimensionally such that the above-described metal layer 6 is formed of 9,000 ~ 11,000 ㎛ 2 or 40,000 ~ 45,000 ㎛ 2 or 60,000 ~ 70,000㎛ 2.
상기한 구성에 의한, 이 발명의 실시예에 따른 배랙터 다이오드 및 그의 제조방법의 작용은 다음과 같다.With the above configuration, the action of the varactor diode and its manufacturing method according to the embodiment of the present invention is as follows.
정전용량에 관한 수식은 C=Ks εoA / d 이다.The formula for capacitance is C = Ks ε o A / d.
여기서, Ks εo는 진공상태에서의 실리콘 유전율이고, A는 접합면적이며, d는 공핍층폭을 나타낸다.Where Ks ε o is the silicon dielectric constant in vacuum, A is the junction area, and d is the depletion layer width.
상기한 수식을 살펴보면, 수식의 결정인자중에서 전극의 접합면적(A)을 조정하게 되면 정전용량(C)을 조정할 수가 있음을 알 수가 있다.Looking at the above equation, it can be seen that the capacitance C can be adjusted by adjusting the junction area A of the electrode among the determinants of the equation.
본 발명은 도 1 (a)~(i)에 도시되어 있는 일반적인 제조공정을 이용하면서 상기한 전극의 면적(A)이 16,700㎛2이 되면 역바이어스전압 25V에서 1pF의 정전용량(C)이 형성도록 주변상수를 결정하게 된다.In the present invention, when the area A of the electrode reaches 16,700 µm 2 using the general manufacturing process shown in FIGS. 1A to 1I, a capacitance C of 1 pF is formed at a reverse bias voltage of 25V. The peripheral constants are determined.
이어서, 전극의 면적(A)이 9,000~11,000 ㎛2이 되도록 함으로써 역바이어스전압 25V에서 0.6pF의 정전용량을 갖는 배랙터 다이오드를 형성한다.Next, a varactor diode having a capacitance of 0.6 pF at a reverse bias voltage of 25 V is formed by making the area A of the electrode be 9,000 to 11,000 μm 2 .
또한, 전극의 면적(A)이 40,000~45,000 ㎛2이 되도록 함으로써 역바이어스전압 25V에서 2.4pF의 정전용량을 갖는 배랙터 다이오드를 형성한다.In addition, by making the area A of the electrode 40,000 to 45,000 μm 2 , a varactor diode having a capacitance of 2.4 pF at a reverse bias voltage of 25 V is formed.
또한, 전극의 면적(A)이 60,000~70,000 ㎛2이 되도록 함으로써 역바이어스전압 25V에서 3.6pF의 정전용량을 갖는 배랙터 다이오드를 형성한다.Further, by making the area A of the electrode 60,000 to 70,000 µm 2 , a varactor diode having a capacitance of 3.6 pF at a reverse bias voltage of 25V is formed.
이상의 설명에서와 같이 이 발명의 실시예에서, 동일한 제조공법과 제조환경속에서 전극의 면적을 이용하여 정전용량을 제어함으로써 서로 비슷한 기울기를 가지면서 역바이오스 전압 25V에서 0.6pF, 2.4pF, 3.6pF의 3개의 서로 다른 정전용량을 갖는 효과를 가진 배랙터 다이오드 및 그의 제조방법을 제공할 수가 있다. 이 발명의 이와 같은 효과는 반도체 소자 제조분야에서 이 발명의 기술적 사상의 범위를 벗어나지 않는 범위내에서 다양하게 응용되어 이용될 수가 있다.As described above, in the embodiment of the present invention, 0.6pF, 2.4pF, 3.6pF at 25V reverse voltage with similar slopes by controlling the capacitance using the area of the electrode in the same manufacturing method and manufacturing environment. It is possible to provide a varactor diode having an effect of having three different capacitances of and a method of manufacturing the same. Such effects of the present invention can be used in various applications within the scope of the technical idea of the present invention in the field of semiconductor device manufacturing.
Claims (6)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020000046652A KR100332301B1 (en) | 2000-08-11 | 2000-08-11 | a varactor diode and manufacturing method thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020000046652A KR100332301B1 (en) | 2000-08-11 | 2000-08-11 | a varactor diode and manufacturing method thereof |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20020013181A KR20020013181A (en) | 2002-02-20 |
| KR100332301B1 true KR100332301B1 (en) | 2002-04-12 |
Family
ID=19682864
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020000046652A KR100332301B1 (en) | 2000-08-11 | 2000-08-11 | a varactor diode and manufacturing method thereof |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100332301B1 (en) |
-
2000
- 2000-08-11 KR KR1020000046652A patent/KR100332301B1/en not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR20020013181A (en) | 2002-02-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9917081B2 (en) | Semiconductor device including finFET and fin varactor | |
| US5854117A (en) | Method of manufacturing a varicap diode, a varicap diode, a receiver device, and a TV receiver set | |
| US5096849A (en) | Process for positioning a mask within a concave semiconductor structure | |
| US4981809A (en) | Method of forming a mask pattern for the production of transistor | |
| US10636917B2 (en) | Quantum capacitance graphene varactors and fabrication methods | |
| EP0608376A1 (en) | Voltage variable capacitor | |
| US5670401A (en) | Method for fabricating a deep submicron mosfet device using an in-situ polymer spacer to decrease device channel length | |
| US5688706A (en) | Method for fabricating a MOSFET device, with local channel doping, self aligned to a selectively deposited tungsten gate | |
| KR100332301B1 (en) | a varactor diode and manufacturing method thereof | |
| US4481041A (en) | Method for producing Schottky diodes | |
| US5716859A (en) | Method of fabricating a silicon BJT | |
| US8263453B2 (en) | Method for forming semiconductor devices with active silicon height variation | |
| US20090161291A1 (en) | Capacitor for Semiconductor Device and Method of Manufacturing the Same | |
| US4868134A (en) | Method of making a variable-capacitance diode device | |
| US20020197836A1 (en) | Method of forming variable oxide thicknesses across semiconductor chips | |
| US5811339A (en) | Method of fabricating deep submicron MOSFET with narrow gate length using thermal oxidation of polysilicon | |
| US6078077A (en) | Power device | |
| US3519897A (en) | Semiconductor surface inversion protection | |
| US3975220A (en) | Diffusion control for controlling parasitic capacitor effects in single FET structure arrays | |
| US7371658B2 (en) | Trench isolation structure and a method of manufacture therefor | |
| KR100720404B1 (en) | Method for Fabricating of Semiconductor Device | |
| KR0161892B1 (en) | Thin film transistor | |
| KR20050020296A (en) | varactor and its manufacturing method | |
| KR920005347B1 (en) | Forming method of fine pattern for the fet gate electrode | |
| KR0156098B1 (en) | Method for making a semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20090223 Year of fee payment: 8 |
|
| LAPS | Lapse due to unpaid annual fee |