KR100331871B1 - method of confirming a frame synchronization, which is used slot by slot correlation results - Google Patents

method of confirming a frame synchronization, which is used slot by slot correlation results Download PDF

Info

Publication number
KR100331871B1
KR100331871B1 KR1019990023141A KR19990023141A KR100331871B1 KR 100331871 B1 KR100331871 B1 KR 100331871B1 KR 1019990023141 A KR1019990023141 A KR 1019990023141A KR 19990023141 A KR19990023141 A KR 19990023141A KR 100331871 B1 KR100331871 B1 KR 100331871B1
Authority
KR
South Korea
Prior art keywords
sequence
pilot
correlation
frame synchronization
sequences
Prior art date
Application number
KR1019990023141A
Other languages
Korean (ko)
Other versions
KR20010003026A (en
Inventor
송영준
Original Assignee
서평원
엘지정보통신주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to KR1019990008630A priority Critical patent/KR100294711B1/en
Application filed by 서평원, 엘지정보통신주식회사 filed Critical 서평원
Priority to KR1019990023141A priority patent/KR100331871B1/en
Priority to US09/373,703 priority patent/US6791960B1/en
Priority to US09/376,373 priority patent/US6721299B1/en
Priority to US09/525,448 priority patent/US6891815B1/en
Priority to US09/525,446 priority patent/US7012906B1/en
Priority to DE2000112286 priority patent/DE10012286B4/en
Priority to US09/525,444 priority patent/US6804264B1/en
Priority to US09/525,447 priority patent/US6987746B1/en
Priority to DE2000112284 priority patent/DE10012284B4/en
Priority to BRPI0001674A priority patent/BRPI0001674B1/en
Priority to CNB2004100491090A priority patent/CN100483972C/en
Priority to DE60044627T priority patent/DE60044627D1/en
Priority to AT00302093T priority patent/ATE457554T1/en
Priority to ES00302094T priority patent/ES2347129T3/en
Priority to ES07015144.4T priority patent/ES2502015T3/en
Priority to ES09154137T priority patent/ES2415884T3/en
Priority to CNB001031066A priority patent/CN1161903C/en
Priority to CN00103104A priority patent/CN1124708C/en
Priority to AT00302094T priority patent/ATE473562T1/en
Priority to EP20090154137 priority patent/EP2081306B1/en
Priority to EP20070015144 priority patent/EP1850511B1/en
Priority to EP20090154135 priority patent/EP2099143B1/en
Priority to GB0006264A priority patent/GB2350760B/en
Priority to EP20000302093 priority patent/EP1039654B1/en
Priority to JP2000072966A priority patent/JP3463015B2/en
Priority to EP20000302094 priority patent/EP1037407B1/en
Priority to GB0006262A priority patent/GB2350037B/en
Priority to DE60043800T priority patent/DE60043800D1/en
Publication of KR20010003026A publication Critical patent/KR20010003026A/en
Application granted granted Critical
Publication of KR100331871B1 publication Critical patent/KR100331871B1/en
Priority to JP2003161320A priority patent/JP4318963B2/en
Priority to US10/719,057 priority patent/US7317749B2/en
Priority to US11/100,594 priority patent/US7496132B2/en
Priority to HK05109014A priority patent/HK1077134A1/en
Priority to US12/188,025 priority patent/US7602841B2/en
Priority to US12/398,473 priority patent/US7643540B2/en
Priority to US12/398,344 priority patent/US7616681B2/en
Priority to US12/619,966 priority patent/US7848393B2/en

Links

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B65—CONVEYING; PACKING; STORING; HANDLING THIN OR FILAMENTARY MATERIAL
    • B65D—CONTAINERS FOR STORAGE OR TRANSPORT OF ARTICLES OR MATERIALS, e.g. BAGS, BARRELS, BOTTLES, BOXES, CANS, CARTONS, CRATES, DRUMS, JARS, TANKS, HOPPERS, FORWARDING CONTAINERS; ACCESSORIES, CLOSURES, OR FITTINGS THEREFOR; PACKAGING ELEMENTS; PACKAGES
    • B65D83/00—Containers or packages with special means for dispensing contents
    • B65D83/14—Containers or packages with special means for dispensing contents for delivery of liquid or semi-liquid contents by internal gaseous pressure, i.e. aerosol containers comprising propellant for a product delivered by a propellant
    • B65D83/16—Containers or packages with special means for dispensing contents for delivery of liquid or semi-liquid contents by internal gaseous pressure, i.e. aerosol containers comprising propellant for a product delivered by a propellant characterised by the actuating means
    • B65D83/20—Containers or packages with special means for dispensing contents for delivery of liquid or semi-liquid contents by internal gaseous pressure, i.e. aerosol containers comprising propellant for a product delivered by a propellant characterised by the actuating means operated by manual action, e.g. button-type actuator or actuator caps
    • B65D83/205—Actuator caps, or peripheral actuator skirts, attachable to the aerosol container
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B65—CONVEYING; PACKING; STORING; HANDLING THIN OR FILAMENTARY MATERIAL
    • B65D—CONTAINERS FOR STORAGE OR TRANSPORT OF ARTICLES OR MATERIALS, e.g. BAGS, BARRELS, BOTTLES, BOXES, CANS, CARTONS, CRATES, DRUMS, JARS, TANKS, HOPPERS, FORWARDING CONTAINERS; ACCESSORIES, CLOSURES, OR FITTINGS THEREFOR; PACKAGING ELEMENTS; PACKAGES
    • B65D83/00—Containers or packages with special means for dispensing contents
    • B65D83/14—Containers or packages with special means for dispensing contents for delivery of liquid or semi-liquid contents by internal gaseous pressure, i.e. aerosol containers comprising propellant for a product delivered by a propellant
    • B65D83/44—Valves specially adapted therefor; Regulating devices
    • B65D83/48—Lift valves, e.g. operated by push action

Landscapes

  • Chemical & Material Sciences (AREA)
  • Dispersion Chemistry (AREA)
  • Engineering & Computer Science (AREA)
  • Mechanical Engineering (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Mobile Radio Communication Systems (AREA)

Abstract

본 발명은 차세대 이동 통신 시스템에 관한 것으로, 특히 광대역 코드 분할 다중 접속 방식(이하, W-CDMA 라 약칭함)을 이용하는 차세대 이동 통신 시스템의 상향 또는 하향 링크에서 길이가 짝수가 아닌 코드 시퀀스를 사용할 때, 슬롯수의 길이를 갖는 파일럿 패턴의 상관 결과를 이용하여 프레임 동기를 확인하는 방법에 관한 것이다The present invention relates to a next generation mobile communication system, and in particular, when using a code sequence of non-even length in uplink or downlink of a next generation mobile communication system using a wideband code division multiple access scheme (hereinafter, abbreviated as W-CDMA). The present invention relates to a method of checking frame synchronization using a correlation result of a pilot pattern having a length of slots.

본 발명은 차세대 이동 통신 시스템의 상향 링크 및 하향 링크에서 3.8Mcps의 칩율을 사용할 때, 무선 프레임당 슬롯 길이의 최적의 파일럿 패턴을 이용하여 상관 처리를 수행하고, 그에 따른 상관 결과를 합산함으로써 정확한 프레임 동기 확인이 가능하도록 한 슬롯별 프레임 동기 확인 방법을 제공한다.When the chip rate of 3.8 Mcps is used in the uplink and the downlink of the next generation mobile communication system, the present invention performs an correlation process using an optimal pilot pattern of slot length per radio frame, and adds the correlation results accordingly to correct the frame. Provided is a slot synchronization check method for each slot that enables synchronization check.

Description

슬롯별 상관 결과를 이용한 프레임 동기 확인 방법{method of confirming a frame synchronization, which is used slot by slot correlation results}Method of confirming a frame synchronization, which is used slot by slot correlation results}

본 발명은 차세대 이동 통신 시스템에 관한 것으로, 특히 W-CDMA 방식의 차세대 이동 통신 시스템의 상향 또는 하향 링크에서 길이가 짝수가 아닌 코드 시퀀스를 사용할 때, 슬롯수의 길이를 갖는 파일럿 패턴의 상관 결과를 이용하여 프레임 동기를 확인하는 방법에 관한 것이다.The present invention relates to a next generation mobile communication system, and particularly, when a code sequence having a non-even length is used in an uplink or a downlink of a next-generation mobile communication system using a W-CDMA scheme, a correlation result of a pilot pattern having a length of a slot is obtained. The present invention relates to a method of confirming frame synchronization using a mobile station.

최근 일본의 ARIB, 유럽의 ETSI, 미국의 T1, 한국의 TTA 및 일본의 TTC는 음성, 영상 및 데이터와 같은 멀티미디어를 서비스하는 기존 이동 통신 세계화 시스템(GSM : Grobal System for Mobile Communications)의 코어 네트워크와 무선 접속 기술을 기본으로 한 보다 진화된 차세대 이동 통신 시스템을 구상하였다.Recently, ARIB in Japan, ETSI in Europe, T1 in the US, TTA in Korea, and TTC in Japan are the core networks of existing mobile communication globalization systems (GSMs) that provide multimedia services such as voice, video and data. The next generation of mobile communication system based on wireless access technology was envisioned.

진화된 차세대 이동 통신 시스템에 대한 기술적인 명세를 제시하기 위하여 이들은 공동 연구에 동의하였으며, 이를 위한 프로젝트를 3세대 공동 프로젝트(Third Generation Partnership Project ; 이하, 3GPP 라 약칭함)라 하였다.In order to present technical specifications for the next generation evolved mobile communication system, they agreed to joint research, and the project for this was called Third Generation Partnership Project (hereinafter abbreviated as 3GPP).

3GPP는 크게 다음의 세 가지 기술 연구 영역을 포함한다.3GPP includes three major technical research areas.

첫 째, 3GPP 시스템 및 서비스 부문이다, 이는 3GPP 명세를 근거로 한 시스템의 구조 및 서비스 능력에 대한 연구를 하는 부문이다.The first is the 3GPP system and service sector, which is a study of the structure and service capabilities of the system based on the 3GPP specification.

둘 째, 범지구 무선 접속 네트워크(UTRAN : Universal Terrestrial Radio Access Network)에 대한 연구 부문이다, 여기서 범지구 무선 접속 네트워크(UTRAN)는 주파수 분할 듀플렉스(FDD : Frequency Division Duplex) 모드에 따르는 W-CDMA와 시간 분할 듀플렉스(TDD : Time Division Duplex) 모드에 따르는 TD-CDMA를 적용한 무선 접속 네트워크(RAN : Radio Access Network)이다.Second, it is a research area for Universal Terrestrial Radio Access Network (UTRAN), where the Universal Terrestrial Radio Access Network (UTRAN) is based on W-CDMA according to Frequency Division Duplex (FDD) mode. Radio Access Network (RAN) using TD-CDMA according to Time Division Duplex (TDD) mode.

세 째, 2세대의 이동 통신 세계화 시스템(GSM)에서 진화되어 이동성 관리 및 전세계적 로밍(Global roaming)과 같은 3세대 네트워킹 능력을 갖는 코어네트워크(Core network)에 대한 연구 부문이다.Third, it is a research section for core network that has evolved from the second generation mobile communication globalization system (GSM) and has third generation networking capability such as mobility management and global roaming.

상기한 3GPP의 기술 연구 부문들 중에서 범지구 무선 접속 네트워크(UTRAN)에 대한 연구 부문에서는 전송 채널(Transport channel)과 물리 채널(Physical channel)에 대한 정의 및 이에 대한 설명을 기술하고 있다.In the above-described technical research divisions of 3GPP, a research section for a global radio access network (UTRAN) describes definitions and descriptions of a transport channel and a physical channel.

3GPP에 기술된 상향 링크 또는 하향 링크의 물리 채널은 일반적으로 슈퍼 프레임(Superframes), 무선 프레임(Radio frames) 및 타임 슬롯(Timeslots)의 3개의 계층 구조로 이루어진다.The uplink or downlink physical channels described in 3GPP generally consist of three hierarchical structures: superframes, radio frames, and timeslots.

3GPP 무선 접속 네트워크(RAN) 규격에서는 슈퍼 프레임(Superframe)을 720ms 주기를 갖는 최대 프레임 단위로 규정하고 있으며, 시스템 프레임수에서 볼 때 하나의 슈퍼 프레임은 72개의 무선 프레임으로 구성된다고 규정하고 있다. 또한 무선 프레임은 16개의 타임 슬롯으로 구성되며, 각 타임 슬롯은 물리 채널에 따른 해당 정보 비트들을 갖는 필드들로 구성된다고 규정하고 있다.The 3GPP radio access network (RAN) standard defines a superframe in a maximum frame unit having a 720 ms period, and in terms of the number of system frames, one superframe consists of 72 radio frames. In addition, a radio frame is composed of 16 time slots, and each time slot is defined as fields having corresponding information bits according to a physical channel.

특히 현재 3GPP에서 논의되고 있는 상향 링크 또는 하향 링크의 물리 채널에서는 4.096Mcps의 칩율을 기본으로 한다. 이는 프레임 동기를 위해 16 슬롯 길이의 파일럿 패턴을 사용한다는 것이다.In particular, the uplink or downlink physical channel, which is currently discussed in 3GPP, is based on a chip rate of 4.096 Mcps. This means using a 16 slot long pilot pattern for frame synchronization.

이는 슬롯 길이가 2N인 경우에 대해서만 고려한 것이다. 그런데 앞으로 3GPP에서는 상향 링크 또는 하향 링크의 물리 채널에서 3.84Mcps의 칩율을 사용하고자 하는 움직임이 있는데, 이렇게 만약 칩율이 4.096Mcps에서 3.84Mcps로 바뀐다면 한 무선 프레임이 15개의 슬롯만으로 구성되므로, 16 슬롯 길이의 파일럿 패턴을 그대로 이에 적용할 경우 최적의 효과를 얻어내기는 어렵다.This is considered only for the case where the slot length is 2N . However, in 3GPP, there is a movement to use a chip rate of 3.84 Mcps in an uplink or downlink physical channel. If the chip rate is changed from 4.096 Mcps to 3.84 Mcps, a radio frame consists of only 15 slots. If the pilot pattern of length is applied as it is, it is difficult to obtain an optimal effect.

이에 따라 본 출원인이 출원한 동일 발명자의 대한민국 특허 출원 제1999-19610호에는 15 슬롯 길이의 파일럿 패턴이 제시된 바 있다. 또한 15 슬롯 길이의 파일럿 패턴을 상향 링크 또는 하향 링크의 물리 채널에 대한 프레임 동기에 사용하는 방안도 제시되었다.Accordingly, Korean Patent Application No. 1999-19610 filed by the present applicant has shown a pilot pattern having a length of 15 slots. In addition, a scheme of using a 15-slot pilot pattern for frame synchronization for a physical channel in an uplink or a downlink has been proposed.

그러나, 현재까지 상향 링크 또는 하향 링크의 물리 채널에 대한 프레임 동기 확인에 15 슬롯 길이인 파일럿 시퀀스를 사용하는 방안이 구체적으로 제시된 바 없다.However, until now, no method of using a pilot sequence having a length of 15 slots for checking frame synchronization with respect to a physical channel of an uplink or a downlink has not been specifically described.

본 발명의 목적은 상기한 점을 감안하여 안출한 것으로, 차세대 이동 통신 시스템의 상향 링크 및 하향 링크에서 3.8Mcps의 칩율을 사용할 때, 무선 프레임당 슬롯 길이의 최적 파일럿 패턴을 상관 처리에 그대로 사용하여 정확한 프레임 동기 확인이 가능하도록 한 슬롯별 프레임 동기 확인 방법을 제공하는데 있다.The object of the present invention was devised in view of the above, and when the chip rate of 3.8 Mcps is used in the uplink and downlink of the next generation mobile communication system, the optimal pilot pattern of slot length per radio frame is used as it is for correlation processing. An object of the present invention is to provide a frame synchronization checking method for each slot to enable accurate frame synchronization checking.

상기한 목적을 달성하기 위한 본 발명에 따른 슬롯별 상관 결과를 이용한 프레임 동기 확인 방법의 특징은, 무선 프레임당 슬롯 길이(15개)의 파일럿 시퀀스들을 통신 링크상의 파일럿 신호가 필요한 각 물리 채널(예를 들면, 하향 물리 제어 채널)을 통해 각각 임의의 칩율에 따라 정해지는 수(2 내지 16비트/슬롯)만큼 수신하고, 상기 수신된 파일럿 시퀀스들을 상관 비교를 위해 상기 무선 프레임 단위의 슬롯 길이에 대응되도록 종렬 배치하여, 상기 파일럿 시퀀스들의 수신 위치에 따라 슬롯별 상관 처리를 수행하고, 상기 수행된 각 상관 결과를 합산하여, 그 합산된 결과를 상관 임계치와 비교하고, 상기 비교 결과로부터 상기 무선 프레임에 대한 동기를 확인하는 것이다.In order to achieve the above object, a frame synchronization confirmation method using a correlation result for each slot according to the present invention is characterized in that each physical channel requiring pilot signals on a communication link for pilot sequences having a slot length (15 pieces) per radio frame (eg, For example, each receiver receives a number (2 to 16 bits / slot) determined according to an arbitrary chip rate through a downlink physical control channel) and corresponds to the slot length in units of the radio frame for correlation comparison. Arranged in parallel so as to perform correlation processing for each slot according to the reception positions of the pilot sequences, summing each performed correlation result, comparing the summed result with a correlation threshold, and comparing the result with the radio frame to the radio frame. To check the motivation.

바람직하게는, 상기 수신된 파일럿 시퀀스들이 상기 수신 위치에 따른 슬롯별 각 지연 시점에서 동일한 상관 결과를 나타내는데, 즉 상기 수신된 다수 파일럿 시퀀스가 지연 시점이 '0'인 시점(τ=0)에서 최대 상관값을 나타내며, '0'의 지연 시점을 제외한 시점에서 최소 상관값을 나타낸다. 또한 상기 최대 상관값과 상기 최소 상관값은 서로 다른 극성이다.Preferably, the received pilot sequences show the same correlation result at each delay time point for each slot according to the reception position, that is, the received multiple pilot sequences are maximum at a time point (τ = 0) where the delay time point is '0'. A correlation value is shown, and a minimum correlation value is shown at a time except a delay time of '0'. Also, the maximum correlation value and the minimum correlation value have different polarities.

도 1 은 본 발명의 제1 실시 예에 따른 슬롯별 상관 결과를 이용한 프레임 동기 확인 방법을 설명하기 위한 장치 구성 및 상관 결과를 나타낸 도면이다.FIG. 1 is a diagram illustrating an apparatus configuration and a correlation result for explaining a frame synchronization checking method using a correlation result for each slot according to a first embodiment of the present invention.

도 2 는 본 발명의 제2 실시 예에 따른 슬롯별 상관 결과를 이용한 프레임 동기 확인 방법을 설명하기 위한 장치 구성 및 상관 결과를 나타낸 도면이다.FIG. 2 is a diagram illustrating an apparatus configuration and a correlation result for explaining a frame synchronization checking method using a correlation result for each slot according to a second embodiment of the present invention.

도 3 은 본 발명의 제3 실시 예에 따른 슬롯별 상관 결과를 이용한 프레임 동기 확인 방법을 설명하기 위한 장치 구성 및 상관 결과를 나타낸 도면이다.FIG. 3 is a diagram illustrating an apparatus configuration and correlation result for explaining a frame synchronization checking method using a correlation result for each slot according to a third embodiment of the present invention.

*도면의 주요부분에 대한 부호의 설명** Description of the symbols for the main parts of the drawings *

30 : 제1 정합 필터 31 : 제2 정합 필터30: first matched filter 31: second matched filter

32 : 제3 정합 필터 33 : 제4 정합 필터32: third matched filter 33: fourth matched filter

34 : 합산부 35 : 임계치 비교부34: adder 35: threshold comparison unit

이하, 본 발명에 따른 슬롯별 상관 결과를 이용한 프레임 동기 확인 방법의 바람직한 일 실시 예를 첨부된 도면을 참조하여 설명한다.Hereinafter, a preferred embodiment of a frame synchronization checking method using the correlation result for each slot according to the present invention will be described with reference to the accompanying drawings.

본 발명에서는 상향 링크 또는 하향 링크의 물리 채널에서 4.096Mcps의 칩율(16슬롯 길이)이 아닌 3.84Mcps의 칩율을 사용할 경우에 프레임 동기 확인을 위한 최적의 파일럿 패턴을 사용한다.In the present invention, an optimal pilot pattern for frame synchronization is used when a chip rate of 3.84 Mcps is used instead of a chip rate of 1696 slots (16 slot length) in an uplink or downlink physical channel.

특히 본 발명에서는 3.84Mcps의 칩율일 경우에, 대한민국 특허출원 1999-19610호에 제시한 바 있는 표 1에 나타낸 15 슬롯 길이의 파일럿 패턴이 프레임 동기를 위한 상관 처리에 그대로 사용한다. 칩율에 따라서 8 종류의 시퀀스가 다 사용되고 도 8개의 일괄 시퀀스(전부 0이거나 전부 1인 시퀀스)까지 총 16개의 시퀀스가 사용될 수 있으며, 한 쌍인 2 종류의 시퀀스가 사용될 수도 있다.Particularly, in the present invention, when the chip rate is 3.84 Mcps, the 15-slot pilot pattern shown in Table 1 as used in Korean Patent Application No. 1999-19610 is used as it is for correlation processing for frame synchronization. According to the chip rate, eight kinds of sequences may be used, and a total of 16 sequences may be used up to eight batch sequences (sequences of all 0s or all 1s), and two types of pairs may be used.

종렬 시퀀스(15슬롯 길이)Vertical sequence (15 slots long) C1=(a1,a3,a5,……,a29)=(1 0 0 0 1 1 1 1 0 1 0 1 1 0 0)C1 = (a1, a3, a5, ……, a29) = (1 0 0 0 1 1 1 1 0 1 0 1 1 0 0) C2=(a2,a4,a6,……,a30)=(1 0 1 0 0 1 1 0 1 1 1 0 0 0 0)C2 = (a2, a4, a6, ……, a30) = (1 0 1 0 0 1 1 0 1 1 1 0 0 0 0) C3=(b1,b3,b5,……,b29)=(1 1 0 0 0 1 0 0 1 1 0 1 0 1 1)C3 = (b1, b3, b5, ……, b29) = (1 1 0 0 0 1 0 0 1 1 0 1 0 1 1) C4=(b2,b4,b6,……,b30)=(0 0 1 0 1 0 0 0 0 1 1 1 0 1 1)C4 = (b2, b4, b6, ……, b30) = (0 0 1 0 1 0 0 0 0 1 1 1 0 1 1) C5=(c1,c3,c5,……,c29)=(1 1 1 0 1 0 1 1 0 0 1 0 0 0 1)C5 = (c1, c3, c5, ……, c29) = (1 1 1 0 1 0 1 1 0 0 1 0 0 0 1) C6=(c2,c4,c6,……,c30)=(1 1 0 1 1 1 0 0 0 0 1 0 1 0 0)C6 = (c2, c4, c6, ……, c30) = (1 1 0 1 1 1 0 0 0 0 1 0 1 0 0) C7=(d1,d3,d5,……,d29)=(1 0 0 1 1 0 1 0 1 1 1 1 0 0 0)C7 = (d1, d3, d5, ……, d29) = (1 0 0 1 1 0 1 0 1 1 1 1 0 0 0) C8=(d2,d4,d6,……,d30)=(0 0 0 0 1 1 1 0 1 1 0 0 1 0 1)C8 = (d2, d4, d6, ……, d30) = (0 0 0 0 1 1 1 0 1 1 0 0 1 0 1)

표 1에 나타낸 15 슬롯 길이 파일럿 패턴의 중요한 특성 중 하나는 자기 상관 특성이다. 표 1에 나타낸 15 슬롯 길이의 종렬 시퀀스들은 다음과 같은 자기 상관 특성을 갖는다.One of the important characteristics of the 15 slot length pilot pattern shown in Table 1 is the autocorrelation characteristic. The 15 slot length column sequences shown in Table 1 have the following autocorrelation characteristics.

여기서,는 종렬 시퀀스 C1의 자기 상관 결과이고,는 종렬 시퀀스 C2의 자기 상관 결과이고,는 종렬 시퀀스 C3의 자기 상관 결과이고,는 종렬 시퀀스 C4의 자기 상관 결과이다.here, Is the result of autocorrelation of column sequence C1, Is the result of autocorrelation of column sequence C2, Is the result of autocorrelation of column sequence C3, Is the result of autocorrelation of column sequence C4.

이들 각 종렬 시퀀스의 자기 상관 결과들을 조합하여 합산하면, 다음 식 2 및 식 3과 같다.When the autocorrelation results of each column sequence are combined and summed, Equations 2 and 3 are as follows.

또한, 15 슬롯 길이의 종렬 시퀀스들은 다음과 같은 자기 상관 특성을 갖는다. 즉 본 발명에 사용되는 파일럿 패턴의 자기 상관 결과는 다음의 네 가지 경우에 모두 동일한 값을 갖는다는 것이다..In addition, the 15 slot long column sequences have the following autocorrelation characteristics. That is, the autocorrelation result of the pilot pattern used in the present invention is the same in all four cases.

첫 째, 원 시퀀스를 순환적 쉬프트 했을 때,First, when the original sequence is cyclically shifted,

둘 째, 원 시퀀스를 시간적으로 변환하고, 이를 다시 순환 쉬프트 했을 때,Secondly, when we convert the original sequence in time and shift it again,

세 째, 원 시퀀스를 보수 변환하고, 이를 다시 순환 쉬프트 했을 때,Thirdly, when the original sequence is conservatively transformed and cyclically shifted again,

네 째, 원 시퀀스를 시간적으로 변환 및 보수 변환하고, 이를 다시 순환 쉬프트 했을 때이다.Fourth, when the original sequence is transformed and repaired in time, and it is cyclically shifted again.

본 발명에서는 이러한 자기 상관 특성을 갖는 15 슬롯 길이의 종렬 시퀀스를 슬롯별 상관 처리하여, 그에 따른 상관 결과를 합산한다. 이후 슬롯별 상관 결과의 합산값을 상관 임계치(VT)와 비교하여, 비교 결과를 관찰함으로써 프레임 동기를 확인한다.In the present invention, a 15-slot vertical sequence having such autocorrelation characteristics is subjected to slot-by-slot correlation, and the correlation results are summed. Thereafter, the sum of the correlation results for each slot is compared with the correlation threshold V T , and the frame synchronization is confirmed by observing the comparison result.

다음의 표 2에는 15 슬롯 길이의 지연 시점별 상관 결과를 나타내었다.Table 2 below shows the correlation results for each delay time of 15 slots in length.

ττ 00 1One 22 33 44 55 66 77 88 99 1010 1111 1212 1313 1414 1515 R(τ)R (τ) 1515 -1-One -1-One -1-One -1-One -1-One -1-One -1-One -1-One -1-One -1-One -1-One -1-One -1-One -1-One -1-One

표 2를 참조하면 알 수 있듯이, 15 슬롯 길이의 파일럿 패턴을 사용하여 상관 처리를 수행할 경우에 'τ=0' 시점에서 최대 상관값 15를 얻어 낼 수 있으며, 사이드로브(Sidelobe)에서는 -1의 상관값을 얻게 된다. 이 때 프레임 동기 검출의 효율성을 높이기 위해서는 상관 임계치(VT)를 사용한다.As can be seen from Table 2, when correlation processing is performed using a pilot pattern of 15 slots in length, a maximum correlation value of 15 can be obtained at the time point 'τ = 0', and -1 in sidelobe (Sidelobe). You get the correlation of. In this case, the correlation threshold V T is used to increase the efficiency of frame synchronization detection.

즉 15 슬롯 길이 시퀀스의 자기 상관 결과가 상관 임계치 이상일 때만 프레임 동기를 이루는 검출 시점으로 간주한다.That is, it is regarded as a detection time point for frame synchronization only when the autocorrelation result of the 15 slot length sequence is equal to or greater than the correlation threshold.

다음의 표 3 및 표 4에는 본 발명에 따른 15 슬롯 길이의 파일럿 패턴의 일예를 나타낸 것으로, 한 프레임의 한 슬롯에 실리는 파일럿 신호의 비트수가 5비트 또는 6비트인 경우에 상향 링크 전용 물리 제어 채널(DPCCH)의 파일럿 패턴을 나타낸 것이다.Table 3 and Table 4 below show an example of a pilot slot having a length of 15 slots according to the present invention. When the number of bits of a pilot signal carried in one slot of one frame is 5 bits or 6 bits, uplink dedicated physical control The pilot pattern of the channel (DPCCH) is shown.

이 때는 표 1의 시퀀스 A와 시퀀스 B를 사용한 경우를 나타내었으며, 시퀀스 C와 시퀀스 D를 사용할 수도 있다.In this case, the sequence A and the sequence B shown in Table 1 are shown, and the sequence C and the sequence D can also be used.

다음의 표 5 및 표 6에는 상향 링크 전용 물리 제어 채널(DPCCH)의 다른 형태의 파일럿 패턴을 나타낸 것으로, 한 프레임의 슬롯에 실리는 파일럿 신호의 비트수가 7비트 또는 8비트인 경우에 대한 파일럿 비트 패턴을 나타내었다. 이 경우에도 본 발명의 4 종류의 시퀀스와 일괄 시퀀스를 섞어서 배치하므로, 결국 한 프레임의 한 슬롯에 실리는 파일럿 신호의 비트수가 5 비트 내지 8 비트인 경우, 프레임 동기를 위한 시퀀스는 4 개가 사용되고, 신호 검출을 위한 일괄 시퀀스로 나머지 비트를 채우도록 하면 된다.Tables 5 and 6 below show pilot patterns of different types of uplink dedicated physical control channels (DPCCHs), and pilot bits for the case where the number of bits of a pilot signal carried in a slot of one frame is 7 bits or 8 bits. The pattern is shown. Even in this case, since the four kinds of sequences and the batch sequence of the present invention are mixed and arranged, when the number of bits of the pilot signal carried in one slot of one frame is 5 to 8 bits, four sequences for frame synchronization are used. The remaining bits can be filled with a batch sequence for signal detection.

이 때도 표 1의 시퀀스 A와 시퀀스 B를 사용한 경우를 나타내었으며, 시퀀스 C와 시퀀스 D를 사용할 수도 있다.In this case, the case where the sequence A and the sequence B of Table 1 were used was shown, and the sequence C and the sequence D can also be used.

상기한 표 5 및 표 6에서 15 슬롯 길이인 4가지의 종렬 시퀀스를 파일럿 비트가 5비트, 6비트, 7비트 또는 8비트 경우에 모두 C1, C2, C3, C4라 하고, 한 슬롯을 구성하는 각 파일럿 비트의 위치에 따라 정리한 것이 표 7에 나타나 있다.In the above Table 5 and Table 6, four column sequences having a length of 15 slots are called C1, C2, C3, and C4 when the pilot bits are 5 bits, 6 bits, 7 bits, or 8 bits. Table 7 shows the arrangement according to the position of each pilot bit.

NN PilotPilot 파일럿 비트 위치 번호(비트#)Pilot bit position number (bit #) 종렬 시퀀스(15 슬롯 길이)Vertical sequence (15 slots long) 55 00 C1C1 1One C2C2 33 C3C3 44 C4C4 66 1One C1C1 22 C2C2 44 C3C3 55 C4C4 77 1One C1C1 22 C2C2 44 C3C3 55 C4C4 88 1One C1C1 33 C2C2 55 C3C3 77 C4C4

본 발명에서는 이와 같이 파일럿 비트별로 할당 배치된 15 슬롯 길이인 4가지의 종렬 시퀀스, 즉 전체 길이가 60인 코드 시퀀스를 사용하여 프레임 동기를 위한 상관 처리를 수행한다.In the present invention, correlation processing for frame synchronization is performed using four parallel sequences of 15 slot lengths allocated to each pilot bit, that is, a code sequence having a total length of 60.

상기한 표 4 및 표 6에서 전체 파일럿 비트 중 음영 부분이 프레임 동기를 위한 상관 처리에 사용되는 것이며, 이를 제외한 다른 부분의 파일럿 비트는 '1'의 값을 갖는데 모두 '1'의 파일럿 비트값을 갖는 종렬 시퀀스는 코히어런트 검출(coherent detection)을 위한 채널 추정(channel estimation)에 사용된다.In Table 4 and Table 6, the shaded portion of all pilot bits is used for correlation processing for frame synchronization, and the pilot bits of other portions except this have a value of '1', and all of the pilot bits of '1' are used. The vertical sequence having is used for channel estimation for coherent detection.

즉, 각 슬롯의 파일럿 비트가 5비트인 경우에는 비트#0(C1), 비트#1(C2), 비트#3(C3), 비트#4(C4)가, 각 슬롯의 파일럿 비트가 6비트 또는 7비트인 경우에는 비트#1(C1), 비트#2(C2), 비트#4(C3), 비트#5(C4)가, 또한 각 슬롯의 파일럿 비트가 8비트인 경우에는 비트#1(C1), 비트#3(C2), 비트#5(C3), 비트#7(C4)가 프레임 동기를 위한 상관 처리에 사용된다. 따라서, 한 슬롯당 프레임 동기를 위해 사용되는 파일럿 비트는 각 슬롯의 파일럿 비트로 모두 4비트가 사용되며, 결국 무선 프레임의 동기를 위해 사용되는 총 파일럿 비트수는 '60'이다.In other words, when the pilot bit of each slot is 5 bits, bit # 0 (C1), bit # 1 (C2), bit # 3 (C3), and bit # 4 (C4) are 6 bits, and the pilot bit of each slot is 6 bits. Or bit # 1 (C1), bit # 2 (C2), bit # 4 (C3), and bit # 5 (C4) if 7 bits, and bit # 1 if the pilot bit of each slot is 8 bits. (C1), bits # 3 (C2), bits # 5 (C3), and bits # 7 (C4) are used for correlation processing for frame synchronization. Therefore, the pilot bits used for frame synchronization per slot are all 4 bits as pilot bits of each slot, and the total number of pilot bits used for radio frame synchronization is '60'.

다음은 본 발명에 따른 15 슬롯 길이의 파일럿 패턴의 또다른 예를 나타낸 것으로, 표 8에는 하향 링크 전용 물리 채널(DPCH)에 포함된 파일럿 심볼의 패턴을 나타내었다. 이는 하향 링크 전용 물리 채널(DPCH)의 각각 다른 심볼 레이트에 따라 나눈 것이다. 여기서, 하향 링크의 경우 심볼이라는 용어를 사용하는 것은 하향 링크가 I 채널과 Q 채널을 통하여 한 쌍의 비트가 한 심볼이 되는 것을 의미하기 위한 것이다.The following shows another example of a 15-slot pilot pattern according to the present invention. Table 8 shows a pattern of pilot symbols included in a downlink dedicated physical channel (DPCH). This is divided according to different symbol rates of the downlink dedicated physical channel (DPCH). In the case of the downlink, the term symbol is used to mean that the downlink is a pair of bits through the I channel and the Q channel.

표 8에서 하향 링크의 프레임 동기에 사용되는 파일럿 심볼은 각 심볼 레이트의 전체 파일럿 심볼 중 음영 부분만이 프레임 동기를 위해 사용되는 것이며, 이를 제외한 다른 부분의 파일럿 심볼은 '1'의 값을 갖는다.In Table 8, a pilot symbol used for downlink frame synchronization is a shaded portion of all pilot symbols at each symbol rate. The pilot symbol of the other parts except this has a value of '1'.

즉, 심볼 레이트가 16,32,64,128Ksps(NPilot=8)인 경우의 예를 들면, 심볼#1과 심볼#3이 프레임 동기에 사용된다. 따라서 한 슬롯당 프레임 동기를 위해 사용되는 파일럿 심볼은 4개이므로 결국 프레임 동기를 위해 총 60개(4×15)의 파일럿 심볼이 사용된다.That is, for example, in the case where the symbol rate is 16, 32, 64, 128 Ksps (N Pilot = 8), symbol # 1 and symbol # 3 are used for frame synchronization. Therefore, since four pilot symbols are used for frame synchronization per slot, a total of 60 pilot symbols (4 x 15) are used for frame synchronization.

다음의 표 9는 하향 링크 전용 물리 채널(DPCH)에 포함된 파일럿 심볼의 패턴을 각각 다른 심볼 레이트에 따라 구분한 것으로, 심볼 레이트가 8ksps(NPilot=4)일 때 첫 번째 파일럿 심볼(심볼#1)에서 I채널 지류와 맵핑되는 종렬 시퀀스가 C1, Q채널 지류와 맵핑되는 종렬 시퀀스가 C2이고, 심볼 레이트가16,32,64,128ksps(NPilot=8)일 때 첫 번째 파일럿 심볼(심볼#1)에서 I채널 지류와 맵핑되는 종렬 시퀀스가 C1, Q채널 지류와 맵핑되는 종렬 시퀀스가 C2, 세 번째 파일럿 심볼(심볼#3)에서 I채널 지류와 맵핑되는 종렬 시퀀스가 C3, Q채널 지류와 맵핑되는 종렬 시퀀스가 C4이다.Table 9 below shows patterns of pilot symbols included in the downlink dedicated physical channel (DPCH) according to different symbol rates. The first pilot symbol (symbol ##) when the symbol rate is 8ksps (N Pilot = 4) is shown in Table 9. In 1), the first pilot symbol (symbol #) when the column sequence mapped to the I-channel tributary is C1 and the column sequence mapped to the Q-channel tributary is C2, and the symbol rate is 16,32,64,128ksps (N Pilot = 8). In 1), the column sequence mapped to the I-channel feeder is C1, and the column sequence mapped to the Q-channel feeder is C2, and the column sequence mapped to the I-channel feeder in the third pilot symbol (symbol # 3) is C3 and Q-channel feeder. The column sequence to be mapped is C4.

마지막으로 심볼 레이트가 256,512,1024ksps(NPilot=16)일 때는 첫 번째, 세 번째, 다섯 번째 및 일곱 번째 파일럿 심볼(심볼#1,심볼#3,심볼#5,심볼#7)의 각 I채널 지류 또는 각 Q채널 지류와 맵핑되는 종렬 시퀀스가 순서대로 C1,C2,C3,C4,C5,C6,C7,C8이다.Finally, when the symbol rate is 256,512,1024ksps (N Pilot = 16), each I channel of the first, third, fifth, and seventh pilot symbols (symbol # 1, symbol # 3, symbol # 5, symbol # 7) The column sequence mapped to the branch or each Q-channel branch is C1, C2, C3, C4, C5, C6, C7, C8 in order.

심볼 레이트Symbol rate 파일럿 심볼Pilot symbol 위치 번호Location number (심볼#)(symbol#) 채널 지류Channel feeder 종렬 시퀀스(15 슬롯 길이)Vertical sequence (15 slots long) (Column Sequence)(Column Sequence) 8ksps(N8ksps (N PilotPilot =4)= 4) 1One II C1C1 QQ C2C2 16,32,64,128ksps16,32,64,128ksps (N(N PilotPilot =8)= 8) 1One II C1C1 QQ C2C2 33 II C3C3 QQ C4C4 256,512,1024ksps256,512,1024ksps (N(N PilotPilot =16)= 16) 1One II C1C1 QQ C2C2 33 II C3C3 QQ C4C4 55 II C5C5 QQ C6C6 77 II C7C7 QQ C8C8

덧붙여 상기한 하향 링크 전용 물리 채널(DPCH)의 파일럿 심볼 패턴을 설명하기 위해서는 3GPP 무선 접속 네트워크(RAN) 규격에서 언급하고 있는 하향 링크 물리 채널의 전송 다이버시티(Transmit Diversity)를 고려해야 하는데, 이는 서로다른 하향 링크 물리 채널상에서 개방 루프 전송 다이버시티와 폐쇄 루프 전송 다이버시티가 응용된다는 것이다.In addition, in order to describe the pilot symbol pattern of the downlink dedicated physical channel (DPCH), the transmit diversity of the downlink physical channel mentioned in the 3GPP radio access network (RAN) standard should be considered. Open loop transmit diversity and closed loop transmit diversity are applied on the downlink physical channel.

여기서 개방 루프 전송 다이버시티에는 공간적 또는 시간적 블록 코딩을 기본으로 하는 STTD를 사용한다.In this case, STTD based on spatial or temporal block coding is used for open loop transmit diversity.

본 발명에서는 이러한 STTD를 고려한 30 슬롯 길이의 하향 링크 파일럿 패턴을 또한 사용한다.The present invention also uses a 30 slot long downlink pilot pattern that takes this STTD into account.

3GPP 무선 접속 네트워크(RAN) 규격에 따른 STTD 엔코딩 원리를 간단히 설명하면, 심볼 'S1, S2'가 각 심볼 구간에 걸쳐 STTD 엔코딩에 의해 쉬프팅, 보수 및 변환 처리 후 심볼 '-S2*,S1*'로 생성된다는 것이다.STTD encoding principle according to the 3GPP radio access network (RAN) specification is briefly described. After the symbol 'S1, S2' is shifted, repaired, and converted by STTD encoding over each symbol interval, the symbol '-S2 * , S1 * ' Is generated.

다음의 표 10은 하향 링크 전용 물리 채널(DPCH)에 포함된 파일럿 심볼의 또다른 패턴을 나타낸 것으로, STTD를 고려하여 표 8의 파일럿 심볼 패턴을 변환한 것이다.Table 10 below shows another pattern of pilot symbols included in the downlink dedicated physical channel (DPCH). The pilot symbol patterns of Table 8 are converted in consideration of STTD.

표 11는 STTD를 고려한 파일럿 심볼 패턴을 각각 다른 심볼 레이트에 따라 구분한 것으로, 표 10에서 정의된 종렬 시퀀스를 기준으로 할 때 다음과 같은 종렬 시퀀스가 된다.In Table 11, pilot symbol patterns considering STTD are classified according to different symbol rates, and the following serial sequences are obtained based on the vertical sequence defined in Table 10.

심볼 레이트가 8ksps(NPilot=4)일 때 첫 번째 파일럿 심볼(심볼#0)에서 I채널 지류와 맵핑되는 종렬 시퀀스는 C1에 대한 1의 보수인 -C1, Q채널 지류와 맵핑되는 종렬 시퀀스는 C2이다.When the symbol rate is 8ksps (N Pilot = 4), the column sequence mapped to the I-channel tributary in the first pilot symbol (symbol # 0) is -C1, which is 1's complement to C1, and the sequence sequence mapped to the Q-channel tributary is C2.

심볼 레이트가 16,32,64,128ksps(NPilot=8)일 때 첫 번째 파일럿 심볼(심볼#1)에서 I채널 지류와 맵핑되는 종렬 시퀀스는 C3에 대한 1의 보수인 -C3, Q채널 지류와 맵핑되는 종렬 시퀀스는 C4이고, 세 번째 파일럿 심볼(심볼#3)에서 I채널 지류와 맵핑되는 종렬 시퀀스는 C1, Q채널 지류와 맵핑되는 종렬 시퀀스는 C2에 대한 1의 보수인 -C2이다.When the symbol rate is 16,32,64,128ksps (N Pilot = 8), the column sequence mapped to the I-channel feeder in the first pilot symbol (symbol # 1) is equal to 1's complement to C3, the Q-channel feeder. The column sequence mapped is C4, the column sequence mapped to the I-channel tributary in the third pilot symbol (symbol # 3) is C1, and the column sequence mapped to the Q-channel tributary is -C2, which is 1's complement to C2.

마지막으로 심볼 레이트가 256,512,1024ksps(NPilot=16)일 때는 첫 번째, 세 번째, 다섯 번째 및 일곱 번째 파일럿 심볼(심볼#1,심볼#3,심볼#5,심볼#7)의 각 I채널 지류 또는 각 Q채널 지류와 맵핑되는 종렬 시퀀스가 순서대로 -C3, C4, C1, -C2, -C7, C8, C5, -C6이다.Finally, when the symbol rate is 256,512,1024ksps (N Pilot = 16), each I channel of the first, third, fifth, and seventh pilot symbols (symbol # 1, symbol # 3, symbol # 5, symbol # 7) The column sequence mapped to the branch or each Q-channel branch is in sequence -C3, C4, C1, -C2, -C7, C8, C5, -C6.

상기한 표 10 에 나타낸 STTD 엔코딩을 고려한 하향 링크 물리 채널에 대한 파일럿 심볼 패턴의 할당 및 배치 원칙은 다음과 같다.Principles of allocation and arrangement of pilot symbol patterns for downlink physical channels in consideration of the STTD encoding shown in Table 10 are as follows.

STTD 엔코딩은 반드시 2개의 심볼 단위로 묶어서 수행된다. 이는 예로써 2개의 심볼을 'S1 = A+jB' 와 'S2 = C+jD' 라고 가정할 때, S1과 S2를 묶어서 STTD 엔코딩을 수행한다는 것이다. 여기서 A와 C는 I채널 지류의 파일럿 비트이고, B와 D는 Q채널 지류의 파일럿 비트이다.STTD encoding is necessarily performed in groups of two symbols. For example, assuming that two symbols are 'S1 = A + jB' and 'S2 = C + jD', STTD encoding is performed by binding S1 and S2. Where A and C are pilot bits of I channel feeder, and B and D are pilot bits of Q channel feeder.

이 때 'S1 S2'에 대해 STTD 엔코딩을 수행하면 '-S2*S1*'이 된다(여기서 * 는 켤레 복소수). 결국 STTD 엔코딩된 두 개의 심볼은 '-S2*=-C+jD'와 'S1*=A-jB'가 된다.In this case, if STTD encoding is performed on 'S1 S2', it becomes '-S2 * S1 * ' (where * is a complex conjugate). As a result, the two symbols encoded as STTD become '-S2 * = -C + jD' and 'S1 * = A-jB'.

상기한 표 12는 2차 공통 제어 물리 채널(SCCPCH)에 대해 프레임 동기를 위한 파일럿 심볼 패턴을 나타낸 것이다.Table 12 shows a pilot symbol pattern for frame synchronization for a secondary common control physical channel (SCCPCH).

표 13에는 길이가 15인 4가지 종렬 시퀀스(Column Sequence)를 각 파일럿 심볼 위치 번호(심볼#)의 I채널 지류 및 Q채널 지류와 맵핑시킬 때 이들 종렬 시퀀스를 C1,C2,C3,C4,C5,C6,C7,C8라 하였다.Table 13 shows these column sequences C1, C2, C3, C4, C5 when mapping four column sequences of length 15 to the I-channel and Q-channel branches of each pilot symbol position number (symbol #). , C6, C7, C8.

심볼 레이트Symbol rate 파일럿 심볼Pilot symbol 위치 번호Location number (심볼#)(symbol#) 채널 지류Channel feeder 종렬 시퀀스(15 슬롯 길이)Vertical sequence (15 slots long) (Column Sequence)(Column Sequence) 16,32,64,128ksps16,32,64,128ksps (N(N PilotPilot =8)= 8) 1One II C1C1 QQ C2C2 33 II C3C3 QQ C4C4 256,512,1024ksps256,512,1024ksps (N(N PilotPilot =16)= 16) 1One II C1C1 QQ C2C2 33 II C3C3 QQ C4C4 55 II C5C5 QQ C6C6 77 II C7C7 QQ C8C8

다음의 표 14는 1차 공통 제어 물리 채널(PCCPCH)에 대해 프레임 동기를 위한 파일럿 심볼의 패턴을 나타낸 것이다.Table 14 below shows a pattern of pilot symbols for frame synchronization on a primary common control physical channel (PCCPCH).

표 15에는 길이가 15인 4가지 종렬 시퀀스(Column Sequence)를 각 파일럿 심볼 위치 번호(심볼#)의 I채널 지류 및 Q채널 지류와 맵핑시킬 때 이들 종렬 시퀀스를 C1,C2,C3,C4라 하였다.In Table 15, when the four column sequences of length 15 are mapped to the I-channel and Q-channel branches of each pilot symbol position number (symbol #), these column sequences are referred to as C1, C2, C3, and C4. .

파일럿 심볼Pilot symbol 위치 번호Location number (심볼#)(symbol#) 채널 지류Channel feeder 종렬 시퀀스Column sequence (Column Sequence)(Column Sequence) 1One II C1C1 QQ C2C2 33 II C3C3 QQ C4C4

지금까지 설명한 상향 링크 전용 물리 채널(Uplink DPCH), 하향 링크 전용 물리 채널(Downlink DPCH) 및 공통 제어 물리 채널(CCPCH)에서 사용되는 15 슬롯 길이의 파일럿 패턴은 프레임 동기를 위한 상관 처리에 그대로 사용된다.The 15-slot pilot pattern used in the uplink DPCH, downlink DPCH, and common control physical channel (CCPCH) described above is used as it is for correlation processing for frame synchronization. .

다음은 상향 링크 전용 물리 채널(Uplink DPCH), 하향 링크 전용 물리 채널(Downlink DPCH) 및 공통 제어 물리 채널(CCPCH)에서 사용되는 15 슬롯 길이의 파일럿 패턴을 프레임 동기 확인에 적용하는 방안을 설명한다.The following describes a method of applying a 15-slot pilot pattern used in an uplink dedicated physical channel (Uplink DPCH), a downlink dedicated physical channel (Downlink DPCH), and a common control physical channel (CCPCH) to frame synchronization confirmation.

도 1 은 본 발명의 제1 실시 예에 따른 슬롯별 상관 결과를 이용한 프레임 동기 확인 방법을 설명하기 위한 장치 구성 및 상관 결과를 나타낸 도면이다.FIG. 1 is a diagram illustrating an apparatus configuration and a correlation result for explaining a frame synchronization checking method using a correlation result for each slot according to a first embodiment of the present invention.

표 16은 표 1에 나타낸 15 슬롯 길이의 시퀀스를 사용할 때 도 1의 정합 필터(10)의 출력인 A지점에서의 자기 상관 결과 [RC(τ)]와 B지점에서의 임계치 비교부(11) 출력을 나타내었다.Table 16 shows the autocorrelation result [R C (τ)] at the point A, which is the output of the matched filter 10 of FIG. 1, when using the 15 slot length sequence shown in Table 1, and the threshold comparison unit 11 at point B. ) Output.

ττ 00 1One 22 33 44 55 66 77 88 99 1010 1111 1212 1313 1414 슬롯#slot# 1One 22 33 44 55 66 77 88 99 1010 1111 1212 1313 1414 1515 A지점Branch A 1515 -1-One -1-One -1-One -1-One -1-One -1-One -1-One -1-One -1-One -1-One -1-One -1-One -1-One -1-One B지점Branch B HH LL LL LL LL LL LL LL LL LL LL LL LL LL LL

도 1b를 보면 알 수 있듯이, 15 슬롯 길이의 파일럿 패턴을 사용하여 상관 처리를 수행할 경우에 'τ=0' 시점에서 최대 상관값(15)을 얻어 낼 수 있으며, 사이드로브(Sidelobe)에서는 최소 상관값(-1)을 얻게 된다. 이 때 상관 임계치(VT)는 최대 상관값 '15'보다 작은 값으로 설정되며, 지연 시점(τ)별로 정합 필터(10)에 의한 상관 결과[RC(τ)]가 상관 임계치 이상일 때를 프레임 동기 검출 시점으로 간주한다.As can be seen from FIG. 1B, when correlation processing is performed using a pilot pattern of 15 slots in length, a maximum correlation value 15 can be obtained at a time point 'τ = 0', and a minimum value is obtained in sidelobe (Sidelobe). You get the correlation (-1). In this case, the correlation threshold V T is set to a value smaller than the maximum correlation value '15', and is determined when the correlation result [R C (τ)] of the matching filter 10 for each delay time τ is greater than or equal to the correlation threshold. It is regarded as the frame synchronization detection time.

이 경우에는 (VT+ 1) 이상의 잡음이 발생하면, 프레임 동기 오검출이 발생한다. 이렇게 프레임 동기 오검출 발생 확률은 상관 임계치와 사이드로브 상관값의 관계로부터 결정된다.In this case, if noise of (V T + 1) or more occurs, frame synchronization false detection occurs. The probability of frame synchronization false detection is determined from the relationship between the correlation threshold and the side lobe correlation.

또한 표 16에는 도 1의 장치 구성에서 지연 변수(τ)에 따른 임계치 비교부(11)의 출력이 나타나 있는데, 임계치 비교부(11)에 사전에 지정된 자신의 임계치(VT)와 정합 필터(10)의 출력을 비교한 결과, 임계치 VT이상일 때를 'H'로, 임계치 VT이하일 때를 'L'로 나타내었다.In addition, Table 16 also there is the output of the threshold comparison unit 11 according to the delay variable (τ) from the device configuration in Figure 1 shows, their threshold values (V T) with matched filters specified in advance in the threshold value comparing section 11 ( As a result of comparing the output of 10), when the threshold V T or more, it is shown as 'H', and when the threshold V T or less is shown as 'L'.

도 1의 장치 구성에서는 슬롯별 시퀀스 C1,C2,C3,C4 중 어느 하나에 대한 상관 결과로부터 임계치 비교부(11)의 출력을 관찰하여 프레임 동기를 확인할 수 있다.In the apparatus configuration of FIG. 1, frame synchronization may be confirmed by observing an output of the threshold comparison unit 11 from a correlation result for any one of slots sequences C1, C2, C3, and C4.

도 2 는 본 발명의 제2 실시 예에 따른 슬롯별 상관 결과를 이용한 프레임 동기 확인 방법을 설명하기 위한 장치 구성과 상관 결과를 나타낸 도면이다.FIG. 2 is a diagram illustrating an apparatus configuration and a correlation result for explaining a frame synchronization checking method using a correlation result for each slot according to a second embodiment of the present invention.

표 17은 표 1에 나타낸 15 슬롯 길이의 시퀀스를 사용할 때 도 2의 정합 필터(20,21)의 각 출력인 A지점 및 B지점의 상관값 [RC1(τ)]와 [RC2(τ)]을 나타내었다.Table 17 shows the correlation values [R C1 (τ)] and [R C2 (τ) of the points A and B of the respective outputs of the matched filters 20 and 21 of FIG. 2 when using the 15 slot length sequence shown in Table 1. )].

또한 표 17에는 제1 정합 필터(20)의 출력 [RC1(τ)]과 제2 정합 필터(21)의 출력 [RC2(τ)]을 합산한 C지점의 상관값과, 이 C지점에서의 상관값 '[RC1(τ)]+[RC2(τ)]'을 사전에 지정된 상관 임계치와 비교한 결과인 임계치 비교부(11)의 출력을 또한 나타내었다.In addition, Table 17 shows the output [R C1 (τ)] and the second matched filter 21 output [R C2 (τ)] correlation with, this point C, the point C, the sum of the first matched filter 20 The output of the threshold comparison section 11, which is a result of comparing the correlation value '[R C1 (τ)] + [R C2 (τ)]' with a previously specified correlation threshold, is also shown.

ττ 00 1One 22 33 44 55 66 77 88 99 1010 1111 1212 1313 1414 슬롯#slot# 1One 22 33 44 55 66 77 88 99 1010 1111 1212 1313 1414 1515 A지점Branch A 1515 -1-One -1-One -1-One -1-One -1-One -1-One -1-One -1-One -1-One -1-One -1-One -1-One -1-One -1-One B지점Branch B 1515 -1-One -1-One -1-One -1-One -1-One -1-One -1-One -1-One -1-One -1-One -1-One -1-One -1-One -1-One C지점C branch 3030 -2-2 -2-2 -2-2 -2-2 -2-2 -2-2 -2-2 -2-2 -2-2 -2-2 -2-2 -2-2 -2-2 -2-2 D지점D point HH LL LL LL LL LL LL LL LL LL LL LL LL LL LL

도 2b를 보면 알 수 있듯이, 15 슬롯 길이의 파일럿 패턴을 사용하여 상관 처리를 수행한 후 두 상관 결과를 합산할 경우에 'τ=0' 시점에서 최대 상관값(30)을 얻어 낼 수 있으며, 사이드로브(Sidelobe)에서는 최소 상관값(-2)을 얻게 된다. 이 때 상관 임계치(VT)는 최대 상관값 '30'보다 작은 값으로 설정되며, 지연 시점(τ)별로 정합 필터(20,21)에 의한 상관 결과를 합산한 값 [RC1(τ)]+[RC2(τ)]이 상관 임계치 이상일 때를 프레임 동기 검출 시점으로 간주한다.As can be seen from FIG. 2B, when the correlation process is performed using a pilot pattern having a 15-slot length and the two correlation results are summed, a maximum correlation value 30 can be obtained at a time point 'τ = 0'. In sidelobe (Sidelobe), we get the minimum correlation value (-2). In this case, the correlation threshold V T is set to a value smaller than the maximum correlation value '30', and is a value obtained by adding correlation results by the matched filters 20 and 21 for each delay time τ [R C1 (τ)]. When + [R C2 (τ)] is equal to or greater than a correlation threshold, it is regarded as a frame synchronization detection time.

이 경우에는 (VT+ 2) 이상의 잡음이 발생하면, 프레임 동기 오검출이 발생한다. 이렇게 프레임 동기 오검출 발생 확률은 상관 임계치와 사이드로브 상관값의 관계로부터 결정된다.In this case, if noise of (V T + 2) or more occurs, frame synchronization false detection occurs. The probability of frame synchronization false detection is determined from the relationship between the correlation threshold and the side lobe correlation.

또한 표 17에는 도 2의 장치 구성에서 지연 변수(τ)에 따른 임계치비교부(23)의 출력이 나타나 있는데, 정합 필터(20,21)의 출력을 합산한 후 이 합산값 [RC1(τ)]+[RC2(τ)]을 임계치 비교부(23)에 사전에 지정된 자신의 상관 임계치(VT)와 비교한 결과, 임계치 VT이상일 때를 'H'로, 임계치 VT이하일 때를 'L'로 나타내었다.Table 17 also shows the output of the threshold comparator 23 according to the delay variable τ in the device configuration of FIG. 2, after summing the outputs of the matched filters 20, 21 and adding up the sum value [R C1 (τ). )] + [R C2 (τ)] is compared with its correlation threshold value V T specified in advance in the threshold comparison section 23, and when it is above the threshold V T is 'H' and is below the threshold V T. Is represented by 'L'.

도 2이 장치 구성에서는 슬롯별 시퀀스 C1,C2,C3,C4에 대한 자기 상관 결과를 하나 이상씩 조합하여 합산한 결과로부터 임계치 비교부(23) 출력을 관찰하여 프레임 동기를 확인할 수 있다.In this device configuration, frame synchronization can be confirmed by observing the output of the threshold comparison unit 23 from a result of combining and combining one or more autocorrelation results for the slot-specific sequences C1, C2, C3, and C4.

도 3 은 본 발명의 제3 실시 예에 따른 슬롯별 상관 결과를 이용한 프레임 동기 확인 방법을 설명하기 위한 장치 구성과 상관 결과를 나타낸 도면이다.FIG. 3 is a diagram illustrating an apparatus configuration and a correlation result for explaining a frame synchronization checking method using a correlation result for each slot according to a third embodiment of the present invention.

표 18은 표 1에 나타낸 15 슬롯 길이의 시퀀스를 사용할 때 도 3의 정합 필터(30,31,32,33)의 각 출력인 A지점, B지점, C지점 및 D지점의 상관값 [RC1(τ)], [RC2(τ)], [RC3(τ)] 및 [RC4(τ)]을 나타내었다.Table 18 shows the correlation values of points A, B, C, and D of the outputs of the matched filters 30, 31, 32, and 33 of FIG. 3 when using the 15 slot length sequence shown in Table 1 [R C1]. (τ)], [R C2 (τ)], [R C3 (τ)] and [R C4 (τ)].

또한 표 18에는 각 정합 필터(30,31,32,33)의 출력을 모두 합산한 결과(E지점) '[RC1(τ)]+[RC2(τ)]+[RC3(τ)]+[RC4(τ)]'와, 이 합산된 상관 결과를 사전에 지정된 상관 임계치과 비교한 결과인 임계치 비교부(35)의 출력을 또한 나타내었다.Table 18 also shows the sum of the outputs of the matched filters 30, 31, 32, and 33 (point E): [[R C1 (τ)] + [R C2 (τ)] + [R C3 (τ) ] + [R C4 (τ)] 'and the output of the threshold comparison section 35 which is the result of comparing this summed correlation result with a previously specified correlation threshold are also shown.

ττ 00 1One 22 33 44 55 66 77 88 99 1010 1111 1212 1313 1414 슬롯#slot# 1One 22 33 44 55 66 77 88 99 1010 1111 1212 1313 1414 1515 A지점Branch A 1515 -1-One -1-One -1-One -1-One -1-One -1-One -1-One -1-One -1-One -1-One -1-One -1-One -1-One -1-One B지점Branch B 1515 -1-One -1-One -1-One -1-One -1-One -1-One -1-One -1-One -1-One -1-One -1-One -1-One -1-One -1-One C지점C branch 1515 -1-One -1-One -1-One -1-One -1-One -1-One -1-One -1-One -1-One -1-One -1-One -1-One -1-One -1-One D지점D point 1515 -1-One -1-One -1-One -1-One -1-One -1-One -1-One -1-One -1-One -1-One -1-One -1-One -1-One -1-One E지점E branch 6060 -4-4 -4-4 -4-4 -4-4 -4-4 -4-4 -4-4 -4-4 -4-4 -4-4 -4-4 -4-4 -4-4 -4-4 F지점F point HH LL LL LL LL LL LL LL LL LL LL LL LL LL LL

도 3b를 보면 알 수 있듯이, 15 슬롯 길이의 파일럿 패턴을 사용하여 상관 처리를 수행한 후 그 상관 결과를 모두 합산할 경우에 'τ=0' 시점에서 최대 상관값(60)을 얻어 낼 수 있으며, 사이드로브(Sidelobe)에서는 최소 상관값(-4)을 얻게 된다. 이 때 상관 임계치(VT)는 최대 상관값 '60'보다 작은 값으로 설정되며, 지연 시점(τ)별로 각 정합 필터(30,31,32,33)에 의한 상관 결과를 합산한 값이 상관 임계치 이상일 때를 프레임 동기 검출 시점으로 간주한다.As can be seen from FIG. 3B, when the correlation processing is performed using a pilot pattern having a 15 slot length and the correlation results are summed, a maximum correlation value 60 can be obtained at the time point 'τ = 0'. In Sidelobe, we get the minimum correlation (-4). In this case, the correlation threshold V T is set to a value smaller than the maximum correlation value '60', and the value obtained by adding the correlation results by the matching filters 30, 31, 32, and 33 for each delay time τ is correlated. It is regarded as the frame synchronization detection time point when the threshold value or more is exceeded.

이 경우에는 (VT+ 4) 이상의 잡음이 발생하면, 프레임 동기 오검출이 발생한다. 이렇게 프레임 동기 오검출 발생 확률은 상관 임계치와 사이드로브 상관값의 관계로부터 결정된다.In this case, if the noise of (V T + 4) or more occurs, frame synchronization false detection occurs. The probability of frame synchronization false detection is determined from the relationship between the correlation threshold and the side lobe correlation.

또한 표 18에는 도 3의 장치 구성에서 지연 변수(τ)에 따른 임계치 비교부(35)의 출력이 나타나 있는데, 각 정합 필터(30,31,32,33)의 출력을 합산한 후 이 합산값을 임계치 비교부(35)에 사전에 지정된 자신의 상관 임계치(VT)와 비교한 결과, 임계치 VT이상일 때를 'H'로, 임계치 VT이하일 때를 'L'로 나타내었다.In addition, Table 18 shows the output of the threshold comparison unit 35 according to the delay variable τ in the device configuration of FIG. 3, after summing the outputs of the matching filters 30, 31, 32, and 33. to the threshold value comparison unit (35) 'H' their correlation threshold compared to (V T), the threshold value V T is more than the time specified in advance, showing the time T is less than a threshold value V 'L'.

도 3의 장치 구성에서는 슬롯별 시퀀스 C1,C2,C3,C4에 대한 자기 상관 결과를 모두 합산한 결과로부터 임계치 비교부(23) 출력을 관찰하여 프레임 동기를 확인할 수 있다.In the apparatus configuration of FIG. 3, frame synchronization may be confirmed by observing the output of the threshold comparison unit 23 from the sum of all the autocorrelation results for the sequences C1, C2, C3, and C4 for each slot.

이상 도 1, 도 2 및 도 3의 장치 구성에서 정합 필터(10,20,21,30,31,32,33)는 입력되는 시퀀스(15 슬롯 길이)와 동일한 길이의 탭 계수를 사용한다.1, 2, and 3, the matched filters 10, 20, 21, 30, 31, 32, and 33 use tap coefficients of the same length as the input sequence (15 slot length).

이상에서 설명한 바와 같이 본 발명의 슬롯별 상관 결과를 이용한 프레임 동기 확인 방법에 의하면, 15 슬롯 길이의 시퀀스의 각 상관 처리 결과를 적절히 합산하여 프레임 동기 확인에 사용하기 때문에 잡음 발생에 의한 프레임 동기 오검출 확률을 줄일 수 있다.As described above, according to the frame synchronization checking method using the correlation result for each slot of the present invention, since the result of each correlation processing of a sequence of 15 slots is properly summed and used for frame synchronization checking, frame synchronization misdetection due to noise is generated. It can reduce the probability.

또한, 이동 통신 시스템의 상향 링크 및 하향 링크에서 3.84Mcps의 칩율을 사용할 때, 15 슬롯 길이의 파일럿 시퀀스를 그대로 이용하여 상관 처리를 수행하고, 그에 따른 상관 결과를 합산한 결과로부터 프레임 동기를 확인하기 때문에, 간단한 장치 구성만으로도 정확한 프레임 동기 확인이 가능하다.In addition, when using a chip rate of 3.84 Mcps in the uplink and downlink of the mobile communication system, performing correlation processing using the pilot sequence of 15 slots intact, and confirming frame synchronization from the result of summing the correlation results Therefore, accurate frame synchronization can be confirmed with a simple device configuration.

Claims (17)

무선 프레임당 슬롯 수와 같은 길이이고, 지연 시점이 0인 시점에서 최대 자기 상관값을 나타내며, 0의 지연 시점을 제외한 지점에서 최소 자기 상관값을 나타내는 복수의 파일럿 시퀀스들을 통신 링크상의 각 물리 채널을 통해 수신하고,A plurality of pilot sequences representing the maximum autocorrelation value at a length equal to the number of slots per radio frame and having a delay time of 0, and a minimum autocorrelation value at a point other than a delay time of 0, are assigned to each physical channel on the communication link. Through the 상기 수신된 복수의 파일럿 시퀀스들을 상기 무선 프레임 단위의 슬롯 길이에 대응되도록 배치하여 상기 파일럿 시퀀스의 상관 처리를 수행하고,The received pilot sequences are arranged to correspond to the slot length of the radio frame unit to perform correlation processing of the pilot sequences. 상기 수행된 상관 결과를 합산하여, 임계치와 비교하고,Summing the correlation results performed, comparing them with a threshold, 상기 비교 결과로부터 상기 무선 프레임에 대한 동기를 확인하는 것을 특징으로 하는 파일럿 신호의 상관 결과를 이용한 프레임 동기 확인 방법.Frame synchronization confirmation method using the correlation result of the pilot signal, characterized in that for confirming the synchronization to the radio frame from the comparison result. 삭제delete 삭제delete 제 1 항에 있어서, 상기 시퀀스의 길이는 15 비트이며, 프레임 동기 확인을 위한 시퀀스들은 복수 개로 쌍을 이루는 시퀀스인 것을 특징으로 하는 파일럿 신호의 상관 결과를 이용한 프레임 동기 확인 방법.The method of claim 1, wherein the sequence has a length of 15 bits, and sequences for frame synchronization checking are a plurality of paired sequences. 제 4 항에 있어서, 상기 쌍을 이루는 시퀀스들 가운데 어느 한 시퀀스는 다른 한 시퀀스를 일정 비트만큼 순환하여 쉬프트 한 후, 보수로 치환하여 만들어지는 것을 특징으로 하는 파일럿 신호의 상관 결과를 이용한 프레임 동기 확인 방법.5. The frame synchronization confirmation according to claim 4, wherein any one of the paired sequences is made by cyclically shifting the other sequence by a predetermined bit and then replacing it with a complement. Way. 제 5 항에 있어서, 상기 쌍을 이루는 시퀀스들의 비트들을 차례로 교대로 배열하여 결합한 시퀀스는 다른 쌍을 이루는 시퀀스들의 비트들을 교대로 배열하여 결합한 시퀀스와 직교하는 것을 특징으로 하는 파일럿 신호의 상관 결과를 이용한 프레임 동기 확인 방법.6. The method of claim 5, wherein the sequence in which the bits of the paired sequences are alternately arranged and combined is orthogonal to the sequence in which the bits of the other paired sequences are alternately arranged and combined. How to check frame sync. 제 5 항에 있어서, 상기 프레임 동기 확인을 위한 시퀀스는 이진부호로 이루어져 있고, 한 시퀀스 안의 각 이진부호의 숫자의 차이는 1인 것을 특징으로 하는 파일럿 신호의 상관 결과를 이용한 프레임 동기 확인 방법.6. The frame synchronization checking method according to claim 5, wherein the sequence for frame synchronization checking is made up of binary codes, and the difference in the number of each binary code in one sequence is 1. 제 7 항에 있어서, 상기 이진부호는 0과 1이고, 상기 쌍을 이루는 시퀀스 가운데 1이 0보다 하나 많은 시퀀스가 앞에 배치되는 것을 특징으로 하는 파일럿 신호의 상관 결과를 이용한 프레임 동기 확인 방법.8. The method as claimed in claim 7, wherein the binary codes are 0 and 1, and one of the paired sequences is preceded by one more than zero. 제 4 항에 있어서, 상기 쌍을 이루는 파일럿 시퀀스들은 (1 0 0 0 1 1 1 1 0 1 0 1 1 0 0)와, (1 0 1 0 0 1 1 0 1 1 1 0 0 0 0)인 시퀀스 쌍을 포함하는 것을 특징으로 하는 파일럿 신호의 상관 결과를 이용한 프레임 동기 확인 방법.5. The method of claim 4, wherein the paired pilot sequences are (1 0 0 0 1 1 1 1 0 1 0 1 1 0 0) and (1 0 1 0 0 1 1 0 1 1 1 0 0 0 0) Frame synchronization confirmation method using a correlation result of the pilot signal comprising a sequence pair. 제 9 항에 있어서, 상기 쌍을 이루는 파일럿 시퀀스들은 (1 1 0 0 0 1 0 0 1 1 0 1 0 1 1)와 (0 0 1 0 1 0 0 0 0 1 1 1 0 1 1)인 시퀀스 쌍을 더 포함하는 것을 특징으로 하는 파일럿 신호의 상관 결과를 이용한 프레임 동기 확인 방법.10. The sequence of claim 9, wherein the paired pilot sequences are (1 1 0 0 0 1 0 0 1 1 0 1 0 1 1) and (0 0 1 0 1 0 0 0 0 1 1 1 0 1 1) Frame synchronization confirmation method using a correlation result of the pilot signal characterized in that it further comprises a pair. 제 1 항에 있어서, 상기 파일럿 시퀀스의 상관 처리는 미리 알고 있는 상기 시퀀스와 물리 채널을 통하여 수신된 상기 시퀀스의 상관관계를 비교하는 것을 특징으로 하는 파일럿 신호의 상관 결과를 이용한 프레임 동기 확인 방법.The method of claim 1, wherein the correlation processing of the pilot sequence compares a correlation between the sequence known in advance and the sequence received through a physical channel. 제 11 항에 있어서, 상기 파일럿 시퀀스의 상관 처리는 15 비트의 시퀀스들을 각각 비교하여 합산하는 것을 특징으로 하는 파일럿 신호의 상관 결과를 이용한 프레임 동기 확인 방법.12. The method of claim 11, wherein the correlation processing of the pilot sequence is performed by comparing and summing 15-bit sequences, respectively. 제 4 항에 있어서, 상기 복수개의 쌍을 이루는 이진 시퀀스들을 가지는 파일럿 심볼 패턴을 이용하여 통신 링크상의 무선 프레임에 대한 동기를 확인하는 통신 시스템에서, 전송 안테나 다이버시티를 이용하여 신호를 전송할 때에는 전송 안테나 다이버시티를 이용하지 않고, 신호를 전송할 때의 상기 파일럿 심볼 패턴의 시퀀스 쌍 가운데 어느 하나를 보수로 치환하여 적용하는 것을 특징으로 하는 파일럿 신호의 상관 결과를 이용한 프레임 동기 확인 방법.5. The method of claim 4, wherein in a communication system for confirming synchronization of a radio frame on a communication link using a pilot symbol pattern having the plurality of paired binary sequences, a transmission antenna is used to transmit a signal using transmission antenna diversity. A method of confirming frame synchronization using a correlation result of a pilot signal, wherein any one of the sequence pairs of the pilot symbol pattern when the signal is transmitted is replaced by a complement without applying diversity. 제 13 항에 있어서, 상기 복수개의 쌍을 이루는 시퀀스가 4개일 경우, 첫번째 시퀀스 쌍과 두번째 시퀀스 쌍의 순서를 바꾸는 것을 특징으로 하는 파일럿 신호의 상관 결과를 이용한 프레임 동기 확인 방법.The method of claim 13, wherein the sequence of the first sequence pair and the second sequence pair is changed when the sequence of the plurality of pairs is four. 제 14 항에 있어서, 한 시퀀스 쌍에서 보수로 치환되는 시퀀스를 선택할 때, 다른 한 시퀀스 쌍에서 보수로 치환되는 시퀀스와 순서를 다르게 하는 것을 특징으로 하는 파일럿 신호의 상관 결과를 이용한 프레임 동기 확인 방법.15. The method of claim 14, wherein when selecting a sequence replaced by a complement in one sequence pair, the sequence is different from a sequence replaced by a complement in another sequence pair. 제 13 항에 있어서, 상기 전송 안테나 다이버시티는 공간적 또는 시간적 블록 코딩(STTD)이 적용되는 것을 특징으로 하는 파일럿 신호의 상관 결과를 이용한 프레임 동기 확인 방법.14. The method of claim 13, wherein the transmit antenna diversity is applied to spatial or temporal block coding (STTD). 제 13 항에 있어서, 전송 안테나 다이버시티를 이용하지 않는 신호는 제1 안테나를 통하여, 전송 안테나 다이버시티를 이용하는 신호는 제2 안테나를 통하여 전송되는 것을 특징으로 하는 파일럿 신호의 상관 결과를 이용한 프레임 동기 확인 방법.The frame synchronization using the correlation result of the pilot signal according to claim 13, wherein a signal not using transmit antenna diversity is transmitted through a first antenna, and a signal using transmit antenna diversity is transmitted through a second antenna. checking way.
KR1019990023141A 1999-03-15 1999-06-19 method of confirming a frame synchronization, which is used slot by slot correlation results KR100331871B1 (en)

Priority Applications (37)

Application Number Priority Date Filing Date Title
KR1019990008630A KR100294711B1 (en) 1999-03-15 1999-03-15 Frame Synchronization Method using Optimal Pilot Symbol
KR1019990023141A KR100331871B1 (en) 1999-06-19 1999-06-19 method of confirming a frame synchronization, which is used slot by slot correlation results
US09/373,703 US6791960B1 (en) 1999-03-15 1999-08-13 Pilot signals for synchronization and/or channel estimation
US09/376,373 US6721299B1 (en) 1999-03-15 1999-08-18 Pilot signals for synchronization and/or channel estimation
US09/525,446 US7012906B1 (en) 1999-03-15 2000-03-14 Pilot signals for synchronization and/or channel estimation
DE2000112286 DE10012286B4 (en) 1999-03-15 2000-03-14 Pilot signals for synchronization and / or channel estimation
US09/525,444 US6804264B1 (en) 1999-03-15 2000-03-14 Pilot signals for synchronization and/or channel estimation
US09/525,447 US6987746B1 (en) 1999-03-15 2000-03-14 Pilot signals for synchronization and/or channel estimation
DE2000112284 DE10012284B4 (en) 1999-03-15 2000-03-14 Pilot signals for synchronization and / or channel estimation
US09/525,448 US6891815B1 (en) 1999-03-15 2000-03-14 Pilot signals for synchronization and/or channel estimation
JP2000072966A JP3463015B2 (en) 1999-03-15 2000-03-15 Pilot signal that can confirm synchronization in mobile communication system
DE60044627T DE60044627D1 (en) 1999-03-15 2000-03-15 Pilot signals for synchronization and / or channel estimation
AT00302093T ATE457554T1 (en) 1999-03-15 2000-03-15 PILOT SIGNALS FOR SYNCHRONIZATION AND/OR CHANNEL ESTIMATION
ES00302094T ES2347129T3 (en) 1999-03-15 2000-03-15 PILOT SYMBOLS FOR SYNCHRONIZATION AND / OR ESTIMATION OF CHANNELS.
ES07015144.4T ES2502015T3 (en) 1999-03-15 2000-03-15 Pilot signals for synchronization and / or channel estimation
ES09154137T ES2415884T3 (en) 1999-03-15 2000-03-15 Transmitter with pilot signal synchronization
CNB001031066A CN1161903C (en) 1999-03-15 2000-03-15 Pilot signal for synchronous and/or channel estimated
CN00103104A CN1124708C (en) 1999-03-15 2000-03-15 Pilot signal for synchronous and/or channel estimated
BRPI0001674A BRPI0001674B1 (en) 1999-03-15 2000-03-15 method for generating pilot signal for communications system
EP20090154137 EP2081306B1 (en) 1999-03-15 2000-03-15 Emitter with pilot signal synchronisation
EP20070015144 EP1850511B1 (en) 1999-03-15 2000-03-15 Pilot signals for synchronization and/or channel estimation
EP20090154135 EP2099143B1 (en) 1999-03-15 2000-03-15 Emitter with pilot signal synchronisation
GB0006264A GB2350760B (en) 1999-03-15 2000-03-15 Pilot signals for frame synchronization
EP20000302093 EP1039654B1 (en) 1999-03-15 2000-03-15 Pilot signals for synchronisation and/or channel estimation
CNB2004100491090A CN100483972C (en) 1999-03-15 2000-03-15 Pilot sequence for frame synchronization and frame synchronization method and device therefor
EP20000302094 EP1037407B1 (en) 1999-03-15 2000-03-15 Pilot signals for synchronisation and/or channel estimation
GB0006262A GB2350037B (en) 1999-03-15 2000-03-15 Pilot signals for synchronization and/or channel estimation
DE60043800T DE60043800D1 (en) 1999-03-15 2000-03-15 Pilot signals for synchronization and / or channel estimation
AT00302094T ATE473562T1 (en) 1999-03-15 2000-03-15 PILOT SIGNALS FOR SYNCHRONIZATION AND/OR CHANNEL ESTIMATION
JP2003161320A JP4318963B2 (en) 1999-03-15 2003-06-05 Pilot signal for synchronization and / or channel estimation
US10/719,057 US7317749B2 (en) 1999-03-15 2003-11-24 Pilot signals for synchronization and/or channel estimation
US11/100,594 US7496132B2 (en) 1999-03-15 2005-04-07 Pilot signals for synchronization and/or channel estimation
HK05109014A HK1077134A1 (en) 1999-03-15 2005-10-13 Pilot sequences for frame synchronization, method and apparatus for frame synchronization
US12/188,025 US7602841B2 (en) 1999-03-15 2008-08-07 Pilot signals for synchronization and/or channel estimation
US12/398,473 US7643540B2 (en) 1999-03-15 2009-03-05 Pilot signals for synchronization and/or channel estimation
US12/398,344 US7616681B2 (en) 1999-03-15 2009-03-05 Pilot signals for synchronization and/or channel estimation
US12/619,966 US7848393B2 (en) 1999-03-15 2009-11-17 Pilot signals for synchronization and/or channel estimation

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990023141A KR100331871B1 (en) 1999-06-19 1999-06-19 method of confirming a frame synchronization, which is used slot by slot correlation results

Publications (2)

Publication Number Publication Date
KR20010003026A KR20010003026A (en) 2001-01-15
KR100331871B1 true KR100331871B1 (en) 2002-04-09

Family

ID=19593685

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990023141A KR100331871B1 (en) 1999-03-15 1999-06-19 method of confirming a frame synchronization, which is used slot by slot correlation results

Country Status (1)

Country Link
KR (1) KR100331871B1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100720542B1 (en) * 2000-02-17 2007-05-22 엘지전자 주식회사 Method for detectiing success or failure of frame synchronization in mobile communication terminal

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5754603A (en) * 1995-08-03 1998-05-19 Northern Telecom Limited Pseudo random number sequence synchronization in communications systems
JPH1117652A (en) * 1997-06-26 1999-01-22 Yozan:Kk Frame synchronization detection circuit
KR19990042379A (en) * 1997-11-26 1999-06-15 서정욱 2 pilot processing system and method for reducing interference

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5754603A (en) * 1995-08-03 1998-05-19 Northern Telecom Limited Pseudo random number sequence synchronization in communications systems
JPH1117652A (en) * 1997-06-26 1999-01-22 Yozan:Kk Frame synchronization detection circuit
KR19990042379A (en) * 1997-11-26 1999-06-15 서정욱 2 pilot processing system and method for reducing interference

Also Published As

Publication number Publication date
KR20010003026A (en) 2001-01-15

Similar Documents

Publication Publication Date Title
EP0695484B1 (en) Time alignment in a cdma system
KR100401201B1 (en) Apparatus and method for determining use/nonuse an nb-tdd cdma mobile communication system
AU676856B2 (en) Data transmission method and system
CA2298709C (en) Method and radio station for transmitting data
US5920551A (en) Channel structure with burst pilot in reverse link
EP1039654B1 (en) Pilot signals for synchronisation and/or channel estimation
KR101102411B1 (en) Initial synchronization for receivers
KR20030018052A (en) Radio base station and communication terminal
US20020003786A1 (en) Method for assigning codes in uplink of synchronous wireless telecommunication system
KR20000076941A (en) Improvements to a telecommunication system using code division multiple access
US6959010B1 (en) Method and radio station for data transmission
CN1321367A (en) Method of processing CDMA signal components
KR20010052984A (en) Frame synchronization techniques and systems for spread spectrum radiocommunication
WO2002009304A1 (en) Interference estimation in a communications system
KR100331871B1 (en) method of confirming a frame synchronization, which is used slot by slot correlation results
KR100331870B1 (en) Optimal pilot pattern allocation and arrangement method
EP0999668A2 (en) A method and apparatus for achieving channel variability in spread spectrum communication systems
EP1075158B1 (en) Wireless communications system
KR100317256B1 (en) Frame Synchronization Method using Optimal Pilot Symbol
KR100308151B1 (en) method of confirming a frame synchronization, at that time correlation results being sampled is used
KR100331874B1 (en) frame synchronization method using pilot pattern of common pilot channel
KR100304938B1 (en) Frame Synchronization Method using Optimal Pilot Pattern
KR100710344B1 (en) Structure of radio frame and method of transmitting pilot patterns in mobile communication system
KR100606673B1 (en) Frame synchronization method using pilot pattern
KR100339337B1 (en) Frame synchronization apparatus and method using optimal pilot pattern

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130226

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20140224

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20150224

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20160224

Year of fee payment: 15

LAPS Lapse due to unpaid annual fee