KR100331871B1 - method of confirming a frame synchronization, which is used slot by slot correlation results - Google Patents

method of confirming a frame synchronization, which is used slot by slot correlation results Download PDF

Info

Publication number
KR100331871B1
KR100331871B1 KR19990023141A KR19990023141A KR100331871B1 KR 100331871 B1 KR100331871 B1 KR 100331871B1 KR 19990023141 A KR19990023141 A KR 19990023141A KR 19990023141 A KR19990023141 A KR 19990023141A KR 100331871 B1 KR100331871 B1 KR 100331871B1
Authority
KR
Grant status
Grant
Patent type
Prior art keywords
sequence
frame synchronization
correlation
method
pilot
Prior art date
Application number
KR19990023141A
Other languages
Korean (ko)
Other versions
KR20010003026A (en )
Inventor
송영준
Original Assignee
서평원
엘지정보통신주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Grant date

Links

Images

Abstract

본 발명은 차세대 이동 통신 시스템에 관한 것으로, 특히 광대역 코드 분할 다중 접속 방식(이하, W-CDMA 라 약칭함)을 이용하는 차세대 이동 통신 시스템의 상향 또는 하향 링크에서 길이가 짝수가 아닌 코드 시퀀스를 사용할 때, 슬롯수의 길이를 갖는 파일럿 패턴의 상관 결과를 이용하여 프레임 동기를 확인하는 방법에 관한 것이다 When the invention is used for, in particular, a wideband code division multiple access (hereinafter, W-CDMA called abbreviated hereinafter) using the up or length in the down-link to the next generation mobile communication system that is not an even number of code sequences directed to a next generation mobile communication system, , by using a correlation result of the pilot pattern with a length of the number of slots to a method to determine frame synchronization
본 발명은 차세대 이동 통신 시스템의 상향 링크 및 하향 링크에서 3.8Mcps의 칩율을 사용할 때, 무선 프레임당 슬롯 길이의 최적의 파일럿 패턴을 이용하여 상관 처리를 수행하고, 그에 따른 상관 결과를 합산함으로써 정확한 프레임 동기 확인이 가능하도록 한 슬롯별 프레임 동기 확인 방법을 제공한다. The invention exact frame by performing a correlation process using the optimum pilot pattern of the uplink and when using 3.8Mcps chipyul in the downlink, the radio frame-per-slot length of the next generation mobile communication system, and summing the correlation results hence It provides a way to determine the frame synchronization by the synchronization slot to be confirmed.

Description

슬롯별 상관 결과를 이용한 프레임 동기 확인 방법{method of confirming a frame synchronization, which is used slot by slot correlation results} Slot-specific correlation check frame synchronization method using the results {method of confirming a frame synchronization, which is used slot by slot correlation results}

본 발명은 차세대 이동 통신 시스템에 관한 것으로, 특히 W-CDMA 방식의 차세대 이동 통신 시스템의 상향 또는 하향 링크에서 길이가 짝수가 아닌 코드 시퀀스를 사용할 때, 슬롯수의 길이를 갖는 파일럿 패턴의 상관 결과를 이용하여 프레임 동기를 확인하는 방법에 관한 것이다. The present invention is a correlation result of the pilot patterns having a length of, the number of slots when using, in particular, W-CDMA, the length in the up- and down-link to the next generation mobile communication system of a scheme other than the even code sequence relates to a next generation mobile communication system, It relates to a method to determine the frame synchronization used.

최근 일본의 ARIB, 유럽의 ETSI, 미국의 T1, 한국의 TTA 및 일본의 TTC는 음성, 영상 및 데이터와 같은 멀티미디어를 서비스하는 기존 이동 통신 세계화 시스템(GSM : Grobal System for Mobile Communications)의 코어 네트워크와 무선 접속 기술을 기본으로 한 보다 진화된 차세대 이동 통신 시스템을 구상하였다. Recently, Japan's ARIB, European ETSI, the US T1, TTA, and TTC in Japan, South Korea's existing Global System for Mobile Communications to service multimedia such as voice, video and data: and (GSM Grobal System for Mobile Communications) of the core network a next generation mobile communication system evolved than the one radio access technology to the default were spherical.

진화된 차세대 이동 통신 시스템에 대한 기술적인 명세를 제시하기 위하여 이들은 공동 연구에 동의하였으며, 이를 위한 프로젝트를 3세대 공동 프로젝트(Third Generation Partnership Project ; 이하, 3GPP 라 약칭함)라 하였다. To address the technical specification of the evolved next generation mobile communication system, which agreed to the collaboration, the 3rd Generation Partnership Project Project therefor; was La (Third Generation Partnership Project hereinafter abbreviated, 3GPP).

3GPP는 크게 다음의 세 가지 기술 연구 영역을 포함한다. 3GPP is largely contains the following three technical research areas.

첫 째, 3GPP 시스템 및 서비스 부문이다, 이는 3GPP 명세를 근거로 한 시스템의 구조 및 서비스 능력에 대한 연구를 하는 부문이다. The first, 3GPP system and the service sector, which is a division of the study of structure and service capabilities of the system based on the 3GPP specification.

둘 째, 범지구 무선 접속 네트워크(UTRAN : Universal Terrestrial Radio Access Network)에 대한 연구 부문이다, 여기서 범지구 무선 접속 네트워크(UTRAN)는 주파수 분할 듀플렉스(FDD : Frequency Division Duplex) 모드에 따르는 W-CDMA와 시간 분할 듀플렉스(TDD : Time Division Duplex) 모드에 따르는 TD-CDMA를 적용한 무선 접속 네트워크(RAN : Radio Access Network)이다. The Research Laboratory for: (Universal Terrestrial Radio Access Network UTRAN), where the pan-earth radio access network (UTRAN) is a frequency division duplex second, pan-earth radio access network: and (FDD Frequency Division Duplex) mode, W-CDMA according to the time division duplex is:: (radio access network RAN) (TDD time division duplex) mode, the radio access network is applied according to the TD-CDMA.

세 째, 2세대의 이동 통신 세계화 시스템(GSM)에서 진화되어 이동성 관리 및 전세계적 로밍(Global roaming)과 같은 3세대 네트워킹 능력을 갖는 코어네트워크(Core network)에 대한 연구 부문이다. A research division for the third, (Core network) core network with third generation networking capabilities such as evolved from the Global System for Mobile Communications (GSM) of the second-generation mobility management and global roaming (Global roaming).

상기한 3GPP의 기술 연구 부문들 중에서 범지구 무선 접속 네트워크(UTRAN)에 대한 연구 부문에서는 전송 채널(Transport channel)과 물리 채널(Physical channel)에 대한 정의 및 이에 대한 설명을 기술하고 있다. The Research Laboratory of the pan-earth radio access network (UTRAN) in the Technical Research Division of the above-mentioned 3GPP describes a defined and therefore for description of the transmission channel (Transport channel) and physical channels (Physical channel).

3GPP에 기술된 상향 링크 또는 하향 링크의 물리 채널은 일반적으로 슈퍼 프레임(Superframes), 무선 프레임(Radio frames) 및 타임 슬롯(Timeslots)의 3개의 계층 구조로 이루어진다. Physical channels in the uplink or downlink is described in 3GPP generally comprises a three layer structure of a super frame (Superframes), the radio frame (Radio frames) and the time slot (Timeslots).

3GPP 무선 접속 네트워크(RAN) 규격에서는 슈퍼 프레임(Superframe)을 720ms 주기를 갖는 최대 프레임 단위로 규정하고 있으며, 시스템 프레임수에서 볼 때 하나의 슈퍼 프레임은 72개의 무선 프레임으로 구성된다고 규정하고 있다. In the 3GPP radio access network (RAN) standard has been defined as a maximum frame unit of 720ms period having a superframe (Superframe), a super frame as viewed from the system frame number stipulates that consists of 72 radio frames. 또한 무선 프레임은 16개의 타임 슬롯으로 구성되며, 각 타임 슬롯은 물리 채널에 따른 해당 정보 비트들을 갖는 필드들로 구성된다고 규정하고 있다. In addition, the radio frame is defined that consists of 16 time slots, each time slot is composed of a field having the information bits according to the physical channel.

특히 현재 3GPP에서 논의되고 있는 상향 링크 또는 하향 링크의 물리 채널에서는 4.096Mcps의 칩율을 기본으로 한다. In particular, the physical channel in the uplink or downlink is being discussed in the 3GPP and the current chipyul of 4.096Mcps by default. 이는 프레임 동기를 위해 16 슬롯 길이의 파일럿 패턴을 사용한다는 것이다. This is that use the pilot pattern of the long slot 16 to the frame synchronization.

이는 슬롯 길이가 2 N 인 경우에 대해서만 고려한 것이다. This takes into account only the case where the slot length of 2 N. 그런데 앞으로 3GPP에서는 상향 링크 또는 하향 링크의 물리 채널에서 3.84Mcps의 칩율을 사용하고자 하는 움직임이 있는데, 이렇게 만약 칩율이 4.096Mcps에서 3.84Mcps로 바뀐다면 한 무선 프레임이 15개의 슬롯만으로 구성되므로, 16 슬롯 길이의 파일럿 패턴을 그대로 이에 적용할 경우 최적의 효과를 얻어내기는 어렵다. By the way forward in the 3GPP there is a movement to use the chipyul of 3.84Mcps in the physical channel of the uplink or downlink, so this chipyul if the radio frame if changes in 4.096Mcps 3.84Mcps in this configuration only 15 slots, 16 slots when directly applied thereto a pilot pattern of length difficult bets get optimal effect.

이에 따라 본 출원인이 출원한 동일 발명자의 대한민국 특허 출원 제1999-19610호에는 15 슬롯 길이의 파일럿 패턴이 제시된 바 있다. The Republic of Korea Patent Application No. 1999-19610 arc of the same inventors filed by the present applicant has been suggested according to the pilot patterns of 15 slots long. 또한 15 슬롯 길이의 파일럿 패턴을 상향 링크 또는 하향 링크의 물리 채널에 대한 프레임 동기에 사용하는 방안도 제시되었다. In addition, methods have been proposed also to use the pilot pattern of the long slot 15 to the frame synchronization on the uplink or the downlink physical channel.

그러나, 현재까지 상향 링크 또는 하향 링크의 물리 채널에 대한 프레임 동기 확인에 15 슬롯 길이인 파일럿 시퀀스를 사용하는 방안이 구체적으로 제시된 바 없다. However, this way of using the 15-slot length of the pilot sequence to determine frame synchronization for the physical channel in the uplink or downlink to date not specifically shown in the bar.

본 발명의 목적은 상기한 점을 감안하여 안출한 것으로, 차세대 이동 통신 시스템의 상향 링크 및 하향 링크에서 3.8Mcps의 칩율을 사용할 때, 무선 프레임당 슬롯 길이의 최적 파일럿 패턴을 상관 처리에 그대로 사용하여 정확한 프레임 동기 확인이 가능하도록 한 슬롯별 프레임 동기 확인 방법을 제공하는데 있다. That is an object of the present invention is devised in view of the above points, by accepting the best pilot patterns of uplink and when using 3.8Mcps chipyul in the downlink, the radio frame-per-slot length of the next generation mobile communication system, the correlation process It is to provide a slot per frame synchronization confirmation method to enable accurate frame synchronization confirmation.

상기한 목적을 달성하기 위한 본 발명에 따른 슬롯별 상관 결과를 이용한 프레임 동기 확인 방법의 특징은, 무선 프레임당 슬롯 길이(15개)의 파일럿 시퀀스들을 통신 링크상의 파일럿 신호가 필요한 각 물리 채널(예를 들면, 하향 물리 제어 채널)을 통해 각각 임의의 칩율에 따라 정해지는 수(2 내지 16비트/슬롯)만큼 수신하고, 상기 수신된 파일럿 시퀀스들을 상관 비교를 위해 상기 무선 프레임 단위의 슬롯 길이에 대응되도록 종렬 배치하여, 상기 파일럿 시퀀스들의 수신 위치에 따라 슬롯별 상관 처리를 수행하고, 상기 수행된 각 상관 결과를 합산하여, 그 합산된 결과를 상관 임계치와 비교하고, 상기 비교 결과로부터 상기 무선 프레임에 대한 동기를 확인하는 것이다. Feature of the frame synchronization confirmation method using a slot-specific correlation results in accordance with the present invention for achieving the above object, each of the physical channels require a pilot signal on a communication link, the pilot sequence in slot length per radio frame (15) (e.g., for example, corresponding to the downlink physical control channel) to each be set according to any chipyul through (2 to 16 bits / slot), as received, and of the radio frame units of the received pilot sequence to the correlation comparison slot length that is disposed in-line, performing the slot by correlation processing according to the reception points of the pilot sequences, by summing the respective correlation result of the carried out, comparing the summed result with the correlation threshold, and the radio frame from the comparison result for to identify the motive.

바람직하게는, 상기 수신된 파일럿 시퀀스들이 상기 수신 위치에 따른 슬롯별 각 지연 시점에서 동일한 상관 결과를 나타내는데, 즉 상기 수신된 다수 파일럿 시퀀스가 지연 시점이 '0'인 시점(τ=0)에서 최대 상관값을 나타내며, '0'의 지연 시점을 제외한 시점에서 최소 상관값을 나타낸다. Preferably, the received pilot sequence to indicate the same correlation result from the delay time of each slot in accordance with the receiving position, that is maximum at the point (τ = 0) the number of pilot sequence the received delay time point '0' It denotes a correlation value, represents the minimum correlation value at a time point other than the delay time point '0'. 또한 상기 최대 상관값과 상기 최소 상관값은 서로 다른 극성이다. In addition, the maximum correlation value and the minimum correlation value is a different polarity.

도 1 은 본 발명의 제1 실시 예에 따른 슬롯별 상관 결과를 이용한 프레임 동기 확인 방법을 설명하기 위한 장치 구성 및 상관 결과를 나타낸 도면이다. 1 is a diagram showing a device configuration, and correlation results for explaining the first embodiment, the slot-specific check frame synchronization method using the correlation result in accordance with the present invention.

도 2 는 본 발명의 제2 실시 예에 따른 슬롯별 상관 결과를 이용한 프레임 동기 확인 방법을 설명하기 위한 장치 구성 및 상관 결과를 나타낸 도면이다. 2 is a view showing the device configuration and the correlation result for explaining the second embodiment, the slot-specific check frame synchronization method using the correlation result in accordance with the present invention.

도 3 은 본 발명의 제3 실시 예에 따른 슬롯별 상관 결과를 이용한 프레임 동기 확인 방법을 설명하기 위한 장치 구성 및 상관 결과를 나타낸 도면이다. 3 is a diagram showing a device configuration, and correlation results for explaining the third embodiment each slot check frame synchronization method using the correlation result in accordance with the present invention.

*도면의 주요부분에 대한 부호의 설명* * Description of the Related Art *

30 : 제1 정합 필터 31 : 제2 정합 필터 30: the first matched filter 31: second matched filter

32 : 제3 정합 필터 33 : 제4 정합 필터 32: the third matched filter 33: the fourth matched filter

34 : 합산부 35 : 임계치 비교부 34: adder 35: the threshold value comparing unit

이하, 본 발명에 따른 슬롯별 상관 결과를 이용한 프레임 동기 확인 방법의 바람직한 일 실시 예를 첨부된 도면을 참조하여 설명한다. Will be described below with reference to the accompanying drawings, the preferred embodiment of the method the frame synchronization confirmation using the correlation results for each slot in accordance with the present invention.

본 발명에서는 상향 링크 또는 하향 링크의 물리 채널에서 4.096Mcps의 칩율(16슬롯 길이)이 아닌 3.84Mcps의 칩율을 사용할 경우에 프레임 동기 확인을 위한 최적의 파일럿 패턴을 사용한다. The present invention uses an optimal pilot pattern for frame synchronization confirmation as to when to use uplink or 3.84Mcps chipyul of non chipyul (16-slot length) at the physical channel of the downlink of 4.096Mcps.

특히 본 발명에서는 3.84Mcps의 칩율일 경우에, 대한민국 특허출원 1999-19610호에 제시한 바 있는 표 1에 나타낸 15 슬롯 길이의 파일럿 패턴이 프레임 동기를 위한 상관 처리에 그대로 사용한다. In particular, the present invention, in the case of 3.84Mcps chip yulil, Republic of Korea and it was used in the correlating process operation for the 15-slot length, a pilot pattern of the frame synchronization as shown in Table 1 with a bar provided in Patent Application No. 1999-19610. 칩율에 따라서 8 종류의 시퀀스가 다 사용되고 도 8개의 일괄 시퀀스(전부 0이거나 전부 1인 시퀀스)까지 총 16개의 시퀀스가 사용될 수 있으며, 한 쌍인 2 종류의 시퀀스가 사용될 수도 있다. The eight types of the used sequence according to Figure 8 chipyul collectively sequence (0 or all 1, all of the sequence), a total of 16 sequences may be used to, and may be used in the sequence of the pair, two.

종렬 시퀀스(15슬롯 길이) In-line sequence (15-slot length)
C1=(a1,a3,a5,……,a29)=(1 0 0 0 1 1 1 1 0 1 0 1 1 0 0) C1 = (a1, a3, a5, ......, a29) = (1 0 0 0 1 1 1 1 0 1 0 1 1 0 0)
C2=(a2,a4,a6,……,a30)=(1 0 1 0 0 1 1 0 1 1 1 0 0 0 0) C2 = (a2, a4, a6, ......, a30) = (1 0 1 0 0 1 1 0 1 1 1 0 0 0 0)
C3=(b1,b3,b5,……,b29)=(1 1 0 0 0 1 0 0 1 1 0 1 0 1 1) C3 = (b1, b3, b5, ......, b29) = (1 1 0 0 0 1 0 0 1 1 0 1 0 1 1)
C4=(b2,b4,b6,……,b30)=(0 0 1 0 1 0 0 0 0 1 1 1 0 1 1) C4 = (b2, b4, b6, ......, b30) = (0 0 1 0 1 0 0 0 0 1 1 1 0 1 1)
C5=(c1,c3,c5,……,c29)=(1 1 1 0 1 0 1 1 0 0 1 0 0 0 1) C5 = (c1, c3, c5, ......, c29) = (1 1 1 0 1 0 1 1 0 0 1 0 0 0 1)
C6=(c2,c4,c6,……,c30)=(1 1 0 1 1 1 0 0 0 0 1 0 1 0 0) C6 = (c2, c4, c6, ......, c30) = (1 1 0 1 1 1 0 0 0 0 1 0 1 0 0)
C7=(d1,d3,d5,……,d29)=(1 0 0 1 1 0 1 0 1 1 1 1 0 0 0) C7 = (d1, d3, d5, ......, d29) = (1 0 0 1 1 0 1 0 1 1 1 1 0 0 0)
C8=(d2,d4,d6,……,d30)=(0 0 0 0 1 1 1 0 1 1 0 0 1 0 1) C8 = (d2, d4, d6, ......, d30) = (0 0 0 0 1 1 1 0 1 1 0 0 1 0 1)

표 1에 나타낸 15 슬롯 길이 파일럿 패턴의 중요한 특성 중 하나는 자기 상관 특성이다. One of the 15-slot length important characteristics of the pilot pattern shown in Table 1 is a self-correlation property. 표 1에 나타낸 15 슬롯 길이의 종렬 시퀀스들은 다음과 같은 자기 상관 특성을 갖는다. In-line sequence 15 of the slot length as shown in Table 1 have the following auto-correlation characteristics.

여기서, here, 는 종렬 시퀀스 C1의 자기 상관 결과이고, Is the auto-correlation result of the in-line sequence C1, 는 종렬 시퀀스 C2의 자기 상관 결과이고, Is the auto-correlation result of the in-line sequence C2, 는 종렬 시퀀스 C3의 자기 상관 결과이고, Is the auto-correlation result of the in-line sequence of C3, 는 종렬 시퀀스 C4의 자기 상관 결과이다. Is the auto-correlation result of the in-line sequence, C4.

이들 각 종렬 시퀀스의 자기 상관 결과들을 조합하여 합산하면, 다음 식 2 및 식 3과 같다. When combined with these combination of auto-correlation result for each sequence in-line, as follows: Equation 2 and Equation 3.

또한, 15 슬롯 길이의 종렬 시퀀스들은 다음과 같은 자기 상관 특성을 갖는다. In addition, in-line sequence of the 15-slot length have the following auto-correlation characteristics. 즉 본 발명에 사용되는 파일럿 패턴의 자기 상관 결과는 다음의 네 가지 경우에 모두 동일한 값을 갖는다는 것이다.. In other words, the auto-correlation result of the pilot pattern to be used in the present invention have the same value both in the case of four.

첫 째, 원 시퀀스를 순환적 쉬프트 했을 때, First, when the original sequence cyclic shift,

둘 째, 원 시퀀스를 시간적으로 변환하고, 이를 다시 순환 쉬프트 했을 때, When the second shift converting the original sequence in terms of time, and circulating it back,

세 째, 원 시퀀스를 보수 변환하고, 이를 다시 순환 쉬프트 했을 때, Third, when a one-shift sequence complement conversion and re-circulating it,

네 째, 원 시퀀스를 시간적으로 변환 및 보수 변환하고, 이를 다시 순환 쉬프트 했을 때이다. Fourth, when the shift conversion, and converts the source conservative sequence in terms of time, and circulating it back.

본 발명에서는 이러한 자기 상관 특성을 갖는 15 슬롯 길이의 종렬 시퀀스를 슬롯별 상관 처리하여, 그에 따른 상관 결과를 합산한다. In the present invention, by correlating the in-line processing sequences of the 15-slot length having such a self-correlation property per slot, and summing the correlation results thereof. 이후 슬롯별 상관 결과의 합산값을 상관 임계치(V T )와 비교하여, 비교 결과를 관찰함으로써 프레임 동기를 확인한다. By later by comparing the integrated value of the correlation result by the slot and correlation threshold (V T), observing the result of the comparison confirms frame sync.

다음의 표 2에는 15 슬롯 길이의 지연 시점별 상관 결과를 나타내었다. The following Table 2 shows a correlation result delayed by 15 time slots long.

τ τ 0 0 1 One 2 2 3 3 4 4 5 5 6 6 7 7 8 8 9 9 10 10 11 11 12 12 13 13 14 14 15 15
R(τ) R (τ) 15 15 -1 -One -1 -One -1 -One -1 -One -1 -One -1 -One -1 -One -1 -One -1 -One -1 -One -1 -One -1 -One -1 -One -1 -One -1 -One

표 2를 참조하면 알 수 있듯이, 15 슬롯 길이의 파일럿 패턴을 사용하여 상관 처리를 수행할 경우에 'τ=0' 시점에서 최대 상관값 15를 얻어 낼 수 있으며, 사이드로브(Sidelobe)에서는 -1의 상관값을 얻게 된다. Referring to Table 2 As can be seen, there can be obtained the maximum correlation value from the 15 'τ = 0' when the time to perform the correlation process by using the pilot patterns of 15 slots long, the side lobe (Sidelobe) -1 It obtains the correlation value. 이 때 프레임 동기 검출의 효율성을 높이기 위해서는 상관 임계치(V T )를 사용한다. At this time, in order to increase the efficiency of the frame synchronization detection uses a correlation threshold value (V T).

즉 15 슬롯 길이 시퀀스의 자기 상관 결과가 상관 임계치 이상일 때만 프레임 동기를 이루는 검출 시점으로 간주한다. That is, the auto-correlation result of the 15-slot length sequence are considered as detection time constituting the frame sync only when the correlation is more than the threshold value.

다음의 표 3 및 표 4에는 본 발명에 따른 15 슬롯 길이의 파일럿 패턴의 일예를 나타낸 것으로, 한 프레임의 한 슬롯에 실리는 파일럿 신호의 비트수가 5비트 또는 6비트인 경우에 상향 링크 전용 물리 제어 채널(DPCCH)의 파일럿 패턴을 나타낸 것이다. The following Table 3 and Table 4 shows an example of a pilot pattern in the 15-slot length according to the present invention, in the case where silica is the number of bits of the pilot signal of 5 bits or 6 bits in one slot of the frame, an uplink dedicated physical control It shows a pilot pattern of the channel (DPCCH).

이 때는 표 1의 시퀀스 A와 시퀀스 B를 사용한 경우를 나타내었으며, 시퀀스 C와 시퀀스 D를 사용할 수도 있다. At this time showed the case with the sequence A and sequence B shown in Table 1, it is also possible to use a sequence to the sequence C D.

다음의 표 5 및 표 6에는 상향 링크 전용 물리 제어 채널(DPCCH)의 다른 형태의 파일럿 패턴을 나타낸 것으로, 한 프레임의 슬롯에 실리는 파일럿 신호의 비트수가 7비트 또는 8비트인 경우에 대한 파일럿 비트 패턴을 나타내었다. The following Tables 5 and 6, the uplink dedicated physical control channel illustrates a pilot pattern of a different form of (DPCCH), pilot bits for a case where silica is the number of bits of the pilot signal is a 7-bit or 8-bit in a slot of the frame, It exhibited a pattern. 이 경우에도 본 발명의 4 종류의 시퀀스와 일괄 시퀀스를 섞어서 배치하므로, 결국 한 프레임의 한 슬롯에 실리는 파일럿 신호의 비트수가 5 비트 내지 8 비트인 경우, 프레임 동기를 위한 시퀀스는 4 개가 사용되고, 신호 검출을 위한 일괄 시퀀스로 나머지 비트를 채우도록 하면 된다. Since this case also placed a mix of four kinds of sequences and batch sequence according to the present invention, in the end carried in a slot of one frame when the number of bits of the pilot signal is a 5-bit to 8-bit, a sequence for frame synchronization is used and four, When it is to fill the rest of the bits in a batch sequence for signal detection.

이 때도 표 1의 시퀀스 A와 시퀀스 B를 사용한 경우를 나타내었으며, 시퀀스 C와 시퀀스 D를 사용할 수도 있다. This also showed the case with the sequence A and sequence B shown in Table 1, it is also possible to use a sequence to the sequence C D.

상기한 표 5 및 표 6에서 15 슬롯 길이인 4가지의 종렬 시퀀스를 파일럿 비트가 5비트, 6비트, 7비트 또는 8비트 경우에 모두 C1, C2, C3, C4라 하고, 한 슬롯을 구성하는 각 파일럿 비트의 위치에 따라 정리한 것이 표 7에 나타나 있다. Above Table 5 and Table 6-15 slot length of 4 have a longitudinal sequence of pilot bits of 5 bits, 6 bits, 7 bits, or all of the 8-bit, if C1, C2, C3, the C4 la and, constituting one slot it is a summary in accordance with the position of each pilot bits shown in Table 7.

N Pilot N Pilot 파일럿 비트 위치 번호(비트#) The pilot bit position number (bit #) 종렬 시퀀스(15 슬롯 길이) In-line sequence (15-slot length)
5 5 0 0 C1 C1
1 One C2 C2
3 3 C3 C3
4 4 C4 C4
6 6 1 One C1 C1
2 2 C2 C2
4 4 C3 C3
5 5 C4 C4
7 7 1 One C1 C1
2 2 C2 C2
4 4 C3 C3
5 5 C4 C4
8 8 1 One C1 C1
3 3 C2 C2
5 5 C3 C3
7 7 C4 C4

본 발명에서는 이와 같이 파일럿 비트별로 할당 배치된 15 슬롯 길이인 4가지의 종렬 시퀀스, 즉 전체 길이가 60인 코드 시퀀스를 사용하여 프레임 동기를 위한 상관 처리를 수행한다. In the present invention, by using this as a pilot bit for each batch of 15 it is assigned a slot length for the four-line sequence, that is, the total length 60 of the code sequence and performs a correlation process for the frame synchronization.

상기한 표 4 및 표 6에서 전체 파일럿 비트 중 음영 부분이 프레임 동기를 위한 상관 처리에 사용되는 것이며, 이를 제외한 다른 부분의 파일럿 비트는 '1'의 값을 갖는데 모두 '1'의 파일럿 비트값을 갖는 종렬 시퀀스는 코히어런트 검출(coherent detection)을 위한 채널 추정(channel estimation)에 사용된다. Will be the overall pilot bit shaded region while using the correlation processing for the frame synchronization in the above Tables 4 and 6, a pilot bit of the other portions except for this, the pilot bit values ​​of gatneunde a value of '1' all '1' with in-line sequence is used in the coherent detection (coherent detection) channel estimation (channel estimation) for.

즉, 각 슬롯의 파일럿 비트가 5비트인 경우에는 비트#0(C1), 비트#1(C2), 비트#3(C3), 비트#4(C4)가, 각 슬롯의 파일럿 비트가 6비트 또는 7비트인 경우에는 비트#1(C1), 비트#2(C2), 비트#4(C3), 비트#5(C4)가, 또한 각 슬롯의 파일럿 비트가 8비트인 경우에는 비트#1(C1), 비트#3(C2), 비트#5(C3), 비트#7(C4)가 프레임 동기를 위한 상관 처리에 사용된다. That is, when each of the slots of the pilot bits of 5 bits in the bit # 0 (C1), bit # 1 (C2), the bit # 3 (C3), bit # 4 (C4) are respective slots of the pilot bits are 6 bits Alternatively, if the 7-bit in the bit # 1 (C1), bit # 2 (C2), bit # 4 (C3), bit # 5 (C4) is, also, if the pilot bits in each slot of 8 bits, the bit # 1 (C1), the bit # 3 (C2), bit # 5 (C3), bit # 7 (C4) is used in correlation processing for the frame synchronization. 따라서, 한 슬롯당 프레임 동기를 위해 사용되는 파일럿 비트는 각 슬롯의 파일럿 비트로 모두 4비트가 사용되며, 결국 무선 프레임의 동기를 위해 사용되는 총 파일럿 비트수는 '60'이다. Thus, the pilot bit used for frame synchronization per time slots are all of pilot bits for each slot using 4 bits, in the end the total number of pilot bits used for synchronization of the radio frame is "60".

다음은 본 발명에 따른 15 슬롯 길이의 파일럿 패턴의 또다른 예를 나타낸 것으로, 표 8에는 하향 링크 전용 물리 채널(DPCH)에 포함된 파일럿 심볼의 패턴을 나타내었다. The following illustrates another example of a pilot pattern of length 15 slots according to the invention, Table 8 shows the pattern of the pilot symbols included in the downlink dedicated physical channel (DPCH). 이는 하향 링크 전용 물리 채널(DPCH)의 각각 다른 심볼 레이트에 따라 나눈 것이다. This is to be divided according to different symbol rates of the downlink dedicated physical channel (DPCH). 여기서, 하향 링크의 경우 심볼이라는 용어를 사용하는 것은 하향 링크가 I 채널과 Q 채널을 통하여 한 쌍의 비트가 한 심볼이 되는 것을 의미하기 위한 것이다. Here, in the case of the downlink the use of the term symbol is intended to mean that the pair of bit DL is through the I channel and Q channel to which the symbol.

표 8에서 하향 링크의 프레임 동기에 사용되는 파일럿 심볼은 각 심볼 레이트의 전체 파일럿 심볼 중 음영 부분만이 프레임 동기를 위해 사용되는 것이며, 이를 제외한 다른 부분의 파일럿 심볼은 '1'의 값을 갖는다. A pilot symbol that is used for frame synchronization of a downlink in the table 8 will be only the shaded portion of the entire pilot symbols in each symbol rate is used for frame synchronization, the pilot symbols of the other portions except it has a value of '1'.

즉, 심볼 레이트가 16,32,64,128Ksps(N Pilot =8)인 경우의 예를 들면, 심볼#1과 심볼#3이 프레임 동기에 사용된다. That is, for example, in the case where the symbol rate of 16,32,64,128Ksps (Pilot N = 8), the symbol # 1 and symbol # 3 are used for frame synchronization. 따라서 한 슬롯당 프레임 동기를 위해 사용되는 파일럿 심볼은 4개이므로 결국 프레임 동기를 위해 총 60개(4×15)의 파일럿 심볼이 사용된다. Therefore, a pilot symbol that is used for frame synchronization per one slot is four because the pilot symbols of a total of 60 (4 × 15) are used for the end frame synchronization.

다음의 표 9는 하향 링크 전용 물리 채널(DPCH)에 포함된 파일럿 심볼의 패턴을 각각 다른 심볼 레이트에 따라 구분한 것으로, 심볼 레이트가 8ksps(N Pilot =4)일 때 첫 번째 파일럿 심볼(심볼#1)에서 I채널 지류와 맵핑되는 종렬 시퀀스가 C1, Q채널 지류와 맵핑되는 종렬 시퀀스가 C2이고, 심볼 레이트가16,32,64,128ksps(N Pilot =8)일 때 첫 번째 파일럿 심볼(심볼#1)에서 I채널 지류와 맵핑되는 종렬 시퀀스가 C1, Q채널 지류와 맵핑되는 종렬 시퀀스가 C2, 세 번째 파일럿 심볼(심볼#3)에서 I채널 지류와 맵핑되는 종렬 시퀀스가 C3, Q채널 지류와 맵핑되는 종렬 시퀀스가 C4이다. The following Table 9 shows that the pattern of the pilot symbols included in the downlink dedicated physical channel (DPCH), each divided according to different symbol rates, the symbol rate is when the 8ksps (N Pilot = 4) the first pilot symbol (symbol # 1) the first pilot symbol when the in-line sequence is C1, and the C2-line sequence is mapped and the Q channel branch, the symbol rate is 16,32,64,128ksps (pilot N = 8), which maps the I channel branch in the (symbol # 1) in-line sequence is mapped and the tandem sequence C1, Q channel branch, which maps the I channel branch in the C2, and the third pilot symbol (symbol # 3) in-line sequence that is mapped to the I channel branch in the C3, Q channel branch the in-line sequence that is mapped to the C4.

마지막으로 심볼 레이트가 256,512,1024ksps(N Pilot =16)일 때는 첫 번째, 세 번째, 다섯 번째 및 일곱 번째 파일럿 심볼(심볼#1,심볼#3,심볼#5,심볼#7)의 각 I채널 지류 또는 각 Q채널 지류와 맵핑되는 종렬 시퀀스가 순서대로 C1,C2,C3,C4,C5,C6,C7,C8이다. Each of the I channel of the last symbol rate is 256,512,1024ksps (Pilot N = 16) it is the first, third, fifth, and seventh pilot symbol (symbol # 1 and symbol # 3 and symbol # 5 and symbol # 7) When branch or the longitudinal sequence, in order C1, C2, C3, C4, C5, C6, C7, C8 is mapped and each Q channel branch.

심볼 레이트 Symbol Rate 파일럿 심볼 위치 번호 (심볼#) Pilot symbol position number (# symbol) 채널 지류 A tributary channels 종렬 시퀀스(15 슬롯 길이) (Column Sequence) In-line sequence (15-slot length) (Column Sequence)
8ksps(N Pilot =4) 8ksps (Pilot N = 4) 1 One I I C1 C1
Q Q C2 C2
16,32,64,128ksps (N Pilot =8) 16,32,64,128ksps (Pilot N = 8) 1 One I I C1 C1
Q Q C2 C2
3 3 I I C3 C3
Q Q C4 C4
256,512,1024ksps (N Pilot =16) 256,512,1024ksps (N Pilot = 16) 1 One I I C1 C1
Q Q C2 C2
3 3 I I C3 C3
Q Q C4 C4
5 5 I I C5 C5
Q Q C6 C6
7 7 I I C7 C7
Q Q C8 C8

덧붙여 상기한 하향 링크 전용 물리 채널(DPCH)의 파일럿 심볼 패턴을 설명하기 위해서는 3GPP 무선 접속 네트워크(RAN) 규격에서 언급하고 있는 하향 링크 물리 채널의 전송 다이버시티(Transmit Diversity)를 고려해야 하는데, 이는 서로다른 하향 링크 물리 채널상에서 개방 루프 전송 다이버시티와 폐쇄 루프 전송 다이버시티가 응용된다는 것이다. In addition, to take into account transmission diversity (Transmit Diversity) in the above-mentioned downlink dedicated physical channel (DPCH) in order to illustrate the pilot symbol pattern the 3GPP radio access network, the physical channel DL mentioned in (RAN) standards of which different open-loop transmission diversity on the downlink physical channel and a closed loop transmit diversity is that the application.

여기서 개방 루프 전송 다이버시티에는 공간적 또는 시간적 블록 코딩을 기본으로 하는 STTD를 사용한다. The open loop transmit diversity shall be used for the STTD or spatial time block coding by default.

본 발명에서는 이러한 STTD를 고려한 30 슬롯 길이의 하향 링크 파일럿 패턴을 또한 사용한다. In the present invention, also uses a downlink pilot patterns of 30 slots long Considering these STTD.

3GPP 무선 접속 네트워크(RAN) 규격에 따른 STTD 엔코딩 원리를 간단히 설명하면, 심볼 'S1, S2'가 각 심볼 구간에 걸쳐 STTD 엔코딩에 의해 쉬프팅, 보수 및 변환 처리 후 심볼 '-S2 * ,S1 * '로 생성된다는 것이다. Briefly the STTD encoding principle according to the 3GPP radio access network (RAN) standard, a symbol 'S1, S2' is shifting by the STTD encoding over each symbol interval, after repair and conversion symbol '-S2 *, S1 *' that is generated.

다음의 표 10은 하향 링크 전용 물리 채널(DPCH)에 포함된 파일럿 심볼의 또다른 패턴을 나타낸 것으로, STTD를 고려하여 표 8의 파일럿 심볼 패턴을 변환한 것이다. The following Table 10 is a illustrates yet another pattern of the pilot symbols included in the downlink dedicated physical channel (DPCH), in consideration of the STTD convert the pilot symbol pattern shown in Table 8.

표 11는 STTD를 고려한 파일럿 심볼 패턴을 각각 다른 심볼 레이트에 따라 구분한 것으로, 표 10에서 정의된 종렬 시퀀스를 기준으로 할 때 다음과 같은 종렬 시퀀스가 된다. Table 11 is that the pilot symbol pattern in consideration of the STTD each classified according to different symbol rates, when based on the in-line sequence defined in Table 10 are the following in-line sequence:

심볼 레이트가 8ksps(N Pilot =4)일 때 첫 번째 파일럿 심볼(심볼#0)에서 I채널 지류와 맵핑되는 종렬 시퀀스는 C1에 대한 1의 보수인 -C1, Q채널 지류와 맵핑되는 종렬 시퀀스는 C2이다. Symbol rate is 8ksps (Pilot N = 4) when one the first pilot symbols (symbols # 0) in-line sequence that is mapped to the I channel branch in the maintenance of -C1, in-line sequence that is mapped to the Q branch of the channel 1 for the C1 is a a C2.

심볼 레이트가 16,32,64,128ksps(N Pilot =8)일 때 첫 번째 파일럿 심볼(심볼#1)에서 I채널 지류와 맵핑되는 종렬 시퀀스는 C3에 대한 1의 보수인 -C3, Q채널 지류와 맵핑되는 종렬 시퀀스는 C4이고, 세 번째 파일럿 심볼(심볼#3)에서 I채널 지류와 맵핑되는 종렬 시퀀스는 C1, Q채널 지류와 맵핑되는 종렬 시퀀스는 C2에 대한 1의 보수인 -C2이다. Symbol rate is 16,32,64,128ksps (Pilot N = 8) days when the first pilot symbol in-line sequence that is mapped to the I channel branch in the (symbol # 1) is the complement of -C3, Q channel branch of one of the C3 in-line sequence is mapped is a C4, the third pilot symbol of the maintenance of -C2-line sequence that is mapped to the I channel from the feeder (symbols # 3) C1, in-line sequence that is mapped to the Q channel branch 1 for C2.

마지막으로 심볼 레이트가 256,512,1024ksps(N Pilot =16)일 때는 첫 번째, 세 번째, 다섯 번째 및 일곱 번째 파일럿 심볼(심볼#1,심볼#3,심볼#5,심볼#7)의 각 I채널 지류 또는 각 Q채널 지류와 맵핑되는 종렬 시퀀스가 순서대로 -C3, C4, C1, -C2, -C7, C8, C5, -C6이다. Each of the I channel of the last symbol rate is 256,512,1024ksps (Pilot N = 16) it is the first, third, fifth, and seventh pilot symbol (symbol # 1 and symbol # 3 and symbol # 5 and symbol # 7) When branch or a Q channel each branch-line sequences in order -C3, C4, C1, -C2, -C7, C8, C5, -C6 that is mapped with.

상기한 표 10 에 나타낸 STTD 엔코딩을 고려한 하향 링크 물리 채널에 대한 파일럿 심볼 패턴의 할당 및 배치 원칙은 다음과 같다. Allocation of the pilot symbol patterns for downlink physical channels considering the STTD encoding shown in the above Table 10 and disposed principle is as follows.

STTD 엔코딩은 반드시 2개의 심볼 단위로 묶어서 수행된다. STTD encoding is performed must be enclosed in two symbol units. 이는 예로써 2개의 심볼을 'S1 = A+jB' 와 'S2 = C+jD' 라고 가정할 때, S1과 S2를 묶어서 STTD 엔코딩을 수행한다는 것이다. This is assuming the 'S1 = A + jB' and 'S2 = C + jD' the two symbols by way of example, is that by binding the S1 and S2 perform STTD encoding. 여기서 A와 C는 I채널 지류의 파일럿 비트이고, B와 D는 Q채널 지류의 파일럿 비트이다. Where A and C are the pilot bits of the I channel branch, B and D is a pilot bit of the Q channel branch.

이 때 'S1 S2'에 대해 STTD 엔코딩을 수행하면 '-S2 * S1 * '이 된다(여기서 * 는 켤레 복소수). At this time, when performing STTD encoding on the 'S1 S2' is the '-S2 * S1 *' (where * is a complex conjugate). 결국 STTD 엔코딩된 두 개의 심볼은 '-S2 * =-C+jD'와 'S1 * =A-jB'가 된다. After two STTD encoded symbol is a '-S2 * = -C + jD' and the 'S1 * = A-jB' .

상기한 표 12는 2차 공통 제어 물리 채널(SCCPCH)에 대해 프레임 동기를 위한 파일럿 심볼 패턴을 나타낸 것이다. Above Table 12 illustrates a pilot symbol pattern for frame synchronization on the secondary common control physical channel (SCCPCH).

표 13에는 길이가 15인 4가지 종렬 시퀀스(Column Sequence)를 각 파일럿 심볼 위치 번호(심볼#)의 I채널 지류 및 Q채널 지류와 맵핑시킬 때 이들 종렬 시퀀스를 C1,C2,C3,C4,C5,C6,C7,C8라 하였다. Table 13 has a length of 15 for the four-line sequence (Column Sequence) for each pilot symbol position number of these in-line sequences when mapped to the (symbols #) I channel branch and Q channel branch of C1, C2, C3, C4, C5 It was referred to C6, C7, C8.

심볼 레이트 Symbol Rate 파일럿 심볼 위치 번호 (심볼#) Pilot symbol position number (# symbol) 채널 지류 A tributary channels 종렬 시퀀스(15 슬롯 길이) (Column Sequence) In-line sequence (15-slot length) (Column Sequence)
16,32,64,128ksps (N Pilot =8) 16,32,64,128ksps (Pilot N = 8) 1 One I I C1 C1
Q Q C2 C2
3 3 I I C3 C3
Q Q C4 C4
256,512,1024ksps (N Pilot =16) 256,512,1024ksps (N Pilot = 16) 1 One I I C1 C1
Q Q C2 C2
3 3 I I C3 C3
Q Q C4 C4
5 5 I I C5 C5
Q Q C6 C6
7 7 I I C7 C7
Q Q C8 C8

다음의 표 14는 1차 공통 제어 물리 채널(PCCPCH)에 대해 프레임 동기를 위한 파일럿 심볼의 패턴을 나타낸 것이다. The following Table 14 illustrates the pattern of the pilot symbol for frame synchronization to the Primary Common Control Physical Channel (PCCPCH).

표 15에는 길이가 15인 4가지 종렬 시퀀스(Column Sequence)를 각 파일럿 심볼 위치 번호(심볼#)의 I채널 지류 및 Q채널 지류와 맵핑시킬 때 이들 종렬 시퀀스를 C1,C2,C3,C4라 하였다. Table 15 were referred to a length of 15 for the four-line sequence (Column Sequence) for each pilot symbol location number (symbols #) I channel branch, and when the mapping and Q channel branches of these in-line sequence of the C1, C2, C3, C4 of .

파일럿 심볼 위치 번호 (심볼#) Pilot symbol position number (# symbol) 채널 지류 A tributary channels 종렬 시퀀스 (Column Sequence) In-line sequence (Sequence Column)
1 One I I C1 C1
Q Q C2 C2
3 3 I I C3 C3
Q Q C4 C4

지금까지 설명한 상향 링크 전용 물리 채널(Uplink DPCH), 하향 링크 전용 물리 채널(Downlink DPCH) 및 공통 제어 물리 채널(CCPCH)에서 사용되는 15 슬롯 길이의 파일럿 패턴은 프레임 동기를 위한 상관 처리에 그대로 사용된다. UL DPCH pilot patterns of 15 slots long used in the (Uplink DPCH), the downlink dedicated physical channel (Downlink DPCH) and a common control physical channel (CCPCH) described so far is used as the correlation process for the frame synchronization .

다음은 상향 링크 전용 물리 채널(Uplink DPCH), 하향 링크 전용 물리 채널(Downlink DPCH) 및 공통 제어 물리 채널(CCPCH)에서 사용되는 15 슬롯 길이의 파일럿 패턴을 프레임 동기 확인에 적용하는 방안을 설명한다. The following describes a way to apply a pilot pattern of a 15-slot length used in the uplink dedicated physical channel (Uplink DPCH), the downlink dedicated physical channel (Downlink DPCH) and a common control physical channel (CCPCH) for frame synchronization confirmation.

도 1 은 본 발명의 제1 실시 예에 따른 슬롯별 상관 결과를 이용한 프레임 동기 확인 방법을 설명하기 위한 장치 구성 및 상관 결과를 나타낸 도면이다. 1 is a diagram showing a device configuration, and correlation results for explaining the first embodiment, the slot-specific check frame synchronization method using the correlation result in accordance with the present invention.

표 16은 표 1에 나타낸 15 슬롯 길이의 시퀀스를 사용할 때 도 1의 정합 필터(10)의 출력인 A지점에서의 자기 상관 결과 [R C (τ)]와 B지점에서의 임계치 비교부(11) 출력을 나타내었다. Table 16 is a threshold comparing unit (11, 15 auto-correlation result at the A point, the output of the matched filter 10 of Figure 1 when using the sequences of the slot length [R C (τ)] and the point B shown in Table 1 ) it is shown output.

τ τ 0 0 1 One 2 2 3 3 4 4 5 5 6 6 7 7 8 8 9 9 10 10 11 11 12 12 13 13 14 14
슬롯# slot# 1 One 2 2 3 3 4 4 5 5 6 6 7 7 8 8 9 9 10 10 11 11 12 12 13 13 14 14 15 15
A지점 A point 15 15 -1 -One -1 -One -1 -One -1 -One -1 -One -1 -One -1 -One -1 -One -1 -One -1 -One -1 -One -1 -One -1 -One -1 -One
B지점 Point B H H L L L L L L L L L L L L L L L L L L L L L L L L L L L L

도 1b를 보면 알 수 있듯이, 15 슬롯 길이의 파일럿 패턴을 사용하여 상관 처리를 수행할 경우에 'τ=0' 시점에서 최대 상관값(15)을 얻어 낼 수 있으며, 사이드로브(Sidelobe)에서는 최소 상관값(-1)을 얻게 된다. As can be seen from the 1b, are able to obtain a maximum correlation value of 15 in the 'τ = 0' point, when performing a correlation process by using the pilot patterns of 15 slots long, at least in the side lobe (Sidelobe) It obtains a correlation value (-1). 이 때 상관 임계치(V T )는 최대 상관값 '15'보다 작은 값으로 설정되며, 지연 시점(τ)별로 정합 필터(10)에 의한 상관 결과[R C (τ)]가 상관 임계치 이상일 때를 프레임 동기 검출 시점으로 간주한다. At this time correlation threshold (V T) is a time greater than a maximum correlation value is set to a value less than '15', the correlation results of the matched filter 10 by the delay time (τ) [R C (τ)] The correlation threshold It is regarded as the frame sync detection time.

이 경우에는 (V T + 1) 이상의 잡음이 발생하면, 프레임 동기 오검출이 발생한다. In this case, (V T + 1) or more when the noise is generated, and generates a frame synchronization error detection. 이렇게 프레임 동기 오검출 발생 확률은 상관 임계치와 사이드로브 상관값의 관계로부터 결정된다. To do this a frame synchronization error detection probability is determined from the relation between the correlation threshold, and the side lobe correlation value.

또한 표 16에는 도 1의 장치 구성에서 지연 변수(τ)에 따른 임계치 비교부(11)의 출력이 나타나 있는데, 임계치 비교부(11)에 사전에 지정된 자신의 임계치(V T )와 정합 필터(10)의 출력을 비교한 결과, 임계치 V T 이상일 때를 'H'로, 임계치 V T 이하일 때를 'L'로 나타내었다. In addition, Table 16 also there is the output of the threshold comparison unit 11 according to the delay variable (τ) from the device configuration in Figure 1 shows, their threshold values (V T) with matched filters specified in advance in the threshold value comparing section 11 ( as a result, the threshold V T 'H' when more than a comparison of the output of 10) are shown when the threshold V T less than or equal to 'L'.

도 1의 장치 구성에서는 슬롯별 시퀀스 C1,C2,C3,C4 중 어느 하나에 대한 상관 결과로부터 임계치 비교부(11)의 출력을 관찰하여 프레임 동기를 확인할 수 있다. In the apparatus configuration of Figure 1 can determine the frame synchronization by observing the output of the threshold comparison unit 11 from the correlation results for any of the sequences C1, C2, C3, C4 each slot.

도 2 는 본 발명의 제2 실시 예에 따른 슬롯별 상관 결과를 이용한 프레임 동기 확인 방법을 설명하기 위한 장치 구성과 상관 결과를 나타낸 도면이다. 2 is a view showing the correlation result and the device configuration for explaining the second embodiment each slot check frame synchronization method using the correlation result in accordance with the present invention.

표 17은 표 1에 나타낸 15 슬롯 길이의 시퀀스를 사용할 때 도 2의 정합 필터(20,21)의 각 출력인 A지점 및 B지점의 상관값 [R C1 (τ)]와 [R C2 (τ)]을 나타내었다. Table 17 is a respective output of the A point and B point correlation values of 15 slots long match filter (20,21) of Figure 2 when using the sequences shown in Table 1 [R C1 (τ)] and [C2 R (τ ) it exhibited.

또한 표 17에는 제1 정합 필터(20)의 출력 [R C1 (τ)]과 제2 정합 필터(21)의 출력 [R C2 (τ)]을 합산한 C지점의 상관값과, 이 C지점에서의 상관값 '[R C1 (τ)]+[R C2 (τ)]'을 사전에 지정된 상관 임계치와 비교한 결과인 임계치 비교부(11)의 출력을 또한 나타내었다. In addition, Table 17 shows the output [R C1 (τ)] and the second matched filter 21 output [R C2 (τ)] correlation with, this point C, the point C, the sum of the first matched filter 20 the output of the correlation value '[R C1 (τ)] + [R C2 (τ)]' of the threshold comparison unit 11, the comparison and correlation threshold specified in advance in was also shown.

τ τ 0 0 1 One 2 2 3 3 4 4 5 5 6 6 7 7 8 8 9 9 10 10 11 11 12 12 13 13 14 14
슬롯# slot# 1 One 2 2 3 3 4 4 5 5 6 6 7 7 8 8 9 9 10 10 11 11 12 12 13 13 14 14 15 15
A지점 A point 15 15 -1 -One -1 -One -1 -One -1 -One -1 -One -1 -One -1 -One -1 -One -1 -One -1 -One -1 -One -1 -One -1 -One -1 -One
B지점 Point B 15 15 -1 -One -1 -One -1 -One -1 -One -1 -One -1 -One -1 -One -1 -One -1 -One -1 -One -1 -One -1 -One -1 -One -1 -One
C지점 Point C 30 30 -2 -2 -2 -2 -2 -2 -2 -2 -2 -2 -2 -2 -2 -2 -2 -2 -2 -2 -2 -2 -2 -2 -2 -2 -2 -2 -2 -2
D지점 Point D H H L L L L L L L L L L L L L L L L L L L L L L L L L L L L

도 2b를 보면 알 수 있듯이, 15 슬롯 길이의 파일럿 패턴을 사용하여 상관 처리를 수행한 후 두 상관 결과를 합산할 경우에 'τ=0' 시점에서 최대 상관값(30)을 얻어 낼 수 있으며, 사이드로브(Sidelobe)에서는 최소 상관값(-2)을 얻게 된다. As can be seen looking at 2b, and able to obtain a maximum correlation value of 30 in the 'τ = 0' point, when summing the two correlation results after performing a correlation process by using the pilot patterns of 15 slots long, the side lobe (sidelobe) is obtained the minimum correlation value (-2). 이 때 상관 임계치(V T )는 최대 상관값 '30'보다 작은 값으로 설정되며, 지연 시점(τ)별로 정합 필터(20,21)에 의한 상관 결과를 합산한 값 [R C1 (τ)]+[R C2 (τ)]이 상관 임계치 이상일 때를 프레임 동기 검출 시점으로 간주한다. At this time correlation threshold (V T) is the maximum correlation value is set to a value less than "30", a value [C1 R (τ)] adding the correlation results of the matched filter (20,21) for each delay time (τ) + [R C2 (τ)] is considered a time greater than the correlation threshold as a frame synchronization detection time.

이 경우에는 (V T + 2) 이상의 잡음이 발생하면, 프레임 동기 오검출이 발생한다. In this case, (V T + 2) or more when the noise is generated, and generates a frame synchronization error detection. 이렇게 프레임 동기 오검출 발생 확률은 상관 임계치와 사이드로브 상관값의 관계로부터 결정된다. To do this a frame synchronization error detection probability is determined from the relation between the correlation threshold, and the side lobe correlation value.

또한 표 17에는 도 2의 장치 구성에서 지연 변수(τ)에 따른 임계치비교부(23)의 출력이 나타나 있는데, 정합 필터(20,21)의 출력을 합산한 후 이 합산값 [R C1 (τ)]+[R C2 (τ)]을 임계치 비교부(23)에 사전에 지정된 자신의 상관 임계치(V T )와 비교한 결과, 임계치 V T 이상일 때를 'H'로, 임계치 V T 이하일 때를 'L'로 나타내었다. In addition, Table 17 also there in the second configuration of the apparatus the output of the threshold comparison unit 23 according to the variable delay (τ) shown, and then summing the outputs of the matched filters (20,21), the integrated value [R C1)] + [R C2 (τ )] a threshold value to comparison unit 23, a result, the threshold V T 'H' when more than one comparison, and their correlation threshold (V T) assigned to the dictionary, the threshold V T when less than the it expressed as 'L'.

도 2이 장치 구성에서는 슬롯별 시퀀스 C1,C2,C3,C4에 대한 자기 상관 결과를 하나 이상씩 조합하여 합산한 결과로부터 임계치 비교부(23) 출력을 관찰하여 프레임 동기를 확인할 수 있다. Figure 2 there is to check a frame synchronization by observing the threshold comparison unit 23 outputs the auto-correlation result from the result of summing by combining at least one of the slot-specific sequences C1, C2, C3, C4 in the device configuration.

도 3 은 본 발명의 제3 실시 예에 따른 슬롯별 상관 결과를 이용한 프레임 동기 확인 방법을 설명하기 위한 장치 구성과 상관 결과를 나타낸 도면이다. Figure 3 is a view of the correlation results and device configuration for explaining the third embodiment, slot-specific check frame synchronization method using the correlation result in accordance with the present invention.

표 18은 표 1에 나타낸 15 슬롯 길이의 시퀀스를 사용할 때 도 3의 정합 필터(30,31,32,33)의 각 출력인 A지점, B지점, C지점 및 D지점의 상관값 [R C1 (τ)], [R C2 (τ)], [R C3 (τ)] 및 [R C4 (τ)]을 나타내었다. Table 18 Slot 15 for each output point A of the matched filter (30,31,32,33) of Figure 3 when using a sequence having a length, B point, C point and the D point, the correlation values shown in Table 1 [R C1 (τ)], [R C2 (τ)], exhibited a [R C3 (τ)] and [R C4 (τ)].

또한 표 18에는 각 정합 필터(30,31,32,33)의 출력을 모두 합산한 결과(E지점) '[R C1 (τ)]+[R C2 (τ)]+[R C3 (τ)]+[R C4 (τ)]'와, 이 합산된 상관 결과를 사전에 지정된 상관 임계치과 비교한 결과인 임계치 비교부(35)의 출력을 또한 나타내었다. In addition, Table 18 shows the result of adding all of the outputs of the matched filters (30,31,32,33) (E point) '[R C1 (τ) ] + [R C2 (τ)] + [R C3 (τ) ] + [R C4 (τ) ] ' and are shown the output of the correlation threshold dental a result of the threshold comparison unit 35 compares the summed correlation results designated in advance as well.

τ τ 0 0 1 One 2 2 3 3 4 4 5 5 6 6 7 7 8 8 9 9 10 10 11 11 12 12 13 13 14 14
슬롯# slot# 1 One 2 2 3 3 4 4 5 5 6 6 7 7 8 8 9 9 10 10 11 11 12 12 13 13 14 14 15 15
A지점 A point 15 15 -1 -One -1 -One -1 -One -1 -One -1 -One -1 -One -1 -One -1 -One -1 -One -1 -One -1 -One -1 -One -1 -One -1 -One
B지점 Point B 15 15 -1 -One -1 -One -1 -One -1 -One -1 -One -1 -One -1 -One -1 -One -1 -One -1 -One -1 -One -1 -One -1 -One -1 -One
C지점 Point C 15 15 -1 -One -1 -One -1 -One -1 -One -1 -One -1 -One -1 -One -1 -One -1 -One -1 -One -1 -One -1 -One -1 -One -1 -One
D지점 Point D 15 15 -1 -One -1 -One -1 -One -1 -One -1 -One -1 -One -1 -One -1 -One -1 -One -1 -One -1 -One -1 -One -1 -One -1 -One
E지점 E Branch 60 60 -4 -4 -4 -4 -4 -4 -4 -4 -4 -4 -4 -4 -4 -4 -4 -4 -4 -4 -4 -4 -4 -4 -4 -4 -4 -4 -4 -4
F지점 F Branch H H L L L L L L L L L L L L L L L L L L L L L L L L L L L L

도 3b를 보면 알 수 있듯이, 15 슬롯 길이의 파일럿 패턴을 사용하여 상관 처리를 수행한 후 그 상관 결과를 모두 합산할 경우에 'τ=0' 시점에서 최대 상관값(60)을 얻어 낼 수 있으며, 사이드로브(Sidelobe)에서는 최소 상관값(-4)을 얻게 된다. As can be seen from the Figure 3b, able to obtain a maximum correlation value of 60 in 'τ = 0' point, when added together the correlation result after performing a correlation process by using the pilot patterns of 15 slots long and , in the side lobe (sidelobe) it is obtained the minimum correlation value (-4). 이 때 상관 임계치(V T )는 최대 상관값 '60'보다 작은 값으로 설정되며, 지연 시점(τ)별로 각 정합 필터(30,31,32,33)에 의한 상관 결과를 합산한 값이 상관 임계치 이상일 때를 프레임 동기 검출 시점으로 간주한다. At this time correlation threshold (V T) is the maximum correlation value is set to a value less than "60", a value summing the correlation results of each matched filter (30,31,32,33) for each delay time (τ) correlation It is regarded as the threshold is more than the frame sync detection time.

이 경우에는 (V T + 4) 이상의 잡음이 발생하면, 프레임 동기 오검출이 발생한다. In this case, (V T + 4) when more noise is generated, and it generates a frame synchronization error detection. 이렇게 프레임 동기 오검출 발생 확률은 상관 임계치와 사이드로브 상관값의 관계로부터 결정된다. To do this a frame synchronization error detection probability is determined from the relation between the correlation threshold, and the side lobe correlation value.

또한 표 18에는 도 3의 장치 구성에서 지연 변수(τ)에 따른 임계치 비교부(35)의 출력이 나타나 있는데, 각 정합 필터(30,31,32,33)의 출력을 합산한 후 이 합산값을 임계치 비교부(35)에 사전에 지정된 자신의 상관 임계치(V T )와 비교한 결과, 임계치 V T 이상일 때를 'H'로, 임계치 V T 이하일 때를 'L'로 나타내었다. In addition, Table 18 there is the output of the threshold comparison unit 35 according to the variable delay (τ) in the device configuration shown in Figure 3, after adding the outputs of the matched filters (30,31,32,33), the sum value to the threshold value comparison unit (35) 'H' their correlation threshold compared to (V T), the threshold value V T is more than the time specified in advance, showing the time T is less than a threshold value V 'L'.

도 3의 장치 구성에서는 슬롯별 시퀀스 C1,C2,C3,C4에 대한 자기 상관 결과를 모두 합산한 결과로부터 임계치 비교부(23) 출력을 관찰하여 프레임 동기를 확인할 수 있다. In the apparatus configuration of Figure 3 can be found the frame synchronization by observing the threshold comparison unit 23 outputs from the result of summing all of the auto-correlation results for each slot sequence C1, C2, C3, C4.

이상 도 1, 도 2 및 도 3의 장치 구성에서 정합 필터(10,20,21,30,31,32,33)는 입력되는 시퀀스(15 슬롯 길이)와 동일한 길이의 탭 계수를 사용한다. Or more in the apparatus configuration the matched filter (10,20,21,30,31,32,33) of Fig. 1, 2 and 3 use the same length of the tap coefficients with a sequence (15-slot length) which is input.

이상에서 설명한 바와 같이 본 발명의 슬롯별 상관 결과를 이용한 프레임 동기 확인 방법에 의하면, 15 슬롯 길이의 시퀀스의 각 상관 처리 결과를 적절히 합산하여 프레임 동기 확인에 사용하기 때문에 잡음 발생에 의한 프레임 동기 오검출 확률을 줄일 수 있다. According to the frame synchronization confirmation method using a slot-specific correlation result of the invention, as described above, 15 appropriately summing the respective correlation result of the processing sequence of the slot length for use in frame synchronization confirmation since five frame synchronization by noise detection It can reduce the probability.

또한, 이동 통신 시스템의 상향 링크 및 하향 링크에서 3.84Mcps의 칩율을 사용할 때, 15 슬롯 길이의 파일럿 시퀀스를 그대로 이용하여 상관 처리를 수행하고, 그에 따른 상관 결과를 합산한 결과로부터 프레임 동기를 확인하기 때문에, 간단한 장치 구성만으로도 정확한 프레임 동기 확인이 가능하다. In addition, to determine the frame synchronization from the results when using a 3.84Mcps chipyul in the uplink and the downlink of a mobile communication system, perform a correlation process by using the same pilot sequence 15 of a slot length, and summing the correlation results hence Therefore, with a simple apparatus configuration it can be accurate frame synchronization confirmation.

Claims (17)

  1. 무선 프레임당 슬롯 수와 같은 길이이고, 지연 시점이 0인 시점에서 최대 자기 상관값을 나타내며, 0의 지연 시점을 제외한 지점에서 최소 자기 상관값을 나타내는 복수의 파일럿 시퀀스들을 통신 링크상의 각 물리 채널을 통해 수신하고, And a length equal to the number per radio frame slot, indicates a maximum auto-correlation value at the time when the delay time is 0, the minimum magnetic respective physical channels on a communication link to a plurality of pilot sequences indicating a correlation value at a point other than the delay time of 0 received on, and
    상기 수신된 복수의 파일럿 시퀀스들을 상기 무선 프레임 단위의 슬롯 길이에 대응되도록 배치하여 상기 파일럿 시퀀스의 상관 처리를 수행하고, Disposed so as to correspond to the slot length of the radio frame units of the plurality of pilot sequences and the received performing the correlation processing of the pilot sequence,
    상기 수행된 상관 결과를 합산하여, 임계치와 비교하고, Performed by summing the correlation results, and compared with a threshold,
    상기 비교 결과로부터 상기 무선 프레임에 대한 동기를 확인하는 것을 특징으로 하는 파일럿 신호의 상관 결과를 이용한 프레임 동기 확인 방법. How to determine frame synchronization using a correlation result of the pilot signal, characterized in that to determine the synchronization of the radio frame from the comparison result.
  2. 삭제 delete
  3. 삭제 delete
  4. 제 1 항에 있어서, 상기 시퀀스의 길이는 15 비트이며, 프레임 동기 확인을 위한 시퀀스들은 복수 개로 쌍을 이루는 시퀀스인 것을 특징으로 하는 파일럿 신호의 상관 결과를 이용한 프레임 동기 확인 방법. The method of claim 1, wherein the length of the sequence is 15 bits, the sequence for frame synchronization confirmation method can determine frame synchronization using a correlation result of the pilot signal characterized in that the sequence constituting the plural number pair.
  5. 제 4 항에 있어서, 상기 쌍을 이루는 시퀀스들 가운데 어느 한 시퀀스는 다른 한 시퀀스를 일정 비트만큼 순환하여 쉬프트 한 후, 보수로 치환하여 만들어지는 것을 특징으로 하는 파일럿 신호의 상관 결과를 이용한 프레임 동기 확인 방법. The method of claim 4, wherein among the sequences constituting the pair of any one sequence is different from a sequence confirmed that a certain bit and then circulated shifted by, and replaced with Maintenance frame synchronization using a correlation result of the pilot signal, characterized in that made Way.
  6. 제 5 항에 있어서, 상기 쌍을 이루는 시퀀스들의 비트들을 차례로 교대로 배열하여 결합한 시퀀스는 다른 쌍을 이루는 시퀀스들의 비트들을 교대로 배열하여 결합한 시퀀스와 직교하는 것을 특징으로 하는 파일럿 신호의 상관 결과를 이용한 프레임 동기 확인 방법. The method of claim 5, wherein the combination of sequences is combined with the correlation result of the pilot signal characterized in that the sequence and the quadrature alternately arranged in the bits of the sequences forming the other pair alternately arranged in the bits of the sequences constituting the pair and then frame synchronization confirmation method.
  7. 제 5 항에 있어서, 상기 프레임 동기 확인을 위한 시퀀스는 이진부호로 이루어져 있고, 한 시퀀스 안의 각 이진부호의 숫자의 차이는 1인 것을 특징으로 하는 파일럿 신호의 상관 결과를 이용한 프레임 동기 확인 방법. The method of claim 5, wherein sequences for the frame synchronization confirmation is consisting of a binary code, the difference between the number of each binary code in a sequence is frame synchronization confirmation using the correlation result of the pilot signal, characterized in that one.
  8. 제 7 항에 있어서, 상기 이진부호는 0과 1이고, 상기 쌍을 이루는 시퀀스 가운데 1이 0보다 하나 많은 시퀀스가 앞에 배치되는 것을 특징으로 하는 파일럿 신호의 상관 결과를 이용한 프레임 동기 확인 방법. The method of claim 7, wherein the binary code is 0 and 1, and determine how the frame synchronization using a correlation result of the pilot signal characterized in that the arrangement of the sequence 1 is the sequence number of one greater than zero forming the front pair.
  9. 제 4 항에 있어서, 상기 쌍을 이루는 파일럿 시퀀스들은 (1 0 0 0 1 1 1 1 0 1 0 1 1 0 0)와, (1 0 1 0 0 1 1 0 1 1 1 0 0 0 0)인 시퀀스 쌍을 포함하는 것을 특징으로 하는 파일럿 신호의 상관 결과를 이용한 프레임 동기 확인 방법. The method of claim 4, wherein the pilot sequences constituting the pair are the (1 0 0 0 1 1 1 1 0 1 0 1 1 0 0), (1 0 1 0 0 1 1 0 1 1 1 0 0 0 0) of how to determine frame synchronization using a correlation result of the pilot signal it characterized in that it comprises the sequence pairs.
  10. 제 9 항에 있어서, 상기 쌍을 이루는 파일럿 시퀀스들은 (1 1 0 0 0 1 0 0 1 1 0 1 0 1 1)와 (0 0 1 0 1 0 0 0 0 1 1 1 0 1 1)인 시퀀스 쌍을 더 포함하는 것을 특징으로 하는 파일럿 신호의 상관 결과를 이용한 프레임 동기 확인 방법. The method of claim 9, wherein the pilot sequences constituting the pair are the (1 1 0 0 0 1 0 0 1 1 0 1 0 1 1) and (0 0 1 0 1 0 0 0 0 1 1 1 0 1 1) of the sequence how to determine frame synchronization using a correlation result of the pilot signal, characterized by further comprising a pair.
  11. 제 1 항에 있어서, 상기 파일럿 시퀀스의 상관 처리는 미리 알고 있는 상기 시퀀스와 물리 채널을 통하여 수신된 상기 시퀀스의 상관관계를 비교하는 것을 특징으로 하는 파일럿 신호의 상관 결과를 이용한 프레임 동기 확인 방법. The method of claim 1, wherein the correlation processing of the pilot sequence is known and the sequence of frame synchronization confirmation method using a correlation result of the pilot signal, characterized in that for comparing the correlation of the sequence received via a physical channel in advance.
  12. 제 11 항에 있어서, 상기 파일럿 시퀀스의 상관 처리는 15 비트의 시퀀스들을 각각 비교하여 합산하는 것을 특징으로 하는 파일럿 신호의 상관 결과를 이용한 프레임 동기 확인 방법. 12. The method of claim 11, wherein the correlation processing of a pilot sequence, each check frame synchronization method using a correlation result of the pilot signal characterized in that the summing and comparing the sequence of 15 bits.
  13. 제 4 항에 있어서, 상기 복수개의 쌍을 이루는 이진 시퀀스들을 가지는 파일럿 심볼 패턴을 이용하여 통신 링크상의 무선 프레임에 대한 동기를 확인하는 통신 시스템에서, 전송 안테나 다이버시티를 이용하여 신호를 전송할 때에는 전송 안테나 다이버시티를 이용하지 않고, 신호를 전송할 때의 상기 파일럿 심볼 패턴의 시퀀스 쌍 가운데 어느 하나를 보수로 치환하여 적용하는 것을 특징으로 하는 파일럿 신호의 상관 결과를 이용한 프레임 동기 확인 방법. The method of claim 4, wherein the communication system to determine the synchronization of the radio frames over the communications link using a pilot symbol pattern having a binary sequence constituting the plurality of pairs, when transmitting a signal using a transmission antenna diversity transmit antenna without using the diversity, the pilot symbol pattern sequence, a pair of any of the maintenance check and a frame synchronization using a correlation result of the pilot signal characterized in that application of the method is substituted by at the time transfer signal.
  14. 제 13 항에 있어서, 상기 복수개의 쌍을 이루는 시퀀스가 4개일 경우, 첫번째 시퀀스 쌍과 두번째 시퀀스 쌍의 순서를 바꾸는 것을 특징으로 하는 파일럿 신호의 상관 결과를 이용한 프레임 동기 확인 방법. 14. The method of claim 13, wherein if the sequence is 4 days forming the plurality of pairs, the first pair of the sequence and the second sequence of the sequence pair the way check frame synchronization using a correlation result of the pilot signal, characterized in that to change.
  15. 제 14 항에 있어서, 한 시퀀스 쌍에서 보수로 치환되는 시퀀스를 선택할 때, 다른 한 시퀀스 쌍에서 보수로 치환되는 시퀀스와 순서를 다르게 하는 것을 특징으로 하는 파일럿 신호의 상관 결과를 이용한 프레임 동기 확인 방법. According, to select the sequence are substituted with conservative in a sequence pair, the other sequence pair way check frame synchronization using a correlation result of the pilot signal characterized in that a different sequence by the order in which they are substituted with conservative in claim 14.
  16. 제 13 항에 있어서, 상기 전송 안테나 다이버시티는 공간적 또는 시간적 블록 코딩(STTD)이 적용되는 것을 특징으로 하는 파일럿 신호의 상관 결과를 이용한 프레임 동기 확인 방법. In the transmission antenna diversity is spatial or temporal block coding (STTD) method confirmed the frame synchronization using a correlation result of the pilot signal, characterized in that applied to the first 13.
  17. 제 13 항에 있어서, 전송 안테나 다이버시티를 이용하지 않는 신호는 제1 안테나를 통하여, 전송 안테나 다이버시티를 이용하는 신호는 제2 안테나를 통하여 전송되는 것을 특징으로 하는 파일럿 신호의 상관 결과를 이용한 프레임 동기 확인 방법. The method of claim 13, wherein the transmit antenna diversity signal which does not use a is through a first antenna, a transmission antenna signal using a diversity frame synchronization using a correlation result of the pilot signal characterized in that the transmission through the second antenna checking way.
KR19990023141A 1999-06-19 1999-06-19 method of confirming a frame synchronization, which is used slot by slot correlation results KR100331871B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR19990023141A KR100331871B1 (en) 1999-06-19 1999-06-19 method of confirming a frame synchronization, which is used slot by slot correlation results

Applications Claiming Priority (33)

Application Number Priority Date Filing Date Title
KR19990008630A KR100294711B1 (en) 1999-03-15 1999-03-15 Frame Synchronization Method using Optimal Pilot Symbol
KR19990023141A KR100331871B1 (en) 1999-06-19 1999-06-19 method of confirming a frame synchronization, which is used slot by slot correlation results
US09373703 US6791960B1 (en) 1999-03-15 1999-08-13 Pilot signals for synchronization and/or channel estimation
US09376373 US6721299B1 (en) 1999-03-15 1999-08-18 Pilot signals for synchronization and/or channel estimation
US09525444 US6804264B1 (en) 1999-03-15 2000-03-14 Pilot signals for synchronization and/or channel estimation
US09525448 US6891815B1 (en) 1999-03-15 2000-03-14 Pilot signals for synchronization and/or channel estimation
US09525446 US7012906B1 (en) 1999-03-15 2000-03-14 Pilot signals for synchronization and/or channel estimation
US09525447 US6987746B1 (en) 1999-03-15 2000-03-14 Pilot signals for synchronization and/or channel estimation
DE2000112286 DE10012286B4 (en) 1999-03-15 2000-03-14 Pilot signals for synchronization and / or channel estimation
DE2000112284 DE10012284B4 (en) 1999-03-15 2000-03-14 Pilot signals for synchronization and / or channel estimation
GB0006262A GB2350037B (en) 1999-03-15 2000-03-15 Pilot signals for synchronization and/or channel estimation
ES00302094T ES2347129T3 (en) 1999-03-15 2000-03-15 Pilot symbols for synchronization and / or channel estimation.
EP20000302094 EP1037407B1 (en) 1999-03-15 2000-03-15 Pilot signals for synchronisation and/or channel estimation
CN 00103104 CN1124708C (en) 1999-03-15 2000-03-15 Pilot signal for synchronous and/or channel estimated
ES09154137T ES2415884T3 (en) 1999-03-15 2000-03-15 Emitter pilot sync
EP20000302093 EP1039654B1 (en) 1999-03-15 2000-03-15 Pilot signals for synchronisation and/or channel estimation
JP2000072966A JP3463015B2 (en) 1999-03-15 2000-03-15 Synchronization confirmation capable pilot signal in a mobile communication system
GB0006264A GB2350760B (en) 1999-03-15 2000-03-15 Pilot signals for frame synchronization
EP20070015144 EP1850511B1 (en) 1999-03-15 2000-03-15 Pilot signals for synchronization and/or channel estimation
DE2000643800 DE60043800D1 (en) 1999-03-15 2000-03-15 Pilot signals for synchronization and / or channel estimation
EP20090154135 EP2099143B1 (en) 1999-03-15 2000-03-15 Emitter with pilot signal synchronisation
DE2000644627 DE60044627D1 (en) 1999-03-15 2000-03-15 Pilot signals for synchronization and / or channel estimation
EP20090154137 EP2081306B1 (en) 1999-03-15 2000-03-15 Emitter with pilot signal synchronisation
CN 200410049109 CN100483972C (en) 1999-03-15 2000-03-15 Pilot sequence for frame synchronization and frame synchronization method and device therefor
ES07015144T ES2502015T3 (en) 1999-03-15 2000-03-15 Pilot signals for synchronization and / or channel estimation
CN 00103106 CN1161903C (en) 1999-03-15 2000-03-15 Communicating network, method and device for frane synchronization
JP2003161320A JP4318963B2 (en) 1999-03-15 2003-06-05 Pilot signals for synchronization and / or channel estimation
US10719057 US7317749B2 (en) 1999-03-15 2003-11-24 Pilot signals for synchronization and/or channel estimation
US11100594 US7496132B2 (en) 1999-03-15 2005-04-07 Pilot signals for synchronization and/or channel estimation
US12188025 US7602841B2 (en) 1999-03-15 2008-08-07 Pilot signals for synchronization and/or channel estimation
US12398344 US7616681B2 (en) 1999-03-15 2009-03-05 Pilot signals for synchronization and/or channel estimation
US12398473 US7643540B2 (en) 1999-03-15 2009-03-05 Pilot signals for synchronization and/or channel estimation
US12619966 US7848393B2 (en) 1999-03-15 2009-11-17 Pilot signals for synchronization and/or channel estimation

Publications (2)

Publication Number Publication Date
KR20010003026A true KR20010003026A (en) 2001-01-15
KR100331871B1 true KR100331871B1 (en) 2002-04-09

Family

ID=19593685

Family Applications (1)

Application Number Title Priority Date Filing Date
KR19990023141A KR100331871B1 (en) 1999-06-19 1999-06-19 method of confirming a frame synchronization, which is used slot by slot correlation results

Country Status (1)

Country Link
KR (1) KR100331871B1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100720542B1 (en) * 2000-02-17 2007-05-22 엘지전자 주식회사 Method for detectiing success or failure of frame synchronization in mobile communication terminal

Also Published As

Publication number Publication date Type
KR20010003026A (en) 2001-01-15 application

Similar Documents

Publication Publication Date Title
US7072410B1 (en) Multiple access system and method for multibeam digital radio systems
US5608722A (en) Multi-user communication system architecture with distributed receivers
US6680902B1 (en) Spreading code selection process for equalization in CDMA communications systems
US6173007B1 (en) High-data-rate supplemental channel for CDMA telecommunications system
US20040028013A1 (en) Receiver processing systems
US6097711A (en) DS-CDMA transmission method
US6628702B1 (en) Method and apparatus for demodulating signals processed in a transmit diversity mode
US5754599A (en) Method and apparatus for coherent channel estimation in a communication system
US7099377B2 (en) Method and device for interference cancellation in a CDMA wireless communication system
US20040028121A1 (en) Receiver processing systems
US7313167B2 (en) Signal-to-noise ratio estimation of CDMA signals
US6094428A (en) Method and apparatus for transmission and reception of a transmission rate in a CDMA communication system
US20020015438A1 (en) Spread-spectrum signal receiver
US20020191578A1 (en) Method for improving receivers for the 3GPP standard by employing coded control-symbols as additional pilot symbols
US20020114297A1 (en) Data transmission method and a radio system
US20030142655A1 (en) Receiving process method and receiving apparatus in mobile communication system
US20030210667A1 (en) Channel estimation in a cellular communication system
US5978413A (en) Method and system for processing a plurality of multiple access transmissions
US20020021683A1 (en) Method and apparatus for reducing amplitude variations and interference in communication signals, such as in wireless communication signals employing inserted pilot symbols
US6301289B1 (en) To a telecommunication system using code division multiple access (CDMA)
US6879576B1 (en) Method and apparatus for processing a physical channel with partial transport format information
US5504775A (en) Multi-user spread spectrum communication system
US6215762B1 (en) Communication system and method with orthogonal block encoding
US5930230A (en) High data rate CDMA wireless communication system
US5926500A (en) Reduced peak-to-average transmit power high data rate CDMA wireless communication system

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130226

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20140224

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20150224

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20160224

Year of fee payment: 15

LAPS Lapse due to unpaid annual fee