KR100606673B1 - Frame synchronization method using pilot pattern - Google Patents

Frame synchronization method using pilot pattern Download PDF

Info

Publication number
KR100606673B1
KR100606673B1 KR19990023937A KR19990023937A KR100606673B1 KR 100606673 B1 KR100606673 B1 KR 100606673B1 KR 19990023937 A KR19990023937 A KR 19990023937A KR 19990023937 A KR19990023937 A KR 19990023937A KR 100606673 B1 KR100606673 B1 KR 100606673B1
Authority
KR
Grant status
Grant
Patent type
Prior art keywords
correlation
frame synchronization
frame
step
pilot
Prior art date
Application number
KR19990023937A
Other languages
Korean (ko)
Other versions
KR20010003582A (en )
Inventor
송영준
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Grant date

Links

Images

Abstract

본 발명은 차세대 이동 통신 시스템에 관한 것으로, 특히 광대역 코드 분할 다중 접속(이하, W-CDMA라 약칭함) 방식의 이동 통신 시스템에서 상향 링크 또는 하향 링크 물리 채널의 칩율을 3.84Mcps로 사용할 때, 최소 사이드로브값(Minimum sidelobe coefficient)을 갖는 파일럿 패턴의 상관 특성을 이용하여 프레임 동기를 이루는 방법에 관한 것이다. When the invention is used in chipyul, more particularly, a wideband code division multiple access (hereinafter, W-CDMA abbreviated as LA) method UL or DL ​​physical channels in a mobile communication system of the next generation mobile communication system in 3.84Mcps, at least It relates to a method forming a frame synchronization using a correlation characteristic of the pilot pattern with a side lobe value (Minimum sidelobe coefficient).
특히, 차세대 이동 통신 시스템의 상향 링크 및 하향 링크 물리 채널에서 3.8Mcps의 칩율을 사용할 때, 최소 사이드로브값을 갖는 무선 프레임당 슬롯 길이의 최적 파일럿 패턴을 프레임 동기에 이용하는 수학적 근거를 제시하며, 무선 프레임당 슬롯 길이의 최적 파일럿 패턴을 상관 처리에 그대로 사용하여 정확한 프레임 동기가 가능하도록 한 프레임 동기 방법을 제공한다. In particular, it presents a mathematical basis using the uplink and the optimum pilot pattern of a downlink when using 3.8Mcps chipyul in a physical channel, each radio frame has a minimum side lobe value of a slot length of the next generation mobile communication system, the frame synchronization, the radio the optimum pilot pattern of a frame-per-slot length, it was used in the correlation process provides a frame synchronizing method is accurate frame synchronization is possible.
3세대 공동 프로젝트(Third Generation Partnership Project), 파일럿 패턴, 프레임 동기 검출, 자기 상관(auto correlation), 상호 상관(cross correlation) 3rd Generation Partnership Project (Third Generation Partnership Project), a pilot pattern, a frame sync is detected, auto-correlation (auto correlation), the cross-correlation (cross correlation)

Description

파일럿 패턴을 이용한 프레임 동기 방법{Frame synchronization method using pilot pattern} How the frame synchronization using the pilot patterns Frame synchronization method using pilot pattern {}

도 1 은 본 발명의 제1 실시 예에 따른 최적의 파일럿 패턴을 이용한 프레임 동기 방법을 설명하기 위한 장치 구성 및 상관 결과를 나타낸 도면. Figure 1 is a view of the device configuration, and correlation results for explaining a frame synchronizing method using an optimal pilot pattern according to a first embodiment of the present invention.

도 2 는 본 발명의 제2 실시 예에 따른 최적의 파일럿 패턴을 이용한 프레임 동기 방법을 설명하기 위한 장치 구성 및 상관 결과를 나타낸 도면. Figure 2 is a view of the device configuration, and correlation results for explaining a frame synchronizing method using an optimal pilot pattern according to a second embodiment of the present invention.

도 3 은 본 발명의 제3 실시 예에 따른 최적의 파일럿 패턴을 이용한 프레임 동기 방법을 설명하기 위한 장치 구성을 나타낸 도면. Figure 3 is a block diagram of an apparatus for explaining a frame synchronizing method using an optimal pilot pattern according to a third embodiment of the present invention.

도 4 는 본 발명의 제4 실시 예에 따른 최적의 파일럿 패턴을 이용한 프레임 동기 방법을 설명하기 위한 장치 구성 및 상관 결과를 나타낸 도면. Figure 4 is a view of the device configuration, and correlation results for explaining a frame synchronizing method using an optimal pilot pattern according to a fourth embodiment of the present invention.

도 5 는 하향 링크 전용 물리 채널(Downlink DPCH)에서 심볼 레이트가 8Ksps(N Pilot =4)일 때, 본 발명의 제1 실시 예에 따른 프레임 동기 방법을 설명하기 위한 장치 구성 및 상관 결과를 나타낸 도면. When 5 is the symbol rate on the down-link dedicated physical channel (Downlink DPCH) 8Ksps (N Pilot = 4), a diagram showing a device configuration, and correlation results for explaining a frame synchronizing method according to a first embodiment of the present invention .

도 6은 하향 링크 전용 물리 채널(Downlink DPCH)에서 심볼 레이트가 8Ksps(N Pilot =4)일 때, 본 발명의 제2 실시 예에 따른 프레임 동기 방법을 설명하기 위한 장치 구성을 나타낸 도면. Figure 6 when the symbol rate in the downlink dedicated physical channel (Downlink DPCH) 8Ksps (N Pilot = 4), block diagram of an apparatus for explaining a frame synchronizing method according to a second embodiment of the present invention.

도 7은 하향 링크 전용 물리 채널(Downlink DPCH)에서 심볼 레이트가 8Ksps(N Pilot =4)일 때, 본 발명의 제3 실시 예에 따른 프레임 동기 방법을 설명하기 위한 장치 구성 및 상관 결과를 나타낸 도면. Figure 7 is a view of the when the symbol rate in the downlink dedicated physical channel (Downlink DPCH) 8Ksps (N Pilot = 4), the device configuration and the correlation for explaining a frame synchronizing method according to a third embodiment of the present invention results .

도 8은 하향 링크 전용 물리 채널(Downlink DPCH)에서 심볼 레이트가 8Ksps(N Pilot =4)일 때, 본 발명의 제4 실시 예에 따른 프레임 동기 방법을 설명하기 위한 장치 구성 및 상관 결과를 나타낸 도면. When 8 is the symbol rate on the down-link dedicated physical channel (Downlink DPCH) 8Ksps (N Pilot = 4), a diagram showing a device configuration, and correlation results for explaining a frame synchronizing method according to the fourth embodiment of the present invention .

도 9는 하향 링크 전용 물리 채널(Downlink DPCH)에서 심볼 레이트가 8Ksps(N Pilot =4)일 때, 본 발명의 별도 실시 예에 따른 프레임 동기 방법을 설명하기 위한 상관 결과를 나타낸 도면. Figure 9 when the symbol rate in the downlink dedicated physical channel (Downlink DPCH) 8Ksps (N Pilot = 4), a view of the correlation result for explaining a frame synchronizing method according to a separate embodiment of the present invention.

도 10 은 본 발명에 따른 최적의 파일럿 패턴을 이용한 프레임 동기 방법을 설명하기 위한 일반화된 장치 구성을 나타낸 도면. Figure 10 is a diagram showing a generalized system configuration for explaining a frame synchronizing method using an optimal pilot pattern according to the present invention.

본 발명은 차세대 이동 통신 시스템에 관한 것으로, 특히 W-CDMA 방식의 이동 통신 시스템에서 상향 링크 또는 하향 링크 물리 채널의 칩율을 3.84Mcps로 사용할 때, 최소 사이드로브값(Minimum sidelobe coefficient)을 갖는 파일럿 패턴의 상관 특성을 이용하여 프레임 동기를 이루는 방법에 관한 것이다. The invention has a pilot pattern, the minimum side-lobe value (Minimum sidelobe coefficient) when using the chipyul of UL or DL ​​physical channels in that, in particular, W-CDMA scheme in the mobile communication system of the next generation mobile communication system in 3.84Mcps It relates to a method of forming a frame synchronization using a correlation characteristic.

최근 일본의 ARIB, 유럽의 ETSI, 미국의 T1, 한국의 TTA 및 일본의 TTC는 음 성, 영상 및 데이터와 같은 멀티미디어를 서비스하는 기존 이동 통신 세계화 시스템(GSM : Grobal System for Mobile Communications)의 코어 네트워크와 무선 접속 기술을 기본으로 한 보다 진화된 차세대 이동 통신 시스템을 구상하였다. Recently ARIB, the European ETSI, the US T1, TTA, and TTC in Japan, South Korea, Japan's voice, video and traditional moves that serve the multimedia, such as data communications Global System (GSM: Grobal System for Mobile Communications) of the core network and the radio access technology of the next generation mobile communication system, an evolved base than was the concrete.

진화된 차세대 이동 통신 시스템에 대한 기술적인 명세를 제시하기 위하여 이들은 공동 연구에 동의하였으며, 이를 위한 프로젝트를 3세대 공동 프로젝트(Third Generation Partnership Project ; 이하, 3GPP 라 약칭함)라 하였다. To address the technical specification of the evolved next generation mobile communication system, which agreed to the collaboration, the 3rd Generation Partnership Project Project therefor; was La (Third Generation Partnership Project hereinafter abbreviated, 3GPP).

3GPP는 크게 다음의 세 가지 기술 연구 영역을 포함한다. 3GPP is largely contains the following three technical research areas.

첫 째, 3GPP 시스템 및 서비스 부문이다, 이는 3GPP 명세를 근거로 한 시스템의 구조 및 서비스 능력에 대한 연구를 하는 부문이다. The first, 3GPP system and the service sector, which is a division of the study of structure and service capabilities of the system based on the 3GPP specification.

둘 째, 범지구 무선 접속 네트워크(UTRAN : Universal Terrestrial Radio Access Network)에 대한 연구 부문이다, 여기서 범지구 무선 접속 네트워크(UTRAN)는 주파수 분할 듀플렉스(FDD : Frequency Division Duplex) 모드에 따르는 W-CDMA와 시간 분할 듀플렉스(TDD : Time Division Duplex) 모드에 따르는 TD-CDMA를 적용한 무선 접속 네트워크(RAN : Radio Access Network)이다. The Research Laboratory for: (Universal Terrestrial Radio Access Network UTRAN), where the pan-earth radio access network (UTRAN) is a frequency division duplex second, pan-earth radio access network: and (FDD Frequency Division Duplex) mode, W-CDMA according to the time division duplex is:: (radio access network RAN) (TDD time division duplex) mode, the radio access network is applied according to the TD-CDMA.

세 째, 2세대의 이동 통신 세계화 시스템(GSM)에서 진화되어 이동성 관리 및 전세계적 로밍(Global roaming)과 같은 3세대 네트워킹 능력을 갖는 코어 네트워크(Core network)에 대한 연구 부문이다. A research division for the third, (Core network) core network with third generation networking capabilities such as evolved from the Global System for Mobile Communications (GSM) of the second-generation mobility management and global roaming (Global roaming).

상기한 3GPP의 기술 연구 부문들 중에서 범지구 무선 접속 네트워크(UTRAN)에 대한 연구 부문에서는 전송 채널(Transport channel)과 물리 채널(Physical channel)에 대한 정의 및 이에 대한 설명을 기술하고 있다. The Research Laboratory of the pan-earth radio access network (UTRAN) in the Technical Research Division of the above-mentioned 3GPP describes a defined and therefore for description of the transmission channel (Transport channel) and physical channels (Physical channel).

3GPP에 기술된 상향 링크 또는 하향 링크의 물리 채널은 일반적으로 슈퍼 프레임(Superframes), 무선 프레임(Radio frames) 및 타임 슬롯(Timeslots)의 3개의 계층 구조로 이루어진다. Physical channels in the uplink or downlink is described in 3GPP generally comprises a three layer structure of a super frame (Superframes), the radio frame (Radio frames) and the time slot (Timeslots).

3GPP 무선 접속 네트워크(RAN) 규격에서는 슈퍼 프레임(Superframe)을 720ms 주기를 갖는 최대 프레임 단위로 규정하고 있으며, 시스템 프레임수에서 볼 때 하나의 슈퍼 프레임은 72개의 무선 프레임으로 구성된다고 규정하고 있다. In the 3GPP radio access network (RAN) standard has been defined as a maximum frame unit of 720ms period having a superframe (Superframe), a super frame as viewed from the system frame number stipulates that consists of 72 radio frames. 또한 무선 프레임은 16개의 타임 슬롯으로 구성되며, 각 타임 슬롯은 물리 채널에 따른 해당 정보 비트들을 갖는 필드들로 구성된다고 규정하고 있다. In addition, the radio frame is defined that consists of 16 time slots, each time slot is composed of a field having the information bits according to the physical channel.

특히 현재 3GPP에서 논의되고 있는 상향 링크 또는 하향 링크의 물리 채널에서는 4.096Mcps의 칩율을 기본으로 한다. In particular, the physical channel in the uplink or downlink is being discussed in the 3GPP and the current chipyul of 4.096Mcps by default. 이는 프레임 동기를 위해 16 슬롯 길이의 파일럿 패턴을 사용한다는 것이다. This is that use the pilot pattern of the long slot 16 to the frame synchronization.

이는 슬롯 길이가 2 N 인 경우에 대해서만 고려한 것이다. This takes into account only the case where the slot length of 2 N. 그런데 앞으로 3GPP에서는 상향 링크 또는 하향 링크의 물리 채널에서 3.84Mcps의 칩율을 사용하고자 하는 움직임이 있는데, 이렇게 만약 칩율이 4.096Mcps에서 3.84Mcps로 바뀐다면 한 무선 프레임이 15개의 슬롯만으로 구성되므로, 16 슬롯 길이의 파일럿 패턴을 그대로 이에 적용할 경우 최적의 효과를 얻어내기는 어렵다. By the way forward in the 3GPP there is a movement to use the chipyul of 3.84Mcps in the physical channel of the uplink or downlink, so this chipyul if the radio frame if changes in 4.096Mcps 3.84Mcps in this configuration only 15 slots, 16 slots when directly applied thereto a pilot pattern of length difficult bets get optimal effect.

이에 따라 대한민국 특허 출원 제99-0133호에는 15 슬롯 길이의 파일럿 패턴이 제시된 바 있다. Accordingly, Republic of Korea Patent Application No. 99-0133 discloses a bar given a pilot pattern of a 15-slot length. 또한 15 슬롯 길이의 파일럿 패턴을 상향 링크 또는 하향 링크 의 물리 채널에 대한 프레임 동기에 사용하는 방안도 제시되었다. In addition, methods have been proposed also to use the pilot pattern of the long slot 15 to the frame synchronization on the uplink or the downlink physical channel.

그러나, 현재도 상향 링크 또는 하향 링크의 물리 채널에 대한 프레임 동기를 이루는 방안은 계속 연구되고 있는 상태이며, 이에 사용되는 파일럿 패턴 또한 계속 연구 중에 있다. However, at present also a state in which way forming a frame synchronization for the physical channel in the uplink or downlink is continued research, the pilot pattern also continues study used therein.

본 발명의 목적은 상기한 점을 감안하여 안출한 것으로, 차세대 이동 통신 시스템의 상향 링크 및 하향 링크 물리 채널에서 3.8Mcps의 칩율을 사용할 때, 최소 사이드로브값을 갖는 무선 프레임당 슬롯 길이의 최적 파일럿 패턴을 프레임 동기에 이용하는 수학적 근거를 제시하는데 있다. Contemplated that the object of the present invention In view of the above points, the best pilots in the uplink and downlink when using 3.8Mcps chipyul in a physical channel, each radio frame has a minimum side lobe value of a slot length of the next generation mobile communication system, It is to present a mathematical basis using a pattern on a frame sync.

또한 본 발명의 또다른 목적은 무선 프레임당 슬롯 길이의 최적 파일럿 패턴을 상관 처리에 그대로 사용하여 정확한 프레임 동기가 가능하도록 한 프레임 동기 방법을 제공하는데 있다. In addition, another object of the present invention to provide a frame synchronizing method is accurate frame synchronization by using as the best pilot pattern of slots per radio frame length in the correlation processing to be.

상기한 목적을 달성하기 위한 본 발명에 따른 최적의 파일럿 패턴을 이용한 프레임 동기 방법의 특징은, 임의의 칩율에 따른 무선 프레임당 슬롯 길이( Feature of the frame synchronization method using an optimal pilot pattern according to the present invention for achieving the above object, a radio frame length per slot according to any chipyul (

Figure 111999006679929-pat00001
)의 코드 시퀀스들을 수신하는 단계와, 상기 수신된 코드 시퀀스들을 상기 무선 프레임 단위의 슬롯 길이에 대응되도록 배치하여 상기 코드 시퀀스의 수신 위치에 따른 자기 상관을 수행하고, 동시에 상기 수신된 코드 시퀀스들을 상기 무선 프레임 단위의 슬롯 길이에 대응되도록 배치하여 상기 코드 시퀀스의 수신 위치에 따른 상호 상관을 수행하는 단계와, 상기 수행된 상관 결과를 관찰하여 프레임 동기를 검출하는 단계를 포함하여 이루어진다. ) Wherein the code of receiving the sequence, placed to correspond to the slot length of the radio frame-by-frame the received code sequence by performing an autocorrelation of the received position of the code sequence, and at the same time the received code sequence It comprises the steps of detecting a frame synchronization performed by observing the correlation result, which is disposed so as to correspond to the slot length of a radio frame unit to perform the cross-correlation of the received position of the code sequence.

바람직하게는, 상기 상관 수행 단계 이후 상기 프레임 동기가 검출되는 지연 시점을 제외한 나머지 지연 시점에서 상호 상쇄되는 상관값이 도출되도록, 상기 수행된 각 상관 결과를 하나 이상씩 조합하여 합산하는 단계를 더 포함한다. Preferably, comprising the step of after the correlation performing step such that the correlation value is derived, which are mutually offset in the remaining delay time than the delay time of the frame synchronization is detected, summed by combining each correlation result of the carried out by one or more do.

또한, 상기 상관 수행 단계가 상기 수신된 코드 시퀀스들 중 제1 코드 시퀀스를 수신 위치에 따라 제2 코드 시퀀스와 1차 상호 상관을 수행하고, 동시에 상기 제2 코드 시퀀스를 일정 비트 길이만큼 쉬프트된 제1 코드 시퀀스와 2차 상호 상관을 수행하며, 여기서 상기 1차 상호 상관을 수행한 결과와 상기 2차 상호 상관을 수행한 결과는 서로 동일한 특성을 나타내고, 상기 제2 코드 시퀀스는 상기 제1 코드 시퀀스를 순환 쉬프트 시키고 또한 반전시킨 시퀀스이다. In addition, the said correlation performing step has been performed the second code sequence and the first cross-correlation in accordance with the first code sequence of the received code sequence in the receiving position, and shifted by the second code sequence at the same time a certain bit length first code sequence and the second performs a cross-correlation, where the result of the result and the second cross-correlation by performing the primary cross-correlation represents the same characteristic with each other, the second code sequence is a first code sequence shift the circulation is also obtained by reversing the sequence.

또한, 상기 프레임 동기 검출 단계가 상기 수신된 코드 시퀀스들을 상기 무선 프레임 단위의 슬롯 길이에 대응되도록 배치하고, 상기 코드 시퀀스의 수신 위치에 따른 자기 상관 결과를 개별적으로 관찰하여 프레임 동기가 검출되기도 하고, 또는 상기 프레임 동기 검출 단계가 상기 수신된 코드 시퀀스들을 상기 무선 프레임 단위의 슬롯 길이에 대응되도록 배치하고, 상기 코드 시퀀스의 수신 위치에 따른 상호 상관 결과를 개별적으로 관찰하여 프레임 동기가 검출된다. Further, the arrangement such that the frame synchronization detection step corresponds to a slot length of the said received code sequence radio frame unit, and by observing the auto-correlation result of the received position of the code sequences separately the frame synchronization has been detected also, or the frame synchronization detecting step is arranged to correspond to the length of the slot of the radio frame-by-frame the received code sequence, the frame synchronization is detected by observing the cross-correlation result of the received position of the code sequence individually.

이 때 사용되는 상기 At this time, the used

Figure 111999006679929-pat00002
슬롯 길이의 코드 시퀀스는 상기 무선 프레임 단위의 슬롯 길이에 대응되도록 배치하여 수행된 각각의 자기 상관 결과가 지연이 '0'인 시점에서 상기 무선 프레임 단위의 슬롯 길이에 해당되는 최대 상관값을 나타내며, 상기 지연이 '0'인 시점을 제외한 나머지 지연 시점에서 최소 상관값을 나 타내는 시퀀스이며, 또한 상기 Code sequence of the slot length indicates the maximum correlation value corresponding to the slot length of the radio frame by frame in each of the auto-correlation result is delayed, the zero point is performed by arranging so as to correspond to the slot length of the radio frame, and the delay of the sequence that represents the minimum correlation value in the remaining delay time, excluding the time "0", and the
Figure 111999006679929-pat00003
슬롯 길이의 코드 시퀀스는 상기 수신된 코드 시퀀스들 중 제1 코드 시퀀스를 수신 위치에 따라 제2 코드 시퀀스와 1차 상호 상관한 결과와, 상기 제1 코드 시퀀스를 1비트 길이만큼 순환 쉬프트시킨 후 이를 상기 제2 코드 시퀀스와 2차 상호 상관한 결과가 서로 동일한 특성을 나타내는 시퀀스이다. Code sequence of the slot length is then the received code sequences of the first and the code sequence of the second code sequence as a result of any primary cross according to the received position, wherein the first code sequence, the cycle as long as one-bit length shift them the second code sequence and the secondary cross-correlation result is a sequence diagram showing the same characteristic with each other.

여기서, 상기 각 상호 상관 결과는, 상기 제1 코드 시퀀스가 Here, each of the cross-correlation result is that the first code sequence,

Figure 111999006679929-pat00004
비트 길이만큼 순환 쉬프트된 시점에서의 자기 상관값과 비교할 때, 다른 극성의 동일한 크기의 값을 나타내며, 이로 인해 상기 1차 상호 상관 결과와 상기 2차 상호 상관 결과를 합산한 값은, 상기 제1 코드 시퀀스가 When compared to the autocorrelation value at the cyclic shift time by the bit length, it indicates the value of the same size having a different polarity, this one because of adding the secondary cross-correlation result and said first correlation result values, the first the code sequence
Figure 111999006679929-pat00005
비트 길이만큼 순환 쉬프트된 시점에서의 자기 상관값과 비교할 때, 다른 극성의 두 배 크기의 값을 나타낸다. Compared to the auto-correlation values ​​of the cyclic shift in the time by the number of bits in length, it indicates the value of twice the amount of the other polarity.

마지막으로, 상기 무선 프레임 단위의 슬롯 길이에 대응되도록 배치된 And the last time, disposed so as to correspond to the slot length of the radio frame by frame

Figure 111999006679929-pat00006
슬롯 길이의 코드 시퀀스들은, 인접하는 코드 시퀀스 상호간의 상호 상관 결과가 지연이 '0'인 시점에서 최소가 되도록 배치되며, 또한 상기 Code sequence of slot lengths, are arranged so that at least in the cross-correlation result is delayed, a "0" in the code sequence between the adjacent point, and wherein said
Figure 111999006679929-pat00007
슬롯 길이의 코드 시퀀스들은, 상기 각 코드 시퀀스들에 대한 자기 상관 결과가 지연이 '0'인 시점을 제외한 나머지 지연 시점에서 최소가 되도록 배치된다. Code sequence of slot lengths, the auto-correlation result is delayed for each of the code sequences are arranged so as to minimize delay in the rest of the time, except for the point '0'.

삭제 delete

본 발명의 일 양상으로서, 본 발명에 따른 프레임 동기 방법은, 이동통신 시스템의 수신측에서의 프레임 동기 획득 방법에 있어서, 송신측으로부터 제1 파일롯 시퀀스 및 제2 파일롯 시퀀스를 수신하는 제1단계와, 상기 제1 파일롯 시퀀스에 대해 자기 상관을 구하는 제2단계와, 상기 제2 파일롯 시퀀스에 대해 자기 상관을 구하는 제3단계와, 상기 제2단계 및 상기 제3단계에서 구해진 상관값을 합하여 그 결과값과 기 설정된 임계치와의 비교 결과에 따라 프레임 동기를 획득하는 제4단계를 포함하여 구성됨을 특징으로 한다. As one aspect of the present invention, in the frame synchronization method according to the invention, synchronization acquisition frames at the receiving end of a mobile communication system, a first step of receiving a first pilot sequence and the second pilot sequence from a transmission side, wherein first and second step to obtain the auto-correlation for the first pilot sequence, and a third step of the first to obtain the auto-correlation for the second pilot sequence, and the second step and the combined correlation value obtained in the third step of the result It characterized by configured by a fourth step of obtaining the frame synchronization in accordance with the result of comparison with a predetermined threshold value.
본 발명의 다른 양상으로서, 본 발명에 따른 프레임 동기 방법은, 이동통신 시스템의 수신측에서의 프레임 동기 획득 방법에 있어서, 송신측으로부터 제1 파일롯 시퀀스 및 제2 파일롯 시퀀스를 수신하는 제1단계와, 상기 제1 파일롯 시퀀스와 상기 제2 파일롯 시퀀스의 상호 상관을 구하는 제2단계와, 상기 제2 파일롯 시퀀스와 상기 제1 파일롯 시퀀스의 상호 상관을 구하는 제3단계와, 상기 제2단계 및 상기 제3단계에서 구해진 상관값을 합하여 그 결과값과 기 설정된 임계치와의 비교 결과에 따라 프레임 동기를 획득하는 제4단계를 포함하여 구성됨을 특징으로 한다. In another aspect of the present invention, in the frame synchronization method according to the invention, synchronization acquisition frames at the receiving end of a mobile communication system, a first step of receiving a first pilot sequence and the second pilot sequence from a transmission side, wherein the first pilot sequence and the second the second step to obtain the cross-correlation of the pilot sequence, and a third step of obtaining a cross-correlation of the first pilot sequence and the first pilot sequence, the first step and the third step 2 the combined correlation values ​​obtained by the features as a result consists in a fourth step of obtaining a value of the frame synchronization and the group in response to the comparison result of the predetermined threshold.
이하, 본 발명에 따른 최적의 파일럿 패턴을 이용한 프레임 동기 방법에 대한 바람직한 일 실시 예를 첨부된 도면을 참조하여 설명한다. It will be described below with reference to the accompanying drawings, the preferred embodiment of the frame synchronization method using an optimal pilot pattern according to the present invention.
본 발명에서는 상향 링크 또는 하향 링크의 물리 채널에서 4.096Mcps의 칩율(16슬롯 길이)이 아닌 3.84Mcps의 칩율을 사용할 경우에, 본 발명의 15 슬롯 길이 파일럿 패턴이 최소 사이드로브값(minimum sidelobe coefficient)을 갖으며, 프레임 동기를 이루는데 최적이라는 증거를 제시한다. In the case of the present invention, the use of non-3.84Mcps chipyul chipyul (16-slot length) of 4.096Mcps in a physical channel of the uplink or downlink, the slot length 15 pilot patterns at least side lobe value of the present invention (minimum sidelobe coefficient) It has had to be evidence that optimal to achieve frame synchronization.

이를 위해 본 발명에서는 15 슬롯 길이를 포함한 길이가 According to the present invention To this end, a length, including 15-slot length

Figure 111999006679929-pat00008
Figure 111999006679929-pat00009
인 파일럿 패턴의 상관 특성을 수학적으로 증명한다. The mathematical proof of the correlation property of the pilot pattern.

먼저 최소 사이드로브값을 갖는 코드 시퀀스의 길이를 First, the length of the code sequence having the smallest side lobe value

Figure 111999006679929-pat00010
로 정의하고, And defines,
Figure 111999006679929-pat00011
길이의 코드 시퀀스를 C1이라 정의하면, C1의 자기 상관값은 다음 식 1과 같다. When defined as a C1 code sequence length, the autocorrelation value of C1 is equal to the following expression (1).

Figure 111999006679929-pat00012

식 1에서 C1의 자기 상관값은 최대 Auto-correlation value of C1 in Equation 1 is the maximum

Figure 111999006679929-pat00013
이며, 이외에 C1의 자기 상관값은 최대 상관값에서 4배수만큼씩 감소된 상관값들이 된다. And, in addition to auto-correlation value of C1 is that the correlation value is reduced by a multiple by four in the maximum correlation value.

이 때 만약 At this time, if

Figure 111999006679929-pat00014
이 홀수라면, If an odd number,
Figure 111999006679929-pat00015
Figure 111999006679929-pat00016
로 나타낼 수 있으며 이에 따라 식 1은 다음의 식 2와 같다. It is represented by the formula (1), and thus are shown in the formula 2 below.

Figure 111999006679929-pat00017

Figure 111999006679929-pat00018

Figure 111999006679929-pat00019

식 2에서 알 수 있듯이, C1은 As can be seen from Equation 2, C1 is a

Figure 111999006679929-pat00020
=0(단, = 0 (where,
Figure 111999006679929-pat00021
)일 때 최소 상관값 "-1"이 된다. ) It is the minimum correlation value "-1" when. 예로써 As an example
Figure 111999006679929-pat00022
이고 ego
Figure 111999006679929-pat00023
일 때라든지, Any one ttaera,
Figure 111999006679929-pat00024
이고 ego
Figure 111999006679929-pat00025
일 때 when
Figure 111999006679929-pat00026
이 된다는 것이다. It will benefit. 그런데 지연 시점이 "0"일 때는 C1이 최대 상관값을 갖게 되므로 However, when the delay time is "0", because this has the maximum correlation value C1
Figure 111999006679929-pat00027
인 경우는 고려하지 않으며, 상기한 최소 상관값은 지연 시점이 "0"일 때를 제외한 사이드로브(sidelobe)에서의 상관값이므로 이하 최소 사이드로브값이라 명칭한다. The case is not taken into account, the minimum correlation value is the name as the correlation value is below the minimum value of the side lobe in the side lobe (sidelobe), except when the delay time is "0".

반면에 만약 On the other hand, if the

Figure 111999006679929-pat00028
이 짝수라면, If is even,
Figure 111999006679929-pat00029
Figure 111999006679929-pat00030
로 나타낼 수 있으며 이에 따라 식 1은 다음의 식 3와 같다. It is represented by the formula (1), and thus are shown in the expression 3 below.

Figure 111999006679929-pat00031

Figure 111999006679929-pat00032

식 3에서 알 수 있듯이, C1은 As can be seen from Equation 3, C1 is a

Figure 111999006679929-pat00033
=0(단, = 0 (where,
Figure 111999006679929-pat00034
)일 때 최소 사이드로브값 "1"이 된다. ) It is the minimum side lobe value of "1" when. 예로써 As an example
Figure 111999006679929-pat00035
이고 ego
Figure 111999006679929-pat00036
일 때라든지, Any one ttaera,
Figure 111999006679929-pat00037
이고 ego
Figure 111999006679929-pat00038
일 때 when
Figure 111999006679929-pat00039
이 된다는 것이다. It will benefit. 이 때도 지연 시점이 "0"일 때는 C1이 최대 상관값을 갖게 되므로 When the delay time is "0" when the C1 has a maximum correlation value because the
Figure 111999006679929-pat00040
인 경우는 고려하지 않는다. It does not consider the case of.

이렇게 상기한 식 1, 식 2 및 식 3으로부터 식 4 또는 식 5와 같은 C1의 자기 상관 특성이 도출된다. Thus the auto-correlation characteristics of C1 such as the above-described equation 1, equation 2 and the equation 3 from equation 4 or equation 5 is derived.

Figure 111999006679929-pat00041
Figure 111999006679929-pat00042
단, only,

Figure 111999006679929-pat00043
Figure 111999006679929-pat00044
단, only,

그 밖에 또다른 Other Another

Figure 111999006679929-pat00045
길이의 코드 시퀀스를 C2라 하면, C2는 C1으로부터 다음 식 6과 같이 정의된다. When a code sequence of length La C2, C2 is defined as: Equation 6 from C1.

Figure 111999006679929-pat00046

식 6에서 In equation 6

Figure 111999006679929-pat00047
는 좌측으로 순환 쉬프트(Left cyclic shift)를 나타내며, "-"는 이진 부호에 1의 보수를 취하는 반전(Inversion)을 나타낸다. Denotes a cyclic shift (cyclic shift Left) to the left, "-" represents an inversion (Inversion) taking the 1's complement of the binary code. 결국 C1을 After the C1
Figure 111999006679929-pat00048
만큼 좌측 순환 쉬프트 시키고 동시에 반전(Inversion)시킨 코드 시퀀스가 C2이다. As a left cyclic shift and at the same time inverted (Inversion) code sequence in which the C2.

이러한 상기한 식들로부터 C1과 C2는 다음 식 7과 같은 특성이 나타난다. The above equations from the C1 and C2 is to display the same characteristics as the following formula 7.

Figure 111999006679929-pat00049

Figure 111999006679929-pat00050

Figure 111999006679929-pat00051

지금까지의 식 1∼식 7을 근거로 하여 다음 식 8 또는 식 9와 같은 결과를 얻게 된다. On the basis of Formulas 1 to 7 so far is to get the same result as the following expression (8) or (9).

Figure 111999006679929-pat00052

Figure 111999006679929-pat00053

만약 코드 시퀀스 C1과 C2가 식 4와 같은 자기 상관 특성을 나타낼 경우에 식 8에 이들 코드 시퀀스들을 적용하면 도 1b에 도시된 바와 같은 자기 상관 결과를 나타내며, C1과 C2를 식 9에 적용하면 도 2b에 도시된 바와 같은 상호 상관 결과를 나타낸다. If also applying a code sequence C1 and C2 that represents the auto-correlation result as illustrated in Figure 1b by applying those code sequences in the expression (8) when expressed autocorrelation properties, such as formula 4, C1 and C2 in the expression (9) shows the cross-correlation result, as shown in 2b.

결국 본 발명의 핵심은 최소 사이드로브값을 갖으며 길이가 Eventually the core of the present invention has a minimum length of the side-lobe values ​​were

Figure 111999006679929-pat00054
로 정의되는 코드 시퀀스 C1과 C2를 상기한 식 8과 식 9에 적용한 결과로부터 프레임 동기를 확인할 수 있다는 것이다. Is that defined by the code sequence to determine a frame synchronization from the results of applying to C1 and C2 by expression (8) and (9) wherein a is.

도 1은 본 발명의 제1 실시 예에 따른 최적의 파일럿 패턴을 이용한 프레임 동기 방법을 설명하기 위한 장치 구성 및 상관 결과를 나타낸 도면이다. 1 is a diagram showing a device configuration, and correlation results for explaining a frame synchronizing method using an optimal pilot pattern according to a first embodiment of the present invention.

도 1a의 장치 구성을 설명하기에 앞서 먼저 C1과 C2를 다음 식 10과 같이 정의한다. The C1 and C2 in the above first to describe the configuration of the device of Figure 1a is defined as the following equation 10.

Figure 111999006679929-pat00055

Figure 111999006679929-pat00056

제1 정합 필터(10)는 코드 시퀀스 C1을 입력으로 하여 자기 상관을 수행한다. A first matched filter 10 and the code sequence C1 input as to perform auto-correlation. 이에 따라 식 4 또는 식 5와 같은 상관 결과를 출력할 수 있는데, 도 1a의 장치 구성에서는 사용되는 C1 및 C2 길이가 짝수가 아니므로 식 4와 같은 자기 상관 결과가 출력된다. In accordance there to output a correlation result as the formula 4 or formula 5, in the C1 and C2 in length that is used in the device structure of Figure 1a is not an even number the output auto-correlation result as the equation (4).

제2 정합 필터(11)도 코드 시퀀스 C2를 입력으로 하여 식 4와 같은 자기 상관 결과를 출력한다. The two-matched filter 11 is also input the code sequence C2, and outputs the auto-correlation result as the equation (4).

이들 제1 정합 필터(10)와 제2 정합 필터(11)의 각 출력은 합산되어 도 1b와 같은 결과를 나타내며, 사전에 지정된 상관 임계치(V T )와 비교한 후 비교 결과에서 합산값이 상관 임계치 이상일 때를 프레임 동기 검출 시점으로 간주한다. The first matched filter 10 and the second matching each output of the filter 11 is integrated value in the result of the comparison and then represent the results shown in Figure 1b are summed, compared with the correlation threshold value (V T) predefined correlation It is regarded as the threshold is more than the frame sync detection time.

도 2는 본 발명의 제2 실시 예에 따른 최적의 파일럿 패턴을 이용한 프레임 동기 방법을 설명하기 위한 장치 구성 및 상관 결과를 나타낸 도면이다. 2 is a view showing the device configuration and the correlation result for explaining a frame synchronizing method using an optimal pilot pattern according to a second embodiment of the present invention.

도 2의 각 정합 필터(12,13)는 입력되는 코드 시퀀스에 대해 상호 상관을 수행한다는 것이 특이한 점이다. Each matched filter (12, 13) of Figure 2, it is characteristic that it is responsible for carrying the cross-correlation for code sequence input.

제3 정합 필터(12)는 코드 시퀀스 C2을 입력으로 하여 자신에게 지정되어 있는 코드 시퀀스 C1에 대한 가중치와 상호 상관을 수행한다. A third matched filter 12 performs the weighting and cross-correlation of the code sequence C1 which is assigned to them by the C2 code sequence as input. 이에 따라 식 7에 보인 바와 같이 Accordingly, as shown in Equation 7

Figure 111999006679929-pat00057
가 출력된다. Is output.

제4 정합 필터(13)는 코드 시퀀스 C1을 입력으로 하여 자신에게 지정되어 있는 코드 시퀀스 C2에 대한 가중치와 상호 상관을 수행한다. A fourth matched filter 13 performs the weighting and cross-correlation of the sequence code C2 which is designated to them by the code sequence C1 input. 이에 따라 식 7에 보인 바와 같이 Accordingly, as shown in Equation 7

Figure 111999006679929-pat00058
가 출력된다. Is output. 이 때 제4 정합 필터(13)에 지정되어 있는 가중치는 코드 시퀀스 C2를 좌측으로 1만큼 순환 쉬프트시킨 것이다. At this time, the fourth weight that is assigned to the matched filter 13 is one in which the cyclic shift by the C2 code sequences to the left.

이들 제3 정합 필터(12)와 제4 정합 필터(13)의 각 출력은 합산되어 도 2b와 같은 결과를 나타내며, 사전에 지정된 상관 임계치(-V T )와 비교한 후 비교 결과에서 합산값이 상관 임계치 이하일 때를 프레임 동기 검출 시점으로 간주한다. These third matched filter 12 and the fourth matched filter sum value from the comparison result after each output represents the results shown in Figure 2b are summed, compared with the correlation threshold (-V T) specified in advance of the 13 to be regarded as a frame synchronization detection time when equal to or less than the correlation threshold.

도 3은 본 발명의 제3 실시 예에 따른 최적의 파일럿 패턴을 이용한 프레임 동기 방법을 설명하기 위한 장치 구성을 나타낸 도면으로, 도 1의 장치 구성과 도 2의 장치 구성을 결합한 것이다. Figure 3 incorporates a third embodiment of an apparatus configuration optimum for explaining a frame synchronizing method using the pilot pattern in the diagram, the apparatus configuration of Figure 2 and the device configuration in Figure 1 according to the present invention.

따라서, 각 정합 필터(10,11,12,13)의 동작과 출력은 도 1 및 도 2의 장치 구성에서와 동일하다. Thus, the operation of each matched filter (10, 11, 12, 13) and the output is the same as in the device configuration of FIGS.

도 3의 장치 구성을 사용하면, 도 1의 장치 구성이나 도 2의 장치 구성을 이용하는 경우와 달리 프레임 동기 검출시에 이중 체크(Double check)가 가능하다. The apparatus configuration of Figure 3, it is possible to also at the time of the double check frame synchronization detection unit configured differently from the case of Figure 1 or using the second configuration of the device (Double check). 이는 지연이 '0'인 시점과 지연이 ' This is the time delay and the delay is' 0 ''

Figure 111999006679929-pat00059
'인 시점에서 서로 다른 극성의 최대 상관 결과가 나타나기 때문이다. "In a time of maximum correlation it is due to appear together the results of different polarity.

도 4는 본 발명의 제4 실시 예에 따른 최적의 파일럿 패턴을 이용한 프레임 동기 방법을 설명하기 위한 장치 구성 및 상관 결과를 나타낸 도면으로, 도 1의 장치 구성과 도 2의 장치 구성을 결합한 도 3의 장치 구성에서 제1 정합 필터(10) 및 제2 정합 필터(11)에 의한 자기 상관 결과의 합산값과, 제3 정합 필터(12) 및 제4 정합 필터(13)에 의한 상호 상관 결과의 합산값을 다시 합산하여 프레임 동기 검출에 이용하기 위한 것이다. Figure 4 shows a third combination of the fourth embodiment optimum in view of the device configuration, and correlation results for explaining a frame synchronizing method using the pilot pattern of FIG. 2 and the device configuration in Figure 1 apparatus according to the configuration of the present invention of the cross-correlation result of the first matched filter 10 and the second matched filter and the integrated value of the autocorrelation result by 11, the third matched filter 12 and the fourth matched filter 13 in the device configuration by adding the integrated value again is to use a frame synchronization detection. 이 때 최종 프레임 동기 검출에 이용되는 최종 결과를 도 4b에 나타내었다. At this time it showed the final result to be used in the last frame synchronization detection in Figure 4b.

도 4의 장치 구성에서는 최종 합산되어 출력된 결과를 사전에 지정된 상관 임계치(±V T )와 비교한 후 임계치 이상 또는 이하일 때를 프레임 동기 검출 시점으로 간주한다. In the apparatus configuration of Figure 4 is the final sum is considered the output of the comparison and correlation threshold (± V T) after a pre-specified threshold value or more or less, when the frame sync detection time. 다시 말해서 프레임 동기 검출시에 이중 체크(Double check)가 가능 하다는 것이다. In other words, it is possible to double-check (Double check) when the frame sync detection.

다음은 상향 링크 또는 하향 링크의 물리 채널에서 4.096Mcps의 칩율(16 슬롯)이 아닌 3.84Mcps의 칩율(15 슬롯)을 사용할 경우에 각 물리 채널에서 프레임 동기 검출을 위한 파일럿 패턴을 예시한다. The following illustrates a pilot pattern for frame synchronization detection on each physical channel when using the UL or DL ​​chipyul of 4.096Mcps in a physical channel of a non-chipyul (16 slots) 3.84Mcps (15 slots).

표 1에는 본 발명에서 사용되는 15 슬롯 길이의 파일럿 패턴을 나타내었다. Table 1 shows a pilot pattern of a 15-slot length used in the present invention.

15 슬롯 길이 코드 시퀀스 15-slot length code sequence
C1=(1 0 0 0 1 1 1 1 0 1 0 1 1 0 0) C1 = (1 0 0 0 1 1 1 1 0 1 0 1 1 0 0)
C2=(1 0 1 0 0 1 1 0 1 1 1 0 0 0 0) C2 = (1 0 1 0 0 1 1 0 1 1 1 0 0 0 0)
C3=(1 1 0 0 0 1 0 0 1 1 0 1 0 1 1) C3 = (1 1 0 0 0 1 0 0 1 1 0 1 0 1 1)
C4=(0 0 1 0 1 0 0 0 0 1 1 1 0 1 1) C4 = (0 0 1 0 1 0 0 0 0 1 1 1 0 1 1)
C5=(1 1 1 0 1 0 1 1 0 0 1 0 0 0 1) C5 = (1 1 1 0 1 0 1 1 0 0 1 0 0 0 1)
C6=(1 1 0 1 1 1 0 0 0 0 1 0 1 1 1) C6 = (1 1 0 1 1 1 0 0 0 0 1 0 1 1 1)
C7=(1 0 0 1 1 0 1 0 1 1 1 1 0 0 0) C7 = (1 0 0 1 1 0 1 0 1 1 1 1 0 0 0)
C8=(0 0 0 0 1 1 1 0 1 1 0 0 1 0 1) C8 = (0 0 0 0 1 1 1 0 1 1 0 0 1 0 1)

표 1에 나타낸 15 슬롯 길이 파일럿 패턴의 자기 상관 특성을 앞서 설명한 식 4에 적용하면 다음 식 11과 같다. When the slot length 15 previously described apply to Equation 4 the autocorrelation property of the pilot pattern shown in Table 1 as follows: Equation 11.

Figure 111999006679929-pat00060

이는 표 1에 나타낸 각 코드 시퀀스의 길이가 15 이므로, Since this is the 15 length of each code sequence shown in Table 1,

Figure 111999006679929-pat00061
에 의해 By
Figure 111999006679929-pat00062
이 되어 최대 상관값 '15'가 된다. It is the maximum correlation value is '15'.

여기서, here,

Figure 111999006679929-pat00063
, ,
Figure 111999006679929-pat00064
, ,
Figure 111999006679929-pat00065
And
Figure 111999006679929-pat00066
는 코드 시퀀스 C1,C2,C3 및 C4의 자기 상관 결과들이다. Is a code sequence C1, C2, are the auto-correlation result of the C3 and C4.

이들 각 코드 시퀀스의 자기 상관 결과들을 조합하여 합산하면, 다음 식 12 및 식 13과 같다. When combined with these combination of auto-correlation results for each code sequence, as follows: Equation 12 and Equation 13.

Figure 111999006679929-pat00067

Figure 111999006679929-pat00068

본 발명에서는 이러한 자기 상관 특성을 갖는 15 슬롯 길이의 코드 시퀀스를 슬롯별 자기 상관 처리 또는 상호 상관 처리하여, 그에 따른 상관 결과를 합산한 후 프레임 동기 검출에 사용한다. In the present invention, this by auto-correlation characteristic 15, a slot length of the code sequence for each slot autocorrelation or cross-correlation processing with the processing, and uses the frame synchronization detection and then summing the correlation results thereof.

다음의 표 2 에는 본 발명에 따른 15 슬롯 길이의 파일럿 패턴의 일 예를 나타낸 것으로, 한 슬롯을 구성하는 파일럿 비트수가 5비트 또는 6비트인 경우에 상향 링크 전용 물리 제어 채널(DPCCH)의 파일럿 패턴을 나타낸 것이다. The following Table 2 shows a pilot pattern of a 15 shows an example of a pilot pattern of a slot length, and the uplink-only if the number of pilot bits constituting one slot of a 5-bit or 6-bit physical control channel (DPCCH) in accordance with the present invention shows.

이 때는 표 1의 코드 시퀀스 C1,C2,C3 및 C4를 사용한 경우를 나타내었으며, 코드 시퀀스 C5,C6,C7 및 C8을 사용할 수도 있다. At this time showed a case of using the code sequences C1, C2, C3 and C4 in Table 1, it is also possible to use the code sequences C5, C6, C7 and C8.

Figure 111999006679929-pat00069

다음의 표 3에는 상향 링크 전용 물리 제어 채널(DPCCH)의 나머지 파일럿 패턴을 나타낸 것으로, 한 슬롯을 구성하는 파일럿 비트수가 7비트 또는 8비트인 경우에 대한 파일럿 비트 패턴을 나타내었다. The following Table 3 illustrates, the remaining pilot patterns in the uplink dedicated physical control channel (DPCCH), are shown the pilot bit pattern for when the number of pilot bits in each slot of a 7 bit or 8 bit.

이 때도 표 1의 코드 시퀀스 C1,C2,C3 및 C4를 사용한 경우를 나타내었으며, 또한 코드 시퀀스 C5,C6,C7 및 C8을 사용할 수도 있다. This also showed a case of using the code sequences C1, C2, C3 and C4 in Table 1, may also use code sequences C5, C6, C7 and C8.

Figure 111999006679929-pat00070

본 발명에서는 이와 같이 파일럿 비트별로 할당 배치된 15 슬롯 길이인 4가지의 코드 시퀀스, 즉 전체 길이가 60인 코드 시퀀스를 프레임 동기 검출에 이용한다. In the present invention utilizes this way the pilot-bit arrangement allocated by each slot 15 length of four code sequences, that is, the total length of 60 code sequences for frame synchronization detection.

상기한 표 2 및 표 3에서 전체 파일럿 비트 중 음영 부분이 프레임 동기를 위한 상관 처리에 사용되는 것이며, 이를 제외한 다른 부분의 파일럿 비트는 "1"의 값을 갖는데 모두 "1"의 파일럿 비트값을 갖는 코드 시퀀스는 코히어런트 검출(coherent detection)을 위한 채널 추정(channel estimation)에 사용된다. Will be a shaded portion of the total pilot bits used for the correlation processing for the frame synchronization in the above Tables 2 and 3, a pilot bit of the other portions except for this are gatneunde a value of "1" for all pilot bit values ​​of "1." having the code sequence is used for channel estimation (channel estimation) for coherent detection (coherent detection).

다음은 본 발명에 따른 15 슬롯 길이의 파일럿 패턴의 또다른 예를 나타낸 것으로, 표 4에는 하향 링크 전용 물리 채널(DPCH)에 포함된 파일럿 심볼의 패턴을 나타내었다. The following illustrates another example of a pilot pattern of length 15 slots according to the invention, Table 4 shows a pattern of the pilot symbols included in the downlink dedicated physical channel (DPCH). 이는 하향 링크 전용 물리 채널(DPCH)의 각각 다른 심볼 레이트에 따 라 나눈 것이다. This is to be divided according to different symbol rates of the downlink dedicated physical channel (DPCH).

Figure 111999006679929-pat00071

표 4에서 하향 링크의 프레임 동기에 사용되는 파일럿 심볼은 각 심볼 레이트의 전체 파일럿 심볼 중 음영 부분만이 프레임 동기를 위해 사용되는 것이며, 이를 제외한 다른 부분의 파일럿 심볼은 "1"의 값을 갖는다. A pilot symbol that is used for frame synchronization of a downlink in Table 4 will be only the shaded portion of the entire pilot symbols in each symbol rate is used for frame synchronization, the pilot symbols of the other portions except it has a value of "1".

즉, 심볼 레이트가 16,32,64,128Ksps(N Pilot =8)인 경우의 예를 들면, 심볼#1과 심볼#3이 프레임 동기에 사용된다. That is, for example, in the case where the symbol rate of 16,32,64,128Ksps (Pilot N = 8), the symbol # 1 and symbol # 3 are used for frame synchronization. 따라서 한 슬롯당 프레임 동기를 위해 사용되는 파일럿 심볼은 4개이므로 결국 프레임 동기를 위해 총 60개(4×15)의 파일럿 심볼이 사용된다. Therefore, a pilot symbol that is used for frame synchronization per one slot is four because the pilot symbols of a total of 60 (4 × 15) are used for the end frame synchronization.

다음의 표 5는 하향 링크 전용 물리 채널(DPCH)에 포함된 파일럿 심볼의 패 턴을 각각 다른 심볼 레이트에 따라 구분한 것으로, 심볼 레이트가 8ksps(N Pilot =4)일 때 첫 번째 파일럿 심볼(심볼#1)에서 I채널 지류와 맵핑되는 코드 시퀀스가 C1, Q채널 지류와 맵핑되는 코드 시퀀스가 C2이고, 심볼 레이트가 16,32,64,128ksps(N Pilot =8)일 때 첫 번째 파일럿 심볼(심볼#1)에서 I채널 지류와 맵핑되는 코드 시퀀스가 C1, Q채널 지류와 맵핑되는 코드 시퀀스가 C2, 세 번째 파일럿 심볼(심볼#3)에서 I채널 지류와 맵핑되는 코드 시퀀스가 C3, Q채널 지류와 맵핑되는 코드 시퀀스가 C4이다. The following Table 5 when the to have divided by L to turn each other on the symbol rate of the pilot symbols included in the downlink dedicated physical channel (DPCH), the symbol rate 8ksps (N Pilot = 4) the first pilot symbol (symbol and # 1) code sequences that map to the code sequence C1, Q channel branch, which maps the I channel branch in the C2, the first pilot symbol (the symbol when the symbol rate is 16,32,64,128ksps (pilot N = 8) # 1), the code sequence is mapped to I channel branch C1, the code sequence is mapped and the Q channel branch C2, the third pilot symbol (code sequence is mapped to I channel branch in the symbol # 3) C3, the Q channel branch in and the code sequence is C4 are mapped.

마지막으로 심볼 레이트가 256,512,1024ksps(N Pilot =16)일 때는 첫 번째, 세 번째, 다섯 번째 및 일곱 번째 파일럿 심볼(심볼#1,심볼#3,심볼#5,심볼#7)의 각 I채널 지류 또는 각 Q채널 지류와 맵핑되는 코드 시퀀스가 순서대로 C1,C2,C3,C4,C5,C6,C7,C8이다. Each of the I channel of the last symbol rate is 256,512,1024ksps (Pilot N = 16) it is the first, third, fifth, and seventh pilot symbol (symbol # 1 and symbol # 3 and symbol # 5 and symbol # 7) When branch or a code sequence, in order C1, C2, C3, C4, C5, C6, C7, C8 is mapped and each Q channel branch.

심볼 레이트 Symbol Rate 파일럿 심볼 위치 번호 (심볼#) Pilot symbol position number (# symbol) 채널 지류 A tributary channels 코드 시퀀스(15 슬롯 길이) (Column Sequence) Code sequence (15-slot length) (Column Sequence)
8ksps(N Pilot =4) 8ksps (Pilot N = 4) 1 One I I C1 C1
Q Q C2 C2
16,32,64,128ksps (N Pilot =8) 16,32,64,128ksps (Pilot N = 8) 1 One I I C1 C1
Q Q C2 C2
3 3 I I C3 C3
Q Q C4 C4
256,512,1024ksps (N Pilot =16) 256,512,1024ksps (N Pilot = 16) 1 One I I C1 C1
Q Q C2 C2
3 3 I I C3 C3
Q Q C4 C4
5 5 I I C5 C5
Q Q C6 C6
7 7 I I C7 C7
Q Q C8 C8

덧붙여 상기한 하향 링크 전용 물리 채널(DPCH)의 파일럿 심볼 패턴을 설명하기 위해서는 3GPP 무선 접속 네트워크(RAN) 규격에서 언급하고 있는 하향 링크 물리 채널의 전송 다이버시티(Transmit Diversity)를 고려해야 하는데, 이는 서로 다른 하향 링크 물리 채널상에서 개방 루프 전송 다이버시티와 폐쇄 루프 전송 다이버시티가 응용된다는 것이다. In addition, to take into account transmission diversity (Transmit Diversity) in the above-mentioned downlink dedicated physical channel (DPCH) in order to illustrate the pilot symbol pattern the 3GPP radio access network, the physical channel DL mentioned in (RAN) standards of which different open-loop transmission diversity on the downlink physical channel and a closed loop transmit diversity is that the application.

여기서 개방 루프 전송 다이버시티에는 공간적 또는 시간적 블록 코딩을 기본으로 하는 시공 전송 다이버시티(Space Time Transmit Diversity ; 이하, STTD라 약칭함)를 고려한 STTD 엔코딩을 사용한다. The open loop transmit diversity, the transmit diversity construction to the spatial or temporal block coded in a base; uses a STTD encoding Considering (Space Time Transmit Diversity hereinafter abbreviated, STTD).

3GPP 무선 접속 네트워크(RAN) 규격에 따른 STTD 엔코딩 원리를 간단히 설명하면, 심볼 "S1, S2"가 각 심볼 구간에 걸쳐 STTD 엔코딩에 의해 쉬프팅, 보수 및 변환 처리 후 심볼 "-S2 * ,S1 * "로 생성된다는 것이다. Briefly the STTD encoding principle according to the 3GPP radio access network (RAN) standard, a symbol "S1, S2" is shifting by the STTD encoding over each symbol interval, maintenance and transformed symbol after treatment "-S2 *, S1 *" that is generated.

다음의 표 6은 하향 링크 전용 물리 채널(DPCH)에 포함된 파일럿 심볼의 또다른 패턴을 나타낸 것으로, STTD를 고려하여 표 4의 파일럿 심볼 패턴을 STTD 엔코딩한 것이다. The following Table 6 illustrates yet another pattern of the pilot symbols included in the downlink dedicated physical channel (DPCH), in consideration of the STTD STTD encoded pilot symbol pattern shown in Table 4.

Figure 111999006679929-pat00072

표 7은 하향 링크 전용 물리 채널(DPCH)에서 STTD를 고려한 파일럿 심볼 패턴을 각각 다른 심볼 레이트에 따라 구분한 것으로, 표 6에서 정의된 코드 시퀀스를 기준으로 할 때 다음과 같이 된다. Table 7 is as follows: when on the basis of the code sequence as defined in the Table 6 divided by a pilot symbol pattern in consideration of the STTD in the downlink dedicated physical channel (DPCH) for each different symbol rate.

심볼 레이트가 8ksps(N Pilot =4)일 때 첫 번째 파일럿 심볼(심볼#0)에서 I채널 지류와 맵핑되는 코드 시퀀스는 C1에 대한 1의 보수인 -C1, Q채널 지류와 맵핑되는 코드 시퀀스는 C2이다. Symbol rate is 8ksps (Pilot N = 4) when one the first pilot symbols (symbols # 0), the code sequence is mapped to I channel branch in the maintenance of -C1, the code sequence is mapped and the Q channel branch of one of the C1 is a a C2.

심볼 레이트가 16,32,64,128ksps(N Pilot =8)일 때 첫 번째 파일럿 심볼(심볼#1)에서 I채널 지류와 맵핑되는 코드 시퀀스는 C3에 대한 1의 보수인 -C3, Q채널 지류와 맵핑되는 코드 시퀀스는 C4이고, 세 번째 파일럿 심볼(심볼#3)에서 I채널 지류와 맵핑되는 코드 시퀀스는 C1, Q채널 지류와 맵핑되는 코드 시퀀스는 C2에 대한 1 의 보수인 -C2이다. Symbol rate is 16,32,64,128ksps (Pilot N = 8) one time and the first pilot symbol code sequence is mapped to I channel from the feeder (symbol # 1) is a -C3, Q-channel complement of 1 for the C3 tributary the code sequence is mapped is a C4, the third pilot symbol of -C2 maintenance of the code sequence is mapped to I channel from the feeder (symbols # 3) is a code sequence which maps to C1, Q channel branch 1 for C2.

마지막으로 심볼 레이트가 256,512,1024ksps(N Pilot =16)일 때는 첫 번째, 세 번째, 다섯 번째 및 일곱 번째 파일럿 심볼(심볼#1,심볼#3,심볼#5,심볼#7)의 각 I채널 지류 또는 각 Q채널 지류와 맵핑되는 코드 시퀀스가 순서대로 -C3, C4, C1, -C2, -C7, C8, C5, -C6이다. Each of the I channel of the last symbol rate is 256,512,1024ksps (Pilot N = 16) it is the first, third, fifth, and seventh pilot symbol (symbol # 1 and symbol # 3 and symbol # 5 and symbol # 7) When branch or a Q channel of each tributary of the code sequence is sequentially -C3, C4, C1, -C2, -C7, C8, C5, -C6 that is mapped with.

심볼 레이트 Symbol Rate 파일럿 심볼 위치 번호(심볼#) Pilot symbol position number (# symbol) 채널 지류 A tributary channels 코드 시퀀스(15 슬롯 길이) (Column Sequence) Code sequence (15-slot length) (Column Sequence)
8ksps(N Pilot =4) 8ksps (Pilot N = 4) 0 0 I I -C1 -C1
Q Q C2 C2
16,32,64,128ksps (N Pilot =8) 16,32,64,128ksps (Pilot N = 8) 1 One I I -C3 -C3
Q Q C4 C4
3 3 I I C1 C1
Q Q -C2 -C2
256,512,1024ksps (N Pilot =16) 256,512,1024ksps (N Pilot = 16) 1 One I I -C3 -C3
Q Q C4 C4
3 3 I I C1 C1
Q Q -C2 -C2
5 5 I I -C7 -C7
Q Q C8 C8
7 7 I I C5 C5
Q Q -C6 -C6

다음의 표 8은 2차 공통 제어 물리 채널(SCCPCH)에 대해 프레임 동기 검출을 위한 파일럿 심볼 패턴을 나타낸 것이다. The following Table 8 illustrates the pilot symbol pattern for frame synchronization detection on the secondary common control physical channel (SCCPCH).

Figure 111999006679929-pat00073

다음 표 9에는 길이가 15인 4가지 코드 시퀀스(Column Sequence)를 각 파일럿 심볼 위치 번호(심볼#)의 I채널 지류 및 Q채널 지류와 맵핑시킬 때 이들 코드 시퀀스를 C1,C2,C3,C4,C5,C6,C7,C8라 하였다. The following table 9 shows a length of 15 for the four code sequences (Column Sequence) for each pilot symbol position number of these code sequences when mapped to the (symbols #) I channel branch and Q channel branch of C1, C2, C3, C4, C5, it was referred to C6, C7, C8.

심볼 레이트 Symbol Rate 파일럿 심볼 위치 번호 (심볼#) Pilot symbol position number (# symbol) 채널 지류 A tributary channels 코드 시퀀스(15 슬롯 길이) (Column Sequence) Code sequence (15-slot length) (Column Sequence)
16,32,64,128ksps (N Pilot =8) 16,32,64,128ksps (Pilot N = 8) 1 One I I C1 C1
Q Q C2 C2
3 3 I I C3 C3
Q Q C4 C4
256,512,1024ksps (N Pilot =16) 256,512,1024ksps (N Pilot = 16) 1 One I I C1 C1
Q Q C2 C2
3 3 I I C3 C3
Q Q C4 C4
5 5 I I C5 C5
Q Q C6 C6
7 7 I I C7 C7
Q Q C8 C8

다음의 표 10은 1차 공통 제어 물리 채널(PCCPCH)에 대해 프레임 동기를 위한 파일럿 심볼의 패턴을 나타낸 것이다. The following Table 10 shows the pattern of the pilot symbol for frame synchronization to the Primary Common Control Physical Channel (PCCPCH).

Figure 111999006679929-pat00074

표 11에는 길이가 15인 4가지 코드 시퀀스(Column Sequence)를 각 파일럿 심볼 위치 번호(심볼#)의 I채널 지류 및 Q채널 지류와 맵핑시킬 때 이들 코드 시퀀스를 C1,C2,C3,C4라 하였다. Table 11 were referred to a length of 15 for the four code sequences (Column Sequence) for each pilot symbol location number (symbols #) I channel branch and Q channel branch and these code sequences when mapped C1, C2, C3, C4 of .

파일럿 심볼 위치 번호 (심볼#) Pilot symbol position number (# symbol) 채널 지류 A tributary channels 코드 시퀀스 (Column Sequence) Code sequence (Sequence Column)
1 One I I C1 C1
Q Q C2 C2
3 3 I I C3 C3
Q Q C4 C4

다음의 표 12는 1차 공통 제어 물리 채널(PCCPCH)에 대해 프레임 동기를 위 한 또다른 파일럿 심볼 패턴을 나타낸 것으로, STTD를 고려하여 표 10의 파일럿 심볼 패턴을 STTD 엔코딩한 것이다. The following Table 12 is a primary common control illustrates the another pilot symbol pattern above the frame synchronization for the physical channel (PCCPCH), in consideration of the STTD STTD encoded pilot symbol pattern shown in Table 10. 이 때는 하향 링크 전용 물리 채널(DPCH)에서와 달리 심볼#2와 심볼#3의 각 이진 부호를 반전(Inversion)시킨다. In this case inverts (Inversion) for each of the binary code symbols and symbol # 2 # 3 as it is on a down-link dedicated physical channel (DPCH).

Figure 111999006679929-pat00075

다음의 표 13은 1차 공통 제어 물리 채널(PCCPCH)에 대해 STTD 엔코딩에 의한 또다른 파일럿 심볼 패턴을 서로 다른 심볼 레이트에 따라 구분한 것이다. The following Table 13 is a classified according to another pilot symbol pattern by the STTD encoding in different symbol rates for the primary common control physical channel (PCCPCH).

파일럿 심볼 위치 번호 (심볼#) Pilot symbol position number (# symbol) 채널 지류 A tributary channels 코드 시퀀스 (Column Sequence) Code sequence (Sequence Column)
1 One I I C1 C1
Q Q C2 C2
3 3 I I -C3 -C3
Q Q -C4 -C4

이와 같이 예시된 코드 시퀀스 C1,C2,C3,C4,C5,C6,C7,C8은 각 물리 채널의 슬롯당 각 비트# 또는 각 심볼#에 다음과 같은 특성을 갖도록 배치된다. Thus, the illustrated code sequences C1, C2, C3, C4, C5, C6, C7, C8 are arranged to have the following characteristics: to each bit or each symbol # # per slot of each physical channel.

첫 째, 인접하는 각 비트# 또는 각 심볼#의 코드 시퀀스 상호간의 상호 상관 결과에서 지연 시점이 '0'일 때 최소 상관값을 나타내는 특성을 갖는다. When the first, each of the adjacent bit # or delay time is '0' in the cross-correlation between the result of the code sequence of each symbol # it has a characteristic representing the minimum correlation value.

둘 째, 코드 시퀀스 C1,C2,C3,C4,C5,C6,C7,C8의 자기 상관 결과에서 지연이 '0'인 시점을 제외한 사이드로브에서 최소 상관값을 나타내는 특성을 갖는다. Has a second, the code sequence C1, C2, attributes representing the minimum correlation value at the side lobe other than the delay time of '0' in the auto-correlation result of the C3, C4, C5, C6, C7, C8.

여기서, C2는 코드 시퀀스 C1을 순환 쉬프트 시키고 또한 반전(Inversion) 시킨 코드 시퀀스이고, C4는 코드 시퀀스 C3를 순환 쉬프트 시키고 또한 반전(Inversion) 시킨 코드 시퀀스이다. Here, C2 is a cyclic shift C1 code sequence and is also inverted (Inversion) code sequence which, C4 is a code sequence shifted cyclic code sequence and C3 was also inverted (Inversion). 이는 C1과 C2의 상호 상관 결과 또는 C1과 C2의 상호 상관 결과를 이용하여 프레임 동기 검출시에 이중 체크(Double check)가 용이하도록 하기 위한 것이다. This is to be a double check (Double check) when the frame synchronization detection easier by using a cross-correlation result of the C1 and C2 of the cross-correlation result or C1 and C2.

또한, C5,C6,C7,C8는 각 코드 시퀀스 C1,C2,C3,C4를 순환 쉬프트 시킨 코드 시퀀스들이다. In addition, C5, C6, C7, C8 are the code sequence having a cyclic shift for each of the code sequences C1, C2, C3, C4.

다음은 지금까지 설명한 상향 링크 전용 물리 채널(Uplink DPCH), 하향 링크 전용 물리 채널(Downlink DPCH) 및 공통 제어 물리 채널(CCPCH)에서 사용되는 15 슬롯 길이의 파일럿 패턴 중 하향 링크 전용 물리 채널(Downlink DPCH)에서 심볼 레이트가 8Ksps(N Pilot =4)일 때의 파일럿 패턴을 이용하여 프레임 동기를 검출하는 방법을 설명한다. The following is an uplink dedicated physical channel just described (Uplink DPCH), the downlink dedicated physical channel (Downlink DPCH) and a common control physical channel DL DPCH of a pilot pattern of a 15-slot length used in (CCPCH) (Downlink DPCH ) the symbol rate will be described a method for detecting a frame synchronization using the pilot pattern when the 8Ksps (pilot N = 4) in.

도 5는 하향 링크 전용 물리 채널(Downlink DPCH)에서 심볼 레이트가 8Ksps(N Pilot =4)일 때, 본 발명의 제1 실시 예에 따른 프레임 동기 방법을 설명하기 위한 장치 구성 및 상관 결과를 나타낸 도면이다. When 5 is the symbol rate on the down-link dedicated physical channel (Downlink DPCH) 8Ksps (N Pilot = 4), a diagram showing a device configuration, and correlation results for explaining a frame synchronizing method according to a first embodiment of the present invention to be.

도 5a의 장치 구성에서 제1 정합 필터(20)는 심볼#1 I채널 지류의 코드 시퀀스 C1을 입력으로 하여 자기 상관을 수행하는데, 제1 정합 필터(20)의 출력은 앞서 설명한 식 11과 같은 결과이다. A first matched filter 20 in the apparatus configuration of Figure 5a is the symbol # 1, the code sequence C1 of the I channel branch to the input to perform the auto-correlation, the first output of the matched filter 20 is as described above expression 11 the result is.

제2 정합 필터(21)는 심볼#1 Q채널 지류의 코드 시퀀스 C2를 입력으로 하여 자기 상관을 수행하며, 상기한 제1 정합 필터(20)의 출력과 동일한 상관 결과를 출력한다. A second matched filter (21) by a code sequence C2 of the symbol # 1 Q channel branch as input and performs the auto-correlation, and outputs the same correlation result to the output of the above-described first matched filter (20).

이들 제1 정합 필터(20)와 제2 정합 필터(21)의 각 출력은 합산되어 다음에 설명할 도 7b와 같은 결과를 나타낸다. The first matching each output is the summation of the filter 20 and the second matched filter 21. The results are as shown in Fig. 7b, described next.

이와 동시에 제3 정합 필터(22)는 심볼#1의 Q채널 지류의 코드 시퀀스 C2을 입력으로 하여 자신에게 지정되어 있는 코드 시퀀스 C1에 대한 가중치와 상호 상관을 수행한다. At the same time, the third matched filter 22 performs the weighting and cross-correlation of the code sequences C1, which is to code the sequence C2 of Q channel branch of the symbol # 1 designated as the input given to it. 이에 따라 지연이 '7'인 시점에서 음의 극성을 갖는 최대 상관값 -15를 나타내며, 지연이 '7'인 시점을 제외한 지연 시점에서는 최소 상관값 1을 나타내는 상호 상관 결과를 출력한다. Accordingly, the delay indicates the maximum correlation value -15 having a negative polarity in the "7" points, the delay time other than the time of delay is "7", and outputs a cross-correlation result representing the minimum correlation value 1.

제4 정합 필터(23)는 심볼#1 I채널 지류의 코드 시퀀스 C1을 입력으로 하여 자신에게 지정되어 있는 코드 시퀀스 C2에 대한 가중치와 상호 상관을 수행한다. A fourth matched filter 23 performs the weighting and cross-correlation for code sequences in the C2 code sequence C1 of the symbol # 1 I channel branch to the input is designated to them. 상기한 제3 정합 필터(22)의 출력과 동일한 상관 결과를 출력한다. And it outputs the same correlation result to the output of the third matched filter 22.

이 때 제3 정합 필터(22)에 지정되어 있는 가중치는 "C 1,14 , … ,C 1,2 ,C 1,1 ,C 1,0 )이며, 제4 정합 필터(23)에 지정되어 있는 가중치는 코드 시퀀스 C2를 좌측으로 1 만큼 순환 쉬프트시킨 "C 2,13 , … At this time, a third matched filter weight that is assigned to the 22 "C 1,14, ..., C 1,2 , C 1,1, C 1,0), is assigned to the fourth matched filter 23 with weights which are cyclically shifted by one code sequence C2 to the left "C 2,13, ... ,C 2,1 ,C 2,0 ,C 2,14 )이다. Is C 2,1, C 2,0, C 2,14 ).

이들 제3 정합 필터(22)와 제4 정합 필터(23)의 각 출력은 합산되어 다음에 설명할 도 8b와 같은 결과를 나타낸다. The third matched filter 22 and the fourth output of each matched filter (23) represents the results shown in Figure 8b can be combined as described in the following.

이후 제1 정합 필터(20) 및 제2 정합 필터(21)에 의한 자기 상관 결과의 합산값과, 제3 정합 필터(22) 및 제4 정합 필터(23)에 의한 상호 상관 결과의 합산값을 다시 합산하여 프레임 동기 검출에 이용한다. Since the first matched filter 20 and the integrated value of the second auto-correlation result of the matched filter 21 and, a the sum of the cross-correlation result of the third matched filter 22 and the fourth matched filter 23 summing again employs the frame synchronization detection. 이 때 최종 프레임 동기 검출에 이용되는 결과를 도 5b에 나타내었다. At this time, and the results are shown to be used in the last frame synchronization detection in Figure 5b.

도 5a의 장치 구성에서는 최종 합산되어 출력된 결과를 이후 사전에 지정된 상관 임계치(±V T )와 비교한 후 임계치 이상 또는 이하일 때를 프레임 동기 검출 시점으로 간주한다. In the device structure of Figure 5a is the final sum is considered the comparison with the specified output after the pre-correlation threshold (± V T) after more than a threshold or less when the frame sync detection time. 다시 말해서 프레임 동기 검출시에 이중 체크(Double check)가 가능하다. In other words, the double-checking (Double check) when the frame synchronization detection is possible.

도 6은 하향 링크 전용 물리 채널(Downlink DPCH)에서 심볼 레이트가 8Ksps(N Pilot =4)일 때, 본 발명의 제2 실시 예에 따른 프레임 동기 방법을 설명하기 위한 장치 구성을 나타낸 도면이다. Figure 6 is a block diagram of an apparatus to explain the frame synchronization method according to the second embodiment of the invention when the symbol rate in the downlink dedicated physical channel (Downlink DPCH) 8Ksps (N Pilot = 4).

도 6의 장치 구성에서는, 제1 정합 필터(20) 및 제2 정합 필터(21)에 의한 자기 상관 결과의 합산값을 사전에 지정된 상관 임계치(V T )와 비교한 후 비교 결과에서 합산값이 상관 임계치 이상일 때를 프레임 동기 검출 시점으로 간주한다. In the device structure of Figure 6, the first matched filter 20 and the second after the integrated value of the autocorrelation result by the matched filter 21 is compared with the correlation threshold value (V T) predefined comparison result, the integrated value to be regarded as a frame synchronization detection point at greater than the correlation threshold.

또한, 제3 정합 필터(22) 및 제4 정합 필터(23)에 의한 상호 상관 결과의 합 산값을 사전에 지정된 상관 임계치(-V T )와 비교한 후 비교 결과에서 합산값이 상관 임계치 이하일 때를 프레임 동기 검출 시점으로 간주한다. In addition, the third matched filter 22 and fourth matching a specified acid value with the sum of the cross-correlation result of the filter 23 to the pre-correlation threshold (-V T) as compared to the comparison result after the time equal to or less than the correlation threshold value on the summation It is regarded as a frame synchronization detection time.

도 6의 장치 구성을 이용하더라도 도 5a의 장치 구성과 같이 프레임 동기 검출시에 이중 체크(double check)가 가능하며, 단지 상관 임계치와의 비교를 개별적으로 수행한다는 것이 다르다. Are possible, and it is different from that only individually performed in comparison with the correlation threshold FIG Fig double check (double check) when the frame synchronization detection unit, as the configuration of 5a even with the configuration of the device 6.

도 7은 하향 링크 전용 물리 채널(Downlink DPCH)에서 심볼 레이트가 8Ksps(N Pilot =4)일 때, 본 발명의 제3 실시 예에 따른 프레임 동기 방법을 설명하기 위한 장치 구성 및 상관 결과를 나타낸 도면이다. Figure 7 is a view of the when the symbol rate in the downlink dedicated physical channel (Downlink DPCH) 8Ksps (N Pilot = 4), the device configuration and the correlation for explaining a frame synchronizing method according to a third embodiment of the present invention results to be.

도 7a의 장치 구성에서 제1 정합 필터(20)는 심볼#1 I채널 지류의 코드 시퀀스 C1을 입력으로 하여 자기 상관을 수행하는데, 제1 정합 필터(20)의 출력은 앞서 설명한 식 11과 같은 결과이다. A first matched filter 20 in the apparatus configuration of Figure 7a symbol # 1, the code sequence C1 of the I channel branch to the input to perform the auto-correlation, the first output of the matched filter 20 is as described above expression 11 the result is.

제2 정합 필터(21)는 심볼#1 Q채널 지류의 코드 시퀀스 C2를 입력으로 하여 자기 상관을 수행하며, 상기한 제1 정합 필터(20)의 출력과 동일한 상관 결과를 출력한다. A second matched filter (21) by a code sequence C2 of the symbol # 1 Q channel branch as input and performs the auto-correlation, and outputs the same correlation result to the output of the above-described first matched filter (20).

이들 제1 정합 필터(20)와 제2 정합 필터(21)의 각 출력은 합산되어 도 7b와 같은 결과를 나타낸다. The first respective output of the matched filter 20 and the second matched filter 21 are summed The results are as shown in Fig. 7b.

이 합산값은 이후 사전에 지정된 상관 임계치(+V T )와 비교한 후 임계치 이상일 때를 프레임 동기 검출 시점으로 간주한다. The sum value is considered to be a time and then compared with the correlation threshold value (+ V T) it is more than a threshold specified in advance by the frame synchronization detection time later.

도 8은 하향 링크 전용 물리 채널(Downlink DPCH)에서 심볼 레이트가 8Ksps(N Pilot =4)일 때, 본 발명의 제4 실시 예에 따른 프레임 동기 방법을 설명하기 위한 장치 구성 및 상관 결과를 나타낸 도면이다. When 8 is the symbol rate on the down-link dedicated physical channel (Downlink DPCH) 8Ksps (N Pilot = 4), a diagram showing a device configuration, and correlation results for explaining a frame synchronizing method according to the fourth embodiment of the present invention to be.

제3 정합 필터(22)는 심볼#1의 Q채널 지류의 코드 시퀀스 C2을 입력으로 하여 자신에게 지정되어 있는 코드 시퀀스 C1에 대한 가중치와 상호 상관을 수행한다. A third matched filter 22 performs the weighting and cross-correlation of the code sequences C1, which is to code the sequence C2 of Q channel branch of the symbol # 1 designated as the input given to it. 이에 따라 지연이 '7'인 시점에서 음의 극성을 갖는 최대 상관값 -15를 나타내며, 지연이 '7'인 시점을 제외한 지연 시점에서는 최소 상관값 1을 나타내는 상호 상관 결과를 출력한다. Accordingly, the delay indicates the maximum correlation value -15 having a negative polarity in the "7" points, the delay time other than the time of delay is "7", and outputs a cross-correlation result representing the minimum correlation value 1.

제4 정합 필터(23)는 심볼#1 I채널 지류의 코드 시퀀스 C1을 입력으로 하여 자신에게 지정되어 있는 코드 시퀀스 C2에 대한 가중치와 상호 상관을 수행한다. A fourth matched filter 23 performs the weighting and cross-correlation for code sequences in the C2 code sequence C1 of the symbol # 1 I channel branch to the input is designated to them. 상기한 제3 정합 필터(22)의 출력과 동일한 상관 결과를 출력한다. And it outputs the same correlation result to the output of the third matched filter 22.

이 때 제3 정합 필터(22)에 지정되어 있는 가중치는 "C 1,14 , … ,C 1,2 ,C 1,1 ,C 1,0 )이며, 제4 정합 필터(23)에 지정되어 있는 가중치는 코드 시퀀스 C2를 좌측으로 1만큼 순환 쉬프트시킨 "C 2,13 , … At this time, a third matched filter weight that is assigned to the 22 "C 1,14, ..., C 1,2 , C 1,1, C 1,0), is assigned to the fourth matched filter 23 with weights which are cyclically shifted by one code sequence C2 to the left "C 2,13, ... ,C 2,1 ,C 2,0 ,C 2,14 )이다. Is C 2,1, C 2,0, C 2,14 ).

이들 제3 정합 필터(22)와 제4 정합 필터(23)의 각 출력은 합산되어 다음에 설명할 도 8b와 같은 결과를 나타낸다. The third matched filter 22 and the fourth output of each matched filter (23) represents the results shown in Figure 8b can be combined as described in the following.

이 합산값은 이후 사전에 지정된 상관 임계치(-V T )와 비교한 후 임계치 이하일 때를 프레임 동기 검출 시점으로 간주한다. The sum value is considered to be a time and then compared with the correlation threshold (-V T) is less than a threshold specified in advance by the frame synchronization detection time later.

본 발명에서는 별도의 예로써, 도 5a에 도시된 장치 구성을 이용하여 프레임 동기 검출시에 이중 체크(double check)가 가능하도록 할 수 있다. In the present invention, it is possible to double check (double check) when the frame synchronization detection using, the device configuration shown in Figure 5a as an example to be separate.

즉, 각 정합 필터(20,21,22,23)의 입력은 그대로 하고, 구현상 제1 정합 필터(20)의 출력(A)과 제3 정합 필터(22)의 출력(D)을 프레임 동기 검출에 이용하는 첫 번째 경우가 있다. That is, the input of each matched filter (20,21,22,23) is intact, and developing obtain a first matched filter (20) output (A) and the third matched filter 22, the output (D) of the frame sync of a first case used in the detection.

또한, 구현상 제1 정합 필터(20)의 출력(A)과 제4 정합 필터(23)의 출력(E)을 프레임 동기 검출에 이용하는 두 번째 경우와, 제2 정합 필터(21)의 출력(B)과 제3 정합 필터(22)의 출력(D)을 프레임 동기 검출에 이용하는 세 번째 경우와, 제2 정합 필터(21)의 출력(B)과 제4 정합 필터(23)의 출력(E)을 프레임 동기 검출에 이용하는 네 번째 경우가 있다. In addition, the old developing output of the first matched filter (20) output (A) and the fourth matched filter (23) output (E) a second case, and a second matched filter 21 is used for frame synchronization detection in the ( B) with the output of the third matched filter (22) output (D) the output (B) of the fourth matched filter (23 a and the third case where the frame synchronization detection, and the second matched filter 21 in) (E ) there is a fourth case where the frame synchronization detection.

이러한 네 가지 경우에 이용되는 상관 결과를 도 9에 나타내었다. Any for use in these four cases the results are shown in Fig.

다음의 도 10 은 본 발명에 따른 최적의 파일럿 패턴을 이용한 프레임 동기 방법을 설명하기 위한 일반화된 장치 구성을 나타낸 도면으로, 상관기(correlator)(100,110,120,130)는 입력되는 코드 시퀀스를 상관 처리하여 그 결과를 출력한다. Next to the drawing Figure 10 shows a generalized system configuration to explain the best way the frame synchronization using the pilot patterns in accordance with the present invention, a correlator (correlator) (100,110,120,130) is treated correlating the code sequence is input and the results outputs.

지금까지의 장치 구성에서 입력되는 코드 시퀀스를 상관 처리하던 정합 필터(Matched filter)는 상관기(correlator)의 한 예이다. The matched filter correlation processing was a code sequence which is input on the device structure of the so far (Matched filter) is an example of a correlator (correlator).

이상에서 설명한 바와 같이 본 발명의 최적의 파일럿 패턴을 이용한 프레임 동기 방법에 따르면, 차세대 이동 통신 시스템의 상향 링크 및 하향 링크 물리 채널에서 3.8Mcps의 칩율을 사용할 때, 최소 사이드로브값을 갖는 According to the frame synchronization method using an optimal pilot pattern of the present invention as described above, when using the 3.8Mcps chipyul in the uplink and downlink physical channels in the next generation mobile communication system, at least with a side lobe value

Figure 111999006679929-pat00076
길이의 최적 파일럿 패턴을 프레임 동기 검출에 그대로 적용하여 사용할 수 있다. It may be used as it applies to the optimum pilot pattern of length on the frame synchronization detection.

이 때, At this time,

Figure 111999006679929-pat00077
길이의 파일럿 패턴을 적절히 상관 처리하여 그 결과로부터 정확한 프레임 동기 검출이 가능하다. Treated appropriately correlating the pilot pattern of length it is possible to correct the frame sync detection from the result. 또한 프레임 동기 검출에 있어 두 번 확인할 수 있는 이중 체크가 가능하기 때문에 프레임 동기를 빠른 시간에 성공시킬 수 있으므로 동기화를 위한 탐색 시간을 줄일 수 있다. In addition, it can be successful frame synchronization in a short time due to the double double check that you can see in the frame synchronization detecting possible to reduce the search time for synchronization.

Claims (19)

  1. 삭제 delete
  2. 삭제 delete
  3. 삭제 delete
  4. 삭제 delete
  5. 삭제 delete
  6. 삭제 delete
  7. 삭제 delete
  8. 삭제 delete
  9. 삭제 delete
  10. 삭제 delete
  11. 삭제 delete
  12. 삭제 delete
  13. 삭제 delete
  14. 이동통신 시스템의 수신측에서의 프레임 동기 획득 방법에 있어서, In the synchronization acquisition frames at the receiving end of a mobile communication system,
    송신측으로부터 제1 파일롯 시퀀스 및 제2 파일롯 시퀀스를 수신하는 제1단계; A first step of receiving a first pilot sequence and the second pilot sequence from a transmission side;
    상기 제1 파일롯 시퀀스에 대해 자기 상관을 구하는 제2단계; The second step to obtain the auto-correlation with respect to the first pilot sequence;
    상기 제2 파일롯 시퀀스에 대해 자기 상관을 구하는 제3단계; A third step of the first to obtain the auto-correlation for the second pilot sequence; And
    상기 제2단계 및 상기 제3단계에서 구해진 상관값을 합하여 그 결과값과 기 설정된 임계치와의 비교 결과에 따라 프레임 동기를 획득하는 제4단계를 포함하는 프레임 동기 방법. The second step and the frame synchronization method of a fourth step of combining the correlation value obtained in the third step of obtaining a frame synchronization according to a result of comparison between the result value and the predetermined threshold value.
  15. 제14항에 있어서, 15. The method of claim 14,
    상기 제2 파일롯 시퀀스는 상기 제1 파일롯 시퀀스를 순환 쉬프트시키고 반전시킨 시퀀스임을 특징으로 하는 프레임 동기 방법. The second pilot sequence is frame synchronization method characterized in that the cyclic shift to the first pilot sequence and the sequence was reversed.
  16. 제14항에 있어서, 15. The method of claim 14,
    상기 제4단계에서 상기 결과값이 상기 임계치 이상인 지점을 프레임 동기 지점으로 선택하는 것을 특징으로 하는 프레임 동기 방법. In the fourth step, a frame synchronization method which is characterized in that the result select the threshold or more points as the frame synchronization point.
  17. 이동통신 시스템의 수신측에서의 프레임 동기 획득 방법에 있어서, In the synchronization acquisition frames at the receiving end of a mobile communication system,
    송신측으로부터 제1 파일롯 시퀀스 및 제2 파일롯 시퀀스를 수신하는 제1단계; A first step of receiving a first pilot sequence and the second pilot sequence from a transmission side;
    상기 제1 파일롯 시퀀스와 상기 제2 파일롯 시퀀스의 상호 상관을 구하는 제2단계; The second step to obtain the cross-correlation of the first pilot sequence and the second pilot sequence;
    상기 제2 파일롯 시퀀스와 상기 제1 파일롯 시퀀스의 상호 상관을 구하는 제3단계; A third step of obtaining a cross-correlation of the first pilot sequence and the first pilot sequence; And
    상기 제2단계 및 상기 제3단계에서 구해진 상관값을 합하여 그 결과값과 기 설정된 임계치와의 비교 결과에 따라 프레임 동기를 획득하는 제4단계를 포함하는 프레임 동기 방법. The second step and the frame synchronization method of a fourth step of combining the correlation value obtained in the third step of obtaining a frame synchronization according to a result of comparison between the result value and the predetermined threshold value.
  18. 제17항에 있어서, 18. The method of claim 17,
    상기 제2 파일롯 시퀀스는 상기 제1 파일롯 시퀀스를 순환 쉬프트시키고 반전시킨 시퀀스임을 특징으로 하는 프레임 동기 방법. The second pilot sequence is frame synchronization method characterized in that the cyclic shift to the first pilot sequence and the sequence was reversed.
  19. 제17항에 있어서, 18. The method of claim 17,
    상기 제4단계에서 상기 결과값이 상기 임계치 이하인 지점을 프레임 동기 지점으로 선택하는 것을 특징으로 하는 프레임 동기 방법. It is the result frame synchronization method, characterized in that for selecting the threshold value or less as the frame synchronization point, the point in the fourth step.
KR19990023937A 1999-06-24 1999-06-24 Frame synchronization method using pilot pattern KR100606673B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR19990023937A KR100606673B1 (en) 1999-06-24 1999-06-24 Frame synchronization method using pilot pattern

Applications Claiming Priority (37)

Application Number Priority Date Filing Date Title
KR19990008630A KR100294711B1 (en) 1999-03-15 1999-03-15 Frame Synchronization Method using Optimal Pilot Symbol
KR19990023937A KR100606673B1 (en) 1999-06-24 1999-06-24 Frame synchronization method using pilot pattern
US09373703 US6791960B1 (en) 1999-03-15 1999-08-13 Pilot signals for synchronization and/or channel estimation
US09376373 US6721299B1 (en) 1999-03-15 1999-08-18 Pilot signals for synchronization and/or channel estimation
US09525444 US6804264B1 (en) 1999-03-15 2000-03-14 Pilot signals for synchronization and/or channel estimation
US09525448 US6891815B1 (en) 1999-03-15 2000-03-14 Pilot signals for synchronization and/or channel estimation
US09525446 US7012906B1 (en) 1999-03-15 2000-03-14 Pilot signals for synchronization and/or channel estimation
US09525447 US6987746B1 (en) 1999-03-15 2000-03-14 Pilot signals for synchronization and/or channel estimation
DE2000112286 DE10012286B4 (en) 1999-03-15 2000-03-14 Pilot signals for synchronization and / or channel estimation
DE2000112284 DE10012284B4 (en) 1999-03-15 2000-03-14 Pilot signals for synchronization and / or channel estimation
GB0006262A GB2350037B (en) 1999-03-15 2000-03-15 Pilot signals for synchronization and/or channel estimation
ES00302094T ES2347129T3 (en) 1999-03-15 2000-03-15 Pilot symbols for synchronization and / or channel estimation.
EP20000302094 EP1037407B1 (en) 1999-03-15 2000-03-15 Pilot signals for synchronisation and/or channel estimation
EP20000302093 EP1039654B1 (en) 1999-03-15 2000-03-15 Pilot signals for synchronisation and/or channel estimation
CN 00103104 CN1124708C (en) 1999-03-15 2000-03-15 Pilot signal for synchronous and/or channel estimated
ES09154137T ES2415884T3 (en) 1999-03-15 2000-03-15 Emitter pilot sync
JP2000072966A JP3463015B2 (en) 1999-03-15 2000-03-15 Synchronization confirmation capable pilot signal in a mobile communication system
AT00302093T AT457554T (en) 1999-03-15 2000-03-15 Pilot signals for synchronization and / or channel estimation
BR0001674A BRPI0001674B1 (en) 1999-03-15 2000-03-15 method for generating pilot signal for communication system
GB0006264A GB2350760B (en) 1999-03-15 2000-03-15 Pilot signals for frame synchronization
EP20070015144 EP1850511B1 (en) 1999-03-15 2000-03-15 Pilot signals for synchronization and/or channel estimation
DE2000643800 DE60043800D1 (en) 1999-03-15 2000-03-15 Pilot signals for synchronization and / or channel estimation
EP20090154135 EP2099143B1 (en) 1999-03-15 2000-03-15 Emitter with pilot signal synchronisation
DE2000644627 DE60044627D1 (en) 1999-03-15 2000-03-15 Pilot signals for synchronization and / or channel estimation
EP20090154137 EP2081306B1 (en) 1999-03-15 2000-03-15 Emitter with pilot signal synchronisation
CN 200410049109 CN100483972C (en) 1999-03-15 2000-03-15 Pilot sequence for frame synchronization and frame synchronization method and device therefor
AT00302094T AT473562T (en) 1999-03-15 2000-03-15 Pilot signals for synchronization and / or channel estimation
ES07015144T ES2502015T3 (en) 1999-03-15 2000-03-15 Pilot signals for synchronization and / or channel estimation
CN 00103106 CN1161903C (en) 1999-03-15 2000-03-15 Communicating network, method and device for frane synchronization
JP2003161320A JP4318963B2 (en) 1999-03-15 2003-06-05 Pilot signals for synchronization and / or channel estimation
US10719057 US7317749B2 (en) 1999-03-15 2003-11-24 Pilot signals for synchronization and/or channel estimation
US11100594 US7496132B2 (en) 1999-03-15 2005-04-07 Pilot signals for synchronization and/or channel estimation
HK05109014A HK1077134A1 (en) 1999-03-15 2005-10-13 Pilot sequences for frame synchronization, method and apparatus for frame synchronization
US12188025 US7602841B2 (en) 1999-03-15 2008-08-07 Pilot signals for synchronization and/or channel estimation
US12398473 US7643540B2 (en) 1999-03-15 2009-03-05 Pilot signals for synchronization and/or channel estimation
US12398344 US7616681B2 (en) 1999-03-15 2009-03-05 Pilot signals for synchronization and/or channel estimation
US12619966 US7848393B2 (en) 1999-03-15 2009-11-17 Pilot signals for synchronization and/or channel estimation

Publications (2)

Publication Number Publication Date
KR20010003582A true KR20010003582A (en) 2001-01-15
KR100606673B1 true KR100606673B1 (en) 2006-08-01

Family

ID=19594885

Family Applications (1)

Application Number Title Priority Date Filing Date
KR19990023937A KR100606673B1 (en) 1999-06-24 1999-06-24 Frame synchronization method using pilot pattern

Country Status (1)

Country Link
KR (1) KR100606673B1 (en)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5602881A (en) 1992-04-24 1997-02-11 Oki Electric Industry Co., Ltd. Receiver for a digital communication system
JPH0983591A (en) * 1995-09-13 1997-03-28 Nec Corp Signal reception method
KR980013077A (en) * 1996-07-16 1998-04-30 서정욱 Code division multiple access (cdma) acquiring synchronization using a pilot signal in a communication system and a tracking device and a method

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5602881A (en) 1992-04-24 1997-02-11 Oki Electric Industry Co., Ltd. Receiver for a digital communication system
JPH0983591A (en) * 1995-09-13 1997-03-28 Nec Corp Signal reception method
KR980013077A (en) * 1996-07-16 1998-04-30 서정욱 Code division multiple access (cdma) acquiring synchronization using a pilot signal in a communication system and a tracking device and a method

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
09083591

Also Published As

Publication number Publication date Type
KR20010003582A (en) 2001-01-15 application

Similar Documents

Publication Publication Date Title
DaSilva et al. Performance of orthogonal CDMA codes for quasi-synchronous communication systems
US6657988B2 (en) Method and apparatus for timing adjustment for uplink synchronous transmission in wide code division multiple access
US5978413A (en) Method and system for processing a plurality of multiple access transmissions
US5907813A (en) Signal acquisition in a wireless communication system by transmitting repeated access probes from a terminal to a hub
US20030179776A1 (en) Multicarrier transmitter, multicarrier receiver, and multicarrier wireless communication method
US20050018754A1 (en) Pilot signals for synchronization and/or channel estimation
US6791960B1 (en) Pilot signals for synchronization and/or channel estimation
US20090086713A1 (en) Method and apparatus for using an unique index set for psc sequence in a wireless communication system
US6865177B1 (en) Apparatus and method for generating frame sync word and verifying the frame sync word in W-CDMA communication system
US6785250B2 (en) Method and apparatus for time-sharing channelization code in a CDMA communication system
US6567482B1 (en) Method and apparatus for efficient synchronization in spread spectrum communications
US6768727B1 (en) Fast forward link power control for CDMA system
US20010028637A1 (en) Multi-carrier CDMA radio transmitting method and apparatus, and channel estimation method and apparatus for multi-carrier CDMA radio transmitting system
Adachi et al. Wideband DS-CDMA for next-generation mobile communications systems
US20080273582A1 (en) Selection of acquisition sequences for optimal frequency offset estimation
US6754473B1 (en) Apparatus and method for providing closed-loop transmit antenna diversity in a mobile communication system
US20020131390A1 (en) Cancellation of non-orthogonal signal in CDMA wireless communications systems
US6449266B1 (en) Data transmission method, transmitter, and receiver
EP0810742A2 (en) Direct sequence code division multiple access transmission method using pilot symbols
US6301289B1 (en) To a telecommunication system using code division multiple access (CDMA)
US20040085938A1 (en) Method for handoff between an asynchronous CDMA base station and a synchronous CDMA base station
US20030210667A1 (en) Channel estimation in a cellular communication system
US5533013A (en) Communication method and system
US20080043702A1 (en) Method and apparatus for cell search in a communication system
US20040161020A1 (en) Method and apparatus for code identification in wireless applications

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
A107 Divisional application of patent
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130624

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20140624

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20150624

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20160624

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee