KR100329969B1 - 캐시 동일성 유지 메모리 시스템에서 캐시 충돌 방지 장치및 그 방법 - Google Patents

캐시 동일성 유지 메모리 시스템에서 캐시 충돌 방지 장치및 그 방법 Download PDF

Info

Publication number
KR100329969B1
KR100329969B1 KR1019990061128A KR19990061128A KR100329969B1 KR 100329969 B1 KR100329969 B1 KR 100329969B1 KR 1019990061128 A KR1019990061128 A KR 1019990061128A KR 19990061128 A KR19990061128 A KR 19990061128A KR 100329969 B1 KR100329969 B1 KR 100329969B1
Authority
KR
South Korea
Prior art keywords
cache
node
state
reference operation
address
Prior art date
Application number
KR1019990061128A
Other languages
English (en)
Other versions
KR20010057733A (ko
Inventor
기안도
모상만
김성운
한우종
윤석한
Original Assignee
오길록
한국전자통신연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 오길록, 한국전자통신연구원 filed Critical 오길록
Priority to KR1019990061128A priority Critical patent/KR100329969B1/ko
Priority to JP2000022449A priority patent/JP2001188766A/ja
Publication of KR20010057733A publication Critical patent/KR20010057733A/ko
Application granted granted Critical
Publication of KR100329969B1 publication Critical patent/KR100329969B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0806—Multiuser, multiprocessor or multiprocessing cache systems
    • G06F12/0815—Cache consistency protocols
    • G06F12/0817—Cache consistency protocols using directory methods
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30003—Arrangements for executing specific machine instructions
    • G06F9/3004—Arrangements for executing specific machine instructions to perform operations on memory
    • G06F9/30047—Prefetch instructions; cache control instructions

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Software Systems (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Memory System Of A Hierarchy Structure (AREA)
  • Multi Processors (AREA)

Abstract

본 발명은 캐시 동일성 유지 메모리 시스템에서 캐시 충돌 방지 장치 및 그 방법과 상기 방법을 실현시키기 위한 프로그램을 기록한 컴퓨터로 읽을 수 있는 기록매체에 관한 것으로, 일관성 중계기에 노드내부 인터페이스에 의한 참조정보를 저장하는 상태버퍼를 구비하여, 디렉토리 참조작업시 상태버퍼를 먼저 참조하여 불필요한 디렉토리 참조를 줄이고, 노드내부 인터페이스와 프로토콜 엔진의 공유자원 충돌을 현저하게 줄일 수 있는 캐시 동일성 유지 메모리 시스템에서 캐시 충돌 방지 장치 및 그 방법과 상기 방법을 실현시키기 위한 프로그램을 기록한 컴퓨터로 읽을 수 있는 기록매체를 제공하기 위하여, 프로토콜 엔진이 노드내부 인터페이스 수단에 의해 진행되는 디렉토리 참조작업을 관찰하는 제 1 단계; 상기 프로토콜 엔진이 상기 참조작업이 미결상태 쓰기인가를 판단하는 제 2 단계; 상기 제 2 단계의 판단결과, 상기 참조작업이 미결상태 쓰기이면, 상태버퍼 에 해당 주소를 기록하는 제 3 단계; 및 상기 제 2 단계의 판단결과, 상기 참조작업이 최종상태 쓰기이면, 상기 상태버퍼에 기록된 해당 주소를 제거하는 제 4 단계를 포함하며, 캐시 동일성 유지 메모리 시스템 등에 이용됨.

Description

캐시 동일성 유지 메모리 시스템에서 캐시 충돌 방지 장치 및 그 방법{APPARATUS FOR MINIMIZING CACHE STATE CONFLICT IN CACHE COHERENCY MEMORY SYSTEM AND METHOD USING THE SAME}
본 발명은 캐시 충돌 방지 방법에 관한 것으로, 특히 상태버퍼를 이용한 캐시 충돌 방지 장치 및 그 방법과 상기 방법을 실현시키기 위한 프로그램을 기록한 컴퓨터로 읽을 수 있는 기록매체에 관한 것이다.
일반적으로, 캐시(cache)는 프로세서와 메모리의 속도차를 보상하기 위해 널리 사용된다. 전용 캐시를 갖는 다중 프로세서에서는 정확하지 않은 데이터 참조를 방지하기 위해 캐시 일관성을 유지해야 하는데, 이는 참조하고자 하는 데이터가 다른 프로세서의 캐시 또는 주기억장치의 내용과 다를 수 있기 때문이다.
일반적인 버스기반 다중 프로세서 시스템에서는, 캐시가 모든 버스(bus) 요청들을 자신의 캐시 메모리에 저장하고 있는 내용과 비교한다. 즉, 캐시의 스누핑 로직(snooping logic)이 캐시가 저장하고 있는 내용을 참조해야 된다는 의미이고, 결국, 스누핑 로직이 캐시를 참조하는 동안 캐시가 점유되므로 프로세서가 캐시를 참조할 수 없게 된다.
상기한 바와 같은 문제를 해결하기 위해 종래에는 이중 캐시상태 방법이 제안되어 사용되고 있다.
첨부된 도 1 은 종래의 캐시 동일성 유지 시스템의 일실시예 구성도이다.
도면에 도시된 바와 같이, 종래의 캐시 동일성 유지 시스템은, 제 1 및 제 2 처리노드(10, 11)로 구성되고, 각 프로세싱 노드는 상호연결망(16)으로 연결된다.
각 처리노드(10, 11)는 다수의 프로세서(13)를 가지며, 상기 각 프로세서(13)는 전용 캐시(12)를 구비하고, 각 처리노드(10, 11)는 각각 제 1 일관성 중계기(14) 및 제 1 기억장치(15)와 제 2 일관성 중계기(17) 및 제 2 기억장치(18)를 포함한다.
도 2 는 종래의 일관성 중계기의 일실시예 상세 구성도이다.
상기 제 1 및 제 2 일관성 중계기(14, 17)는 디렉토리(20), 노드내부 인터페이스(21), 프로토콜 엔진(22) 및 노드간 인터페이스(23)를 포함한다.
상기 노드내부 인터페이스(21)는 프로세서 메모리 버스에서 요청을 받아들이며 프로세서 메모리 버스를 스누핑한다.
상기 노드간 인터페이스(23)는 노드간 네트워크인 상기 상호연결망(16)으로부터 요청을 수신하고, 상기 프로토콜 엔진(22)은 상기 노드내부 인터페이스(21) 및 노드간 인터페이스(23)로부터 요청을 수신하며, 상기 디렉토리(20)는 상태와 존재 비트 벡터로 구성된다. 여기서 상태는 해당 메모리 블록의 공유상태를 나타내고, 존재 비트 벡터는 어느 프로세싱 노드가 해당 메모리 블록을 공유하는지를 나타낸다.
상기 제 1 처리노드(10)의 프로세서(13)가 캐시 미스(miss)를 발생시키면, 요청 주소를 보고 원격 요청인지 아닌지를 판단한다.
상기 판단결과, 해당 주소가 원격이 아니면, 제 1 기억장치(15)가 상기 각 프로세서(13)로 요청 데이터를 공급한다. 이때, 상기 제 1 일관성 중계기(14)는 상기 제 2 처리노드(11)가 해당 데이터의 복사본을 갖고 있을 수 있기 때문에 상기 디렉토리(20)를 점검한다. 또한 상기 제 1 일관성 중계기(14)가 상기 노드간 인터페이스(23)를 통해 상기 제 2 처리노드(11)의 요청을 받았을 때 상기 프로토콜 엔진(22)은 해당 데이터 블록을 참조할 수 있는지 확인하기 위해 상기 디렉토리(20)를 참조한다.
상기 판단결과, 해당 주소가 원격이면, 상기 제 1 일관성 중계기(14)가 상기 상호연결망(16)을 통해 상기 제 2 일관성 중계기(17)로부터 요청 데이터를 공급받는다. 이때, 상기 제 2 일관성 중계기(17)가 요청을 수신하면, 제 2 기억장치(18)에서 요청 받은 데이터를 읽어 요청한 상기 제 1 처리노드(10)의 제 1 일관성 중계기(14)로 공급한다. 이때 상기 제 1 일관성 중계기(14)는 자신의 디렉토리(20)의 상태 및 존재 비트 벡터를 변경한다.
상기 제 1 처리노드(10)의 요청을 처리하는 동안 상기 디렉토리(20)는 해당 디렉토리 상태를 중간 값으로 유지해야 되며, 해당 요청이 완전히 처리된 후, 최종 상태로 바꾼다. 따라서 상기 디렉토리(20)는 미결상태를 나타내는 상태 값을 유지해야 한다.
그러나, 상기한 바와 같은 종래의 캐시 일관성 유지 방법은, 노드내부 인터페이스와 프로토콜 엔진이 동시에 디렉토리를 참조하여 발생하는 공유자원 충돌 및 프로토콜 엔진이 디렉토리에서 미결상태를 참조하게 되어 발생하는 상태충돌에 의해 캐시의 일관성을 유지하는데 불필요한 동작을 수반하여 상당한 지연이 초래되는문제가 있다.
따라서, 본 발명은 상기와 같은 문제점을 해결하기 위해 제안된 것으로, 일관성 중계기에 노드내부 인터페이스에 의한 참조정보를 저장하는 상태버퍼를 구비하여, 디렉토리 참조작업시 상태버퍼를 먼저 참조하여 불필요한 디렉토리 참조를 줄이고, 노드내부 인터페이스와 프로토콜 엔진의 공유자원 충돌을 현저하게 줄일 수 있는 캐시 동일성 유지 메모리 시스템에서 캐시 충돌 방지 장치 및 그 방법과 상기 방법을 실현시키기 위한 프로그램을 기록한 컴퓨터로 읽을 수 있는 기록매체를 제공하는데 그 목적이 있다.
도 1 은 종래의 캐시 동일성 유지 시스템의 일실시예 구성도.
도 2 는 종래의 일관성 중계기의 일실시예 상세 구성도.
도 3 은 본 발명에 따른 일관성 중계기의 일실시예 상세 구성도.
도 4 는 본 발명에 따른 일관성 중계기의 상태버퍼의 일실시예 상세 구성도.
도 5 는 본 발명에 따른 캐시 동일성 유지 메모리 시스템에서 캐시 충돌 방지 방법에 대한 일실시예 처리 흐름도.
* 도면의 주요 부분에 대한 부호의 설명
30 : 일관성 중계기 31 : 디렉토리
32 : 노드내부 인터페이스 33 : 상태버퍼
34 : 프로토콜 엔진 35 : 노드간 인터페이스
36 : 상호 연결망 40 : 제어로직
41a~41n : 쉬프트 레지스터 42a~42n : 비교기
43a~43n : 히트 신호 44 : OR 게이트
상기 목적을 달성하기 위한 본 발명에 따른 장치는, 캐시 동일성 유지 메모리 시스템에서의 캐시 충돌 방지 장치에 있어서, 상태와 존재 비트 벡터로 구성되며 캐시를 관리하는 캐시 관리 수단; 상기 캐시 관리 수단을 참조하여 캐시에 접근하는 노드내부 인터페이싱 수단; 상기 노드내부 인터페이싱 수단의 상기 캐시 관리 수단 참조작업 중 미결상태 쓰기 정보를 저장하는 상태 저장수단; 처리노드간 네트워크인 상호연결망으로부터의 요청을 송수신하는 노드간 인터페이싱 수단; 및 상기 노드내부 인터페이싱 수단 및 상기 노드간 인터페이싱 수단으로부터의 요청을 수신하고, 상기 노드내부 인터페이싱 수단의 상기 캐시 관리 수단 참조작업을 감시하는감시수단을 포함한다.
한편, 본 발명의 방법은, 캐시 동일성 유지 메모리 시스템의 캐시 충돌 방지 장치에 적용되는 캐시 충돌 방지 방법에 있어서, 프로토콜 엔진이 노드내부 인터페이스 수단에 의해 진행되는 디렉토리 참조작업을 관찰하는 제 1 단계; 상기 프로토콜 엔진이 상기 참조작업이 미결상태 쓰기인가를 판단하는 제 2 단계; 상기 제 2 단계의 판단결과, 상기 참조작업이 미결상태 쓰기이면, 상태버퍼 에 해당 주소를 기록하는 제 3 단계; 및 상기 제 2 단계의 판단결과, 상기 참조작업이 최종상태 쓰기이면, 상기 상태버퍼에 기록된 해당 주소를 제거하는 제 4 단계를 포함한다.
또한, 본 발명은, 프로토콜 엔진이 노드내부 인터페이스 수단에 의해 진행되는 디렉토리 참조작업을 관찰하는 제 1 기능; 상기 프로토콜 엔진이 상기 참조작업이 미결상태 쓰기인가를 판단하는 제 2 기능; 상기 제 2 기능의 판단결과, 상기 참조작업이 미결상태 쓰기이면, 상태버퍼 에 해당 주소를 기록하는 제 3 기능; 및 상기 제 2 기능의 판단결과, 상기 참조작업이 최종상태 쓰기이면, 상기 상태버퍼에 기록된 해당 주소를 제거하는 제 4 기능을 실현시키기 위한 프로그램을 기록한 컴퓨터로 읽을 수 있는 기록매체를 제공한다.
상술한 목적, 특징들 및 장점은 첨부된 도면과 관련한 다음의 상세한 설명을 통하여 보다 분명해 질 것이다. 이하, 첨부된 도면을 참조하여 본 발명에 따른 바람직한 일실시예를 상세히 설명한다.
도 3 은 본 발명에 따른 일관성 중계기의 일실시예 상세 구성도이다.
도면에 도시된 바와 같이, 본 발명에 따른 일관성 중계기는, 상태와 존재 비트 벡터로 구성되며 캐시를 관리하는 디렉토리(31)와, 상기 디렉토리(31)를 참조하여 캐쉬에 접근하는 노드내부 인터페이스(32)와, 상기 노드내부 인터페이스(32)의 상기 디렉토리(31) 참조작업 중 미결상태 쓰기 정보를 저장하는 상태버퍼(33)와, 처리노드간 네트워크인 상호연결망으로부터 요청을 송수신하는 노드간 인터페이스(35)와, 상기 노드내부 인터페이스(32) 및 노드간 인터페이스(35)로부터 요청을 수신하고 상기 노드내부 인터페이스(32)의 상기 디렉토리(31) 참조작업을 감시하는 프로토콜 엔진(34)을 구비한다. 여기서, 상기 상태버퍼(33)는 상기 노드내부 인터페이스(32)의 상기 디렉토리(31) 참조의 해당 미결상태가 최종상태로 변경될 때, 저장된 미결상태를 제거한다.상기 디렉토리(31)는 프로세서(13)의 동작에 의해 캐시(12)에 기억장치(15)의 데이터를 저장하였을 경우, 캐시(12)의 상태 변화가 일어 났을 때, 이 내용을 저장해 두는 곳이다. 노드 내부의 캐시(12) 상태를 프로세서 버스를 통해 알려고 하면 시스템의 성능이 저하되기 때문에, 일관성 중계기(14, 18)에 디렉토리를 두어서 원격 노드에서 캐시(12) 상태를 알기 위한 요청을 프로세서의 동작을 간섭함이 없이 빨리 처리할 수 있다. 이를 이중 캐시 방법이라 한다.한편, 미결이란, 디렉토리(31)에 캐시(12)의 상태를 저장해야 되는 순간부터 캐시(12)의 상태가 저장 완료되는 순간까지를 의미하고, 미결상태는 이 동안의 캐시 상태를 보류한 상태로 있는 것이다. 따라서, 미결상태 동안에 디렉토리를 참조하려는 요청이 노드내부 인터페이스(32)와 노드간 인터페이스(35)를 통해서 발생되면, 도 2에서 설명된 기존의 방법에서는 아직 상태 저장이 완료되지 않았기 때문에 이들 요청에 대해 다시 시도하도록 만든다. 그러나, 본 발명에서는 이를 상태버퍼(33)에 미결상태의 내용을 저장해 둠으로써 변경되어야 할 상태를 미리 반영할 수 있는 특징을 가진다.
따라서, 상기 프로토콜 엔진(34)이 상기 노드내부 인터페이스(32)로부터 수신한 요청을 처리할 때, 상기 디렉토리(31)를 참조하기 앞서 상기 상태버퍼(33)를 참조하고, 상기 상태버퍼(33)에서 요청한 주소와 동일한 주소를 발견하면, 상기 프로토콜 엔진(34)은 해당 주소가 상태버퍼(33)에서 제거될 때까지 상기 디렉토리(31) 참조를 연기한다.
상기와 같은 일련의 과정을 수행함으로써, 본 발명은, 불필요한 디렉토리 참조를 방지하고, 상기 노드내부 인터페이스(32)가 상기 디렉토리(31)를 참조할 때 캐시의 충돌을 현저하게 줄일 수 있다.
첨부된 도 4 는 본 발명에 따른 일관성 중계기의 상태버퍼의 일실시예 상세 구성도이다.
도면에 도시된 바와 같이, 본 발명에 따른 일관성 중계기의 상태버퍼는, 상기 노드내부 인터페이스(32) 및 노드간 인터페이스(35)로부터 상태 및 주소를 수신하여 참조할 수 있는 주소 탐색과정을 제어하는 제어로직(40)과, 상기 제어로직(40)으로부터 주소를 수신하여 미결상태의 주소를 저장하며 상기 미결상태의 주소에 찾음신호가 발생하면 해당하는 주소를 삭제하는 다수의 쉬프트 레지스터(shift register)(41a~41n)와, 상기 쉬프트 레지스터(41a~41n)의 주소를 비교하여 히트신호를 발생시키는 다수의 비교기(42a~42n)와, 상기 비교기(42a~42n)에서 상기 디렉토리(31)의 주소를 참조하여 캐시 히트시 발생되는 히트신호(43a~43n)와, 상기 히트신호(43a~43n)가 상기 비교기(42a~42n) 중 어느 비교기에서 발생되었는가를 판단하는 오아게이트(OR gate)(44)를 포함한다.노드내부 인터페이스(32)와 노드간 인터페이스(35)를 통해서 디렉토리(31) 내의 캐시 상태를 변경하거나 알려고 하는 요청은 두가지 정보를 가지고 있다. 이것은 어드레서, 즉 주소와 참조를 요청한 곳의 캐시 상태 정보이다.이들 정보는 제어로직(40)이 이를 받아서, 쉬프트 레지스터(41a~41n)에 이 두가지 정보를 입력한다. 여기서, 쉬프트 레지스터(41a~41n)를 사용하는 이유는 연속적으로 입력되는 요청을 계속 쉬프트 시키면서 저장할 수 있기 때문이다. 이렇게 입력된 요청은 이전에 입력되어 있는 내용들과 비교를 해야 한다. 이는 이전에 입력된 주소와 상태가 있으면, 아직 그 캐시에 대하여서는 미결상태이므로 새로 입력된 요청은 재시도를 하도록 해야 하기 때문이다.따라서, 미결상태의 주소를 판단하는 방법은, 먼저 입력된 상태 및 주소의 내용을 우선 쉬프트 레지스터(41a~41n)에 입력한다. 그리고, 기존에 입력되어져 있는 쉬프트 레지스터(41a~41n)의 내용과 방금 입력된 쉬프트 레지스터(41a~41n)의 내용이 일치하는 것이 있는 지를 확인한다. 여기서, 확인하는 방법은 주소를 비교기(42a~42n)를 통해 비교를 하여 일치하는 것이 있으면 히트 신호(43a~43n)가 발생한다. 여기서, 히트 신호(43a~43n)는 입력한 요청이 기존에 미결상태로 있는 여러 개의 요청 중의 한 개와 같은 것이 있음을 찾아낸 신호이다.그리고, 모든 히트 신호(43a~43n)를 전부 모아서 한 곳이라도 히트한 것이 있으면 찾음 신호가 발생한다. 이는 n개의 입력을 가진 오아게이트(OR)(44)로 알 수 있다. 여기서, 찾음 신호는 상기 히트 신호(43a~43n)가 세로로 n개가 있기 때문에 이들 신호를 모아서 하나라도 발견되면 찾음 신호가 구동된다. 상기 찾음 신호가 구동된 것은 방금 입력한 요청 작업이 아직 미결상태로 있는 기존의 요청 중의 한 개와 동일한 것을 의미한다. 즉, 이미 동일한 요청이 진행 중에 있으므로 입력된 요청은 처리할 수 없다.따라서, 찾음 신호가 발생되면, 이는 미결상태에 있는 요청과 동일한 내용 요청이 입력되었음을 의미하기 때문에 상기 쉬프트 레지스터(41a~41n)의 내용을 삭제해야 된다.한편, 찾음 신호를 상기 상태버퍼(33)로 보내어 해당 주소를 삭제하는 방법은, 방금 입력된 상태 및 주소를 가진 요청은 쉬프트 레지스터(41a~41n)의 맨 마지막에 있다. 만약 쉬프트 레지스터(41a~41n)가 쉬프트 라이트 레지스터로 구현되어 있을 경우에, 찾음 신호가 발생하면 바로 쉬프트 레프트를 한 번 수행하면 입력된 요청이 삭제된다.
도 5 는 본 발명에 따른 캐시 동일성 유지 메모리 시스템에서 캐시 충돌 방지 방법에 대한 일실시예 처리 흐름도이다.
먼저, 상기 프로토콜 엔진(34)이 상기 노드내부 인터페이스(32)에 의해 진행되는 상기 디렉토리(31) 참조작업을 관찰하고(50), 상기 참조작업이 미결상태 쓰기인가를 판단한다(51).
상기 판단결과(51), 참조작업이 미결상태 쓰기이면, 상기 상태버퍼(33)에 해당 주소를 기록하고(52), 참조작업이 최종상태 쓰기이면, 상기 상태버퍼(33)에 기록된 해당 주소를 제거한다(53).상술한 바와 같은 본 발명의 방법은 프로그램으로 구현되어 컴퓨터로 읽을 수 있는 형태로 기록매체(씨디롬, 램, 롬, 플로피 디스크, 하드 디스크, 광자기 디스크 등)에 저장될 수 있다.
이상에서 설명한 본 발명은, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 있어 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하므로 전술한 실시예 및 첨부된 도면에 한정되는 것이 아니다.
상기와 같은 본 발명은, 일관성 중계기에 노드내부 인터페이스에 의한 참조정보를 저장하는 상태버퍼를 구비하여, 디렉토리 참조작업시 상태버퍼를 먼저 참조하여 불필요한 디렉토리 참조를 줄이고, 노드내부 인터페이스와 프로토콜 엔진의 공유자원 충돌을 현저하게 줄일 수 있는 효과가 있다.

Claims (4)

  1. 캐시 동일성 유지 메모리 시스템에서의 캐시 충돌 방지 장치에 있어서,
    상태와 존재 비트 벡터로 구성되며 캐시를 관리하는 캐시 관리 수단;
    상기 캐시 관리 수단을 참조하여 캐시에 접근하는 노드내부 인터페이싱 수단;
    상기 노드내부 인터페이싱 수단의 상기 캐시 관리 수단 참조작업 중 미결상태 쓰기 정보를 저장하는 상태 저장수단;
    처리노드간 네트워크인 상호연결망으로부터의 요청을 송수신하는 노드간 인터페이싱 수단; 및
    상기 노드내부 인터페이싱 수단 및 상기 노드간 인터페이싱 수단으로부터의 요청을 수신하고, 상기 노드내부 인터페이싱 수단의 상기 캐시 관리 수단 참조작업을 감시하는 감시수단
    을 포함하는 캐시 동일성 유지 메모리 시스템에서 캐시 충돌 방지 장치.
  2. 제 1 항에 있어서,
    상기 상태 저장수단은,
    상기 노드내부 인터페이싱 수단 및 상기 노드간 인터페이싱 수단으로부터 상태 및 주소를 수신하여 참조할 수 있는 주소 탐색과정을 제어하는 제어로직;
    상기 제어로직으로부터 주소를 수신하여, 미결상태의 주소를 저장하며, 상기 미결상태의 주소에 찾음신호가 발생하면 해당 주소를 삭제하는 다수의 쉬프트 레지스터;
    상기 쉬프트 레지스터의 주소를 비교하여 히트신호를 발생시키는 다수의 비교기; 및
    상기 히트신호가 상기 비교기 중 어느 비교기에서 발생되었는가를 판단하는 연산기
    를 포함하는 캐시 동일성 유지 메모리 시스템에서 캐시 충돌 방지 장치.
  3. 캐시 동일성 유지 메모리 시스템의 캐시 충돌 방지 장치에 적용되는 캐시 충돌 방지 방법에 있어서,
    프로토콜 엔진이 노드내부 인터페이스 수단에 의해 진행되는 디렉토리 참조작업을 관찰하는 제 1 단계;
    상기 프로토콜 엔진이 상기 참조작업이 미결상태 쓰기인가를 판단하는 제 2 단계;
    상기 제 2 단계의 판단결과, 상기 참조작업이 미결상태 쓰기이면, 상태버퍼 에 해당 주소를 기록하는 제 3 단계; 및
    상기 제 2 단계의 판단결과, 상기 참조작업이 최종상태 쓰기이면, 상기 상태버퍼에 기록된 해당 주소를 제거하는 제 4 단계
    를 포함하는 캐시 동일성 유지 메모리 시스템에서 캐시 충돌 방지 방법.
  4. 마이크로 프로세서를 구비한 캐시 충돌 방지 장치에,
    프로토콜 엔진이 노드내부 인터페이스 수단에 의해 진행되는 디렉토리 참조작업을 관찰하는 제 1 기능;
    상기 프로토콜 엔진이 상기 참조작업이 미결상태 쓰기인가를 판단하는 제 2 기능;
    상기 제 2 기능의 판단결과, 상기 참조작업이 미결상태 쓰기이면, 상태버퍼 에 해당 주소를 기록하는 제 3 기능; 및
    상기 제 2 기능의 판단결과, 상기 참조작업이 최종상태 쓰기이면, 상기 상태버퍼에 기록된 해당 주소를 제거하는 제 4 기능
    을 실현시키기 위한 프로그램을 기록한 컴퓨터로 읽을 수 있는 기록매체.
KR1019990061128A 1999-12-23 1999-12-23 캐시 동일성 유지 메모리 시스템에서 캐시 충돌 방지 장치및 그 방법 KR100329969B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1019990061128A KR100329969B1 (ko) 1999-12-23 1999-12-23 캐시 동일성 유지 메모리 시스템에서 캐시 충돌 방지 장치및 그 방법
JP2000022449A JP2001188766A (ja) 1999-12-23 2000-01-31 キャッシュ状態衝突を減少させるための装置及びその方法並びにディレクトリ基盤キャッシュ同一性メモリシステム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990061128A KR100329969B1 (ko) 1999-12-23 1999-12-23 캐시 동일성 유지 메모리 시스템에서 캐시 충돌 방지 장치및 그 방법

Publications (2)

Publication Number Publication Date
KR20010057733A KR20010057733A (ko) 2001-07-05
KR100329969B1 true KR100329969B1 (ko) 2002-03-27

Family

ID=19628784

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990061128A KR100329969B1 (ko) 1999-12-23 1999-12-23 캐시 동일성 유지 메모리 시스템에서 캐시 충돌 방지 장치및 그 방법

Country Status (2)

Country Link
JP (1) JP2001188766A (ko)
KR (1) KR100329969B1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6968428B2 (en) 2002-06-26 2005-11-22 Hewlett-Packard Development Company, L.P. Microprocessor cache design initialization
US9727468B2 (en) 2004-09-09 2017-08-08 Intel Corporation Resolving multi-core shared cache access conflicts
JP4572169B2 (ja) * 2006-01-26 2010-10-27 エヌイーシーコンピュータテクノ株式会社 マルチプロセッサシステム及びその動作方法

Also Published As

Publication number Publication date
KR20010057733A (ko) 2001-07-05
JP2001188766A (ja) 2001-07-10

Similar Documents

Publication Publication Date Title
US5822763A (en) Cache coherence protocol for reducing the effects of false sharing in non-bus-based shared-memory multiprocessors
US7234029B2 (en) Method and apparatus for reducing memory latency in a cache coherent multi-node architecture
US8271730B2 (en) Handling of write access requests to shared memory in a data processing apparatus
JP3737834B2 (ja) ２重化キャッシュ・スヌープ機構
US7296121B2 (en) Reducing probe traffic in multiprocessor systems
US6625698B2 (en) Method and apparatus for controlling memory storage locks based on cache line ownership
JP5445581B2 (ja) コンピュータシステム、制御方法、記録媒体及び制御プログラム
US20150058570A1 (en) Method of constructing share-f state in local domain of multi-level cache coherency domain system
US20050251626A1 (en) Managing sparse directory evictions in multiprocessor systems via memory locking
US6920532B2 (en) Cache coherence directory eviction mechanisms for modified copies of memory lines in multiprocessor systems
US6934814B2 (en) Cache coherence directory eviction mechanisms in multiprocessor systems which maintain transaction ordering
US6269428B1 (en) Method and system for avoiding livelocks due to colliding invalidating transactions within a non-uniform memory access system
JPH10154100A (ja) 情報処理システム及び装置及びその制御方法
JP2005519391A (ja) 共有ベクトルの増加を伴わないｄｓｍマルチプロセッサシステムにおけるキャッシュコヒーレンスのための方法およびシステム
US6925536B2 (en) Cache coherence directory eviction mechanisms for unmodified copies of memory lines in multiprocessor systems
US6918009B1 (en) Cache device and control method for controlling cache memories in a multiprocessor system
US7159079B2 (en) Multiprocessor system
US5940860A (en) Methods and apparatus for substantially memory-less coherence transformer for connecting computer node coherence domains
EP2568379B1 (en) Method for preventing node controller deadlock and node controller
US6226718B1 (en) Method and system for avoiding livelocks due to stale exclusive/modified directory entries within a non-uniform access system
US6526480B1 (en) Cache apparatus and control method allowing speculative processing of data
JPH07152647A (ja) 共有メモリマルチプロセッサ
KR100329969B1 (ko) 캐시 동일성 유지 메모리 시스템에서 캐시 충돌 방지 장치및 그 방법
CN112612725A (zh) 用于处理缓存维护操作的装置和方法
CN110083548B (zh) 数据处理方法及相关网元、设备、系统

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130304

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20140303

Year of fee payment: 13

LAPS Lapse due to unpaid annual fee