KR100328882B1 - 표면탄성파듀플렉서패키지 - Google Patents

표면탄성파듀플렉서패키지 Download PDF

Info

Publication number
KR100328882B1
KR100328882B1 KR1019980046548A KR19980046548A KR100328882B1 KR 100328882 B1 KR100328882 B1 KR 100328882B1 KR 1019980046548 A KR1019980046548 A KR 1019980046548A KR 19980046548 A KR19980046548 A KR 19980046548A KR 100328882 B1 KR100328882 B1 KR 100328882B1
Authority
KR
South Korea
Prior art keywords
substrate
terminal
phase matching
strip line
terminals
Prior art date
Application number
KR1019980046548A
Other languages
English (en)
Other versions
KR20000028350A (ko
Inventor
양형국
조현민
박종철
Original Assignee
전자부품연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 전자부품연구원 filed Critical 전자부품연구원
Priority to KR1019980046548A priority Critical patent/KR100328882B1/ko
Publication of KR20000028350A publication Critical patent/KR20000028350A/ko
Application granted granted Critical
Publication of KR100328882B1 publication Critical patent/KR100328882B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/46—Filters
    • H03H9/64—Filters using surface acoustic waves
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/46—Filters
    • H03H9/64—Filters using surface acoustic waves
    • H03H9/6406—Filters characterised by a particular frequency characteristic
    • H03H9/6416—SAW matched filters, e.g. surface acoustic wave compressors, chirped or coded surface acoustic wave filters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/05—Holders; Supports
    • H03H9/0538—Constructional combinations of supports or holders with electromechanical or other electronic elements
    • H03H9/0566—Constructional combinations of supports or holders with electromechanical or other electronic elements for duplexers
    • H03H9/0576—Constructional combinations of supports or holders with electromechanical or other electronic elements for duplexers including surface acoustic wave [SAW] devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/125—Driving means, e.g. electrodes, coils
    • H03H9/145—Driving means, e.g. electrodes, coils for networks using surface acoustic waves
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/70—Multiple-port networks for connecting several sources or loads, working on different frequencies or frequency bands, to a common load or source
    • H03H9/72—Networks using surface acoustic waves
    • H03H9/725—Duplexers

Abstract

표면 탄성파 듀플렉서 패키지에서, 송신 필터칩 및 수신 필터칩이 장착되어 있는 기판상에 위상 정합용 스트립 라인이 형성되어 있다. 위상 정합용 스트립 라인은 송신 필터칩과 수신 필터칩에 연결되어 수신 필터칩의 위상을 정합시켜 송신주파수 대역의 임피던스를 증가 시킨다. 이와 같이 위상 정합용 스트립 라인이 필터칩과 동일한 기판상에 형성됨에 따라, 구조가 간단해지고 제조 단가가 감소된다.

Description

표면 탄성파 듀플렉서 패키지
이 발명은 표면 탄성파 듀플렉서 패키지(surface elastic wave duplexer package)에 관한 것으로, 더욱 상세하게 말하자면, 무선 통신 시스템에서 송신단과 수신단의 간섭을 억제하기 위하여 위상 정합용 스트립 라인을 적층형 세라믹 패키지상에 형성한 표면 탄성파 듀플렉서 패키지에 관한 것이다.
최근 이동 통신용 단말기의 소형화 및 경량화 추세가 급격히 이루어지고 있어, 단말기에 적용되는 부품들의 성능을 동일하게 유지하면서 소형화시키는 것이 요구되고 있다.
듀플렉서는 단말기에서 송신단과 수신단의 신호 간섭을 방지하기 위하여 사용되는 필수적인 부품으로, 주파수 밴드가 다른 2대의 트랜시버(transceiver)로 안테나를 공용하여 상호 간섭하지 않고 효율적으로 전파를 방사시키기 위한 필터이다.
현재 일반적으로 단말기의 듀플렉서로는 유전체 세라믹을 사용하고 있으나, 그 부피가 크기 때문에 표면 탄성파 필터를 사용한 듀플렉서가 대두되고 있으며, 이러한 표면 탄성파 듀플렉서는 기존의 유전체 듀플렉서보다 부피를 약 10배가량 감소시킬 수 있다.
이하, 첨부된 도면을 참조로 하여 종래의 듀플렉서 패키지에 대하여 설명한다.
도1a 및 도1b에 종래의 듀플렉서 패키지의 설계도 및 단면도가 도시되어 있다
도1a 및 도1b에 도시되어 있듯이, 종래의 듀플렉서는 표면 탄성파 필터칩인송수신 필터칩(7,8)과, 필터칩(7,8)의 위상을 정합시키기 위한 위상 정합 회로(1,2)와, 그라운드 단자(3)와, 외부의 송수신 회로(도시하지 않음)와 필터칩(7,8)의 신호 전달 기능을 수행하는 필터 신호 단자(4)와, 안테나(도시하지 않음)에 연결된 공통 신호 단자(5)를 포함한다.
필터칩(7,8)은 그라운드층 위에 장착되어 있으며, 그라운드 단자(3), 필터 신호 단자(4), 공통 신호 단자(5)에 각각 연결되어 있다. 위상 정합 회로(1,2)는 인덕터(inductor)나 캐패시터(capacitor) 성분에 해당하는 스트립 라인(strip line)으로 이루어지며, 공통 신호 단자(5)와 필터칩(7,8)의 사이에 장착되어 필터칩(7,8)과 각각 연결된다. 위상 정합 회로(1,2)는 도1b에 도시되어 있듯이, 서로 다른 기판에 각각 형성되어 있으며 서로 다른 길이를 가진다. 위상 정합 회로(1,2)와 각 단자(3,4,5)와 필터칩(7,8)은 각각 비아홀(via hole)을 통하여 서로 연결된다.
그러나, 이러한 구조로 이루어진 종래의 듀플렉서는 위상 정합 회로 즉, 스트립 라인이 패키지 내부에 적층 형태의 샌드위치(sandwitch) 구조로 삽입되어 있으므로, 각 스트립 라인 사이에 기생 캐패시턴스가 발생하여 필터의 특성이 저하되는 문제점이 있다.
또한, 패키지의 구조가 복잡해지고 그에 따라 제조 단가가 증가되는 문제점이 있다.
또한, 송신단 필터칩과 수신단 필터칩에 위상 정합용 스트립 라인이 각각 연결되어 있으며, 각 위상 정합용 스트립 라인의 길이가 다르다. 예를 들어, 수신단필터칩과 연결되는 스트립 라인의 길이는 35mm이고, 송신단 필터칩과 연결되는 스트립 라인의 길이는 25mm이므로, 회로 손실이 발생하여 듀플렉서의 삽입 손실(insetion loss)이 증가하게 된다.
즉, 스트립 라인의 길이가 길어지게 되면 라인의 저항이 발생되고 이에 따라 기생 캐패시턴스가 형성됨으로, 필터의 특성이 저하되고, 이는 듀플렉서 송수신단의 삽입 손실로 연결되는 것이다.
이 발명의 목적은 표면 탄성파 필터칩이 장착되어 있는 세라믹 기판상에 하나의 위상 정합용 스트립 라인을 형성하여 구조가 간단하면서 필터 특성이 양호한 표면 탄성파 듀플렉서 패키지를 제공하기 위한 것이다.
도1a 및 도1b는 종래의 표면탄성파듀플렉서 패키지의 설계도 및 단면도이고,
도2a는 위상정합회로가 없이 송신칩과 수신칩만을 사용한 듀플렉서의 주파수 특성을 나타낸 그래프이고,
도2b는 위상 정합 회로가 포함된 경우의 듀플렉서의 주파수 특성을 나타낸 그래프이고,
도3은 위상 정합용 스트립 라인의 선폭 변화에 따른 표면탄성파 듀플렉서 주파수 특성 변화를 나타낸 그래프이고,
도4는 위상 정합용 스트립 라인의 길이 변화에 따른 특성 임피던스 변화를 나타낸 그래프이고,
도5는 이 발명의 실시예에 따른 표면 탄성파 듀플렉서의 구현 회로도이고,
도6은 이 발명의 제1실시예에 따른 표면 탄성파 듀플렉서 패키지의 설계도이고,
도7은 이 발명의 제1실시예에 따른 스트립 라인 형상을 나타낸 평면도이고,
도8은 이 발명의 제1실시예에 따른 표면 탄성파 듀플렉서 패키지를 구성하는 각 기판의 평면도이고,
도9는 이 발명의 제1실시예에 따른 표면 탄성파 듀플렉서 패키지의 바텀 기판의 단면도이고,
도10은 이 발명의 제1실시예에 따른 표면 탄성파 듀플렉서 패키지의 신호 단자 연결관계를 나타낸 블록도이고,
도11은 이 발명의 제1실시예에 따른 표면 탄성파 듀플렉서 패키지의 각 기판을 적층한 경우의 단면도이고,
도12는 이 발명의 제2실시예에 따른 표면 탄성파 듀플렉서 패키지의 설계도이고,
도13은 이 발명의 제2실시예에 따른 표면 탄성파 듀플렉서 패키지를 구성하는 각 기판의 평면도이고,
도14는 이 발명의 제2실시예에 따른 표면 탄성파 듀플렉서 패키지의 바텀 기판의 평면도이고,
도15는 이 발명의 제2실시예에 따른 위상 정합용 라인 형상을 나타낸 도면이고,
도16은 이 발명의 제2실시예에 따른 표면 탄성파 듀플렉서 패키지를 구성하는 각 기판을 적층한 경우의 단면도이고,
도17은 스트립 라인의 길이에 따른 수신 필터칩의 임피던스 변화 특성을 나타낸 도이다.
이러한 기술적 과제를 달성하기 위하여, 이 발명은 송신 필터칩 및 수신 필터칩이 장착되어 있는 기판상에 위상 정합용 스트립 라인이 형성되어 있다. 위상 정합용 스트립 라인은 안테나단과 수신 필터칩에 연결되어 수신 필터에서 송신대역 주파수의 위상을 정합시킨다.
위상 정합용 스트립 라인의 길이는 λ/4 내지 λ/2 이이고, 위상 정합용 스트립 라인의 하단에 그라운드층이 형성되어 있다.
이하, 이 발명의 실시예를 첨부된 도면을 참조로 하여 상세히 설명한다.
표면 탄성파 듀플렉서는 서로 다른 주파수 대역을 가지는 표면 탄성파 필터 2개를 사용하여 송신단과 수신단 주파수 대역을 분리하고 상호 간섭을 억제하는 역할을 한다. 각 필터들의 통과 대역의 임피던스(impedance)는 외부 회로와 동일하고(일반적으로 50Ω), 저지 대역에서는 외부 회로 임피던스보다 아주 높거나 아주 낮도록 조절된다.
다음의 표1은 듀플렉서 특성을 가지기 위한 임피던스 조건이다.
주파수 송신필터 통과대역 주파수 수신필터 통과대역 주파수
임피던스 Z1 = Z0 << Z2 Z2 = Z0 << Z1
반사계수 Large Γ2 Large Γ1
Z1 : 송신필터 통과대역 임피던스
Z2 : 수신필터 통과대역 임피던스
Zo : 특성 임피던스 (50 Ω)
Γ1: 송신 필터 통과대역 반사계수
Γ2: 수신 필터 통과대역 반사계수다.
이들 두 개의 필터를 듀플렉서 구조로 상호 연결하면 주파수 특성이 도2a와 같이 송신 대역에서는 신호 왜곡이 발생된다. 이를 해결하기 위하여 듀플렉서의 각 필터에 위상 정합 회로를 연결하여 저지대역 임피던스를 크게하면 첨부한 도2b와 같이 송수신 대역에서의 신호 왜곡이 발생하지 않는 이상적인 듀플렉서 특성이 구현된다.
이 발명에서는 송신 필터칩 및 수신 필터칩이 장착되어 있는 세라믹 기판상에 위상 정합용 스트립 라인을 형성하였으며, 이 위상 정합용 스트립 라인은 안테나단과 수신 필터칩에 연결되어 수신 필터칩의 위상을 정합시킨다.
위상 정합용 스트립 라인의 선폭은 수신단 주파수 대역의 특성 임피던스와 동일하게 유지하기 위하여 기판의 유전율에 따라 결정되어야 하며, 선폭에 따라 듀플렉서의 특성 임피던스가 첨부한 도3에 도시된 바와 같이 변화된다.
일반적으로 위상 정합용 스트립 라인은 λ/4 전송선을 사용하는데, 기판의 유전율과 적용 주파수에 따라 스트립 라인이 다음과 같이 결정된다.
전체 파장을 λ0라고 할 때,
λ0 = c / f0
이고, 기판상에서 전송선로의 파장(λ)은 기판의 유전율의 관계에 따라 다음과 같이 산출된다.
λ = λ0 / √ε
여기서, c는 광속도(3×108m)를 나타내고, f0는 수신 주파수를 나타내고, ε는 기판의 유전율을 나타낸다.
이 발명의 실시예에 따른 세라믹 기판의 유전율 ε이 9.8이고, 수신단 주파수가 881.5MHz일 때, 위에 기술한 식1 및 식에 따라 산출되는 λ/4 즉, 스트립 라인의 길이(Le)의 값은 27mm 정도가 된다.
위상 정합용 스트립 라인의 길이(Le)에 따른 듀플렉서의 특성이 도4에 도시되어 있다.
도4에 도시되어 있듯이 위상 정합용 스트립 라인의 길이(Le)가 λ/4 이상인 경우에는 주파수 특성의 왜곡없이 듀플렉서의 이상적인 특성을 구현하는 것이 가능하다. 그러나 위상 정합용 스트립 라인의 길이(Le)를 무한정으로 늘리는 경우에는 전송선로의 손실이 발생한다. 또한 스트립 라인의 길이(Le) 증가에 따라 임피던스가 증가하다가 길이가 λ로 늘어나면 임피던스의 위상이 360°회전하여 원상태로 되돌아오게 된다. 이것은 수신단과 안테나간의 저지 대역 임피던스와 송신 대역 임피던스가 스미스 챠트(smith chart)상에서 인덕터를 사용한 것과 같이 시계 방향으로 회전을 하기 때문이다.
도 17에 도시되어 있듯이 스트립 라인 길이에 따라서 스미스 차트상에서 통과대역의 임피던스는 변하지 않고 저지대역 임피던스만 시계방향으로 회전을 한다.
따라서, 표면 탄성파 필터칩의 임피던스를 고려하여 λ/4 와 λ/2 사이에서 위상 정합용 스트립 라인(Le)의 길이가 적절하게 조절되어야 한다.
이 발명에서는 위상 정합용 스트립 라인의 길이를 λ/4 와 λ/2에서 선택하였으며, 송신 필터 칩의 수신대역 임피던스는 이미 크게 되어 있는 상태이므로 위상정합을 하지 않아도 되어 하나의 스트립 라인을 이용하여 수신 필터칩의 위상만 정합시켜 송신단 및 수신단 필터칩의 주파수 왜곡이 없도록 하였다.
도5에 이 발명의 실시예에 따른 표면 탄성파 듀플렉서의 구현 회로가 도시되어 있고, 도6에 이 발명의 실시예에 따른 표면 탄성파 듀플렉서 패키지의 설계도가 도시되어 있다.
첨부한 도5에 도시되어 있듯이, 이 발명의 실시예에 따른 듀플렉서는, 표면탄성파 필터칩인 송신 필터칩(10)과 수신 필터칩(20)을 포함하며, 송신 필터칩(10) 및 수신 필터칩(20)은 안테나를 통하여 신호를 송수신하기 위한 공통단자(T)에 연결되어 있다.
안테나단과 수신 필터칩(20) 사이에 위상 정합용 스트립 라인(30)이 연결되어 있으며, 위상 정합용 스트립 라인(30)의 일측은 공통 단자(T)에 연결되어 있다.
이러한 듀플렉서는 첨부한 도6에 도시되어 있듯이, 다층 세라믹 패키지에 내장된다.
두 개의 송신 필터칩(10)과 수신 필터칩(20)과 위상 정합용 스트립 라인(30)은 그라운층위에 형성되며, 각 필터칩(10,20)은 와이어에 의하여 그라운드 단자(40)와 신호 단자(50∼80)에 연결된다.
신호 단자는 외부의 송신 회로(도시하지 않음)로부터 인가되는 신호를 받아들이는 신호 단자(50)와, 입력되는 신호를 안테나로 출력하는 신호 단자(60)와, 안테나를 통하여 수신되는 신호를 받아들이는 신호 단자(70)와, 수신된 신호를 외부의 수신 회로(도시하지 않음)로 출력하는 신호 단자(80)로 이루어진다. 신호 단자(60)는 안테나단과 연결되는 공통 단자(T)에 연결된다.
위상 정합용 스트립 라인(30)은 두 개의 필터칩(10,20)이 실장되는 기판에 형성되어 있으며, 일측이 송신 필터칩(10)과 연결되는 신호 단자(60)에 연결되어 있으며 타측이 수신 필터칩(20)과 연결되는 신호 단자(70)에 연결되어 있다. 따라서, 위상 정합용 스트립 라인(30)은 신호 단자(60)를 통하여 안테나단의 공통 단자(T)와 연결된다. 위상 정합용 스트립 라인(30)은 첨부한 도7에 도시되어 있듯이 지그재그(zigzag) 형태로 이루어진다. 스트립 라인 선폭은 특성 임피던스 50 Ω이 되게 하고 길이는 위상정합조건에 맞게 설정한다. 발명에 따른 스트립 라인(30)은 두 개의 필터칩(10,20) 사이의 제한된 영역안에 설정된 길이로 장착되기 위하여 지그재그 형태로 형성되어 있으나, 이에 한정되지 않고 다양한 형태로 형성되는 것도 가능하다.
이 발명에 따른 표면 탄성파 듀플렉서 패키지는 첨부한 도8에 도시되어 있듯이 유전체 세라믹 기판(S1∼S4)이 적층된 형상으로 이루어지며, 바텀(bottom) 기판인 제1기판(S1)과, 다수의 비아홀(H1∼H12)이 형성되어 있는 제2기판(S2)과, 필터칩(10,20)이 실장되는 곳과 위상 정합용 스트립 라인(30)과 그라운드 단자(40) 및 신호 단자(50∼80)가 도6과 같이 형성되어 있는 제3기판(S1)과, 제3기판(S1)을 보호하기 위한 탑(top)부인 제4기판(S4)으로 이루어진다.
이 발명에 따른 제1기판(S1)의 구성이 도9에 보다 상세하게 도시되어 있다. 제1기판(S1)에는 외부의 송수신 회로 및 안테나와 연결되는 다수의 연결 단자(A∼L)가 형성되어 있으며, 이러한 단자들은 제2기판(S)에 형성된 비아홀(H1∼H12)을 통하여 제3기판(S3)에 형성된 신호 단자(50∼80) 및 그라운드 단자(40)와 연결된다.
제3기판(S3)에 형성된 신호 단자(50)는 제2기판(S2)에 형성된 비아홀(H11)을 통하여 제1기판(S1)의 연결 단자(K)에 연결되며, 이에 따라, 외부의 송신 회로(도시하지 않음)로부터의 신호가 연결 단자(K)와 신호 단자(50)를 통하여 와이어로 송신 필터칩(10)으로 입력된다.
또한 제3기판(S3)의 신호 단자(60)는 제2기판(S)의 비아홀(H2,H8)을 통하여 제1기판(S1)의 연결 단자(B,H)에 연결되며, 이에 따라, 송신 필터칩(10)으로부터의 신호가 신호 단자(60)와 연결 단자(B,H)를 통하여 안테나로 출력되며, 또한 안테나에 의하여 수신된 신호가 연결 단자(B,H)와 신호 단자(60)와 위상 정합용 스트립 라인(30)과 신호 단자(70)를 통하여 필터칩(20)으로 입력된다.
제3기판(S3)의 신호 단자(80)는 제2기판(S2)의 비아홀(H5)을 통하여 제1기판(S1)의 연결 단자(E)에 연결되며, 이에 따라 안테나를 통하여 수신된 신호가 신호 단자(80)와 연결 단자(E)를 통하여 외부의 수신 회로로 출력된다.
나머지 그라운드 단자(40)도 제2기판(S2)의 비아홀(H1,H3,H4,H6,H7,H9,H10 ,H12)을 통하여 제1기판(S1)의 연결 단자(A,C,D,F,G,I,J,L)에 각각 연결된다.
이러한 필터칩(10,20)과 신호 단자(50∼80) 및 그라운드 단자(40)와 연결 단자(A∼L)와의 연결 관계가 첨부한 도10에 간략하게 도시되어 있다.
이러한 기판(S1∼S4)들은 첨부한 도11에 도시되어 있듯이, 제1기판(S1)위에 제2기판(S2)이 적층되고, 제2기판(S2)위에 제3기판(S3)이 순서대로 적층된다. 기판 적층시에, 제3기판(S3)의 각 신호 단자(40∼80)는 위에 기술한 바와 같이 제2기판(S2)에 형성된 비아홀(H1∼H12)을 통하여 제3기판(S3)에 실장되는 송신(10) 및 수신 필터 칩(20)을 각 연결 단자(40∼80)와 와이어로 연결된다.
제1기판(S1), 제2기판(S2) 및 제3기판(S3)을 순서대로 적층한 다음, 마지막으로 제3기판(S3)을 보호하기 위한 제4기판(S4)을 제3기판(S3)위에 적층하여 듀플렉서 패키지를 형성한다.
이와 같이 형성되는 듀플렉서 패키지는 필터칩이 장착되어 있는 기판상에 위상 정합용 스트립 라인이 함께 형성되어 있으므로, 위상 정합용 스트립 라인을 형성하기 위한 별도의 기판이 필요없으므로 구조가 간단해진다.
다음에는 이 발명의 제2실시예에 따른 표면 탄성파 듀플렉서 패키지에 대하여 설명한다.
도12에 이 발명의 제2실시예에 따른 표면 탄성파 듀플렉서 패키지가 도시되어 있다.
첨부한 도12에 도시되어 있듯이, 이 발명의 제2실시예에 따른 듀플렉서는 제1실시예와 동일하게, 표면 탄성파 필터칩인 송신 필터칩(10)과 수신 필터칩(20)을 포함하며, 그 구현 회로는 도5에 도시된 바와 동일하다.
이 발명의 제2실시예에 따른 듀플렉서는 도12에 도시되어 있듯이 다층 세라 믹 패키지에 내장된다.
도12에 도시되어 있듯이, 두 개의 송신 필터칩(10)과 수신 필터칩(20)은 그라운층위에 형성되며, 각 필터칩(10,20)은 와이어에 의하여 그라운드 단자(40)와 신호 단자(50,61,71,80)에 연결되어 있다. 신호 단자(50,80)의 기능은 제1실시예와 동일하며, 신호 단자(61,71)는 안테나단의 공통 단자(T)와 연결되어 안테나단으로의 신호 송수신이 이루어지도록 한다. 신호 단자(61,71)는 와이어에 의하여 송신 필터칩(10)과 수신 필터칩(20)에 연결된다.
이 발명의 제2실시예에 따른 표면 탄성파 듀플렉서 패키지는 첨부한 도13에 도시되어 있듯이 유전체 세라믹 기판(S1∼S6)이 적층된 형태로 이루어지며, 바텀기판이며 위상 정합용 스트립 라인(31)과 외부 회로와 연결되는 다수의 연결 단자(A∼L)가 형성되어 있는 제1기판(S10)과, 다수의 비아홀(H1∼H14)이 형성되어 있는 제2기판(S20)과, 제3기판(S30)과, 제4기판(S40)과, 송수신 필터칩(10,20) 신호 단자(50,61,71,80), 그라운드 단자(40)가 도12와 같이 형성되어 있는 제5기판(S50)과, 제5기판(S50)을 보호하기 위한 탑부인 제6기판(S60)으로 이루어진다.
제3기판(S30)에는 위상 정합용 스트립 라인(31)의 각 단자(32,33)를 서로 연결시키기 위한 비아홀(H15∼H17)이 형성되어 있으며, 제4기판(S40)은 제5기판(S50)에 형성된 신호 단자(50.61.71.80)와 제1기판(10)의 연결 단자(B,E,H,K)와의 연결과, 그라운드 단자(40)와 연결 단자(A,C,D,F,G,I,J,L)와의 연결을 서로 분리시키기 위한 기판이다.
이 발명의 제2실시예에 따른 제1기판(S10)의 구성이 도14에 보다 상세하게 도시되어 있다. 제1기판(S10)에는 제1실시예와 동일하게 외부 회로와 연결되는 다수의 연결 단자(A∼L)가 형성되어 있으며, 이러한 단자들은 제1실시예와 동일하게, 제2기판(S20)에 형성된 비아홀(H1∼H12)을 통하여 제5기판(S50)에 형성된 신호 단자(50,61,71,80) 및 그라운드 단자(40)와 연결된다. 이 때, 각 단자의 연결은 와이어에 의하여 이루어진다. 또한, 제1기판(S10)에는 송신 및 수신 필터칩(10,20)의 위상을 정합시키기 위한 스트립 라인(31)이 도15와 같이 형성되어 있다. 이 스트립 라인(31)은 제1실시예와 동일하게 λ/4 ∼λ/2의 길이를 가지며, 제1실시예와 같이 지그재그 형태로 형성되어 있느나 이에 한정되지는 않는다.
첨부한 도15에 도시되어 있듯이, 위상 정합용 스트립 라인(31)의 단자(32,33)는 제3기판(S20)에 형성된 비아홀((H15,H16)을 통하여 서로 연결되며, 또한 위상 정합용 스트립 라인의 단자(32)는 제2기판(S20)에 형성된 비아홀(H13)을 통하여 제5기판(S50)의 신호 단자(61)와 연결되며, 위상 정합용 스트립 라인(31)의 단자(33)는 제2기판(S20)에 형성된 비아홀(H14)을 통하여 제5기판(S50)의 신호 단자(71)에 연결된다. 또한, 제5기판(S50)의 신호 단자(61)는 제3기판(S30)에 형성된 비아홀(H17)을 통하여 제1기판(S10)의 연결 단자(B)에 연결된다.
따라서, 안테나를 통하여 수신되는 신호가 위상 정합용 스트립 라인(31)을 통하여 수신 필터칩(20)으로 입력되거나, 송신 필터칩(10)으로부터의 신호가 위상 정합용 스트립 라인(31)을 통하여 안테나로 출력된다.
또한, 위상 정합용 스트립 라인(31)이 형성되어 있는 제1기판(S10)의 저면부는 편평하게 형성되지 않고, 첨부한 도16에 도시되어 있듯이, 요철 형상으로 이루어진다. 즉, 위상 정합용 스트립 라인(31)이 형성되어 있는 부분이 위상 정합용 스트립 라인(31)이 형성되어 있지 않은 부분보다 높게 형성되는 요철 형상을 이룬다. 따라서, 제1기판(S10)이 프린트 기판(도시하지 않음)에 장착되는 경우에는, 위상 정합용 스트립 라인(31)이 형성되지 않은 부분은 프린트 기판과 접촉하게 되고, 위상 정합용 스트립 라인(31)이 형성된 부분은 프린트 기판과 접촉되지 않는다. 따라서, 위상 정합용 스트립 라인(31)과 프린트 기판사이에는 일정한 공간이 형성된다.
이러한 기판(S10∼S60)들은 첨부한 도16에 도시되어 있듯이, 제1기판(S10)위에 제2기판(S20)이 적층되고, 제2기판(S20)위에 제3기판(S30) 및 제4기판(S40)이순서대로 적층되고, 그 위에 제5기판(S50)이 적층된다. 이 때, 위상 정합용 스트립 라인(31)의 상하부에는 그라운드층(G1)이 형성된다.
기판 적층시에, 제5기판(S50)의 각 단자(40,50,61,71,80)은 위에 기술한 바와 같이 제2기판(S20)에 형성된 비아홀(H1∼H12)을 통하여 제1기판(S10)의 연결 단자(A∼L)D와 연결된다.
제1기판(S10), 제2기판(S20), 제3기판(S30), 제4기판(S40) 및 제5기판(S50)을 순서대로 적층한 다음, 마지막으로 적층된 제5기판(S50)을 보호하기 위한 제6기판(S60)을 제5기판(S50)위에 적층하여 듀플렉서 패키지를 형성한다.
(도16에서의 대응하는 각 기판(S10∼S60)이 정확하게 지시되어 있는지 확인바랍니다.)
이상에서와 같이, 이 발명은 송수신 필터칩이 적층된 동일한 기판상에 스트립 라인을 형성함에 따라, 구조가 간단해지고 제조 단가가 감소된다.
또한, 스트립 라인이 하나로 형성됨에 따라, 두 개의 스트립 라인 사이에 발생될 수 있는 기생 캐패시터 발생이 방지되어, 표면 탄성파 필터의 특성이 향상된다.
또한, 스트립 라인의 길이가 λ/4∼λ/2 사이에서 유지됨에 따라, 스트립 라인의 길이 증가에 따른 라인 저항 발생이 방지되어, 표면 탄성파 필터의 특성이 향상되고, 듀플렉서 송수신단의 삽입 손실이 감소된다.
이 발명은 이러한 실시예에 한정되지 않고, 다음에 기술되는 청구 범위를 벗어나지 않는 범위내에서 다양한 실시가 가능하다.

Claims (4)

  1. 외부 회로 및 안테나와 연결되는 다수의 연결 단자가 형성되어 있는 제1기판과;
    상기 제1기판 위에 위치하고, 상기 연결 단자에 대응하는 다수의 비아홀이 형성되어 있는 제2기판과;
    상기 제2기판 위에 위치하고, 상기 제2기판의 비아홀을 통하여 상기 제1기판의 대응하는 연결 단자에 연결되어 안테나를 통한 신호의 송수신이 이루어지도록 하는 다수의 신호 단자 및 그라운드 단자와, 상기 신호 단자 및 그라운드 단자에 연결되어 있으며 서로 다른 밴드 패스 주파수를 가지는 수신 필터 및 송신 필터와, 일측 단자가 상기 송신 필터에 연결되고 타측 단자가 상기 수신 필터에 연결되어 상기 송신 필터와 수신 필터의 위상을 정합시키는 하나의 위상 정합 스트립 라인이 형성되어 있는 제3기판과;
    상기 제3기판 위에 위치하여 상기 제3기판을 보호하는 제4기판으로 이루어지는 표면 탄성파 듀플렉서 패키지.
  2. 제1항에서,
    상기 위상 정합 스트립 라인의 길이는 λ/4 내지 λ/2 인 표면 탄성파 듀플렉서 패키지.
  3. 외부 회로 및 안테나와 연결되는 다수의 연결 단자가 형성되어 있으며, 상기 안테나와 연결되는 연결 단자에 제1단자와 제2단자가 연결되어 있는 하나의 위상 정합 스트립 라인이 형성되어 있는 제1기판과;
    상기 제1기판 위에 위치하고, 상기 연결 단자에 대응하는 다수의 비아홀이 형성되어 있는 제2기판과;
    상기 제2기판 위에 위치하고, 상기 위상 정합용 스트립 라인의 제1단자 및 제2단자를 와이어로 서로 연결하기 위한 홀이 형성되어 있는 제3기판과;
    상기 제3기판 위에 위치하는 제4기판과;
    상기 제4기판위에 위치하고, 상기 제2기판의 비아홀을 통하여 상기 제1기판의 대응하는 연결 단자에 연결되어 안테나를 통한 신호의 송수신이 이루어지도록 하는 다수의 신호 단자 및 그라운드 단자와, 상기 신호 단자 및 그라운드 단자에 연결되어 있으며 서로 다른 밴드 패스 주파수를 가지는 수신 필터 및 송신 필터가 형성되어 있으며, 상기 신호 단자 중 하나는 상기 제2기판의 다수 비아홀 중 하나의 비아홀을 통하여 상기 제1기판의 위상 정합 스트립 라인의 제1 및 제2단자 중 하나의 단자와 연결되는 제5기판과;
    상기 제5기판 위에 위치하여 상기 제5기판을 보호하는 제6기판으로 이루어지는 표면 탄성파 듀플렉서 패키지.
  4. 제3항에서,
    상기 위상 정합용 스트립 라인의 길이는 λ/4 내지 λ/2 인 표면 탄성파 듀플렉서 패키지.
KR1019980046548A 1998-10-31 1998-10-31 표면탄성파듀플렉서패키지 KR100328882B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019980046548A KR100328882B1 (ko) 1998-10-31 1998-10-31 표면탄성파듀플렉서패키지

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980046548A KR100328882B1 (ko) 1998-10-31 1998-10-31 표면탄성파듀플렉서패키지

Publications (2)

Publication Number Publication Date
KR20000028350A KR20000028350A (ko) 2000-05-25
KR100328882B1 true KR100328882B1 (ko) 2002-08-28

Family

ID=19556708

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980046548A KR100328882B1 (ko) 1998-10-31 1998-10-31 표면탄성파듀플렉서패키지

Country Status (1)

Country Link
KR (1) KR100328882B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100642612B1 (ko) * 2001-02-09 2006-11-10 후지쯔 가부시끼가이샤 듀플렉서 장치

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040011728A (ko) * 2002-07-30 2004-02-11 엘지이노텍 주식회사 듀플렉서 칩 패키지 및 그 제조방법
JP3778902B2 (ja) * 2003-04-28 2006-05-24 富士通メディアデバイス株式会社 分波器及び電子装置
JP3967289B2 (ja) * 2003-04-30 2007-08-29 富士通メディアデバイス株式会社 分波器及び電子装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100642612B1 (ko) * 2001-02-09 2006-11-10 후지쯔 가부시끼가이샤 듀플렉서 장치

Also Published As

Publication number Publication date
KR20000028350A (ko) 2000-05-25

Similar Documents

Publication Publication Date Title
US7579927B2 (en) Duplexer
US8193877B2 (en) Duplexer with negative phase shifting circuit
US5561406A (en) Duplexer package
KR100809172B1 (ko) 듀플렉서 및 이를 통한 신호 처리 방법
CN100594675C (zh) 双工器
US7941103B2 (en) Duplexer
US6838956B2 (en) Packaging methodology for duplexers using FBARs
US6822534B2 (en) Laminated electronic component, laminated duplexer and communication device
US7872548B2 (en) Antenna duplexer
EP1261143B1 (en) Transceiver front end module
US7276992B2 (en) Antenna duplexer and electronic device
EP1758247A2 (en) Duplexer having matching circuit
US20050099244A1 (en) Band elimination filter, filter device, antenna duplexer and communication apparatus
JPH0758506A (ja) Ｌｃ型誘電体フィルタ、およびこれを用いた空中線共用器
US6608533B2 (en) Matching circuit chip, filter with matching circuit, duplexer and cellular phone
US20050107042A1 (en) Transmitter and/or receiver module
JP2005268878A (ja) アンテナ共用器
KR100700629B1 (ko) 안테나 공용기
US6373350B1 (en) Branching filter with saw-resonator transmitting and receiving filters in separate packages and receiving-branch lines in both packages
KR100328882B1 (ko) 표면탄성파듀플렉서패키지
JPH08191230A (ja) 分波器
US20030220083A1 (en) High frequency composite component
JP2004201263A (ja) 高周波複合部品
KR100759737B1 (ko) 분파 필터 패키지
JP2003152590A (ja) アンテナスイッチモジュール

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee