KR100326247B1 - 등화기 - Google Patents

등화기 Download PDF

Info

Publication number
KR100326247B1
KR100326247B1 KR1019990064084A KR19990064084A KR100326247B1 KR 100326247 B1 KR100326247 B1 KR 100326247B1 KR 1019990064084 A KR1019990064084 A KR 1019990064084A KR 19990064084 A KR19990064084 A KR 19990064084A KR 100326247 B1 KR100326247 B1 KR 100326247B1
Authority
KR
South Korea
Prior art keywords
symbol
output
equalizer
multiplier
inputting
Prior art date
Application number
KR1019990064084A
Other languages
English (en)
Other versions
KR20010061588A (ko
Inventor
최한준
이덕명
Original Assignee
박종섭
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 박종섭, 주식회사 하이닉스반도체 filed Critical 박종섭
Priority to KR1019990064084A priority Critical patent/KR100326247B1/ko
Publication of KR20010061588A publication Critical patent/KR20010061588A/ko
Application granted granted Critical
Publication of KR100326247B1 publication Critical patent/KR100326247B1/ko

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00Baseband systems
    • H04L25/02Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03006Arrangements for removing intersymbol interference
    • H04L25/03178Arrangements involving sequence estimation techniques
    • H04L25/03248Arrangements for operating in conjunction with other apparatus
    • H04L25/03254Operation with other circuitry for removing intersymbol interference
    • H04L25/03267Operation with other circuitry for removing intersymbol interference with decision feedback equalisers

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)

Abstract

본 발명은 등화기에 관한 것으로서, 심볼을 입력하고 입력된 심볼 값들을 다수개 저장하며 하나의 심볼 클락 내에서 상기 저장된 심볼 값들이 계산되도록 회전시키다가 선택 신호가 액티브되면 가장 오래된 심볼 값을 갱신하고 새로운 심볼을 입력하는 저장부, 상기 저장부의 출력들 중 하나를 선택하여 출력하는 멀티플렉서, 상기 멀티플렉서의 출력과 외부 제어 신호를 입력하고 상기 제어 신호에 응답하여 상기 멀티플렉서의 출력을 출력하는 계수 갱신부, 상기 계수 갱신부의 출력을 지연시켜서 상기 계수 갱신부로 입력시키는 지연부, 상기 계수 갱신부의 출력과 상기 저장부의 출력을 곱하는 승산기, 및 상기 선택 신호가 인액티브될 때 상기 저장부에 저장된 심볼 값들의 계수와 상기 승산기의 출력을 누적하다가 상기 선택 신호가 액티브될 때 상기 누적된 값들을 출력하며 동시에 상기 승산기의 출력을 입력하는 누적기를 구비함으로써 심볼 클락 당 시스템 클락 수까지 최대로 하드웨어 공유를 지원할 수 있다.

Description

등화기{Equalizer}
본 발명은 등화기에 관한 것으로서, 특히 피드포워드 등화기(Feed Forward Equalizer)에 관한 것이다.
케이블을 이용한 시스템에서 임피던스(impedance) 부정합 등으로 인해 반사 신호가 수신기에 지연되어 도착함으로써 원래의 신호에 간섭 현상이 발생할 수가 있다. 이러한 다중 간섭 현상(Multipath Interference)은 입력 신호의 스펙트럼(spectrum)을 물결 모양으로 왜곡시켜 수신 시스템의 성능을 현저하게 저하시킬 수 있는 주요 요인이다. 이러한 요인에 민감한 다중 레벨의 직교 진폭 변조(QAM; Quadruture Amplitude Modulation) 수신단에서는 적응 등화기를 사용하여 이를 보상하여야 한다. 이러한 적응 등화기 중 자력 등화를 위해 널리 상용화되는 방식은 결정 궤환 등화기이고 그 구조는 피드포워드 등화기(Feed Forward Equalizer)와 궤환 등화기로 구성된다.
도 1에 4 탭(tab) 피드포워드 등화기의 회로가 도시되어 있다. 도 1을 참조하면, 종래의 피드 포워드 등화기(101)는 계수 갱신부들(111∼114), 지연기들(121∼123), 가산기들(131∼133) 및 곱셈기들(141∼144)을 구비한다. 도 1에서 rk는 입력 심볼(symbol) 값을 나타내며 매 심볼 클락(clock)마다 갱신된다. 그리고 Ck는 rk에 곱해질 계수(coefficient)를 나타낸다. 따라서 매 심볼 클락마다 발생되는 출력은 다음 수학식 1과 같다.
c1·r1+ c2·r2+ c3·r3+ c4·r4
c2'·r2+ c3'·r3+ c4'·r4+ c5'·r5
c3'·r3+ c4'·r4+ c5'·r5+ c6'·r6
여기서 ck+1 n(')= f(ck, rk, errk, uf) 이고 n은 매 심볼 클락마다 증가한다.
상술한 종래 기술에 따르면, 곱셈기와 누적기 등의 하드웨어(hardware)를 공유시키는 데 있어서 가장 오래된 심볼 값을 새로운 입력 심볼로 갱신시키는데 한 클락을 더 필요로 함에 따라 심볼 당 시스템 클락 수를 최대로 공유시킬 수가 있다. 예컨대, 시스템 클락 수가 8이라면, 심볼당 최대 7까지 하드웨어를 공유시킬 수가 있다. 따라서, 피드포워드 등화기(101)의 탭 수가 8만 되더라도 한 심볼 클락을 더 필요로 하거나 또는 더 빠른 시스템 클락을 사용해야 하는 문제가 있다.
본 발명이 이루고자하는 기술적 과제는 심볼 클락당 시스템 클락 수까지 최대로 하드웨어 공유를 지원할 수 있는 등화기를 제공하는 것이다.
도 1은 종래의 피드포워드 등화기(Feed Forward Equalizer)의 회로도.
도 2는 본 발명의 바람직한 실시예에 따른 피드포워드 등화기의 회로도.
도 3은 상기 도 2에 도시된 신호들의 타이밍도.
상기 기술적 과제를 이루기 위하여 본 발명은, 심볼을 입력하고 입력된 심볼 값들을 다수개 저장하며 하나의 심볼 클락 내에서 상기 저장된 심볼 값들이 계산되도록 회전시키다가 선택 신호가 액티브되면 가장 오래된 심볼 값을 갱신하고 새로운 심볼을 입력하는 저장부, 상기 저장부의 출력들 중 하나를 선택하여 출력하는 멀티플렉서, 상기 멀티플렉서의 출력과 외부 제어 신호를 입력하고 상기 제어 신호에 응답하여 상기 멀티플렉서의 출력을 출력하는 계수 갱신부, 상기 계수 갱신부의 출력을 지연시켜서 상기 계수 갱신부로 입력시키는 지연부, 상기 계수 갱신부의 출력과 상기 저장부의 출력을 곱하는 승산기, 및 상기 선택 신호가 인액티브될 때 상기 저장부에 저장된 심볼 값들의 계수와 상기 승산기의 출력을 누적하다가 상기 선택 신호가 액티브될 때 상기 누적된 값들을 출력하며 동시에 상기 승산기의 출력을 입력하는 누적기를 구비하는 것을 특징으로 하는 등화기를 제공한다.
바람직하게, 상기 등화기는 피드포워드 및 피드백 등화기 모두에 적용가능하고, 상기 저장부는 다수개 등화기탭수의 플립플롭들을 구비하여 상기 심볼 값들을 저장한다.
또한, 상기 멀티플렉서와 누적기 내부의 선택 신호의 액티브/인액티브 상태를 위해 내부에 카운터를 사용한다.
상기 본 발명에 의한 등화기는 심볼 클락 당 시스템 클락 수까지 최대로 하드웨어 공유를 지원할 수 있다.
본 발명과 본 발명의 동작상의 이점 및 본 발명의 실시에 의하여 달성되는 목적을 충분히 이해하기 위해서는 본 발명의 바람직한 실시예를 예시하는 첨부 도면 및 첨부 도면에 기재된 내용을 참조하여야만 한다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 설명함으로써, 본 발명을 상세히 설명한다. 각 도면에 제시된 동일한 참조부호는 동일한 부재를 나타낸다.
도 2는 본 발명의 바람직한 실시예에 따른 피드포워드 등화기의 회로도이다. 도 2를 참조하면, 본 발명의 피드포워드 등화기(201)는 저장부(211), 계수 갱신부(231), 지연부(241), 승산기(251), 누적기(261) 및 카운터(271)를 구비한다.
저장부(211)는 4개의 플립플롭들(d_0, d_1, d_2, d_3)을 구비하고 입력되는 심볼(r5)을 포함하여 모두 4개의 심볼들(r1, r2, r3, r4)의 값들을 저장한다. 저장부(211)는 저장된 심볼들 중 일부 심볼들(r1, r2)을 출력한다. 저장부(211)는심볼(r5)을 입력하고 입력된 심볼 값들을 다수개 저장하며 하나의 심볼 클락 내에서 상기 저장된 심볼 값들이 계산되도록 회전시키다가 제어 신호(s)가 '1'로써 액티브(active)되면 가장 오래된 심볼 값을 갱신하고 새로운 심볼(r5)을 입력한다. 멀티플렉서(221)는 저장부(211)로부터 출력되는 심볼들(r1, r2)을 입력하고 그 중에 하나를 선택하여 출력한다. 계수 갱신부(231)는 외부 제어 신호들(err, mu)과 멀티플렉서(221)의 출력을 입력하고 외부 제어 신호들(err, mu)에 응답하여 멀티플렉서로부터 출력되는 심볼을 갱신한다. 계수 갱신부(231)의 출력의 일부는 지연부(241)를 통하여 지연되어 계수 갱신부(231)로 입력된다.
지연부(241)는 다수개의 지연기들(c_1, c_2, c_3)을 구비한다. 승산기(251)는 저장부(211)로부터 출력되는 심볼(r1)과 계수 갱신부(231)의 출력을 곱하여 출력한다. 누적기(261)는 승산기(251)의 출력을 입력한다. 누적기(261)는 선택 신호(s)가 '0'으로 인액티브(inactive)될 때 저장부(211)에 저장된 심볼 값들의 계수와 승산기(251)의 출력을 누적하다가 선택 신호(s)가 '1'로 액티브될 때 상기 누적된 값들을 출력하며 동시에 승산기(251)의 출력을 입력한다. 누적기(261)는 가산기(281), 멀티플렉서들(283, 285) 및 지연기들(287, 289)을 구비한다. 여기서 지연기들(287, 289)은 모두 시스템 클락을 기준으로 한다.
종래의 피드포워드 등화기(101)의 출력과 동일한 결과를 출력하도록 하면서 하드웨어를 공유하는 구조를 설계하기 위하여 고려할 사항은 다음 5가지이다. 이 경우 4 탭 피드포워드 등화기를 예로 들어 설명한다.
(1) 매 심볼 클락마다 4개의 심볼값이 계산되어 출력되기 위하여 이전 4개의심볼 값을 저장하고 있어야 한다.
(2) 매 심볼 클락마다 가장 오래된 심볼 값은 새로운 심볼 값으로 대치되어야 한다.
(3) k번째 계수는 k-1번째 제어 신호(err), k-1번째 심볼 값, k-1번째 계수에 의해 구해진다.
(4) 현재의 k번째 입력 심볼 값은 상기 (3)에서 구해진 계수와 곱해진다.
(5) 4개의 심볼 값과 관련된 계수와의 곱은 매 시스템 클락마다 누적되어 매 심볼 클락 에지(edge)에서 출력된다.
상기 5가지 사항들은 본 발명의 등화기(201)에 그대로 적용된다. 따라서, 상기 5가지 사항들을 토대로 본 발명의 등화기(201)의 동작을 설명하기로 한다. 이 때 도 3의 타이밍도도 참조하기로 한다.
먼저, 상기 (1) 항목을 위해 플립플롭들(d_0, d_1, d_2, d_3)은 각각 심볼 값들을 저장하고 있다. 플립플롭들(d_0, d_1, d_2, d_3)로 입력되는 심볼 값들은 선택 신호(s)에 의해 선택된다. 선택 신호(s)가 '0'일 때는 그 저장된 값들이 회전(rotation)하게 되며, 이 때 한 심볼 클락 주기 안에 4개의 심볼 값들이 모두 계산된다. 상기 (2) 항목을 고려하여 회전되던 심볼 값들(d_0, d_1, d_3)은 선택 신호(s)가 '1'일 때 도 3의 32와 같이 플립플롭들(d_2, d_3, d_1)로 시프트(shift)되고, 새로운 심볼 값(r5)이 플립플롭(d_0)으로 입력된다. 이 때 31과 같이 가장 오래된 심볼 값(r1)은 플립플롭들(d_0, d_1, d_2, d_3)에 더 이상 저장되지 않는다. 상기 심볼 값(r1)은 (3) 항목을 고려하여 다음에 사용될 계수의 계산을 위해멀티플렉서(221)에 의해 선택되어 34에서 사용된다.
상기 과정에서 구해진 계수는 지연기(c_3)에 저장되고 지연기(c_0)에 기 저장된 값이 플립플롭(d3)의 값과 33에서와 같이 곱해진다. 새로 계산되어 지연기(c_0)에 저장된 계수값은 다음 심볼 클락에서 필요한 계수를 계산하기 위해 지연기들(c_1,c_2,c_3)로 시프트된다. 이 때 상기 계수를 위한 지연기들(c_0∼c_3)의 수는 4개이므로 심볼 클락 당 시스템 클락 수와 동일하다. 상기 (5) 항목을 고려하여 도 2에 누적기(261)가 구비된다. 누적기(261)는 선택 신호(s)가 '0'에서 플립플롭들(d_0, d_1, d_2, d_3)에 저장된 4개의 심볼 값들의 계수와의 곱을 누적하다가 선택 신호(s)가 '1'에서 외부로 출력됨과 동시에 새로운 승산기(251)의 출력을 입력하여 클락의 낭비를 제거하였다. 이러한 등화기(201)의 안정된 동작을 위해 제로부터 최대(심볼 클락 당 시스템 클락의 수) -1까지 카운팅(counting)을 수행하는 카운터(271)를 구비한다.
도면과 명세서에서 최적 실시예들이 개시되었다. 여기서 특정한 용어들이 사용되었으나, 이는 단지 본 발명을 설명하기 위한 목적에서 사용된 것이지 의미한정이나 특허청구범위에 기재된 본 발명의 범위를 제한하기 위하여 사용된 것은 아니다. 그러므로 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의해 정해져야 할 것이다.
상술한 바와 같이 본 발명에 따르면, 하드웨어 공유로 인하여 등화기(201)의 크기가 감소되고 새로운 심볼 값의 갱신을 위해 필요하던 심볼 클락이 필요치 않게 되므로 심볼 클락 당 시스템 클락의 수가 등화기(201)의 탭 수와 동일할 경우도 사용 가능하다.

Claims (4)

  1. 심볼을 입력하고 입력된 심볼 값들을 다수개 저장하며 하나의 심볼 클락 내에서 상기 저장된 심볼 값들이 계산되도록 회전시키다가 선택 신호가 액티브되면 가장 오래된 심볼 값을 갱신하고 새로운 심볼을 입력하는 저장부;
    상기 저장부의 출력들 중 하나를 선택하여 출력하는 멀티플렉서;
    상기 멀티플렉서의 출력과 외부 제어 신호를 입력하고 상기 제어 신호에 응답하여 새로운 계수를 출력하는 계수 갱신부;
    상기 계수 갱신부의 출력을 등화기의 탭수만큼 지연시켜서 상기 계수 갱신부로 입력시키는 지연부;
    상기 계수 갱신부의 출력과 상기 저장부의 출력을 곱하는 승산기; 및
    상기 선택 신호가 인액티브될 때 상기 저장부에 저장된 심볼 값들의 계수와 상기 승산기의 출력을 누적하다가 상기 선택 신호가 액티브될 때 상기 누적된 값들을 출력하며 동시에 상기 승산기의 출력을 입력하는 누적기
    를 구비하는 것을 특징으로 하는 등화기.
  2. 제1항에 있어서,
    상기 등화기는 피드포워드 또는 피드백 등화기인 것을 특징으로 하는 등화기.
  3. 제1항에 있어서,
    상기 저장부는 다수개의 플립플롭들을 구비하여 상기 심볼 값들을 저장하고 그 심볼값을 로테이트시켜 하나의 승산기를 공유하는 것을 특징으로 하는 등화기.
  4. 제1항에 있어서,
    상기 멀티플렉서와 상기 누적기 내부의 선택 신호의 액티브/인액티브 상태를 위해 카운터를 사용하는 것을 특징으로 하는 등화기.
KR1019990064084A 1999-12-28 1999-12-28 등화기 KR100326247B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019990064084A KR100326247B1 (ko) 1999-12-28 1999-12-28 등화기

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990064084A KR100326247B1 (ko) 1999-12-28 1999-12-28 등화기

Publications (2)

Publication Number Publication Date
KR20010061588A KR20010061588A (ko) 2001-07-07
KR100326247B1 true KR100326247B1 (ko) 2002-03-08

Family

ID=19631402

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990064084A KR100326247B1 (ko) 1999-12-28 1999-12-28 등화기

Country Status (1)

Country Link
KR (1) KR100326247B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8009728B2 (en) 2005-12-09 2011-08-30 Electronics And Telecommunications Research Institute Parallel equalizer for DS-CDMA UWB system and method thereof

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05226975A (ja) * 1991-07-26 1993-09-03 General Instr Corp 複素適応イコライザーにおける係数を変更するための方法及び装置
JPH08335894A (ja) * 1995-06-09 1996-12-17 Hitachi Ltd Qam復調器における波形等化方法
US5598432A (en) * 1993-08-24 1997-01-28 Lucent Technologies Inc. Equalizing received signal samples by receiving input in a first register at a first rate greater than or equal to the transmission rate and further receiving samples into a plurality of register at a second rate lower than the first rate
KR970031620A (ko) * 1995-11-30 1997-06-26 배순훈 QAM 신호 등화기(Anequalizer for equalizing QAM signal)
KR970031625A (ko) * 1995-11-30 1997-06-26 배순훈 QAM 및 VSB 신호 등화기(An equalizer for equalizing QAM and VSB signals)

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05226975A (ja) * 1991-07-26 1993-09-03 General Instr Corp 複素適応イコライザーにおける係数を変更するための方法及び装置
US5598432A (en) * 1993-08-24 1997-01-28 Lucent Technologies Inc. Equalizing received signal samples by receiving input in a first register at a first rate greater than or equal to the transmission rate and further receiving samples into a plurality of register at a second rate lower than the first rate
JPH08335894A (ja) * 1995-06-09 1996-12-17 Hitachi Ltd Qam復調器における波形等化方法
KR970031620A (ko) * 1995-11-30 1997-06-26 배순훈 QAM 신호 등화기(Anequalizer for equalizing QAM signal)
KR970031625A (ko) * 1995-11-30 1997-06-26 배순훈 QAM 및 VSB 신호 등화기(An equalizer for equalizing QAM and VSB signals)

Also Published As

Publication number Publication date
KR20010061588A (ko) 2001-07-07

Similar Documents

Publication Publication Date Title
AU646618B2 (en) Method and apparatus for updating coefficients in a complex adaptive equalizer
EP0907261A2 (en) Signal waveform equalizer apparatus
US5970094A (en) Adaptive equalizer employing filter input circuit in a circular structure
US5406589A (en) Fractionally spaced cross-polarization interference canceller
US20060133471A1 (en) Coefficient update circuit, adaptive equalizer including the coefficient update circuit, and coefficient update method of the adaptive equalizer
JP2006180093A (ja) キャンセラ装置及びデータ伝送システム
US20080107166A1 (en) Adaptive equalizer and adaptive equalization method
EP0598347B1 (en) Two stage accumulator for use in updating coefficients
EP0751618B1 (en) A hardware efficient interpolation filter
KR100326247B1 (ko) 등화기
US5912828A (en) Equalizer filter configuration for processing real-valued and complex-valued signal samples
US6108681A (en) System for sharing resources in a digital filter
US6332000B1 (en) Time division equalizer using system clock signal faster than symbol clock signal in high-speed communication
US7552158B2 (en) Digital filter and digital broadcasting receiver having the same
US5805481A (en) Update block for an adaptive equalizer filter configuration capable of processing complex-valued coefficient signals
US6944218B2 (en) Adaptive filter having a small circuit scale with a low power consumption and tap-coefficients updating method of adaptive filter
KR100186532B1 (ko) 에이치디티브이용 고속 채널 등화기
KR100238669B1 (ko) 적응형 디지털 필터
KR100499517B1 (ko) Lms 적응 필터
JPS6367776B2 (ko)
JPS641980B2 (ko)
KR100467317B1 (ko) 스케일러블 적응등화 장치
KR100362396B1 (ko) 시분할 다중 방식을 이용한 판단 반송 등화기용 필터
KR100280209B1 (ko) 큐에이엠 수신기의 디에프이
KR0176146B1 (ko) 결정 귀환 등화 방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20070116

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee