KR100325667B1 - Thin film transistor array panel for liquid crystal display and manufacturing method of the same - Google Patents
Thin film transistor array panel for liquid crystal display and manufacturing method of the same Download PDFInfo
- Publication number
- KR100325667B1 KR100325667B1 KR1019990038099A KR19990038099A KR100325667B1 KR 100325667 B1 KR100325667 B1 KR 100325667B1 KR 1019990038099 A KR1019990038099 A KR 1019990038099A KR 19990038099 A KR19990038099 A KR 19990038099A KR 100325667 B1 KR100325667 B1 KR 100325667B1
- Authority
- KR
- South Korea
- Prior art keywords
- pixel electrode
- liquid crystal
- forming
- horizontal alignment
- thin film
- Prior art date
Links
- 239000004973 liquid crystal related substance Substances 0.000 title claims abstract description 45
- 239000010409 thin film Substances 0.000 title claims abstract description 31
- 238000004519 manufacturing process Methods 0.000 title claims description 15
- 239000000758 substrate Substances 0.000 claims abstract description 63
- 229910052751 metal Inorganic materials 0.000 claims description 33
- 239000002184 metal Substances 0.000 claims description 33
- 229920001721 polyimide Polymers 0.000 claims description 19
- 239000010408 film Substances 0.000 claims description 14
- 125000000217 alkyl group Chemical group 0.000 claims description 12
- 239000004642 Polyimide Substances 0.000 claims description 11
- 229920002120 photoresistant polymer Polymers 0.000 claims description 11
- 239000004065 semiconductor Substances 0.000 claims description 9
- 239000011651 chromium Substances 0.000 claims description 6
- 230000001678 irradiating effect Effects 0.000 claims description 6
- 238000002161 passivation Methods 0.000 claims description 6
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 claims description 4
- 229910052804 chromium Inorganic materials 0.000 claims description 4
- 230000001681 protective effect Effects 0.000 claims description 3
- 239000010410 layer Substances 0.000 description 35
- 238000000034 method Methods 0.000 description 26
- 239000013545 self-assembled monolayer Substances 0.000 description 16
- 230000005684 electric field Effects 0.000 description 8
- 230000000903 blocking effect Effects 0.000 description 7
- 239000000463 material Substances 0.000 description 4
- 239000011159 matrix material Substances 0.000 description 3
- 238000000206 photolithography Methods 0.000 description 3
- 239000011241 protective layer Substances 0.000 description 3
- 230000007547 defect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 2
- 238000002834 transmittance Methods 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 230000010287 polarization Effects 0.000 description 1
- 230000007261 regionalization Effects 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 238000000682 scanning probe acoustic microscopy Methods 0.000 description 1
- 239000002094 self assembled monolayer Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 238000004381 surface treatment Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1337—Surface-induced orientation of the liquid crystal molecules, e.g. by alignment layers
- G02F1/133711—Surface-induced orientation of the liquid crystal molecules, e.g. by alignment layers by organic films, e.g. polymeric films
- G02F1/133723—Polyimide, polyamide-imide
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
Abstract
패턴을 가지지 않는 공통 전극과 공통 전극을 덮고 있는 수직 배향막을 가지는 상부 기판과 대향하는 박막 트랜지스터 기판의 배향막을 수직 배향막으로 형성하되 화소 전극 상부에 일정한 패턴으로 수평 배향 영역을 형성한다. 이렇게 하면, 액정 분자의 배향 방향에 따른 유전율 차이에 의하여 화소를 다수의 영역으로 분할하여 광시야각을 얻을 수 있으며 이와 함께 종래의 PVA 모드 등이 갖는 단점을 극복할 수 있다.An alignment layer of a thin film transistor substrate facing the upper substrate having a common electrode having no pattern and a vertical alignment layer covering the common electrode is formed as a vertical alignment layer, and a horizontal alignment region is formed in a predetermined pattern on the pixel electrode. In this way, a wide viewing angle can be obtained by dividing the pixel into a plurality of regions according to the dielectric constant difference according to the alignment direction of the liquid crystal molecules, and at the same time, a disadvantage of the conventional PVA mode can be overcome.
Description
본 발명은 액정 표시 장치에 관한 것으로서, 특히 액정 표시 장치용 박막 트랜지스터 기판에 관한 것이다.The present invention relates to a liquid crystal display device, and more particularly, to a thin film transistor substrate for a liquid crystal display device.
액정 표시 장치는 일반적으로 공통 전극과 컬러 필터(color filter) 등이 형성되어 있는 상부 기판과 박막 트랜지스터와 화소 전극 등이 형성되어 있는 하부 기판 사이에 액정 물질을 주입해 놓고 화소 전극과 공통 전극에 서로 다른 전위를 인가함으로써 전계를 형성하여 액정 분자들의 배열을 변경시키고, 이를 통해 빛의투과율을 조절함으로써 화상을 표현하는 장치이다.In general, a liquid crystal display device injects a liquid crystal material between an upper substrate on which a common electrode, a color filter, and the like are formed, and a lower substrate on which a thin film transistor and a pixel electrode are formed. By applying a different potential to form an electric field to change the arrangement of the liquid crystal molecules, and through this to adjust the transmittance of light to express the image.
근래 들어 액정 표시 장치는 휴대용 기기의 소형 영상 출력 장치에서 벗어나 컴퓨터의 모니터나 텔레비전 등 기기의 대형 영상 출력 장치에로 이용 영역이 확장되고 있다. 이러한 이용 영역의 확장이 성공적으로 이루어지기 위하여는 액정 표시 장치의 단점인 높은 가격, 좁은 시야각 및 느린 응답 속도를 해결하여야 한다.In recent years, the liquid crystal display device has been extended from a small image output device of a portable device to a large image output device of a device such as a computer monitor or a television. In order to successfully extend such a use area, high price, narrow viewing angle, and slow response speed, which are disadvantages of the liquid crystal display, have to be solved.
이 중 시야각을 넓히기 위하여 마련된 유망한 방법으로 평면 전계 구동 방식(In-Plane-Switching)과 다중 영역을 가지는 수직 배향 방식(vertically aligned mode)이 있으며, 이 중에서 특히 화소 전극과 그 대향 전극인 공통 전극에 일정한 개구 패턴을 형성하거나 돌기를 형성하여 다중 영역을 형성한 수직 배향 방식이 수평 전계 구동 방식에 비하여 화질이 우수하고 응답 속도가 빨라 주목받고 있다.Among these, promising methods for widening the viewing angle include in-plane-switching and vertically aligned modes having multiple regions, among which the pixel electrode and the common electrode, which are opposite electrodes, are used. The vertical alignment method in which a plurality of regions are formed by forming a predetermined opening pattern or forming protrusions has attracted attention because of better image quality and faster response speed than the horizontal electric field driving method.
개구 패턴을 형성하는 방법으로는 화소 전극과 공통 전극에 각각 개구 패턴을 형성하여 이들 개구 패턴으로 인하여 형성되는 프린지 필드(fringe field)를 이용하여 액정 분자들이 눕는 방향을 조절함으로써 시야각을 넓히는 방법이 있다.As a method of forming the opening pattern, an opening pattern is formed in each of the pixel electrode and the common electrode, and the viewing angle is widened by adjusting the direction in which the liquid crystal molecules lie down using a fringe field formed by the opening patterns. .
그러나 이 경우에는 컬러 필터 위에 형성되어 있는 ITO(indium tin oxide)로 이루어진 공통 전극을 사진 식각(photolithography) 공정을 사용하여 패터닝(patterning)해야 하므로 사진 식각 공정이 추가된다.However, in this case, since the common electrode made of indium tin oxide (ITO) formed on the color filter is patterned by using photolithography, a photolithography process is added.
또 컬러 필터 위에 스퍼터링(sputtering)으로 증착된 ITO와 컬러 필터 수지(resin)와의 접착력이 좋지 않아서 공통 전극의 식각에 있어서 정밀도가 떨어진다. 또 ITO 식각시 컬러 필터가 노출되면서 손상을 입는 문제가 있어서 이를 방지하기 위하여는 컬러 필터 위에 신뢰성 있는 유기 절연막(overcoat 막)을 코팅(coating)해야 하는데 이 오버코트막의 가격이 비싼 문제점이 있다. 오버코트막을 형성하면 공통 전극이 크롬(Cr) 등으로 형성되는 블랙 매트릭스(black matrix)와 직접 접촉하지 못하므로 저항이 증가하여 플리커(flicker) 불량이 심해지는 등의 문제도 발생한다.In addition, the adhesion between the ITO deposited on the color filter by sputtering and the color filter resin is not good, so that the precision of the common electrode is inferior. In addition, there is a problem that damage occurs when the color filter is exposed during ITO etching, in order to prevent this, a reliable organic insulating film (overcoat film) must be coated on the color filter. However, there is a problem that the overcoat film is expensive. When the overcoat layer is formed, the common electrode may not directly contact a black matrix formed of chromium (Cr) or the like, thereby causing a problem such as an increase in resistance and severe flicker defects.
또한, 공통 전극에 개구 패턴이 형성되므로 공통 전극의 저항 증가가 가중된다.In addition, since an opening pattern is formed in the common electrode, an increase in resistance of the common electrode is increased.
한편 상하 기판의 정렬시 상판의 공통 전극에 형성된 개구 패턴과 하판의 화소 전극에 형성된 개구 패턴을 정확히 정렬해야하는 어려움도 따른다.On the other hand, when the upper and lower substrates are aligned, the opening pattern formed on the common electrode of the upper plate and the opening pattern formed on the pixel electrode of the lower plate also have difficulty in accurately aligning.
돌기를 형성하는 방법은 상하 기판 위에 형성되어 있는 화소 전극과 공통 전극 위에 각각 돌기를 형성하여 둠으로써 돌기에 의하여 왜곡되는 전기장을 이용하여 액정 분자의 눕는 방향을 조절하는 방식이다.The method of forming the protrusions is a method of controlling the lying direction of the liquid crystal molecules by using the electric field distorted by the protrusions by forming the protrusions on the pixel electrode and the common electrode formed on the upper and lower substrates, respectively.
이러한 방식에 있어서는 상하 기판에 돌기를 형성하는 공정이 추가되어야 하므로 생산비용이 증가하고 상하의 돌기를 정확히 정렬해야 하는 문제점이 있다.In this manner, a process of forming protrusions on the upper and lower substrates has to be added, and thus there is a problem in that the production cost increases and the upper and lower protrusions must be aligned correctly.
본 발명이 이루고자 하는 기술적 과제는 액정 표시 장치의 제조 공정을 복잡하게 만들지 않으면서 다중 영역을 가지는 수직 배향 액정 표시 장치를 제조하는 것이다.An object of the present invention is to manufacture a vertically aligned liquid crystal display having multiple regions without complicating the manufacturing process of the liquid crystal display.
도 1은 본 발명의 실시예에 따른 액정 표시 장치의 개략적 단면도이고,1 is a schematic cross-sectional view of a liquid crystal display according to an exemplary embodiment of the present invention.
도 2a 내지 도 2c는 본 발명의 실시예에 따른 수평 배향 영역의 평면적 배치를 나타내는 배치도이고,2A to 2C are layout views illustrating a planar arrangement of a horizontal alignment region according to an embodiment of the present invention.
도 3a 내지 도 3d는 본 발명의 실시예에 따른 액정 표시 장치용 박막 트랜지스터기판의 단면도이다.3A to 3D are cross-sectional views of a thin film transistor substrate for a liquid crystal display according to an exemplary embodiment of the present invention.
이러한 과제를 해결하기 위하여 본 발명에서는 박막 트랜지스터 기판에 일정한 패턴의 수평 배향 영역을 형성한다.In order to solve this problem, the present invention forms a horizontal alignment region of a predetermined pattern on the thin film transistor substrate.
구체적으로는, 절연 기판 위에 화소 전극이 형성되어 있고, 화소 전극에 연결되어 있으며 주사 신호에 따라 화상 신호를 화소 전극에 인가 또는 차단하는 스위칭 소자가 형성되어 있으며, 화소 전극 위에 수직 배향막이 일정한 평면적 패턴을 가지는 수평 배향 영역을 제외한 영역에 덮여 있는 구조의 박막 트랜지스터 기판을 마련한다.Specifically, a pixel electrode is formed on an insulating substrate, and a switching element connected to the pixel electrode and configured to apply or block an image signal to the pixel electrode according to a scan signal is formed, and a planar pattern having a constant vertical alignment layer on the pixel electrode. A thin film transistor substrate having a structure covered with a region other than a horizontal alignment region having a structure is provided.
이 때, 수평 배향 영역에는 화소 전극이 노출되어 있거나 수직 배향성을 상실한 폴리이미드 또는 알킬 체인을 상실한 SAM이 형성되어 있을 수 있다. 또 수평 배향 영역에는 화소 전극과 다른 층에 형성되어 있는 금속 패턴이 노출되어 있을 수 있으며, 이 금속 패턴은 게이트선 또는 데이터선과 같은 층에 형성될 수 있으며 크롬으로 형성하는 것이 바람직하다.In this case, a SAM may be formed in the horizontal alignment region in which the pixel electrode is exposed or the polyimide or alkyl chain in which the vertical alignment is lost. In addition, a metal pattern formed on a layer different from the pixel electrode may be exposed in the horizontal alignment region. The metal pattern may be formed on a layer such as a gate line or a data line, and is preferably formed of chromium.
이러한 박막 트랜지스터 기판은 다음과 같은 다양한 방법으로 제조할 수 있다.Such a thin film transistor substrate may be manufactured by various methods as follows.
절연 기판 위에 화소 전극과 주사 신호에 따라 화소 전극에 화상 신호를 인가 또는 차단하는 스위칭 소자를 형성하는 단계, 화소 전극 위에 수직 배향용 폴리이미드막을 도포하는 단계, 수직 배향용 폴리이미드막을 사진 식각하여 수평 배향 영역을 형성하는 단계를 포함하는 제조 방법.Forming a switching element for applying or blocking an image signal to the pixel electrode according to the pixel electrode and the scan signal on the insulating substrate, applying a polyimide film for vertical alignment on the pixel electrode, and photo-etching the polyimide film for vertical alignment Forming an alignment region.
절연 기판 위에 화소 전극과 주사 신호에 따라 화소 전극에 화상 신호를 인가 또는 차단하는 스위칭 소자를 형성하는 단계, 화소 전극 위의 수평 배향 영역에 수직 배향용 폴리이미드가 묻지 않도록 표면 처리를 하는 단계, 화소 전극 위에 수직 배향용 폴리이미드막을 도포하는 단계를 포함하는 제조 방법.Forming a switching element for applying or blocking an image signal to the pixel electrode according to the pixel electrode and the scan signal on the insulating substrate, and performing a surface treatment so that the vertical alignment polyimide is not buried in the horizontal alignment area on the pixel electrode, the pixel A method of manufacturing a method comprising the step of applying a polyimide film for vertical alignment on the electrode.
절연 기판 위에 화소 전극과 주사 신호에 따라 화소 전극에 화상 신호를 인가 또는 차단하는 스위칭 소자를 형성하는 단계, 화소 전극 위에 감광막을 도포하는 단계, 감광막을 노광하고 현상하여 수평 배향 영역을 덮는 감광막 패턴을 형성하는 단계, 화소 전극 위에 알킬 체인을 가지는 SAM을 도포하는 단계, 감광막 패턴을 제거하는 단계를 포함하는 제조 방법.Forming a switching element for applying or blocking an image signal to the pixel electrode according to the pixel electrode and the scan signal on the insulating substrate, applying a photoresist film to the pixel electrode, exposing and developing the photoresist film to cover a horizontal alignment region. Forming, applying a SAM having an alkyl chain on the pixel electrode, and removing the photoresist pattern.
절연 기판 위에 화소 전극과 주사 신호에 따라 화소 전극에 화상 신호를 인가 또는 차단하는 스위칭 소자를 형성하는 단계, 화소 전극 위에 자외선에 노출되면 수직 배향성을 상실하는 수직 배향용 폴리이미드막을 도포하는 단계, 수직 배향용 폴리이미드막에 자외선을 조사하는 단계를 포함하는 제조 방법.Forming a switching element for applying or blocking an image signal to the pixel electrode according to the pixel electrode and the scan signal on the insulating substrate; applying a polyimide film for vertical alignment that loses vertical alignment when exposed to ultraviolet rays on the pixel electrode; Irradiating ultraviolet rays to the polyimide film for orientation.
절연 기판 위에 화소 전극과 주사 신호에 따라 화소 전극에 화상 신호를 인가 또는 차단하는 스위칭 소자를 형성하는 단계, 화소 전극 위에 알킬 체인을 가지는 SAM을 형성하는 단계, SAM에 자외선을 조사하여 수평 배향 영역을 형성하는 단계를 포함하는 제조 방법.Forming a switching element for applying or blocking an image signal to the pixel electrode according to the pixel electrode and the scan signal on the insulating substrate; forming a SAM having an alkyl chain on the pixel electrode; irradiating the SAM with ultraviolet rays to form a horizontal alignment region. Forming method comprising the step of forming.
절연 기판 위에 화소 전극과 주사 신호에 따라 화소 전극에 화상 신호를 인가 또는 차단하는 스위칭 소자를 형성하는 단계, 화소 전극 위의 수평 배향 영역 제외한 영역에 SAM을 인쇄하는 단계를 포함하는 제조 방법.Forming a switching element for applying or blocking an image signal to the pixel electrode according to the pixel electrode and the scan signal on the insulating substrate, and printing a SAM on an area excluding a horizontal alignment area on the pixel electrode.
절연 기판 위에 게이트 전극, 게이트선 및 게이트 패드를 포함하는 게이트 배선과 함께 수평 배향 영역 금속 패턴을 형성하는 단계, 게이트 배선과 수평 배향 영역 금속 패턴 위에 게이트 절연막 패턴, 반도체층 패턴, 접촉층 패턴, 소스 전극, 드레인 전극, 데이터선 및 데이터 패드를 포함하는 데이터 배선 및 상기 게이트 패드, 데이터 패드, 드레인 전극 및 수평 배향 영역 금속 패턴을 노출시키는 개구부를 가지는 보호막 패턴을 형성하는 단계, 보호막 패턴 위에 상기 드레인 전극과 연결되며 수평 배향 영역 금속을 노출시키는 화소 전극을 형성하는 단계, 화소 전극 위에 SAM을 형성하는 단계를 포함하는 제조 방법.Forming a horizontal alignment region metal pattern on the insulating substrate together with a gate wiring including a gate electrode, a gate line, and a gate pad, a gate insulating layer pattern, a semiconductor layer pattern, a contact layer pattern, and a source on the gate wiring and the horizontal alignment region metal pattern Forming a passivation pattern having a data line including an electrode, a drain electrode, a data line, and a data pad and an opening exposing the gate pad, the data pad, the drain electrode, and a horizontal alignment region metal pattern; Forming a pixel electrode connected to the substrate and exposing the horizontal alignment region metal; forming a SAM on the pixel electrode.
절연 기판 위에 게이트 전극, 게이트선 및 게이트 패드를 포함하는 게이트 배선을 형성하는 단계, 게이트 배선 위에 게이트 절연막 패턴, 반도체층 패턴 및 접촉층 패턴을 형성하는 단계, 소스 전극, 드레인 전극, 데이터선 및 데이터 패드를 포함하는 데이터 배선과 함께 수평 배향 영역 금속 패턴을 형성하는 단계, 게이트 패드, 데이터 패드, 드레인 전극 및 수평 배향 영역 금속 패턴을 노출시키는 개구부를 가지는 보호막 패턴을 형성하는 단계, 보호막 패턴 위에 상기 드레인 전극과 연결되며 수평 배향 영역 금속을 노출시키는 화소 전극을 형성하는 단계, 화소 전극 위에 SAM을 형성하는 단계를 포함하는 제조 방법 등이 있다.Forming a gate wiring including a gate electrode, a gate line, and a gate pad on an insulating substrate, forming a gate insulating film pattern, a semiconductor layer pattern, and a contact layer pattern on the gate wiring, a source electrode, a drain electrode, a data line, and data Forming a horizontal alignment region metal pattern together with a data line including a pad, forming a protective layer pattern having an opening exposing a gate pad, a data pad, a drain electrode, and a horizontal alignment region metal pattern, the drain on the protective layer pattern Forming a pixel electrode connected to the electrode and exposing the horizontal alignment region metal; and forming a SAM on the pixel electrode.
그러면 도면을 참고로 하여 본 발명의 실시예에 따른 액정 표시 장치의 구조에 대하여 설명한다.Next, a structure of a liquid crystal display according to an exemplary embodiment of the present invention will be described with reference to the drawings.
도 1은 본 발명의 실시예에 따른 액정 표시 장치의 개략적 단면도이다.1 is a schematic cross-sectional view of a liquid crystal display according to an exemplary embodiment of the present invention.
본 발명의 실시예에 따른 액정 표시 장치는 크게 하부 기판(10), 상부 기판(20) 및 그 사이에 주입되어 있는 액정 물질(30)로 이루어진다.The liquid crystal display according to the exemplary embodiment of the present invention includes a lower substrate 10, an upper substrate 20, and a liquid crystal material 30 injected therebetween.
하부 기판(10)에는 화소 전극(11)과 주사 신호에 따라 화소 전극(11)에 화상 신호를 인가 또는 차단하는 스위칭 소자(14)가 형성되어 있다. 이 때, 스위칭 소자(14)는 박막 트랜지스터를 사용하는 것이 보통이다. 화소 전극(11)과 스위칭 소자(14) 위에는 액정 분자를 기판(10, 20)에 대하여 수직으로 배향하는 막(12)이 형성되어 있다. 하부 수직 배향막(12)은 수평 배향 영역(13)을 제외하고 기판(10) 전면에 걸쳐 형성되어 있다.The lower substrate 10 is provided with a switching element 14 for applying or blocking an image signal to the pixel electrode 11 according to the pixel electrode 11 and the scan signal. At this time, it is common for the switching element 14 to use a thin film transistor. On the pixel electrode 11 and the switching element 14, a film 12 for aligning the liquid crystal molecules perpendicular to the substrates 10 and 20 is formed. The lower vertical alignment layer 12 is formed over the entire surface of the substrate 10 except for the horizontal alignment region 13.
상부 기판(20)에는 패턴을 가지지 않는 공통 전극(21)이 형성되어 있고, 공통 전극(21) 위에는 상부 수직 배향막(22)이 형성되어 있다. 이외에도 컬러 필터와 블랙 매트릭스 등이 더 형성되는 것이 일반적이다.The common electrode 21 having no pattern is formed on the upper substrate 20, and the upper vertical alignment layer 22 is formed on the common electrode 21. In addition, it is common to form a color filter, a black matrix, and the like.
두 기판(10, 20) 사이에 주입되어 있는 액정 물질은 도 1에 나타낸 바와 같이 상하 수직 배향막(12, 22)에 의하여 수직 배향을 하게되나 수평 배향 영역(13) 상부에서는 수평 배향을 하게 된다.As shown in FIG. 1, the liquid crystal material injected between the two substrates 10 and 20 is vertically aligned by the vertical alignment layers 12 and 22, but is horizontally aligned above the horizontal alignment region 13.
이렇게 수평 배향 영역(13)을 형성함으로써 다중 영역(multi-domain)을 형성할 수 있는데 그 원리는 다음과 같다.By forming the horizontal alignment region 13, a multi-domain can be formed. The principle is as follows.
액정 분자가 수직으로 배열되어 있는 곳에서는 전기장이 느끼는 유전율은 ε∥이 되고 액정이 수평 배열되어 있는 곳에서는 전기장이 느끼는 유전율은 ε⊥이 된다. 수직 배향용 액정에서는 ε∥〈ε⊥이므로 전기장은, 도 1에 나타내 바와 같이, 공통 전극(21)쪽으로 가면서 벌어지는 모양으로 형성된다. 이렇게 왜곡된 전기장의 기우는 방향은 화소 전극(11) 주변부의 프린지 필드(fringe field)의 방향과 같은 방향이므로 수평 배향 영역(13)을 중심으로 하여 양쪽으로 화소가 소영역으로 분할된다.Where the liquid crystal molecules are arranged vertically, the permittivity of the electric field is ε ∥ and the permittivity of the electric field is ε 에서는 where the liquid crystals are arranged horizontally. In the liquid crystal for vertical alignment so ε ∥ <ε ⊥ is the electric field, going toward the common electrode 21 is formed in a shape it takes place, as shown in FIG. Since the tilting direction of the distorted electric field is the same as the direction of the fringe field of the periphery of the pixel electrode 11, the pixel is divided into small regions on both sides of the horizontal alignment region 13.
수평 배향 영역은 도 2a 내지 도 2c에 나타낸 바와 같이 다양한 모양으로 형성할 수 있다. 즉 도 2a와 같이 모서리가 곡선화된 정사각형 수 개가 연결되어 있는 형태의 화소 전극(11) 위에 십자 모양 수 개가 연결되어 있는 모양의 수평 배향 영역(13)을 형성하거나, 도 2와 같이 X자 모양 수 개가 연결되어 있는 모양의 수평 배향 영역(13)을 형성할 수 있다. 또는 도 2c와 같이 직사각형의 화소 전극(11) 위에 화소 전극(11)을 좌우와 상하로 4분할하는 수평 배향 영역(13)을 형성할 수도 있다. 기타 여러 가지 다양한 형태로 수평 배향 영역(13)을 형성할 수 있다.The horizontal alignment region may be formed in various shapes as shown in FIGS. 2A to 2C. In other words, as shown in FIG. 2A, a horizontal alignment area 13 having a shape in which several crosses are connected is formed on the pixel electrode 11 in which several squares having curved corners are connected, or as shown in FIG. 2. It is possible to form a horizontal alignment region 13 in the shape of several connected. Alternatively, as illustrated in FIG. 2C, the horizontal alignment region 13 may be formed on the rectangular pixel electrode 11 by dividing the pixel electrode 11 into left and right and up and down. Other various forms of the horizontal alignment region 13 can be formed.
수평 배향 영역(13)에서 액정 분자들은 탄성력의 비등방성(elastic anisotropy)에 의하여 수평 배향 영역(13)의 경계선과 평행한 배향을 하게 된다. 이 때, 편광판은 편광 방향이 수평 배향 영역(13)과 일치하거나 직각이 되도록 배치하는 것이 바람직하다.In the horizontal alignment region 13, the liquid crystal molecules are aligned in parallel with the boundary line of the horizontal alignment region 13 by elastic anisotropy. At this time, the polarizing plate is preferably arranged so that the polarization direction is coincident with or perpendicular to the horizontal alignment region 13.
여기에 전기장이 인가되어 액정 분자들이 더 눕게 되면 탄성력에 의하여 수평 배향 영역 위의 액정 분자들이 수평 배향 영역의 경계선과 일정한 각을 이루게 되어 빛을 투과시키게 되므로 높은 개구율을 기대할 수 있다. 그러나 때에 따라서는 수평 배향 영역을 블랙 매트릭스로 가려 이 부분을 통과해 나오는 빛을 차단할 수도 있다.When an electric field is applied to the liquid crystal molecules, the liquid crystal molecules on the horizontal alignment region are formed at a constant angle with the boundary line of the horizontal alignment region by the elastic force, and thus the light transmittance may be high. In some cases, however, the horizontal alignment area can be covered with a black matrix to block light from passing through it.
그러면 수평 배향 영역의 자세한 구조와 그 형성 방법에 대하여 도 3a 내지 도 3d를 참고로 하여 설명한다.Next, a detailed structure of the horizontal alignment area and a method of forming the same will be described with reference to FIGS. 3A to 3D.
도 3a는 본 발명의 제1 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판의 단면도이다.3A is a cross-sectional view of a thin film transistor substrate for a liquid crystal display according to a first embodiment of the present invention.
절연 기판(10) 위에 게이트 전극(141), 게이트선(도시하지 않음), 게이트 패드(도시하지 않음)를 포함하는 게이트 배선이 형성되어 있고, 게이트 배선을 게이트 절연막(142)이 덮고 있다. 여기서 게이트선은 주사 신호를 게이트 전극에 전달한다.A gate wiring including a gate electrode 141, a gate line (not shown), and a gate pad (not shown) is formed on the insulating substrate 10, and the gate insulating film 142 covers the gate wiring. The gate line transmits a scan signal to the gate electrode.
게이트 전극(141) 상부의 게이트 절연막(142) 위에는 반도체층(143)이 형성되어 있고, 반도체층의 위에는 양편으로 분리되어 있는 접촉층(144) 형성되어 있으며, 양쪽 접촉층(144) 위에는 데이터 배선의 일부인 소스 전극(145)과 드레인 전극(146)이 형성되어 있다. 소스 전극(145)은 데이터선(도시하지 않음)에 연결되어 있고, 데이터선은 화상 신호를 소스 전극(145)에 전달한다.The semiconductor layer 143 is formed on the gate insulating layer 142 on the gate electrode 141, and the contact layer 144 is formed on both sides of the semiconductor layer, and the data wiring is formed on both contact layers 144. The source electrode 145 and the drain electrode 146, which are part of, are formed. The source electrode 145 is connected to a data line (not shown), and the data line transmits an image signal to the source electrode 145.
데이터 배선 위에는 드레인 전극(148)을 노출시키는 접촉구(148)를 가지는 보호막(147)이 형성되어 있고, 보호막(147) 위에는 접촉구(148)를 통하여 드레인 전극(146)에 연결되는 화소 전극(11)이 형성되어 있다.A passivation layer 147 having a contact hole 148 exposing the drain electrode 148 is formed on the data line, and a pixel electrode connected to the drain electrode 146 through the contact hole 148 is formed on the passivation layer 147. 11) is formed.
이상의 구조는 가장 일반적인 경우만을 나타낸 것이고 다른 다양한 변형이 있을 수 있다.The above structure shows only the most general case and there may be various other variations.
화소 전극(11) 위에는 수직 배향막(12)이 형성되어 있다. 수직 배향막(12)에는 화소 전극(11)을 노출시키는 개구부가 형성되어 있는데 이 개구부가 수평 배향 영역(13)이 된다. 액정 분자들은 화소 전극(11)과 접하는 부분에서는 화소 전극(11) 면에 눕게 되기 때문이다.The vertical alignment layer 12 is formed on the pixel electrode 11. An opening for exposing the pixel electrode 11 is formed in the vertical alignment layer 12, and the opening becomes the horizontal alignment region 13. This is because the liquid crystal molecules lie on the surface of the pixel electrode 11 at the portion in contact with the pixel electrode 11.
이러한 구조의 박막 트랜지스터 기판을 제조하는 방법은 다음과 같이 몇 가지 방법이 있다.There are several methods for manufacturing a thin film transistor substrate having such a structure as follows.
우선, 절연 기판(10) 위에 게이트 배선을 형성하고, 게이트 배선 위에 게이트 절연막 패턴, 반도체층 패턴, 접촉층 패턴, 데이터 배선, 보호막 패턴 및 화소 전극(11)을 형성하는 과정은 종래의 여러 다양한 방법을 통하여 수행될 수 있다. 이후의 수평 배향 영역을 가지는 수직 배향막을 형성하는 과정은 수 개의 방법이 있다.First, a process of forming a gate wiring on an insulating substrate 10 and forming a gate insulating film pattern, a semiconductor layer pattern, a contact layer pattern, a data wiring, a protective film pattern, and a pixel electrode 11 on the gate wiring is performed in various conventional methods. It can be performed through. Thereafter, the process of forming the vertical alignment layer having the horizontal alignment region has several methods.
첫 번째 방법으로 수직 배향용 폴리이미드(polyimide)를 도포하고 사진 식각방법(photolithography)을 사용하여 화소 전극을 노출시키는 개구부를 형성함으로써 수평 배향 영역(13)을 형성할 수 있다.In the first method, the horizontal alignment region 13 may be formed by applying a polyimide for vertical alignment and forming an opening that exposes the pixel electrode using photolithography.
두 번째 방법으로 수직 배향용 폴리이미드 용액이 묻지 않도록 수평 배향 영역(13)을 표면 처리한 후, 수직 배향용 폴리이미드를 도포할 수 있다. 이렇게 하면, 표면 처리된 수평 배향 영역에는 수직 배향용 폴리이미드가 형성되지 않는다.In the second method, the horizontal alignment region 13 may be surface-treated so that the polyimide solution for vertical alignment is not buried, and then the polyimide for vertical alignment may be applied. In this case, the polyimide for vertical alignment is not formed in the surface-aligned horizontal alignment region.
세 번째 방법으로 화소 전극(13) 위에 감광막을 도포하고 이를 노광 현상하여 수평 배향 영역에만 감광막을 남긴 다음, 알킬 체인(alkyl chain)을 가지는 SAM(self-assembled monolayer)를 도포한 다음, 감광막을 제거한다. 알킬 체인을 가지는 SAM은 액정 분자를 수직 배향시킨다. 이렇게 하면 SAM이 감광막이 있는 부분에서는 묻지 않으므로 수평 배향 영역을 형성할 수 있다.In a third method, a photoresist is applied on the pixel electrode 13 and exposed to light, leaving only the photoresist in the horizontal alignment region, and then applying a self-assembled monolayer having an alkyl chain, and then removing the photoresist. do. SAMs with alkyl chains orient the liquid crystal molecules vertically. This makes it possible to form a horizontal alignment region since the SAM does not bury in the portion where the photoresist is located.
네 번째 방법으로 화소 전극(11) 위에 SAM을 인쇄하여 수평 배향 영역을 남기고 수직 배향막을 형성하는 방법이 있다.As a fourth method, a SAM is printed on the pixel electrode 11 to form a vertical alignment layer while leaving a horizontal alignment region.
도 3b는 본 발명의 제2 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판의 단면도이다.3B is a cross-sectional view of a thin film transistor substrate for a liquid crystal display according to a second exemplary embodiment of the present invention.
제2 실시에는 제1 실시예와는 달리 수평 배향 영역(13)에 수직 배향성을 상실한 배향막(121)이 형성되어 있다. 여기서 수직 배향성을 상실한 배향막의 예로는 알킬 체인이 없는 SAM이나 본래는 수직 배향성을 갖고 있었으나 자외선에 노출됨으로써 수직 배향성을 상실한 폴리이미드 등을 들 수 있다.In the second embodiment, unlike the first embodiment, an alignment layer 121 is formed in the horizontal alignment region 13 that loses vertical alignment. Examples of the alignment film that loses vertical alignment include a SAM without an alkyl chain or a polyimide that originally loses vertical alignment by being exposed to ultraviolet rays although it originally had vertical alignment.
이러한 수평 배향 영역(13)을 형성하는 방법에는 다음과 같은 방법들이 있다.There are the following methods for forming the horizontal alignment region 13.
첫 번째로 알킬 체인을 가지는 SAM을 도포하고 수평 배향 영역(13)에만 자외선을 조사하여 알킬 체인을 분리시키는 방법이 있다.First, there is a method of applying a SAM having an alkyl chain and irradiating ultraviolet rays only to the horizontal alignment region 13 to separate the alkyl chain.
두 번째로 자외선에 노출될 경우 수직 배향성을 상실하는 폴리이미드를 도포하고 수평 배향 영역(13)에만 자외선을 조사하는 방법과 반대로 자외선에 노출되면 수직 배향성을 갖게되는 폴리이미드를 도포하고 수평 배향 영역(13)을 제외한 영역에만 자외선을 조사하는 방법이 있다.The second method is to apply a polyimide that loses vertical alignment when exposed to ultraviolet rays and to apply ultraviolet rays only to the horizontal alignment region 13. There is a method of irradiating ultraviolet rays only to areas except for 13).
도 3c는 본 발명의 제3 실시예에 따른 박막 트랜지스터 기판의 단면도이다.3C is a cross-sectional view of a thin film transistor substrate according to a third exemplary embodiment of the present invention.
박막 트랜지스터는 제1 및 제2 실시예에서와 동일하다. 다만, 게이트 전극(141)을 비롯한 게이트 배선이 형성되어 있는 층(기판(10) 위)에 수평 배향 영역 금속 패턴(131)이 형성되어 있는 점이 특이하다. 이 때 수평 배향 영역 금속 패턴(131) 상부에서는 게이트 절연막(142)과 보호막(147)이 제거되어 금속 패턴(131)을 노출시키고 있고, 화소 전극(11)이 금속 패턴(131) 위에 걸쳐져 있다. 또 수평 배향 영역(13)에서는 화소 전극(11)도 제거되어 금속 패턴(131)을 노출시키고 있다. 이 때, 금속 패턴(131)은 게이트 배선과 동일한 물질로 형성하되 SAM이 묻지 않는 크롬(Cr) 등으로 형성한다.The thin film transistors are the same as in the first and second embodiments. However, it is unusual that the horizontal alignment region metal pattern 131 is formed on the layer (on the substrate 10) on which the gate wiring including the gate electrode 141 is formed. In this case, the gate insulating layer 142 and the protective layer 147 are removed from the horizontal alignment region metal pattern 131 to expose the metal pattern 131, and the pixel electrode 11 is disposed on the metal pattern 131. In the horizontal alignment region 13, the pixel electrode 11 is also removed to expose the metal pattern 131. At this time, the metal pattern 131 is formed of the same material as the gate wiring, but is formed of chromium (Cr) or the like which does not adhere to the SAM.
이러한 구조의 박막 트랜지스터 기판을 제조하는 방법은 다음과 같다.A method of manufacturing a thin film transistor substrate having such a structure is as follows.
먼저, 게이트 전극(141)과 게이트 패드(도시하지 않음) 및 게이트선(도시하지 않음)을 포함하는 게이트 배선과 함께 수평 배향 영역 금속 패턴(131)을 형성한다.First, a horizontal alignment region metal pattern 131 is formed together with a gate wiring including a gate electrode 141, a gate pad (not shown), and a gate line (not shown).
다음 게이트 배선과 수평 배향 영역 금속 패턴 위에 게이트 절연막(142), 반도체층(143) 및 접촉층(144)을 차례로 증착하고 패터닝하여 접촉층(144)과 반도체층(143)의 섬을 형성한 다음, 접촉층(144) 위에 소스 및 드레인 전극(145, 146), 데이터 패드(도시하지 않음) 및 데이터선(도시하지 않음)을 포함하는 데이터 배선을 형성한다.Next, the gate insulating layer 142, the semiconductor layer 143, and the contact layer 144 are sequentially deposited and patterned on the gate wiring and the horizontal alignment region metal pattern to form islands of the contact layer 144 and the semiconductor layer 143. On the contact layer 144, a data line including source and drain electrodes 145 and 146, a data pad (not shown), and a data line (not shown) is formed.
이어서, 게이트 패드와 데이터 패드를 노출시키는 접촉구 및 드레인 전극(146)을 노출시키는 접촉구(148)와 수평 배향 영역 금속 패턴(131)을 노출시키는 개구부를 가지는 보호막(147)을 형성하고, ITO(indium tin oxide) 등을 사용하여 화소 전극(11)을 형성한다. 이 때, 화소 전극(11)이 수평 배향 영역 금속 패턴(131)을 노출시키도록 하여야 한다.Subsequently, a protective film 147 having a contact hole exposing the gate pad and the data pad and a contact hole 148 exposing the drain electrode 146 and an opening exposing the horizontal alignment region metal pattern 131 is formed, and the ITO is formed. (indium tin oxide) or the like to form the pixel electrode 11. At this time, the pixel electrode 11 should expose the horizontal alignment region metal pattern 131.
마지막으로 SAM을 도포한다. 이렇게 하면, 수평 배향 영역 금속 패턴(131) 위에는 SAM이 형성되지 않는다.Finally apply SAM. In this way, SAM is not formed on the horizontal alignment region metal pattern 131.
도 3d는 본 발명의 제4 실시예에 따른 박막 트랜지스터 기판의 단면도이다.3D is a cross-sectional view of a thin film transistor substrate according to a fourth exemplary embodiment of the present invention.
제4 실시예는 수평 배향 영역 금속 패턴(132)이 게이트 배선이 아닌 데이터 배선과 같은 층에 형성된다는 점을 제외하고 제3 실시예와 동일하다.The fourth embodiment is the same as the third embodiment except that the horizontal alignment region metal pattern 132 is formed on the same layer as the data wiring and not the gate wiring.
따라서, 제조 방법 또한 수평 배향 영역 금속 패턴(132)을 게이트 배선이 아닌 데이터 배선과 함께 형성한다는 점만이 제3 실시예와 다르다.Therefore, the manufacturing method also differs from the third embodiment only in that the horizontal alignment region metal pattern 132 is formed together with the data wiring instead of the gate wiring.
이상과 같은 방법으로 박막 트랜지스터 기판을 제조하면 공통 전극에는 특별한 패턴이 형성되지 않으므로 상하 기판 조립시 정밀한 정렬을 요하지 않게 되며, 화소 영역 분할을 위한 패턴이 박막 트랜지스터 기판에만 위치하므로 기존의 공정을 이용하면 마스크 수의 추가 없이 패턴을 형성할 수 있다. 또한, 종래의 PVA(patterned vertically aligned) 모드에 비하여 공통 전극을 식각할 필요가 없으므로 오버코팅 과정으로 생략할 수 있게 되어 공정 2개를 감소시킬 수 있고, 공통 전극 식각으로 인한 각종 불량을 방지할 수 있다. 본 발명은 화소 전극이나 공통 전극을 직접 패터닝하는 것이 아니므로 전극에 패턴이 형성됨으로 인한 전기적 특성 열화(공통 전극의 저항 증가나 정전 용량 변화)가 발생하지 않는다. 또한, 액정의 배향을 이용한 본 발명의 디스클리네이션 트랩(disclination trap) 효과는 프린지 필드에 의한 것보다 강력하므로 작은 폭의 패턴만으로도 충분한 영역 분할 효과를 얻을 수 있어서 개구율도 향상된다.If the thin film transistor substrate is manufactured in the above manner, since no special pattern is formed on the common electrode, precise alignment is not required when assembling the upper and lower substrates, and the pattern for dividing the pixel region is located only on the thin film transistor substrate. The pattern can be formed without addition of the number of masks. In addition, since the common electrode does not need to be etched as compared to the conventional patterned vertically aligned (PVA) mode, it can be omitted by an overcoating process, thereby reducing two processes and preventing various defects due to common electrode etching. have. Since the present invention does not directly pattern the pixel electrode or the common electrode, the deterioration of electrical characteristics (increasing resistance of the common electrode or changing capacitance) due to the pattern formation on the electrode does not occur. In addition, since the disclination trap effect of the present invention using the alignment of the liquid crystal is stronger than that due to the fringe field, a sufficient area dividing effect can be obtained even with a small width pattern, thereby improving the aperture ratio.
Claims (16)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990038099A KR100325667B1 (en) | 1999-09-08 | 1999-09-08 | Thin film transistor array panel for liquid crystal display and manufacturing method of the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990038099A KR100325667B1 (en) | 1999-09-08 | 1999-09-08 | Thin film transistor array panel for liquid crystal display and manufacturing method of the same |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20010026674A KR20010026674A (en) | 2001-04-06 |
| KR100325667B1 true KR100325667B1 (en) | 2002-03-06 |
Family
ID=19610545
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019990038099A KR100325667B1 (en) | 1999-09-08 | 1999-09-08 | Thin film transistor array panel for liquid crystal display and manufacturing method of the same |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100325667B1 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101513440B1 (en) | 2008-12-01 | 2015-04-22 | 삼성디스플레이 주식회사 | Touch screen display apparatus and method of manufacturing the same |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR970028722A (en) * | 1995-11-02 | 1997-06-24 | 김광호 | Alignment film for low voltage driving liquid crystal display device |
-
1999
- 1999-09-08 KR KR1019990038099A patent/KR100325667B1/en not_active IP Right Cessation
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR970028722A (en) * | 1995-11-02 | 1997-06-24 | 김광호 | Alignment film for low voltage driving liquid crystal display device |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20010026674A (en) | 2001-04-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9281320B2 (en) | Array substrate and liquid crystal display apparatus having the same | |
| US7247411B2 (en) | Liquid crystal display | |
| US6894753B2 (en) | Method for forming protrusion and opening in pixel region | |
| US7684003B2 (en) | Liquid crystal display device and method for manufacturing the same | |
| KR100220854B1 (en) | Thin-film transistor substrate and its manufacturing method of liquid crystal display device | |
| US20070182908A1 (en) | Liquid crystal display and thin film transistor array panel therefor | |
| US8130351B2 (en) | Array substrate for in-plane switching mode liquid crystal display device including pixel and common electrodes on the same layer and method of manufacturing the same | |
| US8477279B2 (en) | Liquid crystal display and thin film transistor array panel usable with the liquid crystal display | |
| US20040004690A1 (en) | Liquid-crystal display device | |
| KR20050001707A (en) | Thin film transistor array panel and liquid crystal display including the panel | |
| US20070091220A1 (en) | Thin film transistor array panel and manufacturing method thereof | |
| US7738071B2 (en) | Method of forming fine pattern, liquid crystal device having a fine pattern and fabricating method thereof | |
| KR100831278B1 (en) | Multi-domain liquid crystal display device | |
| US20030043309A1 (en) | Active matrix substrate and manufacturing method thereof | |
| KR100325667B1 (en) | Thin film transistor array panel for liquid crystal display and manufacturing method of the same | |
| KR100462376B1 (en) | reflective type LCD and method for fabricating the same | |
| WO2004011999A1 (en) | Thin film transistor array panel | |
| KR100670061B1 (en) | A vertically aligned mode liquid crystal display | |
| US20180120655A1 (en) | Liquid Crystal Display Device | |
| JP2002229033A (en) | Liquid crystal display | |
| KR100881594B1 (en) | In-Plane Switching mode Liquid crystal display device and method for fabricating the same | |
| KR100623985B1 (en) | Liquid crystal displays and panels for the same | |
| KR100811641B1 (en) | liquid crystal display devices and manufacturing method of the same | |
| US20080299328A1 (en) | Liquid crystal display fabrication and device | |
| KR20080110249A (en) | Vertical alignment mode liquid crystal display device and method for fabricating the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20080128 Year of fee payment: 7 |
|
| LAPS | Lapse due to unpaid annual fee |