KR100325612B1 - Endpoint define method in plasma etch process - Google Patents
Endpoint define method in plasma etch process Download PDFInfo
- Publication number
- KR100325612B1 KR100325612B1 KR1019990035413A KR19990035413A KR100325612B1 KR 100325612 B1 KR100325612 B1 KR 100325612B1 KR 1019990035413 A KR1019990035413 A KR 1019990035413A KR 19990035413 A KR19990035413 A KR 19990035413A KR 100325612 B1 KR100325612 B1 KR 100325612B1
- Authority
- KR
- South Korea
- Prior art keywords
- bias voltage
- plasma etching
- thin film
- trench
- etch stop
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 31
- 238000001020 plasma etching Methods 0.000 claims abstract description 42
- 239000010409 thin film Substances 0.000 claims abstract description 28
- 230000010354 integration Effects 0.000 claims abstract description 25
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 12
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 12
- 239000010703 silicon Substances 0.000 claims abstract description 12
- 239000010408 film Substances 0.000 claims abstract description 8
- 238000013507 mapping Methods 0.000 claims abstract description 4
- 238000005530 etching Methods 0.000 claims description 26
- 239000004065 semiconductor Substances 0.000 abstract description 6
- 235000012431 wafers Nutrition 0.000 description 12
- 238000001312 dry etching Methods 0.000 description 3
- 238000001039 wet etching Methods 0.000 description 3
- 238000000295 emission spectrum Methods 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 238000004148 unit process Methods 0.000 description 1
- 239000002699 waste material Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/3065—Plasma etching; Reactive-ion etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31105—Etching inorganic layers
- H01L21/31111—Etching inorganic layers by chemical means
- H01L21/31116—Etching inorganic layers by chemical means by dry-etching
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Plasma & Fusion (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Inorganic Chemistry (AREA)
- Drying Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
식각 정지막이 없는 실리콘 박막 또는 다마신 유전 박막 등에서 식각되는 트렌치 깊이를 일정하게 제어하여 반도체 제품의 품질을 향상시킬 수 있도록 하는 플라즈마 식각 공정에서의 식각 정지점 설정 방법을 제공하기 위한 것으로, 식각 정지막이 없는 박막에 플라즈마 식각에 의해 형성하고자 하는 트렌치의 목표 깊이 및 그에 따른 플라즈마 식각의 목표 시간을 설정한 후, 플라즈마 식각과 동시에 단위 시간당 챔버에 인가되는 직류 바이어스 전압을 측정하고, 단위 시간에 대해 적분 연산하여 직류 바이어스 전압 적분합을 구한다. 그리고, 설정된 목표 시간이 되어 플라즈마 식각이 완료되면 웨이퍼 내 각 위치에서 식각된 트렌치의 깊이를 측정하고, 그 평균값을 구한 후, 직류 바이어스 전압 적분합과 트렌치 깊이 평균값을 맵핑하여 관계비를 설정한다. 이후, 설정된 관계비에 의해 목표 트렌치 깊이에 해당하는 직류 바이어스 전압 적분합을 연산한 후, 플라즈마 식각시 챔버에 단위 시간당 인가되는 직류 바이어스 전압 적분합이 연산된 직류 바이어스 전압 적분합이 되는 시간을 식각 정지점으로 설정한다.To provide a method of setting an etch stop in the plasma etching process to improve the quality of semiconductor products by controlling the trench depth etched in a silicon thin film or a damascene dielectric thin film without an etch stop film. After setting the target depth of the trench to be formed by plasma etching and the target time of plasma etching on the thin film, the DC bias voltage applied to the chamber per unit time is measured simultaneously with the plasma etching, and the integral operation is performed for the unit time. To obtain the DC bias voltage integration. When the plasma etching is completed at the set target time, the depth of the trench etched at each position in the wafer is measured, and the average value is obtained. Then, the relationship ratio is set by mapping the DC bias voltage integration and the trench depth average value. Subsequently, after calculating the DC bias voltage integration corresponding to the target trench depth by the set relation ratio, the time when the DC bias voltage integration applied to the chamber during the plasma etching per unit time is calculated is the DC bias voltage integration calculated. Set to the stop point.
Description
본 발명은 반도체 소자의 제조 공정에 있어서 플라즈마를 이용한 식각 공정에 관한 것으로, 더욱 상세하게는 식각 정지막이 없는 실리콘 또는 다마신(demascene) 유전 박막의 트렌치 식각에서 식각 정지점(endpoint)을 설정하는 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an etching process using plasma in the fabrication process of a semiconductor device, and more particularly, to an etching endpoint in trench etching of a silicon or demascene dielectric thin film without an etch stop layer. It is about.
일반적으로 반도체 소자는 열처리, 세정, 박막 형성, 이온 주입, 패턴 전사, 식각 등의 많은 단위 공정을 조합하여 제조한다.In general, semiconductor devices are manufactured by combining a number of unit processes such as heat treatment, cleaning, thin film formation, ion implantation, pattern transfer, and etching.
이 중 식각 공정은 감광막, 산화막 등의 마스크를 사용한 선택적 식각에 의해 박막 패턴을 가공하거나, 전면 식각에 의해 박막 표면의 세정이나 불필요한 박막을 제거하며, 필요한 박막 두께만 남기고 식각 제거하며, 결정 결함을 식각 피트(etch pit)의 형태로 현재화(現在化)해서 눈 검사를 가능하게 하기 위한 것 등에 이용된다.Among these etching processes, the thin film pattern is processed by selective etching using a mask such as a photoresist film or an oxide film, or the surface of the thin film is cleaned or the unnecessary thin film is removed by etching the entire surface. It is used for the present invention in the form of an etch pit to enable eye examination.
이러한 식각 공정에서는 피가공 재료를 화학 약품으로 용해시키는 습식 식각법이 주로 사용되어왔다. 그러나, 습식 식각법은 폐액의 처리, 식각액의 조제 후의 안정성, 식각에 의한 기포 발생 등의 문제점이 있으므로, 현재는 피가공 재료 위에 가스를 공급해 반응을 일으켜서 증기압이 높은 물질 또는 휘발성 물질을 생성시킴으로써 식각을 시키는 건식 식각법이 사용되고 있다. 특히, 건식 식각 공정에 관련된 장비 기술이 상당히 진보하여 여러 형태의 웨이퍼를 습식 식각 보다 훨씬 더 빨리, 더 정확하게 식각할 수 있게 되었다.In such an etching process, a wet etching method for dissolving a workpiece into chemicals has been mainly used. However, the wet etching method has problems such as treatment of waste liquid, stability after preparation of the etching solution, bubble generation due to etching, etc. At present, the etching process is performed by supplying gas on the material to be processed to generate a high vapor pressure or volatile substance. Dry etching method is used. In particular, advances in equipment technology related to dry etching processes have made it possible to etch many types of wafers much faster and more accurately than wet etching.
건식 식각법 중 플라즈마 식각은 고주파(radio frequency, RF)가 인가된 식각 챔버(반응실) 내부로 가스를 주입하면 높은 에너지 상태로 활성화되어 이온, 전자, 원자, 라디칼(radical) 등이 생성되는 데, 이것을 사용하여 피가공 재료를 식각하는 것으로, 실리콘 질화막, 다결정 실리콘 및 실리콘 산화막을 식각할 수 있으며, 알루미늄은 힐록이 생기지 않고 감광막이 일어나지 않게 식각할 수 있다.Plasma etching in the dry etching method is activated in a high energy state when gas is injected into the etching chamber (reaction chamber) to which radio frequency (RF) is applied, thereby generating ions, electrons, atoms, and radicals. By using this to etch the workpiece, the silicon nitride film, the polycrystalline silicon and the silicon oxide film can be etched, and aluminum can be etched so that no hillocks are formed and no photoresist film is formed.
그리고, 플라즈마 식각에서는 피가공 재료의 하부에 형성된 박막 즉, 식각 정지막에서 변화되는 플라즈마의 광 방사 스펙트럼(optical emission spectrum)을 이용하여 식각 정지점을 잡는다.In the plasma etching, an etch stop point is obtained by using an optical emission spectrum of the plasma that is changed in the thin film formed under the workpiece, that is, the etch stop layer.
그러나, 실리콘 박막 또는 다마신 유전 박막 등과 같이 식각 정지막이 없는경우 플라즈마 식각 장비에서는 플라즈마의 광 방사 스펙트럼 변화가 없으므로 식각 정지점을 잡을 수 없게 된다. 따라서, 미세한 챔버 웰(wall) 조건, 고주파 전력, 공정 압력, 가스 유동률(flow rate)의 변화 등에 따른 식각율 변화량을 매 웨이퍼의 공정 시간에 적용시키는 방법이 없다.However, in the case where there is no etch stop layer such as a silicon thin film or a damascene dielectric thin film, the plasma etch apparatus does not change the light emission spectrum of the plasma, thereby making it impossible to set the etch stop. Therefore, there is no method of applying the etching rate change amount according to the minute chamber wall condition, the high frequency power, the process pressure, the change in the gas flow rate, and the like in the process time of each wafer.
이러한 관계로 인하여 웨이퍼 또는 로트(Lot) 사이의 트렌치 깊이 차이가 발생하여 반도체 제품의 균일한 품질 획득을 저해하게 된다.This relationship causes trench depth differences between wafers or lots, which hinders uniform quality acquisition of semiconductor products.
본 발명은 이와 같은 문제점을 해결하기 위한 것으로, 그 목적은 식각 정지막이 없는 실리콘 박막 또는 다마신 유전 박막 등에서 식각되는 트렌치 깊이를 일정하게 제어하여 반도체 제품의 품질을 향상시킬 수 있도록 하는 플라즈마 식각 공정에서의 식각 정지점 설정 방법을 제공하는 데 있다.An object of the present invention is to solve the above problems, and an object thereof is to provide a method for controlling the depth of trenches etched in a silicon thin film or a damascene dielectric thin film without an etch stop layer to improve the quality of semiconductor products. It is to provide a method of setting an etch stop point of the.
도 1은 본 발명의 일 실시예에 따라 플라즈마 식각 공정에서의 식각 정지점을 설정하는 방법을 개략적으로 도시한 것이고,1 schematically illustrates a method of setting an etch stop in a plasma etching process according to an embodiment of the present invention,
도 2는 본 발명의 일 실시예에 따른 플라즈마 식각 공정에서의 식각 정지점 설정 방법에 따라 시험한 데이터에 의해 직류 바이어스 전압 적분합에 대한 트렌치 깊이의 관계비를 도시한 것이다.FIG. 2 illustrates a relation ratio of trench depth to DC bias voltage integration based on data tested according to an etching stop point setting method in a plasma etching process according to an exemplary embodiment of the present invention.
상기와 같은 목적을 달성하기 위하여, 본 발명은 식각 정지막이 없는 박막에 플라즈마 식각에 의해 트렌치를 형성하는 공정에 있어서, 식각율과 비례 관계를 가지는 플라즈마 식각 챔버에 인가되는 직류 바이어스 전압의 시간에 대한 적분합을 구하여 그 값이 설정된 값에 도달하는 시간을 식각 정지점으로 하는 것을 특징으로 한다.In order to achieve the above object, the present invention provides a trench for forming a trench by plasma etching in a thin film without an etch stop layer, the time of the DC bias voltage applied to the plasma etching chamber having a proportional relationship with the etching rate. It is characterized in that the time to reach the set value by finding the integral sum as an etch stop.
또한, 본 발명은 식각 정지막이 없는 박막에 플라즈마 식각에 의해 형성하고자 하는 트렌치의 목표 깊이 및 그에 따른 플라즈마 식각의 목표 시간을 설정하는 단계와, 상기 식각 정지막이 없는 박막을 플라즈마 식각함과 동시에 단위 시간당챔버에 인가되는 직류 바이어스 전압을 측정하고, 그 측정된 직류 바이어스 전압을 단위 시간에 대해 적분 연산하여 직류 바이어스 전압 적분합을 구하는 단계와, 상기 설정된 목표 시간이 되어 플라즈마 식각이 완료되면 웨이퍼 내 각 위치에서 식각된 트렌치의 깊이를 측정하고, 그 평균값을 구하는 단계와, 상기 직류 바이어스 전압 적분합과 트렌치 깊이 평균값을 맵핑하여 관계비를 설정하는 단계와, 상기 설정된 관계비에 의해 상기 목표 트렌치 깊이에 해당하는 상기 직류 바이어스 전압 적분합을 연산한 후, 플라즈마 식각시 챔버에 단위 시간당 인가되는 직류 바이어스 전압 적분합이 상기 관계비에 의해 연산된 직류 바이어스 전압 적분합이 되는 시간을 식각 정지점으로 설정하는 단계를 포함하는 것을 특징으로 한다.In addition, the present invention is to set the target depth of the trench to be formed by plasma etching on the thin film without the etch stop layer and the target time of the plasma etch according to the step, and plasma-etched the thin film without the etch stop layer per unit time Measuring a DC bias voltage applied to the chamber, and integrating the measured DC bias voltage with respect to a unit time to obtain a DC bias voltage integration, and when plasma etching is completed in the set target time, each position in the wafer Measuring a depth of the trench etched at, and obtaining an average value, mapping a DC bias voltage integration value and a trench depth average value to set a relationship ratio, and corresponding to the target trench depth by the set relationship ratio After calculating the DC bias voltage integration to Raj a DC bias voltage applied to the integral sum which is e per unit time when the etching chamber is characterized in that it comprises the step of setting the amount of time that a DC bias voltage to the integral sum calculated by the ratio between the etch stop.
이하, 첨부된 도면을 참조하여 본 발명에 따른 바람직한 일 실시예를 설명한다.Hereinafter, exemplary embodiments of the present invention will be described with reference to the accompanying drawings.
도 1은 본 발명의 일 실시예에 따라 플라즈마 식각 공정에서의 식각 정지점을 설정하는 방법을 개략적으로 도시한 순서도이다.1 is a flowchart schematically illustrating a method of setting an etch stop point in a plasma etching process according to an embodiment of the present invention.
먼저, 플라즈마 식각에 의해 실리콘 박막 또는 다마신 유전 박막 등의 트렌치 식각에서 형성하고자 하는 목표 트렌치의 깊이(식각 깊이)를 설정하고, 설정된 목표 트렌치 깊이를 식각하는 데 필요한 플라즈마 식각의 목표 시간을 설정한다(S1).First, the depth (etch depth) of the target trench to be formed in the trench etching of the silicon thin film or the damascene dielectric thin film by the plasma etching is set, and the target time of the plasma etching required to etch the set target trench depth is set. (S1).
그리고, 실리콘 박막 식각 또는 다마신 유전 박막 식각을 통해 트렌치를 형성하기 위하여 설정된 목표 시간에 따라 웨이퍼를 플라즈마 식각한다. 이와 동시에 플라즈마 식각이 진행되는 단위 시간당, 식각율과 비례 관계를 가지는 플라즈마 식각 챔버에 인가되는 직류 바이어스 전압을 측정한다(S2).Then, the wafer is plasma-etched according to a target time set for forming trenches through silicon thin film etching or damascene dielectric thin film etching. At the same time, the DC bias voltage applied to the plasma etching chamber having a proportional relationship with the etching rate is measured per unit time during which the plasma etching is performed (S2).
그리고, 플라즈마 식각이 진행되는 단위 시간당 측정된 직류 바이어스 전압을 적분 연산하여 그 적분합을 구한다(S3).The integrated bias operation is calculated by calculating the DC bias voltage measured per unit time during which plasma etching is performed (S3).
이후, 플라즈마 식각이 완료되면 웨이퍼내 각 위치에서 식각된 트렌치의 깊이를 측정하고, 각 위치에서 측정된 트렌치 깊이를 평균하여 그 평균값을 구한다(S4).Then, when plasma etching is completed, the depth of the trench etched at each position in the wafer is measured, and the average of the trench depths measured at each position is obtained (S4).
그리고, 플라즈마 식각이 진행되는 단위 시간당 측정된 직류 바이어스 전압의 적분합과 플라즈마 식각에 의해 형성된 트렌치 깊이의 평균값을 맵핑(mapping)하여 관계비를 설정한다(S5).The relationship ratio is set by mapping an integrated value of the DC bias voltage measured per unit time during which the plasma etching is performed and an average value of the trench depths formed by the plasma etching (S5).
그리고, 설정된 관계비에 의해 플라즈마 식각에 의한 목표 트렌치 깊이에 해당하는 직류 바이어스 전압 적분합을 연산한 후, 플라즈마 식각시 챔버에 단위 시간당 인가되는 직류 바이어스 전압의 적분합이 연산된 직류 바이어스 전압 적분합에 도달하는 시간을 식각 정지점으로 설정한다(S6).After calculating the DC bias voltage integration corresponding to the target trench depth by plasma etching by the set relation ratio, the DC bias voltage integration where the integration of DC bias voltage applied per unit time to the chamber during plasma etching is calculated. The time to reach the etch stop is set (S6).
이와 같은 플라즈마 식각 공정에서의 식각 정지점을 설정하는 방법에 따라 식각 정지막이 없는 실리콘웨이퍼에서 트렌치를 식각할 경우의 시험 데이터를 표 1과 표 2에 나타내었다.Table 1 and Table 2 show the test data when the trench is etched in the silicon wafer without the etch stop film according to the method of setting the etch stop point in the plasma etching process.
시험에서는 식각하고자하는 실리콘웨이퍼의 목표 트렌치 깊이는 5000Å으로 설정하였으며, 플라즈마 식각의 목표 시간은 110초로 설정하였다.In the test, the target trench depth of the silicon wafer to be etched was set to 5000 ms, and the target time of plasma etching was set to 110 seconds.
표 1은 플라즈마 식각 진행시 단위 시간을 5초로 하여, 5초 간격으로 플라즈마 식각 챔버에 인가되는 직류 바이어스 전압을 측정한 값 및 그 적분합(합계)을 나타낸 것이며, 표 2는 플라즈마 식각된 실리콘웨이퍼의 9개의 각 위치에서 트렌치 깊이를 측정한 값 및 그 평균값을 나타낸 것이다.Table 1 shows the measured values of the DC bias voltage applied to the plasma etching chamber at 5 second intervals and their integration (sum), with a unit time of 5 seconds during the plasma etching process, and Table 2 shows the plasma-etched silicon wafers. Trench depth is measured at each of 9 positions and the average value is shown.
이러한 표 1과 표 2에 따른 직류 바이어스 전압 적분합과 평균값인 트렌치 깊이에 대한 관계비를 도 2에 도시하였다.FIG. 2 shows the relationship ratios between the DC bias voltage integration and the average trench depths according to Tables 1 and 2.
도 2에서 x축은 플라즈마 식각시 챔버에 인가된 직류 바이어스 전압 적분합을 나타낸 것이며, y축은 식각된 트렌치 깊이를 나타낸 것으로, ■는 직류 바이어스 전압 적분합에 대해 각 시험(#1, #2, #3, #4)에 따라 측정된 트렌치 깊이의 평균값을 나타낸 것이다. 그리고, 직류 바이어스 전압 적분합에 대한 트렌치 깊이 평균값(■)의 관계를 선형적으로 설정하였으며, 이때 선형적으로 설정된 직류 바이어스 전압 적분합에 대한 트렌치 깊이의 관계비를 수학식 1에 나타내었다.In FIG. 2, the x-axis shows the DC bias voltage integration applied to the chamber during plasma etching, and the y-axis shows the trench depth etched, and ■ indicates each test (# 1, # 2, # for DC bias voltage integration). 3, # 4) shows the average value of the trench depth measured according to. In addition, the relationship between the trench depth average value (■) with respect to the DC bias voltage integration was set linearly, and the relationship ratio of the trench depth with respect to the DC bias voltage integration linearly set is shown in Equation 1.
따라서, 5000Å의 목표 트렌치 깊이를 식각하기 위한 직류 바이어스 전압 적분합은 수학식 1에 의해 7146[V]가 된다. 그러므로 실리콘웨이퍼에 5000Å 깊이의 트렌치를 형성하기 위하여 플라즈마 식각이 진행되는 단위 시간당 측정되는 직류 바이어스 전압의 적분합이 7146[V]가 되는 시점에서 플라즈마 식각을 정지함으로써 목표하는 깊이의 트렌치를 형성한다.Therefore, the DC bias voltage integration for etching the target trench depth of 5000 mA is 7146 [V] by Equation (1). Therefore, in order to form a trench having a depth of 5000 mV on the silicon wafer, a trench having a target depth is formed by stopping the plasma etching at the time when the integral of the DC bias voltage measured per unit time during which the plasma etching is performed becomes 7146 [V].
이와 같이 본 발명은 식각율과 비례 관계를 가지는 플라즈마 식각 챔버에 인가되는 직류 바이어스 전압의 시간에 대한 적분합을 구하여 그 값이 설정된 값에 도달하는 시간에 플라즈마 식각을 정지시키는 것으로, 실리콘 식각이나 다마신 유전 박막 식각에서 웨이퍼 간의 트렌치 깊이 균일성을 향상시킬 수 있으므로 트렌치 깊이의 균일성이 우수해서 인위적인 식각 정지막이 필요 없으며, 실리콘 식각의 경우 트렌치 깊이 균일성이 향상되어 웨이퍼의 단차를 감소시키며 단위 트랜지스터간의 소자 분리 특성을 증가시킬 수 있을 뿐만 아니라 다마신 유전 박막 식각에서 트렌치 깊이 균일성 향상으로 구성된 반도체 회로의 단선과 리키지를 감소시킬 수 있다.As described above, the present invention obtains the integral of the DC bias voltage applied to the plasma etching chamber having a proportional relationship with the etching rate and stops the plasma etching at the time when the value reaches the set value. It is possible to improve the trench depth uniformity between wafers in the dielectric thin film etched, so that the trench depth uniformity is not required, and there is no need for an artificial etch stop layer.In the case of silicon etching, the trench depth uniformity is improved to reduce the wafer step height and the unit transistor In addition to increasing device isolation characteristics, the breakdown and leakage of semiconductor circuits consisting of improved trench depth uniformity in damascene dielectric thin film etching can be reduced.
Claims (3)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990035413A KR100325612B1 (en) | 1999-08-25 | 1999-08-25 | Endpoint define method in plasma etch process |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990035413A KR100325612B1 (en) | 1999-08-25 | 1999-08-25 | Endpoint define method in plasma etch process |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20010019140A KR20010019140A (en) | 2001-03-15 |
| KR100325612B1 true KR100325612B1 (en) | 2002-02-25 |
Family
ID=19608616
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019990035413A KR100325612B1 (en) | 1999-08-25 | 1999-08-25 | Endpoint define method in plasma etch process |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100325612B1 (en) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01151234A (en) * | 1987-12-08 | 1989-06-14 | Toshiba Corp | Dry etching apparatus |
-
1999
- 1999-08-25 KR KR1019990035413A patent/KR100325612B1/en not_active IP Right Cessation
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01151234A (en) * | 1987-12-08 | 1989-06-14 | Toshiba Corp | Dry etching apparatus |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20010019140A (en) | 2001-03-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101811910B1 (en) | Method of etching features in silicon nitride films | |
| KR970000417B1 (en) | Dryetching method and apparatus therefor | |
| EP0078161B1 (en) | Materials and methods for plasma etching of oxides and nitrides of silicon | |
| US8778205B2 (en) | Processing method and processing system | |
| US7288488B2 (en) | Method for resist strip in presence of regular low k and/or porous low k dielectric materials | |
| US7700494B2 (en) | Low-pressure removal of photoresist and etch residue | |
| US20070243714A1 (en) | Method of controlling silicon-containing polymer build up during etching by using a periodic cleaning step | |
| US20020039843A1 (en) | Method of manufacturing a semiconductor integrated circuit device | |
| KR920000708B1 (en) | Trench capacitor forming method using photo-resister etch-back technics | |
| KR20070104589A (en) | Low-pressure removal of photoresist and etch residue | |
| IL186629A (en) | Process for forming a well visible non-chromate conversion coating for magnesium and magnesium alloys | |
| US6784111B2 (en) | Etching methods and apparatus and substrate assemblies produced therewith | |
| KR100762524B1 (en) | Process for fabricating semiconductor device | |
| TW548739B (en) | Self-aligned contact process implementing bias compensation etch endpoint detection and methods for implementing the same | |
| KR100325612B1 (en) | Endpoint define method in plasma etch process | |
| KR100325613B1 (en) | Endpoint define method in plasma etch process | |
| JP2003347279A (en) | Method for manufacturing semiconductor device | |
| TW201545232A (en) | Deep silicon etching method | |
| JP2005026348A (en) | Plasma treatment method | |
| US7115211B2 (en) | Endpoint detection using laser interferometry | |
| KR20020022930A (en) | Method for forming Shallow Trench Isolation in Semiconductor Device | |
| KR100739965B1 (en) | Method of etching for semiconductor device fabrication | |
| KR20030049025A (en) | Formation method of trench in semiconductor device | |
| Kim et al. | Isotropic nitride etching for thin nitride barrier self-aligned contact (TNBSAC) in an inductively coupled plasma chemical etcher | |
| KR20030002043A (en) | Shallow trench isolation using etch back process |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20100121 Year of fee payment: 9 |
|
| LAPS | Lapse due to unpaid annual fee |