KR100325603B1 - semiconductor devices and manufacturing method thereof - Google Patents
semiconductor devices and manufacturing method thereof Download PDFInfo
- Publication number
- KR100325603B1 KR100325603B1 KR1019990016825A KR19990016825A KR100325603B1 KR 100325603 B1 KR100325603 B1 KR 100325603B1 KR 1019990016825 A KR1019990016825 A KR 1019990016825A KR 19990016825 A KR19990016825 A KR 19990016825A KR 100325603 B1 KR100325603 B1 KR 100325603B1
- Authority
- KR
- South Korea
- Prior art keywords
- film
- contact hole
- aluminum
- tungsten
- insulating film
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 23
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 17
- 239000010408 film Substances 0.000 claims abstract description 75
- 229910052751 metal Inorganic materials 0.000 claims abstract description 43
- 239000002184 metal Substances 0.000 claims abstract description 43
- 229910052782 aluminium Inorganic materials 0.000 claims abstract description 37
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims abstract description 37
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims abstract description 26
- 229910052721 tungsten Inorganic materials 0.000 claims abstract description 26
- 239000010937 tungsten Substances 0.000 claims abstract description 26
- 239000004642 Polyimide Substances 0.000 claims abstract description 23
- 229920001721 polyimide Polymers 0.000 claims abstract description 23
- 239000010409 thin film Substances 0.000 claims abstract description 20
- 238000000034 method Methods 0.000 claims abstract description 18
- 238000000151 deposition Methods 0.000 claims abstract description 17
- 239000000758 substrate Substances 0.000 claims abstract description 15
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 claims abstract description 11
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 10
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 10
- 239000010703 silicon Substances 0.000 claims abstract description 10
- 238000000059 patterning Methods 0.000 claims abstract 2
- 238000005530 etching Methods 0.000 claims description 13
- 238000001039 wet etching Methods 0.000 claims description 2
- 239000011248 coating agent Substances 0.000 claims 1
- 238000000576 coating method Methods 0.000 claims 1
- 230000004888 barrier function Effects 0.000 abstract description 11
- 230000008021 deposition Effects 0.000 description 6
- 238000005229 chemical vapour deposition Methods 0.000 description 4
- 239000012535 impurity Substances 0.000 description 4
- 238000007796 conventional method Methods 0.000 description 3
- 238000004544 sputter deposition Methods 0.000 description 3
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 239000011810 insulating material Substances 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 2
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- QPJSUIGXIBEQAC-UHFFFAOYSA-N n-(2,4-dichloro-5-propan-2-yloxyphenyl)acetamide Chemical compound CC(C)OC1=CC(NC(C)=O)=C(Cl)C=C1Cl QPJSUIGXIBEQAC-UHFFFAOYSA-N 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02K—DYNAMO-ELECTRIC MACHINES
- H02K5/00—Casings; Enclosures; Supports
- H02K5/04—Casings or enclosures characterised by the shape, form or construction thereof
- H02K5/14—Means for supporting or protecting brushes or brush holders
- H02K5/141—Means for supporting or protecting brushes or brush holders for cooperation with slip-rings
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
- H01R39/00—Rotary current collectors, distributors or interrupters
- H01R39/02—Details for dynamo electric machines
- H01R39/38—Brush holders
- H01R39/381—Brush holders characterised by the application of pressure to brush
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02K—DYNAMO-ELECTRIC MACHINES
- H02K13/00—Structural associations of current collectors with motors or generators, e.g. brush mounting plates or connections to windings; Disposition of current collectors in motors or generators; Arrangements for improving commutation
- H02K13/003—Structural associations of slip-rings
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
반도체 소자 및 그 제조 방법에서 접촉 구멍에 금속 박막을 형성하는 방법에 관한 것으로, 활성 영역이 형성되어 있는 실리콘 기판 위에 알루미늄막과 절연막을 증착하고 패터닝한 후, 그 위에 다시 절연막을 증착하고 폴리이미드를 도포한다. 이후, 폴리이미드와 절연막을 불산으로 식각하여 알루미늄막을 드러내는 접촉 구멍을 형성한 후, 이 알루미늄막 상부에 선택 증착법으로 텅스텐을 증착하여 접촉 구멍을 채운다. 이와 같이 배리어 금속을 증착하지 않고 접촉 구멍에 금속 박막을 형성함으로써, 접촉 구멍에 증착되는 배리어 금속의 단차 불량으로 인해 접촉 구멍을 금속으로 채울 때 빈 공간이 형성되는 문제를 방지할 수 있으며, 알루미늄과 텅스텐을 같이 형성함으로써 텅스텐만으로 형성되는 금속 박막보다 낮은 전기 저항값을 갖게 된다.A method of forming a metal thin film in a contact hole in a semiconductor device and a method for manufacturing the same, the method comprising depositing and patterning an aluminum film and an insulating film on a silicon substrate on which an active region is formed, and then depositing an insulating film over the polyimide Apply. Thereafter, the polyimide and the insulating film are etched with hydrofluoric acid to form a contact hole exposing the aluminum film, and then tungsten is deposited on the aluminum film by a selective deposition method to fill the contact hole. By forming a metal thin film in the contact hole without depositing the barrier metal as described above, an empty space is formed when the contact hole is filled with the metal due to the step difference of the barrier metal deposited in the contact hole. By forming tungsten together, it has lower electrical resistance than a metal thin film formed only of tungsten.
Description
본 발명은 반도체 소자 및 그 제조 방법에 관한 것으로, 더욱 상세하게는 접촉 구멍에 금속 박막을 형성하는 반도체 소자 및 그 제조 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device and a method for manufacturing the same, and more particularly, to a semiconductor device for forming a metal thin film in a contact hole and a method for manufacturing the same.
일반적으로 반도체 장치에는 n형 또는 p형의 기판 위에 채널, 소스, 드레인 영역 등의 불순물이 도핑되어 있는 활성(active) 영역이 형성되어 있으며, 그 위에는 각각의 영역 상부에 접촉 구멍(contact hole)을 가지는 절연막이 형성되어 있으며 절연막 위에는 접촉 구멍을 통하여 각각의 영역과 연결되는 배선이 형성되어 있다.In general, a semiconductor device is formed with an active region doped with impurities such as a channel, a source, and a drain region on an n-type or p-type substrate, and a contact hole is formed over each region. An insulating film having a branch is formed, and wirings connected to the respective regions are formed on the insulating film through contact holes.
이러한 반도체 소자의 제조 공정에서 금속 박막 형성 공정은 반도체 소자를제조하는 최종 단계로써, 게이트, 소스, 드레인 영역이 형성된 기판에 절연막의 접촉 구멍을 통하여 연결되는 배선을 형성하기 위한 공정을 말한다.In the semiconductor device manufacturing process, the metal thin film forming process is a final step of manufacturing a semiconductor device. The metal thin film forming process is a process for forming a wiring connected through a contact hole of an insulating layer on a substrate on which gate, source and drain regions are formed.
그러면, 이러한 반도체 소자를 제조하는 종래의 방법을 첨부된 도 1a 내지 도 1c를 참조하여 설명한다.Next, a conventional method of manufacturing such a semiconductor device will be described with reference to FIGS. 1A to 1C.
도 1a에서와 같이, 불순물이 주입되어 활성 영역(A)이 형성되어 있는 실리콘 기판(1) 위에 절연막(2)을 증착한 후 사진 식각 공정을 하여 접촉 구멍(3)을 형성한다.As shown in FIG. 1A, an impurity is implanted to deposit an insulating film 2 on the silicon substrate 1 on which the active region A is formed, and then a contact hole 3 is formed by performing a photolithography process.
그 다음, 도 1b에서와 같이, 티타늄/질화 티타늄 또는 질화 티타늄과 같은 금속으로 이루어진 배리어 금속(barrier metal)(4)을 증착한다. 이 배리어 금속(4)은 접촉 구멍(3)을 채우는 배선용 금속과 접촉 구멍(3)이 형성된 실리콘 기판(1) 사이의 확산으로 인한 반응을 억제하기 위한 것이다.Then, as in FIG. 1B, a barrier metal 4 made of a metal such as titanium / titanium nitride or titanium nitride is deposited. This barrier metal 4 is for suppressing reaction due to diffusion between the wiring metal filling the contact hole 3 and the silicon substrate 1 on which the contact hole 3 is formed.
그 다음, 도 1c에서와 같이 텅스텐(5)을 실리콘 기판(1) 전면에 증착하여 접촉 구멍(3)을 텅스텐(5)으로 채운 후, 텅스텐(5)을 평탄화한다.Then, as shown in FIG. 1C, tungsten 5 is deposited on the entire surface of the silicon substrate 1 to fill the contact hole 3 with tungsten 5, and then the tungsten 5 is flattened.
이러한 종래의 반도체 소자의 제조 방법에서 배리어 금속을 형성하기 위해 스퍼터링법(sputtering)이나 화학 기상 증착법(CVD ; chemical vapor deposition)등을 이용하는데, 스퍼터링법을 이용하는 경우에는 접촉 구멍의 측벽이나 바닥에 증착되는 양이 접촉 구멍 외부에 증착되는 양보다 적게 되어 접촉 구멍의 벽을 따라 균일한 박막을 얻기 어렵다. 이로 인하여 단차(step coverage)가 불량하게 되어 텅스텐과 같은 금속을 증착하여 접촉 구멍을 채울 때 금속이 접촉 구멍을 완전히 채우지 못하고 금속 내에 빈 공간(void)이 형성되는 문제점이 있다. 이와 달리, 화학 기상 증착법을 이용하여 배리어 금속을 증착하는 경우에는 스퍼터링법으로 증착하는 것에 비해 단차를 줄일 수 있으나, 증착 시에 발생하는 산소와 탄소(주로 산소)와 같은 불순물이 배리어 금속 내에 포함되어 전기 저항(resistance)이 높아지는 문제점이 있다.In the conventional method of manufacturing a semiconductor device, sputtering or chemical vapor deposition (CVD) is used to form a barrier metal, and when sputtering is used, deposition is performed on the sidewall or the bottom of the contact hole. The amount is less than the amount deposited outside the contact holes, making it difficult to obtain a uniform thin film along the walls of the contact holes. Due to this, there is a problem in that the step coverage becomes poor and when the metal such as tungsten is deposited to fill the contact hole, the metal does not completely fill the contact hole and voids are formed in the metal. On the other hand, when the barrier metal is deposited by chemical vapor deposition, the step difference can be reduced compared to the deposition by sputtering, but impurities such as oxygen and carbon (mainly oxygen) generated during deposition are included in the barrier metal. There is a problem that the electrical resistance (resistance) is increased.
접촉 구멍에 채워진 텅스텐은 전기 비저항(resistivity)이 크기 때문에 소자의 동작 속도를 떨어뜨리는 단점이 있다.Tungsten filled in the contact holes has the disadvantage of slowing down the operation of the device because of its high electrical resistivity.
본 발명이 이루고자 하는 기술적 과제는 반도체 소자의 제조 방법에서 접촉 구멍에 활성 영역과 연결되는 금속 박막을 형성할 때 빈 공간이 형성되는 것을 방지하는 것이다.An object of the present invention is to prevent the formation of an empty space when forming a metal thin film connected to the active region in the contact hole in the method of manufacturing a semiconductor device.
또한, 본 발명이 이루고자 하는 다른 과제는 접촉 구멍에 형성된 금속 박막의 전기 저항을 낮추어 소자의 특성을 향상시키는 것이다.In addition, another object of the present invention is to lower the electrical resistance of the metal thin film formed in the contact hole to improve the characteristics of the device.
도 1a 내지 도 1c는 종래의 반도체 소자의 제조 방법을 도시한 공정도이고,1A to 1C are process diagrams illustrating a conventional method for manufacturing a semiconductor device,
도 2a 내지 도 2e는 본 발명의 실시예에 따른 반도체 소자의 제조 방법을 도시한 공정도이고,2A to 2E are flowcharts illustrating a method of manufacturing a semiconductor device according to an embodiment of the present invention.
도 3은 본 발명의 실시예에 따른 반도체 소자의 구조를 도시한 단면도이다.3 is a cross-sectional view illustrating a structure of a semiconductor device in accordance with an embodiment of the present invention.
이러한 과제를 달성하기 위하여 본 발명에서는 배리어 금속을 형성하지 않는 동시에 알루미늄 계열의 금속을 이용하여 접촉 구멍을 채운다.In order to achieve this problem, the present invention does not form a barrier metal and simultaneously fills contact holes using an aluminum-based metal.
구체적으로 본 발명에 따른 제조 방법은, 먼저 활성 영역이 형성되어 있는 실리콘 기판 위에 알루미늄 계열의 금속막과 제1 절연막을 차례로 증착하고 패터닝하여 활성 영역의 상부에만 알루미늄 계열의 금속막과 제1 절연막을 남긴다. 이어, 제2 절연막을 증착하고 폴리이미드를 도포한 다음, 폴리이미드와 제1 및 제2 절연막을 식각하여 폴리이미드와 제2 절연막에 알루미늄막을 드러내는 접촉 구멍을형성한다. 이어, 텅스텐을 증착하여 접촉 구멍을 채운다.Specifically, in the manufacturing method according to the present invention, an aluminum-based metal film and a first insulating film are sequentially deposited and patterned on a silicon substrate on which an active region is formed, thereby forming an aluminum-based metal film and a first insulating film only on the active region. Leave Subsequently, the second insulating film is deposited, polyimide is applied, and the polyimide and the first and second insulating films are etched to form contact holes for exposing the aluminum film to the polyimide and the second insulating film. Tungsten is then deposited to fill the contact holes.
폴리이미드와 제2 절연막에 접촉 구멍을 형성하기 위해서는 폴리이미드에 대한 식각비보다 제1 및 제2 절연막에 대한 식각비가 높은 식각 조건을 선택하는 것이 바람직하며, 습식 식각인 경우에 불산을 이용한다.In order to form contact holes in the polyimide and the second insulating film, it is preferable to select an etching condition in which the etching ratio of the first and second insulating films is higher than that of the polyimide, and hydrofluoric acid is used in the case of wet etching.
또한, 본 발명에 따른 반도체 소자는 활성 영역을 가지는 기판의 상부에 활성 영역을 드러내는 접촉 구멍을 가지는 절연막과 폴리이미드가 형성되어 있다. 접촉 구멍을 통하여 드러난 활성 영역의 상부에는 저저항을 가지는 알루미늄 계열의 금속으로 이루어진 제1 도전막과 텅스텐으로 이루어진 제2 도전막이 차례로 형성되어 있다.In the semiconductor device according to the present invention, an insulating film and a polyimide having a contact hole exposing the active region are formed on the substrate having the active region. The first conductive film made of aluminum-based metal having low resistance and the second conductive film made of tungsten are formed in the upper portion of the active region exposed through the contact hole.
이와 같은 본 발명에 따른 반도체 소자의 제조 방법에서는 배리어 금속을 형성하는 공정이 없으며, 접촉 구멍의 금속 박막은 알루미늄 계열의 금속을 포함하고 있다.In the method of manufacturing a semiconductor device according to the present invention, there is no process of forming a barrier metal, and the metal thin film of the contact hole includes an aluminum-based metal.
그러면, 첨부한 도면을 참조하여 본 발명의 실시예에 따른 반도체 소자 및 그 제조 방법에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있을 정도로 상세히 설명한다.Next, a semiconductor device and a method of manufacturing the same according to an embodiment of the present invention will be described in detail with reference to the accompanying drawings so that those skilled in the art can easily implement the present invention.
도 2a 내지 도 2e 및 도 3를 참조하여 본 발명의 실시예에 따른 반도체 소자 및 그 제조 방법에 대하여 상세히 설명한다.A semiconductor device and a method of manufacturing the same according to an embodiment of the present invention will be described in detail with reference to FIGS. 2A to 2E and FIG. 3.
먼저, 도 2a에서와 같이 불순물이 주입되어 활성 영역(A)이 형성되어 있는 실리콘 기판(11) 위에 1.5%의 규소(Si)가 포함되어 있는 알루미늄 타겟을 써서 알루미늄막(12)을 스퍼터링법으로 증착한 후, 그 상부에 제1 절연막(SiO2)(13)을 플라즈마 화학 기상 증착법(PECVD ; plasma enhanced chemical vapor deposition)으로 증착한다. 여기서, 알루미늄막(12)은 이미 규소를 포함하고 있기 때문에 배리어 금속이 없더라도 알루미늄막(12)과 기판(11) 사이에서는 반응이 거의 발생하지 않는다.First, as shown in FIG. 2A, the aluminum film 12 is sputtered by using an aluminum target containing 1.5% of silicon (Si) on the silicon substrate 11 on which the impurities are implanted and the active region A is formed. After deposition, a first insulating film (SiO 2 ) 13 is deposited on the top thereof by plasma enhanced chemical vapor deposition (PECVD). Here, since the aluminum film 12 already contains silicon, even if there is no barrier metal, the reaction hardly occurs between the aluminum film 12 and the substrate 11.
그 다음, 도 2b에서와 같이 제1 절연막(13) 위에 감광막(14)을 도포한 후 노광 현상 공정을 실시하여 활성 영역(A)의 상부에 감광막 패턴(14)을 형성한다.Next, as illustrated in FIG. 2B, the photosensitive film 14 is coated on the first insulating film 13, and then an exposure developing process is performed to form the photosensitive film pattern 14 on the active region A. FIG.
그 다음, 도 2c에서와 같이 감광막 패턴(14)을 마스크로 하여 제1 절연막(13)과 알루미늄막(12)을 식각한 후 감광막(14)을 제거한다.Next, as shown in FIG. 2C, the first insulating film 13 and the aluminum film 12 are etched using the photosensitive film pattern 14 as a mask, and then the photosensitive film 14 is removed.
그 다음, 도 2d에서와 같이 기판(11) 위에 알루미늄막(12)과 제1 절연막(13)을 덮는 제2 절연막(SiO2)(15)을 증착한 후에 절연 물질인 폴리이미드(polyimide)(16)를 도포한다. 이 때, 제2 절연막(15) 상부의 폴리이미드(16)는 다른 부분보다 얇게 형성된다. 여기서, 제2 절연막(15)은 폴리이미드(16)와 알루미늄막(12) 사이의 확산으로 인한 반응을 방지하기 위한 것이다.Next, as illustrated in FIG. 2D, a second insulating film (SiO 2 ) 15 covering the aluminum film 12 and the first insulating film 13 is deposited on the substrate 11, and then polyimide, an insulating material ( 16) Apply. At this time, the polyimide 16 on the second insulating film 15 is formed thinner than other portions. Here, the second insulating film 15 is for preventing a reaction due to diffusion between the polyimide 16 and the aluminum film 12.
그 다음, 도 2e에서와 같이 불산(HF)을 이용하여 폴리이미드(16)와 제1 및 제2 절연막(13, 15)을 알루미늄막(12)이 노출될 때까지 습식 식각한다. 이 때, 식각액이 불산인 경우에는 제1 및 제2 절연막(13, 15)으로 이루어진 절연막에 대한 식각보다 폴리이미드(16)에 대한 식각이 느리게 진행되므로 활성 영역(A)의 상부에는 알루미늄막(12)을 드러내는 접촉 구멍(17)이 형성된다.Next, as shown in FIG. 2E, the polyimide 16 and the first and second insulating layers 13 and 15 are wet-etched using hydrofluoric acid (HF) until the aluminum layer 12 is exposed. In this case, when the etching solution is hydrofluoric acid, the etching of the polyimide 16 is slower than that of the insulating film formed of the first and second insulating films 13 and 15, so that the aluminum film ( A contact hole 17 is formed which exposes 12.
이후, 도 3에서와 같이 화학 기상 증착법을 이용한 선택 증착법에 의해 텅스텐(18)을 증착하여 접촉 구멍(17)을 채운다. 선택 증착법을 이용하면 텅스텐(18)은 절연 물질인 폴리이미드(16) 위에는 증착되지 않고 금속인 알루미늄막(12) 위에 증착되며 알루미늄막(12) 위에 증착된 텅스텐(18)이 제2 절연막(15)쪽으로도 이동하여 제2 절연막(15)에서도 증착이 이루어진다. 텅스텐을 증착하는 방법에는 선택 증착법 이외에 전면 증착법이 있는데, 전면 증착법은 텅스텐을 접촉 구멍이 형성된 기판 전면에 증착한 후 접촉 구멍 이외에 증착된 텅스텐을 식각하는 방법으로 선택 증착법에 비해 식각 공정이 추가로 실시된다.Thereafter, as shown in FIG. 3, tungsten 18 is deposited by selective vapor deposition using chemical vapor deposition to fill the contact hole 17. By using the selective deposition method, tungsten 18 is not deposited on the polyimide 16, which is an insulating material, but is deposited on the aluminum film 12, which is a metal, and the tungsten 18 deposited on the aluminum film 12 is deposited on the second insulating film 15. Also moves toward), and deposition is performed on the second insulating film 15. In addition to selective deposition, tungsten is deposited by a front surface deposition method, which is a method of depositing tungsten on the entire surface of a substrate having contact holes, and then etching tungsten deposited in addition to the contact holes. do.
도 3을 참조하여 본 발명의 실시예에 따른 반도체 소자의 구조를 상세하게 설명하면 다음과 같다.The structure of the semiconductor device according to the embodiment of the present invention will be described in detail with reference to FIG. 3.
도 3에서 보는 바와 같이, 활성 영역(A)이 형성된 기판(11) 위의 활성 영역(A) 상부에 접촉 구멍(17)을 가지는 절연막(15)과 폴리이미드(16)가 형성되어 있다. 접촉 구멍(17)은 이중 금속막으로 채워져 있는데, 절연막(15) 높이까지는 알루미늄막(12)으로 채워져 있고 이 알루미늄막(12) 상부에는 폴리이미드(16)의 높이까지 텅스텐(18)이 채워져 있다.As shown in FIG. 3, an insulating film 15 and a polyimide 16 having contact holes 17 are formed on the active region A on the substrate 11 on which the active region A is formed. The contact hole 17 is filled with a double metal film, and the aluminum film 12 is filled up to the height of the insulating film 15, and the tungsten 18 is filled up to the height of the polyimide 16 above the aluminum film 12. .
여기서, 알루미늄막(12)과 폴리이미드(16)의 경계에는 절연막(15)이 형성되어 있어 알루미늄막(12)과 폴리이미드(16)의 반응을 방지할 수 있다. 한편, 텅스텐(18)과 폴리이미드(16)의 경계에 절연막이 형성되어 있지 않더라도 이들 사이에서는 소자의 특성을 저하시키는 반응이 발생하지 않는다.Here, the insulating film 15 is formed at the boundary between the aluminum film 12 and the polyimide 16, so that the reaction between the aluminum film 12 and the polyimide 16 can be prevented. On the other hand, even if no insulating film is formed at the boundary between the tungsten 18 and the polyimide 16, a reaction that reduces the characteristics of the device does not occur between them.
종래와 같이, 텅스텐만으로 금속 박막을 형성하는 경우에는 텅스텐이 알루미늄에 비해 3배 정도 큰 전기 비저항을 갖기 때문에 금속 박막의 전기 저항이 커지므로, 텅스텐과 알루미늄을 같이 형성함으로써 금속 박막의 전기 저항을 낮출 수 있다. 하지만, 전기 저항을 최소화하기 위하여 알루미늄만으로 금속 박막을 형성하는 경우에는 이어지는 금속 박막 형성 공정에서 알루미늄막 위에 절연막을 형성하고 절연막에 접촉 구멍을 형성하기 위한 식각 공정에서 절연막이 식각될 때 알루미늄막이 손상되는 문제점이 있다. 따라서, 본 발명에서와 같이 절연막을 식각할 때 식각이 되지 않는 텅스텐을 알루미늄막 상부에 추가하여 이어지는 금속 박막 형성 공정에서 접촉 구멍 형성을 원활하게 하는 것이 바람직하다.As in the prior art, when forming a metal thin film using only tungsten, the electrical resistance of the metal thin film is increased because tungsten has an electrical resistivity about three times larger than that of aluminum. Therefore, by forming tungsten and aluminum together, the electrical resistance of the metal thin film is reduced. Can be. However, in order to minimize the electrical resistance, when forming a metal thin film using only aluminum, the aluminum film is damaged when the insulating film is etched in the etching process for forming an insulating film on the aluminum film and forming a contact hole in the subsequent metal thin film forming process. There is a problem. Therefore, as in the present invention, it is preferable to add tungsten which is not etched when etching the insulating film to the upper part of the aluminum film to facilitate contact hole formation in the subsequent metal thin film forming process.
이와 같이 본 발명에서는 배리어 금속을 형성하지 않고 알루미늄으로 접촉 구멍을 채움으로써, 종래의 금속 박막 형성 시 빈 공간이 형성되는 문제점을 해결하여 제품의 신뢰성을 높일 수 있으며, 텅스텐만을 사용하여 금속 박막을 형성하는 경우의 전기 저항보다 낮아지게 되므로 반도체 소자의 동작 속도를 빠르게 할 수 있다.As such, in the present invention, by filling the contact hole with aluminum without forming a barrier metal, it is possible to solve the problem of forming a blank space when forming a conventional metal thin film to increase the reliability of the product, to form a metal thin film using only tungsten Since it is lower than the electrical resistance in the case can be faster operating speed of the semiconductor device.
Claims (8)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990016825A KR100325603B1 (en) | 1999-05-11 | 1999-05-11 | semiconductor devices and manufacturing method thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990016825A KR100325603B1 (en) | 1999-05-11 | 1999-05-11 | semiconductor devices and manufacturing method thereof |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20000073507A KR20000073507A (en) | 2000-12-05 |
| KR100325603B1 true KR100325603B1 (en) | 2002-02-25 |
Family
ID=19584830
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019990016825A KR100325603B1 (en) | 1999-05-11 | 1999-05-11 | semiconductor devices and manufacturing method thereof |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100325603B1 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100790293B1 (en) * | 2002-10-09 | 2007-12-31 | 동부일렉트로닉스 주식회사 | Semiconductor device and fabrication method thereof |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0645260A (en) * | 1992-07-23 | 1994-02-18 | Canon Inc | Semiconductor device, manufacture thereof and thin film depositing apparatus |
| JPH06244187A (en) * | 1993-02-12 | 1994-09-02 | Citizen Watch Co Ltd | Manufacture of semiconductor device |
| JPH08288383A (en) * | 1995-04-11 | 1996-11-01 | Oki Electric Ind Co Ltd | Forming method of multilayer interconnection of semiconductor element |
| JPH1056012A (en) * | 1996-08-09 | 1998-02-24 | Toshiba Corp | Semiconductor device and manufacture thereof |
-
1999
- 1999-05-11 KR KR1019990016825A patent/KR100325603B1/en not_active IP Right Cessation
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0645260A (en) * | 1992-07-23 | 1994-02-18 | Canon Inc | Semiconductor device, manufacture thereof and thin film depositing apparatus |
| JPH06244187A (en) * | 1993-02-12 | 1994-09-02 | Citizen Watch Co Ltd | Manufacture of semiconductor device |
| JPH08288383A (en) * | 1995-04-11 | 1996-11-01 | Oki Electric Ind Co Ltd | Forming method of multilayer interconnection of semiconductor element |
| JPH1056012A (en) * | 1996-08-09 | 1998-02-24 | Toshiba Corp | Semiconductor device and manufacture thereof |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20000073507A (en) | 2000-12-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100399417B1 (en) | A method for preparing of integrated circuit of semiconductor | |
| JPH0572098B2 (en) | ||
| US4713356A (en) | Manufacturing MOS semiconductor device with planarized conductive layer | |
| KR100367734B1 (en) | Method for fabricating an interconnection layer for semiconductor device | |
| JPH1064996A (en) | Method for forming self-aligned metallic wire of semiconductor device | |
| US5700726A (en) | Multi-layered tungsten depositions for contact hole filling | |
| JP4829389B2 (en) | Method for forming wiring of semiconductor element | |
| KR100325603B1 (en) | semiconductor devices and manufacturing method thereof | |
| JPH10189592A (en) | Manufacturing method of semiconductor device | |
| KR100191708B1 (en) | Forming method for metal wiring in semiconductor device | |
| US6303491B1 (en) | Method for fabricating self-aligned contact hole | |
| KR100698741B1 (en) | Method for forming metal wiring layer of semiconductor device | |
| KR100191710B1 (en) | Metal wiring method of semiconductor device | |
| KR100339026B1 (en) | Method for forming metal wiring in semiconductor device | |
| KR100691940B1 (en) | A wire in semiconductor device and method for fabricating the same | |
| KR20050071041A (en) | Method for manufacturing line in semiconductor device | |
| KR20050069598A (en) | A manufacturing method for metal layer of semiconductor device | |
| KR100197671B1 (en) | Method for forming a contact hole of a semiconductor device | |
| KR100406733B1 (en) | manufacturing method of semiconductor device | |
| KR20000027911A (en) | Method of forming contact of semiconductor device | |
| KR100271660B1 (en) | Method of fabricating inter isolation film of semiconductor device | |
| KR100284302B1 (en) | Method for forming metal wire of semiconductor device | |
| KR100196228B1 (en) | Interconnection manufacturing method of semiconductor integrated circuit | |
| KR100829370B1 (en) | Shallow trench manufacturing method for isolating semiconductor device | |
| KR100262009B1 (en) | A method of fabricating semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20120119 Year of fee payment: 11 |
|
| LAPS | Lapse due to unpaid annual fee |