KR100325295B1 - Solid state imaeg sensing device - Google Patents
Solid state imaeg sensing device Download PDFInfo
- Publication number
- KR100325295B1 KR100325295B1 KR1019990021592A KR19990021592A KR100325295B1 KR 100325295 B1 KR100325295 B1 KR 100325295B1 KR 1019990021592 A KR1019990021592 A KR 1019990021592A KR 19990021592 A KR19990021592 A KR 19990021592A KR 100325295 B1 KR100325295 B1 KR 100325295B1
- Authority
- KR
- South Korea
- Prior art keywords
- gate
- reset
- optical sensor
- bias
- offset
- Prior art date
Links
- 239000007787 solid Substances 0.000 title claims description 5
- 230000003287 optical effect Effects 0.000 claims abstract description 24
- 238000009792 diffusion process Methods 0.000 claims abstract description 16
- 238000003384 imaging method Methods 0.000 claims abstract description 16
- 239000012535 impurity Substances 0.000 claims abstract description 4
- 238000010586 diagram Methods 0.000 description 4
- 230000001965 increasing effect Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000007599 discharging Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000002708 enhancing effect Effects 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
- H04N25/766—Addressed sensors, e.g. MOS or CMOS sensors comprising control or output lines used for a plurality of functions, e.g. for pixel output, driving, reset or power
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/762—Charge transfer devices
- H01L29/765—Charge-coupled devices
- H01L29/768—Charge-coupled devices with field effect produced by an insulated gate
- H01L29/76825—Structures for regeneration, refreshing, leakage compensation or the like
Abstract
본 발명은 광센서를 이용하여 RG(Reset Gate) 바이어스 회로를 구성하여 외부의 빛의 양에 따라 RG 바이어스가 조정되도록한 고체 촬상 소자에 관한 것으로, 전하 전송 영역을 통하여 이동된 전하를 플로우팅 디퓨전 영역으로 트랜스퍼시키는 오프셋 게이트와, 오프셋 게이트에 의해 트랜스퍼된 전하를 센싱하여 외부로 출력하는 센싱 앰프와, 상기 센싱 앰프에 의해 센싱이 끝난 전하를 리셋 드레인 영역(RD)으로 리셋시키는 리셋 게이트를 포함하는 고체 촬상 소자 내부에 고농도의 n형 불순물이 도핑되어 형성되는 광센서; 상기 광센서의 표면 일부에 구성되는 오믹 콘택영역을 통하여 광센서에 게이트가 연결되어 광센서에서 생성되는 전하량에 의해 on/off되는 스위칭 트랜지스터(M1); 상기 스위칭 트랜지스터(M1)의 소오스/드레인에 연결되어 각각 전원 전압 단자와 접지 전압 단자에 연결되는 저항들(R1)(R2)로 구성되는 RG 바이어스 조정 회로의 출력단이 상기 리셋 게이트에 외부의 DC 바이어스를 인가하는 리셋 클럭 입력 단자에 연결되어 리셋 게이트 오프셋 바이어스를 조정하는 것이다.The present invention relates to a solid-state imaging device configured to adjust the RG bias according to the amount of external light by configuring a reset gate (RG) bias circuit using an optical sensor, and the diffusion diffusion of the charge transferred through the charge transfer region An offset gate for transferring to the region, a sensing amplifier for sensing the charge transferred by the offset gate and outputting it to the outside, and a reset gate for resetting the sensed charge by the sensing amplifier to the reset drain region RD. An optical sensor formed by doping a high concentration of n-type impurities into the solid-state imaging device; A switching transistor (M1) connected to a gate of the optical sensor through an ohmic contact region formed on a part of the surface of the optical sensor and turned on / off by the amount of charge generated by the optical sensor; An output terminal of an RG bias adjustment circuit composed of resistors R1 and R2 connected to the source / drain of the switching transistor M1 and respectively connected to a power supply voltage terminal and a ground voltage terminal has an external DC bias to the reset gate. It is connected to the reset clock input terminal to apply the reset gate offset bias.
Description
본 발명은 고체 촬상 소자에 관한 것으로, 특히 광센서를 이용하여 RG(Reset Gate) 바이어스 회로를 구성하여 외부의 빛의 양에 따라 RG 바이어스가 조정되도록한 고체 촬상 소자에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a solid-state imaging device, and more particularly, to a solid-state imaging device in which a RG (reset gate) bias circuit is configured using an optical sensor to adjust the RG bias according to the amount of external light.
이하, 첨부된 도면을 참고하여 종래 기술의 고체 촬상 소자의 리셋 게이트바이어스 조정 회로에 관하여 설명하면 다음과 같다.Hereinafter, a reset gate bias adjustment circuit of a solid state image pickup device according to the related art will be described with reference to the accompanying drawings.
도 1은 종래 기술의 리셋 게이트의 DC 바이어스 조정회로의 구성도이고, 도 2a와 도 2b는 리셋 게이트의 DC 바이어스에 따른 포텐셜 변화를 나타낸 포텐셜 프로파일이다.1 is a configuration diagram of a DC bias adjustment circuit of a reset gate of the prior art, and FIGS. 2A and 2B are potential profiles illustrating potential changes according to DC bias of a reset gate.
포토다이오드 영역들에서 생성된 영상 전하는 전하 전송 영역들을 통하여 플로우팅 디퓨전 영역으로 이동되어 센싱되고 이와 같이 센싱된 신호는 외부 회로로 출력되어 일련의 신호 처리 과정을 거쳐 외부로 디스플레이된다.The image charges generated in the photodiode regions are moved and sensed through the charge transfer regions to the floating diffusion region, and the sensed signals are output to an external circuit and displayed outside through a series of signal processing.
고체 촬상 소자의 최종 출력단의 구성은 도 1에서와 같이, 수평전하 전송 영역을 통하여 이동된 전하를 플로우팅 디퓨전 영역(2)으로 트랜스퍼시키는 오프셋 게이트(OG)(1)와, 오프셋 게이트(1)에 의해 트랜스퍼된 전하를 센싱하여 외부로 출력하는 센싱 앰프(3)와, 상기 센싱 앰프(3)에 의해 센싱이 끝난 전하를 리셋 드레인 영역(RD)(5)으로 리셋시키는 리셋 게이트(RG)(4)를 포함하여 구성된다.As shown in FIG. 1, the final output terminal of the solid state image pickup device includes an offset gate (OG) 1 for transferring charges moved through the horizontal charge transfer region to the floating diffusion region 2, and an offset gate 1. A sensing amplifier 3 which senses the charge transferred by the sensor and outputs it to the outside, and a reset gate RG which resets the sensed charge by the sensing amplifier 3 to the reset drain region RD 5 ( 4) is configured to include.
여기서, 오프셋 게이트(1)는 내부 회로에 의해 바이어싱되고, 리셋 게이트(4)는 외부의 바이어스 조정회로(6)에 의해 바이어싱된다.Here, the offset gate 1 is biased by the internal circuit, and the reset gate 4 is biased by the external bias adjustment circuit 6.
이와 같은 종래 기술의 고체 촬상 소자는 수평 전하 전송 영역을 통하여 전달된 전하들이 오프셋 게이트(1)에 인가되는 바이어스에 의해 플로우팅 디퓨전 영역(2)에 축적된다.Such a solid-state imaging device of the prior art accumulates in the floating diffusion region 2 by a bias in which charges transferred through the horizontal charge transfer region are applied to the offset gate 1.
이때, 신호 전하에 의한 플로우팅 디퓨전 영역(2)의 포텐셜 변화값은 센싱 앰프(3)에 의해 증폭되어 외부로 출력된다.At this time, the potential change value of the floating diffusion region 2 due to the signal charge is amplified by the sensing amplifier 3 and output to the outside.
이때의 리셋 게이트(4)에 인가되는 DC 바이어스는 도 2a에서와 같이 리셋 게이트(4) 하측의 포텐셜 레벨을 결정한다.The DC bias applied to the reset gate 4 at this time determines the potential level below the reset gate 4 as shown in FIG. 2A.
이와 같이 센싱 앰프(3)에 의해 신호 전하의 센싱이 끝나면 리셋 게이트(4)에 5V의 High 클럭이 인가되어 플로우팅 디퓨전 영역(2)에 축적되었던 전하는 리셋 드레인 영역(5)으로 빠져나간다.When sensing of the signal charge is completed by the sensing amplifier 3 as described above, a high clock of 5V is applied to the reset gate 4 so that the charge accumulated in the floating diffusion region 2 exits to the reset drain region 5.
플로우팅 디퓨전 영역(2)의 포텐셜은 바닥까지 내려간다.The potential of the floating diffusion region 2 goes down to the bottom.
이후에 오프셋 게이트(1)에 클럭이 인가되는 것에 의해 다시 수평 전하 전송 영역을 통하여 전송되어진 신호 전하를 플로우팅 디퓨전 영역(2)에 저장하게 된다.Thereafter, the clock is applied to the offset gate 1 to store the signal charges transferred through the horizontal charge transfer region in the floating diffusion region 2.
이와 같은 전하 센싱 및 배출 동작에서 저조도시의 동작은 다음과 같이 이루어진다.In such charge sensing and discharging operations, the operation of low light is performed as follows.
저조도시에는 포토다이오드 영역에서 생성된 전하량이 적기 때문에 플로우팅 디퓨전 영역(2)에 전하가 이동되어 축적되는 동작에서 리셋 게이트(4)에 리셋 게이트 오프셋 바이어스를 인가하지 않으면 리셋 게이트(4) 하부의 포텐셜 레벨이 높아져 리셋 클럭(5V) 인가시에 플로우팅 디퓨전 영역(2)에 축적된 전하를 빼낼 수 없는 경우가 있는데, 이 경우 플로우팅 디퓨전 영역(2)의 포텐셜 레벨이 리셋 게이트 오프셋 바이어스 인가시 보다 높아 적은양의 신호 전하를 정확히 센싱할 수 없게된다.In low light, since the amount of charge generated in the photodiode region is small, the reset gate offset bias is not applied to the reset gate 4 when the charge is transferred and accumulated in the floating diffusion region 2. When the potential level becomes high, the charge accumulated in the floating diffusion region 2 cannot be extracted when the reset clock 5V is applied. In this case, the potential level of the floating diffusion region 2 is applied when the reset gate offset bias is applied. The higher the value, the less signal charge can be accurately sensed.
그러므로 이러한 문제 발생을 억제하기 위하여 리셋 게이트 오프셋 바이어스를 외부에서 일정 레벨의 DC 바이어스로 인가한다.Therefore, in order to suppress the occurrence of such a problem, a reset gate offset bias is externally applied to a constant level of DC bias.
이와 같은 종래 기술의 고체 촬상 소자는 다음과 같은 문제가 있다.Such a solid-state imaging device of the prior art has the following problems.
리셋 게이트 오프셋 바이어스를 외부에서 인가해야 하므로 기기의 크기가 커지고, 제작 비용의 추가 발생이 있다.The reset gate offset bias must be applied externally, which increases the size of the device and adds cost to manufacturing.
본 발명은 이와 같은 종래 기술의 고체 촬상 소자의 문제를 해결하기 위하여 안출한 것으로, 광센서를 이용하여 RG(Reset Gate) 바이어스 회로를 구성하여 외부의 빛의 양에 따라 RG 바이어스가 조정되도록한 고체 촬상 소자를 제공하는데 그 목적이 있다.The present invention has been made to solve the problem of the conventional solid-state image pickup device, and a solid-state RG bias is adjusted according to the amount of external light by configuring an RG (Reset Gate) bias circuit using an optical sensor It is an object to provide an imaging device.
도 1은 종래 기술의 리셋 게이트의 DC 바이어스 조정회로의 구성도1 is a block diagram of a DC bias adjustment circuit of a reset gate of the prior art
도 2a와 도 2b는 리셋 게이트의 DC 바이어스에 따른 포텐셜 변화를 나타낸 포텐셜 프로파일2a and 2b are potential profiles showing the change in potential according to the DC bias of the reset gate
도 3은 본 발명에 따른 리셋 게이트의 DC 바이어스 조정회로의 구성도3 is a configuration diagram of a DC bias adjustment circuit of the reset gate according to the present invention.
도면의 주요 부분에 대한 부호의 설명Explanation of symbols for the main parts of the drawings
31. 오프셋 게이트 32. 플로우팅 디퓨전 영역31. Offset Gate 32. Floating Diffusion Area
33. 리셋 게이트 34. 센싱 앰프33. Reset Gate 34. Sensing Amplifier
35. RG 바이어스 조정 회로 36. 오믹 콘택영역35. RG bias adjustment circuit 36. Ohmic contact area
37. 광센서 38. 리셋 클럭 입력 단자37. Optical Sensor 38. Reset Clock Input Terminal
이와 같은 목적을 달성하기 위한 본 발명에 따른 고체 촬상 소자는 전하 전송 영역을 통하여 이동된 전하를 플로우팅 디퓨전 영역으로 트랜스퍼시키는 오프셋 게이트와, 오프셋 게이트에 의해 트랜스퍼된 전하를 센싱하여 외부로 출력하는 센싱 앰프와, 상기 센싱 앰프에 의해 센싱이 끝난 전하를 리셋 드레인 영역(RD)으로 리셋시키는 리셋 게이트를 포함하는 고체 촬상 소자 내부에 고농도의 n형 불순물이 도핑되어 형성되는 광센서; 상기 광센서의 표면 일부에 구성되는 오믹 콘택영역을 통하여 광센서에 게이트가 연결되어 광센서에서 생성되는 전하량에 의해 on/off되는 스위칭 트랜지스터(M1); 상기 스위칭 트랜지스터(M1)의 소오스/드레인에 연결되어 각각 전원 전압 단자와 접지 전압 단자에 연결되는 저항들(R1)(R2)로 구성되는 RG 바이어스 조정 회로의 출력단이 상기 리셋 게이트에 외부의 DC 바이어스를 인가하는 리셋 클럭 입력 단자에 연결되어 리셋 게이트 오프셋 바이어스를 조정하는 것을 특징으로 한다.The solid-state imaging device according to the present invention for achieving the above object is an offset gate for transferring the charge transferred through the charge transfer region to the floating diffusion region, and the sensing to sense the output transferred by the offset gate to the outside An optical sensor formed by doping a high concentration of n-type impurities into a solid-state image sensor including an amplifier and a reset gate for resetting the sensed charge by the sensing amplifier to a reset drain region RD; A switching transistor (M1) connected to a gate of the optical sensor through an ohmic contact region formed on a part of the surface of the optical sensor and turned on / off by the amount of charge generated by the optical sensor; An output terminal of an RG bias adjustment circuit composed of resistors R1 and R2 connected to the source / drain of the switching transistor M1 and respectively connected to a power supply voltage terminal and a ground voltage terminal has an external DC bias to the reset gate. It is connected to the reset clock input terminal for applying a characterized in that to adjust the reset gate offset bias.
이하, 첨부된 도면을 참고하여 본 발명에 따른 고체 촬상 소자의 리셋 게이트 오프셋 바이어스 조정 회로에 관하여 상세히 설명하면 다음과 같다.Hereinafter, the reset gate offset bias adjustment circuit of the solid-state imaging device according to the present invention will be described in detail with reference to the accompanying drawings.
도 3은 본 발명에 따른 리셋 게이트의 DC 바이어스 조정회로의 구성도이다.3 is a configuration diagram of a DC bias adjustment circuit of a reset gate according to the present invention.
본 발명의 고체 촬상 소자는 리셋 게이트 오프셋 바이어스 조정 회로를 광센서를 사용하여 구성하는 것으로, 외부의 조도에 따라 오프셋 바이어스가 조정되도록한 것이다.In the solid-state imaging device of the present invention, the reset gate offset bias adjustment circuit is configured by using an optical sensor, so that the offset bias is adjusted according to external illuminance.
그 구성은 먼저, 전하 전송 영역을 통하여 이동된 전하를 플로우팅 디퓨전 영역(32)으로 트랜스퍼시키는 오프셋 게이트(OG)(31)와, 오프셋 게이트(31)에 의해 트랜스퍼된 전하를 센싱하여 외부로 출력하는 센싱 앰프(34)와, 상기 센싱 앰프(34)에 의해 센싱이 끝난 전하를 리셋 드레인 영역(RD)으로 리셋시키는 리셋 게이트(RG)(33)를 포함하여 고체 촬상 소자가 구성되고, 상기 리셋 게이트(33)에 외부의 DC 바이어스를 인가하는 리셋 클럭 입력 단자(38)와 리셋 클럭 입력 단자에 연결되어 리셋 게이트 오프셋 바이어스를 조정하는 RG 바이어스 조정 회로(35)가 구성된다.The configuration first of all senses the offset gate (OG) 31 which transfers the charge transferred through the charge transfer region to the floating diffusion region 32, and senses and outputs the charge transferred by the offset gate 31 to the outside. A solid-state imaging device is configured to include a sensing amplifier 34 and a reset gate (RG) 33 for resetting the sensed charge by the sensing amplifier 34 to the reset drain region RD. A reset clock input terminal 38 for applying an external DC bias to the gate 33 and an RG bias adjustment circuit 35 connected to the reset clock input terminal to adjust the reset gate offset bias are configured.
상기 RG 바이어스 조정 회로(35)는 고체 촬상 소자의 수광부에 구성된다.The RG bias adjustment circuit 35 is configured in the light receiving portion of the solid state imaging element.
RG 바이어스 조정 회로(35)의 구성은 다음과 같다.The configuration of the RG bias adjustment circuit 35 is as follows.
기판의 표면내에 고농도의 n형 불순물이 도핑되어 형성되는 광센서(37)와, 광센서(37)의 표면 일부에 구성되는 오믹 콘택영역(36)과, 상기 오믹 콘택영역(36)을 통하여 광센서(37)에 게이트가 연결되는 스위칭 트랜지스터(M1)와, 상기 스위칭 트랜지스터(M1)의 소오스/드레인에 연결되어 각각 전원 전압 단자와 접지 전압 단자에 연결되는 저항들(R1)(R2)로 구성된다.An optical sensor 37 formed by doping a high concentration of n-type impurities in the surface of the substrate, an ohmic contact region 36 formed on a part of the surface of the optical sensor 37, and light through the ohmic contact region 36. A switching transistor M1 having a gate connected to the sensor 37 and resistors R1 and R2 connected to a source / drain of the switching transistor M1 and connected to a power supply voltage terminal and a ground voltage terminal, respectively. do.
여기서, 전원 전압 단자에 연결되는 저항(R1)과 스위칭 트랜지스터(M1)의 소오스 사이에 출력단이 구성되고, 출력단은 리셋 클럭 입력 단자(38)와 공통으로 리셋 게이트(33)에 연결된다.Here, an output terminal is configured between the resistor R1 connected to the power supply voltage terminal and the source of the switching transistor M1, and the output terminal is connected to the reset gate 33 in common with the reset clock input terminal 38.
상기 광센서(37)의 상측에 마이크로 렌즈를 구성하여 집광 효율을 높일 수도 있다.It is also possible to increase the condensing efficiency by configuring a micro lens on the upper side of the optical sensor 37.
이와 같은 본 발명에 따른 리셋 오프셋 동작은 다음과 같다.Such a reset offset operation according to the present invention is as follows.
본 발명의 RG 바이어스 조정 회로는 스위칭 트랜지스터(M1)에 연결된 저항(R1)(R2)저항값을 조정하는 것에 의해 전압 분배 비율이 달라져 RG 오프셋 전압의 레벨을 조정할 수 있다.The RG bias adjustment circuit of the present invention can adjust the level of the RG offset voltage by varying the voltage division ratio by adjusting the resistance values of the resistors R1 and R2 connected to the switching transistor M1.
그리고 상기 스위칭 트랜지스터를 공핍형 또는 증가형으로 하는 경우 동작이 반대로 이루어진다.When the switching transistor is depleted or increased, the operation is reversed.
광센서(37)에 집속되는 빛의 양에 따라 스위칭 트랜지스터가 on/off되므로 리셋 게이트의 오프셋 동작이 필요할 정도의 양을 갖는 빛이 포토다이오드 영역으로 조사되는 경우 자동으로 오프셋 동작을 하게된다.Since the switching transistor is turned on / off according to the amount of light focused on the optical sensor 37, the offset operation is automatically performed when light having an amount sufficient to require an offset operation of the reset gate is irradiated to the photodiode region.
고체 촬상 소자 내부에 광센서를 이용한 RG 오프셋 바이어스 조정 회로를 구성하여 외부의 바이어스 조정 회로의 구성없이 자동으로 오프셋 바이어스가 조정된다.By configuring an RG offset bias adjustment circuit using an optical sensor inside the solid-state image sensor, offset bias is automatically adjusted without the configuration of an external bias adjustment circuit.
이와 같은 본 발명에 따른 고체 촬상 소자는 광센서를 이용한 리셋 게이트 오프셋 바이어스 조정 회로를 구비하여 다음과 같은 효과가 있다.Such a solid-state imaging device according to the present invention is provided with a reset gate offset bias adjustment circuit using an optical sensor has the following effects.
외부의 회로 구성없이 오프셋 바이어스를 조정하므로 기기의 크기를 줄일 수 있고, 제작 비용을 절감할 수 있다.By adjusting the offset bias without external circuit configuration, the device can be reduced in size and cost in manufacturing.
빛의 양에 따라 DC 바이어스 값을 조절할 수 있으므로 기기의 외부 환경 적응 능력을 높이고, 제품의 경쟁력을 높일 수 있다.The DC bias value can be adjusted according to the amount of light, increasing the device's ability to adapt to the external environment and enhancing the product's competitiveness.
Claims (4)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990021592A KR100325295B1 (en) | 1999-06-10 | 1999-06-10 | Solid state imaeg sensing device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990021592A KR100325295B1 (en) | 1999-06-10 | 1999-06-10 | Solid state imaeg sensing device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20010002020A KR20010002020A (en) | 2001-01-05 |
| KR100325295B1 true KR100325295B1 (en) | 2002-02-21 |
Family
ID=19591422
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019990021592A KR100325295B1 (en) | 1999-06-10 | 1999-06-10 | Solid state imaeg sensing device |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100325295B1 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100594262B1 (en) * | 2004-03-05 | 2006-06-30 | 삼성전자주식회사 | Biasing circuit, solid state imaging device comprising the biasing circuit, and method for fabricating the same |
-
1999
- 1999-06-10 KR KR1019990021592A patent/KR100325295B1/en not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR20010002020A (en) | 2001-01-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0942593B1 (en) | Solid state image pickup apparatus | |
| US7626620B2 (en) | Photoelectric conversion unit stacked structure | |
| US6555842B1 (en) | Active pixel sensor with intra-pixel charge transfer | |
| US20150070549A1 (en) | Solid-state image device | |
| US7807955B2 (en) | Image sensor having reduced well bounce | |
| JP5335318B2 (en) | Optical sensor, measuring device and camera system | |
| KR100504562B1 (en) | CMOS Image Sensor | |
| JPH04313268A (en) | Solid-state image pickup device | |
| US6917029B2 (en) | Four-component pixel structure leading to improved image quality | |
| KR100325295B1 (en) | Solid state imaeg sensing device | |
| JP3624042B2 (en) | Photoelectric conversion device | |
| US7098951B2 (en) | Image pickup device with high contrast detection capability | |
| KR100545106B1 (en) | CMOS image sensor pixel with light transistor | |
| KR100977834B1 (en) | ???? Image Sensor with Wide Dynamic Range | |
| JP2577559B2 (en) | Solid-state imaging device | |
| KR100298198B1 (en) | A unit pixel of a CMOS image sensor having a Schottky diode | |
| KR100623347B1 (en) | Image sensor for minimizing variation of control signal level | |
| US11696055B2 (en) | Analog-to-digital converter for separately applying a bias voltage depending on an operation mode, and an image sensor including the same | |
| KR100724254B1 (en) | Image sensor | |
| KR20020058439A (en) | Image sensor capable of increasing light sensitivity and charge transport | |
| KR100523664B1 (en) | Cmos image sensor having tapered potential distribution for charge transfer | |
| JP2884195B2 (en) | Solid-state imaging device | |
| KR20020012928A (en) | Active pixel circuit in CMOS image sensor | |
| KR20050123399A (en) | Full active bipolar image sensor | |
| KR20040093908A (en) | Unit pixel for cmos image sensor |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| N231 | Notification of change of applicant | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20130130 Year of fee payment: 12 |
|
| FPAY | Annual fee payment |
Payment date: 20140129 Year of fee payment: 13 |
|
| FPAY | Annual fee payment |
Payment date: 20150129 Year of fee payment: 14 |
|
| LAPS | Lapse due to unpaid annual fee |