KR100324823B1 - Electronic device control unit in car - Google Patents
Electronic device control unit in car Download PDFInfo
- Publication number
- KR100324823B1 KR100324823B1 KR1019990060399A KR19990060399A KR100324823B1 KR 100324823 B1 KR100324823 B1 KR 100324823B1 KR 1019990060399 A KR1019990060399 A KR 1019990060399A KR 19990060399 A KR19990060399 A KR 19990060399A KR 100324823 B1 KR100324823 B1 KR 100324823B1
- Authority
- KR
- South Korea
- Prior art keywords
- slave
- master
- voltage
- control unit
- control
- Prior art date
Links
- 230000004044 response Effects 0.000 claims description 86
- 230000001360 synchronised effect Effects 0.000 claims description 34
- 230000005540 biological transmission Effects 0.000 claims description 21
- 239000003990 capacitor Substances 0.000 claims description 19
- 238000000034 method Methods 0.000 claims description 10
- 230000008030 elimination Effects 0.000 claims description 2
- 238000003379 elimination reaction Methods 0.000 claims description 2
- 230000000694 effects Effects 0.000 abstract description 2
- 230000008054 signal transmission Effects 0.000 description 7
- 238000004891 communication Methods 0.000 description 4
- 239000000725 suspension Substances 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 238000001514 detection method Methods 0.000 description 2
- 238000003745 diagnosis Methods 0.000 description 2
- 239000006096 absorbing agent Substances 0.000 description 1
- 238000004378 air conditioning Methods 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- 238000013016 damping Methods 0.000 description 1
- 229910003460 diamond Inorganic materials 0.000 description 1
- 239000010432 diamond Substances 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 238000012806 monitoring device Methods 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 230000035939 shock Effects 0.000 description 1
Classifications
-
- F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
- F02—COMBUSTION ENGINES; HOT-GAS OR COMBUSTION-PRODUCT ENGINE PLANTS
- F02D—CONTROLLING COMBUSTION ENGINES
- F02D41/00—Electrical control of supply of combustible mixture or its constituents
- F02D41/24—Electrical control of supply of combustible mixture or its constituents characterised by the use of digital means
- F02D41/26—Electrical control of supply of combustible mixture or its constituents characterised by the use of digital means using computer, e.g. microprocessor
- F02D41/28—Interface circuits
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B60—VEHICLES IN GENERAL
- B60R—VEHICLES, VEHICLE FITTINGS, OR VEHICLE PARTS, NOT OTHERWISE PROVIDED FOR
- B60R16/00—Electric or fluid circuits specially adapted for vehicles and not otherwise provided for; Arrangement of elements of electric or fluid circuits specially adapted for vehicles and not otherwise provided for
- B60R16/02—Electric or fluid circuits specially adapted for vehicles and not otherwise provided for; Arrangement of elements of electric or fluid circuits specially adapted for vehicles and not otherwise provided for electric constitutive elements
- B60R16/03—Electric or fluid circuits specially adapted for vehicles and not otherwise provided for; Arrangement of elements of electric or fluid circuits specially adapted for vehicles and not otherwise provided for electric constitutive elements for supply of electrical power to vehicle subsystems or for
- B60R16/033—Electric or fluid circuits specially adapted for vehicles and not otherwise provided for; Arrangement of elements of electric or fluid circuits specially adapted for vehicles and not otherwise provided for electric constitutive elements for supply of electrical power to vehicle subsystems or for characterised by the use of electrical cells or batteries
Landscapes
- Engineering & Computer Science (AREA)
- Mechanical Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Chemical & Material Sciences (AREA)
- Combustion & Propulsion (AREA)
- General Engineering & Computer Science (AREA)
- Electric Clocks (AREA)
- Dc Digital Transmission (AREA)
Abstract
본 발명은 차량내 전자장치 제어유닛, 더욱 상세하게는 차량의 마스터 제어유닛내에 장착된 마스터측 인터페이스 모듈과 차량의 슬레이브 제어유닛내에 장착된 슬레이브측 인터페이스 모듈을 각각 동일핀 구조를 갖는 단일 하이브리드 집적회로로 구현하여, 각 제어유닛의 사이즈를 줄여줌과 동시에 상호 교환이 가능하도록 해주는 차량내 전자장치 제어유닛에 관한 것으로서, 본 발명에 의한 차량내 전자장치 제어유닛에 의하면, 차량의 마스터 제어유닛내에 장착된 마스터측 인터페이스 모듈과 차량의 슬레이브 제어유닛내에 장착된 슬레이브측 인터페이스 모듈을 각각 동일핀 구조를 갖는 단일 하이브리드 집적회로로 구현해 줌으로써, 각 제어유닛의 사이즈를 줄여주어 인터페이스 회로구현이 용이하도록 해줄 뿐만 아니라, 동일핀 구조로 인한 마스터/슬레이브간의 상호 교환이 가능하도록 해주기 때문에 운용자에게 사용상의 편리성을 제공해 준다는 뛰어난 효과가 있다.The present invention provides a single hybrid integrated circuit having an identical pin structure for an electronic device control unit in a vehicle, and more particularly, a master side interface module mounted in a vehicle master control unit and a slave side interface module mounted in a vehicle slave control unit. The present invention relates to an in-vehicle electronic device control unit which reduces the size of each control unit and enables mutual exchange. According to the in-vehicle electronic device control unit according to the present invention, the control unit is mounted in a master control unit of the vehicle. By implementing the master interface module and the slave interface module mounted in the slave control unit of the vehicle as a single hybrid integrated circuit having the same pin structure, respectively, the size of each control unit is reduced, thereby facilitating the implementation of the interface circuit. Due to the same pin structure Since it enables interchange between master / slave, it has an excellent effect of providing convenience for the operator.
Description
본 발명은 차량내 전자장치 제어유닛(Control Unit)에 관한 것으로, 더욱 상세하게는 차량의 마스터 제어유닛(Master Control Unit)내에 장착된 마스터측 인터페이스 모듈(Interface Module)과 차량의 슬레이브 제어유닛(Slave Control Unit)내에 장착된 슬레이브측 인터페이스 모듈을 각각 동일핀 구조를 갖는 단일 하이브리드(Hybrid) 집적회로(Integrated Chip : IC)로 구현하여, 각 제어유닛의 사이즈를 줄여줌과 동시에 상호 교환이 가능하도록 해주는 차량내 전자장치 제어유닛에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an electronic control unit in a vehicle, and more particularly, to a master side interface module mounted in a master control unit of a vehicle and a slave control unit of a vehicle. Slave-side interface modules installed in the control unit are implemented as a single hybrid integrated chip (IC) each having the same pin structure, which reduces the size of each control unit and enables mutual interchange. An electronic device control unit in a vehicle.
주지하다시피, 현재 개발되고 있는 차량들은 갈수록 점점더 전자화되어 가고 있으며, 이로인해 전자장치 제어모듈간의 통신의 필요성이 중요해지고 있다.As is well known, vehicles being developed are becoming more and more electronic, and the necessity of communication between the electronic device control modules becomes important.
여기서, 현재 차량내에서 사용되고 있는 전자장치들의 종류를 살펴보면, 먼저 크게 기능면에서 엔진제어용 전자장치, 동력전달 장치 제어용 전자장치, 브레이크 장치 제어용 전자장치, 현가장치 제어용 전자장치, 조향장치 제어용 전자장치, 계기장치 제어용 전자장치, 등화장치 제어용 전자장치, 승객보호장치 제어용 전자장치, 컴포트 컨비니언트 전자장치, 정보통신 제어용 전자장치, 전원/와이어 하니스 전자장치, 및 전원/와이어 하니스 다이어그 노시스 전자장치로 구분할 수 있다.Here, looking at the types of electronic devices currently used in the vehicle, first of all, in terms of function, the engine control electronics, the power transmission control electronics, the brake control electronics, the suspension control electronics, the steering control electronics, Instrument Control Electronics, Equalizer Control Electronics, Passenger Protection Device Control Electronics, Comfort Convenience Electronics, Telecommunication Control Electronics, Power / Wire Harness Electronics, and Power / Wire Harness Diagnosis Systems Can be divided into
이때, 상기 엔진제어용 전자장치는 가솔린 엔진제어, 디젤 엔진제어, 냉각 팬제어, 및 스타팅(Starting) 시동회로 등이 있으며, 상기 동력전달 장치 제어용 전자장치는 오토매틱 트랜스 미션, 전자클러치 단속제어, 및 4륜구동 유압제어 등이 있고, 상기 브레이크 제어용 전자장치는 ABS(Antilock Brake System), 구동륜 공전방지 제어 등이 있다.In this case, the engine control electronics may include gasoline engine control, diesel engine control, cooling fan control, and starting start circuit, and the power transmission control electronics may include automatic transmission, electronic clutch control, and 4. Wheel drive hydraulic control, and the like, and the brake control electronic device includes an antilock brake system (ABS), a drive wheel idle prevention control, and the like.
또한, 상기 현가장치 제어용 전자장치는 쇽업소버 감쇠력 제어, 에어 서스펜션 제어, 액티브 서스펜션, 및 하이트 컨트롤 등이 있으며, 상기 조향장치 제어용 전자장치는 4WS(4 Wheel Steering), 및 파워 스티어링 등이 있고, 상기 계기장치 제어용 전자장치는 스피드미터, 타코미터, 및 모니터/경고장치 등이 있다.The suspension control electronics may include shock absorber damping force control, air suspension control, active suspension, and height control. The steering device control electronics may include 4WS (4 Wheel Steering) and power steering. Instrument control electronics include speed meters, tachometers, and monitor / warning devices.
한편, 상기 등화장치 제어용 전자장치는 헤드 라이트, 헤드 라이트 레벨링 데이 타임 러닝 라이트, 라이트 단선검출, 플래셔, 와이퍼/와셔, 헤드라이트 와셔, 도어 미러 청정장치, 시프트 로크(키 인터 로크), 크루즈 컨트롤 등이 있으며, 상기 승객보호장치 제어용 전자장치는 자동식 시트 벨트, 시트 벨트 프리 텐셔너, 에어백, 헤드업 디스플레이, 멀티 인포메이션, 트립 미터, 오디오 시스템, 안테나, 에어 컨디셔닝, 리어 윈도 서미스터 제어, 도어(로크,언로크), 리모트 도어(로크/언로크), 및 일루미네이티드 엔트리 등이 있다.On the other hand, the electronic device for controlling the equalizing device includes a headlight, a headlight leveling day time running light, a light disconnection detection, a flasher, a wiper / washer, a headlight washer, a door mirror cleaner, a shift lock (key interlock), a cruise control, and the like. The electronic device for controlling the passenger protection device includes an automatic seat belt, a seat belt pretensioner, an airbag, a head-up display, multi information, a trip meter, an audio system, an antenna, air conditioning, a rear window thermistor control, and a door (lock, unlock). Locks), remote doors (lock / unlock), and illuminated entries.
그리고, 상기 컴포트 컨비니언트 전자장치는 파워 시트, 스티어링, 숄더 벨트 앵커리지, 도어 미러, 드라이빙 포지션 메모리, 파원 윈도, 선 루프, 액정방현 미러, 근접 워닝, 차간거리 워닝, 후방 감시장치, 시큐러티 시스템, 타이어 공기압 저하 검출, 및 전동윈치 등이 있으며, 상기 정보통신 제어용 전자장치는 자동차 전화, 팩시밀리, 및 네비게이션 등이 있다.The comfort conformal electronic device may include a power seat, a steering wheel, a shoulder belt anchorage, a door mirror, a driving position memory, a wave window, a sunroof, a liquid crystal display mirror, a proximity warning, a vehicle distance warning, a rear monitoring device, a security system, Tire pressure drop detection, electric winch, and the like, and the information communication control electronic devices include automobile telephone, facsimile, and navigation.
또한, 상기 전원/와이어 하니스 전자장치는 볼티지 레귤레이터, 멀티 플렉스, 및 정전압전원 등이 있으며, 상기 전원/와이어 하니스 다이어그 노시스 전자장치는 12V/24V 전원 시스템, 온보드 다이어그노시스, 및 오프보드 다이어그노시스 등이 있다.The power / wire harness electronics may include a voltage regulator, a multiplex, and a constant voltage power supply, and the power / wire harness diagnosing electronics may include a 12V / 24V power system, an onboard diagnosis, and an offboard diamond. Gnosys.
한편, 상술한 전자장치들은 대부분 3선 동기 통신방식을 사용하여 서로 통신을 하게 되는데, 이를 가능토록하기 위해 상기 전자장치들은 모두 인터페이스 모듈을 가지고 있다.On the other hand, the above-mentioned electronic devices mostly communicate with each other using a three-wire synchronous communication method, in order to enable this, all the electronic devices have an interface module.
그러나, 종래에는 운용자가 차량의 각 전자장치 제어유닛의 인터페이스 모듈을 구현할 때, 인쇄회로 기판에 회로 패턴을 설계한 후 그 설계패턴대로 부품들을 실장하여 인터페이스 모듈을 구성하였는데, 이 경우 인쇄회로 기판의 부피가 큼으로써 전자장치 제어유닛의 크기가 커질 뿐만 아니라, 이로인해 각 제어유닛의 인터페이스 회로 구현이 어려운 문제점이 있었다.However, in the related art, when the operator implements the interface module of each electronic device control unit of the vehicle, the circuit pattern is designed on the printed circuit board and the components are mounted according to the design pattern to configure the interface module. Due to the large volume, not only the size of the electronic device control unit is increased, but also due to this, it is difficult to implement the interface circuit of each control unit.
또한, 상술한 종래 각 전자장치 제어유닛의 인터페이스 모듈은 운용자가 회로 설계작업을 수행할 때 마스터 제어유닛과 슬레이브 제어유닛의 회로 구성을 각각 다르게 설계하기 때문에, 마스터 및 슬레이브간 상호 교환기 불가능하여 사용상의 불편함이 많은 문제점이 있었다.In addition, the interface module of each of the above-described conventional electronic device control unit design the circuit configuration of the master control unit and the slave control unit differently when the operator performs the circuit design work, so that the interchange between the master and the slave is impossible, There were many problems with discomfort.
따라서, 본 발명은 상기와 같은 종래의 문제점을 해결하기 위해 이루어진 것으로서, 본 발명의 목적은 차량의 마스터 제어유닛내에 장착된 마스터측 인터페이스 모듈과 차량의 슬레이브 제어유닛내에 장착된 슬레이브측 인터페이스 모듈을 각각 동일핀 구조를 갖는 단일 하이브리드 집적회로로 구현하여, 각 제어유닛의 사이즈를 줄여줌과 동시에 상호 교환이 가능하도록 해주기 위한 차량내 전자장치 제어유닛을 제공하는 데 있다.Accordingly, the present invention has been made to solve the above-mentioned conventional problems, and an object of the present invention is to provide a master side interface module mounted in a master control unit of a vehicle and a slave side interface module mounted in a slave control unit of a vehicle, respectively. By implementing a single hybrid integrated circuit having the same pin structure, to reduce the size of each control unit and to provide an in-vehicle electronic control unit to enable interchange.
상기와 같은 목적을 달성하기 위하여 본 발명 차량내 전자장치 제어유닛은, 차량내 각종 전자장치를 제어하기 위한 제어신호 및 슬레이브 제어유닛과의 시간동기를 맞추기 위한 시간동기 클럭을 출력하는 마스터측 CPU, 및 상기 슬레이브 제어유닛과 마스터측 CPU간의 인터페이스를 담당하는 마스터측 인터페이스 모듈을 구비한 마스터 제어유닛과; 상기 마스터 제어유닛에서 출력한 각종 전자장치 제어신호 및 시간동기 클럭을 수신받아 제어 응답신호를 생성한 후, 그 제어 응답신호를 시간동기 클럭에 동기시켜 출력하는 슬레이브측 CPU, 및 상기 슬레이브측 CPU와 상기 마스터 제어유닛간의 인터페이스를 담당하는 슬레이브측 인터페이스 모듈을 각각 구비한 다수개의 슬레이브 제어유닛으로 구성되어, 차량의 각종 전자장치를 제어하는 차량내 전자장치 제어유닛에 있어서,In order to achieve the above object, the in-vehicle electronic device control unit of the present invention includes a master-side CPU for outputting a control signal for controlling various electronic devices in a vehicle and a time synchronization clock for synchronizing time with a slave control unit; And a master control unit having a master side interface module which is responsible for the interface between the slave control unit and the master side CPU. A slave side CPU which receives various electronic device control signals and a time synchronous clock outputted from the master control unit, generates a control response signal, and outputs the control response signal in synchronization with the time synchronous clock; An in-vehicle electronic device control unit comprising a plurality of slave control units each having a slave-side interface module for managing an interface between the master control units, and controlling various electronic devices of the vehicle,
상기 마스터측 인터페이스 모듈은, 상기 마스터측 CPU에서 차량내 각종 전자장치를 제어하기 위한 제어신호를 입력받아 송신용 전압레벨로 조절한 후 상기 슬레이브 제어유닛으로 송신하는 제어신호 송신부;The master interface module includes: a control signal transmitter which receives a control signal for controlling various electronic devices in the vehicle from the master CPU, adjusts the voltage to a transmission voltage level, and transmits the control signal to the slave control unit;
상기 마스터측 CPU에서 상기 슬레이브 제어유닛과의 시간동기를 맞추기 위한 시간동기 클럭을 입력받아 송신용 전압레벨로 조절한 후 상기 슬레이브 제어유닛으로 송신하는 시간동기 클럭 송신부; 및A time synchronous clock transmitter which receives a time synchronous clock for synchronizing time with the slave control unit at the master CPU, adjusts the voltage to a transmission voltage level, and transmits the same to the slave control unit; And
상기 슬레이브 제어유닛으로부터 제어 응답신호를 수신받아 그 제어 응답신호를 상기 마스터측 CPU의 내부 전압레벨로 조절한 후 상기 마스터측 CPU로 출력하는 제어 응답신호 수신부를 구비하여, 한 개의 단일 하이브리드 집적회로로 구성되고,A control response signal receiving unit receives a control response signal from the slave control unit, adjusts the control response signal to the internal voltage level of the master CPU, and outputs the control response signal to the master CPU. Composed,
상기 다수개의 슬레이브측 인터페이스 모듈은, 상기 마스터 제어유닛으로부터 각종 전자장치 제어신호를 수신받아 그 각종 전자장치 제어신호를 상기 슬레이브측 CPU의 내부 전압레벨로 조절한 후 상기 슬레이브측 CPU로 출력하는 제어신호 수신부;The plurality of slave side interface modules receive various electronic device control signals from the master control unit, and control the various electronic device control signals to internal voltage levels of the slave CPU, and then output the control signals to the slave CPU. Receiving unit;
상기 마스터 제어유닛으로부터 시간동기 클럭을 수신받아 그 시간동기 클럭을 상기 슬레이브측 CPU의 내부 전압레벨로 조절한 후 상기 슬레이브측 CPU로 출력하는 시간동기 클럭 수신부; 및A time synchronous clock receiver which receives the time synchronous clock from the master control unit, adjusts the time synchronous clock to the internal voltage level of the slave CPU, and outputs the clock to the slave CPU; And
상기 슬레이브측 CPU에서 출력한 제어 응답신호를 입력받아, 송신용 전압레벨로 조절한 후 상기 마스터 제어유닛으로 송신하는 제어 응답신호 송신부를 각각 구비하여, 한 개의 단일 하이브리드 집적회로로 각각 구성된 것을 특징으로 한다.The control response signal output from the slave CPU receives the control response signal transmitting unit for adjusting the voltage level for transmission and transmitting to the master control unit, characterized in that each configured as a single hybrid integrated circuit do.
도 1은 본 발명의 일 실시예에 따른 차량내 전자장치 제어유닛의 구성을 나타낸 기능블록도,1 is a functional block diagram showing a configuration of an in-vehicle electronic device control unit according to an embodiment of the present invention;
도 2는 도 1에 따른 차량내 전자장치 제어유닛에서 마스터측 인터페이스 모듈 및 다수개의 슬레이브측 인터페이스 모듈이 각각 단일 하이브리드 집적회로로 구현된 모습을 나타낸 도면이다.FIG. 2 is a diagram illustrating a master-side interface module and a plurality of slave-side interface modules implemented in a single hybrid integrated circuit in the in-vehicle electronic device control unit according to FIG. 1.
<도면의 주요 부분에 대한 부호의 설명><Explanation of symbols for the main parts of the drawings>
1000 : 마스터 제어유닛 1100 : 마스터측 CPU1000: master control unit 1100: master side CPU
1200 : 마스터측 인터페이스 모듈 1210 : 제어신호 송신부1200: master interface module 1210: control signal transmission unit
1211 : 제 1 전압분배 회로부 1212 : 제 1 트랜지스터1211: first voltage distribution circuit portion 1212: first transistor
1213 : 제 2 전압분배 회로부 1214 : 제 2 트랜지스터1213: second voltage distribution circuit portion 1214: second transistor
1215 : 노이즈제거 및 매칭회로부 1220 : 시간동기 클럭 송신부1215: noise canceling and matching circuit unit 1220: time synchronous clock transmitter
1221 : 제 1 전압분배 회로부 1222 : 제 3 트랜지스터1221: first voltage distribution circuit unit 1222: third transistor
1223 : 제 2 전압분배 회로부 1224 : 제 4 트랜지스터1223: second voltage distribution circuit portion 1224: fourth transistor
1225 : 노이즈제거 및 매칭회로부 1230 : 제어 응답신호 수신부1225: noise canceling and matching circuit unit 1230: control response signal receiver
1231 : 노이즈제거 및 전압레벨 분배회로부1231: noise reduction and voltage level distribution circuit
1232 : 전압레벨 조절부 2000 : 슬레이브 제어유닛1232: voltage level controller 2000: slave control unit
2100 : 슬레이브측 CPU 2200 : 슬레이브측 인터페이스 모듈2100: slave side CPU 2200: slave side interface module
2210 : 제어신호 수신부2210: control signal receiver
2211 : 노이즈제거 및 전압레벨 분배회로부2211: noise reduction and voltage level distribution circuit
2212 : 전압레벨 조절부 2220 : 시간동기 클럭 수신부2212: voltage level controller 2220: time synchronous clock receiver
2221 : 노이즈제거 및 전압레벨 분배회로부2221: noise reduction and voltage level distribution circuit
2222 : 전압레벨 조절부 2230 : 제어 응답신호 송신부2222: voltage level controller 2230: control response signal transmitter
2231 : 제 1 전압분배 회로부 2232 : 제 5 트랜지스터2231: first voltage distribution circuit section 2232: fifth transistor
2233 : 제 2 전압분배 회로부 2234 : 제 6 트랜지스터2233: second voltage division circuit unit 2234: sixth transistor
2235 : 노이즈제거 및 매칭회로부2235: Noise canceling and matching circuit
C1, C2, C3, C4, C5, C6, C7, C8, C9 : 콘덴서C1, C2, C3, C4, C5, C6, C7, C8, C9: Condenser
D1, D2, D3, D4, D5, D6 : 다이오드D1, D2, D3, D4, D5, D6: Diode
R1, R2, R3, R4, R5, R6, R7, R8, R9, R10, R11, R12, R13, R14, R15, R16,R1, R2, R3, R4, R5, R6, R7, R8, R9, R10, R11, R12, R13, R14, R15, R16,
R17, R18, R19, R20, R21, R22, R23, R24 : 저항R17, R18, R19, R20, R21, R22, R23, R24: Resistor
이하, 본 발명의 일 실시예에 의한 차량내 전자장치 제어유닛에 대하여 첨부된 도면을 참조하여 상세히 설명하기로 한다.Hereinafter, an in-vehicle electronic device control unit according to an embodiment of the present invention will be described in detail with reference to the accompanying drawings.
도 1은 본 발명의 일 실시예에 의한 차량내 전자장치 제어유닛의 기능블록도로서, 본 발명의 일 실시예에 의한 차량내 전자장치 제어유닛은 마스터측 CPU(1100) 및 마스터측 인터페이스 모듈(1200)을 구비한 마스터 제어유닛(1000)과; 슬레이브측 CPU(2100) 및 슬레이브측 인터페이스 모듈(2200)을 각각 구비한 다수개의 슬레이브 제어유닛(2000)으로 구성되어 있다.1 is a functional block diagram of an in-vehicle electronic device control unit according to an embodiment of the present invention. The in-vehicle electronic device control unit according to an embodiment of the present invention includes a master side CPU 1100 and a master side interface module ( A master control unit 1000 having 1200; And a plurality of slave control units 2000 each having a slave side CPU 2100 and a slave side interface module 2200.
상기 마스터 제어유닛(1000)내에 장착된 마스터측 중앙제어장치(Central Processor Unit; 이하 CPU라 칭함.)(1100)는 차량내 각종 전자장치를 제어하기 위한 제어신호 및 슬레이브 제어유닛과의 시간동기를 맞추기 위한 시간동기 클럭(Clock)을 상기 마스터측 인터페이스 모듈(1200)로 출력하는 역할을 한다.The master side central processor unit (hereinafter referred to as CPU) 1100 mounted in the master control unit 1000 is a time signal with a control signal and a slave control unit for controlling various electronic devices in the vehicle. It outputs a time synchronous clock (Clock) for matching to the master interface module 1200.
또한, 상기 마스터 제어유닛(1000)내에 장착된 마스터측 인터페이스 모듈(1200)은 상기 슬레이브 제어유닛(2000)과 상기 마스터측 CPU(1100)간의 인터페이스를 담당하는 역할을 하며, 제어신호 송신부(1210), 시간동기 클럭 송신부(1220), 및 제어 응답신호 수신부(1230)로 구성되어 있다.In addition, the master interface module 1200 mounted in the master control unit 1000 is responsible for the interface between the slave control unit 2000 and the master CPU 1100, the control signal transmitter 1210 , A time synchronous clock transmitter 1220, and a control response signal receiver 1230.
이때, 상기 마스터측 인터페이스 모듈(1200)내에 장착된 제어신호 송신부(1210)는 상기 마스터측 CPU(1100)에서 출력한 5V의 각종 전자장치 제어신호를 입력받아, 송신용 전압레벨인 12V로 조절한 후 외부 데이터 버스를 통해 상기 슬레이브 제어유닛(2000)으로 송신하는 역할을 하며, 제 1 전압분배 회로부(1211), 제 1 트랜지스터(Transistor)(1212), 제 2 전압분배 회로부(1213), 제 2 트랜지스터(1214), 및 노이즈제거 및 매칭회로부(1215)로 구성되어 있다.At this time, the control signal transmitter 1210 mounted in the master interface module 1200 receives 5V of various electronic device control signals output from the master CPU 1100 and adjusts the control voltage to 12V which is a transmission voltage level. And transmits to the slave control unit 2000 through an external data bus, and includes a first voltage division circuit unit 1211, a first transistor 1212, a second voltage division circuit unit 1213, and a second voltage division circuit unit 1213. And a transistor 1214 and a noise canceling and matching circuit portion 1215.
상기 마스터측 인터페이스 모듈(1200)의 제어신호 송신부(1210)내에 장착된 제 1 전압분배 회로부(1211)는 상기 마스터측 CPU(1100)의 신호 출력단에 저항(R1, R2)가 병렬로 접속되어, 상기 마스터측 CPU(1100)에서 출력한 각종 전자장치 제어신호를 입력받은 후 그 신호레벨을 적정레벨로 전압분배시켜 상기 제 1 트랜지스터(1212)로 출력하는 역할을 한다.In the first voltage distribution circuit unit 1211 mounted in the control signal transmitter 1210 of the master interface module 1200, resistors R1 and R2 are connected in parallel to the signal output terminal of the master CPU 1100. After receiving various electronic device control signals output from the master CPU 1100, the signal level is divided to an appropriate level and outputted to the first transistor 1212.
또한, 상기 제어신호 송신부(1210)내에 장착된 제 1 트랜지스터(1212)는 상기 제 1 전압분배 회로부(1211)에 베이스(Base) 단자가 접속됨과 동시에 에미터(Emitter) 단자는 접지되어, 상기 제 1 전압분배 회로부(1211)로부터 각종 전자장치 제어신호를 입력받으면 온됨으로 그 각종 전자장치 제어신호를 상기 제 2 트랜지스터(1214)로 통과시키는 스위치(Switch) 역할을 한다.In addition, in the first transistor 1212 mounted in the control signal transmitter 1210, a base terminal is connected to the first voltage distribution circuit unit 1211, and an emitter terminal is grounded. When the electronic device control signal is input from the first voltage distribution circuit unit 1211, the electronic device is turned on to serve as a switch for passing the various electronic device control signals to the second transistor 1214.
한편, 상기 제어신호 송신부(1210)내에 장착된 제 2 전압분배 회로부(1213)는 상기 제 1 트랜지스터(1212)의 콜렉터(Collector) 단자에 저항(R3, R4)가 병렬로 접속되어, 배터리(Battery) 전압을 입력받은 후 그 배터리 전압을 적정레벨로 전압분배시켜 상기 제 2 트랜지스터(1214)로 출력하는 역할을 한다.On the other hand, in the second voltage distribution circuit unit 1213 mounted in the control signal transmitter 1210, the resistors R3 and R4 are connected in parallel to the collector terminal of the first transistor 1212, and the battery is battery. ) After inputting the voltage, the battery voltage is divided into a proper level and output to the second transistor 1214.
또한, 상기 제어신호 송신부(1210)내에 장착된 제 2 트랜지스터(1214)는 상기 제 2 전압분배 회로부(1213)에 베이스 단자가 접속됨과 동시에 배터리 전압 인가부에 에미터 단자가 접속되어, 상기 제 1 트랜지스터(1212)를 통과한 5V의 각종 전자장치 제어신호를 입력받아 송신용 전압레벨인 12V로 증폭한 후 상기 노이즈제거 및 매칭회로부(1215)로 출력하는 역할을 한다.The second transistor 1214 mounted in the control signal transmitter 1210 has a base terminal connected to the second voltage distribution circuit 1213 and an emitter terminal connected to a battery voltage applying unit. After receiving the various control signals of the electronic device of 5V passing through the transistor 1212 to amplify to 12V, the transmission voltage level, and serves to output to the noise removing and matching circuit unit 1215.
그리고, 상기 제어신호 송신부(1210)내에 장착된 노이즈제거 및 매칭회로부(1215)는 상기 제 2 트랜지스터(1214)의 콜렉터 단자에 저항(R5) 및 콘덴서(Condenser)(C1)이 병렬로 접속됨과 동시에 저항(R5)에 다이오드(Diode)(D1)이 병렬로 접속되어, 상기 제 2 트랜지스터(1214)를 통해 12V 전압레벨로 증폭된 각종 전자장치 제어신호를 입력받아, 노이즈(Noise)를 제거한 후 외부 데이터 버스(Data Bus)를 이용하여 상기 슬레이브 제어유닛(2000)으로 출력하는 역할을 한다.The noise canceling and matching circuit unit 1215 mounted in the control signal transmitter 1210 has a resistor R5 and a capacitor C1 connected in parallel to the collector terminal of the second transistor 1214. A diode D1 is connected in parallel to the resistor R5 to receive various electronic device control signals amplified to a 12V voltage level through the second transistor 1214 to remove noise after removing noise. It outputs to the slave control unit 2000 using a data bus.
한편, 상기 마스터측 인터페이스 모듈(1200)내에 장착된 시간동기 클럭 송신부(1220)는 상기 마스터측 CPU(1100)에서 출력한 5V의 시간동기 클럭을 입력받아, 송신용 전압레벨인 12V로 조절한 후 외부 클럭버스를 통해 상기 슬레이브 제어유닛(2000)으로 송신하는 역할을 하며, 제 1 전압분배 회로부(1221), 제 3 트랜지스터(1222), 제 2 전압분배 회로부(1223), 제 4 트랜지스터(1224), 및 노이즈제거 및 매칭회로부(1225)로 구성되어 있다.On the other hand, the time synchronization clock transmitter 1220 mounted in the master interface module 1200 receives the 5V time synchronization clock output from the master CPU 1100, and adjusts it to 12V which is a voltage level for transmission. It transmits to the slave control unit 2000 through an external clock bus, and includes a first voltage divider circuit 1221, a third transistor 1222, a second voltage divider circuit 1223, and a fourth transistor 1224. And a noise canceling and matching circuit portion 1225.
이때, 상기 마스터측 인터페이스 모듈(1200)의 시간동기 클럭 송신부(1220)내에 장착된 제 1 전압분배 회로부(1221)는 상기 마스터측 CPU(1100)의 신호 출력단에 저항(R6, R7)이 병렬로 접속되어, 상기 마스터측 CPU(1100)에서 출력한 시간동기 클럭을 입력받은 후 그 신호레벨을 적정레벨로 전압분배시켜 상기 제 3 트랜지스터(1222)로 출력하는 역할을 한다.At this time, the first voltage distribution circuit 1221 mounted in the time synchronous clock transmitter 1220 of the master side interface module 1200 has the resistors R6 and R7 parallel to the signal output terminal of the master CPU 1100. After receiving the time-synchronized clock outputted from the master CPU 1100, the signal level is divided to an appropriate level and output to the third transistor 1222.
또한, 상기 시간동기 클럭 송신부(1220)내에 장착된 제 3 트랜지스터(1222)는 상기 제 1 전압분배 회로부(1221)에 베이스 단자가 접속됨과 동시에 에미터 단자는 접지되어, 상기 제 1 전압분배 회로부(1221)로부터 시간동기 클럭을 입력받으면 온됨으로 그 시간동기 클럭을 상기 제 4 트랜지스터(1224)로 통과시키는 스위치 역할을 한다.In addition, the third transistor 1222 mounted in the time synchronous clock transmitter 1220 has a base terminal connected to the first voltage divider circuit 1221 and an emitter terminal grounded so that the first voltage divider circuit unit ( When the time synchronization clock is input from 1221, the time synchronization clock is turned on, and thus serves as a switch for passing the time synchronization clock to the fourth transistor 1224.
한편, 상기 시간동기 클럭 송신부(1220)내에 장착된 제 2 전압분배 회로부(1223)는 상기 제 3 트랜지스터(1222)의 콜렉터 단자에 저항(R8, R9)가 병렬로 접속되어, 배터리 전압을 입력받은 후 그 배터리 전압을 적정레벨로 전압분배시켜 상기 제 4 트랜지스터(1224)로 출력하는 역할을 한다.On the other hand, the second voltage distribution circuit unit 1223 mounted in the time synchronous clock transmitter 1220 has resistors R8 and R9 connected to the collector terminals of the third transistor 1222 in parallel to receive the battery voltage. Thereafter, the battery voltage is distributed to an appropriate level to output the fourth transistor 1224.
또한, 상기 시간동기 클럭 송신부(1220)내에 장착된 제 4 트랜지스터(1224)는 상기 제 2 전압분배 회로부(1223)에 베이스 단자가 접속됨과 동시에 배터리 전압 인가부에 에미터 단자가 접속되어,상기 제 3 트랜지스터(1222)를 통과한 5V의 시간동기 클럭을 입력받아 송신용 전압레벨인 12V로 증폭한 후 상기 노이즈제거 및 매칭회로부(1225)로 출력하는 역할을 한다.The fourth transistor 1224 mounted in the time synchronous clock transmitter 1220 has a base terminal connected to the second voltage divider circuit 1223 and an emitter terminal connected to a battery voltage applying unit. It receives a 5V time-synchronized clock that has passed through the three transistors 1222 and amplifies it to 12V, which is a transmission voltage level, and outputs the noise to the matching circuit unit 1225.
그리고, 상기 시간동기 클럭 송신부(1220)내에 장착된 노이즈제거 및 매칭회로부(1225)는 상기 제 4 트랜지스터(1224)의 콜렉터 단자에 저항(R10) 및 콘덴서(C2)가 병렬로 접속됨과 동시에 저항(R10)에 다이오드(D2)가 병렬로 접속되어, 상기 제 4 트랜지스터(1224)를 통해 12V 전압레벨로 증폭된 시간동기 클럭을 입력받아, 노이즈를 제거한 후 외부 클럭버스를 이용하여 상기 슬레이브 제어유닛(2000)으로 출력하는 역할을 한다.The noise canceling and matching circuit unit 1225 mounted in the time synchronous clock transmitter 1220 has a resistor (R10) and a capacitor (C2) connected in parallel to the collector terminal of the fourth transistor 1224 and at the same time a resistor ( A diode D2 is connected in parallel to R10 to receive a time-synchronized clock amplified to a 12V voltage level through the fourth transistor 1224, remove noise, and use the external clock bus to remove the noise. 2000).
한편, 상기 마스터측 인터페이스 모듈(1200)내에 장착된 제어 응답신호 수신부(1230)는 상기 슬레이브 제어유닛(2000)으로부터 제어 응답신호를 수신받아, 상기 마스터측 CPU(1100)의 내부 전압레벨로 조절한 후 그 제어 응답신호를 상기 마스터측 CPU(1100)로 출력하는 역할을 하며, 노이즈제거 및 전압레벨 분배회로부(1231), 전압레벨 조절부(1232)로 구성되어 있다.On the other hand, the control response signal receiver 1230 mounted in the master interface module 1200 receives the control response signal from the slave control unit 2000, and adjusts to the internal voltage level of the master CPU 1100. The control response signal is then outputted to the master CPU 1100. The control response signal includes a noise canceling and voltage level distribution circuit 1231 and a voltage level adjusting unit 1232.
이때, 상기 마스터측 인터페이스 모듈(1200)의 제어 응답신호 수신부(1230)내에 장착된 노이즈제거 및 전압레벨 분배회로부(1231)는 상기 슬레이브 제어유닛(2000)의 신호 출력단에 콘덴서(C3) 및 저항(R11)이 병렬로 접속됨과 동시에 상기 저항(R11)에 저항(R12)가 병렬로 접속되고 상기 저항(R12)에 콘덴서(C4)및 저항(R13)이 병렬로 접속되어, 상기 슬레이브 제어유닛(2000)에서 송신한 제어 응답신호의 노이즈를 제거함과 동시에 그 제어 응답신호의 레벨을 적정레벨로 조절한 후 상기 전압레벨 조절부(1232)로 출력하는 역할을 한다.In this case, the noise canceling and voltage level distribution circuit unit 1231 mounted in the control response signal receiving unit 1230 of the master interface module 1200 may include a capacitor C3 and a resistor (C3) and a resistor () at the signal output terminal of the slave control unit 2000. R11 is connected in parallel and a resistor R12 is connected in parallel with the resistor R11, and a capacitor C4 and a resistor R13 are connected in parallel with the resistor R12. And removes the noise of the control response signal transmitted from the control panel), and adjusts the level of the control response signal to an appropriate level and then outputs the voltage to the voltage level controller 1232.
또한, 상기 제어 응답신호 수신부(1230)내에 장착된 전압레벨 조절부(1232)는 5V 전압 인가부에 캐소드가 접속되고 상기 노이즈제거 및 전압레벨 분배회로부(1231)에 에노드가 접속되어 있는 다이오드(D3)로 구성되어, 상기 노이즈제거 및 전압레벨 분배회로부(1231)에서 출력한 제어 응답신호의 전압레벨을 상기 마스터측 CPU(1100)의 내부 전압레벨인 5V로 조절한 후 상기 마스터측 CPU(1100)로 출력하는 역할을 한다.In addition, the voltage level adjusting unit 1232 mounted in the control response signal receiving unit 1230 has a diode having a cathode connected to a 5V voltage applying unit and an anode connected to the noise removing and voltage level distribution circuit unit 1231. D3), and adjusts the voltage level of the control response signal output from the noise canceling and voltage level distribution circuit unit 1231 to 5V, the internal voltage level of the master-side CPU 1100, and then the master-side CPU 1100. It prints in).
한편, 상기 다수개의 슬레이브 제어유닛(2000)내에 각각 장착된 슬레이브측 CPU(2100)는 상기 슬레이브측 인터페이스 모듈(2200)에서 출력한 각종 전자장치 제어신호 및 시간동기 클럭을 수신받아 제어 응답신호를 생성한 후, 그 제어 응답신호를 시간동기 클럭에 동기시켜 상기 슬레이브측 인터페이스 모듈(2200)로 출력하는 역할을 한다.Meanwhile, each slave side CPU 2100 mounted in the plurality of slave control units 2000 receives various electronic device control signals and time synchronization clocks output from the slave side interface module 2200 and generates a control response signal. After that, the control response signal is synchronized with the time synchronization clock to output the slave side interface module 2200.
또한, 상기 다수개의 슬레이브 제어유닛(2000)내에 각각 장착된 슬레이브측 인터페이스 모듈(2200)은 상기 슬레이브측 CPU(2100)와 상기 마스터 제어유닛(1000)간의 인터페이스를 담당하는 역할을 하며, 제어신호 수신부(2210), 시간동기 클럭 수신부(2220), 및 제어 응답신호 송신부(2230)로 각각 구성되어 있다.In addition, each slave side interface module 2200 mounted in the plurality of slave control units 2000 is responsible for the interface between the slave-side CPU 2100 and the master control unit 1000, the control signal receiving unit 2210, time synchronous clock receiver 2220, and control response signal transmitter 2230, respectively.
이때, 상기 슬레이브측 인터페이스 모듈(2200)내에 장착된 제어신호수신부(2210)는 상기 마스터 제어유닛(1000)으로부터 각종 전자장치 제어신호를 수신받아, 그 각종 전자장치 제어신호를 상기 슬레이브측 CPU(2100)의 내부 전압레벨로 조절한 후 상기 슬레이브측 CPU(2100)로 출력하는 역할을 하며, 노이즈제거 및 전압레벨 분배회로부(2211), 전압레벨 조절부(2212)로 구성되어 있다.At this time, the control signal receiver 2210 mounted in the slave-side interface module 2200 receives various electronic device control signals from the master control unit 1000 and transmits the various electronic device control signals to the slave-side CPU 2100. After controlling to the internal voltage level of the control panel) and outputs to the slave-side CPU 2100, it is composed of a noise removing and voltage level distribution circuit unit 2211, voltage level control unit 2212.
상기 슬레이브측 인터페이스 모듈(2200)의 제어신호 수신부(2210)내에 장착된 노이즈제거 및 전압레벨 분배회로부(2211)는 상기 마스터 제어유닛(1000)의 신호 출력단에 콘덴서(C5) 및 저항(R14)가 병렬로 접속됨과 동시에 상기 저항(R14)에 저항(R15)가 병렬로 접속되고 상기 저항(R15)에 콘덴서(C6) 및 저항(R16)이 병렬로 접속되어, 상기 마스터 제어유닛(1000)에서 송신한 각종 전자장치 제어신호가 외부 데이터 버스를 통해 입력되면, 그 각종 전자장치 제어신호의 노이즈를 제거함과 동시에 그 제어신호의 레벨을 적정레벨로 조절한 후 상기 전압레벨 조절부(2212)로 출력하는 역할을 한다.The noise canceling and voltage level distribution circuit unit 2211 mounted in the control signal receiving unit 2210 of the slave interface module 2200 has a capacitor C5 and a resistor R14 at a signal output terminal of the master control unit 1000. Simultaneously connected in parallel, a resistor R15 is connected in parallel with the resistor R14, and a capacitor C6 and a resistor R16 are connected in parallel with the resistor R15, and are transmitted from the master control unit 1000. When various electronic device control signals are input through an external data bus, the noise of the various electronic device control signals is removed, the control signal level is adjusted to an appropriate level, and then output to the voltage level adjusting unit 2212. Play a role.
또한, 상기 제어신호 수신부(2210)내에 장착된 전압레벨 조절부(2212)는 5V 전압 인가부에 캐소드가 접속됨과 동시에 상기 노이즈제거 및 전압레벨 분배회로부(2211)에 에노드가 접속되어 있는 다이오드(D4)로 구성되어, 상기 노이즈제거 및 전압레벨 분배회로부(2212)에서 출력한 각종 전자장치 제어신호의 전압레벨을 상기 슬레이브측 CPU(2100)의 내부 전압레벨인 5V로 조절한 후 상기 슬레이브측 CPU(2100)로 출력하는 역할을 한다.In addition, the voltage level adjusting unit 2212 mounted in the control signal receiving unit 2210 has a cathode connected to a 5V voltage applying unit and an anode connected to the noise removing and voltage level distribution circuit unit 2211. D4), and adjusts the voltage level of various electronic device control signals output from the noise canceling and voltage level distribution circuit unit 2212 to 5V, which is an internal voltage level of the slave-side CPU 2100, and then the slave-side CPU. It serves to output to (2100).
한편, 상기 슬레이브측 인터페이스 모듈(2200)내에 장착된 시간동기 클럭 수신부(2220)는 상기 마스터 제어유닛(1000)으로부터 시간동기 클럭을 입력받음과 동시에 그 시간동기 클럭을 상기 슬레이브측 CPU(2100)의 내부 전압레벨로 조절한 후 상기 슬레이브측 CPU(2100)로 출력하는 역할을 하며, 노이즈제거 및 전압레벨 분배회로부(2221), 전압레벨 조절부(2222)로 구성되어 있다.Meanwhile, the time synchronous clock receiver 2220 mounted in the slave side interface module 2200 receives the time synchronous clock from the master control unit 1000 and simultaneously receives the time synchronous clock of the slave side CPU 2100. After adjusting to the internal voltage level, and serves to output to the slave-side CPU (2100), it is composed of a noise removing and voltage level distribution circuit unit 2221, voltage level control unit 2222.
이때, 상기 슬레이브측 인터페이스 모듈(2200)의 시간동기 클럭 수신부(2220)내에 장착된 노이즈제거 및 전압레벨 분배회로부(2221)는 상기 마스터 제어유닛(1000)의 신호 출력단에 콘덴서(C7) 및 저항(R17)이 병렬로 접속됨과 동시에 상기 저항(R17)에 저항(R18)이 병렬로 접속되고 상기 저항(R18)에 콘덴서(C8) 및 저항(R19)가 병렬로 접속되어, 상기 마스터 제어유닛(1000)에서 송신한 시간동기 클럭이 외부 데이터 버스를 통해 입력되면 그 시간동기 클럭의 노이즈를 제거함과 동시에 그 시간동기 클럭의 레벨을 적정레벨로 조절한 후 상기 전압레벨 조절부(2222)로 출력하는 역할을 한다.At this time, the noise canceling and voltage level distribution circuit unit 2221 mounted in the time synchronization clock receiving unit 2220 of the slave side interface module 2200 has a capacitor (C7) and a resistor ( R17 is connected in parallel and a resistor R18 is connected in parallel with the resistor R17, and a capacitor C8 and a resistor R19 are connected in parallel with the resistor R18, and the master control unit 1000 When the time synchronization clock signal transmitted from) is input through the external data bus, the noise of the time synchronization clock is removed, and the time synchronization clock level is adjusted to an appropriate level and then output to the voltage level controller 2222. Do it.
또한, 상기 시간동기 클럭 수신부(2220)내에 장착된 전압레벨 조절부(2222)는 5V 전압 인가부에 캐소드가 접속됨과 동시에 상기 노이즈제거 및 전압레벨 분배회로부(2221)에 에노드가 접속되어 있는 다이오드(D5)로 구성되어, 상기 노이즈제거 및 전압레벨 분배회로부(2221)에서 출력한 시간동기 클럭의 전압레벨을 상기 슬레이브측 CPU(2100)의 내부 전압레벨인 5V로 조절한 후 상기 슬레이브측 CPU(2100)로 출력하는 역할을 한다.In addition, the voltage level adjusting unit 2222 mounted in the time synchronous clock receiving unit 2220 includes a cathode connected to a 5V voltage applying unit and an anode connected to the noise removing and voltage level distribution circuit unit 2221. And a voltage level of the time synchronization clock output from the noise canceling and voltage level distribution circuit unit 2221 to 5V, which is an internal voltage level of the slave-side CPU 2100, and then the slave-side CPU ( 2100).
한편, 상기 슬레이브측 인터페이스 모듈(2200)내에 장착된 제어 응답신호 송신부(2230)는 상기 슬레이브측 CPU(2100)에서 출력한 5V의 제어 응답신호를 입력받아, 송신용 전압레벨인 12V로 조절한 후 외부 데이터 버스를 통해 상기 마스터 제어유닛(1000)으로 송신하는 역할을 하며, 제 1 전압분배 회로부(2231), 제 5 트랜지스터(2232), 제 2 전압분배 회로부(2233), 제 6 트랜지스터(2234), 및 노이즈제거 및 매칭회로부(2235)로 구성되어 있다.On the other hand, the control response signal transmitter 2230 mounted in the slave side interface module 2200 receives a control response signal of 5V output from the slave side CPU 2100, and adjusts the voltage to a transmission voltage level of 12V. It transmits to the master control unit 1000 via an external data bus, and includes a first voltage division circuit unit 2231, a fifth transistor 2232, a second voltage division circuit unit 2333, and a sixth transistor 2234. And a noise canceling and matching circuit section 2235.
이때, 상기 슬레이브측 인터페이스 모듈(2200)의 제어 응답신호 송신부(2230)내에 장착된 제 1 전압분배 회로부(2231)는 상기 슬레이브측 CPU(2100)의 신호 출력단에 저항(R20, R21)이 병렬로 접속되어, 상기 슬레이브측 CPU(2100)에서 출력한 제어 응답신호를 입력받은 후 그 제어 응답신호를 적정레벨로 전압분배시켜 상기 제 5 트랜지스터(2232)로 출력하는 역할을 한다.At this time, the first voltage distribution circuit 2223 mounted in the control response signal transmitter 2230 of the slave-side interface module 2200 has the resistors R20 and R21 parallel to the signal output terminal of the slave-side CPU 2100. The controller is connected to receive the control response signal output from the slave side CPU 2100, and then distributes the control response signal to an appropriate level to output to the fifth transistor 2232.
또한, 상기 제어 응답신호 송신부(2230)내에 장착된 제 5 트랜지스터(2232)는 상기 제 1 전압분배 회로부(2231)에 베이스 단자가 접속됨과 동시에 에미터 단자는 접지되어, 상기 제 1 전압분배 회로부(2231)로부터 제어 응답신호를 입력받으면 온됨으로 그 제어 응답신호를 상기 제 6 트랜지스터(2234)로 통과시키는 스위치 역할을 한다.In addition, the fifth transistor 2232 mounted in the control response signal transmitter 2230 has a base terminal connected to the first voltage divider circuit 2223 and an emitter terminal is grounded, so that the first voltage divider circuit ( When the control response signal is input from 2231, the control response signal is turned on so that the control response signal passes through the sixth transistor 2234.
한편, 상기 제어 응답신호 송신부(2230)내에 장착된 제 2 전압분배 회로부(2233)는 상기 제 5 트랜지스터(2232)의 콜렉터 단자에 저항(R22, R23)이 병렬로 접속되어, 배터리 전압을 입력받은 후 그 배터리 전압을 적정레벨로 전압분배시켜 상기 제 6 트랜지스터(2234)로 출력하는 역할을 한다.On the other hand, the second voltage distribution circuit unit 2333 mounted in the control response signal transmitter 2230 has resistors R22 and R23 connected in parallel to the collector terminals of the fifth transistor 2232 to receive the battery voltage. Thereafter, the battery voltage is distributed to an appropriate level to output the sixth transistor 2234.
또한, 상기 제어 응답신호 송신부(2230)내에 장착된 제 6 트랜지스터(2234)는 상기 제 2 전압분배 회로부(2233)에 베이스 단자가 접속됨과 동시에 배터리 전압 인가부에 에미터 단자가 접속되어, 상기 제 5 트랜지스터(2232)를 통과한 5V의제어 응답신호를 입력받아 송신용 전압레벨인 12V로 증폭한 후 상기 노이즈제거 및 매칭회로부(2235)로 출력하는 역할을 한다.In addition, in the sixth transistor 2234 mounted in the control response signal transmitter 2230, a base terminal is connected to the second voltage distribution circuit 2233, and an emitter terminal is connected to a battery voltage applying unit. A 5V control response signal passing through the transistor 2232 is input and amplified to a transmission voltage level of 12V, and then outputs the noise elimination and matching circuit unit 2235.
그리고, 상기 제어 응답신호 송신부(2230)내에 장착된 노이즈제거 및 매칭회로부(2235)는 상기 제 6 트랜지스터(2234)의 콜렉터 단자에 저항(R24) 및 콘덴서(C9)이 병렬로 접속됨과 동시에 저항(R24)에 다이오드(D6)가 병렬로 접속되어, 상기 제 6 트랜지스터(2234)를 통해 증폭된 제어 응답신호를 입력받아 노이즈를 제거한 후 외부 데이터 버스를 이용하여 상기 마스터 제어유닛(1000)으로 출력하는 역할을 한다.The noise canceling and matching circuit unit 2235 mounted in the control response signal transmitting unit 2230 is connected to the collector terminal of the sixth transistor 2234 and the resistor R24 and the capacitor C9 in parallel with the resistor ( A diode D6 is connected to R24 in parallel, receives a control response signal amplified through the sixth transistor 2234, removes noise, and outputs the noise to the master control unit 1000 using an external data bus. Play a role.
한편, 상기 마스터 제어유닛(1000)내에 장착된 마스터측 인터페이스 모듈(1200) 및 상기 다수개의 슬레이브 제어유닛(2000)내에 각각 장착된 슬레이브측 인터페이스 모듈(2200)은 도 2에 도시한 바와 같이, 각각 상호 교환기 가능하도록 동일한 핀구조를 갖는 한 개의 단일 하이브리드 집적회로로 구현된다Meanwhile, as illustrated in FIG. 2, the master side interface module 1200 mounted in the master control unit 1000 and the slave side interface module 2200 mounted in the plurality of slave control units 2000 are respectively shown in FIG. 2. Implemented as one single hybrid integrated circuit with the same pin structure to enable interchange
이때, 단일 하이브리드 집적회로로 구현된 상기 마스터측 인터페이스 모듈(1200)의 핀구조는 하기 [표 1]에 기재된 바와 같이, 1번 핀은 배터리 전압 인가용(Vbat)으로 사용되고, 2번 핀은 공핀으로 사용되며, 3번 핀은 5V 전압 인가용(5V)으로 사용되고, 4번 핀은 상기 제어 응답신호 수신부(1230)의 신호 출력단과 상기 마스터측 CPU(1100)의 신호 입력단간 접속용(SCI-IN-CPU)으로 사용되며, 5번 핀은 상기 제어 응답신호 수신부(1230)의 신호 입력단과 외부 데이터 버스간 접속용(SCI-IN-DATA BUS)으로 사용되고, 6번 핀과 11번 핀은 그라운드용(GND)로 사용되며, 7번 핀은 상기 제어신호 송신부(1210)의 신호 출력단과 외부 데이터 버스간 접속용(SCI-OUT-DATA BUS)으로 사용되고, 8번 핀은 상기 제어신호 송신부(1210)의 신호 입력단과 상기 마스터측 CPU(1100)의 신호 출력단간 접속용(SCI-OUT-CPU)로 사용되며, 9번 핀은 상기 시간동기 클럭 송신부(1220)의 신호 입력단과 상기 마스터측 CPU(1100)의 신호 출력단간 접속용(SCK-OUT-CPU)으로 사용되고, 10번 핀은 상기 시간동기 클럭 송신부(1220)의 신호 출력단과 외부 데이터 버스간 접속용(SCK-OUT-DATA BUS)으로 사용되도록 핀구조를 설정한다.At this time, the pin structure of the master interface module 1200 implemented as a single hybrid integrated circuit is as shown in Table 1 below, pin 1 is used for the battery voltage application (Vbat), pin 2 is an empty pin Pin 3 is used for 5V voltage application (5V), Pin 4 is for connection between the signal output terminal of the control response signal receiving unit 1230 and the signal input terminal of the master CPU 1100 (SCI- IN-CPU), pin 5 is used as a connection between the signal input terminal of the control response signal receiver 1230 and an external data bus (SCI-IN-DATA BUS), and pins 6 and 11 are grounded. Pin 7 is used as a connection between the signal output terminal of the control signal transmitter 1210 and an external data bus (SCI-OUT-DATA BUS), and pin 8 is the control signal transmitter 1210. For signal connection between the signal input terminal and the signal output terminal of the CPU 1100 (SCI-OUT). Pin 9 is used as a connection between the signal input terminal of the time synchronization clock transmitter 1220 and the signal output terminal of the master CPU 1100 (SCK-OUT-CPU). The pin structure is set to be used as a connection between the signal output terminal of the time synchronous clock transmitter 1220 and an external data bus (SCK-OUT-DATA BUS).
또한, 단일 하이브리드 집적회로로 구현된 상기 슬레이브측 인터페이스 모듈(2200)의 핀구조는 하기 [표 2]에 기재된 바와 같이, 1번 핀은 배터리 전압 인가용(Vbat)으로 사용되고, 2번 핀은 공핀으로 사용되며, 3번 핀은 5V 전압 인가용(5V)으로 사용되고, 4번 핀은 상기 제어신호 수신부(2210)의 신호 출력단과 상기 슬레이브측 CPU(2100)의 신호 입력단간 접속용(SCI-IN-CPU)으로 사용되며, 5번 핀은 상기 상기 제어신호 수신부(2210)의 신호 입력단과 외부 데이터 버스간 접속용(SCI-IN-DATA BUS)으로 사용되고, 6번 핀과 11번 핀은 그라운드용(GND)로 사용되며, 7번 핀은 상기 제어 응답신호 송신부(2230)의 신호 출력단과 외부 데이터 버스간 접속용(SCI-OUT-DATA BUS)으로 사용되고, 8번 핀은 상기 제어 응답신호 송신부(2230)의 신호 입력단과 상기 슬레이브측 CPU(2100)의 신호 출력단간 접속용(SCI-OUT-CPU)로 사용되며, 9번 핀은 상기 시간동기 클럭 수신부(2220)의 신호 출력단과 상기 마스터측 CPU(1100)의 신호 입력단간 접속용(SCK-IN-CPU)으로 사용되고, 10번 핀은 상기 시간동기 클럭 수신부(2220)의 신호 입력단과 외부 데이터 버스간 접속용(SCK-IN-DATA BUS)으로 사용되도록 핀구조를 설정한다.In addition, the pin structure of the slave-side interface module 2200 implemented as a single hybrid integrated circuit, as shown in Table 2 below, pin 1 is used for battery voltage application (Vbat), pin 2 is an empty pin. Pin 3 is used for 5V voltage application (5V), and pin 4 is for connection between the signal output terminal of the control signal receiver 2210 and the signal input terminal of the slave CPU 2100 (SCI-IN). -CPU), pin 5 is used as a connection between the signal input terminal of the control signal receiver 2210 and an external data bus (SCI-IN-DATA BUS), pins 6 and 11 are for ground Pin 7 is used as a connection between the signal output terminal of the control response signal transmitter 2230 and an external data bus (SCI-OUT-DATA BUS), and pin 8 is the control response signal transmitter (GCI). Between the signal input terminal of the 2230 and the signal output terminal of the slave CPU 2100 Pin 9 is used as a connection between the signal output terminal of the time synchronization clock receiving unit 2220 and the signal input terminal of the master CPU 1100 (SCK-IN-CPU). Pin 10 sets the pin structure to be used as a connection between the signal input terminal of the time synchronization clock receiver 2220 and an external data bus (SCK-IN-DATA BUS).
그러면, 상기와 같은 구성을 가지는 차량내 전자장치 제어유닛의 동작과정에 대해 도 1을 참조하여 설명하기로 한다.Next, an operation process of the in-vehicle electronic device control unit having the above configuration will be described with reference to FIG. 1.
먼저, 상기 마스터 제어유닛(1000)내에 장착된 마스터측 CPU(1100)는 차량내 각종 전자장치를 제어하기 위한 제어신호 및 슬레이브 제어유닛과의 시간동기를 맞추기 위한 시간동기 클럭을 상기 마스터측 인터페이스 모듈(1200)로 출력한다.First, the master side CPU 1100 mounted in the master control unit 1000 supplies a control signal for controlling various electronic devices in a vehicle and a time synchronization clock for synchronizing time with a slave control unit. Output at (1200).
그러면, 상기 마스터측 인터페이스 모듈(1200)내에 장착된 제어신호 송신부(1210)는 상기 마스터측 CPU(1100)에서 출력한 각종 전자장치 제어신호를 입력받아 상기 다수개의 슬레이브 제어유닛(2000)중에서 해당 슬레이브 제어유닛(2000)으로 출력한다.Then, the control signal transmitter 1210 mounted in the master side interface module 1200 receives various electronic device control signals output from the master side CPU 1100 and receives corresponding slaves from the plurality of slave control units 2000. Output to the control unit 2000.
이때, 상술한 제어신호 송신부(1210)의 각종 전자장치 제어신호 송신동작을 보다 더 구체적으로 설명하면, 먼저 상기 제어신호 송신부(1210)내에 장착된 제 1 전압분배 회로부(1211)는 상기 마스터측 CPU(1100)에서 출력한 각종 전자장치 제어신호를 입력받은 후 그 신호레벨을 적정레벨로 전압분배시켜 상기 제 1 트랜지스터(1212)로 출력한다. 그러면, 상기 제 1 트랜지스터(1212)는 상기 제 1 전압분배 회로부(1211)에서 출력한 각종 전자장치 제어신호에 의해 온됨으로 그 각종 전자장치 제어신호를 상기 제 2 트랜지스터(1214)로 통과시킨다. 이어서, 상기 제 2 트랜지스터(1214)는 상기 제 2 전압분배 회로부(1213)에서 출력한 배터리 전압에 의해 구동됨과 동시에 상기 제 1 트랜지스터(1212)를 통과한 5V의 각종 전자장치 제어신호를 입력받아 송신용 전압레벨인 12V로 증폭한다. 그런후, 상기 제 2 트랜지스터(1214)는 12V로 증폭된 그 각종 전자장치 제어신호를 상기 노이즈제거 및 매칭회로부(1215)로 출력한다. 이어서, 상기 노이즈제거 및 매칭회로부(1215)는 상기 제 2 트랜지스터(1214)에서 출력한 각종 전자장치 제어신호를 입력받아, 노이즈를 제거한 후 외부 데이터 버스를 통해 해당 슬레이브 제어유닛(2000)으로 송신한다.In this case, the electronic device control signal transmission operation of the control signal transmission unit 1210 described above will be described in more detail. First, the first voltage distribution circuit unit 1211 mounted in the control signal transmission unit 1210 is the master CPU. After receiving various electronic device control signals outputted at 1100, the signal levels are divided into appropriate levels and outputted to the first transistor 1212. Then, the first transistor 1212 is turned on by the various electronic device control signals output from the first voltage distribution circuit unit 1211, thereby passing the various electronic device control signals to the second transistor 1214. Subsequently, the second transistor 1214 is driven by a battery voltage output from the second voltage distribution circuit unit 1213 and receives and transmits various electronic control signals of 5V passing through the first transistor 1212. Amplify to 12V, the credit voltage level. The second transistor 1214 then outputs the various electronic device control signals amplified to 12V to the noise canceling and matching circuit unit 1215. Subsequently, the noise removing and matching circuit unit 1215 receives various electronic device control signals output from the second transistor 1214, removes noise, and transmits the noise to the corresponding slave control unit 2000 through an external data bus. .
또한, 상기 마스터측 인터페이스 모듈(1200)내에 장착된 시간동기 클럭 송신부(1220)는 상기 마스터측 CPU(1100)에서 출력한 시간동기 클럭을 입력받아 상기 다수개의 슬레이브 제어유닛(2000)중에서 해당 슬레이브 제어유닛(2000)으로 출력한다.In addition, the time synchronization clock transmitter 1220 mounted in the master interface module 1200 receives the time synchronization clock output from the master CPU 1100 to control a corresponding slave among the plurality of slave control units 2000. Output to the unit 2000.
이때, 상술한 시간동기 클럭 송신부(1220)의 시간동기 클럭 송신동작을 보다 더 구체적으로 설명하면, 먼저 상기 시간동기 클럭 송신부(1220)내에 장착된 제 1 전압분배 회로부(1221)는 상기 마스터측 CPU(1100)에서 출력한 시간동기 클럭을 입력받은 후 그 신호레벨을 적정레벨로 전압분배시켜 상기 제 3 트랜지스터(1222)로 출력한다. 그러면, 상기 제 3 트랜지스터(1222)는 상기 제 1 전압분배 회로부(1221)에서 출력한 시간동기 클럭에 의해 온됨으로, 그 시간동기 클럭을 상기 제 4 트랜지스터(1224)로 통과시킨다. 이어서, 상기 제 4 트랜지스터(1224)는 상기 제 2 전압분배 회로부(1223)에서 출력한 배터리 전압에 의해 구동됨과 동시에 상기 제 3 트랜지스터(1222)를 통과한 5V의 시간동기 클럭을 입력받아 송신용 전압레벨인 12V로 증폭한다. 그런후, 상기 제 4 트랜지스터(1224)는 그 시간동기 클럭을 상기 노이즈제거 및 매칭회로부(1225)로 출력한다. 이어서, 상기 노이즈제거 및 매칭회로부(1225)는 상기 제 4 트랜지스터(1224)에서 출력한 시간동기 클럭을 입력받아, 노이즈를 제거한 후 외부 데이터 버스를 통해 해당 슬레이브 제어유닛(2000)으로 송신한다.In this case, the time synchronization clock transmission operation of the time synchronization clock transmitter 1220 will be described in more detail. First, the first voltage distribution circuit unit 1221 mounted in the time synchronization clock transmitter 1220 may be configured as the master CPU. After receiving the time-synchronized clock output from 1100, the signal level is divided into a proper level and output to the third transistor 1222. Then, the third transistor 1222 is turned on by the time synchronization clock output from the first voltage distribution circuit portion 1221, thereby passing the time synchronization clock to the fourth transistor 1224. Subsequently, the fourth transistor 1224 is driven by the battery voltage output from the second voltage distribution circuit unit 1223 and receives a 5V time synchronous clock which has passed through the third transistor 1222 and receives a transmission voltage. Amplify to 12V. Thereafter, the fourth transistor 1224 outputs the time synchronization clock to the noise canceling and matching circuit unit 1225. Subsequently, the noise removing and matching circuit unit 1225 receives the time synchronization clock output from the fourth transistor 1224, removes the noise, and transmits the noise to the corresponding slave control unit 2000 through an external data bus.
그러면, 상기 해당 슬레이브 제어유닛(2000)의 슬레이브측 인터페이스 모듈(2200)내에 장착된 제어신호 수신부(2210)는 상기 마스터측 인터페이스 모듈(1200)의 제어신호 송신부(1210)에서 송신한 각종 전자장치 제어신호를 입력받아 상기 슬레이브측 CPU(2100)로 출력한다.Then, the control signal receiver 2210 mounted in the slave side interface module 2200 of the slave control unit 2000 controls the various electronic devices transmitted from the control signal transmitter 1210 of the master side interface module 1200. The signal is received and output to the slave CPU 2100.
이때, 상술한 제어신호 수신부(2210)의 각종 전자장치 제어신호 수신동작을 보다 더 구체적으로 설명하면, 먼저 상기 제어신호 수신부(2210)내에 장착된 노이즈제거 및 전압레벨 분배회로부(2211)는 상기 마스터 제어유닛(1000)에서 송신한 각종 전자장치 제어신호가 외부 데이터 버스를 통해 입력되면, 그 각종 전자장치 제어신호를 입력받은 후 노이즈를 제거한다. 그런후, 상기 노이즈제거 및 전압레벨 분배회로부(2211)는 그 각종 전자장치 제어신호의 레벨을 적정레벨로 조절한 후 상기 전압레벨 조절부(2212)로 출력한다. 그러면, 상기 전압레벨 조절부(2212)는 상기 노이즈제거 및 전압레벨 분배회로부(2212)에서 출력한 각종 전자장치 제어신호의 전압레벨을 상기 슬레이브측 CPU(2100)의 내부 전압레벨인 5V로 조절한 후 상기 슬레이브측 CPU(2100)로 출력한다.In this case, the operation of receiving the various electronic device control signals of the control signal receiver 2210 will be described in more detail. First, the noise canceling and voltage level distribution circuit unit 2211 mounted in the control signal receiver 2210 is the master. When various electronic device control signals transmitted from the control unit 1000 are input through an external data bus, noise is removed after receiving the various electronic device control signals. Thereafter, the noise canceling and voltage level distribution circuit unit 2211 adjusts the level of the various electronic device control signals to an appropriate level and then outputs it to the voltage level adjusting unit 2212. Then, the voltage level controller 2212 adjusts the voltage level of various electronic device control signals output from the noise canceling and voltage level distribution circuit unit 2212 to 5V, which is an internal voltage level of the slave-side CPU 2100. After that, it outputs to the slave side CPU 2100.
또한, 상기 해당 슬레이브 제어유닛(2000)의 슬레이브측 인터페이스 모듈(2200)내에 장착된 시간동기 클럭 수신부(2220)는 상기 마스터측 인터페이스 모듈(1200)의 시간동기 클럭 송신부(1220)에서 송신한 시간동기 클럭을 입력받아상기 슬레이브측 CPU(2100)로 출력한다.In addition, the time synchronization clock receiver 2220 mounted in the slave side interface module 2200 of the slave control unit 2000 transmits the time synchronization signal transmitted from the time synchronization clock transmitter 1220 of the master interface module 1200. The clock is received and output to the slave CPU 2100.
이때, 상술한 시간동기 클럭 수신부(2220)의 시간동기 클럭 수신동작을 보다 더 구체적으로 설명하면, 먼저 상기 시간동기 클럭 수신부(2220)내에 장착된 노이즈제거 및 전압레벨 분배회로부(2221)는 상기 마스터 제어유닛(1000)에서 송신한 시간동기 클럭이 외부 데이터 버스를 통해 입력되면 그 시간동기 클럭의 노이즈를 제거한다. 그런후, 상기 노이즈제거 및 전압레벨 분배회로부(2221)는 그 시간동기 클럭의 레벨을 적정레벨로 조절한 후 상기 전압레벨 조절부(2222)로 출력한다. 이어서, 상기 전압레벨 조절부(2222)는 상기 노이즈제거 및 전압레벨 분배회로부(2221)에서 출력한 시간동기 클럭의 전압레벨을 상기 슬레이브측 CPU(2100)의 내부 전압레벨인 5V로 조절한 후 상기 슬레이브측 CPU(2100)로 출력한다.At this time, the time synchronization clock receiving operation of the time synchronization clock receiving unit 2220 will be described in more detail. First, the noise canceling and voltage level distribution circuit unit 2221 mounted in the time synchronization clock receiving unit 2220 is the master. When the time synchronization clock transmitted from the control unit 1000 is input through the external data bus, the noise of the time synchronization clock is removed. Thereafter, the noise canceling and voltage level distribution circuit unit 2221 adjusts the level of the time synchronization clock to an appropriate level, and then outputs it to the voltage level adjusting unit 2222. Subsequently, the voltage level adjusting unit 2222 adjusts the voltage level of the time synchronization clock output from the noise removing and voltage level distribution circuit unit 2221 to 5V, which is an internal voltage level of the slave-side CPU 2100. Output to slave side CPU 2100.
그러면, 상기 다수개의 슬레이브 제어유닛(2000)내에 각각 장착된 슬레이브측 CPU(2100)는 상기 슬레이브측 인터페이스 모듈(2200)의 제어신호 수신부(2210)에서 출력한 각종 전자장치 제어신호와 상기 시간동기 클럭 수신부(2220)에서 출려한 시간동기 클럭을 입력받은 후 그 각종 전자장치 제어신호에 대응되는 제어 응답신호를 생성한다. 그런후, 상기 슬레이브측 CPU(2100)는 그 제어 응답신호를 시간동기 클럭에 맞도록 동기시켜 상기 슬레이브측 인터페이스 모듈(2200)내 제어 응답신호 송신부(2230)로 출력한다.Then, each slave side CPU 2100 mounted in the plurality of slave control units 2000 may control various electronic device control signals and the time synchronous clock output from the control signal receiver 2210 of the slave side interface module 2200. After receiving the time-synchronized clock output from the receiver 2220, a control response signal corresponding to various electronic device control signals is generated. Thereafter, the slave side CPU 2100 synchronizes the control response signal with a time synchronization clock and outputs the control response signal to the control response signal transmitter 2230 in the slave interface module 2200.
그러면, 상기 슬레이브측 인터페이스 모듈(2200)내 제어 응답신호 송신부(2230)는 상기 슬레이브측 CPU(2100)에서 출력한 5V의 제어 응답신호를 입력받아, 송신용 전압레벨인 12V로 조절한 후 외부 데이터 버스를 통해 상기 마스터 제어유닛(1000)으로 송신한다.Then, the control response signal transmitter 2230 in the slave interface module 2200 receives a 5V control response signal output from the slave CPU 2100, adjusts the voltage to a transmission voltage level of 12V, and then external data. It transmits to the master control unit 1000 via a bus.
이때, 상술한 제어 응답신호 송신부(2230)의 제어 응답신호 송신동작을 보다 더 구체적으로 설명하면, 먼저 상기 제어 응답신호 송신부(2230)내에 장착된 제 1 전압분배 회로부(2231)는 상기 슬레이브측 CPU(2100)에서 출력한 제어 응답신호를 입력받은 후 그 제어 응답신호를 적정레벨로 전압분배시켜 상기 제 5 트랜지스터(2232)로 출력한다. 그러면, 상기 제 5 트랜지스터(2232)는 상기 제 1 전압분배 회로부(2231)에서 출력한 제어 응답신호를 입력받아 온됨으로 그 제어 응답신호를 상기 제 6 트랜지스터(2234)로 통과시킨다. 이어서, 상기 제 6 트랜지스터(2234)는 상기 제 2 전압분배 회로부(2233)에서 출력한 배터리 전압에 의해 구동됨과 동시에 상기 제 5 트랜지스터(2232)를 통과한 5V의 제어 응답신호를 입력받아 송신용 전압레벨인 12V로 증폭한다. 그런후, 상기 제 6 트랜지스터(2234)는 그 제어 응답신호를 상기 노이즈제거 및 매칭회로부(2235)로 출력한다. 이어서, 상기 노이즈제거 및 매칭회로부(2235)는 상기 제 6 트랜지스터(2234)에서 출력한 제어 응답신호를 입력받아, 노이즈를 제거한 후 외부 데이터 버스를 통해 상기 마스터 제어유닛(1000)으로 송신한다.In this case, the control response signal transmission operation of the control response signal transmission unit 2230 described above will be described in more detail. First, the first voltage distribution circuit unit 2231 mounted in the control response signal transmission unit 2230 is the slave CPU. After receiving the control response signal output from 2100, the control response signal is divided into voltages to an appropriate level and outputted to the fifth transistor 2232. Then, the fifth transistor 2232 receives the control response signal output from the first voltage distribution circuit unit 2231 and passes the control response signal to the sixth transistor 2234. Subsequently, the sixth transistor 2234 is driven by the battery voltage output from the second voltage distribution circuit section 2333 and receives a control response signal of 5V that has passed through the fifth transistor 2232. Amplify to 12V. Thereafter, the sixth transistor 2234 outputs the control response signal to the noise canceling and matching circuit unit 2235. Subsequently, the noise removing and matching circuit unit 2235 receives the control response signal output from the sixth transistor 2234, removes the noise, and transmits the noise to the master control unit 1000 through an external data bus.
그러면, 상기 마스터측 인터페이스 모듈(1200)내에 장착된 제어 응답신호 수신부(1230)는 상기 슬레이브 제어유닛(2000)으로부터 제어 응답신호를 수신받아, 상기 마스터측 CPU(1100)의 내부 전압레벨로 조절한 후 그 제어 응답신호를 상기 마스터측 CPU(1100)로 출력한다.Then, the control response signal receiver 1230 mounted in the master interface module 1200 receives the control response signal from the slave control unit 2000 and adjusts the internal response voltage level of the master CPU 1100. The control response signal is then output to the master CPU 1100.
이때, 상술한 제어 응답신호 수신부(1230)의 제어 응답신호 수신동작을 보다 더 구체적으로 설명하면, 먼저 상기 제어 응답신호 수신부(1230)내에 장착된 노이즈제거 및 전압레벨 분배회로부(1231)는 해당 슬레이브 제어유닛(2000)에서 송신한 제어 응답신호의 노이즈를 제거함과 동시에 그 제어 응답신호의 레벨을 적정레벨로 조절한 후 상기 전압레벨 조절부(1232)로 출력한다. 그러면, 상기 전압레벨 조절부(1232)는 상기 노이즈제거 및 전압레벨 분배회로부(1231)에서 출력한 제어 응답신호의 전압레벨을 상기 마스터측 CPU(1100)의 내부 전압레벨인 5V로 조절한 후 상기 마스터측 CPU(1100)로 출력한다.At this time, the control response signal receiving operation of the control response signal receiving unit 1230 described above in more detail, first, the noise canceling and voltage level distribution circuit unit 1231 mounted in the control response signal receiving unit 1230 is a corresponding slave. The noise of the control response signal transmitted from the control unit 2000 is removed, and the level of the control response signal is adjusted to an appropriate level and then output to the voltage level adjusting unit 1232. Then, the voltage level adjusting unit 1232 adjusts the voltage level of the control response signal output from the noise removing and voltage level distribution circuit unit 1231 to 5V, which is an internal voltage level of the master CPU 1100, and then Output to the master side CPU 1100.
따라서, 상술한 동작과정에 의해 각종 전자장치 제어용 마스터 제어유닛(1000)과 다수개의 슬레이브 제어유닛(2000)은 데이터 통신을 수행하게 되는 것이며, 상기 마스터 제어유닛(1000)내 인터페이스 모듈 및 다수개의 슬레이브 제어유닛(2000)내 인터페이스 모듈은 각각 동일 핀구조를 갖는 단일 하이브리드 집적회로로 구현됨으로써 회로구현이 용이함과 동시에 마스터 및 슬레이브간의 상호 교환이 용이하여 사용이 편리해진다.Therefore, the master control unit 1000 for controlling the various electronic devices and the plurality of slave control units 2000 perform data communication by the above-described operation process, and the interface module and the plurality of slaves in the master control unit 1000. The interface module in the control unit 2000 is implemented as a single hybrid integrated circuit having the same pin structure, respectively, so that the circuit can be easily implemented and the interchange between the master and the slave can be facilitated.
상술한 바와 같이 본 발명에 의한 차량내 전자장치 제어유닛에 의하면, 차량의 마스터 제어유닛내에 장착된 마스터측 인터페이스 모듈과 차량의 슬레이브 제어유닛내에 장착된 슬레이브측 인터페이스 모듈을 각각 동일핀 구조를 갖는 단일 하이브리드 집적회로로 구현해 줌으로써, 각 제어유닛의 사이즈를 줄여주어 인터페이스 회로구현이 용이하도록 해줄 뿐만 아니라, 동일핀 구조로 인한 마스터/슬레이브간의 상호 교환이 가능하도록 해주기 때문에 운용자에게 사용상의 편리성을 제공해 준다는 뛰어난 효과가 있다.According to the in-vehicle electronic device control unit according to the present invention as described above, the master side interface module mounted in the master control unit of the vehicle and the slave side interface module mounted in the slave control unit of the vehicle each have a single pin structure. By implementing a hybrid integrated circuit, the size of each control unit can be reduced to facilitate the implementation of the interface circuit, and it also provides the user with convenience because it enables the interchange between master / slave due to the same pin structure. Excellent effect.
Claims (8)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019990060399A KR100324823B1 (en) | 1999-12-22 | 1999-12-22 | Electronic device control unit in car |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019990060399A KR100324823B1 (en) | 1999-12-22 | 1999-12-22 | Electronic device control unit in car |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20010063339A KR20010063339A (en) | 2001-07-09 |
KR100324823B1 true KR100324823B1 (en) | 2002-02-28 |
Family
ID=19628126
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019990060399A KR100324823B1 (en) | 1999-12-22 | 1999-12-22 | Electronic device control unit in car |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100324823B1 (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20180000528U (en) | 2018-02-09 | 2018-02-23 | 곽진 | System for providing alternative address capable of advertising |
-
1999
- 1999-12-22 KR KR1019990060399A patent/KR100324823B1/en not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR20010063339A (en) | 2001-07-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP1758757B1 (en) | Display device for a motor vehicle | |
US6189057B1 (en) | Motor vehicle accessory interface for transferring serial data with and supplying DC power to external accessory device | |
CN203732981U (en) | Integrated automobile body controller | |
US7917261B2 (en) | System and methods for controlling vehicular functions | |
EP0554465B1 (en) | Control module assembly unit for mounting on vehicle | |
EP3957523A1 (en) | Integrated chip, vehicle control system and device, and vehicle | |
CN202721706U (en) | Vehicle-mounted network system and automobile | |
JPH1070783A (en) | Meter driving device | |
US11142165B2 (en) | Vehicle system including remote start data bus command sending based upon a short-range link and related methods | |
JP2004142500A (en) | Connector device | |
CN209821620U (en) | Intelligent cabin domain controller | |
KR100324823B1 (en) | Electronic device control unit in car | |
CA2974521C (en) | Vehicle system including security unit providing degradation commands via a vehicle data bus and related methods | |
CA3062636C (en) | Vehicle system including remote start data bus command sending based upon a short-range link and related methods | |
CN201665194U (en) | Automobile body controller | |
JP3257685B2 (en) | Power distribution system | |
CN218703030U (en) | Control system for watching multimedia information during automobile running | |
JP2003072424A (en) | Instrumentation for vehicle | |
JP2000151643A5 (en) | Vehicles equipped with communication devices, communication methods and communication devices | |
JP2003291726A (en) | Vehicular overhead module | |
JPH06276571A (en) | Multiple transmission device | |
JP3585011B2 (en) | Meter drive | |
CN203958044U (en) | A kind of electrical control unit equipment | |
KR100580054B1 (en) | Communication module | |
CN218594234U (en) | Interior rear-view mirror system integrating front view and in-vehicle monitoring controller |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
N231 | Notification of change of applicant | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20080204 Year of fee payment: 7 |
|
LAPS | Lapse due to unpaid annual fee |