KR100322966B1 - method of manufacturing field emission display device - Google Patents
method of manufacturing field emission display device Download PDFInfo
- Publication number
- KR100322966B1 KR100322966B1 KR1019990049469A KR19990049469A KR100322966B1 KR 100322966 B1 KR100322966 B1 KR 100322966B1 KR 1019990049469 A KR1019990049469 A KR 1019990049469A KR 19990049469 A KR19990049469 A KR 19990049469A KR 100322966 B1 KR100322966 B1 KR 100322966B1
- Authority
- KR
- South Korea
- Prior art keywords
- film
- electrode layer
- field emission
- display device
- insulating
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J1/00—Details of electrodes, of magnetic control means, of screens, or of the mounting or spacing thereof, common to two or more basic types of discharge tubes or lamps
- H01J1/46—Control electrodes, e.g. grid; Auxiliary electrodes
Abstract
본 발명은 패널 내부의 오염을 방지하고 표시특성을 향샹시킬 수 있는 전계방출 표시소자의 제조방법을 제공한다.The present invention provides a method of manufacturing a field emission display device which can prevent contamination of the inside of the panel and improve display characteristics.
개시된 본 발명의 전계방출 표시소자의 제조방법은 투명한 기판 상에 캐소드 라인, 제 1 절연막 및 게이트 전극층을 순차적으로 형성하는 단계; 게이트 전극층 및 제 1 절연막을 식각하여 캐소드 라인의 일부를 노출시키되, 상부 직경이 하부보다 크지 않는 홀을 형성하는 단계; 홀 내부의 캐소드 라인 상에 팁을 형성하는 단계; 포토레지스트막에 자외선을 이용하여 0도 내지 70도 정도의 백노광을 진행시키어 홀을 매립시키는 네가티브형 포토레지스트 패턴을 형성하는 단계; 상기 결과물 상에 제 2 절연막 및 집속전극층을 순차적으로 형성하는 단계; 및 포토레지스트 패턴을 제거하여 포토레지스트 패턴 상부의 제 2 절연막 및 집속 전극층을 제거하는 단계를 포함한다.According to an aspect of the present invention, there is provided a method of manufacturing a field emission display device, the method including sequentially forming a cathode line, a first insulating film, and a gate electrode layer on a transparent substrate; Etching the gate electrode layer and the first insulating layer to expose a portion of the cathode line, but forming a hole whose upper diameter is not larger than the lower portion; Forming a tip on a cathode line inside the hole; Forming a negative photoresist pattern in which the photoresist film is filled with holes by filling white light with 0 to 70 degrees using ultraviolet rays; Sequentially forming a second insulating film and a focusing electrode layer on the resultant product; And removing the photoresist pattern to remove the second insulating layer and the focusing electrode layer on the photoresist pattern.
Description
본 발명은 전계방출 표시소자의 제조방법에 관한 것으로, 특히 집속 전극층을 구비한 전계방출 표시소자의 제조방법에 관한 것이다.The present invention relates to a method for manufacturing a field emission display device, and more particularly, to a method for manufacturing a field emission display device having a focusing electrode layer.
일반적으로 전계방출 표시소자(Field Emission Display ; FED)는 FEA(field emission array)를 매트릭스-어드세스할 수 있고, CRT와 같이 전자빔으로 형광체를 자극하여 음극선 발광을 일으키는 원리를 이용한 표시기이다. 또한, FED는 액정 표시 장치(liquid crystal display; LCD) 및 CRT와는 달리 평판과 해상도를 동시에 실현할 수 있을 뿐만 아니라 해상도 및 시야각이 우수한 장점이 있다.In general, a field emission display (FED) is a display using a principle of matrix-accessing a field emission array (FEA) and generating cathode ray emission by stimulating a phosphor with an electron beam like a CRT. In addition, unlike a liquid crystal display (LCD) and a CRT, the FED not only realizes a flat plate and a resolution, but also has an excellent resolution and viewing angle.
도 1은 상기한 전계방출 표시소자를 나타낸 단면도로서, 도 1에 도시된 바와 같이, 하부 기판(10) 상에 스트라이프 형태로 캐소드 전극(11)이 형성되고, 캐소드 전극(11) 상부에는 원추형의 팁(12)이 형성되며, 팁(12) 상부에는 게이트 라인(13)이 형성된다. 또한, 하부기판(10)과 대향하는 상부 기판(20)의 내측면에는 ITO 물질로 이루어진 애노드 전극(21)이 스트라이프 형태로 형성되고, 애노드 전극(21) 상부에는 일정한 규칙으로 R, G, B 형광체(22)가 프린트되며, 형광체(22) 사이에는 블랙 매트릭스(23)가 형성되어, 형광체(22) 사이의 색섞임을 방지한다. 또한, 하부기판(10)과 상부기판(20) 사이에는 스페이서(30)가 개재되어, 두 기판(10, 20) 사이의 간격이 유지된다.FIG. 1 is a cross-sectional view of the field emission display device as shown in FIG. 1. The cathode electrode 11 is formed on the lower substrate 10 in a stripe shape, and a conical shape is formed on the cathode electrode 11. A tip 12 is formed, and a gate line 13 is formed on the tip 12. In addition, an anode electrode 21 made of an ITO material is formed in a stripe shape on an inner surface of the upper substrate 20 facing the lower substrate 10, and R, G, and B are formed on the anode electrode 21 by a predetermined rule. The phosphor 22 is printed, and a black matrix 23 is formed between the phosphors 22 to prevent color mixing between the phosphors 22. In addition, a spacer 30 is interposed between the lower substrate 10 and the upper substrate 20 to maintain a gap between the two substrates 10 and 20.
상기한 구성으로 이루어진 전계방출 표시소자에서는 캐소드 전극(11)의 팁(12)으로부터 가속된 전자가 형광체(22)를 여기시켜서 발광을 일으킨다.In the field emission display device having the above-described configuration, electrons accelerated from the tip 12 of the cathode electrode 11 excite the phosphor 22 to emit light.
그러나, 상기한 종래의 전계방출 표시소자에서는 하부기판(10)에서 발생된 전자가 상부기판(20)의 형광체(22)를 발광시킬때, 원하는 형광체 뿐만 아니라 인접한 형광체까지 발광시키는 크로스 토크(cross-talk)가 야기되어 표시특성이 저하됨으로써, 고화질의 표시소자를 얻는데 어려움이 있다.However, in the above-described conventional field emission display device, when electrons generated from the lower substrate 10 emit the phosphor 22 of the upper substrate 20, not only a desired phosphor but also an adjacent phosphor emits cross talk. By causing talk, the display characteristics are lowered, which makes it difficult to obtain a high quality display element.
이에 대하여 종래에는 하부기판에 별도의 집속전극(focusing electrode)을 구비하여 방출된 전자가 퍼지지 않도록 한곳으로 모음으로써 크로스 토크를 방지하였다.On the other hand, in the related art, a separate focusing electrode is provided on the lower substrate to prevent crosstalk by collecting the emitted electrons in one place so as not to spread.
도 2a 내지 도 2d는 상기한 집속전극을 이용한 전계방출 표시소자의 제조방법을 설명하기 위한 단면도이다.2A to 2D are cross-sectional views illustrating a method of manufacturing a field emission display device using the focusing electrode.
도 2a를 참조하면, 글래스 또는 웨이퍼와 같은 기판(50) 상에 캐소드 라인(51), 제 1 절연막(52), 게이트 전극층(53), 제 2 절연막(54) 및 집속 전극층 (55)을 순차적으로 형성한다. 여기서, 캐소드 라인(51)은 Cr막, Mo막, Al막, ITO막 및 MoW막으로 이루어진 그룹으로부터 선택되는 하나의 막으로 1,000 내지 5,000Å의 두께로 형성한다. 또한, 제 1 및 제 2 절연막(52, 54)은 SiO2막, SiON막, SiNx막 또는 Al2O3막으로 5,000 내지 20,000Å의 두께로 각각 형성한다. 또한, 게이트 전극층(53)은 Cr막, Mo막, Al막, ITO막 및 MoW막으로 이루어진 그룹으로부터 선택되는 하나의 막으로 1,000 내지 5,000Å의 두께로 형성하고, 집속 전극층(55)은 Cr막, Mo막, Al막, ITO막, MoW막 및 W막으로 이루어진 그룹으로부터 선택되는 하나의 막으로 1,000 내지 5,000Å의 두께로 형성한다.Referring to FIG. 2A, a cathode line 51, a first insulating layer 52, a gate electrode layer 53, a second insulating layer 54, and a focusing electrode layer 55 are sequentially disposed on a substrate 50 such as a glass or a wafer. To form. Here, the cathode line 51 is one film selected from the group consisting of a Cr film, a Mo film, an Al film, an ITO film, and a MoW film, and has a thickness of 1,000 to 5,000 mW. The first and second insulating films 52 and 54 are each formed of a SiO 2 film, a SiON film, a SiNx film, or an Al 2 O 3 film to a thickness of 5,000 to 20,000 kPa, respectively. In addition, the gate electrode layer 53 is one film selected from the group consisting of a Cr film, a Mo film, an Al film, an ITO film, and a MoW film, and has a thickness of 1,000 to 5,000 kPa, and the focusing electrode layer 55 is a Cr film. , Mo film, Al film, ITO film, MoW film, and W film are formed in a thickness of 1,000 to 5,000 mm in one film selected from the group.
도 2b를 참조하면, 집속 전극층(55) 상에 집속 전극층(55)의 일부를 노출시키는 포토레지스트 패턴(56)을 형성하고, 노출된 집속 전극층(55), 제 2 절연막(54), 게이트 전극층(53) 및 제 1 절연막(52)을 순차적으로 식각하여 캐소드라인(51)을 노출시키는 홀(H)을 형성한다.Referring to FIG. 2B, a photoresist pattern 56 exposing a part of the focusing electrode layer 55 is formed on the focusing electrode layer 55, and the exposed focusing electrode layer 55, the second insulating film 54, and the gate electrode layer are exposed. 53 and the first insulating film 52 are sequentially etched to form holes H exposing the cathode line 51.
도 2c를 참조하면, 공지된 방법으로 포토레지스트 패턴(56)을 제거하고, 기판 전면에 Al막 또는 Ni막으로 희생막(57)을 500 내지 3,000Å의 두께로 증착한다. 이때, 집속 전극층(55)의 에지에도 희생막(57)이 형성된다. 그리고 나서, 기판 전면에 Mo막, MoW막, Cr막 또는 W막과 같은 팁형성용 물질막(58)을 증착하여 캐소드 라인(51) 상에 원추형태의 팁(58A)을 형성한 후, 도 2d에 도시된 바와 같이, 희생막(57)을 리프트 오프(lift off) 방식으로 제거하여 희생막(57) 상부의 팁형성용 물질막(58)도 제거한다.Referring to FIG. 2C, the photoresist pattern 56 is removed by a known method, and a sacrificial film 57 is deposited on the entire surface of the substrate with an Al film or Ni film to a thickness of 500 to 3,000 Å. At this time, the sacrificial film 57 is formed at the edge of the focusing electrode layer 55. Then, a tip forming material film 58 such as a Mo film, a MoW film, a Cr film or a W film is deposited on the entire surface of the substrate to form a conical tip 58A on the cathode line 51. As shown in 2d, the sacrificial film 57 is removed in a lift off manner to remove the tip forming material film 58 on the sacrificial film 57.
그러나, 상기한 홀(H)의 형성시 집속전극층(55), 제 2 절연막(54), 게이트 전극층(53) 및 제 1 절연막(52)을 순차적으로 식각하기 때문에, 반복적인 식각에 의해 집속 전극층(55) 및 제 2 절연막(54)이 여러번 식각되어 홀(H)의 상부가 커지게 된다. 이에 따라, 전계방출 표시소자의 동작시 하부기판에서 방출된 전자가 집속전극층(55)에 의해 완벽하게 모여지지 못하여 표시특성이 우수하지 못할 뿐만 아니라, 반복적인 식각으로 인하여 패널 내부의 오염이 야기됨으로써 소자의 신뢰성이 저하된다.However, since the focusing electrode layer 55, the second insulating film 54, the gate electrode layer 53, and the first insulating film 52 are sequentially etched when the hole H is formed, the focusing electrode layer is repeatedly formed by etching. The 55 and the second insulating film 54 are etched several times to increase the upper portion of the hole H. Accordingly, the electrons emitted from the lower substrate during the operation of the field emission display device are not completely collected by the focusing electrode layer 55 and thus the display characteristics are not excellent. Also, the inside of the panel is caused by repeated etching. The reliability of the device is lowered.
따라서, 본 발명은 상기한 종래의 문제점을 해결하기 위한 것으로서, 패널 내부의 오염을 방지하고 표시특성을 향샹시킬 수 있는 전계방출 표시소자의 제조방법을 제공함에 그 목적이 있다.Accordingly, an object of the present invention is to provide a method of manufacturing a field emission display device capable of preventing the contamination of the panel and improving display characteristics.
도 1은 종래의 전계방출 표시소자를 나타낸 단면도.1 is a cross-sectional view showing a conventional field emission display device.
도 2a 내지 도 2d는 종래의 전계방출 표시소자의 제조방법을 설명하기 위한 단면도.2A to 2D are cross-sectional views illustrating a method of manufacturing a conventional field emission display device.
도 3a 내지 도 3e는 본 발명의 실시예에 따른 전계방출 표시소자의 제조방법을 설명하기 위한 단면도.3A to 3E are cross-sectional views illustrating a method of manufacturing a field emission display device according to an embodiment of the present invention.
(도면의 주요부분에 대한 부호의 설명)(Explanation of symbols for the main parts of the drawing)
60 : 기판 61 : 캐소드 라인60: substrate 61: cathode line
62, 66 : 제 1 및 제 2 절연막62, 66: first and second insulating film
63 : 게이트 전극층 64 : 팁63: gate electrode layer 64: tip
65 : 포토레지스트막 65A : 포토레지스트 패턴65 photoresist film 65A photoresist pattern
67 : 집속 전극층67: focusing electrode layer
상기한 본 발명의 목적을 달성하기 위하여, 본 발명의 전계방출 표시소자의 제조방법은 투명한 기판 상에 캐소드 라인, 제 1 절연막 및 게이트 전극층을 순차적으로 형성하는 단계; 게이트 전극층 및 제 1 절연막을 식각하여 캐소드 라인의 일부를 노출시키되, 상부 직경이 하부보다 크지 않는 홀을 형성하는 단계; 홀 내부의 캐소드 라인 상에 팁을 형성하는 단계; 포토레지스트막에 자외선을 이용하여 0도 내지 70도 정도의 백노광을 진행시키어 홀을 매립시키는 네가티브형 포토레지스트 패턴을 형성하는 단계; 상기 결과물 상에 제 2 절연막 및 집속전극층을 순차적으로 형성하는 단계; 및 포토레지스트 패턴을 제거하여 포토레지스트 패턴 상부의 제 2 절연막 및 집속 전극층을 제거하는 단계를 포함한 것을 특징으로 한다.In order to achieve the above object of the present invention, the method for manufacturing a field emission display device of the present invention comprises the steps of sequentially forming a cathode line, a first insulating film and a gate electrode layer on a transparent substrate; Etching the gate electrode layer and the first insulating layer to expose a portion of the cathode line, but forming a hole whose upper diameter is not larger than the lower portion; Forming a tip on a cathode line inside the hole; Forming a negative photoresist pattern in which the photoresist film is filled with holes by filling white light with 0 to 70 degrees using ultraviolet rays; Sequentially forming a second insulating film and a focusing electrode layer on the resultant product; And removing the photoresist pattern to remove the second insulating layer and the focusing electrode layer on the photoresist pattern.
본 실시예에서, 캐소드 라인은 ITO막으로 형성하고, 게이트 전극층은 Cr막, Mo막, Al막 및 MoW막으로 이루어진 그룹으로부터 선택되는 하나의 막으로 형성하며, 집속 전극층은 Cr막, Mo막, Al막, ITO막, MoW막 및 W막으로 이루어진 그룹으로부터 선택되는 하나의 막으로 형성한다. 또한, 제 1 및 제 2 절연막은 SiO2막, SiON막, SiNx막 또는 Al2O3막으로 형성한다.In this embodiment, the cathode line is formed of an ITO film, the gate electrode layer is formed of one film selected from the group consisting of Cr film, Mo film, Al film and MoW film, and the focusing electrode layer is formed of Cr film, Mo film, It is formed of one film selected from the group consisting of an Al film, an ITO film, a MoW film and a W film. The first and second insulating films are formed of a SiO 2 film, a SiON film, a SiNx film, or an Al 2 O 3 film.
또한, 포토레지스트막은 네가티브형으로 2 내지 5㎛의 두께로 코팅하고, 노광은 백노광으로 진행하되, 백노광은 UV를 이용하여 0 내지 70도 정도 비스듬하게 하여 진행한다.In addition, the photoresist film is negatively coated to a thickness of 2 to 5㎛, the exposure proceeds to the white exposure, the white exposure proceeds by obliquely 0 to 70 degrees using UV.
이하, 첨부된 도면을 참조하여 본 발명의 실시예를 설명한다.Hereinafter, with reference to the accompanying drawings will be described an embodiment of the present invention.
도 3a 내지 도 3e는 본 발명의 실시예에 따른 전계방출 표시소자의 제조방법을 설명하기 위한 단면도이다.3A to 3E are cross-sectional views illustrating a method of manufacturing a field emission display device according to an exemplary embodiment of the present invention.
도 3a를 참조하면, 글래스와 같은 투명한 기판(60) 상에 캐소드 라인 (61), 제 1 절연막(62) 및 게이트 전극층(63)을 순차적으로 형성한다. 여기서, 캐소드 라인(61)은 투명금속막, 바람직하게 ITO막으로 1,000 내지 5,000Å의 두께로 형성하고, 제 1 절연막(62)은 SiO2막, SiON막, SiNx막 또는 Al2O3막으로 5,000 내지 20,000Å의 두께로 형성한다. 또한, 게이트 전극층(63)은 불투명 금속막, 바람직하게 Cr막, Mo막, Al막 및 MoW막으로 이루어진 그룹으로부터 선택되는 하나의 막으로 1,000 내지 5,000Å의 두께로 형성한다.Referring to FIG. 3A, a cathode line 61, a first insulating layer 62, and a gate electrode layer 63 are sequentially formed on a transparent substrate 60 such as glass. The cathode line 61 is formed of a transparent metal film, preferably an ITO film, having a thickness of 1,000 to 5,000 kPa, and the first insulating film 62 is formed of an SiO 2 film, a SiON film, a SiNx film, or an Al 2 O 3 film. It is formed to a thickness of 5,000 to 20,000 mm 3. The gate electrode layer 63 is an opaque metal film, preferably a film selected from the group consisting of a Cr film, a Mo film, an Al film and a MoW film, and is formed to a thickness of 1,000 to 5,000 mW.
그런 다음, 게이트 전극층(63) 및 제 1 절연막(62)을 순차적으로 식각하여 캐소드 라인(61)을 노출시키는 홀(H)을 형성한다. 그리고 나서, 기판 전면에 Al막 또는 Ni막으로 희생막(미도시)을 500 내지 3,000Å의 두께로 증착하고, 기판 전면에 Mo막, MoW막, Cr막 또는 W막과 같은 팁형성용 물질막을 증착하여 캐소드 라인(61) 상에 원추형태의 팁(64)을 형성한다. 그 후, 상기 희생막을 리프트 오프 방식으로 제거하여 희생막 상부의 팁형성용 물질막도 제거한다.Thereafter, the gate electrode layer 63 and the first insulating layer 62 are sequentially etched to form a hole H exposing the cathode line 61. Then, a sacrificial film (not shown) is deposited to a thickness of 500 to 3,000 막 with an Al film or Ni film on the entire surface of the substrate, and a material film for forming a tip such as a Mo film, a MoW film, a Cr film, or a W film is deposited on the entire surface of the substrate. Deposition forms conical tips 64 on cathode line 61. Thereafter, the sacrificial film is removed by a lift-off method to remove the tip forming material film on the sacrificial film.
도 3b를 참조하면, 홀(H)에 매립되도록 기판 전면에 네가티브(negative)형의 포토레지스트막(65)을 1.5㎛ 이상, 바람직하게 2 내지 5㎛로 두껍게 코팅하고 게이트 전극층(63)을 마스크로하여 포토레지스트막(65)을 백노광(back-expose)으로 노광한다. 여기서, 백노광은 UV를 이용하여 0 내지 70도 정도 비스듬하게 하여 진행한다. 그리고 나서, 포토레지스트막(65)을 현상하여, 도 3c에 도시된 바와 같이, 홀(H) 상부에 포토레지스트 패턴(65A)을 형성한다.Referring to FIG. 3B, a negative photoresist film 65 is thickly coated on the entire surface of the substrate so as to be filled in the hole H to 1.5 μm or more, preferably 2 to 5 μm, and the gate electrode layer 63 is masked. As a result, the photoresist film 65 is exposed by back-expose. Here, the white exposure proceeds at an angle of about 0 to 70 degrees using UV. Then, the photoresist film 65 is developed to form a photoresist pattern 65A on the upper portion of the hole H, as shown in FIG. 3C.
도 3d를 참조하면, 도 3c의 구조 상부에 제 2 절연막(66) 및 집속전극층(67)을 전자빔 증착(E-beam evaporation)으로 증착한다. 여기서, 제 2 절연막(66)은 SiO2막, SiON막, SiNx막 또는 Al2O3막으로 5,000 내지 20,000Å의 두께로 형성하고, 집속 전극층(67)은 Cr막, Mo막, Al막, ITO막, MoW막 및 W막으로 이루어진 그룹으로부터 선택되는 하나의 막으로 1,000 내지 5,000Å의 두께로 형성한다.Referring to FIG. 3D, the second insulating layer 66 and the focusing electrode layer 67 are deposited on the structure of FIG. 3C by E-beam evaporation. Here, the second insulating film 66 is formed of a SiO 2 film, SiON film, SiNx film or Al 2 O 3 film to a thickness of 5,000 to 20,000 kPa, and the focusing electrode layer 67 is formed of Cr film, Mo film, Al film, One film selected from the group consisting of an ITO film, a MoW film, and a W film is formed to have a thickness of 1,000 to 5,000 mm 3.
도 3e를 참조하면, 리프트 오프 방식으로 포토레지스트 패턴(65A)을 제거하여 포토레지스트 패턴(65A) 상부의 제 2 절연막(66) 및 집속 전극층(67)을 제거한다.Referring to FIG. 3E, the photoresist pattern 65A is removed by a lift-off method to remove the second insulating layer 66 and the focusing electrode layer 67 on the photoresist pattern 65A.
상기한 본 발명에 의하면, 게이트 전극층 및 제 1 절연막을 먼저 식각하여 게이트 홀을 형성한 후 제 2 절연막 및 집속 전극층을 형성하기 때문에, 반복적 식각으로 인한 집속전극층의 식각이 방지되어 홀의 상부가 넓어지는 것이 방지되고, 패널 내부의 오염이 방지된다. 또한, 백노광을 이용하기 때문에 별도의 마스크가 요구되지 않으므로 공정이 비교적 단순해진다. 이에 따라, 집속 전극층에 의해 전자빔의 퍼짐이 방지되어 높은 색순도를 유지함으로써 화면의 고정세화(high resolution)를 이룰 수 있을 뿐만 아니라, 소자의 신뢰성이 향상된다.According to the present invention, since the gate electrode layer and the first insulating film are etched first to form a gate hole, and then the second insulating film and the focusing electrode layer are formed, etching of the focusing electrode layer due to repetitive etching is prevented so that the upper part of the hole is widened. Is prevented, and contamination inside the panel is prevented. In addition, since a separate mask is not required because of the white exposure, the process is relatively simple. As a result, the spreading of the electron beam is prevented by the focusing electrode layer to maintain high color purity, thereby achieving high resolution of the screen and improving the reliability of the device.
한편, 상기 실시예에서는 집속전극층을 단일층으로 형성하였지만, 절연막의 개재하에 다층으로 형성할 수도 있다.On the other hand, in the above embodiment, the focusing electrode layer is formed as a single layer, but may be formed in multiple layers with the insulating film interposed therebetween.
또한, 본 발명은 상기 실시예에 한정되지 않고, 본 발명의 기술적 요지를 벗어나지 않는 범위내에서 다양하게 변형시켜 실시할 수 있다.In addition, this invention is not limited to the said Example, It can variously deform and implement within the range which does not deviate from the technical summary of this invention.
Claims (12)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990049469A KR100322966B1 (en) | 1999-11-09 | 1999-11-09 | method of manufacturing field emission display device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990049469A KR100322966B1 (en) | 1999-11-09 | 1999-11-09 | method of manufacturing field emission display device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20010045938A KR20010045938A (en) | 2001-06-05 |
| KR100322966B1 true KR100322966B1 (en) | 2002-02-02 |
Family
ID=19619222
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019990049469A KR100322966B1 (en) | 1999-11-09 | 1999-11-09 | method of manufacturing field emission display device |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100322966B1 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101065371B1 (en) * | 2004-07-30 | 2011-09-16 | 삼성에스디아이 주식회사 | Electron emission device |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100780286B1 (en) * | 2006-03-03 | 2007-11-28 | 태산엘시디 주식회사 | Method of fabricating carbon nanotube field emission display with self-aligned gate-emitter structure |
| KR100898071B1 (en) * | 2008-08-27 | 2009-05-18 | 삼성에스디아이 주식회사 | Electron emission device, electron emission display apparatus having the same, and method of manufacturing the same |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR19990002067A (en) * | 1997-06-19 | 1999-01-15 | 엄길용 | Method for manufacturing focus gate electrode for field emission display device |
| KR100235302B1 (en) * | 1996-09-24 | 1999-12-15 | 김영남 | Manufacturing method of fed |
-
1999
- 1999-11-09 KR KR1019990049469A patent/KR100322966B1/en active IP Right Grant
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100235302B1 (en) * | 1996-09-24 | 1999-12-15 | 김영남 | Manufacturing method of fed |
| KR19990002067A (en) * | 1997-06-19 | 1999-01-15 | 엄길용 | Method for manufacturing focus gate electrode for field emission display device |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101065371B1 (en) * | 2004-07-30 | 2011-09-16 | 삼성에스디아이 주식회사 | Electron emission device |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20010045938A (en) | 2001-06-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN100437875C (en) | Electron emission device and method for fabricating the same | |
| US5509839A (en) | Soft luminescence of field emission display | |
| KR100343222B1 (en) | Method for fabricating field emission display | |
| US20060022577A1 (en) | Electron emission device and method for manufacturing | |
| US5880554A (en) | Soft luminescence of field emission display | |
| JP2000215792A (en) | Manufacture of plane type display device | |
| KR20050111708A (en) | Field emission display and method of manufacturing the same | |
| KR100322966B1 (en) | method of manufacturing field emission display device | |
| KR20050113505A (en) | Field emission display and method of manufacturing the same | |
| US20070029919A1 (en) | Electron emission device having a focus electrode and a fabrication method therefor | |
| KR20020083007A (en) | Field emission display device and manufacturing method of the device | |
| KR20050034313A (en) | Field emission display device and manufacturing method of the same | |
| KR20060124209A (en) | Electron emission device and method for manufacturing the same | |
| KR100282266B1 (en) | Method for fabricating of field emission display of diode type | |
| KR100565200B1 (en) | Carbon nanotube field emission device and manufacturing method thereof | |
| KR20060029074A (en) | Electron emission display and method of manufacturing the same | |
| KR100658667B1 (en) | Method of making triode type field emission display device with carbon emission layer | |
| US20080042542A1 (en) | Electron emission device, manufacturing method of the device | |
| KR940011723B1 (en) | Method of manufacturing fed | |
| KR100565198B1 (en) | Carbon nanotube field emission device and manufacturing method thereof | |
| US20060232190A1 (en) | Electron emission device and method for manufacturing the same | |
| KR100577780B1 (en) | Method of manufacturing field emission display device | |
| KR100464306B1 (en) | Field emission display and manufacturing method of the same | |
| KR100258800B1 (en) | Method of fabricating spacer and gate-electrode of fed | |
| KR100343212B1 (en) | Horizontal field emission display and fabricating method thereof |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| N231 | Notification of change of applicant | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20121207 Year of fee payment: 12 |
|
| FPAY | Annual fee payment |
Payment date: 20131217 Year of fee payment: 13 |
|
| FPAY | Annual fee payment |
Payment date: 20141217 Year of fee payment: 14 |
|
| FPAY | Annual fee payment |
Payment date: 20151228 Year of fee payment: 15 |
|
| FPAY | Annual fee payment |
Payment date: 20161226 Year of fee payment: 16 |
|
| FPAY | Annual fee payment |
Payment date: 20180102 Year of fee payment: 17 |
|
| FPAY | Annual fee payment |
Payment date: 20181224 Year of fee payment: 18 |