KR100322607B1

KR100322607B1 - Method For Driving Display Of Passive Matrix Type and Apparatus Thereof

Info

Publication number: KR100322607B1
Application number: KR1019990022092A
Authority: KR
Inventors: 문성학
Original assignee: 구자홍; 엘지전자주식회사
Priority date: 1999-06-14
Filing date: 1999-06-14
Publication date: 2002-03-18
Also published as: KR20010002340A

Abstract

본 발명은 오방전을 방지할 수 있는 단순 매트릭스형 표시장치의 구동 방법 및 장치에 관한 것이다The present invention relates to a method and apparatus for driving a simple matrix display device that can prevent mis-discharge.

본 발명에 따른 단순 매트릭스형 표시소자의 구동방법은 데이터 전극라인과 주사 전극라인의 교차점들 각각에 셀이 마련된 단순 매트릭스형 표시소자의 구동방법에 있어서, 임의의 수평주기에서 주사 전극라인들에 공급되는 주사펄스에 동기된 데이터신호에 따라 데이터 전극라인들에 데이터전압을 인가함으로써 각 셀에서 데이터전압에 따른 휘도를 표시하고, 주사 전극라인들에 주사펄스가 공급되기 직전에 데이터 전극라인들에 인가되는 데이터전압의 기저레벨을 소정의 음의 레벨을 가지도록 변동시켜 오방전을 방지하는 단계를 포함하는 것을 특징으로 한다.A simple matrix display device driving method according to the present invention is a method of driving a simple matrix display device in which a cell is provided at each intersection of a data electrode line and a scan electrode line, and is supplied to the scan electrode lines at an arbitrary horizontal period. The data voltage is applied to the data electrode lines in accordance with the data signal synchronized with the scan pulses to display the luminance according to the data voltage in each cell. And varying the base level of the data voltage to have a predetermined negative level to prevent mis-discharge.

Description

Method and device for driving simple matrix display device {Method For Driving Display Of Passive Matrix Type and Apparatus Thereof}

본 발명은 단순 매트릭스 방식으로 구동하는 표시장치의 구동방법에 관한 것으로, 특히 오방전을 방지할 수 있는 단순 매트릭스형 표시장치의 구동 방법 및 장치에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of driving a display device driven by a simple matrix method, and more particularly, to a method and an apparatus for driving a simple matrix display device capable of preventing mis-discharge.

최근 들어 평판표시소자에 대한 요구가 증대됨에 따라 액정표시장치(liquid Crystal Display; LCD), 전계방출 표시장치(Field Emission Display; FED), 플라즈마 디스플레이 패널(Plasma Display Panel; PDP) 소자, 플라즈마 어드레스 액정(Plasma Address Liquid Crystal; PALC) 표시소자, 일렉트로루미네슨스 (Electroluminescence ; EL) 표시소자 등에 대한 연구가 활발히 진행되고 있다. LCD는 액정의 전계 광학 성질을 이용하는 것으로 비디오신호에 따라 액정셀을 구동하여 광투과량을 조절함으로써 화상을 표시하게 된다. PDP 소자는 방전을 이용하여 방전셀을 어드레스하고 유지시킴으로써 화상을 표시하게 된다. PALC 표시소자는 방전을 이용하여 액정셀들을 어드레스하여 화상을 표시하게 된다. EL 표시소자는 전계발광을 이용하는 것으로 형광성 화합물질에 전계를 인가하여 발광층에서 유도방출하고 발광시키는 메카니즘을 이용하게 된다.Recently, as the demand for flat panel display devices increases, liquid crystal display (LCD), field emission display (FED), plasma display panel (PDP) devices, and plasma address liquid crystal BACKGROUND ART Researches on plasma address liquid crystal (PALC) display elements, electroluminescence (EL) display elements, and the like are being actively conducted. The LCD uses the electro-optical properties of the liquid crystal to display an image by driving the liquid crystal cell according to the video signal to adjust the light transmission amount. The PDP element displays an image by addressing and holding a discharge cell using discharge. The PALC display uses an discharge to address liquid crystal cells to display an image. The EL display device uses electroluminescence, and uses a mechanism of inducing and emitting light in the light emitting layer by applying an electric field to the fluorescent compound.

이들 중에서, LCD의 단순 매트릭스형과 PALC 및 EL 표시소자는단순매트릭스(Passive Matrix)형으로 구동되고 있다. 그런데, 단순 매트릭스형 구동방법은 크로스토크 문제로 고성능화하기에 한계가 있다. 이하, EL 표시소자를 참조하여 단순 매트릭스형 구동방법의 문제점을 상세히 살펴보기로 한다.Among them, the simple matrix type of LCD and the PALC and EL display elements are driven in a simple matrix type. However, the simple matrix type driving method has a limitation in improving performance due to a crosstalk problem. Hereinafter, the problem of the simple matrix type driving method will be described in detail with reference to the EL display element.

도 1을 참조하면, 일반적인 EL 표시소자의 구조가 도시되어 있다.Referring to Fig. 1, the structure of a general EL display element is shown.

도 1에서 패널은 제1 및 제2 절연층(6, 10)과, 제1 및 제2 절연층(6, 10) 사이에 위치한 발광층(8)과, 제2 절연층(10) 상에 형성되는 배면전극(12)과, 제1 절연층(6)과 기판(2) 사이에 형성되는 투명전극(4)을 구비한다. 제1 및 제2 절연층(6, 10)은 유전체 물질로 이루어지며, 소정의 캐패시턴스(Capacitance)값을 가지게 된다. 발광층(8)은 ZnS, Mn 등으로 이루어지며, 전자에 의해 여기되어 발광함으로써 가시광을 발생하게 된다. 배면전극(12)은 Al 등의 금속물질로 이루어진 주사전극이다. 투명전극(4)은 데이터가 인가되는 데이터 전극으로 이용된다.In FIG. 1, the panel is formed on the first and second insulating layers 6 and 10, the light emitting layer 8 positioned between the first and second insulating layers 6 and 10, and the second insulating layer 10. And a transparent electrode 4 formed between the first insulating layer 6 and the substrate 2. The first and second insulating layers 6 and 10 are made of a dielectric material and have a predetermined capacitance value. The light emitting layer 8 is made of ZnS, Mn, or the like, and is excited by electrons to emit light to generate visible light. The back electrode 12 is a scanning electrode made of a metal material such as Al. The transparent electrode 4 is used as a data electrode to which data is applied.

이러한 구조의 EL 표시소자에서 배면전극(12)과 투명전극(4) 사이에 전압이 인가되면 도 2a에 도시된 바와 같이 발광층(8) 내의 전자가 전계에 의해 가속된다. 가속된 전자가 도 2b에 도시된 바와 같이 형광체물질로 이루어진 발광센터에 충돌함으로써 발광센터(8A)를 여기시키게 된다. 발광센터(8A)는 여기된 후 기저상태로 천이되면서 가시광을 방출하게 된다. 배면전극(12)과 투명전극(4)에 교류 펄스신호가 인가되면 전계의 극성이 반전되면서 전자가 연속적으로 발광센터(8A)를 여기시키게 된다.When a voltage is applied between the back electrode 12 and the transparent electrode 4 in the EL display element of this structure, electrons in the light emitting layer 8 are accelerated by an electric field as shown in Fig. 2A. The accelerated electrons impinge on the light emitting center made of the phosphor material as shown in FIG. 2B to excite the light emitting center 8A. The light emitting center 8A is excited and then transitions to the ground state to emit visible light. When an AC pulse signal is applied to the back electrode 12 and the transparent electrode 4, the polarity of the electric field is reversed, and the electrons continuously excite the light emitting center 8A.

도 3은 상기 EL 표시소자의 단순 매트릭스형 구조를 간략하게 나타낸 것이고, 도 4는 도 3의 단순 매트릭스 표시소자에 공급되는 구동파형을 나타낸 것이다.FIG. 3 briefly shows a simple matrix structure of the EL display element, and FIG. 4 shows a drive waveform supplied to the simple matrix display element of FIG.

도 3에 도시된 EL 표시소자는 제1 내지 제4 주사 전극라인(K1∼K4) 및 제1 내지 제3 데이터 전극라인(D1∼D3)의 교차부에 마련된 화소셀(14)을 구성으로 한다. 제1 내지 제4 주사 전극라인들(K1∼K4)에는 도 4에 도시된 바와 같은 주사신호가 순차적으로 공급된다. 제1 내지 제4 데이터 전극라인들(D1∼D3)에는 상기 주사신호가 공급될 때마다 그 주사라인에 대응되는 데이터신호가 동기되어 공급된다. 이 경우, 각 화소셀(14)은 도 5에 도시된 바와 같이 캐패시터(C)와 다이오드(D)가 병렬로 접속된 등가회로로 구성될 수 있다. 여기서, 제1 내지 제4 주사 전극라인들(K1, K2)은 그라운드에 공통적으로 접속된 상태가 된다. 제1 주사 전극라인(K1)에 주사신호가 공급됨과 아울러 제1 내지 제3 데이터 전극라인(D1∼D3)에 데이터신호가 공급되면 휘도레벨에 비례하는 전압치를 가지는 데이터신호가 공급된다. 이에 따라, 제1 주사라인들에 포함된 화소셀들에서는 데이터전압치에 따른 발광을 하게 된다. 그런데, 제1 데이터 전극라인(D1)에 임의의 전압이 인가되면 제1 데이터 전극라인(D1)과 교차하는 제2 내지 제4 주사 전극라인(K2∼K4)의 그라운드레벨과의 전압차이로 인해 제1 칼럼라인에 포함되는 화소셀들에는 데이터전압이 충전되게 된다. 이 충전전압은 제2 주사라인이 구동할 때 제2 주사 전극라인(K2)으로 방전하게 되어 제2 주사전극라인(K2)에는 과다한 누설전류가 흐르게 됨으로써 소자파괴가 우려될 뿐만 아니라, 화소셀 간의 크로스토크가 발생하게 되는 문제점이 있다.The EL display element shown in FIG. 3 has a pixel cell 14 provided at an intersection of the first to fourth scan electrode lines K1 to K4 and the first to third data electrode lines D1 to D3. . Scan signals as shown in FIG. 4 are sequentially supplied to the first to fourth scan electrode lines K1 to K4. Whenever the scan signal is supplied to the first to fourth data electrode lines D1 to D3, a data signal corresponding to the scan line is synchronously supplied. In this case, each pixel cell 14 may be configured as an equivalent circuit in which the capacitor C and the diode D are connected in parallel. Here, the first to fourth scan electrode lines K1 and K2 are commonly connected to the ground. When a scan signal is supplied to the first scan electrode line K1 and a data signal is supplied to the first to third data electrode lines D1 to D3, a data signal having a voltage value proportional to the luminance level is supplied. Accordingly, pixel cells included in the first scan lines emit light according to data voltage values. However, when an arbitrary voltage is applied to the first data electrode line D1, the voltage difference with the ground level of the second to fourth scan electrode lines K2 to K4 crossing the first data electrode line D1 may be caused. Data voltages are charged in the pixel cells included in the first column line. The charge voltage is discharged to the second scan electrode line K2 when the second scan line is driven, and excessive leakage current flows in the second scan electrode line K2, which may cause device breakdown, and between pixel cells. There is a problem that crosstalk occurs.

이와 같이, 종래의 단순 매트릭스 구동방법은 과다한 누설전류가 발생되고 화소셀 간의 크로스토크가 발생되어 고성능화하기에 한계가 있다.As described above, in the conventional simple matrix driving method, excessive leakage current is generated and crosstalk between pixel cells is generated, thereby limiting performance.

따라서, 본 발명의 목적은 화소셀간의 크로스토크를 방지할 수 있는 단순 매트릭스형 표시소자의 구동 방법 및 장치를 제공하는 것이다.Accordingly, it is an object of the present invention to provide a method and apparatus for driving a simple matrix display device capable of preventing crosstalk between pixel cells.

도 1은 일반적인 EL 표시소자의 구조를 나타낸 도면.1 is a diagram showing the structure of a general EL display element.

도 2a 및 도 2b는 도 1에 도시된 EL 표시소자의 발광을 단계적으로 나타내는 도면.2A and 2B are diagrams showing light emission in steps of the EL display element shown in FIG.

도 3은 단순 매트릭스형 표시소자의 구조를 간략하게 나타낸 도면.3 is a view schematically showing the structure of a simple matrix display device.

도 4는 도 3의 단순 매트릭스 표시소자에 공급되는 구동파형을 나타낸 도면.4 is a diagram illustrating a driving waveform supplied to the simple matrix display device of FIG. 3.

도 5는 도 3에 도시된 화소셀의 등가회로도.FIG. 5 is an equivalent circuit diagram of the pixel cell shown in FIG. 3. FIG.

도 6은 본 발명에 따른 단순 매트릭스형 표시소자 구동방법에 적용되는 플라즈마 어드레스 일렉트로루미네슨스 표시소자의 화소셀 구조를 나타낸 도면.6 is a diagram illustrating a pixel cell structure of a plasma address electroluminescence display device applied to a method of driving a simple matrix display device according to the present invention;

도 7은 도 6에 도시된 화소셀들이 매트릭스 형태로 배치된 PAEL 표시소자의 전체적인 전극배치도.FIG. 7 is an overall electrode arrangement view of a PAEL display device in which pixel cells shown in FIG. 6 are arranged in a matrix form.

도 8은 본 발명의 실시 예에 따른 PAEL 표시소자의 구동방법에 대응되는 구동파형도.8 is a driving waveform diagram corresponding to a method of driving a PAEL display device according to an exemplary embodiment of the present invention.

도 9는 도 8에 도시된 한 칼럼라인에 대응되는 등가회로도.9 is an equivalent circuit diagram corresponding to one column line shown in FIG. 8.

도 10은 본 발명의 실시 예에 따른 PAEL의 구동장치를 나타낸 도면.10 is a view showing a driving device of the PAEL according to an embodiment of the present invention.

상기 목적들을 달성하기 위하여, 본 발명에 따른 단순 매트릭스형 표시소자의 구동방법은 데이터 전극라인과 주사 전극라인의 교차점들 각각에 셀이 마련된 단순 매트릭스형 표시소자의 구동방법에 있어서, 임의의 수평주기에서 주사 전극라인들에 공급되는 주사펄스에 동기된 데이터신호에 따라 데이터 전극라인들에 데이터전압을 인가함으로써 각 셀에서 데이터전압에 따른 휘도를 표시하고, 주사 전극라인들에 주사펄스가 공급되기 직전에 데이터 전극라인들에 인가되는 데이터전압의 기저레벨을 소정의 음의 레벨을 가지도록 변동시켜 오방전을 방지하는 단계를 포함하는 것을 특징으로 한다.In order to achieve the above objects, the method of driving a simple matrix display device according to the present invention is a method of driving a simple matrix display device in which a cell is provided at each intersection point of a data electrode line and a scan electrode line. By applying a data voltage to the data electrode lines according to the data signal synchronized with the scan pulses supplied to the scan electrode lines, the luminance is displayed according to the data voltage in each cell, and immediately before the scan pulses are supplied to the scan electrode lines. And varying the base level of the data voltages applied to the data electrode lines to have a predetermined negative level.

본 발명에 따른 단순 매트릭스형 표시소자의 구동장치는 데이터 전극라인과 주사 전극라인의 교차점들 각각에 셀이 마련된 단순 매트릭스형 표시소자와, 데이터 전극라인들에 데이터신호를 공급하는 데이터 구동수단과, 주사 전극라인들에 주사신호를 공급하는 주사 구동수단과, 입력신호에 따라 데이터 구동수단과 주사 구동수단의 타이밍을 제어하는 타이밍제어부와, 데이터 구동수단을 통해 데이터 전극라인들에 선택적으로 음의 기저레벨을 가지는 플로팅 전압과 영전위의 기저레벨을 가지는 플로팅 전압을 인가하기 위한 플로팅전압 발생부와, 타이밍제어부의 제어에 따라 상기 플로팅전압 발생부의 플로팅 전압레벨을 변경하기 위한 제어부를 구비하는 것을 특징으로 한다.A simple matrix type display device driving apparatus according to the present invention includes a simple matrix type display device in which a cell is provided at each intersection of a data electrode line and a scan electrode line, data driving means for supplying a data signal to the data electrode lines; A scan driving means for supplying a scan signal to the scan electrode lines, a timing controller for controlling the timing of the data driving means and the scan driving means in accordance with an input signal, and a negative basis selectively to the data electrode lines through the data driving means; And a floating voltage generator for applying a floating voltage having a level and a floating voltage having a base level of zero potential, and a controller for changing a floating voltage level of the floating voltage generator under control of a timing controller. do.

상기 목적 외에 본 발명의 다른 목적 및 이점들은 첨부 도면을 참조한 본 발명의 바람직한 실시 예에 대한 설명을 통하여 명백하게 드러나게 될 것이다.Other objects and advantages of the present invention in addition to the above object will be apparent from the description of the preferred embodiment of the present invention with reference to the accompanying drawings.

이하, 본 발명의 바람직한 실시 예를 도 6 내지 도 10을 참조하여 상세하게 설명하기로 한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to FIGS. 6 to 10.

도 6은 본 발명에 따른 단순 매트릭스형 표시소자 구동방법에 적용되는 플라즈마 어드레스 일렉트로루미네슨스(Plasma Addressed Electroluminescence; 이하, PAEL 이라 한다) 표시소자의 화소셀 구조를 도시한다.FIG. 6 illustrates a pixel cell structure of a plasma addressed electroluminescence (hereinafter referred to as PAEL) display device applied to a method of driving a simple matrix display device according to the present invention.

PAEL 표시소자는 본 발명자에 의해 선출원된 것으로 방전을 이용하여 EL 표시소자를 어드레스함으로써 화상을 표시하게 된다. 이 PAEL 표시소자는 PALC표시소자에서 필요로 하는 백라잇, 편광필터, 유전체 글라스 박막 등이 제거되므로 저가격화 및 박형화될 수 있으며 EL 표시소자가 가지는 넓은 시야각, 저소비전력, 빠른 응답속도의 장점을 가지고 있다. 이러한 PAEL은 표시소자는 도 6에 도시된 바와 같이 플라즈마 방전부(20)와 EL부(22)를 구성으로 한다. 플라즈마 방전부(20)는 음극(26) 및 양극(28)이 형성된 하부기판(24)과, 하부기판(24) 상에 수직으로 형성되는 격벽(도시하지 않음)을 구비한다. 한 쌍의 양극(26) 및 음극(28)은 라인 단위로 플라즈마 방전을 일으키게 된다. 격벽은 하부기판(24) 및 EL부(22)와 함께 방전공간을 마련함과 아울러 라인 단위로 방전공간을 구분하게 된다. 이 플라즈마 방전부(20)는 방전을 이용하여 EL부(22)를 어드레스하게 된다. EL부(22)는 제1 및 제2 절연층(30, 34)과, 제1 및 제2 절연층(30, 34) 사이에 위치한 발광층(32)과, 제2 절연층(34)과 상부기판(38) 사이에 형성되는 투명전극(36)을 구비한다. 제1 및 제2 절연층(30, 34)은 유전체 물질로 이루어지며 소정의 캐패시턴스값을 가진다. 발광층(32)은 ZnS, Mn 등으로 이루어지며, 전자에 의해 여기되어 발광함으로써 가시광을 발생하게 된다. 이 발광층(32)은 형광물질에 따라 적색, 녹색, 청색 중 어느 한 색의 가시광을 발생하게 된다. 투명전극(36)은 데이터가 인가되는 데이터 전극으로 이용된다. 플라즈마 방전부(20)에서 방전이 발생하면 양극(28)과 전기적으로 단락된 가상전극이 형성되게 된다. 이렇게 방전에 의해 가상전극이 형성되고 투명전극(36)에 데이터전압이 인가되면 발광층(32)은 가상전극과 투명전극(36)의 전압차에 의해 발광층(8)의 전자가 가속되어 발광센터에 충돌하여 여기시킴으로써 가시광을 방출하게 된다.The PAEL display element is pre- filed by the present inventor to display an image by addressing the EL display element using discharge. This PAEL display element can be reduced in price and thickness by eliminating the back light, polarization filter, and dielectric glass thin film required by the PALC display element, and has the advantages of the wide viewing angle, low power consumption, and fast response speed of the EL display element. have. The display element of the PAEL includes a plasma discharge unit 20 and an EL unit 22 as shown in FIG. The plasma discharge unit 20 includes a lower substrate 24 on which the cathode 26 and the anode 28 are formed, and a partition wall (not shown) formed vertically on the lower substrate 24. The pair of anodes 26 and cathodes 28 cause plasma discharge in units of lines. The partition wall provides a discharge space together with the lower substrate 24 and the EL unit 22, and also divides the discharge space in units of lines. The plasma discharge unit 20 addresses the EL unit 22 by using discharge. The EL portion 22 includes the light emitting layer 32 positioned between the first and second insulating layers 30 and 34, the first and second insulating layers 30 and 34, the second insulating layer 34 and the upper portion. A transparent electrode 36 is formed between the substrate 38. The first and second insulating layers 30 and 34 are made of a dielectric material and have a predetermined capacitance value. The light emitting layer 32 is made of ZnS, Mn, or the like, and is excited by electrons to emit light to generate visible light. The light emitting layer 32 generates visible light of any one of red, green, and blue colors depending on the fluorescent material. The transparent electrode 36 is used as a data electrode to which data is applied. When discharge occurs in the plasma discharge unit 20, a virtual electrode electrically shorted with the anode 28 is formed. When the virtual electrode is formed by the discharge and the data voltage is applied to the transparent electrode 36, the light emitting layer 32 accelerates electrons of the light emitting layer 8 due to the voltage difference between the virtual electrode and the transparent electrode 36. Impinging and exciting the light emits visible light.

도 7은 도 6에 도시된 화소셀들이 매트릭스 형태로 배치된 PAEL 표시소자의 전체적인 전극배치도를 나타낸 것이다. 도 7에서 m개의 음극라인(K1∼Km)과 양극라인(A1∼Am)은 n개의 데이터라인(D1∼Dn)과 직교하며, 그 직교부분에 도 6에 도시된 바와 같은 화소셀(40)이 마련된다.FIG. 7 illustrates an overall electrode arrangement diagram of a PAEL display device in which pixel cells illustrated in FIG. 6 are arranged in a matrix form. In FIG. 7, the m cathode lines K1 to Km and the anode lines A1 to Am are orthogonal to the n data lines D1 to Dn, and the pixel cells 40 as shown in FIG. Is provided.

도 8은 본 발명의 실시 예에 따른 PAEL 표시소자의 구동방법에 대응되는 구동파형을 나타낸 것이다.8 illustrates a driving waveform corresponding to a method of driving a PAEL display device according to an exemplary embodiment of the present invention.

PAEL 표시소자는 통상 1 수평기간(H) 내에서 1 수평라인분의 데이터가 기입되고 유지된다. 1 수평기간(H)은 방전을 일으켜 EL부의 해당 주사라인을 어드레싱하는 이니셜(Initial) 기간(IT), 데이터가 기입되는 데이터 캡처(Data capture) 기간(DCT) 및 발광을 유지하는 디케이(Decay) 기간(DT), 즉 서스테인(Sustain) 기간(DS)을 포함한다. 상세히 하면, 이니셜 기간(IT)에서 제1 음극라인(K1)에 -350V 정도의 주사펄스가 인가되어 제1 음극라인(K1)과 제1 양극라인(A1) 사이의 전압차에 의해 플라즈마부의 해당 방전채널 즉, 제1 주사라인에서 방전이 발생된다. 방전이 발생된 방전채널의 내부에 가상전극이 형성되어 제1 양극라인(A1)과 제1 절연층(30)이 전기적으로 단락됨으로써 제1 절연층(30)은 제1 양극라인(A1)과 등전위가 된다. 이어서, 데이터 캡처 기간(DCT)에서 한 수평라인분의 데이터펄스가 n개의 데이터라인(D1∼Dn)에 동시에 공급된다. 이때, 데이터라인들(D1∼Dn)에는 계조값에 따라 펄스진폭변조(Pulse Amplitude Modulation; PAM)되어진 데이터펄스가 공급된다. 다시 말하여, 계조값에 따른 진폭을 가지는 데이터펄스가 데이터라인들(D1∼Dn)에 공급된다. 이렇게 진폭, 즉 전압의 크기가 다른 데이터펄스가 공급되면 발광층(32)에 걸리는 전계가 달라져 발광의 세기가 달라지게 되므로 계조를 구현할 수 있게 된다. 그 다음, 방전에 의한 가상전극의 전위가 감쇠(Decay)되어 방전채널부가 오프될 때 까지의 서스테인 기간(DT) 동안 발광층(32)은 발광을 유지시키게 된다. 이렇게 제1 수평기간(H1) 동안 제1 주사라인이 주사되고 제2 내지 제m 음극라인(K2,K3,...,Km-1,Km)에 순차적으로 주사펄스가 공급되어 n번째 주사라인까지 주사되면 1프레임이 끝나게 된다.In the PAEL display element, data for one horizontal line is written and held normally in one horizontal period (H). 1 The horizontal period (H) is an initial period (IT) for addressing the corresponding scanning line of the EL portion by generating a discharge, a data capture period (DCT) in which data is written, and a decay for maintaining light emission. Period DT, that is, sustain period DS. In detail, during the initial period IT, a scanning pulse of about -350 V is applied to the first cathode line K1, so that a corresponding difference in the plasma portion is caused by the voltage difference between the first cathode line K1 and the first anode line A1. The discharge is generated in the discharge channel, that is, the first scan line. The virtual electrode is formed in the discharge channel where the discharge is generated, and the first anode line A1 and the first insulation layer 30 are electrically shorted, so that the first insulation layer 30 is connected to the first anode line A1. Equipotential. Subsequently, in the data capture period DCT, data pulses for one horizontal line are simultaneously supplied to the n data lines D1 to Dn. At this time, the data lines D1 to Dn are supplied with a pulse amplitude modulated (PAM) data pulse according to the gray scale value. In other words, data pulses having an amplitude corresponding to the gray scale value are supplied to the data lines D1 to Dn. When data pulses having different amplitudes, i.e., voltages, are supplied in this way, the electric field applied to the light emitting layer 32 is changed so that the intensity of light emission is changed. Then, the light emitting layer 32 maintains light emission during the sustain period DT until the potential of the virtual electrode due to the discharge is decayed until the discharge channel portion is turned off. In this manner, the first scan line is scanned during the first horizontal period H1, and the scan pulses are sequentially supplied to the second to mth cathode lines K2, K3, ..., Km-1, Km, and thus the nth scan line. When scanned up to 1 frame is completed.

그런데, PAEL 표시소자는 단순 매트릭스형 구조이므로 데이터가 기입되는 경우 방전이 발생한 방전채널에는 데이터전압이 공급되어 밝기를 표현하게 되지만 방전이 발생하지 않은 다른 방전채널들에도 상기 데이터전압은 공급되어 제1 절연층(30)에 충전되게 된다. 이로 인하여, 다음 주사라인의 방전을 일으키기 위해 제2 음극라인(K2)에 전압이 공급되면 그 음극라인(K2)에 공급되는 전압과 제1 절연층(30)의 하부에 걸려있는 이전단에서 충전된 또는 공급된 데이터전압과 차에음극라인과 제1 절연층 하단부 사이에서 방전이 발생하게 된다. 이 경우, 제1 절연층(30)의 하단부에 걸려있는 전압은 양극라인의 전위보다 높다. 이와 같이 원하지 않은 방전이 발생하여 발광층(32)에는 높은 전압이 걸려 발광층(32)의 파손이 우려되었다. 이를 방지하기 위하여, 도 9에 도시된 한 칼럼라인에 대응되는 등가회로와 같이 다이오드(D) 및 캐패시터(C)에 의한 플로팅전압과 제1 및 제2 스위치소자(SW1, SW2)를 이용하게 된다.However, since the PAEL display device has a simple matrix structure, when data is written, the data voltage is supplied to the discharge channel where the discharge is generated to express brightness, but the data voltage is also supplied to the other discharge channels where the discharge has not occurred. The insulating layer 30 is to be filled. For this reason, when a voltage is supplied to the second cathode line K2 to cause the discharge of the next scan line, the voltage supplied to the cathode line K2 and the previous stage hanging under the first insulating layer 30 are charged. A discharge is generated between the supplied or supplied data voltage and the negative electrode line and the lower end portion of the first insulating layer. In this case, the voltage across the lower end of the first insulating layer 30 is higher than the potential of the anode line. As described above, unwanted discharge occurs, and the light emitting layer 32 is subjected to a high voltage, which may cause damage to the light emitting layer 32. In order to prevent this, the floating voltages of the diode D and the capacitor C and the first and second switch elements SW1 and SW2 are used as an equivalent circuit corresponding to one column line shown in FIG. 9. .

상세히 하면, 도 9에서 Cel은 발광층(32)의 캐패시턴스 값을 나타내고, Cd는 제1 절연층(30)의 캐패시턴스값을 나타내며, ch1∼chm은 양극라인(A1∼Am)과 제1 절연층(30) 사이에 가상적으로 존재하는 방전채널 스위치를 나타낸다. 이 방전채널 스위치(ch1∼chm) 각각은 방전 발생여부에 따라 턴-온/턴-오프(Turn-on/Turn-off)된다. 제1 및 제2 스위치(SW1, SW2)의 턴-온/턴-오프에 따라 양극 전압의 기저레벨이 '0' 또는 음의 전압(-V)상태를 유지하게 된다. 제2 스위치(SW2)는 도 8에 도시된 바와 같이 주사펄스가 공급되기 이전부터 이후까지 턴-온되게 한다. 이에 따라, 양극 전압(Va)의 기저레벨이 음의 전압(-V)을 유지하게 됨으로써 제1 절연층(30)의 하단부에 음의 전위가 걸리게 되므로 음극라인과의 방전은 일어나지 않게 된다. 그 다음, 데이터전압이 공급된 후에는 제2 스위치(SW2)는 턴-오프시키고 제1 스위치(SW1)는 턴-온시킴으로써 양극전압(Va)의 기저레벨이 종래와 같이 '0'이 되어 제1 절연층(30)의 하단부에는 양의 전압(Va)이 걸리게 되어 발광층(32)에 전계를 인가하여 발광할 수 있게 한다. 다시 말하여, 데이터전압이 인가되기 전에는 양극전압(Va)의 기저레벨을 음의 레벨로 변경하여 오방전을 방지하고, 데이전압이인가된 후에는 '0'의 레벨로 변경하여 정상적인 동작을 하도록 한다.In detail, in FIG. 9, Cel denotes a capacitance value of the light emitting layer 32, Cd denotes a capacitance value of the first insulating layer 30, and ch1 to chm denote anode lines A1 to Am and the first insulating layer ( 30 shows a discharge channel switch virtually existing between them. Each of the discharge channel switches ch1 to chm is turned on / turned off according to whether discharge is generated. According to the turn-on / turn-off of the first and second switches SW1 and SW2, the base level of the positive voltage maintains a '0' or negative voltage (-V) state. As shown in FIG. 8, the second switch SW2 is turned on before and after the scanning pulse is supplied. Accordingly, since the base level of the anode voltage Va maintains the negative voltage −V, a negative potential is applied to the lower end of the first insulating layer 30, so that discharge with the cathode line does not occur. Then, after the data voltage is supplied, the second switch SW2 is turned off and the first switch SW1 is turned on so that the base level of the anode voltage Va becomes '0' as conventionally. A positive voltage Va is applied to the lower end of the first insulating layer 30 to emit light by applying an electric field to the light emitting layer 32. In other words, before the data voltage is applied, change the base level of the anode voltage Va to a negative level to prevent erroneous discharge, and after the day voltage is applied, change it to a level of '0' to allow normal operation. do.

도 10은 본 발명의 실시 예에 따른 PAEL의 구동장치를 나타낸 것이다. 도 10의 PAEL의 구동장치는 PAEL 패널(42)과, PAEL 패널(42)의 음극라인들(K1∼Km)을 구동하기 위한 음극 구동부(44)와, PAEL 패널(42)의 양극라인들(A1∼Am)을 구동하기 위한 양극 구동부(46)와, PAEL 패널(42)의 기수번째 데이터라인들(D1, D3, …, Dn-3, Dn-1)을 구동하기 위한 제1 데이터 구동부(48)와, PAEL 패널(42)의 우수번째 데이터라인들(D2, D4, …, Dn-2, Dn)을 구동하기 위한 제2 데이터 구동부(50)와, 제1 및 제2 데이터구동부(48, 50)에 공통 접속된 플로팅전압 발생부(58)와, 플로팅전압 발생부(58)에 접속된 스위치제어부(56)와, 제1 및 제2 데이터 구동부(48, 50)와 스위치제어부(56)에 공통으로 접속된 데이터 펄스 발생부(52)와, 음극 구동부(44), 양극 구동부(46) 및 데이터펄스 발생부(52)에 공통으로 접속된 타이밍 콘트롤러(54)를 구비한다. PAEL 패널(42)은 도 7과 같은 구성을 가진다. 음극 구동부(44)는 타이밍 콘트롤러(54)의 제어 하에 1 수평주기의 이니셜 기간(IT) 마다 m개의 음극라인들(K1∼Km)에 순차적으로 주사펄스를 공급하게 된다. 양극 구동부(46)는 타이밍 콘트롤러(54)의 제어 하에 m개의 양극라인(A1∼Am)에 공급되는 주사펄스에 대하여 방전을 일으킬 수 있는 공통전압을 공급한다. 제1 및 제2 데이터 구동부(48, 50) 각각은 1수평주기의 데이터 캡처 기간(DCT) 마다 기수번째 데이터라인(D1, D3, …, Dn-3, Dn-1)과 우수번째 데이터라인(D2, D4, …, Dn-2, Dn)에 1 수평라인분씩의 데이터를 공급하게 된다. 데이터 펄스 생성부(52)는 타이밍 컨트롤러(54)의 제어 하에 계조레벨에 따라 펄스진폭변조된 데이터펄스를 생성하여 제1 및 제2 데이터 구동부(48, 50)에 공급한다. 타이밍 콘트롤러(54)는 입력신호에 포함된 수직 및 수평 동기신호에 응답하여 음극 구동부(44), 양극 구동부(46) 및 데이터펄스 발생부(52)에 필요한 타이밍 신호들을 생성하여 공급한다. 또한, 타이밍 콘트롤러(54)는 스위치제어부(56)에 타이밍신호들을 공급하여 전술한 바와 같이 플로팅전압 레벨을 선택하도록 한다. 스위치제어부(56)는 타이밍 콘트롤러(54)로부터의 타이밍신호에 따라 플로팅전압 발생부(58)의 제1 및 제2 스위치(SW1, SW2)를 선택적으로 턴-온/턴-오프시킴으로써 플로팅전압레벨, 즉 양극전압(Va)의 기저레벨을 선택하게 된다. 플로팅전압발생부(58)는 스위치제어부(56)의 제어에 따라 선택된 플로팅전압을 제1 및 제2 데이터구동부(48, 50)를 통해 데이터라인들(D1∼Dn)에 공급함으로써 오방전 및 EL부의 파손을 방지할 수 있게 된다.10 shows a driving device of a PAEL according to an embodiment of the present invention. The driving device of the PAEL of FIG. 10 includes a PAEL panel 42, a cathode drive unit 44 for driving cathode lines K1 to Km of the PAEL panel 42, and anode lines of the PAEL panel 42 ( The anode driver 46 for driving A1 to Am and the first data driver for driving the odd-numbered data lines D1, D3,..., Dn-3, Dn-1 of the PAEL panel 42 ( 48, a second data driver 50 for driving even-numbered data lines D2, D4,..., Dn-2, and Dn of the PAEL panel 42, and first and second data drivers 48. Floating voltage generator 58 connected in common with reference numeral 50, switch controller 56 connected to floating voltage generator 58, first and second data drivers 48, 50, and switch controller 56. ), And a timing controller 54 commonly connected to the negative electrode driver 44, the positive electrode driver 46, and the data pulse generator 52. PAEL panel 42 has a configuration as shown in FIG. The cathode driver 44 sequentially supplies the scanning pulses to the m cathode lines K1 to Km every initial period IT of one horizontal period under the control of the timing controller 54. The anode driver 46 supplies a common voltage capable of causing discharge to the scanning pulses supplied to the m anode lines A1 to Am under the control of the timing controller 54. Each of the first and second data drivers 48 and 50 may include the odd-numbered data lines D1, D3,..., Dn-3, and Dn-1 and even-numbered data lines for each data capture period DCT of one horizontal period. Data for one horizontal line is supplied to D2, D4, ..., Dn-2, Dn). The data pulse generator 52 generates a pulse amplitude modulated data pulse according to the gradation level under the control of the timing controller 54 and supplies it to the first and second data drivers 48 and 50. The timing controller 54 generates and supplies timing signals necessary for the cathode driver 44, the anode driver 46, and the data pulse generator 52 in response to the vertical and horizontal synchronization signals included in the input signal. In addition, the timing controller 54 supplies timing signals to the switch controller 56 to select the floating voltage level as described above. The switch controller 56 selectively turns on / turns off the first and second switches SW1 and SW2 of the floating voltage generator 58 in accordance with a timing signal from the timing controller 54 to thereby float the voltage level. That is, the base level of the anode voltage Va is selected. The floating voltage generating unit 58 supplies the floating voltage selected under the control of the switch control unit 56 to the data lines D1 to Dn through the first and second data driving units 48 and 50, thereby causing the electric discharge and the EL to be discharged. It is possible to prevent damage to the parts.

상술한 바와 같이, 본 발명에 따른 단순 매트릭스 표시소자의 구동 방법 및 장치에 의하면 플로팅전압과 스위치소자를 이용하여 데이터전극에 인가되는 플로팅전압의 레벨을 변경함으로써 구동되지 않은 화소에 공급된 전압의 영향에 의한 크로스토크 문제를 방지할 수 있게 된다. 이에 따라, 단순 매트릭스형 표시소자를 고성능화할 수 있게 된다. 또한, 본 발명에 따른 단순 매트릭스 표시소자의 구동 방법 및 장치에 의하면 PAEL 표시소자만을 한정하여 설명하였지만 단순 매트릭스형의 모든 표시소자에 용이하게 적용될 수 있게 된다.As described above, according to the method and apparatus for driving the simple matrix display device according to the present invention, the influence of the voltage supplied to the undriven pixel by changing the level of the floating voltage applied to the data electrode using the floating voltage and the switch element. This can prevent crosstalk problems. As a result, a simple matrix display device can be improved in performance. In addition, according to the method and apparatus for driving the simple matrix display device according to the present invention, only the PAEL display device is described, but it can be easily applied to all the display devices of the simple matrix type.

이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.Those skilled in the art will appreciate that various changes and modifications can be made without departing from the technical spirit of the present invention. Therefore, the technical scope of the present invention should not be limited to the contents described in the detailed description of the specification but should be defined by the claims.

Claims

In a driving method of a simple matrix display device in which a cell is provided at each of intersection points of a data electrode line and a scan electrode line,

Displaying the luminance according to the data voltage in each cell by applying a data voltage to the data electrode lines in accordance with a data signal synchronized to the scan pulse supplied to the scan electrode lines in an arbitrary horizontal period,

And changing the base level of the data voltage applied to the data electrode lines to have a predetermined negative level immediately before the scan pulses are supplied to the scan electrode lines to prevent mis-discharge. A method of driving a simple matrix display device.

The method of claim 1,

And changing the base level of the data voltage to have a zero level after the erroneous discharge prevention step.

A simple matrix display device in which a cell is provided at each intersection of the data electrode line and the scan electrode line;

Data driving means for supplying a data signal to the data electrode lines;

Scan driving means for supplying a scan signal to the scan electrode lines;

A timing controller which controls timing of the data driving means and the scan driving means in accordance with an input signal;

A floating voltage generator for applying a floating voltage having a negative base level and a floating voltage having a base level of zero potential to the data electrode lines through the data driving means;

And a control unit for changing the floating voltage level of the floating voltage generator according to the control of the timing controller.

The method of claim 3, wherein

The control unit

A floating voltage having a negative base level is applied before a scan pulse is supplied to the scan electrode lines.

And a floating voltage having a ground level of zero potential is applied to the data electrode lines after the scanning pulse is supplied.

The method of claim 3, wherein

The simple matrix display device is a drive device for a simple matrix display device, characterized in that the display device for addressing the electroluminescence device by plasma discharge.