KR100322089B1 - apparatus for driving a plasma display panel having a circuit for recovering power for driving a address electrode - Google Patents
apparatus for driving a plasma display panel having a circuit for recovering power for driving a address electrode Download PDFInfo
- Publication number
- KR100322089B1 KR100322089B1 KR1019990026546A KR19990026546A KR100322089B1 KR 100322089 B1 KR100322089 B1 KR 100322089B1 KR 1019990026546 A KR1019990026546 A KR 1019990026546A KR 19990026546 A KR19990026546 A KR 19990026546A KR 100322089 B1 KR100322089 B1 KR 100322089B1
- Authority
- KR
- South Korea
- Prior art keywords
- address
- power
- power recovery
- recovery circuit
- electrode
- Prior art date
Links
- 238000011084 recovery Methods 0.000 claims abstract description 130
- 238000000034 method Methods 0.000 claims abstract description 28
- 239000003990 capacitor Substances 0.000 claims description 39
- 239000000758 substrate Substances 0.000 claims description 26
- 238000005192 partition Methods 0.000 claims description 5
- 230000001360 synchronised effect Effects 0.000 claims description 5
- 230000004888 barrier function Effects 0.000 claims description 4
- 238000007599 discharging Methods 0.000 abstract description 4
- 238000010586 diagram Methods 0.000 description 16
- 239000000463 material Substances 0.000 description 5
- 230000008569 process Effects 0.000 description 5
- 238000013459 approach Methods 0.000 description 4
- 241001270131 Agaricus moelleri Species 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 239000010410 layer Substances 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 239000003086 colorant Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 239000011241 protective layer Substances 0.000 description 1
- 230000004382 visual function Effects 0.000 description 1
Classifications
-
- F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
- F16—ENGINEERING ELEMENTS AND UNITS; GENERAL MEASURES FOR PRODUCING AND MAINTAINING EFFECTIVE FUNCTIONING OF MACHINES OR INSTALLATIONS; THERMAL INSULATION IN GENERAL
- F16K—VALVES; TAPS; COCKS; ACTUATING-FLOATS; DEVICES FOR VENTING OR AERATING
- F16K41/00—Spindle sealings
- F16K41/02—Spindle sealings with stuffing-box ; Sealing rings
- F16K41/04—Spindle sealings with stuffing-box ; Sealing rings with at least one ring of rubber or like material between spindle and housing
-
- F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
- F16—ENGINEERING ELEMENTS AND UNITS; GENERAL MEASURES FOR PRODUCING AND MAINTAINING EFFECTIVE FUNCTIONING OF MACHINES OR INSTALLATIONS; THERMAL INSULATION IN GENERAL
- F16K—VALVES; TAPS; COCKS; ACTUATING-FLOATS; DEVICES FOR VENTING OR AERATING
- F16K27/00—Construction of housing; Use of materials therefor
- F16K27/02—Construction of housing; Use of materials therefor of lift valves
- F16K27/029—Electromagnetically actuated valves
-
- F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
- F16—ENGINEERING ELEMENTS AND UNITS; GENERAL MEASURES FOR PRODUCING AND MAINTAINING EFFECTIVE FUNCTIONING OF MACHINES OR INSTALLATIONS; THERMAL INSULATION IN GENERAL
- F16K—VALVES; TAPS; COCKS; ACTUATING-FLOATS; DEVICES FOR VENTING OR AERATING
- F16K31/00—Actuating devices; Operating means; Releasing devices
- F16K31/02—Actuating devices; Operating means; Releasing devices electric; magnetic
- F16K31/06—Actuating devices; Operating means; Releasing devices electric; magnetic using a magnet, e.g. diaphragm valves, cutting off by means of a liquid
- F16K31/0644—One-way valve
- F16K31/0655—Lift valves
-
- F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
- F16—ENGINEERING ELEMENTS AND UNITS; GENERAL MEASURES FOR PRODUCING AND MAINTAINING EFFECTIVE FUNCTIONING OF MACHINES OR INSTALLATIONS; THERMAL INSULATION IN GENERAL
- F16K—VALVES; TAPS; COCKS; ACTUATING-FLOATS; DEVICES FOR VENTING OR AERATING
- F16K31/00—Actuating devices; Operating means; Releasing devices
- F16K31/44—Mechanical actuating means
- F16K31/60—Handles
-
- F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
- F16—ENGINEERING ELEMENTS AND UNITS; GENERAL MEASURES FOR PRODUCING AND MAINTAINING EFFECTIVE FUNCTIONING OF MACHINES OR INSTALLATIONS; THERMAL INSULATION IN GENERAL
- F16J—PISTONS; CYLINDERS; SEALINGS
- F16J15/00—Sealings
- F16J15/16—Sealings between relatively-moving surfaces
- F16J15/32—Sealings between relatively-moving surfaces with elastic sealings, e.g. O-rings
- F16J15/3268—Mounting of sealing rings
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Mechanical Engineering (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
본 발명은 플라즈마 표시 패널의 기입 동작을 수행하는 어드레스 구동(address driver)단을 통하여 어드레스 스위칭시에 발생하는 무효전력을 회수하기 위한 어드레스 구동 전력 회수 회로를 갖는 플라즈마 표시 패널의 구동 장치를 기재한다. 본 발명에 따른 어드레스 구동 전력 회수 회로를 갖는 플라즈마 표시 패널의 구동 장치는 용량성 부하를 갖는 패널의 특성상 외부 전압 인가에 의한 충전 및 방전 동작으로 소모되는 많은 양의 무효전력을 회수하기 위하여, 방전유지전극 구동 전력에 대한 전력 회수 회로 뿐 만 아니라 어드레스 구동 전력에 대한 전력회수회로를 만들어서 전력을 회수한다. 어드레스 전극에는 일방적으로 구동 펄스가 인가되기 때문에 전력회수회로를 사용할 수 없어서, 기존의 IC를 사용하며 플라즈마 표시 패널에 어드레스 전극과 어드레스 전극 사이에 어드레스 공통전극을 형성하여서 이 공통전극을 통하여 무효전력을 회수하는 방식을 사용하거나, 어드레스 구동 드라이버 IC의 접지 단자를 공통전극으로 사용하는 방식을 사용한다.The present invention describes a driving apparatus of a plasma display panel having an address driving power recovery circuit for recovering reactive power generated during address switching through an address driver stage for performing a write operation of the plasma display panel. The driving device of the plasma display panel having the address driving power recovery circuit according to the present invention is to maintain the discharge in order to recover a large amount of reactive power consumed by the charging and discharging operation by applying an external voltage due to the characteristics of the panel having the capacitive load. The power recovery circuit for the address drive power is recovered as well as the power recovery circuit for the electrode drive power. Since the drive pulse is unilaterally applied to the address electrode, the power recovery circuit cannot be used. Therefore, the conventional IC is used and an address common electrode is formed between the address electrode and the address electrode in the plasma display panel, thereby providing reactive power through the common electrode. The recovery method is used, or the ground terminal of the address driver IC is used as a common electrode.
Description
본 발명은 플라즈마 표시 패널의 기입 동작을 수행하는 어드레스 구동(address driver)단을 통하여 어드레스 스위칭시에 발생하는 무효전력을 회수하기 위한 어드레스 구동 전력 회수 회로를 갖는 플라즈마 표시 패널의 구동 장치에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a driving apparatus of a plasma display panel having an address driving power recovery circuit for recovering reactive power generated during address switching through an address driver stage for performing a write operation of the plasma display panel.
플라즈마 표시 패널(Plasma display panel)은 복수개의 방전관을 매트릭스(matrix) 형상으로 배열하여 이를 선택적으로 발광시킴으로써 전기 신호로 입력된 화상 데이타(data)를 복원시키는 표시 소자(display device)의 한 종류이다. 이 플라즈마 표시 패널(plasma display panel)의 구동 방식은 방전을 유지시키기 위하여 인가하는 전압이 시간에 따라 극성이 변화하는가의 여부에 따라 크게 DC 구동방식과 AC 구동방식으로 나누어진다.A plasma display panel is a type of display device that recovers image data input as an electrical signal by arranging a plurality of discharge tubes in a matrix shape and selectively emitting the same. The driving method of the plasma display panel is largely divided into the DC driving method and the AC driving method depending on whether the polarity of the voltage applied to maintain the discharge changes with time.
도 1은 일반적인 교류형 면방전 플라즈마 표시 패널의 기본 구조를 나타낸다. 도시된 바와 같이, AC형 면방전 플라즈마 표시 패널은 전면 유리 기판(11)과 배면 유리 기판(17)의 속에 방전공간(15)을 형성한다. AC형 면방전 플라즈마 표시 패널은 방전을 유지 시키는 방전유지전극(12)이 유전체층(13)에 의해 내재되어 있어 전기적으로 방전공간(15)과 격리된다. 이 경우 방전은 잘 알려진 벽전하효과에 의하여 유지된다. 이와 같은 면방전 구조에서는 전면 기판(11) 상에 나란히 형성된 두 개의 방전유지전극(12)과 이에 교차하도록 배면 기판(17) 상에 설치된 어드레스 전극(16)이 구비된다. 이 구조에서는 어드레스 전극(16)과 방전유지전극(12) 사이에서 화소를 선택하는 어드레스 방전이 일어나고, 그 후 두 개의 방전유지전극(12)인 공통전극(X) 전극(12a)과 주사(Y) 전극(12b) 사이에서 영상신호를 표시하는 유지 방전이 일어난다.1 shows a basic structure of a general AC surface discharge plasma display panel. As illustrated, the AC type surface discharge plasma display panel forms a discharge space 15 in the front glass substrate 11 and the back glass substrate 17. In the AC type surface discharge plasma display panel, a discharge holding electrode 12 for maintaining a discharge is embedded in the dielectric layer 13 to be electrically isolated from the discharge space 15. In this case, the discharge is maintained by the well-known wall charge effect. In such a surface discharge structure, two discharge sustaining electrodes 12 formed side by side on the front substrate 11 and address electrodes 16 provided on the rear substrate 17 so as to intersect therewith are provided. In this structure, an address discharge that selects a pixel occurs between the address electrode 16 and the discharge sustain electrode 12, and then the common electrode (X) electrode 12a and the scan (Y), which are two discharge sustain electrodes 12, are generated. ) A sustain discharge for displaying a video signal occurs between the electrodes 12b.
도 2는 상용화된 AC형 3전극 면방전 플라즈마 방전 표시 패널의 개략적 분해 사시도이다. 배면 기판(17) 상에 형성된 격벽(18)에 의해 형성된 각 방전공간(15) 내에 하나의 어드레스 전극(16)과 그에 수직한 한 쌍의 주사전극(12)이 설치된다. 격벽(18)은 방전공간(15)을 형성하는 기능과 함께 방전시 발생한 공간전하 및 자외선을 차단하여 인접한 화소에서 크로스토크(cross talk)가 발생하는 것을 방지하는 역할을 한다. 플라즈마 표시 패널이 칼라 표시 소자로서의 성능을 나타내기 위해서는 방전시 발생하는 자외선에 의해 여기되어 적, 청, 녹색의 가시광선을 각각 방출하는 형광물질(19)이 도포되는데, 이는 방전 공간 내에 적, 청, 녹색의 빛깔을 내는 형광물질(19)이 순차적으로 반복하여 나열되도록 도포된다.2 is a schematic exploded perspective view of a commercial AC type three-electrode surface discharge plasma discharge display panel. One address electrode 16 and a pair of scan electrodes 12 perpendicular thereto are disposed in each discharge space 15 formed by the partition wall 18 formed on the rear substrate 17. The partition wall 18 functions to form the discharge space 15 and prevents cross talk from occurring in adjacent pixels by blocking space charges and ultraviolet rays generated during discharge. In order to show the performance of the plasma display panel as a color display device, a fluorescent material 19 is excited by ultraviolet rays generated during discharge and emits red, blue, and green visible rays, respectively. The fluorescent materials 19, which emit green colors, are applied so as to be sequentially arranged in sequence.
이와 같이 형광물질이 도포된 플라즈마 표시 패널이 칼라 영상 표시기로서의 성능을 발휘하기 위해서는 다계조(gray scale) 표시를 할 수 있어야 하는데, 현재에는 1 프레임의 화상을 복수개의 보조 필드로 나누어 시분할 구동하는 다계조(gray scale) 표시 방법이 사용되고 있다.As described above, the plasma display panel coated with the fluorescent material should be capable of gray scale display in order to perform as a color image display. Currently, one frame image is divided into a plurality of auxiliary fields and time-division driven. Gray scale display method is used.
도 3은 일반적인 AC형 플라즈마 방전 표시 패널의 계조 표시 방법을 설명하기 위한 도면이다. 도시된 바와 같이, AC형 플라즈마 표시 패널의 다계조 표시 방법은 한 프레임(Frame)의 화상을 여러개의 보조 필드로 나누고 있으며, 각 보조필드 마다 어드레스(address) 기간과 표시방전유지기간으로 분리되어 구성되어 있다. 여기서는, 6비트(bit) 계조 구현 방법이 설명되고 있는데, 각 프레임의 화상을 6개의 보조 필드(subfild)로 시분할하여 26=64개의 계조를 표시하는 방법이 채택되고 있다. 각 보조 필드는 어드레스 기간(A1-A6)과 방전유지기간(S1-S6)으로 구성되어 있으며, 방전유지기간의 상대적인 길이가 시각 기능에 의해 밝기의 배로 나타나는 점을 이용하여 계조를 표현하게 된다. 즉, 제1보조 필드(SF1) 내지 제4보조 필드(SF4)의 유지 방전 기간(S1-S6)의 비가 1:2:4:8:16:32 이므로, 각각 0, 1(1T), 2(2T), 3(1T+2T), 4(4T), 5(1T+4T), 6(2T+4T), 7(1T+2T+4T), 8(8T), 9(1T+8T), 10(2T+8T), 11(3T+8T), 12(4T+8T), 13(1T+4T+8T), 14(2T+4T+8T), 15(1T+2T+4T+8T), 16(16T), 17(1T+16T), 18(2T+16T),....62(2T+4T+8T+16T+32T), 63(1T+2T+4T+8T+16T+32T)의 방전 유지 기간을 구성하여 64계조를 표시한다. 예를 들면, 임의의 화소에서 계조 6이 표시되도록 할려면 제2서브필드(2T)와 제3서브필드(4T)만 어드레스하고, 계조 15가 표시되도록 할려면 제1,2,3 및 4서브필드를 모두 어드레스하여야 한다.3 is a diagram for describing a gray scale display method of a typical AC plasma discharge display panel. As shown, the multi-gradation display method of the AC plasma display panel divides an image of one frame into a plurality of auxiliary fields, and is divided into an address period and a display discharge holding period for each auxiliary field. It is. Here, a 6-bit gray scale implementation method is described. A method of time-dividing the image of each frame into six subfields to display 2 6 = 64 gray scales has been adopted. Each auxiliary field is composed of an address period A1-A6 and a discharge sustain period S1-S6, and the gray level is expressed by using a point in which the relative length between the discharge holders is doubled in brightness by the visual function. That is, since the ratio of the sustain discharge periods S1-S6 of the first auxiliary field SF1 to the fourth auxiliary field SF4 is 1: 2: 4: 8: 16: 32, 0, 1 (1T), and 2, respectively. (2T), 3 (1T + 2T), 4 (4T), 5 (1T + 4T), 6 (2T + 4T), 7 (1T + 2T + 4T), 8 (8T), 9 (1T + 8T) , 10 (2T + 8T), 11 (3T + 8T), 12 (4T + 8T), 13 (1T + 4T + 8T), 14 (2T + 4T + 8T), 15 (1T + 2T + 4T + 8T) , 16 (16T), 17 (1T + 16T), 18 (2T + 16T), .... 62 (2T + 4T + 8T + 16T + 32T), 63 (1T + 2T + 4T + 8T + 16T + 32T 64 gray scales are displayed by configuring the discharge sustain period of the " For example, to display gradation 6 in an arbitrary pixel, only the second subfield 2T and the third subfield 4T are addressed, and in order to display the gradation 15, the first, second, third, and fourth subfields are displayed. All must be addressed.
도 4는 상기와 같은 계조 표시 방법을 구현하기 위하여 결선된 AC형 3전극 면방전 플라즈마 방전 표시 패널의 전극 결선도이다. 여기서, 수평전극쌍들로 이루어진 방전유지전극(12)들 중 공통으로 결선되어 있는 전극들이 공통전극(X전극)이며, 또 한쪽의 전극들은 주사전극(Y전극)이다. 공통전극 즉 X전극(12a)은 모두 공통으로 결선되어 방전유지펄스를 포함하여 전부 동일한 파형의 전압 신호가 인가된다. 그러므로 방전유지전극의 주사신호는 주사전극 즉 Y전극(12b)에 인가되어 Y 전극(12b)과 어드레스 전극(6) 사이에서 어드레싱(addressing)이 일어나게 되고, 또한 Y전극(12b)과 X 전극(12a) 사이에는 방전유지펄스가 인가되어 표시방전이 유지된다. 이와 같이 결선된 각 전극들에 인가되는 구동 신호들의 파형들이 도 5에 도시되어 있다.4 is an electrode connection diagram of an AC type 3-electrode surface discharge plasma discharge display panel connected to implement the gray scale display method as described above. Here, the electrodes connected in common among the discharge sustaining electrodes 12 formed of the horizontal electrode pairs are the common electrodes (X electrodes), and the other electrodes are the scan electrodes (Y electrodes). The common electrodes, that is, the X electrodes 12a are all connected in common, and voltage signals having the same waveform are applied to all of the common electrodes including the discharge sustain pulses. Therefore, the scan signal of the discharge sustain electrode is applied to the scan electrode, that is, the Y electrode 12b, so that addressing occurs between the Y electrode 12b and the address electrode 6, and the Y electrode 12b and the X electrode ( The discharge sustain pulse is applied between 12a) to maintain the display discharge. The waveforms of the driving signals applied to the wires connected in this way are shown in FIG. 5.
도 5는 상용화된 AC형 플라즈마 표시 패널(Plasma Display Panel)의 구동 신호의 일반적인 파형도로서, 어드레스(ddress)·디스플레이(display) 분리(ADS) 구동 방법으로 영상을 구현하는 방법을 보여준다. 도 5에서 A는 어드레스 전극들에 인가되는 구동 신호이고, X는 공통 전극(X전극; 12a)에 인가되는 구동 신호이며, Y1-Y480은 각각 Y 전극들(12b)에 인가되는 구동 신호들이다. 전면 소거 기간(A11)은 정확한 계조 표시를 위하여 공통(X) 전극(12a)에 전면소거펄스(22a)를 인가하여 강한 방전을 일으켜 이전의 방전에 의해 생성된 벽전하를 소거함으로써 다음 보조 필드의 동작을 원활하게 한다(제1단계). 다음에 전면쓰기기간(A12) 및 전면소거기간(A13)은 어드레스 펄스 전압(21)을 낮추기 위하여 Y 전극(12b)에 전면쓰기펄스(23)에 인가하고 X 전극(12a)에 전면소거펄스(22b)를 인가하여 전면 쓰기 방전 및 전면 소거 방전을 각각 일으켜 방전공간(15) 내의 벽전하량을 제어한다(제2,3단계). 다음에 어드레스 기간(A14)은 교차된 어드레스 전극(16)과 주사전극(12b)의 사이에 어드레스 펄스(데이타 펄스, data pulse; 21)에 의한 선택적 방전에 의해서 플라즈마 표시 패널의 전화면 중 선택된 장소에 전기 신호화된 정보를 써넣는 작용을 한다(제4단계). 다음에 방전유지기간(S1)은 연속된 방전유지펄스(25)에 의한 방전으로서, 실제 화면상에 영상 정보를 구현하기 위하여 표시 방전을 주어진 시간동안 유지시키는 기간이다.FIG. 5 is a general waveform diagram of a drive signal of a commercially available AC plasma display panel, and illustrates a method of realizing an image by an address (DDR) display (ADS) driving method. In FIG. 5, A is a driving signal applied to the address electrodes, X is a driving signal applied to the common electrode (X electrode) 12a, and Y1-Y480 are driving signals applied to the Y electrodes 12b, respectively. The front erase period A11 applies a front erase pulse 22a to the common (X) electrode 12a to generate a strong discharge to erase the wall charges generated by the previous discharge for accurate gray scale display. Smooth operation (step 1). Next, the front write period A12 and the front erase period A13 are applied to the front write pulse 23 on the Y electrode 12b and the front erase pulse on the X electrode 12a to lower the address pulse voltage 21. 22b) is applied to generate the front write discharge and the front erase discharge, respectively, to control the amount of wall charges in the discharge space 15 (steps 2 and 3). Next, the address period A14 is a place selected among the full screen of the plasma display panel by selective discharge by an address pulse (data pulse, data pulse) 21 between the crossed address electrode 16 and the scan electrode 12b. In this step, the electronic signal information is written in the fourth step. Next, the discharge holding period S1 is a discharge by the continuous discharge holding pulses 25, and is a period in which the display discharge is maintained for a given time in order to implement the image information on the actual screen.
이와 같은 구조의 플라즈마 표시 패널에서 부하는 이상적으로 용량성 부하이다. 그렇기 때문에 외부에서 전압을 인가하게 되면 충전및 방전 동작을 통하여 많은 양의 전력을 소모한다. 그렇지만 이렇게 소모되는 전력은 발광에 도움이 되지 않기 때문에 무효전력이라 부른다. 이 전력을 회수하기 위하여 방전유지전극에는 전력 회수 회로를 만들어서 전력을 회수하고 있다. 더욱이, 유지방전에 할당된 시간은 주사선 수가 늘어날수록 기입하는데 걸리는 시간이 길어지고 서브 필드(subfield) 수가 증가하여 유지방전에 할당되는 시간이 짧아진다. 그렇기 때문에 고해상도의 패널일수록 무효전력이 늘어나 전체 휘도를 저하시키는 문제가 있다. 따라서, 고해상도 표시를 위해 서브필드 수가 늘어나는 만큼 방전유지펄스 뿐 만 아니라 데이터 펄스의 주파수도 높아지므로 패널의 용량성 부하로 인한 무효 전력이 더욱 증가하게 된다. 이를 해소하기 위해서는 방전유지전극에서 뿐 만 아니라 데이터 전극에 인가되는 무효전력도 회수할 필요가 있다.In a plasma display panel having such a structure, the load is ideally a capacitive load. Therefore, when a voltage is applied from the outside, a large amount of power is consumed through charge and discharge operations. However, this consumed power is called reactive power because it does not help the light emission. In order to recover this power, a power recovery circuit is provided on the discharge sustaining electrode to recover power. Further, the time allocated to the sustain discharge is longer for writing as the number of scan lines increases, and the time allocated for the sustain discharge becomes shorter as the number of subfields increases. Therefore, the higher the resolution panel, the more reactive power is increased, which lowers the overall brightness. Therefore, as the number of subfields increases for the high resolution display, not only the discharge sustaining pulse but also the frequency of the data pulse increases, the reactive power due to the capacitive load of the panel further increases. To solve this problem, it is necessary to recover not only the discharge sustaining electrode but also reactive power applied to the data electrode.
그러나 현재로서 어드레스 전극에 인가되는 전력을 회수하는 회로는 소개된 바가 없다. 앞서 설명한 바와 같이, 어드레스에 인가되는 펄스는 고해상도일수록 많아지기 때문에 이에 비례하여 어드레스 전극을 통한 무효전력의 소모도 비례하여 증가될 뿐 만 아니라, 더욱이, 의사윤곽 현상의 제거를 위해서 서브필드를 10계조이상으로 많이 나눌 경우에도 이에 비례하여 무효전력의 소모도 증가된다.However, no circuit for recovering power applied to the address electrode has been introduced at present. As described above, since the pulses applied to the address increase in higher resolution, not only the consumption of reactive power through the address electrode increases proportionally, but also 10 sub-gradations for the removal of pseudo contouring. In the case of many divisions above, the consumption of reactive power is increased in proportion to this.
이와 같이, 어드레스 전극 구동단에서는 에너지 회수 동작을 수행하지 않기 때문에, 고해상도로 갈수록 서브필드의 수가 많아 지는 만큼 늘어난 어드레스의 스위칭도에 의한 무효 전력의 소모도 늘어난다. 그렇기 때문에 어드레스 스위칭 드라이버의 전류 용량도 커져야 함은 물론 소비전력이 증대되는 문제점을 안고 있다.As described above, since the energy recovery operation is not performed at the address electrode driving stage, the consumption of reactive power due to the switching degree of the address increases as the number of subfields increases with higher resolution. Therefore, the current capacity of the address switching driver must also be large, and power consumption is increased.
본 발명은 상기와 같은 문제점을 개선하고자 창안한 것으로, 고 해상도의 영상을 표시할수록 증가되는 소비전력을 절감하기 위하여 어드레스 전극과 바로 인접한 어드레스 전극 사이에 별도의 전극들을 배치하여 불필요하게 소모되는 어드레스 구동 전력을 회수할 수 있는 어드레스 구동 전력 회수 회로를 갖는 플라즈마 표시 패널의 구동 장치를 제공하는데 그 목적이 있다.The present invention has been made to solve the above problems, and in order to reduce the power consumption that is increased when displaying a high resolution image, separate address electrodes are disposed between the address electrode and the immediately adjacent address electrode, thereby driving unnecessary addresses. It is an object of the present invention to provide a driving device of a plasma display panel having an address driving power recovery circuit capable of recovering power.
도 1은 일반적인 교류형 면방전 플라즈마 표시 패널의 기본 구조를 나타내는 수직 단면도,1 is a vertical cross-sectional view showing the basic structure of a typical AC surface discharge plasma display panel;
도 2는 도 1의 AC형 플라즈마 방전 표시 패널의 개략적 분해 사시도,FIG. 2 is a schematic exploded perspective view of the AC plasma display panel of FIG. 1;
도 3은 도 2의 AC형 플라즈마 방전 표시 패널의 계조 표시 방법을 설명하기 위한 설명도,3 is an explanatory diagram for explaining a gray scale display method of the AC plasma discharge display panel of FIG. 2;
도 4는 도 3의 계조 표시 방법을 구현하기 위하여 결선된 도 2의 AC형 플라즈마 방전 표시 패널의 전극 결선도,4 is an electrode connection diagram of the AC plasma discharge display panel of FIG. 2 connected to implement the gray scale display method of FIG.
도 5는 도 4의 각 전극들에 인가되는 구동 신호들의 파형도,5 is a waveform diagram of driving signals applied to the electrodes of FIG. 4;
도 6은 본 발명에 따른 어드레스 구동 전력 회수 회로를 갖는 플라즈마 표시 패널의 구동 장치에 적용된 플라즈마 표시 패널의 전극 구조를 자세하게 보여주는 분해 사시도,6 is an exploded perspective view showing in detail an electrode structure of a plasma display panel applied to a driving apparatus of a plasma display panel having an address driving power recovery circuit according to the present invention;
도 7a 및 도 7b는 각각 도 6의 플라즈마 표시 패널에서 어드레스 공통전극의 회로 접속부를 보여주는 평면도로서,7A and 7B are plan views illustrating circuit connections of an address common electrode in the plasma display panel of FIG. 6, respectively.
도 7a는 패널의 전면을 보여주고,7a shows the front of the panel,
도 7b는 패널의 배면을 보여주며,7B shows the back of the panel,
도 8 및 도 9는 각각 본 발명에 따른 어드레스 전력 회수 회로의 기본 회로도,8 and 9 are each a basic circuit diagram of an address power recovery circuit according to the present invention;
도 10은 도 8 및 도 9의 회로도에서 각 에너지 회수 회로의 동작을 설명하기 위한 개략적 설명도,FIG. 10 is a schematic explanatory diagram for describing an operation of each energy recovery circuit in the circuit diagrams of FIGS. 8 and 9;
도 11은 도 10의 전력회수회로가 어떻게 구성되는가를 설명하는 설명도,11 is an explanatory diagram illustrating how the power recovery circuit of FIG. 10 is constructed;
도 12는 어드레스 전극과 어드레스 전극 사이에 어드레스 공통전극을 형성하지 않은 상태에서 어드레스 드라이버 IC의 무효전력을 회수하는 본 발명의 또 다른 실시예의 개략적 회로도,12 is a schematic circuit diagram of another embodiment of the present invention for recovering reactive power of an address driver IC without forming an address common electrode between an address electrode and an address electrode;
그리고 도 13은 도 12의 실시예의 어드레스 드라이버 IC의 내부 구성도이다.13 is an internal configuration diagram of the address driver IC of the embodiment of FIG.
<도면의 주요부분에 대한 부호의 설명><Description of the symbols for the main parts of the drawings>
11. 전면유리기판(Front Glass Substrate)11.Front Glass Substrate
12. 방전유지전극(Sustain Electrode)12. Sustain Electrode
12a. 공통전극(Common Electrode) 12b. 주사전극(Scanning Electrode)12a. Common Electrode 12b. Scanning Electrode
13. 유전층(Protectric Layer) 14. 보호층(Protection Layer)13. Protective Layer 14. Protection Layer
15. 방전공간(Discharge Space) 16. 어드레스 전극(Address Electrode)15. Discharge Space 16. Address Electrode
17. 배면유리기판(Rear Glass Substrate) 18. 격벽 (Barrier Rib)17. Rear Glass Substrate 18. Barrier Rib
19. 형광물질(Phosphor) 20. 어드레스 공통전극19. Phosphor 20. Address common electrode
A11: 전면소거(Total Erase) A12: 전면쓰기(Total Write)A11: Total Erase A12: Total Write
A13: 전면소거(Total Erase) A14: AddressingA13: Total Erase A14: Addressing
21. 어드레싱 펄스 22b,22b'. 소거 펄스(Erase Pluse)21. Addressing pulses 22b, 22b '. Erase Pulse (Erase Pluse)
23. 쓰기 펄스(Wirte Pluse) 24. 주사 펄스(Scan Pulse)23. Write Pulse (Wirte Pluse) 24. Scan Pulse
25. 방전유지펄스(Sustain Pulse)25. Sustain Pulse
상기와 같은 목적을 달성하기 위하여 본 발명에 따른 어드레스 구동 전력 회수 회로를 갖는 플라즈마 표시 패널의 구동 장치는, 방전공간을 유지하도록 일정한 간격을 두고 서로 대향되게 배치된 전면기판 및 배면기판, 상기 전면기판 상에 서로 평행하는 스트라이프 상의 주사라인과 공통라인들의 쌍으로 이루어진 방전유지전극들, 상기 방전유지전극들과 각각 교차하는 방향의 스트라이프 상으로 상기 배면 기판 상에 형성된 어드레스 전극들, 상기 어드레스 전극들 사이의 배면 기판상에 방전 공간을 만들기 위하여 상기 어드레스 전극들과 나란한 방향의 스트라이프 상으로 형성된 격벽들, 및 상기 격벽들 밑의 배면기판 상에 상기 어드레스 전극들과 나란한 방향의 스트라이프 상으로 배치된 어드레스 공통전극들을 구비한 플라즈마 표시 패널; 상기 어드레스 전극들을 구동하는 어드레스 전극 구동회로; 홀수번째의 상기 주사전극 구동 신호와 동기하여, 상기 어드레스 공통전극들의 공통 단자와 접속되어 상기 어드레스 전극의 구동 전력을 회수하여 저장하거나, 상기 어드레스 전극 구동회로와 접속되어 저장된 회수 전력을 상기 어드레스 전극 구동회로에 제공하는 제1어드레스 전극 구동 전력 회수 회로; 및 짝수번째의 상기 주사전극 구동 신호와 동기하여, 상기 어드레스 공통전극들의 공통 단자와 접속되어 상기 어드레스 전극의 구동 전력을 회수하여 저장하거나, 상기 어드레스 전극 구동회로와 접속되어 저장된 회수 전력을 상기 어드레스 전극 구동회로에 제공하는 제2어드레스 전극 구동 전력 회수 회로;를 구비한 것을 특징으로 한다.In order to achieve the above object, a driving apparatus of a plasma display panel having an address driving power recovery circuit according to the present invention includes: a front substrate and a rear substrate facing each other at regular intervals to maintain a discharge space, and the front substrate; Discharge sustain electrodes formed of a pair of scan lines and common lines on a stripe parallel to one another on each other, between address electrodes formed on the rear substrate on a stripe in a direction crossing the discharge sustain electrodes, respectively; Barrier ribs formed in a stripe in a direction parallel to the address electrodes to form a discharge space on the rear substrate of the substrate; and address commons disposed in a stripe in a direction parallel to the address electrodes on the back substrate under the barrier ribs. A plasma display panel having electrodes; An address electrode driving circuit for driving the address electrodes; In synchronization with the odd-numbered scan electrode driving signal, the driving power of the address electrode is recovered and stored by being connected to the common terminals of the address common electrodes, or the recovered power stored by being connected to the address electrode driving circuit is stored in the address electrode driving circuit. A first address electrode driving power recovery circuit provided to the furnace; And recovering and storing driving power of the address electrode connected to the common terminals of the address common electrodes in synchronization with the even-numbered scan electrode driving signal, or storing the recovered power stored in connection with the address electrode driving circuit. And a second address electrode driving power recovery circuit provided to the driving circuit.
본 발명에 있어서, 상기 홀수번째의 주사전극 구동 신호와 동기하여, 상기 제1어드레스 전력회수 회로는 싱크 동작을 수행하고 상기 제2어드레스 전력 회수 회로는 소스 동작을 수행하며, 상기 짝수번째의 주사전극 구동 신호와 동기하여, 상기 제1어드레스 전력회수 회로는 소스 동작을 수행하고 상기 제2어드레스 전력 회수 회로는 싱크 동작을 수행하거나, 혹은 상기 홀수번째의 주사전극 구동 신호와 동기하여, 상기 제1어드레스 전력회수 회로는 소스 동작을 수행하고 상기 제2어드레스 전력 회수 회로는 싱크 동작을 수행하며, 상기 짝수번째의 주사전극 구동 신호와 동기하여, 상기 제1어드레스 전력회수 회로는 싱크 동작을 수행하고 상기 제2어드레스 전력 회수 회로는 소스 동작을 수행하는 것이 바람직하며, 이러한 동작을 구현하기 위하여, 상기 제1어드레스 전력회수 회로 및 제2어드레스 전력 회수 회로는 각각, 일측 단자가 접지되어 상기 어드레스 공통전극으로부터 회수된 전력을 충전하는 캐패시터; 상기 캐패시터의 타측 단자와 접속되어 상기 캐패시터에 상기 어드레스 공통전극으로부터 회수된 전력을 충전하는 통로 역할을 하는 제1스위치 및 제1다이오드; 상기 캐패시터의 타측 단자와 접속되어 상기 캐패시터에 충전된 상기 회수 전력을 상기 어드레스 구동 회로에 제공하는 방전 통로 역할을 하는 제2스위치 및 제2다이오드; 상기 제1다이오드와 제2다이오드의 접속 절점에 일측 단자가 접속된 코일; 상기 코일의 타측 단자와 전원단 사이에 접속된 제3스위치; 상기 코일의 타측 단자와 접지단 사이에 접속된 제4스위치; 및 상기 코일의 타측 단자가 상기 동기되는 주사전극 구동 신호가 홀수번째냐 짝수번째냐에 따라 상기 어드레스 전극 구동 회로나 상기 어드레스 공통전극의 공통단자 중 어느 한 쪽으로 접속되도록 절환되는 절환 스위치;를 구비한 것이 바람직하다.In an embodiment, the first address power recovery circuit performs a sink operation and the second address power recovery circuit performs a source operation in synchronization with the odd-numbered scan electrode driving signal. In synchronization with a driving signal, the first address power recovery circuit performs a source operation and the second address power recovery circuit performs a sink operation, or in synchronization with the odd-numbered scan electrode driving signal, the first address. The power recovery circuit performs a source operation and the second address power recovery circuit performs a sink operation. In synchronization with the even-numbered scan electrode driving signal, the first address power recovery circuit performs a sink operation and the first operation is performed. It is preferable that the two-address power recovery circuit performs a source operation. Each of the first address power recovery circuit and the second address power recovery circuit may include: a capacitor configured to charge power recovered from the address common electrode with one terminal grounded; A first switch and a first diode connected to the other terminal of the capacitor and serving as a path for charging the capacitor with the power recovered from the address common electrode; A second switch and a second diode connected to the other terminal of the capacitor and serving as a discharge path for providing the recovery power charged in the capacitor to the address driving circuit; A coil having one terminal connected to a connection node of the first diode and the second diode; A third switch connected between the other terminal of the coil and a power supply terminal; A fourth switch connected between the other terminal of the coil and the ground terminal; And a switch for switching the other terminal of the coil to be connected to either the address electrode driving circuit or the common terminal of the address common electrode according to whether the synchronized scan electrode driving signal is odd or even. desirable.
상기와 같은 목적을 달성하기 위하여 본 발명에 따른 어드레스 구동 전력 회수 회로를 갖는 플라즈마 표시 패널의 구동 장치는, 방전공간을 유지하도록 일정한 간격을 두고 서로 대향되게 배치된 전면기판 및 배면기판, 상기 전면기판 상에 서로 평행하는 스트라이프 상의 주사라인과 공통라인들의 쌍으로 이루어진 방전유지전극들 및 상기 방전유지전극들과 각각 교차하는 방향의 스트라이프 상으로 상기 배면 기판 상에 형성된 어드레스 전극들을 구비한 플라즈마 표시 패널; 상기 어드레스 전극들을 구동하며, 그 출력 신호의 로우 전압이 내부의 접지 단자와 연결되어 제공되는 어드레스 전극 구동회로; 홀수번째의 상기 주사전극 구동 신호와 동기하여, 상기 어드레스 공통전극들의 공통 단자와 접속되어 상기 어드레스 전극의 구동 전력을 회수하는 싱크 동작을 수행하거나, 상기 어드레스 전극 구동회로와 접속되어 저장된 회수 전력을 상기 어드레스 전극 구동회로에 제공하는 소스 동작을 수행하는 제1어드레스 전극 구동 전력 회수 회로; 및 짝수번째의 상기 주사전극 구동 신호와 동기하여, 상기 어드레스 공통전극들의 공통 단자와 접속되어 상기 어드레스 전극의 구동 전력을 회수하는 싱크 동작을 수행하거나, 상기 어드레스 전극 구동회로와 접속되어 저장된 회수 전력을 상기 어드레스 전극 구동회로에 제공하는 소스 동작을 수행하는 제2어드레스 전극 구동 전력 회수 회로;를 구비한 것을 특징으로 한다.In order to achieve the above object, a driving apparatus of a plasma display panel having an address driving power recovery circuit according to the present invention includes: a front substrate and a rear substrate facing each other at regular intervals to maintain a discharge space, and the front substrate; A plasma display panel including discharge sustain electrodes formed of a pair of scan lines and common lines on stripes parallel to each other, and address electrodes formed on the rear substrate on stripes in a direction crossing the discharge sustain electrodes; An address electrode driving circuit for driving the address electrodes, the low voltage of the output signal being connected to an internal ground terminal; In synchronism with the odd-numbered scan electrode driving signal, a sink operation is performed to recover driving power of the address electrode by being connected to the common terminals of the address common electrodes, or the recovered power stored by being connected to the address electrode driving circuit is stored. A first address electrode driving power recovery circuit for performing a source operation provided to the address electrode driving circuit; And a synchronous operation of recovering driving power of the address electrode connected to the common terminals of the address common electrodes in synchronization with the even-numbered scan electrode driving signal, or storing the recovered power stored in connection with the address electrode driving circuit. And a second address electrode driving power recovery circuit configured to perform a source operation provided to the address electrode driving circuit.
본 발명에 있어서, 상기 홀수번째의 주사전극 구동 신호와 동기하여, 상기 제1어드레스 전력회수 회로는 싱크 동작을 수행하고 상기 제2어드레스 전력 회수 회로는 소스 동작을 수행하며, 상기 짝수번째의 주사전극 구동 신호와 동기하여, 상기 제1어드레스 전력회수 회로는 소스 동작을 수행하고 상기 제2어드레스 전력 회수 회로는 싱크 동작을 수행하거나, 혹은 상기 홀수번째의 주사전극 구동 신호와 동기하여, 상기 제1어드레스 전력회수 회로는 소스 동작을 수행하고 상기 제2어드레스 전력 회수 회로는 싱크 동작을 수행하며, 상기 짝수번째의 주사전극 구동 신호와 동기하여, 상기 제1어드레스 전력회수 회로는 싱크 동작을 수행하고 상기 제2어드레스 전력 회수 회로는 소스 동작을 수행하는 것이 바람직하며, 상기 제1어드레스 전력회수 회로 및 제2어드레스 전력 회수 회로는 각각, 일측 단자가 접지되어 상기 어드레스 공통전극으로부터 회수된 전력을 충전하는 캐패시터; 상기 캐패시터의 타측 단자와 접속되어 상기 캐패시터에 상기 어드레스 공통전극으로부터 회수된전력을 충전하는 통로 역할을 하는 제1스위치 및 제1다이오드; 상기 캐패시터의 타측 단자와 접속되어 상기 캐패시터에 충전된 상기 회수 전력을 상기 어드레스 구동 회로에 제공하는 방전 통로 역할을 하는 제2스위치 및 제2다이오드; 상기 제1다이오드와 제2다이오드의 접속 절점에 일측 단자가 접속된 코일; 상기 코일의 타측 단자와 전원 사이에 접속된 제3스위치; 상기 코일의 타측 단자와 접지 사이에 접속된 제4스위치; 및 상기 코일의 타측 단자가 상기 동기되는 주사전극 구동 신호가 홀수번째냐 짝수번째냐에 따라 상기 어드레스 전극이나 상기 어드레스 구동 회로 중 어느 한 쪽으로 접속되도록 절환되는 절환 스위치;를 구비한 것이 바람직하다.In an embodiment, the first address power recovery circuit performs a sink operation and the second address power recovery circuit performs a source operation in synchronization with the odd-numbered scan electrode driving signal. In synchronization with a driving signal, the first address power recovery circuit performs a source operation and the second address power recovery circuit performs a sink operation, or in synchronization with the odd-numbered scan electrode driving signal, the first address. The power recovery circuit performs a source operation and the second address power recovery circuit performs a sink operation. In synchronization with the even-numbered scan electrode driving signal, the first address power recovery circuit performs a sink operation and the first operation is performed. The two-address power recovery circuit preferably performs a source operation, wherein the first address power recovery circuit and 2, the address power recovery circuit, respectively, one terminal is grounded capacitor for charging the recovered power from the address common electrode; A first switch and a first diode connected to the other terminal of the capacitor and serving as a path for charging the capacitor with the power recovered from the address common electrode; A second switch and a second diode connected to the other terminal of the capacitor and serving as a discharge path for providing the recovery power charged in the capacitor to the address driving circuit; A coil having one terminal connected to a connection node of the first diode and the second diode; A third switch connected between the other terminal of the coil and a power supply; A fourth switch connected between the other terminal of the coil and a ground; And a switch for switching the other terminal of the coil to be connected to either the address electrode or the address driving circuit depending on whether the synchronized scan electrode driving signal is odd or even.
이하 도면을 참조하면서 본 발명에 따른 어드레스 구동 전력 회수 회로를 갖는 플라즈마 표시 패널의 구동 장치를 상세하게 설명한다.Hereinafter, a driving apparatus of a plasma display panel having an address driving power recovery circuit according to the present invention will be described in detail with reference to the drawings.
본 발명에 따른 어드레스 구동 전력 회수 회로를 갖는 플라즈마 표시 패널 구동 장치의 기본 개념은 서로 인접하는 어드레스 전극들 사이에 별도의 전력 회수용 전극들을 배치하고 이 전극들을 통하여 전력을 회수하는 것을 특징으로 한다. 이하 이 별도의 전력 회수용 전극을 '어드레스 공통전극'이라 칭한다. 이 어드레스 공통전극은 어드레스 전극과 어드레스 전극 사이에 위치함으로써 어드레스 전극의 개수 보다 하나 적은 갯수를 갖는다. 이 어드레스 공통전극의 위치는 각 어드레스 전극의 중앙에 위치하게 하는 것이 좋으므로 격벽의 아래에 위치하도록 하는 것이 바람직하다. 이 어드레스 공통전극의 재료는 어드레스 전극과 같은 것을 사용하는 것이 제작시 별도의 공정을 추가하지 않을 수 있어서 좋다. 어드레스 공통전극은 플라즈마 표시 패널의 외부에서 공통으로 접속된다.A basic concept of a plasma display panel driving apparatus having an address driving power recovery circuit according to the present invention is characterized by disposing separate power recovery electrodes between adjacent address electrodes and recovering power through the electrodes. Hereinafter, this separate power recovery electrode is referred to as an 'address common electrode'. The address common electrode is located between the address electrode and the address electrode to have one less than the number of address electrodes. Since the location of the address common electrode is preferably located at the center of each address electrode, it is preferable to be located under the partition wall. The material of the address common electrode may be the same as that of the address electrode, so that a separate process may not be added during manufacturing. The address common electrode is commonly connected to the outside of the plasma display panel.
또한, 본 발명의 특징부인 전력 회수 회로는 방전유지전극의 주사전극을 기준으로 짝수번째 동작하는 주사전극과 홀수번째 동작하는 주사전극들을 서로 다른 회수 회로를 가지고 서로 간에 회수 동작을 수행하는 것기 때문에 가능하다. 즉 짝수번째 주사전극 동작시에는 홀수번째 주사전극 동작시의 전력 회수 회로를 통해서 회수된 전력을 인가한다. 그리고 이 때 짝수번째 주사전극 동작시의 전력 회수 회로를 통하여 전력 회수 동작을 수행한다. 이 작업은 주사전극이 이동될 때 마다 서로 교번 되면서 수행되므로 지속적인 전력 회수 동작이 수행될 수 있다.In addition, the power recovery circuit, which is a feature of the present invention, is possible because the recovery operation of the even-numbered scan electrodes and the odd-numbered scan electrodes with respect to the scan electrodes of the discharge sustaining electrodes have different recovery circuits to perform recovery operations from each other. Do. That is, during the even scan electrode operation, the recovered power is applied through the power recovery circuit during the odd scan electrode operation. At this time, the power recovery operation is performed through the power recovery circuit during the even scan electrode operation. Since this operation is performed alternately with each other when the scan electrode is moved, the continuous power recovery operation can be performed.
이와 같이, 본 발명에 따른 어드레스 구동 전력 회수 회로를 갖는 플라즈마 표시 패널의 구동 장치는 어드레스 전극과 어드레스 전극 사이에 어드레스 공통전극이라 칭하는 별도의 전력 회수용 전극을 추가한 플라즈마 표시 패널과 이 어드레스 공통전극을 이용하여 전력 회수 동작을 수행하는 어드레스 구동 전력 회수 회로의 두 부분으로 나누어져 있다.As described above, the driving apparatus of the plasma display panel having the address driving power recovery circuit according to the present invention is a plasma display panel in which an additional power recovery electrode called an address common electrode is added between the address electrode and the address electrode and the address common electrode. It is divided into two parts of the address driving power recovery circuit that performs the power recovery operation by using.
먼저, 플라즈마 표시 패널의 어드레스 전극 구조에 대해 설명하면 다음과 같다.First, the address electrode structure of the plasma display panel will be described.
도 6은 본 발명에 따른 어드레스 구동 전력 회수 회로를 갖는 플라즈마 표시 패널의 구동 장치에 적용된 플라즈마 표시 패널의 전극 구조를 자세하게 보여주는 분해 사시도이다. 도시된 바와 같이, 본 발명의 플라즈마 표시 패널에는 도 2에 도시된 바와 같은 기존의 전극 구조에서 격벽(18)의 하단에 어드레스 전극(16)들과 나란하게 형성된 어드레스 공통전극(20)들이 추가되어 있음을 알 수 있다. 이 어드레스 공통전극(20)은 어드레스 전극(16)과 같은 재료를 사용하여 형성하는 것이 바람직하다. 어드레스 공통전극(20)의 위치는 어드레스 공통전극(20)을 기준으로 좌우의 어느 어드레스 전극(16)과도 동일한 거리를 유지하도록 형성한다. 그렇게 해야만 전극들 사이에서 서로 같은 캐패시턴스 값을 갖기 때문이다. 어드레스 공통전극(20)은 이를 기준으로 좌측의 어드레스 전극(16)과 우측의 어드레스 전극(16) 사이에 동일한 캐패시턴스 값을 가지고 전력 회수 동작을 수행하기 때문이다. 여기서, 설명되지 않은 도 2에서 붙여진 부재번호들과 동일한 부재번호들은 도 2의 부재들과 동일한 기능을 갖는 부재들로서 이미 설명되어 있으므로 생략한다.6 is an exploded perspective view showing in detail an electrode structure of a plasma display panel applied to a driving apparatus of a plasma display panel having an address driving power recovery circuit according to the present invention. As shown in the drawing, an address common electrode 20 formed parallel to the address electrodes 16 is added to the bottom of the partition 18 in the conventional electrode structure as shown in FIG. 2. It can be seen that. The address common electrode 20 is preferably formed using the same material as the address electrode 16. The position of the address common electrode 20 is formed to maintain the same distance as any of the left and right address electrodes 16 with respect to the address common electrode 20. This is because they have the same capacitance value between the electrodes. This is because the address common electrode 20 performs the power recovery operation with the same capacitance value between the address electrode 16 on the left side and the address electrode 16 on the right side. Here, the same member numbers as those attached in FIG. 2 which have not been described are omitted since they have already been described as members having the same function as the members of FIG.
도 7a 및 도 7b는 각각 도 6의 플라즈마 표시 패널에서 어드레스 공통전극의 회로 접속부를 보여주는 평면도로서, 도 7a는 패널의 전면을 보여주고, 도 7b는 패널의 배면을 보여준다. 도시된 바와 같이, 어드레스 공통전극들은 공통으로 연결되어 외부 회로와 접속된다.7A and 7B are plan views showing circuit connections of an address common electrode in the plasma display panel of FIG. 6, respectively. FIG. 7A shows a front surface of the panel, and FIG. 7B shows a rear surface of the panel. As shown, the address common electrodes are commonly connected and connected to an external circuit.
도 8 및 도 9는 각각 본 발명에 따른 어드레스 전력 회수 회로의 기본 회로도이다. 이는 웨버(weber)의 energy recovery sustain for AC plasma display (US 4866349)에 기재된 것을 기본으로 하였으나 이 것은 실시자의 편의에 따라 다른 회로로 대체 가능하다. 본 어드레스 전력 회수 회로에서 어드레스 구동 회로의 전원 입력 Va는 일정한 고정된 전원에 연결된 것이 아니라 에너지 복구(리커버리)의 소스(source)단에 연결이 되고, 이 소스(source)단은 짝수번째 주사라인 동작시의 전력회수회로와 홀수번째 주사라인 동작시의 전력회수회로로 구성된 두 개의 전력 회수 회로에 서로 스위칭되면서 연결된다. 홀수번째 주사라인과 짝수번째 주사라인이라는 것은 서로 연속되게 스위칭되어 동작하는 주사전극들을 그 동작 순서에 따라구분하여 붙인 것이며, 이는 반드시 물리적으로 인접한 라인일 필요는 없다. 그러나 본 발명에서는 반드시 서로 교번되는 작용을 통하여 전력을 회수하여야 하기 때문에 주사 동작 타이밍상의 인접한 라인을 의미한다. 여기서, 도 8은 스위치 S0에 의해 홀수번째 주사라인 동작시의 전력회수회로가 어드레스 공통전극을 통하여 회수되는 어드레스 전극 구동 전력을 캐패시터 CSS에 충전하는싱크 동작을 하고, 짝수번째 주사라인 동작시의 전력회수회로가 캐패시터 CSS에 충전된 회수 전력을 어드레스 구동부에 공급하는 소스 동작을 하는 과정을 보여준다. 그리고 도 9는 스위치 S0에 의해 짝수번째 주사라인 동작시의 전력회수회로가 어드레스 공통전극을 통하여 회수되는 어드레스 전극 구동 전력을 캐패시터 CSS에 충전하는싱크 동작을 하고, 홀수번째 주사라인 동작시의 전력회수회로가 캐패시터 CSS에 충전된 회수 전력을 어드레스 구동부에 공급하는 소스 동작을 하는 과정을 보여준다.8 and 9 are basic circuit diagrams of an address power recovery circuit according to the present invention, respectively. This is based on the weber's energy recovery sustain for AC plasma display (US 4866349), but this can be replaced by other circuits at the convenience of the operator. In this address power recovery circuit, the power input Va of the address driving circuit is not connected to a fixed fixed power source, but is connected to a source terminal of energy recovery (recovery), and this source terminal operates even-numbered scan line. Two power recovery circuits, each consisting of a power recovery circuit of the city and a power recovery circuit of the odd-numbered scanning line, are connected to each other. The odd-numbered scan lines and the even-numbered scan lines are attached to scan electrodes which are switched and operated in succession to each other according to their operation order, which need not necessarily be physically adjacent lines. However, in the present invention, since power must be recovered through an alternating action, it means an adjacent line on the timing of scanning operation. Here, during the sync operation for charging the address electrode driving power Figure 8 is that the power recovery circuit during odd-numbered scan line operation by means of a switch S 0 recovered through the address the common electrode in the capacitor C SS, and the even-numbered scan line operation Shows a process of performing a source operation of supplying the recovered power charged in the capacitor C SS to the address driver. And Figure 9 is the time of the even sync operation for charging the address electrode driving power that is a power recovery circuit is recovered via the address common electrode at the time of the second scan lines operate in the capacitor C SS, and the odd-numbered scanning lines operated by the switch S 0 The power recovery circuit shows a process of performing a source operation of supplying recovered power charged in the capacitor C SS to the address driver.
도 10은 도 8 및 도 9의 회로도에서 각 에너지 회수 회로의 동작을 설명하기 위한 개략적 설명도이다. 먼저, 소스(source) 동작은, 어드레스 전극에 인가되는 어드레스 구동 펄스를 ON하는 동작으로써, 캐패시터 Css에 연결된 스위치 S1을 ON하고 나머지 스위치 S2, S3, S4를 OFF하여 캐패시터 Css에 회수되어 충전된 전력을 어드레스 구동부 제공함으로써 이루어진다. 즉, 스위치 S1이 ON되고 나머지 스위치 S2, S3, S4가 OFF되면, 캐패시터 CSS양단의 충전 전압 VSS에 의해 전류가 다이오드 D1을 통하여 어드레스 구동부 쪽으로 흘러 어드레스 구동부 입력전압 Va가 전원전압 Vcc에 가까워진다. 이와 같이 하여 캐패시터 CSS에 회수되었던 전력을 어드레스 구동부를 통하여 어드레스 전극 구동 펄스 전압 구현에 재차 이용하는 것이 소스 동작이다. 이러한 소스 동작에 의해 캐패시터 CSS가 방전되고, 어드레스 구동부 입력단 전압 Va가 전원 전압 Vcc에 가까워지면, 스위치 S1이 ON되고 스위치 S2 및 S4가 OFF된 상태에서 스위치 S3을 ON하여 전원전압 Vcc가 어드레스 구동부 입력단(Va)에 인가되도록 함으로써 정상적인 어드레스 구동 펄스 전압이 유지되도록 한다.FIG. 10 is a schematic explanatory diagram for describing an operation of each energy recovery circuit in the circuit diagrams of FIGS. 8 and 9. First, a source operation is an operation of turning on an address driving pulse applied to an address electrode, which turns on the switch S1 connected to the capacitor Css, turns off the remaining switches S2, S3, and S4, and recovers the charged power to the capacitor Css. By providing an address driver. That is, when the switch S1 is turned on and the remaining switches S2, S3, and S4 are turned off, the current flows through the diode D1 toward the address driver through the charge voltage V SS across the capacitor C SS so that the address driver input voltage Va approaches the power supply voltage Vcc. Lose. In this way, the source operation is to use the power recovered in the capacitor C SS again to implement the address electrode driving pulse voltage through the address driver. When the capacitor C SS is discharged by the source operation, and the address driver input terminal voltage Va approaches the power supply voltage Vcc, the switch S1 is turned on and the switch S3 is turned on while the switches S2 and S4 are turned off, so that the power supply voltage Vcc is the address driver. The normal address driving pulse voltage is maintained by being applied to the input terminal Va.
다음에, 싱크(sink) 동작은, 어드레스 전극에 인가되는 어드레스 구동 펄스를 OFF하는 동작으로써, 캐패시터 Css에 연결된 스위치 S2를 ON하고 나머지 스위치 S1, S3, S4를 OFF하여 어드레스 전극에 인가되었던 전력을 어드레스 공통전극을 통하여 회수하여 캐패시터 Css에 충전함으로써 이루어진다. 즉, 스위치 S2가 ON되고 나머지 스위치 S1, S3, S4가 OFF되면, 전류가 다이오드 D2를 통하여 캐패시터 CSS쪽으로 흘러 캐패시터 CSS양단의 충전 전압이 VSS로 충전된다. 이와 같이 하여 어드레스 전극에 인가되었던 전력을 어드레스 공통전극을 통하여 캐패시터 CSS에 회수하는 것이 싱크 동작이다. 이러한 싱크 동작에 의해 캐패시터 CSS가 충전되고(VSS가 전원 전압 Vcc에 가까워짐), 어드레스 펄스 전압이 접지 전압(GND)으로 접근하면 스위치 S2가 ON되고 스위치 S1 및 S3가 OFF된 상태에서 스위치 S4를 ON하여 어드레스 공통전극에 접지 전압이 유지되도록 한다.Next, the sink operation is an operation of turning off the address driving pulse applied to the address electrode, which turns on the switch S2 connected to the capacitor Css and turns off the remaining switches S1, S3, S4 to turn off the power applied to the address electrode. It recovers through an address common electrode and charges capacitor Css. That is, when the switch S2 is ON remaining switches S1, S3, S4 are OFF, the current is the charging voltage of the capacitor C flows toward the capacitor C SS SS both ends through a diode D2 is charged to V SS. In this way, the sink operation is to recover the power applied to the address electrode to the capacitor C SS through the address common electrode. By this sink operation, capacitor C SS is charged (V SS approaches the power supply voltage Vcc), and when the address pulse voltage approaches the ground voltage (GND), the switch S4 is turned on and the switch S4 is turned off while the switches S1 and S3 are turned off. ON to maintain the ground voltage at the address common electrode.
이러한 소스 동작과 싱크 동작은 각 전력회수회로에서 번갈아 일어나는데, 짝수번째 주사라인 동작시의 전력회수회로에서 소스 동작이 일어나면 홀수번째 주사라인 동작시의 전력회수회로에서는 싱크동작이 일어나며, 홀수번째 주사라인 동작시의 전력회수회로에서 소스 동작이 일어나면 짝수번째 주사라인 동작시의 전력회수회로에서는 싱크동작이 일어난다. 즉 플라즈마 표시 패널의 동작 전체를 놓고 볼 때는 소스 동작과 싱크 동작은 함께 일어나지만 각각 서로 다른 주사라인 동작시의 전력회수회로에서 일어난다. 따라서, 홀수번째 인가되는 어드레스 구동 펄스의 전력은 패널의 캐패시터를 통과하여 짝수번째 주사라인 동작시의 전력회수회로의 캐패시터 Css에 에너지가 저장되고, 짝수번째 인가되는 어드레스 구동 펄스의 전력은 패널의 캐패시터를 통과하여 홀수번째 주사라인 동작시의 전력회수회로의 캐패시터 Css에 에너지가 저장된다. 이러한 전력회수회로의 기본 동작을 살펴보면 구동부 회로가 한쌍이 필요함을 알 수 있는데, 현재 적용되고 있는 전력회수회로에서는 패널을 사이에 두고 X전극 구동부와 Y전극 구동부가 충/방전을 교번하고 있음으로써 가능하다.The source operation and the sink operation alternately occur in each power recovery circuit. When the source operation occurs in the power recovery circuit during the even scan line operation, the sink operation occurs in the power recovery circuit during the odd scan line operation, and the odd scan line When the source operation occurs in the power recovery circuit during operation, the sink operation occurs in the power recovery circuit during the even scan line operation. In other words, when the plasma display panel is operated as a whole, the source operation and the sink operation occur together, but they occur in the power recovery circuit during the operation of the different scan lines. Therefore, the power of the address driving pulse applied to the odd number is passed through the capacitor of the panel, and energy is stored in the capacitor Css of the power recovery circuit during the even scan line operation, and the power of the address driving pulse applied to the even number is applied to the capacitor of the panel. Energy is stored in the capacitor Css of the power recovery circuit during the operation of the odd-numbered scan line through the circuit. Looking at the basic operation of the power recovery circuit, it can be seen that a pair of driver circuits are required. In the currently applied power recovery circuit, the X electrode driver and the Y electrode driver alternately charge / discharge between the panels. Do.
도 11은 도 10의 전력회수회로가 어떻게 구성되는가를 설명한다. 도시된 바와 같이, 각 전력 회수 회로의 스위칭 구성단과 어드레스 전극/어드레스 공통전극의 접속을 선택하는 스위치(도 8 및 도 9의 스위치 S0참조)는 1과 2의 위치로 서로 절환되어서 짝수번째 주사전극의 주사 동작과 홀수번째 주사전극의 주사 동작을 시간적으로 구별하여 전력회수동작을 수행한다. 유지방전 동작시의 전력 회수와 비교해 보면, 짝수번째 주사전극 구동부와 홀수번째 주사전극 구동부가 어드레스 전극과 어드레스 공통전극 사이에 존재하는 정전 용량을 사이에 두고 충/방전하는 동작은 공통(X)전극 구동부와 주사전극 구동부가 패널(방전공간의 정전용량)을 사이에 두고 충/방전하는 동작과 개념적으로 같다. 원활한 전력 회수를 위해서는 어드레스 전극 접속 선택 스위치의 동작과 방전유지 동작시의 주사전극 동작의 정확한 동기가 필수적이다. 어드레스 전극과 어드레스 공통전극 사이의 부유용량을 회수하기 위하여 사용되는 전력 회수는 그 타이밍을 방전유지시의 주사전극 동작 순서로 잡아간다. 그래서 순차적으로 짝수 주사 라인과 홀수 주사 라인의 주사 타이밍에 맞추어 어드레스 전력 회수 구동부의 두 부분이 교차적으로 이용되면서 전력 회수를 수행하게 된다. 예를들면, 첫 번째 주사라인에 신호가 가는 순간에 정확히 어드레스 구동부가 동작하여 홀수번째 어드레스 구동 펄스를 내보내는데 도면에서 처럼 에너지 회수의 소스(source) 동작을 수행할 때는 항상 어드레스 드라이버 IC의 전원단으로 출력된다. 마찬가지로 싱크(sink) 동작을 수행할 때에는 어드레스 공통전극을 통하여 전류의 경로(path)가 형성된다. 그렇기 때문에 각 에너지 회수 회로에서는 소스(source) 동작과 싱크(sink) 동작을 연속적으로 수행하지만 어드레스 드라이버 IC와 어드레스 공통전극에서는 항상 같은 방향의 전류의 흐름만이 존재한다. 따라서 별도의 드라이버 IC를 제작하지 않더라도 기존의 범용 어드레스 드라이버 IC를 사용하여서도 어드레스의 에너지 복구 동작을 수행할 수 있다.11 illustrates how the power recovery circuit of FIG. 10 is configured. As shown, switches for selecting the switching configuration stage of each power recovery circuit and the connection of the address electrode / address common electrode (see switch S 0 in FIGS. 8 and 9) are switched to each other in positions 1 and 2 so that even-numbered scanning is performed. The power recovery operation is performed by distinguishing the scanning operation of the electrode from the scanning operation of the odd-numbered scanning electrode in time. Compared with the number of times of power recovery during sustain discharge operation, the operation of charging / discharging the even-numbered scan electrode driver and the odd-numbered scan electrode driver with the capacitance existing between the address electrode and the address common electrode between them is common (X) electrode. The driving unit and the scan electrode driving unit are conceptually the same as the operation of charging / discharging with the panel (the capacitance of the discharge space) in between. For smooth power recovery, accurate synchronization of the operation of the address electrode connection selection switch and the operation of the scan electrode during the discharge sustain operation is essential. The power recovery used to recover the stray capacitance between the address electrode and the address common electrode takes its timing in the order of operation of the scan electrodes at the time of discharge holding. Therefore, two parts of the address power recovery driver are alternately used in accordance with the scanning timing of the even scan line and the odd scan line, thereby performing the power recovery. For example, at the moment when the signal goes to the first scan line, the address driver operates to emit an odd number of address driving pulses. When performing a source operation of energy recovery as shown in the drawing, the power terminal of the address driver IC is always used. Is output. Similarly, when performing a sink operation, a path of current is formed through the address common electrode. Therefore, each energy recovery circuit performs a source operation and a sink operation successively, but only current flows in the same direction are always present in the address driver IC and the address common electrode. Therefore, even if a separate driver IC is not manufactured, the energy recovery operation of the address can be performed using a conventional general-purpose address driver IC.
도 12는 본 발명의 또 다른 실시예로서 어드레스 전극과 어드레스 전극 사이에 어드레스 공통전극을 형성하지 않은 상태에서 어드레스 드라이버 IC의 무효전력을 회수하는 방식이다. 이와 같이 하면, 별도의 어드레스 전극을 형성하지 않아도전력 회수가 가능하다는 장점이 있다. 이 실시예에서는 어드레스 드라이버 IC의 전원 공급단에 Va 를 인가하고 GND 단자를 어드레스 공통전극으로 묶어서 앞서와 마찬가지로 짝수번째 주사전극 구동시와 홀수번째 주사전극 구동시를 구별하여 서로 전력 회수동작을 수행하는데 있다. 본 실시예는 앞서의 실시예와는 달리 패널에 어드레스 공통전극을 추가하는 공정을 삽입하지 않음으로써 비용을 절감하고 또한 어드레스 공통전극을 인가함으로써 생기는 어드레스 전극간의 캐패시턴스를 줄일 수 있다. 본 실시예의 전력 회수 동작은 도 11과 개념적으로 동일하다. 이 동작이 가능한 이유는 주사전극 구동 IC가 신호를 전달할 때, Va 혹은 GND 두 가지 레벨의 신호를 전달하도록 되어있고 어드레스 드라이버 IC의 GND 단자와 출력 신호 GND 레벨은 전기적으로 연결되어 있기 때문이다.12 illustrates a method of recovering reactive power of an address driver IC without forming an address common electrode between the address electrode and the address electrode according to another embodiment of the present invention. In this case, there is an advantage in that power recovery is possible without forming an additional address electrode. In this embodiment, power is applied to the power supply terminal of the address driver IC, and the GND terminal is bundled with the address common electrode to perform the power recovery operation by distinguishing between the even scan electrode and the odd scan electrode. have. Unlike the previous embodiment, the present embodiment does not insert a process of adding an address common electrode to a panel, thereby reducing costs and reducing capacitance between address electrodes caused by applying the address common electrode. The power recovery operation of this embodiment is conceptually the same as in FIG. This operation is possible because the scanning electrode driver IC transmits signals of two levels, Va or GND, and the GND terminal of the address driver IC and the output signal GND level are electrically connected.
도 13은 앞의 도 12의 실시예의 어드레스 드라이버 IC의 내부 구성도로서 기존의 드라이버 IC와 같은 것을 사용한다. 각 입력단에 CLK와 데이타(data)가 입력되면 CLK와 시프트 레지스트(shitf resister)에 의해서 각 래치(LATCH)로 데이타가 저장된다. 이 저장된 데이타는 주사 동작을 한번 수행할 때 마다 새롭게 갱신된다. 이러한 동작을 통하여 각 어드레스 라인으로 어드레스 펄스가 출력되는 것이다.FIG. 13 is the internal configuration diagram of the address driver IC of the embodiment of FIG. 12, and uses the same one as the existing driver IC. When CLK and data are input to each input terminal, data is stored in each latch by CLK and a shift resister. This stored data is newly updated every time the scanning operation is performed. Through this operation, an address pulse is output to each address line.
이상 설명한 바와 같이, 본 발명에 따른 어드레스 구동 전력 회수 회로를 갖는 플라즈마 표시 패널의 구동 장치는 용량성 부하를 갖는 패널의 특성상 외부 전압 인가에 의한 충전 및 방전 동작으로 소모되는 많은 양의 무효전력을 회수하기 위하여, 방전유지전극 구동 전력에 대한 전력 회수 회로 뿐 만 아니라 어드레스 구동 전력에 대한 전력회수회로를 만들어서 전력을 회수한다. 방전유지 동작시에는 Y , X 전극이 서로 교번되어서 펄스를 인가하기 때문에 코일(L)을 통과하는 충방전 회로를 만들어서 무효전력을 회수하는 방식을 사용하였다. 그렇지만 어드레스 전극의 경우에는 일방적으로 인가되는 펄스의 형태이기 때문에 전력회수회로를 사용할 수 없었다. 따라서 어드레스 전극에 전력회수회로를 적용하기 위하여 새로운 IC를 개발하여야만 하였다. 그러나 본 발명에 따른 전력회수회로는 새로운 IC를 개발하지 않고 기존의 IC를 사용하며 플라즈마 디스플레이 패널에 어드레스 전극과 어드레스 전극 사이에 어드레스 공통전극을 형성하여서 이 공통전극을 통하여 무효전력을 회수하는 방식을 제시한다. 어드레스 전력 회수를 위해 이러한 어드레스 공통전극을 삽입한 방법 외에도 어드레스 구동 드라이버 IC의 접지 단자를 공통전극으로 사용하는 실시예도 제시한다. 이 두 가지의 방법은 전력 회수의 두 가지 동작(소스 동작 및 싱크 동작) 경로를 만들어 주기 위한 것으로서, 전자의 경우에는 새로이 공통전극을 형성해야하는 공정의 변화가 필요하지만 후자의 경우에는 별도의 어드레스 공통전극을 형성하지 않아도 되는 장점이 있다.As described above, the driving device of the plasma display panel having the address driving power recovery circuit according to the present invention recovers a large amount of reactive power consumed by the charging and discharging operation by applying an external voltage due to the characteristics of the panel having the capacitive load. To do this, not only a power recovery circuit for the discharge sustain electrode driving power but also a power recovery circuit for the address driving power are recovered to recover the power. In the discharge holding operation, since the Y and X electrodes alternate with each other to apply a pulse, a charge / discharge circuit passing through the coil L is made to recover reactive power. However, in the case of the address electrode, the power recovery circuit cannot be used because it is in the form of a unidirectionally applied pulse. Therefore, a new IC had to be developed to apply the power recovery circuit to the address electrode. However, the power recovery circuit according to the present invention uses a conventional IC without developing a new IC and forms an address common electrode between the address electrode and the address electrode in the plasma display panel to recover reactive power through the common electrode. present. In addition to the method of inserting the address common electrode for address power recovery, an embodiment using the ground terminal of the address driving driver IC as the common electrode is also described. These two methods are intended to create two paths of power recovery (source operation and sink operation). In the former case, a change in the process of forming a new common electrode is required, but in the latter case, a separate address is common. There is an advantage of not having to form an electrode.
어드레스 전극의 경우 가장 무효전력의 소모가 심한 때는 각 인접 라인의 데이타가 on/off 를 연속적으로 나타낼 때이다. 이러한 화면이 나타나게 될 경우 인접한 어드레스 라인 사이에서 전위차가 생기고 이 전위차를 통하여 충전되는 전류가 생기기 때문이다. 본 발명을 이용해서 어드레스 전극에서 발생하는 무효전력의 소모를 줄임으로써 전체 소비전력을 감소시킬 수 있다.In the case of the address electrode, the most reactive power is consumed when data on each adjacent line indicates on / off successively. This is because when such a screen appears, a potential difference occurs between adjacent address lines and a current charged through the potential difference occurs. By using the present invention, the total power consumption can be reduced by reducing the consumption of reactive power generated at the address electrodes.
Claims (8)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990026546A KR100322089B1 (en) | 1999-07-02 | 1999-07-02 | apparatus for driving a plasma display panel having a circuit for recovering power for driving a address electrode |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990026546A KR100322089B1 (en) | 1999-07-02 | 1999-07-02 | apparatus for driving a plasma display panel having a circuit for recovering power for driving a address electrode |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20010008626A KR20010008626A (en) | 2001-02-05 |
| KR100322089B1 true KR100322089B1 (en) | 2002-02-06 |
Family
ID=19598904
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019990026546A KR100322089B1 (en) | 1999-07-02 | 1999-07-02 | apparatus for driving a plasma display panel having a circuit for recovering power for driving a address electrode |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100322089B1 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100490532B1 (en) * | 2000-04-28 | 2005-05-17 | 삼성에스디아이 주식회사 | Apparatus for driving a plasma display panel having a circuit for recovering power for driving a address electrode |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20010084381A (en) * | 2000-02-25 | 2001-09-06 | 김순택 | Apparatus for driving a plasma display panel having an energy recovery circuit |
| KR100432891B1 (en) * | 2001-08-22 | 2004-05-24 | 주식회사 유피디 | Sustain driver in AC-type plasma display panel having energy recovery circuit |
-
1999
- 1999-07-02 KR KR1019990026546A patent/KR100322089B1/en not_active IP Right Cessation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100490532B1 (en) * | 2000-04-28 | 2005-05-17 | 삼성에스디아이 주식회사 | Apparatus for driving a plasma display panel having a circuit for recovering power for driving a address electrode |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20010008626A (en) | 2001-02-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100325857B1 (en) | Energy recovery efficiency improved Plasma Display Panel and Driving Method thereof | |
| US6636187B2 (en) | Display and method of driving the display capable of reducing current and power consumption without deteriorating quality of displayed images | |
| JP3511495B2 (en) | Driving method and driving device for AC PDP | |
| KR100290830B1 (en) | Plasma display panel driving method and device | |
| KR100825344B1 (en) | Display device and plasma display device | |
| US7123218B2 (en) | Method for driving plasma display panel | |
| JPH09160525A (en) | Plasma display panel, its driving method, and plasma display device | |
| JP4158875B2 (en) | Driving method and driving apparatus for AC type PDP | |
| US6791514B2 (en) | Plasma display and method of driving the same | |
| KR20040010110A (en) | Driving circuit of plasma display panel and plasma display panel | |
| KR100421667B1 (en) | Apparatus and Method of Driving Plasma Display Panel | |
| JP2000250485A (en) | Driving method of ac type plasma display panel | |
| US6400342B2 (en) | Method of driving a plasma display panel before erase addressing | |
| JP4240163B2 (en) | Driving method of plasma display panel | |
| KR100322089B1 (en) | apparatus for driving a plasma display panel having a circuit for recovering power for driving a address electrode | |
| KR100490532B1 (en) | Apparatus for driving a plasma display panel having a circuit for recovering power for driving a address electrode | |
| EP1477959A2 (en) | Plasma display device | |
| KR100359021B1 (en) | Method of Driving Plasma Display Panel | |
| KR100349924B1 (en) | Method for driving a plasma display panel | |
| KR20010097052A (en) | Method Of Driving Plasma Display Panel Using Asymmetry Sustain | |
| KR20010009688A (en) | Method for driving a plasma display panel | |
| KR100603320B1 (en) | Discharge display apparatus wherein addressing is performed by middle electrode line | |
| KR100775352B1 (en) | Plasma display device | |
| JP2003114641A (en) | Plasma display panel display device and its driving method | |
| KR20030013612A (en) | Driving method for scanning of plasma display panel and apparatus thereof |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20090105 Year of fee payment: 8 |
|
| LAPS | Lapse due to unpaid annual fee |