KR100319680B1 - 코드분할 다중 액세스 통신 시스템의 검색기를 제어하는방법 및 장치 - Google Patents

Abstract

프레임 시퀀스로 분할될 수 있는 기저대역 수신 데이터 신호 시퀀스가 제공되는 수신부에 사용되는 검색기를 제어하는 방법에 있어서, 현재 프레임을 뒤따르는 그 다음 프레임의 프레임 속도를 계산하기위해 그리고 상기 그 다음 프레임 속도와 관련하여 상기 그 다음 프레임의 후보 슬롯을 결정하기위해 현재 프레임의 프레임 속도가 사용된다. 검색기는 상기 그 다음 프레임의 후보 내에서 검색을 실행한다. 상기 그 다음 프레임 속도는 현재 프레임 속도보다 높지 않도록 계산되고, 안정적으로 검색을 실행한다. 상기 그 다음 프레임내의 후보 슬롯은 데이터 버스트 랜더마이저에 의해 결정될 수도 있다.

Description

코드분할 다중 액세스 통신 시스템의 검색기를 제어하는 방법 및 장치 {METHOD AND APPARATUS FOR CONTROLLING A SEARCHER IN A CDMA COMMUNICATION SYSTEM}

본 발명은 CDMA (코드분할 다중 액세스) 시스템에 사용되는 검색기를 제어하는 방법에 관한 것으로서, 특히, 상기 CDMA 시스템에 사용되는 이동 단말기 및/또는 기지국의 수신부에 관한 것이다.

최근에는 기지국과 복수의 이동 단말기간의 서비스 지역, 즉 셀 내에서 무선 신호로 통신하는 무선통신 시스템과 같은 CDMA 시스템에 관심이 집중되고 있다. 이것은 기지국과 복수의 이동 단말기간의 통신이 동일한 셀내에서 동일한 주파수에 의해 실행될 수 있고, 그 결과 주파수 자원이 CDMA 시스템에서 효과적으로 사용될 수 있기 때문이다.

이러한 CDMA 시스템으로서, 각 이동 단말기에 유일한 특정 스펙트럼 확산 부호에 의해 정보 신호를 확산 신호로 직접 변조하는 직접 시퀀스 (DS)-CDMA 시스템이 알려져 있다. DS-CDMA 시스템으로 인해 정보 신호가 광대역으로 확산될 수있다. 보다 상세하게, 각 이동 단말기로부터 기지국으로의 통신이 역방향 링크를 통해 실행되는 한편 기지국으로부터 각 이동 단말기로의 통신은 순방향 링크를 통해 실행된다. 일반적으로, 역방향 링크에는 어떠한 파일럿 채널도 없이 트래픽 채널이 포함되는 반면 순방향 링크에는 파일럿 채널 및 트래픽 채널이 포함된다. 하여간, 기지국 및 이동 단말기의 수신부는 통신에서 상대측을 검출하기위해 서로 각 채널을 식별해야 한다.

또한, CDMA 시스템에서 기지국과 이동 단말기 각각의 수신부에는 집합적으로 다중 경로라 불릴 수 있는 상이한 전달 경로를 통해 수신 신호가 주어지고, 따라서, 상기 수신 신호는 불가피하게 상기 상이한 전달 경로를 통과할 때 간섭받게 된다. 이러한 상황에서, 수신부는 다중 경로를 통해 수신된 수신 신호로부터 자신의 고유 채널을 안정적으로 검출해야 한다. 이 점을 고려하여, CDMA 시스템의 수신부에는 상기 수신부를 위한 소정의 시간 슬롯내에 배열된 고유 채널을 검색하는 검색기가 설치된다.

한편, 상기한 DS-CDMA 시스템은 ANSI (미 국립 표준국) 에 의한 IS 95 표준을 준수하여 실현된 DS-CDMA 의 이동 통신 시스템을 포함한다. 상기 이동 통신 시스템에서, 각 이동 단말기로부터 기지국으로의 통신은 역방향 링크 또는 업 링크를 통해 각 이동 단말기로부터의 프레임과 같은 버스트 시퀀스를 사용하여 실행된다. 이러한 이동 통신 시스템은 각 이동 단말기의 전력 소모를 줄이는데 유용하다. 특히, 각 프레임은 디지털 신호내에 주어진 다른 어떤 데이터 신호 또는 무선 데이터 신호를 배열하기위한 16개 슬롯으로 분할된다. 이러한 경우에, 상기디지털 신호는 음성 신호를 코덱에 의해 디지털 샘플로 부호화하고 이동 단말기에 포함된 보코더에 의해 상기 디지털 샘플에 대하 소정의 부호 변환을 실행함으로써 흔히 얻어진다. 여기서, 많은 상기 디지털 샘플이 각 프레임에서 다양하듯이, 상기 디지털 샘플은 보코더에 의해 상이한 속도의 디지털 신호로 변환된다.

상이한 속도의 디지털 신호는 각 프레임 내의 데이터 전송 슬롯 수에 의해 각 프레임에 상이한 프레임 속도로 배열된다. 그 결과, 프레임 속도는 4개의 속도, 즉, 전체 속도, 절반 속도, 1/4 속도, 및 1/8 속도로 분류된다. 디지털 신호는 절반 속도로 16개 슬롯의 절반에 배열되는 반면 전체 속도에서는 각 프레임의 모든 슬롯내에 배열된다. 유사하게, 1/4 및 1/8 속도는 각 프레임에 포함된 4개 및 2개 슬롯 각각에 디지털 신호를 배열하는데 사용된다.

Padovani 등에 의한 미국특허번호 제 5,535,239 호에서, 전송 시스템에서 사용되며 소정의 알고리즘에 따라 이전의 프레임에서 소정의 비트를 감시함으로써 전력 제어 그룹을 결정하는 역할을 하는 데이터 랜더마이저가 설명된다. 그러나, Padovani 등은 다양한 프레임 속도의 디지털 신호를 수신할 때 발생할 수도 있는 문제점을 지적하지 않는다.

실제로, 이러한 다양한 프레임 속도의 디지털 신호가 종래의 수신부에서 수신될 때, 종래의 수신부내의 검색기는 수신 신호의 프레임 속도에 상관없이 액티브 상태로 된다. 환언하면, 상기 검색기는 항상 전체 속도에 동조하여 동작한다. 따라서, 전체 속도가 아닌 속도로 전송이 행해질 때, 수신부내의 검색기는 쓸모없이 동작하여 정지된 주기, 즉 무성 주기동안 상기 검색기에 관련된 주변 회로가 쓸모없이 동작하게 한다. 환언하면, 종래의 검색기에서 무성 슬롯을 검색하는 가능성은 음성 활동, 즉, 전체 시간에 대한 유성 주기 속도에 의해 결정된다.

게다가, 검색기에서 이러한 쓸모없는 검색 동작은 간섭 및 무성 주기 또는 슬롯에서 발생된 노이즈로 인한 통신 품질 저하를 야기시킨다.

여기서, 현재의 기지국으로부터 새로운 기지국으로의 소프트 핸드오프 프로시저동안 이동 단말기에서 실행되는 동작이 고려된다. 이 경우에, 새로운 기지국은, 역방향 링크에서 어떠한 액세스 채널이 없기 때문에 트래픽 채널에 배열된 데이터 신호를 복조하기 전에는 이동 단말기의 위치를 검출할 수 없다. 핸드오프 프로시저 또는 동작동안, 필요한 슬롯을 정확히 얻고 상기 필요한 슬롯의 트래픽 채널내에 배열된 데이터 신호를 검출하는 것이 매우 중요하며, 이에따라 통신 품질을 유지하고 호 절단을 피할 수 있다.

상기한 바와같이, 검색기의 검색 동작이 데이터를 포함하지 않는 슬롯과 연결되어 수행될 때, 소프트 핸드오프 프로시저동안 뿐만 아니라 정상적인 통신동안 불필요한 간섭이 발생하며, 이에따라 통신 품질이 저하된다.

본 발명의 목적은, 통신 품질을 향상시키기위해 노이즈 및 간섭을 감소시킬 수 있는 검색기를 제어하는 방법을 제공하는 것이다.

본 발명의 또다른 목적은, 필요한 슬롯을 검색하는데 필요한 계산 량을 줄일 수 있고 전력 효율을 향상시킬 수 있는 상기한 종류의 방법을 제공하는 것이다.

본 발명의 또다른 목적은, 검색기를 효율적으로 제어할 수 있고 높은 통신품질을 실현시킬 수 있는 수신부를 제공하는 것이다.

본 발명의 또다른 목적은 필요한 슬롯을 효율적으로 검색할 수 있는 CDMA 시스템을 제공하는 것이다.

본 발명이 적용될 수 있는 방법은, 각 프레임이 복수의 슬롯으로 분할되고 기저대역 수신 데이터 신호를 포함하는 슬롯 수에 의해 결정되는 프레임 속도를 갖는 복수의 상기 프레임으로 분할될 수 있는 상기 기저대역 수신 데이터 신호의 시퀀스를 수신하는 CDMA 시스템의 검색기를 제어하는데 사용된다. 본 발명의 태양에 따라, 본 발명의 방법은, 프레임중 현재 프레임에 배열된 기저대역 수신 데이터 신호에 응답하여, 상기 현재 프레임을 뒤따르는 프레임중 다음 프레임의 후보 슬롯을 나타내는 버스트 후보 슬롯 정보를 계산하는 단계, 및 상기 다음 프레임내의 후보 슬롯내에서만 검색 동작을 검색기가 수행하도록 상기 버스트 후보 슬롯 정보에 의해 상기 검색기를 제어하는 단계를 포함한다.

본 발명의 또다른 태양에 따라, 본 방법은, 프레임중 다음 프레임에서 기저대역 수신 데이터 신호를 포함하는 후보 슬롯을 결정하기위해 데이터 버스트 랜더마이저를 사용하는 단계, 및 그 다음 프레임내의 후보 슬롯내에서만 검색기가 검색 동작을 수행하게 하는 후보 슬롯동안 검색기를 동작시키는 단계를 포함한다.

본 발명의 또다른 태양에 따라, 기저대역 수신 데이터 신호 시퀀스에 응답하기위해 그리고 역확산 복조기에 포함된 검색기를 제어하기위해 CDMA 시스템에서 수신부가 사용되고, 전송 데이터 신호 시퀀스는 복수의 프레임으로 분할될 수 있으며, 상기 각 프레임은 복수의 슬롯으로 분할되고 기저대역 수신 데이터 신호를 포함하는 슬롯 수에 의해 결정되는 프레임 속도를 갖는다. 수신부는, 소정의 프레임을 뒤따르는 다음 프레임에서의 후보 슬롯을 계산하는, 프레임중 상기 소정의 프레임에 관련된 전송 데이터 신호에 응답하여 동작가능한 계산기, 및 상기 다음 프레임내에서만 검색 동작을 행하도록 검색기를 제어하는 제어부를 구비한다.

도 1 은 본 발명의 제 1 실시예에 따른 수신부의 블록도.

도 2 는 도 1 에 도시된 다음 프레임 검색 속도 판정부의 동작을 설명하는데 사용되는 흐름도.

도 3 은 도 1 에 도시된 수신부에 사용되는 복조 제어부의 블록도.

도 4 는 도 1 에 도시된 버스트 인에이블 신호의 발생 처리를 설명하는데 사용되는 흐름도.

도 5 는 버스트 인에이블 신호의 또다른 발생 처리를 설명하는 데 사용되는 흐름도.

도 6 은 본 발명의 제 2 실시예에 따른 수신부의 블록도.

도 7 은 도 6 에 도시된 복조 제어부의 블록도.

도 8 은 도 6 에 도시된 다음 프레임 설정 속도 판정부의 동작을 설명하는데 사용되는 흐름도.

도면의 주요부분에 대한 부호설명

12i 검색기 100 역확산 복조기

140 디인터리버 150 복조기

160 다음 프레임 검색속도 판정부 170 데이터 버스트 랜더마이저

180 확산 부호 발생기 185 기지국 제어기

190 복조 제어부 195 제어 유닛

200 시프트 레지스터 201 AND 게이트

202 버퍼 203 OR 게이트

도 1 에서, 본 발명의 제 1 실시예에 따른 수신부는 기지국 및 상기 기지국과 통신가능한 복수의 이동 단말기를 구비한 DS (직접 시퀀스) - CDMA (코드 분할 다중 액세스) 시스템에 적용가능하다. 수신부는 기지국 또는 이동 단말기에 사용될 수도 있지만, 다음에 따르는 설명은 상기 수신부가 기지국내에 구비된 경우에 대한 것이다.

여기서, 각 기지국내에 구비된 수신부는, 당해 기술에 알려진 바와같이, 기지국 제어기 (185) 에 연결되고 기지국 제어기 (185) 의 제어하에 동작된다.

도 1 에 도시된 바와같이, 수신부는, 집합적으로 데이터 수신기로 불리는, 역확산 복조기 (100), 디인터리버 (140), 및 복조기 (150) 를 구비한다. 또한, 도시된 수신부는 복조 제어부 (190), 데이터 버스트 랜더마이저 (흔히 DBR 로 줄여씀; 170), 확산 부호 발생기 (180), 다음 프레임 검색속도 판정부 (160), 및 제어 유닛 (195) 을 구비한다. 제어 유닛 (195) 은 기지국 제어기 (185) 에 연결되고 기지국 제어기 (185) 의 제어하에 코덱 정보를 발생시키는 중앙 제어 메모리를 구비한다.

특히, 복조 제어부 (190) 는 이후에 상세히 설명되는 방식으로 데이터 수신부의 역확산 복조기 (100) 를 제어하도록 동작가능하다. 이러한 목적을 위해, 도시된 복조 제어부 (190) 는 제어 유닛 (195) 및 DBR (170) 에 연결되고 버스트 검색 인에이블 신호와 버스트 후보 슬롯 정보가 제어 유닛 (195) 과 DBR (170) 로부터 각각 공급된다. 버스트 검색 인에이블 신호는 도 2 에서 설명될 것이다. 상기 버스트 검색 인에이블 신호는 논리값 '1' 또는 논리값 '0' 을 취한다. 반면에, 버스트 후보 슬롯 정보는 후에 언급되는 방식으로 DBR (170) 로부터 전송되며 다음 프레임내의 슬롯 후보를 나타낸다.

제어 유닛 (195) 의 중앙 제어 메모리는 기지국 제어기 (185) 로부터 이전에 전송된 데이터 속도를 저장하고 코덱 정보를 발생시키는 역할을 한다. 또한, 제어 유닛 (195) 은 기지국 제어기 (185) 의 제어하에 버스트 검색 인에이블 신호를 복조 제어부 (190) 로 전송한다.

도시된 예에서, 역확산 복조기 (100) 에는 DS-CDMA 에 따라 고주파 대역의 무선 신호로부터 복조된 기저대역 수신 신호가 입력 신호로서 주어지며 데이터 수신기는 CDMA 장치의 기저대역 복조기로서 동작가능한 것이 가정된다. 기저대역 수신 신호는 (도시되지 않은) 이동 단말기로부터 전송되고 상기 이동 단말기로부터 전송된 기저대역 수신 데이터 신호 시퀀스를 나타낸다. 여기서, 상기 기저대역 수신 신호는 전송 데이터 신호 시퀀스로 또한 불릴 수도 있다.

보다 상세하게, 역확산 복조기 (100) 는, 제 1 내지 제 n 상관부 (111, 112, ...11n), 제 1 내지 제 n 상관부 (111 내지 11n) 로부터의 출력 신호를 위상 조절하고 가산하는 레이크 컴바이너 (rake combiner) 또는 가산기 (130), 및 제 1 내지제 m 검색기 (121 내지 12m) 를 구비하며, 여기서 n 과 m 은 양의 정수이다. 도시된 복조기 (100) 는 복조 제어부 (190) 에 의해 제어된다. 도시된 예에서, 복조 제어부 (190) 는 각 검색기 (12i) (i 는 1 내지 m 인 정수) 의 검색 동작을 제어하는 역할을 한다.

다음 프레임 검색 속도 판정부 (160) 에는 기지국 제어기 (185) 로부터 전송되며 제어 유닛 (195) 의 중앙 제어 메모리에 저장되는 코덱 정보가 공급된다. 또한, 다음 프레임 검색 판정부 (160) 는, 코덱 정보에 의거하여, 각 검색기 (12i) 의 검색 동작 시작때에 설정되는 프레임 속도를 계산한다. 상기 다음 프레임 검색 판정부 (160) 에 의해 설정된 프레임 속도는 확산 부호 발생기 (180) 에 의해 발생한 확산 부호와 함께 데이터 버스트 랜더마이저 (DBR; 170) 에 제공된다. 상기 프레임 속도와 확산 부호가 제공되어, DBR (170) 은 버스트 후보 슬롯 정보를 계산한다.

검색 인에이블 신호 및 버스트 후보 슬롯 정보에 응답하여, 복조 제어부 (190) 는 이후에 설명되는 소정의 알고리즘에 맞춰 제 1 내지 제 m 검색기 (121 내지 12m) 의 시작 시간을 제어한다. 따라서, 복조 제어부 (190) 는 역확산 복조기 (100) 내에 포함된 각 검색기 (12i) 를 제어하는 제어부로 불릴 수도 있다.

반면에, 확산 부호 발생기 (180) 는 DBR (170) 뿐만 아니라 제 1 내지 제 n 상관부 (111 내지 11n) 에 확산 부호를 전달한다. 도 1 에 도시되지 않았지만, 기저대역 수신 신호와 확산 부호간의 상관을 검출하기위해 확산 부호는 제 1 내지 제 n 상관부 (111 내지 11n) 에서 사용된다. 보다 상세하게, 도시된 수신부는기지국내에서 사용되고, 따라서 복수의 확산 부호는 확산 부호 발생기 (180) 로부터 발생하며 제 1 내지 제 n 상관부 (111 내지 11n) 에 전달된다.

반면에, 수신부가 이동 단말기에 사용될 때, 상기 이동 단말기에 할당된 단일 확산 부호는 확산 부호 발생기 (180) 에 의해 발생한다.

도시된 수신부가 기지국내에 포함될 때, 상기 수신부는 각 이동 단말기로부터 기지국으로 향하는 업 링크 또는 역방향 링크내에서 트래픽 채널 또는 통신 채널을 감시한다. 그러나, 본 발명에 따른 수신부는 기지국으로부터 각 이동 단말기로인 다운 링크에서 순방향 또는 다운 트래픽 채널을 수신하는 각 이동 단말기에서 사용될 수도 있다. 하여간, DBR (170) 은 각 프레임에서 한 슬롯 또는 복수의 슬롯을 선택적으로 억제하는 역할을 한다.

이러한 점을 고려하여, 도 1 에 도시된 수신부의 동작이 설명될 것이다.

우선, 기저대역 수신 신호는, 안테나, 고주파 증폭기, 믹서, 국부 발진기, 중간 주파수 증폭기, 및 (도시되지 않은) 복조 회로를 사용하여 무선 신호를 복조함으로써 기저대역 수신 데이터 신호 시퀀스로서 주어진다.

여기서, DS-CDMA 시스템에서 결정되는 방식으로 송신기 측에서 부호화되는 전송 신호는 복수의 경로를 통해 수신된다. 이것은, 복수의 상이한 경로를 통과하는 복수의 기저대역 데이터 신호를 가산함으로써 기저대역 수신 신호가 재발생하는 것을 나타낸다.

도 1 에 도시된 수신부의 역확산 복조기 (100) 는, 레이크 컴바이너 (130) 를 구비하고 기저대역 수신 신호가 송신기에 의해 인터리빙되는 한 인터리브된 기저대역 신호로서 결합된 출력 신호를 발생한다. 상기 인터리브된 기저대역 신호는 디인터리버 (140) 에 의해 디코더 (150) 에 제공되는 디인터리브된 기저대역 신호로 디인터리브된다. 디코더 (150) 는 상기 디인터리브된 기저대역 신호를 수신 데이터 신호로 복호화한다.

반면에, 다음 프레임 검색 속도 판정부 (160) 는 현재 프레임을 뒤따르는 다음 프레임에서의 속도를 지정하기위해 코덱 정보에 의해 특정화된 파라미터에 의거하여 검색 속도 또는 프레임 속도를 계산한다.

도 2 에서, 4개의 속도가 각 프레임에서 선택적으로 사용된다. 이러한 조건에서, 다음 프레임 검색 속도 판정부 (160) 의 동작이 상세히 설명된다. 수신 데이터 신호는 디코더 (150) 로부터 제어 유닛 (195) 으로 전송된다. 수신 데이터 신호에 응답하여, 제어 유닛 (195) 은, 기지국 제어기 (185) 의 제어하에 프레임 전송 속도를 나타내는 코덱 정보를 발생한다. 대체하여, 이용가능한 속도 정보는 전송부로부터 전송된 전송 신호의 헤더에 의해 특정화될 수도 있다.

하여간, 각 전송 또는 프레임 속도는 플래그에 의해 특정화될 수도 있고, 이후에 상기 코덱 정보와 함께 언급될 것이다.

여기서, 전송 프레임 속도는 도시된 예에서 전체 속도, 절반 속도, 1/4 속도, 1/8 속도인 4개의 프레임 속도로 분류될 수 있다. 따라서, 플래그는 전체, 절반, 1/4 및 1/8 속도를 특정화하는 역할을 한다. 도 2 에 도시된 예에서, 다음에 따르는 프레임에서 이용가능한 프레임 속도중 가장 낮은 속도가 선택된다고 가정된다.

도 1 에 도시된 다음 프레임 검색 속도 판정부 (160) 는 상기한 조건하에서 가장 낮은 속도를 다음 프레임 속도로서 선택하기위해 도 2 에 도시된 알고리즘에 맞춰 동작을 수행한다. 이러한 가장 낮은 속도를 선택하는 것은 각 검색기 (12i) 에서 데이터를 포함하는 슬롯에서만 확실히 검색 동작을 수행하고, 그 결과, 필요한 각 슬롯을 안정적으로 검색하는데 효과적이다.

DBR (170) 에는 다음 프레임 검색 속도 및 상기 다음 프레임의 확산 부호 비트가 확산 부호 발생기 (180) 에 의해 주어진다. DBR (170) 은, 소정의 알고리즘에 맞춰, 데이터 신호를 유지하고 이용가능한 슬롯으로 불릴 수도 있는 버스트 후보 슬롯을 계산한다. 소정의 알고리즘에 따라, 낮은 속도로 계산되는 버스트 후보 슬롯은 상기 낮은 속도보다 높은 속도로 계산되는 버스트 후보 슬롯에도 항상 포함된다. DBR 용 상기 소정의 알고리즘은 ANSI J-STD-008, 2.2.3.1.7.2 에서 데이터 버스트 랜더마이즈 알고리즘으로서 송신기의 슬롯 또는 전력 제어 그룹을 결정하는데 사용된다.

그러나, 본 발명에서 DBR 용 소정의 알고리즘이 각 프레임 검색동안 수신부의 데이터 속도를 감시하도록 그리고 각 검색기 (12i) 의 검색 동작용으로 이용가능한 각 슬롯을 특정화하도록 사용된다. 특히, 16개 슬롯으로 구성된 단일 프레임이 가정될 때, 버스트 후보 슬롯 정보는 16비트로 형성된다. 이 경우에, 논리값 '1' 레벨은 상응하는 슬롯이 검색용으로 이용가능하다는 것을 나타내는 반면, 논리값 '0' 레벨은 상응하는 슬롯이 검색용으로 사용되지 않는다는 것을 나타낸다. 보다 상세하게, 절반 속도가 그 다음 프레임 속도로서 설정될 때, 16 비트중 8 비트는 논리값 '1' 레벨을 취한다. 마찬가지로, 1/4 및 1/8 속도가 그 다음 프레임 속도로서 설정된다면, 4비트 및 2비트가 논리값 '1' 레벨을 각각 취한다.

도 1 에서, 복조 제어부 (190) 는 역확산 복조기 (100) 의 검색기 (121 내지 12n) 에 상기 검색기 (121 내지 12n) 를 제어하기위해 검색하도록 시작 시간 및 검색 시간 폭을 제공한다. 검색기 (12i) 가 검색 동작을 종료할 때, 기저대역 수신 신호에서 에너지 피크가 나타나는 피크 시간 정보는 복조 제어부 (190) 를 통하여 각 검색기 (12i) 로부터 역확산 복조기 (100) 로 전송된다. 복조 제어부 (190) 를 통해 레이트 컴바이너 (130) 에서 비트당 에너지 대 노이즈 비율 (Eb/No) 이 최대가 되도록 역확산 복조기 (100) 는 복조 제어부 (190) 를 통해 제 1 내지 제 n 상관부 (111 내지 11n) 를 제어한다. 따라서, 제 1 내지 제 n 상관부 (111 내지 11n) 는 각 검색기 (12i) 에 의해 얻어진 결과에 의존하여 동작된다. 어떠한 경우에도, 검색기 (12i) 의 지속 또는 동작 시간은 데이터 버스트 랜더마이저 (170) 로부터 주어진 버스트 후보 슬롯 정보에 의존한다.

도 3 에서, 복조 제어부 (190) 는 (도 1 에서 제 121 부터 제 12m 검색기로 나타난 제 i 검색기 (12i) 로 특정화된) 각 검색기를 제어하는 타이밍 제어부를 구비한다. 도시된 복조 제어부 (190) 의 타이밍 제어부에는 다음 프레임에서 슬롯 후보를 나타내며 16비트로 구성된 버스트 후보 슬롯 정보가 데이터 버스트 랜더마이저 (170) 로부터 제공된다. 도 3 에 도시된 바와같이 16비트의 버스트 후보 슬롯 정보는 시프트 레지스터 (200) 에 병렬로 주어진다.

도 3 에 도시된 바와같이, 도시된 상기 타이밍 제어부는 프레임 클록 (FCLK)과 슬롯 클록 (SCLK) 을 발생하는 클록 발생기 (210) 및 제 i 검색기 (12i) 에 검색 요구를 발생하는 채널 제어기 (220) 를 포함한다. 클록 발생기 (210) 및 채널 제어기 (220) 는 도 1 에 도시된 제어 유닛 (195) 의 제어하에 동작가능하다.

프레임 클록 (FCLK) 및 슬롯 클록 (SCLK) 은 상기 프레임 클록 (FCLK) 과 동기된 버스트 후보 슬롯 정보를 저장하도록 그리고 슬롯 클록 (SCLK) 과 동기화되어 비트 단위로 상기 버스트 후보 슬롯 정보를 판독하도록 시프트 레지스터 (200) 에 전달된다. 그 결과, 버스트 후보 슬롯 정보는 시프트 레지스터 (200) 에 의해 직렬 비트 시퀀스로서 OR 게이트 (203) 에 전송되는 직렬 16비트로 변환된다. 환언하면, 병렬 대 직렬 변환이 시프트 레지스터 (200) 에 의해 수행된다.

여기서, 직렬 비트 시퀀스의 각 비트의 논리 레벨 '1' 은 각 비트에 상응하는 이용가능한 슬롯을 나타내는 반면 논리 레벨 '0' 은 검색용으로 사용되지 않는 미사용 슬롯을 나타낸다. 특히, 상기 이용가능한 슬롯은 데이터를 포함하는 버스트 후보 슬롯인 반면, 상기 미사용 슬롯은 데이터를 포함하지 않는 버스트 후보 슬롯이다.

도 2 에 도시된 OR 게이트 (203) 에는 한편으로는 반전된 버스트 검색 인에이블 신호가 그리고 다른 한편으로는 상기한 직렬 비트 시퀀스가 제어 유닛으로부터 제공된다. 그 결과 OR 게이트 (203) 는 반전된 버스트 검색 인에이블 신호와 직렬 비트 시퀀스간의 OR 논리 연산을 수행한다. 이것은, 버스트 검색 인에이블 신호가 논리값 '1' 을 취할 때 상기 직렬 비트 시퀀스는 변하지 않는 상태에서 OR 게이트 출력 신호로서 상기 OR 게이트를 통해 전송되는 것을 의미한다. 반면에,버스트 검색 인에이블 신호가 논리값 '0' 을 취할 때, 논리값 '1' 은 상기 직렬 비트 시퀀스에 상관없이 상기 OR 게이트 (203) 로부터 게이트 출력 신호로서 항상 발생된다.

OR 게이트 출력 신호는, 버퍼 (202) 로부터 출력된 검색 요구 및 OR 게이트 (203) 로부터 전송된 OR 게이트 출력 신호가 제공되는 AND 게이트 (201) 에 전달된다. 이후, OR 게이트 출력 신호 및 검색 요구가 논리 '1' 레벨을 각각 취할 때, AND 게이트 (201) 는 AND 게이트 출력 신호로서 논리값 '1' 레벨을 발생한다. 논리 '1' 레벨의 AND 게이트 출력 신호는 검색 동작 시작 신호로서 제 i 검색기에 전송된다. 이것은, AND 게이트 출력 신호가 논리 '1' 레벨을 취할 때에만 제 i 검색기 (12i) 가 검색 동작을 시작한다는 것을 나타낸다.

AND 게이트 출력 신호는 버퍼 (202) 에 공급되어 논리 '1' 레벨을 취할 때 상기 버퍼에 저장된 검색 요구가 제거된다. 상기한 바와같이, AND 게이트 (201) 로부터 전송된 검색 동작 시작 신호에 응답하여 제 i 검색기 (12i) 가 검색 동작을 시작할 때 버퍼 (202) 에 저장된 검색 요구는 논리 '1' 레벨의 AND 게이트 출력 신호에 의해 취소된다.

따라서, 제 i 검색기 (12i) 는 복조 제어부의 도시된 타이밍 제어부 (190) 에 의해 지시된 슬롯내에서 검색 동작을 수행한다. 환언하면, 도시된 타이밍 제어부는 제 i 검색기 (12i) 의 검색 동작용으로 적절한 슬롯을 찾을 수 있다.

보다 상세하게, 버스트 검색 인에이블 신호가 논리값 '0' 을 갖고 디스에이블 상태라 가정한다. 이 경우, 검색 요구가 제어 유닛 (195) 하에 채널 제어기(220) 로부터 발생할 때, 검색 동작은 상기 검색 요구후 즉시 다음 슬롯내의 제 i 검색기 (12i) 에서 수행된다.

반면에, 버스트 검색 인에이블 신호가 논리값 '1' 을 갖고 인에이블 상태라 가정한다. 이 경우, 제 i 검색기 (12i) 는 데이터 버스트 랜더마이저 (170) 로부터 전송된 버스트 후보 슬롯에 의해 나타난 슬롯에서 검색 동작을 수행한다. 버스트 후보 슬롯 정보는, 도 2 에서 설명된 바와같이, 속도중 가장 낮은 속도에 상응하는 버스트 후보 슬롯을 나타낸다. 이것은, 검색 동작이 버스트 후보 슬롯 정보에 의해 표시된 최저 속도에서 수행되고 다음 프레임 속도가 현재 프레임 속도보다 높지 않다는 것을 의미한다. 따라서, 상기 다음 프레임내의 각 검색기 (12i) 에서 검색 동작이 안정적으로 수행될 수 있다.

도 4 에서는, 도 1 에 도시된 버스트 검색 인에이블 신호에 대하여 설명된다. 도시된 예에서, 버스트 검색 인에이블 신호는 이동 단말기의 핸드오프 동작을 고려하여 발생된다고 가정된다. 일반적으로, 핸드오프 상태는 도 1 에 도시된 기지국 제어기 (185) 에 의해 관리되고 기지국 제어기 (185) 로부터 제어 유닛 (195) (도 1) 으로 전송된다. 제어 유닛 (195) 은 버스트 검색 인에이블 신호를 복조 제어부 (190) 로 전송하기위해 도 4 에 도시된 방식으로 처리한다. 환언하면, 제어 유닛 (195) 은 핸드상태동안 버스트 검색 인에이블 신호를 발생하도록 도 4 에 도시된 처리를 수행한다.

이러한 점에서, 각 기지국은 핸드오프 프로시저를 수행하도록 기지국 제어기와 함께 동작한다.

우선, 기지국 (도 1) 과 (도시되지 않은) 이동 단말기간의 호 접속이 요구될 때 단계 (S700) 에서 처리가 시작된다. 상기 호가 어떤 이유로 인해 끊어진다면, 단계 (S799) 에 도시된 바와같이 처리가 종료된다.

핸드오프 상태가 도시된 기지국을 제외한 다른 기지국과 이동 단말기 간에 변경될 때, 기지국 제어기 (185) 는, 단계 (S701) 에 도시된 바와같이 핸드오프 보고 메세지를 이동 단말기의 핸드오프 프로시저와 관련된 모든 기지국에 전송한다. 각 기지국의 제어 유닛 (195) 은 단계 (S702) 에서 상기 핸드오프 보고 메세지 수신 여부를 확인한다. 상기 핸드오프 보고 메세지가 수신되지 않았다면, 단계 (S702) 는 단계 (S701 또는 S702) 로 복귀한다.

핸드오프 보고 메세지가 단계 (S702) 에서 수신될 때, 각 기지국의 제어 유닛 (195) 은 단계 (S703) 에서 이동 단말기가 핸드오프 동작중인지 여부를 감시한다.

상기 이동 단말기에 의해 수행되는 핸드오프 동작이 없다면, 단계 (S703) 다음으로 버스트 검색 인에이블 신호가 논리 '0' 레벨이 되는 단계 (S704) 가 수행되고, 그 결과 기지국은 검색 동작과 관련된 디스에이블 상태로 된다. 그 결과, 단계 (S704) 는 다시 단계 (S701 또는 S702) 로 이어진다.

반면에, 핸드오프 동작이 이동 단말기에서 수행되고 있다면, 단계 (S703) 는 버스트 검색 인에이블 신호가 논리 '1' 레벨이 되는 단계 (S705) 로 진행되고, 따라서 기지국은 검색 동작을 위한 인에이블 상태로 된다. 이후, 다시 단계 (S701 또는 S702) 로 복귀된다.

하여간, 버스트 검색 인에이블 신호는 도 3 에 도시된 복조 제어부 (190) 의 OR 게이트 (203) 에 전달된다.

도 3 및 도 4 에서, 각 프레임내의 각 슬롯은 핸드오프 동작이 수행되지 않을 때 각 검색기 (12i) 에 의해 검색될 수 있다. 반면에, 핸드오프 동작이 이동 단말기에 의해 수행중일 때, 각 기지국 (12i) 에서 버스트 후보 슬롯 정보에 의해 버스트 후보 슬롯으로서 표시된 슬롯에서만 검색 동작이 행해질 수 있다.

도 5 에서, 도 4 에 도시된 처리와 다른 처리가 설명된다. 도 4 에서처럼, 단계 (S800) 에서 호 접속이 시작되고 단계 (S801) 에서 기지국 제어기는 이동 단말기의 핸드오프 동작과 관련된 모든 기지국에 핸드오프 보고 메세지를 전송한다. 반면에, 호는 도 4 의 단계 (S799) 처럼 단계 (S899) 에서 절단된다.

단계 (S802) 에서, 핸드오프 보고 메세지를 수신하는 각 기지국은 이동 단말기의 핸드오프 상태를 상기 핸드오프 보고 메세지에 맞춰 설정하고 이후 상기 이동 단말기가 핸드오프 동작중인지 여부를 검출한다.

이동 단말기가 핸드오프 동작중이라면, 단계 (S802) 이후에 버스트 검색 인에이블 신호가 논리 '1' 레벨로 설정되는 단계 (S805) 가 뒤따른다. 이후, 처리는 단계 (S801 또는 S802) 로 복귀된다. 반면에, 이동 단말기가 핸드오프 동작중이 아니라면, 단계 (S802) 이후에 기지국이 상기 이동 단말기에 할당된 트래픽 채널을 이미 획득했는지 여부를 검출하는 단계 (S803) 가 뒤따른다. 트래픽 채널이 기지국에 의해 획득되지 않은 경우, 단계 (S803) 이후에 버스트 검색 인에이블 신호가 논리 '0' 레벨로 설정되어 버스트 검색 디스에이블 상태를 특정화하는단계 (S804) 가 뒤따르고 이후 단계 (S801 또는 S802) 가 뒤따른다.

트래픽 채널이 기지국에 의해 이미 획득되어 있다면, 단계 (S803) 이후에 버스트 검색 인에이블 상태를 특정화하기위해 버스트 검색 인에이블 신호가 논리값 '1' 으로 설정되는 단계 (S805) 가 뒤따른다. 그 결과, 단계 (S805) 는 단계 (S801 또는 S802) 로 진행한다.

제 1 실시예에 따른 상기 시스템에서, 데이터 버스트 랜더마이저 (170) 는, 핸드오프 동작동안, 최저 속도에서 표시되는 슬롯을 나타내는 버스트 후보 슬롯 정보를 발생한다. 이러한 점에서, 검색기 (12i) 의 검색 동작은 버스트 후보 슬롯 정보에 의해 지정된 버스트 후보 슬롯 사이에서만 수행된다. 이러한 구조로, 검색기 (12i) 는 높은 에너지 경로와 관련하여 검색 동작을 수행할 수 있고 상기 경로를 안정적으로 획득할 수 있다. 환언하면, 검색기 (12i) 가 데이터를 갖지 않는 슬롯을 불필요하게 검색하는 것을 그리고 높은 간섭을 받는 경로를 획득하는 것을 방지할 수 있다. 이것은 핸드오프 동작동안 호 절단 발생을 감소시키는데 그리고 통신 품질을 향상시키는데 효과적이다.

또한, 도시된 구조는 DS-CDMA 시스템에서 사용되는 기본적인 수신부에 최소한의 소자만 부가함으로써 실현될 수 있기에 비용이 적게 든다.

도 6 에서, 본 발명의 제 2 실시예에 따른 수신부는, 지연 유닛 (401) 이 도 6 의 역확산 복조기 (100) 내에 포함되어 있고 제어 유닛 (195) 으로부터 복조 제어부 (190) 로 어떠한 버스트 검색 인에이블 신호도 주어지지 않는다는 점을 제외하고 도 1 에 도시된 수신부와 구조 및 동작면에서 유사하다. 도시된 예에서,다음 프레임 설정 속도 판정부 (460) 는 도 1 에 도시된 다음 프레임 검색 속도 판정부 (160) 대신에 포함된다.

도 1 에서처럼, 역확산 복조기 (100), 디인터리버 (140), 및 디코더 (150) 는 수신 데이터 신호 또는 복호화된 데이터 신호를 생성하기위해 기저대역 수신 신호를 수신하는 데이터 수신기 역할을 한다. 이러한 구조로, 기저대역 수신 신호는 제 1 내지 제 n 상관부 (111 내지 11n) 에 직접 전달되고 지연부 (401) 를 통해 제 1 내지 제 m 검색기 (121 내지 12m) 에 전달된다. 레이크 컴바이너 (130) 는 결함된 신호를 발생하도록 제 111 내지 제 11n 상관부에 의해 위상 조절된 제 1 내지 제 n 출력 신호를 가산한다.

도시된 지연부 (401) 는 디인터리버 (140), 디코더 (150), 등을 통해 제 111 내지 제 11n 상관부로부터 복조 제어부 (190) 로 형성된 루프에서 발생하는 지연 시간을 보상하도록 동작가능하다. 이러한 지연 시간은 미리 계산될 수 있고 결정될 수 있으며 소정의 처리 지연으로 불릴 수도 있다. 또한, 역확산 복조기 (100) 는 지연부 (401) 에 연결된 제 1 내지 제 m 검색기 (121 내지 12m) 를 또한 포함하고 도 1 처럼 복조 제어부 (190) 에 의해 제어된다.

디코더 (150) 는 디인터리버 (140) 로부터 전송된 데이터 신호를 수신 데이터 신호로 재발생시키고 현재 프레임의 프레임 속도를 또한 검출한다. 수신 데이터 신호는 도 1 에 도시된 방식과 유사한 방식으로 외부 장치에 전송되고, 프레임 속도가 디코더 (150) 로부터 다음 프레임 설정 속도 판정부 (460) 로 전송되는 동안 제어 유닛 (195) 에 또한 전송된다. 제어 유닛 (195) 은 기지국 제어기(185) 의 제어하에 발생하여 이동 단말기와 절충한 결과에 의해 얻어진 4비트의 코덱 정보를 다음 프레임 설정 속도 판정부 (460) 에 제공한다. 상기 4비트의 코덱 정보 각각은 도 1 에서 설명된 바와같이 플래그라 불릴 수도 있다. 4비트의 코덱 정보는 최대 유효 비트로부터 최소 유효 비트로 배열되고 이동 단말기와 기지국 간의 통신용인 속도중 어느 속도가 사용되고 사용되지 않는지를 나타낸다. 도시된 예에서, 최대 및 최소 유효 비트는 전체 속도 및 1/8 속도를 각각 나타내는 한편, 최대 및 최소 유효 비트간의 2개의 중간 비트는 절반 속도 및 1/4 속도를 각각 나타낸다. 예를 들어, 코덱 정보가 '0101' 패턴으로 특정화될 때, 이것은, 프레임에서 절반 속도 및 1/8 속도로만 사용되는 것을 의미한다. 프레임 속도와 코덱 정보가 공급되어, 다음 프레임 설정 속도 판정부 (460) 는 검색기 동작을 시작하게 하고 계산된 프레임 속도로 불릴 수도 있는 프레임 속도를 계산한다. 계산된 프레임 속도는 확산 부호 발생기 (180) 로부터의 확산 부호 비트와 함께 데이터 버스트 랜더마이저 (460) 에 제공된다. 데이터 버스트 랜더마이저 (170) 는, 소정의 알고리즘에 맞춰, 계산된 프레임 속도 및 확산 부호에 응답하여 다음에 따르는 프레임에서 후보 슬롯을 나타내는 버스트 후보 슬롯 정보를 계산하도록 동작가능하다.

도시된 복조 제어부 (190) 는 데이터 버스트 랜더마이저 (170) 로부터 전송된 버스트 후보 슬롯 정보에 관련하여 제 121 내지 제 12m 검색기의 시작 시간을 제어한다.

도 6 과 관련된 상기한 설명에서, 수신부는 데이터 버스트 랜더마이저 (170)를 사용함으로써 슬롯을 선택적으로 억제하기위해 기지국내에서 사용된다고 가정한다. 그러나, 유사한 동작이 기지국으로부터 이동 단말기로인 하향 통신 채널과 함께 또한 수행될 수도 있다. 이것은, 도 6 에 도시된 수신부가 이동 단말기내에 또한 포함될 수도 있다는 것을 나타낸다.

도 6 에 도시된 수신부에서, 핸드오프 동작뿐만 아니라 상기 핸드오프동작이 아닌 다른 어떤 시간동안 버스트 후보 슬롯이 검색된다. 그 결과, 버스트 후보 슬롯만이 도 6 에 도시된 수신부내에서 항상 검색된다.

DS-CDMA 시스템에 사용되는 수신부에서, 도 6 에 도시된 디코더 (150) 는, 매 프레임마다 디인터리버 (140) 로부터 디인터리브 신호를 수신된 또는 복호화된 데이터 신호로 복호화하고 각 프레임내의 프레임 속도를 상기한 바와같이 계산한다. 그 다음 프레임 설정 속도 판정부 (460) 는, 코덱 정보에 나타난 파라미터 및 현재 프레임 속도에 의거하여, 프레임 속도중 어느 것이 다음 프레임에서 프레임 속도 후보로 설정되는지를 계산한다.

도 7 에서, 도 6 에 도시된 수신부에 사용되는 복조 제어부 (190) 내에 포함된 타이밍 제어부가 설명된다. 도 7 에 도시된 바와같이, 타이밍 제어부는, 도 7 에 도시된 타이밍 제어부내에 OR 게이트가 포함되어 있지 않다는 점을 제외하고 도 2 에 도시된 구조 및 동작과 유사하다. 환언하면, AND 게이트 (201) 로부터 발생한 AND 게이트 출력 신호는 도시된 타이밍 제어부내의 버스트 검색 인에이블 신호에 의존하지 않고 검색 시작 신호로서 발생된다. 이것은, 버스트 검색 인에이블 신호에 상관없이 검색기 (12i) 가 버스트 후보 슬롯 정보에 의해서만 제어되고, 그 결과 검색기 (12i) 가 버스트 후보 슬롯동안에만 동작되는 것을 나타낸다.

보다 상세하게, 도시된 타이밍 제어부에는 데이터 버스트 랜더마이저 (DBR; 170) 로부터 병렬인 16비트의 버스트 후보 슬롯 정보가 공급된다. 버스트 후보 슬롯 정보는 클록 발생기 (210) 로부터 전송된 프레임 클록 (FCLK) 과 동기하여 시프트 레지스터 (200) 내에 병렬로 저장된다. 이후, 16비트로 저장된 버스트 후보 슬롯 정보는 슬롯 클록 (SCLK) 과 동기하여 시프트 레지스터 (210) 로부터 직렬로 판독되고, 그 결과 병렬로 주어진 버스트 후보 슬롯 정보는 시프트 레지스터 (200) 에 의해 직렬 후보 슬롯 정보 신호로 변환된다. 따라서, 직렬 후보 슬롯 정보 신호는 비트 단위로 AND 게이트 (201) 에 직접 전송된다. 도 2 에서 설명된 바와같이, 버스트 후보 슬롯 정보가 논리 '0' 레벨을 취할 때 슬롯이 검색용으로 이용될 수 없는 반면, 버스트 후보 슬롯 정보가 논리 '1' 레벨을 취할 때 슬롯은 이용가능하다.

도 2 에서처럼, 논리 '1' 레벨의 검색 요구 신호는 제 i 검색기 (12i) 에 대한 검색 요구가 있을 시 채널 제어기 (220) 로부터 버퍼 (202) 로 전달된다. 이후, 버퍼 (202) 는 제 i 검색기 (12i) 에 대한 검색 요구에 응답하여 논리 '1' 레벨 신호를 AND 게이트 (201) 에 전달한다.

도 7 에서 이해되듯이, AND 게이트 (201) 는, 검색 요구 신호 및 직렬 후보 정보 신호가 논리 '1' 레벨을 취할 때에만 논리 '1' 레벨을 AND 게이트 출력 신호로서 발생하고 상기 AND 게이트 출력 신호를 제 i 검색기 (12i) 에 전송한다. 논리 '1' 레벨의 AND 게이트는 검색 시작 신호로서 제 i 검색기 (12i) 뿐만 아니라버퍼 (202) 에도 전송된다. 논리 '1' 레벨의 AND 게이트 출력 신호는 소거 신호 (CLR) 로서 버퍼 (202) 에 전달되며 버퍼 (202) 에 저장된 검색 요구 신호는 소거 신호 (CLR) 에 의해 취소된다.

이러한 구조로, 검색 요구가 있다면, 버스트 후보 슬롯 정보가 논리 '1' 레벨을 취할 때에만 논리 '1' 레벨의 AND 게이트 출력 신호가 검색 시작 신호로서 발생된다. 환언하면, 도 7 의 검색 시작 신호는 도 2 와 연결되어 언급된 버스트 검색 인에이블 신호에 상관없이 발생한다.

따라서, 도시된 타이밍 제어부는 버스트 후보 슬롯 정보에 응답하여 검색용으로 적절한 슬롯만을 나타낸다. 환언하면, 검색 동작은 다음 프레임에서 버스트 후보 슬롯 정보에 의해 지정된 슬롯내에서만 수행된다. 이것은, 데이터 신호를 항상 포함하는 슬롯에 대해서만 검색 동작이 수행될 수 있다는 것을 나타낸다.

도 8 에서, 도 6 에 도시된 다음 프레임 설정 속도 판정부 (460) 의 동작이 설명된다. 여기서, 도시된 다음 프레임 설정 속도 판정부 (460) 는 전체 속도, 절반 속도, 1/4 속도, 1/8 속도로 구성된 4개의 가변 속도를 갖고 디코더 (150) 로부터 프레임 속도 정보가 공급된다고 가정된다. 실제적으로, 상기한 바와같이, 이러한 프레임 속도 정보는 도시된 예에서 이동 단말기로부터 전송된 전송 데이터 신호의 헤더부에 포함될 수도 있다. 전체, 절반, 1/4, 및 1/8 속도 각각은 상기 전송 데이터 신호의 소정 영역내에 입력된 플래그에 의해 특정화될 수 있다.

도 8 에서, 도 6 에 도시된 이동 단말기로부터 기지국으로의 수신 호에 대한 요구가 발생하고 상기 요구가 현재 프레임내로 전송된다고 가정된다. 이러한 요구에 의거한 수신 호가 이동 단말기로부터 주어질 때, 기지국은 전체 속도 상태로 초기화된다. 반면에, 소프트 핸드오프 또는 하드 핸드오프를 수행하기위해 이동 단말기로부터 요구가 발생할 때, 도시된 기지국은 1/8 속도 상태로 초기화된다.

상기한 바를 고려하여, 다음에 따르는 프레임을 다음 프레임 속도로 결정하기위해 제어 유닛 (195) 을 통하여 기지국 제어기 (185) 로부터 다음 프레임 설정 속도 판정부 (460) 로의 속도 계산 요구가 발생한다고 가정한다. 이 경우에, 기지국의 다음 프레임 설정 속도 판정부 (460) 는, 아래에 언급되는 방식으로 현재 프레임 속도 및 이용가능한 속도 정보에 의거하여 다음 프레임 속도를 계산한다.

우선, 다음 프레임 설정 속도 판정부 (460) 는 현재 프레임이 도 8 에 도시된 단계 (S601) 에서 도시된 바와같이 전체 속도로 설정되는지 여부를 확인한다. 현재 프레임 속도가 기지국에서 전체 속도와 동일하게 될 때, 단계 (S601) 는 절반 속도가 코덱 정보와 관련하여 사용되는지 여부를 확인하는 단계 (S603) 로 진행한다. 상기 절반 속도가 수신부에서 사용될 때, 단계 (S603) 이후에는 절반 속도를 다음에 따르는 설정 속도로 설정하는 단계 (S605) 가 뒤따르고 이후 처리가 종료된다.

반면에, 현재 프레임 속도가 전체 속도와 상이할 때, 단계 (S601) 에는 현재 프레임 속도가 절반 속도와 동일한지 여부를 확인하는 단계 (S602) 가 뒤따른다. 현재 프레임 속도가 절반 속도와 동일하다면, 1/4 속도가 이용가능한지 또는 다음에 따르는 프레임에서 사용가능한지 여부를 검출하기위해 단계 (S602) 이후에 단계 (S604) 가 수행된다. 1/4 속도가 이용가능하다면, 단계 (S604) 는 1/4 속도가다음 프레임의 속도로서 설정되는 단계 (S606) 로 진행하고, 이후 처리가 종료된다.

현재 프레임이 단계 (S602) 에서 절반 속도와 동일하지 않은 것으로 판정될 때 또는 1/4 속도가 이용가능하지 않다는 사실에 대하여 단계 (S604) 에서 판정이 내려질 때, 다음 프레임 설정 속도를 1/8 속도로 설정하기위해 단계 (S607) 가 수행되고, 처리가 종료된다.

상기한 방식에서, 다음 프레임 설정 속도 판정부 (460) 는 다음 프레임 설정 속도를 결정하고 속도 판정회로로 불릴 수도 있다.

도 6 에서, 다음 프레임 설정 속도는 다음 프레임용으로 사용되는 확산 부호 비트의 시퀀스가 제공되는 데이터 버스트 랜더마이저 (DBR; 170) 로 전달된다. DBR (170) 은 소정의 알고리즘에 맞춰 다음 프레임에 포함된 버스트 후보 슬롯을 계산한다. 상기 소정의 알고리즘은, 소정의 낮은 속도로 계산된 버스트 후보 슬롯이 도 1 과 함께 언급된 바와같이 상기 소정의 낮은 속도보다 높은 속도에서 계산된 버스트 후보 슬롯내에 항상 포함된다는 가정에 의거한다.

특히, 각 프레임이 16 비트로 각각 특정화된 16개 슬롯으로 구성된다고 가정한다. 이 경우에, 논리 '1' 및 '0' 레벨은 검색용으로 이용가능하고 이용가능하지 않은 슬롯을 각각 나타낸다. 이러한 상황에서, 다음 프레임 설정 속도가 절반 속도와 동일하다면, 8개 비트는 16 비트중에 논리 '1' 레벨을 취하는 한편, 다음 프레임 설정 속도는 1/4 속도와 동일하고, 4개 비트는 16 비트중 논리 '1' 레벨을 취한다. 마찬가지로, 2개 비트는 1/8 속도에서 16개 비트중 논리 '1' 레벨을취한다. 하여간, 다음 프레임에서 후보 슬롯을 계산하기위해 다음 프레임 설정 속도 판정부 (460) 및 DBR (170) 의 조합은 동작가능하며 후보 슬롯 계산기로 불릴 수도 있다.

복조 제어부 (190) 는 검색기 (12i) 에 시작 시간 및 검색 시간 폭을 제공함으로써 역확산 복조기 (100) 를 제어한다. 검색기 (12i) 가 검색 동작을 종료할 때, 각 검색기 (12i) 는 검색 시간 폭내에서 기저대역 수신 신호의 에너지 피크가 나타나는 피크 시간을 역확산 복조기 (100) 에게 알려준다. 특히, 피크 시간은 검색 처리 결과로서 상관부 (111 내지 11n) 에 전송된다. 역확산 복조기 (100) 에서, 노이즈 대 에너지 (또는 간섭) 가 레이크 컴바이너 (130) 에서 최대가 되도록 상관부 (111 내지 11n) 는 검색 처리 결과에 의해 제어된다. 이러한 목적으로, 각 검색기 (12i) 의 시작 시간은 버스트 후보 슬롯 정보 사용에 의하여 결정된다. 따라서, 검색기 (12i) 가 다음 프레임에서 후보 슬롯내에서만 검색 동작을 수행하도록 복조 제어부 (190) 는 버스트 후보 슬롯 정보에 의해 각 검색기 (12i) 를 제어하고 검색기 (12i) 를 제어하기 위한 제어부로 불릴 수도 있다.

도 6 에 도시된 예에서, 지연부 (401) 는 버스트 후보 슬롯용 계산이 다음 프레임에서 종료될 때까지 현재 프레임 데이터 신호의 수신 시간으로부터 발생하는 지연 시간을 보상하는 역할을 한다.

DS-CDMA 이동 통신 시스템에서, 도 6 에 도시된 수신부는 도 1 에서처럼 DBR (데이터 버스트 랜더마이저) 를 포함한다. 복호화된 프레임 또는 현재 프레임의 특정 프레임 속도는 3개 이상의 프레임 속도중에서 특정화된다. 이러한 상황에서, 현재 프레임을 뒤따르는 다음 프레임의 속도는 특정 프레임 속도에 의해 얻어지고 단일 속도에 의해 상기 특정 프레임 속도보다 낮은 후보 속도에 의거하여 계산된다. 환언하면, 다음 프레임의 버스트 후보 슬롯은 현재 프레임 속도보다 낮은 다음 프레임 속도에서 검색된다. 이러한 사실에서, 핸드오프 동작 때만 아니라 언제라도 데이터 신호를 포함하는 슬롯에서만 검색 동작이 수행된다는 것이 이해된다.

따라서, 본 발명에 따른 수신부는, 데이터 신호를 포함하지 않는 슬롯에 대해서 수행될 수도 있으며 높은 간섭을 받는 경로를 수신하게 되는 불필요한 검색 동작이 방지될 수 있다는 면에서 이점이 있다. 하여간, 본 발명에 따른 수신부는 통신 품질을 향상시키는데 매우 효과적이다. 또한, 본 발명은 데이터 신호를 포함하는 슬롯만을 효율적으로 검색함으로써 흔한 검색 동작을 피할 수 있다. 이것은 전력 효율의 향상을 가져오며 계산 량이 줄어들게 한다.

또한 상기한 실시예에서, 검색 동작은 수신부에서 준비된 속도중 최저 속도에서 핸드오프 동작동안 수행될 수도 있다. 이러한 구조에 따라, 각 검색기가 높은 에너지를 갖는 경로를 안정적으로 획득할 수 있고 데이터를 포함하지 않는 슬롯을 검색하는 불필요한 검색 동작을 피할 수 있다. 이것은, 핸드오프 동작동안 호 절단이 감소될 수 있고 통신 품질이 향상될 수 있다는 것을 나타낸다.

본 발명이 일부 실시예와 함께 설명되었지만, 당해 기술에 숙련된 당업자에게는 본 발명이 다양한 다른 방식으로 실시될 수 있다는 것이 이해된다. 현재 프레임 속도와 관련된 다음에 따르는 프레임에서의 슬롯을 결정하기위해 데이터 버스트 랜더마이저 (DBR) 가 사용되지만, 본 발명은 상기 DBR 을 포함하는 수신부에 한정되지 않을 수도 있지만 현재 프레임 속도로부터 다음 슬롯을 결정하는 어떠한 다른 회로를 포함하는 수신부에 적용가능할 수도 있다. 또한, 본 발명은 슬롯을 검색하기위해 이동 단말기에 또한 적용가능하다. 이 경우, 단일 검색기 및 단일 확산 부호 발생기는, 현재 프레임으로부터 다음에 따르는 프레임에서의 다음 슬롯을 결정하기위해 DBR 과 같은 회로와 함께 이동 단말기내에 포함될 수도 있다.

본 발명에 따른 수신부는, 데이터 신호를 포함하지 않는 슬롯에 대해서 수행될 수도 있으며 높은 간섭을 받는 경로를 수신하게 되는 불필요한 검색 동작이 방지될 수 있다는 면에서 이점이 있다. 하여간, 본 발명에 따른 수신부는 통신 품질을 향상시키는데 매우 효과적이다. 또한, 본 발명은 데이터 신호를 포함하는 슬롯만을 효율적으로 검색함으로써 흔한 검색 동작을 피할 수 있다. 이것은 전력 효율의 향상을 가져오며 계산 량이 줄어들게 한다.

Claims (18)

1. 각 프레임이 복수의 슬롯으로 분할될 수 있으며 기저대역 수신 데이터 신호를 포함하는 슬롯 수에 의해 결정되는 프레임 속도를 갖는 복수의 상기 프레임으로 분할될 수 있는 상기 기저대역 수신 데이터 신호의 시퀀스를 수신하기위해 CDMA 시스템의 검색기를 제어하는 방법으로서,

   프레임중 현재 프레임에서 배열된 상기 기저대역 수신 데이터 신호에 응답하여, 상기 현재 프레임을 뒤따르는 프레임중 상기 현재 프레임의 다음 프레임에서 후보 슬롯을 나타내는 버스트 후보 슬롯 정보를 계산하는 단계; 및

   상기 다음 프레임의 후보 슬롯내에서만 상기 검색기가 검색 동작을 수행하도록 상기 버스트 후보 슬롯 정보에 의해 상기 검색기를 제어하는 단계를 포함하는 것을 특징으로 하는 방법.
2. 제 1 항에 있어서, 상기 프레임 속도는 최고 프레임 속도로부터 최저 프레임 속도에 이르는 복수의 프레임 속도로 구성되고, 상기 계산하는 단계는,

   상기 프레임 속도중에서 현재 속도를 결정하는 단계;

   상기 프레임 속도중에서 상기 현재 속도보다 높지 않은 다음 속도를 판정하는 단계; 및

   데이터 버스트 랜더마이저를 사용하여 상기 다음 프레임 속도에 관한 상기 버스트 후보 슬롯 정보를 발생하는 단계를 포함하는 것을 특징으로 하는 방법.
3. 제 2 항에 있어서, 상기 제어하는 단계는,

   핸드오프 동작이 수행될 때 버스트 검색 인에이블 신호를 발생하는 단계;

   상기 버스트 검색 인에이블 신호와 상기 버스트 후보 슬롯 정보에 관하여 상기 후보 슬롯을 결정하는 단계; 및

   상기 다음 프레임의 상기 각 후보 슬롯 간에 상기 검색기를 동작하는 단계를 포함하는 것을 특징으로 하는 방법.
4. 제 3 항에 있어서, 상기 발생하는 단계는,

   핸드오프 동작의 수행 여부를 판정하는 단계;

   트래픽 채널이 획득되는지 여부를 감시하는 단계; 및

   상기 트래픽 채널이 획득될 때와 상기 핸드오프 동작의 수행동안 상기 버스트 검색 인에이블 신호를 제공하는 단계를 포함하는 것을 특징으로 하는 방법.
5. 제 2 항에 있어서, 상기 제어하는 단계는,

   상기 버스트 후보 슬롯 정보에 관해서만 상기 후보 슬롯을 결정하는 단계; 및

   상기 다음 프레임의 상기 각 후보 슬롯 간에 상기 검색기를 동작하는 단계를 포함하는 것을 특징으로 하는 방법.
6. 제 1 항에 있어서, 지연된 기저대역 수신 데이터 신호를 발생하기위해 상기 기저대역 수신 데이터 신호를 지연하는 단계; 및

   상기 검색기의 상기 후보 슬롯을 조절하기위해 상기 지연된 기저대역 수신 데이터 신호를 상기 검색기에 제공하는 단계를 더 포함하는 것을 특징으로 하는 방법.
7. 제 1 항에 있어서, 상기 프레임 속도는 전체 속도, 절반 속도, 1/4 속도, 1/8 속도로 구성되고, 상기 계산하는 단계는,

   상기 속도중 현재 속도를 발생하도록 상기 프레임중 어느 프레임이 현재 프레임인지를 판정하는 단계;

   상기 속도중에서 상기 현재 속도보다 높지 않은 다음 속도를 선택하는 단계; 및

   상기 다음 속도에 응답하여 데이터 버스트 랜더마이저에 의해 상기 후보 슬롯을 결정하는 단계를 포함하는 것을 특징으로 하는 방법.
8. 각 프레임이 복수의 슬롯으로 분할될 수 있으며 기저대역 수신 데이터 신호를 포함하는 슬롯 수에 의해 결정되는 프레임 속도를 갖는 복수의 상기 프레임으로 분할될 수 있는 상기 기저대역 수신 데이터 신호의 시퀀스를 수신하기위해 CDMA 시스템의 검색기를 제어하는 방법으로서,

   상기 프레임중 다음 프레임에서 상기 기저대역 수신 데이터 신호를 포함하는후보 슬롯을 결정하기위해 데이터 버스트 랜더마이저를 사용하는 단계; 및

   상기 다음 프레임에서의 상기 후보 슬롯내에서만 상기 검색기가 검색 동작을 수행하도록 상기 후보 슬롯 간에 상기 검색기를 동작하는 단계를 포함하는 것을 특징으로 하는 방법.
9. 기저대역 수신 데이터 신호의 시퀀스에 응답하며 역확산 복조기내에 포함된 검색기를 제어하도록 CDMA 시스템에서 사용되며, 각 프레임이 복수의 슬롯으로 분할되고 상기 기저대역 수신 데이터 신호를 포함하는 슬롯 수에 의해 결정된 프레임 속도를 갖는 복수의 상기 프레임으로 전송 데이터 신호의 시퀀스가 분할되는 수신부로서,

   상기 프레임중 소정의 프레임에 관련된 상기 전송 데이터 신호에 응답하여 동작가능하며, 상기 소정의 프레임을 뒤따르는 다음 프레임에서 후보 슬롯을 계산하는 계산기; 및

   상기 다음 프레임에서의 상기 후보 슬롯내에서만 상기 검색기가 검색 동작을 수행하도록 상기 검색기를 제어하는 제어부를 구비하는 것을 특징으로 하는 수신부.
10. 제 9 항에 있어서, 상기 CDMA 시스템은 기지국과 이동 단말기간의 통신에 사용되며, 상기 수신부는 상기 기지국내에 사용되는 것을 특징으로 하는 수신부.
11. 제 10 항에 있어서, 상기 역확산 복조기는,

    복수의 상관부 출력 신호를 발생하기위해 상기 기저대역 수신 데이터 신호의 기저대역 신호에 응답하여 동작가능한 복수의 상관부;

    상기 기저대역 신호에 응답하여 적절한 경로를 검색하는 복수의 검색기; 및

    상기 상관부 출력 신호를 결합 신호로 결합하는 레이크 수신기를 구비하며, 상기 제어부는 상기 다음 프레임에서의 후보 슬롯내에서만 상기 검색기가 동작하도록 상기 복수의 검색기와 함께 동작하는 것을 특징으로 하는 수신부.
12. 제 10 항에 있어서, 상기 계산기는,

    상기 소정의 프레임에 관련된 정보에 응답하여 상기 다음 프레임에서의 프레임 속도를 판정하는 속도 판정부; 및

    상기 속도 판정부에 연결되어 상기 다음 프레임에서의 후보 슬롯을 지시하기 위한 데이터 버스트 랜더마이저를 구비하는 것을 특징으로 하는 수신부.
13. 제 12 항에 있어서, 상기 계산기는,

    상기 데이터 버스트 랜더마이저에 결합되어 상기 후보 슬롯을 나타내는 버스트 후보 슬롯 정보를 상기 데이터 버스트 랜더마이저가 발생하도록 소정의 확산 부호를 상기 데이터 버스트 랜더마이저에 공급하는 확산 부호 발생기를 더 구비하는 것을 특징으로 하는 수신부.
14. 제 13 항에 있어서, 상기 계산기는,

    상기 이동 단밀기가 핸드오프 동작을 수행할 때 버스트 검색 인에이블 신호를 발생하는 인에이블 신호 발생기; 및

    상기 버스트 검색 인에이블 신호를 상기 제어부에 공급하는 수단을 더 구비하는 것을 특징으로 하는 수신부.
15. 제 10 항에 있어서, 상기 제어부는,

    검색 요구를 유지하는 유지 회로;

    후보 슬롯 비트 신호의 시퀀스를 비트 단위로 발생하기위해 상기 다음 프레임에서의 후보 슬롯을 나타내는 버스트 후보 슬롯 정보를 저장하는 레지스터; 및

    상기 후보 슬롯을 차례대로 나타내기위해 상기 검색 요구 및 상기 후보 슬롯 비트 신호 시퀀스를 논리적으로 처리하는 논리 회로를 구비하는 것을 특징으로 하는 수신부.
16. 제 15 항에 있어서, 상기 논리 회로는,

    상기 이동 단말기가 핸드오프 동작을 수행할 때 발생되는 버스트 검색 인에이블 신호와 상기 후보 슬롯 비트 신호 시퀀스간에 OR 논리 연산을 실행하는 OR 게이트; 및

    상기 후보 슬롯을 나타내기위해 상기 검색 요구와 상기 OR 게이트 출력 신호에 응답하여 OR 게이트 출력 신호와 상기 검색 요구간에 AND 논리 연산을 수행하는AND 게이트를 구비하는 것을 특징으로 하는 수신부.
17. 제 9 항에 있어서, 상기 CDMA 시스템은 기지국과 이동 단말기간의 통신에 사용되고, 상기 수신부는 상기 이동 단말기 내에서 사용되는 것을 특징으로 하는 수신부.
18. 역확산 복조기내에 포함된 검색기를 제어하기위해 기저대역 수신 데이터 신호의 시퀀스에 응답하여 동작가능한 수신부를 구비하며, 각 프레임이 복수의 슬롯으로 분할될 수 있으며 상기 기저대역 수신 데이터 신호를 포함하는 슬롯 수에 의해 결정된 프레임 속도를 갖는 복수의 상기 프레임으로 전송 데이터 신호 시퀀스가 분할될 수 있는 CDMA 시스템에 있어서, 상기 수신부는,

    상기 프레임중 소정의 프레임에 관련된 상기 전송 데이터 신호에 응답하여 동작가능하며, 상기 소정의 프레임을 뒤따르는 다음 프레임에서 후보 슬롯을 계산하는 계산기; 및

    상기 다음 프레임에서의 상기 후보 슬롯내에서만 상기 검색기가 검색 동작을 수행하도록 상기 검색기를 제어하는 제어부를 구비하는 것을 특징으로 하는 CDMA 시스템.