KR100319524B1 - Passive PFC circuit - Google Patents

Passive PFC circuit Download PDF

Info

Publication number
KR100319524B1
KR100319524B1 KR1019990062513A KR19990062513A KR100319524B1 KR 100319524 B1 KR100319524 B1 KR 100319524B1 KR 1019990062513 A KR1019990062513 A KR 1019990062513A KR 19990062513 A KR19990062513 A KR 19990062513A KR 100319524 B1 KR100319524 B1 KR 100319524B1
Authority
KR
South Korea
Prior art keywords
diode
terminal connected
electrolytic capacitor
terminal
cathode
Prior art date
Application number
KR1019990062513A
Other languages
Korean (ko)
Other versions
KR20010058280A (en
Inventor
김종현
Original Assignee
이형도
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 이형도, 삼성전기주식회사 filed Critical 이형도
Priority to KR1019990062513A priority Critical patent/KR100319524B1/en
Publication of KR20010058280A publication Critical patent/KR20010058280A/en
Application granted granted Critical
Publication of KR100319524B1 publication Critical patent/KR100319524B1/en

Links

Classifications

    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02MAPPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00Details of apparatus for conversion
    • H02M1/42Circuits or arrangements for compensating for or adjusting power factor in converters or inverters

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Rectifiers (AREA)

Abstract

본 발명은 입력 교류전원을 정류하는 브릿지 다이오드의 +출력단자에 캐소드 단자가 연결되는 제 1전해콘덴서와, 상기 브릿지 다이오드의 -출력단자에 애노드 단자가 연결되고 상기 제 1전해콘덴서의 애노드 단자에 캐소드 단자가 연결되어 있는 제 1다이오드와, 상기 브릿지 다이오드의 +출력단자에 캐소드 단자가 연결되는 제 3다이오드와, 상기 브릿지 다이오드의 -출력단자에 애노드 단자가 연결되고 상기 제 3다이오드의 애노드 단자에 캐소드 단자가 연결되어 있는 제 2전해콘덴서, 상기 제 1전해콘덴서와 제 1다이오드의 연결점에 애노드 단자가 연결되고 상기 제 2전해콘덴서와 제 3다이오드의 연결점에 캐소드 단자가 연결되는 제 2다이오드로 구성되는 Valley Filled 타입의 고역률 보상회로에 관한 것으로 특히, 상기 브릿지 다이오드의 AC입력단에 구비되어 전류제한 및 역률을 개선하는 코일과, 상기 제 2다이오드에 병렬로 연결되어 상기 제 2다이오드에서의 스위칭 노이즈를 줄여 EMI를 개선하는 콘덴서를 포함하는 것을 특징으로 하는 패시브 고역률 보상회로를 제공하면 입력전압이나 출력부하의 변동에 제한을 받지 않으면서 다이오드의 스위칭 동작시 발생되는 스위칭 노이즈를 억제할 수 있다.According to the present invention, a first electrolytic capacitor having a cathode terminal connected to a + output terminal of a bridge diode rectifying an input AC power source, an anode terminal connected to an -output terminal of the bridge diode, and a cathode connected to an anode terminal of the first electrolytic capacitor A first diode having a terminal connected thereto, a third diode having a cathode terminal connected to the + output terminal of the bridge diode, an anode terminal connected to the -output terminal of the bridge diode, and having a cathode connected to the anode terminal of the third diode A second electrolytic capacitor having a terminal connected thereto, and an anode terminal connected to a connection point of the first electrolytic capacitor and the first diode, and a second diode having a cathode terminal connected to a connection point of the second electrolytic capacitor and the third diode It relates to a high power factor correction circuit of Valley Filled type, in particular, to the AC input terminal of the bridge diode. Compared to the second diode in parallel to improve the current limit and power factor, and a capacitor connected to the second diode in parallel to reduce the switching noise in the second diode to improve the EMI to provide a passive high power factor compensation circuit Therefore, the switching noise generated during the switching operation of the diode can be suppressed without being limited by variations in the input voltage or the output load.

Description

패시브 고역률 보상회로{Passive PFC circuit}Passive high power factor correction circuit {Passive PFC circuit}

본 발명은 고역률 보상회로에 관한 것으로서 특히, 입력전압이나 출력부하의 변동에 제한을 받지 않으면서 다이오드의 스위칭 동작시 발생되는 스위칭 노이즈를 억제할 수 있도록 하는 패시브 고역률 보상회로에 관한 것이다.The present invention relates to a high power factor correction circuit, and more particularly, to a passive high power factor correction circuit capable of suppressing switching noise generated during switching operation of a diode without being limited by variations in input voltage or output load.

이제까지 제안된 많은 회로들은 서로 장단점을 가지고 있다. 따라서, 제안된 회로들 중 어떤 회로를 채용하느냐는 선택한 시스템에 채용한 회로가 경제적이고, 적합한가를 잘 생각해야만 한다. 이러한 관점에서 고역률 보상회로를 구현하기 위해극복되어야 하는 작업중에는 첫째, 광범위한 입력전압과 둘째, 출력부하의 큰 변동에 대해 전류왜곡을 줄이는 일이며 세째, 경제적이면서 네째, 구현이 용이해야 하는 것이다.Many circuits proposed so far have advantages and disadvantages. Therefore, which of the proposed circuits is to be adopted should consider whether the circuit employed in the selected system is economical and suitable. From this point of view, one of the tasks that must be overcome to implement the high power factor correction circuit is firstly to reduce current distortion for a wide variation of input voltage and large output load, and thirdly, economically and fourthly, to implement easily.

그러나 이제까지 소개된 회로들 중 기능적으로 가장 향상된 제어형태를 제공하는 평균 전류모드 제어는 입력전압이나 출력부하의 변동에도 입력전류가 혼합된(DCM+CCM)형태로 자동 제어되며, 입력전압에 비례하는 싸인 곡선을 이루는 전류파형을 얻을 수 있어 선형 전류왜곡을 매우 낮게 만들 수 있지만 기술적으로 복잡한 제어구조를 갖기 때문에 이해가 어렵고 실현을 위해 외부부품수가 증가하여 비용이 증가하게 되는 단점을 갖고 있다.However, the average current mode control, which provides the most functionally improved control form among the circuits introduced so far, is automatically controlled in the form of mixed input current (DCM + CCM) even when the input voltage or output load changes, and is proportional to the input voltage. It is possible to obtain the current waveform that forms a sine curve, which makes the linear current distortion very low. However, the technically complicated control structure makes it difficult to understand and increases the number of external parts for realization.

또한 이와 반대로 저가 형태로 제공된 피드포워드(FEEDFORWARD) 기능을 추가 설계한 커런트 클램프(CURRENT CLAMPED) 제어 방법은 가장 단순한 PFC 회로 구성 중 하나로 구현이 용이하고 경제적이라는 장점을 갖지만, 이 방법은 기능적으로 입력전압의 변동이 있거나 출력부하의 변동이 50% 이하인 경우 선형 전류왜곡이 급격히 증가하여 토탈 고조파 왜곡(TOTAL HARMONIC DISTORTION-THD)이 높아지는 단점을 갖기 때문에 입력전압의 가변 범위와 출력부하의 변동 범위가 제한을 받게된다.On the other hand, the CURRENT CLAMPED control method, which is additionally designed with low-cost feedforward function, is one of the simplest PFC circuit configurations and has the advantage of being easy to implement and economical. If there is a variation in the output load or the output load is less than 50%, the linear current distortion increases rapidly and the total harmonic distortion (TOTAL HARMONIC DISTORTION-THD) has the disadvantage of increasing the variation of the input voltage and the output load. Will receive.

상술한 바와 같이 기존의 고역률 보상회로들은 각각 그 단점을 가지고 있는데, 그중 기존의 'Valley Filled PFC'회로는 첨부한 도 1에 도시되어 있는 바와 같이, 입력 교류전원을 정류하는 브릿지 다이오드(BD)의 +출력단자에 캐소드 단자가 연결되는 제 1전해콘덴서(C1)와, 상기 브릿지 다이오드(BD)의 -출력단자에 애노드 단자가 연결되고 상기 제 1전해콘덴서(C1)의 애노드 단자에 캐소드 단자가 연결되어 있는 제 1다이오드(D1)와, 상기 브릿지 다이오드(BD)의 +출력단자에 캐소드 단자가 연결되는 제 3다이오드(D3)와, 상기 브릿지 다이오드(BD)의 -출력단자에 애노드 단자가 연결되고 상기 제 3다이오드(D3)의 애노드 단자에 캐소드 단자가 연결되어 있는 제 2전해콘덴서(C2), 상기 제 1전해콘덴서(C1)와 제 1다이오드(D1)의 연결점에 애노드 단자가 연결되고 상기 제 2전해콘덴서(C2)와 제 3다이오드(D3)의 연결점에 캐소드 단자가 연결되는 제 2다이오드(D2)로 구성된다.As described above, the conventional high power factor correction circuits have their disadvantages. Among them, the conventional 'Valley Filled PFC' circuit has a bridge diode (BD) for rectifying the input AC power, as shown in FIG. A first electrolytic capacitor (C1) having a cathode terminal connected to the + output terminal of the anode, and an anode terminal is connected to the-output terminal of the bridge diode (BD), the cathode terminal is connected to the anode terminal of the first electrolytic capacitor (C1) An anode terminal is connected to the first diode D1, a third diode D3 having a cathode terminal connected to a + output terminal of the bridge diode BD, and an output terminal of the bridge diode BD. And an anode terminal connected to a connection point between the second electrolytic capacitor C2 and the first electrolytic capacitor C1 and the first diode D1 having a cathode terminal connected to an anode terminal of the third diode D3. Second electrolysis The second diode D2 has a cathode terminal connected to a connection point of the capacitor C2 and the third diode D3.

상기와 같이 구성되는 기존의 'Valley Filled PFC'회로는 입력전류가 입력전압의 1/2 이상에서 지속적으로 흘러 역률이 개선되어지는 것이다.In the existing 'Valley Filled PFC' circuit configured as described above, the power factor is improved by continuously flowing the input current at 1/2 or more of the input voltage.

그러나, 입력전압이 최고치의 1/2 이상이 되어 입력전류가 흐르기 시작할 때 입력전류가 과도하게 흐르며 다이오드의 스위칭 노이즈가 발생하는 단점이 있다.However, when the input voltage reaches 1/2 or more of the maximum value, the input current flows excessively, and switching noise of the diode is generated.

상기와 같은 문제점을 해결하기 위한 본 발명의 목적은 고역률 보상회로에 관한 것으로서 특히, 입력전압이나 출력부하의 변동에 제한을 받지 않으면서 다이오드의 스위칭 동작시 발생되는 스위칭 노이즈를 억제할 수 있도록 하는 패시브 고역률 보상회로를 제공하는 데 있다.An object of the present invention for solving the above problems relates to a high power factor correction circuit, in particular, to suppress the switching noise generated during the switching operation of the diode without being limited by variations in input voltage or output load. To provide a passive high power factor correction circuit.

도 1은 기존의 Valley Filled PFC 구성 예시도,1 is an exemplary configuration diagram of a conventional Valley Filled PFC,

도 2는 본 발명에 따른 패시브 고역률 보상회로의 구성 예시도,2 is an exemplary configuration diagram of a passive high power factor correction circuit according to the present invention;

도 3은 도 2에 도시되어 있는 본 발명에 따른 패시브 고역률 보상회로의 입력 전압전류 파형 예시도.3 is an exemplary input voltage current waveform of the passive high power factor correction circuit according to the present invention shown in FIG.

<도면의 주요부분에 대한 부호의 설명><Description of the symbols for the main parts of the drawings>

BD :브릿지 다이오드 D1∼D3 : 다이오드BD: bridge diode D1 to D3: diode

C1, C2 : 전해콘덴서 C3 : 콘덴서C1, C2: Electrolytic Capacitor C3: Capacitor

상기 목적을 달성하기 위한 본 발명의 특징은, 입력 교류전원을 정류하는 브릿지 다이오드의 +출력단자에 캐소드 단자가 연결되는 제 1전해콘덴서와, 상기 브릿지 다이오드의 -출력단자에 애노드 단자가 연결되고 상기 제 1전해콘덴서의 애노드 단자에 캐소드 단자가 연결되어 있는 제 1다이오드와, 상기 브릿지 다이오드의+출력단자에 캐소드 단자가 연결되는 제 3다이오드와, 상기 브릿지 다이오드의 -출력단자에 애노드 단자가 연결되고 상기 제 3다이오드의 애노드 단자에 캐소드 단자가 연결되어 있는 제 2전해콘덴서, 상기 제 1전해콘덴서와 제 1다이오드의 연결점에 애노드 단자가 연결되고 상기 제 2전해콘덴서와 제 3다이오드의 연결점에 캐소드 단자가 연결되는 제 2다이오드로 구성되는 Valley Filled 타입의 고역률 보상회로에 있어서: 상기 브릿지 다이오드의 AC입력단에 구비되어 전류제한 및 역률을 개선하는 코일과; 상기 제 2다이오드에 병렬로 연결되어 상기 제 2다이오드에서의 스위칭 노이즈를 줄여 EMI를 개선하는 콘덴서를 포함하는 데 있다.A feature of the present invention for achieving the above object is a first electrolytic capacitor having a cathode terminal connected to the + output terminal of the bridge diode rectifying the input AC power source, an anode terminal is connected to the-output terminal of the bridge diode and A first diode having a cathode terminal connected to the anode terminal of the first electrolytic capacitor, a third diode having a cathode terminal connected to the + output terminal of the bridge diode, and an anode terminal connected to the -output terminal of the bridge diode; A second electrolytic capacitor having a cathode terminal connected to the anode terminal of the third diode, an anode terminal connected to a connection point of the first electrolytic capacitor and the first diode, and a cathode terminal connected to a connection point of the second electrolytic capacitor and the third diode In the high power factor correction circuit of the Valley Filled type composed of a second diode connected to: A coil provided at the AC input terminal of the diode to improve current limiting and power factor; And a capacitor connected to the second diode in parallel to reduce switching noise of the second diode to improve EMI.

본 발명의 상술한 목적과 여러 가지 장점은 이 기술 분야에 숙련된 사람들에 의해 첨부된 도면을 참조하여 후술되는 발명의 바람직한 실시예로부터 더욱 명확하게 될 것이다.The above objects and various advantages of the present invention will become more apparent from the preferred embodiments of the invention described below with reference to the accompanying drawings by those skilled in the art.

이하, 첨부한 도면을 참조하여 본 발명에 따른 바람직한 실시예를 살펴보기로 한다.Hereinafter, exemplary embodiments of the present invention will be described with reference to the accompanying drawings.

도 2는 본 발명에 따른 패시브 고역률 보상회로의 구성 예시도로서, 입력 교류전원을 정류하는 브릿지 다이오드(BD)의 +출력단자에 캐소드 단자가 연결되는 제 1전해콘덴서(C1)와, 상기 브릿지 다이오드(BD)의 -출력단자에 애노드 단자가 연결되고 상기 제 1전해콘덴서(C1)의 애노드 단자에 캐소드 단자가 연결되어 있는 제 1다이오드(D1)와, 상기 브릿지 다이오드(BD)의 +출력단자에 캐소드 단자가 연결되는 제 3다이오드(D3)와, 상기 브릿지 다이오드(BD)의 -출력단자에 애노드 단자가 연결되고 상기 제 3다이오드(D3)의 애노드 단자에 캐소드 단자가 연결되어 있는 제 2전해콘덴서(C2), 상기 제 1전해콘덴서(C1)와 제 1다이오드(D1)의 연결점에 애노드 단자가 연결되고 상기 제 2전해콘덴서(C2)와 제 3다이오드(D3)의 연결점에 캐소드 단자가 연결되는 제 2다이오드(D2)로 구성되는 종래의 회로구성에 다음 구성요소가 부가되는 것이다.FIG. 2 is a diagram illustrating a configuration of a passive high power factor correction circuit according to the present invention, a first electrolytic capacitor C1 having a cathode terminal connected to a + output terminal of a bridge diode BD rectifying an input AC power, and the bridge A first diode D1 having an anode terminal connected to the -output terminal of the diode BD and a cathode terminal connected to the anode terminal of the first electrolytic capacitor C1, and a + output terminal of the bridge diode BD. A third electrode D3 having a cathode terminal connected thereto, and an anode terminal connected to the -output terminal of the bridge diode BD, and a second electrolyte having a cathode terminal connected to the anode terminal of the third diode D3. An anode terminal is connected to a condenser C2, a connection point of the first electrolytic capacitor C1 and a first diode D1, and a cathode terminal is connected to a connection point of the second electrolytic capacitor C2 and the third diode D3. To the second diode (D2) To which the following components are added to the conventional circuit configuration properties.

부가되는 구성요소는 상기 제 2다이오드(D2)에 병렬로 연결되는 콘덴서(C3)와, 상기 브릿지 다이오드(BD)의 AC입력단에 구비되어 있는 코일(L1)이다.The additional components are a capacitor C3 connected in parallel to the second diode D2 and a coil L1 provided at an AC input terminal of the bridge diode BD.

상기와 같이 구성되는 본 발명에 따른 패시브 고역률 보상회로에서 구비되어 있는 코일(L1)은 전류제한 및 역률개선 목적으로 구비되어 있는 것이며, 콘덴서(C3)는 다이오드의 스위칭 노이즈를 줄여 EMI를 개선할 목적으로 제 2다이오드(D2)의 양단에 연결되며 스누버(snubber)의 기능을 수행하게 된다.The coil L1 provided in the passive high power factor correction circuit according to the present invention configured as described above is provided for the purpose of current limiting and power factor improvement, and the capacitor C3 reduces the switching noise of the diode to improve EMI. It is connected to both ends of the second diode (D2) for the purpose to perform the function of snubber (snubber).

즉, 첨부한 도 3에 도시되어 있는 바와 같이 입력전류는 입력전압이 최대치의 1/2 이상이 되면 흐르기 시작하여 입력전압의 형태를 닮고, 입력전압이 최대치의 1/2 이하가 되면 흐르지 않는다.That is, as shown in FIG. 3, the input current starts to flow when the input voltage reaches 1/2 or more of the maximum value and resembles the form of the input voltage, and does not flow when the input voltage reaches 1/2 or less of the maximum value.

이때, 과도하게 흐르는 전류는 코일(L1)로 제한하고 또한, 상기 코일(L1)은 전류를 필터링하여 역률을 더욱 더 개선하며, 콘덴서(C3)는 다이오드의 스위칭 노이즈를 줄여 EMI를 개선할 목적으로 제 2다이오드(D2)의 양단에 연결되며 스누버(snubber)의 기능을 수행하게 된다.At this time, the excessively flowing current is limited to the coil L1, and the coil L1 further filters the current to further improve the power factor, and the capacitor C3 reduces the switching noise of the diode to improve EMI. It is connected to both ends of the second diode D2 and performs a function of snubber.

이상의 설명에서 본 발명은 특정의 실시예와 관련하여 도시 및 설명하였지만, 특허청구범위에 의해 나타난 발명의 사상 및 영역으로부터 벗어나지 않는 한도 내에서 다양한 개조 및 변화가 가능하다는 것을 당업계에서 통상의 지식을 가진 자라면 누구나 쉽게 알 수 있을 것이다.While the invention has been shown and described in connection with specific embodiments thereof, it will be appreciated that various modifications and changes can be made without departing from the spirit and scope of the invention as indicated by the claims. Anyone who owns it can easily find out.

이상 설명한 바와 같이 본 발명에 따른 패시브 고역률 보상회로를 제공하면, 입력전압이나 출력부하의 변동에 제한을 받지 않으면서 다이오드의 스위칭 동작시 발생되는 스위칭 노이즈를 억제할 수 있다.As described above, when the passive high power factor correction circuit according to the present invention is provided, switching noise generated during the switching operation of the diode can be suppressed without being limited by variations in input voltage or output load.

Claims (1)

입력 교류전원을 정류하는 브릿지 다이오드의 +출력단자에 캐소드 단자가 연결되는 제 1전해콘덴서와, 상기 브릿지 다이오드의 -출력단자에 애노드 단자가 연결되고 상기 제 1전해콘덴서의 애노드 단자에 캐소드 단자가 연결되어 있는 제 1다이오드와, 상기 브릿지 다이오드의 +출력단자에 캐소드 단자가 연결되는 제 3다이오드와, 상기 브릿지 다이오드의 -출력단자에 애노드 단자가 연결되고 상기 제 3다이오드의 애노드 단자에 캐소드 단자가 연결되어 있는 제 2전해콘덴서, 상기 제 1전해콘덴서와 제 1다이오드의 연결점에 애노드 단자가 연결되고 상기 제 2전해콘덴서와 제 3다이오드의 연결점에 캐소드 단자가 연결되는 제 2다이오드로 구성되는 Valley Filled 타입의 고역률 보상회로에 있어서:A first electrolytic capacitor having a cathode terminal connected to a + output terminal of a bridge diode rectifying an input AC power source, an anode terminal connected to a negative output terminal of the bridge diode, and a cathode terminal connected to an anode terminal of the first electrolytic capacitor. A first diode, a third diode having a cathode terminal connected to the + output terminal of the bridge diode, an anode terminal connected to the -output terminal of the bridge diode, and a cathode terminal connected to the anode terminal of the third diode Valley-filled type consisting of a second electrolytic capacitor and a second diode having an anode terminal connected to a connection point of the first electrolytic capacitor and a first diode and a cathode terminal connected to a connection point of the second electrolytic capacitor and a third diode. In the high power factor correction circuit of: 상기 브릿지 다이오드의 AC입력단에 구비되어 전류제한 및 역률을 개선하는 코일과;A coil provided at an AC input terminal of the bridge diode to improve current limit and power factor; 상기 제 2다이오드에 병렬로 연결되어 상기 제 2다이오드에서의 스위칭 노이즈를 줄여 EMI를 개선하는 콘덴서를 포함하는 것을 특징으로 하는 패시브 고역률 보상회로.And a capacitor connected in parallel to the second diode to reduce switching noise of the second diode to improve EMI.
KR1019990062513A 1999-12-27 1999-12-27 Passive PFC circuit KR100319524B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019990062513A KR100319524B1 (en) 1999-12-27 1999-12-27 Passive PFC circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990062513A KR100319524B1 (en) 1999-12-27 1999-12-27 Passive PFC circuit

Publications (2)

Publication Number Publication Date
KR20010058280A KR20010058280A (en) 2001-07-05
KR100319524B1 true KR100319524B1 (en) 2002-01-09

Family

ID=19630048

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990062513A KR100319524B1 (en) 1999-12-27 1999-12-27 Passive PFC circuit

Country Status (1)

Country Link
KR (1) KR100319524B1 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100982537B1 (en) 2009-05-21 2010-09-15 (주)아크로젠텍 Multi-layer power factor correction circuit in light-emitting-diode driving circuit
KR101473242B1 (en) 2012-12-24 2014-12-16 에이스전자 기술(주) A circuit for improving power factor and THD

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101796431B1 (en) * 2015-09-08 2017-11-09 유수근 LED Driver and Driving Method for Power Factor Correction

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100982537B1 (en) 2009-05-21 2010-09-15 (주)아크로젠텍 Multi-layer power factor correction circuit in light-emitting-diode driving circuit
WO2010134721A2 (en) * 2009-05-21 2010-11-25 (주)아크로젠텍 Multilayer led power factor correction circuit
WO2010134721A3 (en) * 2009-05-21 2011-01-27 (주)아크로젠텍 Multilayer led power factor correction circuit
KR101473242B1 (en) 2012-12-24 2014-12-16 에이스전자 기술(주) A circuit for improving power factor and THD

Also Published As

Publication number Publication date
KR20010058280A (en) 2001-07-05

Similar Documents

Publication Publication Date Title
US8717789B2 (en) Three-phase buck-boost power factor correction circuit and controlling method thereof
US8320144B2 (en) Power factor correction circuit for reducing distortion of input current
US8705254B2 (en) Single-phase and three-phase dual buck-boost/buck power factor correction circuits and controlling method thereof
US5637988A (en) Switching power supply attaining sinusoidal input current
US6108222A (en) Power factor correction circuit
US20050024028A1 (en) DC-DC converter circuits and method for reducing DC bus capacitor current
US20110134671A1 (en) Ac/dc converter preloading circuit
JP2000316281A (en) 3-phase split boost converter with main stage and auxiliary stage
US20050237771A1 (en) Circuit for converting an AC voltage to a DC voltage
KR100319524B1 (en) Passive PFC circuit
CN113659860A (en) Switching power amplifier and control method and control system thereof
TWI737177B (en) Bridgeless step-up and step-down ac-to-dc converter
KR102626361B1 (en) 3 level buck-boost converter with flying capacitor voltage balancing circuit
CN107257195B (en) Resonant converter
CN115833630A (en) Valley filling circuit and control method thereof
Marimuthu et al. Design and implementation of modified Type-III Bridgeless Cuk LED driver for smart lighting applications
CN109936294B (en) Control circuit and flyback converter using same
CN211377892U (en) Power supply unit and power factor correction circuit thereof
WO2021028990A1 (en) Dc-dc converter
US20020000923A1 (en) Switching power supply circuit
RU64451U1 (en) PULSE CONVERTER
CN107257194B (en) Resonant converter
GB2349517A (en) Power factor correction circuit
KR20080034617A (en) Power factor correction circuit using snubber circuit
KR102642713B1 (en) 3 level converter with flying capacitor voltage balancing circuit

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee