KR100317904B1

KR100317904B1 - 무선가입자망시스템의시리얼통신장비와타임스위치간의인터페이스장치

Info

Publication number: KR100317904B1
Application number: KR1019970067298A
Authority: KR
Inventors: 곽종인
Original assignee: 송문섭; 주식회사 현대큐리텔
Priority date: 1997-12-10
Filing date: 1997-12-10
Publication date: 2002-04-22
Also published as: KR19990048560A

Abstract

본 발명은 WLL 시스템의 RIU에서 시리얼 통신장비와 RIU 내부에 있는 타임 스위치간의 인터페이스를 지원하기 위한 WLL 시스템의 시리얼 통신장비와 타임 스위치간의 인터페이스 장치에 관한 것으로, 시리얼 통신장비와 RIU 사이에 RS232C 포트를 통해 시리얼 통신용 데이터를 송수신하는 경우에 시리얼 통신장비와 RIU 내부에 있는 타임 스위치간의 인터페이스를 수행할 수 있는 인터페이스부를 RIU에 내장하고, 이때 상기 인터페이스부가 제어 인터페이스부, 8멀티플렉서, 클락 발생부, 시프트 레지스터, 레치로 이루어지며, 클락 발생부에서 클락과 제어신호가 공급되고 있는 상태에서 8멀티플렉서를 통해서는 제어부의 8비트 병렬 데이터를 2.048Mbps의 시리얼 데이터로 변환하여 타임 스위치로 출력하고, 시프트 레지스터와 레치를 통해서는 타임 스위치의 2.048Mbps의 시리얼 데이터를 8비트 병렬 데이터로 변환하여 제어부로 출력하며, 여기서 제어부가 8비트 병렬 데이터를 시리얼 통신용 데이터로 변환하여 RS232C 포트를 통해 시리얼 통신장비로 출력할 수 있도록 하는 것을 특징으로 한다.

Description

무선 가입자망 시스템의 시리얼 통신장비와 타임 스위치간의 인터페이스 장 치

본 발명은 무선 가입자망(Wireless Local Loop ; 이하, 'WLL'이라 함), 특히 광대역-WLL(Wideband-WLL) 시스템의 가입자 정합장치(Radial Interface Unit ; 이하, 'RIU'라 함)에서 시리얼 통신(SIO ; Serial Input Output)이 가능하도록 시리얼 통신장비와 RIU 내부에 있는 타임 스위치간의 인터페이스를 지원하기 위한 WLL 시스템의 시리얼 통신장비와 타임 스위치간의 인터페이스 장치에 관한 것이다.

종래의 RS-232C 포트를 이용한 통신은 가까운 거리에서의 피어-투-피어(Pear-To-Pear)가 전부였으며, 이때 WLL 무선접속규격을 따르는 W-WLL 시스템의 RIU에서는 RS232C 포트를 이용한 통신인 시리얼 통신(SIO)을 수용하게 되었다.

이러한 시리얼 통신을 위한 데이터가 WLL 무선접속규격에 부합되기 위해서는 시리얼 통신용 데이터가 W-WLL 시스템의 RIU 내부에 있는 타임 스위치의 타임 슬롯에 입력되어야 하는데, 이를 위해서는 RIU 내부에 있는 제어부패서 시리얼 포트, 즉 RS232C 포트를 통해 읽은 시리얼 통신용 데이터가 제어부에서 타임 스위치로 출력될 때 8비트 병렬 데이터로 출력되므로 이 8비트 병렬 데이터를 2.048Mbps의 시 리얼 데이터로 변환시켜 타임 스위치로 입력되게 해야 하며, 그 역으로 타임 스위치에서 출력되는 2.048Mbps의 시리얼 데이터를 8비트 병렬 데이터로 변환하여 제어부로 입력되게 하여 제어부가 이를 읽어 시리얼 포트를 통해 시리얼 통신장비로 시 리얼 통신용 데이터를 출력하도록 해야 한다.

본 발명은 상기와 같은 시리얼 통신장비에 있어서, 시리얼 통신장비와 RIU 내부에 있는 타임 스위치간의 인터페이스를 수행하기 위한 수단을 안출한 것으로서, 본 발명의 목적은 RIU 내부의 제어부가 RS232C 포트를 통해 읽은 시리얼 데이터를 8비트 병렬 데이터로 출력하는 경우 이 8비트 병렬 데이터를 2.048MbPs의 시리얼 데이터로 변환하여 타임 스위치로 출력하고, 그 역기능으로 타임 스위치에서 출력되는 2.048Mbps의 시리얼 데이터를 8비트 병렬 데이터로 변환하여 제어부로 출력할 수 있도록 한 WLL 시스템의 시리얼 통신장비와 타임 스위치간의 인터페이스 장치를 제공하는 데에 있다.

상기와 같은 목적을 달성하기 위한 본 발명의 WLL 시스템의 시리얼 통신장비와 타임 스위치간의 인터페이스 장치는, 시리얼 통신장비와 RIU 사이에 RS232C 포트를 통해 시리얼 통신용 데이터를 송수신하는 경우에 시리얼 통신장비와 RIU 내부에 있는 타임 스위치간의 인터페이스를 수행할 수 있는 인터페이스부를 RIU에 내장하고, 이때 상기 인터페이스부가 제어 인터페이스부, 8멀티플렉서, 클락 발생부, 시프트 레지스터, 레치로 이루어지며, 클칼 발생부에서 클락과 제어신호가 공급되고 있는 상태에서 8멀티플렉서를 통해서는 제어부의 8비트 병렬 데이터를 2.048Mbps의 시리얼 데이터로 변환하여 타임 스위치로 출력하고, 시프트 레지스터와 레치를 통해서는 타임 스위치의 2.048Mbps의 시리얼 데이터를 8비트 병렬 데이터로 변환하여 제어부로 출력하며, 여기서 제어부가 8비트 병렬 데이터를 시리얼 통신용 데이터로 변환하여 RS232C 포트를 통해 시리얼 통신장비로 출력할 수 있도록 하는 것을 특징으로 한다.

도 1은 본 발명에 따른 무선 가입자망 시스템의 시리얼 통신장비와 타임 스위치간의 인터페이스 장치의 전체적인 구성도,

도 2는 본 발명에 따른 인터페이스부의 상세 구성도.

<도면의 주요 부분에 대한 부호의 설명>

10 : 시리얼 통신장비 20 : RIU

30 : 제어부 40 : 인터페이스부

41 : 제어 인터페이스부 42 : 클락 발생부

43 : 8멀티플렉서 44 : 시프트 레지스터

45 : 레치 50 : 타임 스위치

이하, 본 발명의 실시예를 첨부된 도면을 참고로 하여 상세히 설명하면 다음과 같다.

도 1은 본 발명의 전체 구성도로서, RS232C 포트를 통하여 시리얼 통신이 가능한 시리얼 통신장비(10)가 RS232C 포트를 통해WLL 시스템의 RIU(20)와 연결된 구성을 나타낸 것으로, 상기 RIU(20)는 시리얼 통신장비(10)와의 시리얼 통신을 지원하며, 시리얼 통신을 가능하게 하는 기본적인 프로토콜이 소프트웨어로 내장되어 있는 제어부(30)와, 상기 제어부(30)와 연결되어 제어부(30)에서 출력되는 8비트 병렬 데이터를 2.048Mbps의 시리얼 데이터로 변환하여 타임 스위치로 출력하고, 타임 스위치에서 출력되는 2.048Mbps의 시리얼 데이터를 8비트 병렬 데이터로 변환하여 상기 제어부(30)로 출력함으로써 상기 시리얼 통신장비(10)와 타임 스위치간의 인터페이스를 수행하는 인터페이스부(40)와, 상기 인터페이스부(40)와 연결되어 인터페이스부(40)에서 출력되는 2.048Mbps의 시리얼 데이터를 입력받아 해당 타임 슬롯에 정렬하고, 해당 타임 슬롯에 정렬된 2.048Mbps의 시리얼 데이터를 상기 인터페이스부(40)로 출력하는 타임 스위치(50)로 구성된다.

도 2는 상기 인터페이스부(40)의 상세 구성도로서, 상기 제어부(30)에서 출력되는 8비트 병렬 데이터를 8멀티플렉서로 출력하고, 레치에서 출력되는 8비트 병렬 데이터를 제어부(30)로 출력하는 제어 인터페이스부(41)와, 외부로부터 클락을 입력받아 2.048MHz의 클락과 제어신호를 만들어 8멀티플렉서로 공급하고, 클락과 제어신호를 만들어 레치와 시프트 레지스터로 공급하는 클락 발생부(42)와, 상기 클락 발생부(42)에서 공급되는 2.048MHz의 클락과 제어신호에 따라 상기 제어 인터페이스부(41)에서 출력되는 8비트 병렬 데이터를 2.048Mbps의 시리얼 데이터로 변환하여 타임 스위치(50)로 출력하는 8멀티플렉서(43)와, 상기 클락 발생부(42)에서 공급되는 클락과 제어신호에 따라 SIPO(Serial Input Parallel Output) 기능을 수행하여 상기 타임 스위치(50)에서 출력되는 2.048Mbps의 시리얼 데이터를 8비트 병렬 데이터로 변환하는 시프트 레지스터(Shift Rcgister)(44)와, 상기 클락 발생부(42)에서 공급되는 클락과 제어신호에 따라 상기 시프트 레지스터(44)에서 변환된 8비트 병렬 데이터를 입력받아 상기 제어 인터페이스부(41)로 출력하는 레치(Latch)(45)로 이루어진다.

상기와 같이 구성된 본 발명은 시리얼 통신장비(10)와 RIU(20) 사이에 RS232C 포트를 이용하여 통신을 하게 되는데, 이때 RIU(20) 내부에 있는 인터페이스부(40)에 의해 상기 시리얼 통신장비(10)와 타임 스위치(50)간의 인터페이스가 이루어지게 되며, 여기서 RIU(20) 내부에 있는 제어부(30)와 인터페이스부(40)간에는 8비트 병렬 데이터를 송수신하고, 인터페이스부(40)와 타임 스위치(50)간에는 2.048Mbps의 시리얼 데이터를 송수신하게 된다.

도 2에 도시된 상기 인터페이스부(40)의 경우, 제어 인터페이스부(41)는 제어부(30)에서 출력되는 8비트 병렬 데이터를 입력받아 8멀티플렉서(43)로 출력한다.

이때, 클락 발생부(42)에서는 외부로부터 클락을 입력받아 2.048㎒의 클락과 제어신호를 만들어 8멀티플렉서(43)로 공급하는 동시에 시프트 레지스터(44)와 레치(45)로도 필요한 클락과 제어신호를 만들어 공급함으로써 8멀티플렉서(43)와 시프트 레지스터(44) 그리고 레치(45)가 이러한 클럭과 제어신호에 의해 동작하게 된다.

따라서, 8멀티플렉서(43)에서는 상기 클럭 발생부(42)에서 공급되는 2.048㎒의 클락에 따라 상기 제어 인터페이스부(41)에서 출력되는 8비트 병렬 데이터를 2.048Mbps의 시리얼 데이터로 변환하여 타임 스위치(50)로 출력한다.

한편, 타임 스위치(50)에서 출력되는 2.048Mbps의 시리얼 데이터는 시프트 레지스터(44)를 통해 8비트 병렬 데이터로 변환된다.

즉, 상기 시프트 레지스터(44)는 상기 클락 발생부(42)에서 공급되는 클럭과 제어신호에 따라 SIPO 기능을 수행함으로써 타임 스위치(50)에서 출력되는 2.048Mbps의 시리얼 데이터를 8비트 병렬 데이터로 변환한다.

이어, 레치(45)는 상기 클락 발생부(42)에서 공급되는 클락과 제어신호에 따라 상기 시프트 레지스터(44)에서 변환된 8비트 병렬 데이터를 입력받아 상기 제어 인터페이스부(41)로 출력하고, 제어 인터페이스부(41)는 다시 제어부(30)로 8비트 병렬 데이터를 출력한다.

이후, 상기 제어부(30)는 8비트 병렬 데이터를 시리얼 통신용 데이터로 변환하여 시리얼 포트, 즉 RS232C 포트를 통해 시리얼 통신장비(10)로 출력한다.

상기와 같이 본 발명의 인터페이스부(40)는, 제어부(30)에서 RS232C 포트를 통해 읽은 시리얼 통신용 데이터가 변환 출력되는 8비트 병렬 데이터를 2.048Mbps의 시리얼 데이터로 변환하여 타임 스위치(50)로 출력하고, 그 역기능으로 타임 스위치(50)에서 출력되는 2.048Mbps의 시리얼 데이터를 8비트 병렬 데이터로 변환하여 제어부(30)로 출력한다.

이상, 상기에서 설명한 바와 같이 본 발명은, 시리얼 통신장비와 RIU 사이에RS232C를 통해 시리얼 통신용 데이터를 송수신하느 경우에 RIU 내부에 있는 타임 스위치와 시리얼 통신장비를 인터페이스할 수 있는 인터페이스부를 RIU에 내장함으로써 8비트 병렬 데이터와 2.048Mbps의 시리얼 데이터간의 상호 변환을 통해 시리얼 통신장비와 타임 스위치간의 인터페이스를 용이하게 수행할 수 있게 되는 효과가 있다.

Claims

RS232C 포트를 통하여 시리얼 통신이 가능한 시리얼 통신장비와;

상기 RS232C 포트를 통해 연결되며, 상기 시리얼 통신장비와의 시리얼 통신을 지원하며, 시리얼 통신을 가능하게 하는 기본적인 프로토콜이 소프트웨어로 내장되어 있는 제어부,

상기 제어부에서 출력되는 8비트 병렬 데이터를 8멀티플렉서로 출력하고, 레치에서 출력되는 8비트 병렬 데이터를 제어부로 출력하는 제어 인터페이스부와, 외부로부터 클락을 입력받아 2.048㎒의 클락과 제어신호를 만들어 8멀티플렉서로 공급하고, 클락과 제어신호를 만들어 레치와 시프트 레지스터로 공급하는 클락 발생부와, 상기 클락 발생부에서 공급되는 2.048㎒의 클락과 제어신호에 따라 상기 제어 인터페이스부에서 출력되는 8비트 병렬 데이터를 2.048Mbps의 시리얼 데이터로 변환하여 타임 스위치로 출력하는 8멀티플렉서와, 상기 클락 발생부에서 공급되는 클락과 제4신호에 따라 SIPO 기능을 수행하여 상기 타임 스위치에서 출력되는 2.048Mbps의 시리얼 데이터를 8비트 병렬 데이터로 변환하는 시프트 레지스터와, 상기 클락 발생부에서 공급되는 클락과 제어신호에 따라 상기 시프트 레지스터에서 변환된 8비트 병렬 데이터를 입력받아 상기 제어 인터페이스부로 출력하는 레치로 이루어져, 상기 제어부에서 출력되는 8비트 병렬 데이터를 2.048Mbps의 시리얼 데이터로 변환하여 타임 스위치로 출력하고, 타임 스위치에서 출력되는 2.048Mbps의 시리얼 데이터를 8비트 병렬 데이터로 변환하여 상기 제어부로 출력함으로써 상기시리얼 통신장비와 타임 스위치간의 인터페이스를 수행하는 인터페이스부,

상기 인터페이스부와 연결되어 인터페이스부에서 출력되는 2.048Mbps의 시리얼 데이터를 입력받아 해당 타임 슬롯에 정렬하고, 해당 타임 슬롯에 정렬된 2.048Mbps의 시리얼 데이터를 상기 인터페이스부로 출력하는 타임 스위치로 구성된 RIU;

를 포함하여 이루어진 것을 특징으로 하는 무선 가입자망 시스템의 시리얼 통신장비와 타임 스위치간의 인터페이스 장치.