KR100312262B1 - 캐패시터 유전 특성 보호 방법 - Google Patents

캐패시터 유전 특성 보호 방법 Download PDF

Info

Publication number
KR100312262B1
KR100312262B1 KR1019990046633A KR19990046633A KR100312262B1 KR 100312262 B1 KR100312262 B1 KR 100312262B1 KR 1019990046633 A KR1019990046633 A KR 1019990046633A KR 19990046633 A KR19990046633 A KR 19990046633A KR 100312262 B1 KR100312262 B1 KR 100312262B1
Authority
KR
South Korea
Prior art keywords
film
dielectric film
capacitor
upper electrode
dielectric
Prior art date
Application number
KR1019990046633A
Other languages
English (en)
Other versions
KR20010038594A (ko
Inventor
길덕신
Original Assignee
박종섭
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 박종섭, 주식회사 하이닉스반도체 filed Critical 박종섭
Priority to KR1019990046633A priority Critical patent/KR100312262B1/ko
Publication of KR20010038594A publication Critical patent/KR20010038594A/ko
Application granted granted Critical
Publication of KR100312262B1 publication Critical patent/KR100312262B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02183—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing tantalum, e.g. Ta2O5

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)

Abstract

본 발명은 캐패시터 유전특성 보호방법에 관한 것으로서, 특히, 유전막을 Ta2O5등의 고유전상수를 갖는 물질로 형성할 경우 유전막의 환원을 방지하도록 금속산화질화물과 금속질화물로 이루어진 이중구조의 보호막을 상부전극상에 형성하여 주로 수소인 환원물질에 의한 유전막의 유전상수값을 보호하도록 하여 캐패시터의 정전용량을 확보하고 소자의 신뢰성을 개선시키는 반도체장치의 캐패시터 유전막 보호방법에 관한 것이다. 본 발명에 따른 캐패시터 유전특성 보호방법은 기판의 소정 부위에 형성된 도전층으로 이루어진 하부전극, 유전막 및 상부전극을 차례로 형성하는 단계와, 상부전극상에 금속-실리콘-질소로 이루어진 화합물층을 형성하는 단계와, 화합물층의 표면을 산화시켜 소정 두께의 금속산화물층을 형성하는 단계를 포함하여 이루어진다.

Description

캐패시터 유전특성 보호방법{A method of maintaining a dielectric constant of a dielectric layer of a capacitor}
본 발명은 캐패시터 유전특성 보호방법에 관한 것으로서, 특히, 유전막을 Ta2O5등의 고유전상수를 갖는 물질로 형성할 경우 유전막의 환원을 방지하도록 금속산화질화물과 금속질화물로 이루어진 이중구조의 보호막을 상부전극상에 형성하여 주로 수소인 환원물질에 의한 유전막의 유전상수값을 보호하도록 하여 캐패시터의 정전용량을 확보하고 소자의 신뢰성을 개선시키는 반도체장치의 캐패시터 유전막 보호방법에 관한 것이다.
반도체장치의 고집적화에 따라 셀(cell) 면적이 축소되어도 캐패시터가 일정한 축전 용량을 갖도록 축전 밀도를 증가시키기 위한 많은 연구가 진행되고 있다.
메모리 소자의 셀이 갖는 제한된 영역에서 캐패시터의 정전용량을 확보하기 위하여 유효면적을 증대시키는 방법과 유전상수가 큰 물질로 유전막을 형성하여 캐패시터의 정전용량(capacitance)을 증가시키는 기술이 있다. 이때, 유전막으로 사용되는 물질로는 Ta2O5, BST(Ba1Sr1-xTiO3) 등이 있다.
PZT 또는 BST와 같은 고유전체는 유전막과 상부전극 형성후 형성되는 층간절연층이나 환원분위기에서의 열처리에 의하여 전기적 특성의 열화가 필연적이다. 이를 방지하기 위하여 유전막 및 상부전극 형성 후 층간절연층을 형성하는 경우, 또는, 후속 공정에서의 수소 등의 환원기체에 의한 유전막으로의 유입을 방지하는 보호막을 그 밀도가 치밀하게 형성하여 상부전극을 덮는 방법을 채용하고 있다. 이러한 보호막은 주로 산화티타늄(TiO2)막, 산화알루미늄(Al2O3)막, 또는 질화실리콘(Si3N4) 등으로 이루어진 단일막 구조를 갖고 있다.
주로 산화물로 이루어진 고유전막의 특성 열화는 층간절연층 형성이나 패시베이션(passivation)을 위한 열처리 공정시 필수적인 수소에 기인하는 것으로 알려져 있다. 참고로, 수소는 환원성이 매우 큰 물질이다. 따라서, 고유전막을 채용하는 캐패시터의 전극으로 많이 사용되는 백금 등의 도전체를 사용하며 동시에 고유전막의 전기적 특성의 열화를 방지하기 위하여 밀도가 매우 높은 산화알루미늄이나 티타늄산화물 또는 실리콘질화물로 이루어진 보호막을 상부전극상에 형성하여 수소의 고유전막으로의 침투를 방지한다.
즉, 상부전극이 보호막으로 덮여있지 않은 경우, 층간절연층 형성시 또는 패시베이션용 열처리시 발생하는 수소(H2)가 백금등으로 이루어진 상부전극에 의하여 수소원자로 해리되어 고유전막으로 확산된다. 고유전막으로 침투한 수소원자는 고유전막의 표면을 환원시켜 고유전막의 유전특성을 저하시킨다. 따라서, 상부전극을 덮는 보호막이 형성된 경우 상부전극을 통한 수소유입 자체를 차단시키므로 유전막이 환원되는 정도를 감소시키는 것이다.
도 1a 내지 도 1c는 종래 기술에 따른 반도체장치의 캐패시터 유전특성 보호방법을 도시한 보호막 형성공정 단면도이다.
도 1a를 참조하면, 실리콘 등으로 이루어진 반도체기판(도시안함)의 소정부위에 도전성 물질로 하부전극(10)을 형성한 다음, 하부전극(10)상에 고유전막(11)을 증착하여 형성한다.
그리고, 고유전막(11)상에 백금 등의 금속으로 상부전극(12)을 형성한다.
도 1b를 참조하면, 상부전극(12)상에 수소침투 내지는 확산을 방지하기 위하여 보호막(13)을 형성한다. 이때, 보호막(13)은 보호막은 주로 산화티타늄(TiO2)막, 산화알루미늄(Al2O3)막, 또는 질화실리콘(Si3N4) 등을 증착하여 형성된 단일막 구조를 갖고 있다.
도 1c를 참조하면, 보호막(13)상에 산화막 등을 화학기상증착(chemical vapor deposition)으로 증착하여 층간절연층(14)을 형성한다. 이때, 층간절연층의 형성이 수소분위기에서 이루어지는 경우, 상부전극(12)상에 형성된 보호막(13)이 수소의 상부전극으로의 침투를 방지하여 궁극적으로 고유전막(11)의 특성열화를 방지하게된다.
그러나, 상술한 종래의 기술에 따른 캐패시터 유전특성 보호방법은 상부전극을 덮는 보호막을 단일막 구조로 형성하므로 수소의 유전막으로의 확산을 방지하기에는 한계가 있고, 특히, 후속공정의 온도가 고온으로 증가할 경우 수소확산방지 특성이 악화되어 캐패시터의 정전용량을 감소시키는 문제점이 있다.
따라서, 본 발명의 목적은 Ta2O5와 같은 고유전막을 메모리 소자의 캐패시터에 적용하기 위하여 유전막을 Ta2O5등의 고유전상수를 갖는 물질로 형성할 경우 유전막의 환원을 방지하도록 금속산화질화물과 금속질화물로 이루어진 이중구조의 보호막을 상부전극상에 형성하여 주로 수소인 환원물질에 의한 유전막의 유전상수값을 보호하도록 하여 캐패시터의 정전용량을 확보하고 소자의 신뢰성을 개선시키는 반도체장치의 캐패시터 유전막 보호방법을 제공하는데 있다.
상술한 목적을 달성하기 위하여 본 발명에 따른 캐패시터 유전특성 보호방법은 기판의 소정 부위에 형성된 도전층으로 이루어진 하부전극, 유전막 및 상부전극을 차례로 형성하는 단계와, 상부전극상에 금속-실리콘-질소로 이루어진 화합물층을 형성하는 단계와, 화합물층의 표면을 산화시켜 소정 두께의 금속산화물층을 형성하는 단계를 포함하여 이루어진다.
도 1a 내지 도 1c는 종래 기술에 따른 반도체장치의 캐패시터 유전특성 보호방법을 도시한 보호막 형성공정 단면도
도 2a 내지 도 2c는 본 발명에 따른 반도체장치의 캐패시터 유전특성 보호방법을 도시한 보호막 형성공정 단면도
본 발명은 PZT, BST, Ta2O5와 같은 고유전막을 적용하는 반도체장치의 캐패시터 제조에 있어서, 하부전극, 유전막 및 상부전극으로 구성된 캐패시터의 상부전극 표면을 금속-실리콘질화물과 금속-실리콘질화산화물의 이중구조로 된 보호막으로 덮는 구조를 갖도록 형성한다.
일반적으로 금속-실리콘-질소의 구성성분을 갖는 질화물(M-Si-N, M: Ti, Ta, Mo, W 등)은 그 구조가 치밀하고 동시에 화학적으로 매우 안정된 물질로서 특정 물질의 확산방지 장벽으로 이용된다. 이러한 질화물들은 질화물내에서 질소가 차지하는 비율이 클수록 치밀도가 크게 증가하는 것으로 알려져 있다.
질소의 함량이 증가하면, 질소는 질화물내의 실리콘과 우선적으로 결합하여 매우 치밀한 Si3N4를 형성하게 되고, 나머지 금속원자는 질소와 결합하지 않고 금속 자체로 잔류하는 것으로 알려져 있다. 한편, Si3N4는 종래 기술에서 설명한 바와 같이 수소에 대한 확산장벽물질로 매우 효과적인 화합물이다.
본 발명은 이러한 질화물의 질소함량을 조절하는 경우 질화물 내부에 Si3N4가 주로 형성되는 점을 이용하여 나머지 금속을 산화시켜 외측에 치밀한 구조의 산화물을 형성하고 내측에 역시 치밀한 구조의 질화물을 형성하므로서, 결국, 이중구조의 상부전극 보호막을 형성하여 환원반응을 최대한으로 억제시키는 것이다.
예를 들면, 금속실리콘질화물로 Ti-Si-N을 사용하는 경우, 이 질화물의 질소량을 적절하게 조절하여 질화물 내부에 충분한 양의 Si3N4가 포함된 Ti-Si-N 질화물 박막을 형성한 다음, 이를 산화시키면 질소와 결합하지 않고 잔류한 금속 Ti가 산화되어 역시 치밀한 구조를 갖는 산화티타늄(TiO2)가 형성된다. 따라서, 우수한 확산장벽 역할을 수행할 수 있는 치밀한 산화물과 질화물로 이루어진 이중구조의 보호막을 형성할 수 있다.
결국, 본 발명에서는 상부전극 표면에 환원방지막인 보호막을 개재시켜 수소의 고유전막으로의 확산침투를 막아 캐패시터의 정전용량을 확보하는 것이다.
이하, 첨부한 도면을 참조하여 본 발명을 상세히 설명한다.
도 2a 내지 도 2c는 본 발명에 따른 반도체장치의 캐패시터 유전특성 보호방법을 도시한 보호막 형성공정 단면도이다.
도 2a를 참조하면, 실리콘 등으로 이루어진 반도체기판(도시안함)의 소정부위에 도전성 물질로 하부전극(20)을 형성한 다음, 하부전극(20)상에 고유전막(21)을 증착하여 형성한다. 이때, 고유전막(21)은 Ta2O5나 PZT, BST 등의 강유전물질을 사용하여 형성한다.
그리고, 고유전막(21)상에 백금 등의 금속으로 상부전극(22)을 스퍼터링 등의 방법으로 형성한다.
그 다음, 상부전극(22)을 덮도록 금속-실리콘-질소로 이루어진 화합물박막(23)을 형성한다. 이때, 금속실리콘질화물로 Ti-Si-N을 사용하는 경우, 이 질화물의 질소량을 적절하게 조절하여 질화물 내부에 충분한 양의 Si3N4가 포함된 Ti-Si-N 질화물 박막을 형성한다. 즉, 질화물내에 실리콘질화물을 우선적으로 형성하기 위하여 질소의 화합물내의 함량을 조절한다.
도 2b를 참조하면, 금속-실리콘-질소로 이루어진 화합물박막(23)의 표면을 산화시켜 금속-산소로 이루어진 산화막(231)을 형성한다. 이때, 산화막(231)은 화합물박막(23)의 표면 일부가 산화되어 형성되며, 나머지 화합물박막(230)은 상부전극(22)상에 잔류한다. 따라서, 치밀한 구조를 가지며 화학적으로 안정한 산화물인 산화막(231)과 질화물인 잔류한 화합물박막(230)으로 이루어진 이중층구조의 보호막(230,231)이 완성되어 수소 등의 유전막(21)으로의 침투를 방지하는 우수한 확산장벽층이 형성된다. 이때, 금소-실리콘-질소로 이루어진 화합물중 금속을 티타늄으로 형성한 경우 산화막(231)은 TiO2가 된다.
도 2c를 참조하면, 상층보호막(231)인 산화막(231)상에 산화실리콘 등을 화학기상증착(chemical vapor deposition)으로 증착하여 층간절연층(24)을 형성한다. 이때, 층간절연층의 형성이 수소분위기에서 이루어지는 경우에도, 상부전극(22)상에 형성된 이중층 구조의 이중층(231,230)으로 이루어진 보호막이 수소의 상부전극으로의 확산침투를 방지하여 궁극적으로 고유전막(21)의 환원에 기인한 특성열화를 방지하게 된다.
따라서, 본 발명에 따른 캐패시터 유전특성 보호방법은 금속실리콘질화물을 형성한 후 그 표면을 산화시키기 때문에 보호막의 입계나 수소 등의 침투에 취약한 부위가 치밀한 구조의 산화막으로 이루어진 장벽이 형성되므로 효과적인 수소확산방지막 역할을 수행하게 하므로 고유전막의 특성을 개선시켜 디램 또는 에프램(FRAM)dml 적용에 효과적인 장점이 있다.

Claims (5)

  1. 기판의 소정 부위에 형성된 도전층으로 이루어진 하부전극, 유전막 및 상부전극을 차례로 형성하는 단계와,
    상기 상부전극상에 금속-실리콘-질소로 이루어진 화합물층을 형성하는 단계와,
    상기 화합물층의 표면을 산화시켜 소정 두께의 금속산화물층을 형성하는 단계로 이루어진 캐패시터 유전특성 보호방법.
  2. 청구항 1에 있어서, 상기 금속은 티타늄을 사용하는 것이 특징인 캐패시터 유전특성 보호방법.
  3. 청구항 1에 있어서, 상기 화합물층의 상기 유전막과 가까운 쪽에 질화실리콘이 우선적으로 형성되도록 상기 화합물층의 질소함유량을 조절하는 것이 특징인 캐패시터 유전특성 보호방법.
  4. 청구항 1에 있어서, 상기 금속산화물층을 형성하는 단계 이후, 상기 금속산화물층상에 층간절연층을 형성하는 단계를 더 포함하여 이루어진 것이 특징인 캐패시터 유전특성 보호방법.
  5. 청구항 1에 있어서, 상기 유전막은 Ta2O5로 등으로 이루어진 강유전물질로 형성하는것이 특징인 캐패시터 유전특성 보호방법.
KR1019990046633A 1999-10-26 1999-10-26 캐패시터 유전 특성 보호 방법 KR100312262B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019990046633A KR100312262B1 (ko) 1999-10-26 1999-10-26 캐패시터 유전 특성 보호 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990046633A KR100312262B1 (ko) 1999-10-26 1999-10-26 캐패시터 유전 특성 보호 방법

Publications (2)

Publication Number Publication Date
KR20010038594A KR20010038594A (ko) 2001-05-15
KR100312262B1 true KR100312262B1 (ko) 2001-11-05

Family

ID=19616976

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990046633A KR100312262B1 (ko) 1999-10-26 1999-10-26 캐패시터 유전 특성 보호 방법

Country Status (1)

Country Link
KR (1) KR100312262B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3581114B2 (ja) * 2001-06-27 2004-10-27 シャープ株式会社 拡散防止膜およびその製造方法および半導体記憶素子およびその製造方法

Also Published As

Publication number Publication date
KR20010038594A (ko) 2001-05-15

Similar Documents

Publication Publication Date Title
KR100351056B1 (ko) 선택적 금속산화막 형성단계를 포함하는 반도체 소자의 제조방법
US7129128B2 (en) Method of improved high K dielectric-polysilicon interface for CMOS devices
US5396095A (en) Method of manufacturing a semiconductor device comprising a capacitor with a ferroelectric dielectric, and semiconductor device comprising such a capacitor
US6037235A (en) Hydrogen anneal for curing defects of silicon/nitride interfaces of semiconductor devices
US6518070B1 (en) Process of forming a semiconductor device and a semiconductor device
US6282080B1 (en) Semiconductor circuit components and capacitors
US6020024A (en) Method for forming high dielectric constant metal oxides
US7326990B2 (en) Semiconductor device and method for fabricating the same
US6472319B2 (en) Method for manufacturing capacitor of semiconductor memory device by two-step thermal treatment
TW508756B (en) Method to produce a micro-electronic element and micro-electronic element
KR100312262B1 (ko) 캐패시터 유전 특성 보호 방법
JP3522605B2 (ja) 材料層及び拡散バリアを有する積層装置並びに拡散バリアの製法
JPH1140761A (ja) 半導体装置及びその製造方法
KR100550636B1 (ko) 반도체 소자의 고유전체 캐패시터 형성방법
KR100671605B1 (ko) 반도체 소자의 캐패시터 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100920

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee