KR100311492B1 - Solid state image sensing device - Google Patents
Solid state image sensing device Download PDFInfo
- Publication number
- KR100311492B1 KR100311492B1 KR1019980056115A KR19980056115A KR100311492B1 KR 100311492 B1 KR100311492 B1 KR 100311492B1 KR 1019980056115 A KR1019980056115 A KR 1019980056115A KR 19980056115 A KR19980056115 A KR 19980056115A KR 100311492 B1 KR100311492 B1 KR 100311492B1
- Authority
- KR
- South Korea
- Prior art keywords
- charge transfer
- regions
- region
- vertical charge
- photodiode
- Prior art date
Links
- 239000007787 solid Substances 0.000 title 1
- 238000003384 imaging method Methods 0.000 claims abstract description 23
- 239000011159 matrix material Substances 0.000 claims abstract description 5
- 238000000926 separation method Methods 0.000 claims 1
- 239000010410 layer Substances 0.000 description 32
- 238000009792 diffusion process Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 239000011229 interlayer Substances 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 239000000758 substrate Substances 0.000 description 3
- 238000006243 chemical reaction Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000002513 implantation Methods 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 230000002411 adverse Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 229920006395 saturated elastomer Polymers 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/148—Charge coupled imagers
- H01L27/14806—Structural or functional details thereof
- H01L27/14812—Special geometry or disposition of pixel-elements, address lines or gate-electrodes
Abstract
본 발명은 전하전송 채널의 유효 면적을 균일하게 확보할 수 있도록하여 전하전송효율을 높일 수 있도록한 고체 촬상 소자에 관한 것으로,일정 간격으로 분리되어 매트릭스 형태로 구성되는 복수개의 포토다이오드 영역들과,상기 포토다이오드 영역들에 대응하여 그들 사이에 선택적으로 확장 영역을 갖고 수직 방향으로 형성되는 수직 전하 전송 영역들과,상기 포토다이오드 영역들 및 수직전하 전송 영역들의 둘레에 수직 전하 전송 영역의 확장 영역과 동일한 부분에 동일 면적으로 구성되는 축소 영역을 갖고 각 영역들을 전기적으로 분리하기 위하여 형성되는 채널 스톱층을 포함하여 구성된다.The present invention relates to a solid-state imaging device that can increase the charge transfer efficiency by ensuring a uniform effective area of the charge transfer channel, a plurality of photodiode regions separated by a predetermined interval and configured in a matrix form, Vertical charge transfer regions formed in a vertical direction with an extended region selectively therebetween corresponding to the photodiode regions, and an extended region of a vertical charge transfer region around the photodiode regions and the vertical charge transfer regions; And a channel stop layer formed to electrically separate each of the areas, with the reduced area being the same area in the same portion.
Description
본 발명은 고체 촬상 소자에 관한 것으로, 특히 전하전송 채널의 유효 면적을 균일하게 확보할 수 있도록하여 전하전송효율을 높일 수 있도록한 고체 촬상 소자에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a solid-state imaging device, and more particularly, to a solid-state imaging device in which the effective area of the charge transfer channel can be secured uniformly to increase the charge transfer efficiency.
일반적으로 전하 결합 소자(CCD)는 반도체 기판에 매트릭스 형태로 배열되어빛에 관한 영상 신호를 전기적인 신호로 변환하는 복수개의 광전 변환 영역(PD)과, 상기 광전 변환 영역에서 생성되어진 영상 전하를 수직 방향으로 전송하는 복수개의 수직 전하 전송 영역(VCCD)과, 상기 수직 방향으로 전송되어진 영상 전하를 수평 방향으로 전송하는 수평 전하 전송 영역(HCCD)과, 상기 수평 방향으로 전송되어진 영상 전하를 센싱하여 외부의 주변 회로로 출력하는 센싱 앰프를 포함하여 구성된다.In general, a charge coupling device (CCD) is arranged in a matrix form on a semiconductor substrate to convert a plurality of photoelectric conversion regions (PD) for converting an image signal of light into an electrical signal and the image charge generated in the photoelectric conversion region is vertical A plurality of vertical charge transfer regions (VCCD) transferring in the horizontal direction, a horizontal charge transfer region (HCCD) transferring the image charges transferred in the vertical direction in the horizontal direction, and an image charge transferred in the horizontal direction It consists of a sensing amplifier that outputs to the peripheral circuit.
이와 같은 구성을 갖는 고체 촬상 소자의 포토다오드 영역 및 수직 전하 전송 영역이 구성되는 부분의 상세 구성은 다음과 같다.The detailed structure of the part which the photodiode area | region and the vertical charge transfer area | region of a solid-state image sensor which have such a structure is comprised is as follows.
도 1은 종래 기술의 고체 촬상 소자의 구조 단면도이고, 도 2a와 도 2b는 종래 기술의 고체 촬상 소자의 평면 구성 및 전위 분포도이다.1 is a structural cross-sectional view of a solid-state imaging device of the prior art, and FIGS. 2A and 2B are planar configurations and potential distribution diagrams of the solid-state imaging device of the prior art.
먼저, N형 반도체 기판(1)의 표면내에 형성되는 제 1 P형 웰 영역(2)과 제 1 p형 웰 영역(2)내에 선택적으로 형성되는 제 2 p형 웰 영역(3)과, 제 2 p형 웰 영역(3)들에 대응하여 그 상측에 수직 방향으로 일정 간격으로 분리 형성되어 전하 전송 채널로 사용되는 수직 전하 전송 영역(5)들과, 상기 수직 전하 전송 영역(5)들 사이에 각각 분리되어 복수개가 대응 구성되어 영상 전하를 생성하는 PDN,PDP 영역으로 이루어진 포토 다이오드 영역(6)(7)들과, 상기 포토다이오드 영역(6)(7)들의 주위에 고농도의 p형 불순물 주입으로 형성되어 각각의 포토다이오드 영역(6)(7)들을 분리하는 채널 스톱층(4)과, 전면에 형성되는 게이트 절연층(8)과, 상기 수직 전하 전송 영역(5)들 상측에 절연층(10)에 의해 서로 분리 구성되어 인가되는 클럭 신호에 의해 영상 전하를 일방향으로 이동시키는 복수개의 제 1,2 폴리 게이트(9)(제 1,2 폴리 게이트에서 어느 한 폴리 게이트는 도시되지 않음)들과, 상기 제 1,2 폴리 게이트(9)들 을 포함하는 전면에 형성되는 층간 절연층(11)과, 상기 층간 절연층(11)상에 형성되어 포토 다이오드 영역(6)(7)들 이외의 영역에 빛이 조사되는 것을 막는 차광 금속층(12)과, 상기 차광 금속층(12)을 포함하는 전면에 형성되는 평탄화 절연층(13)을 포함하여 구성된다.First, the first p-type well region 2 formed in the surface of the N-type semiconductor substrate 1 and the second p-type well region 3 selectively formed in the first p-type well region 2, and Between the vertical charge transfer regions 5 and the vertical charge transfer regions 5 formed separately from each other at regular intervals in the vertical direction corresponding to the 2 p-type well regions 3 and used as charge transfer channels, A high concentration of p-type impurities around the photodiode regions (6) and (7) consisting of PDN and PDP regions, each of which is configured to correspond to each other and is configured to generate an image charge. A channel stop layer 4 formed by implantation to separate the respective photodiode regions 6 and 7, a gate insulating layer 8 formed on the front surface, and an upper portion of the vertical charge transfer regions 5. The image charges are separated in one direction by a clock signal applied separately from each other by the layer 10. And a plurality of first and second poly gates 9 (any one of the poly gates in the first and second poly gates are not shown) and a front surface including the first and second poly gates 9. A light shielding metal layer 12 formed on the interlayer insulating layer 11 and the interlayer insulating layer 11 to prevent light from being irradiated to regions other than the photodiode regions 6 and 7 and the light shielding metal layer ( It comprises a planarization insulating layer 13 formed on the front surface including a 12).
여기서, 상기 제 1,2 폴리 게이트(9)들은 서로 오버랩되고 트랜스퍼 클럭인 인가되는 게이트는 포토다이오드 영역에 일부분이 오버랩되게 형성한다.Here, the first and second poly gates 9 overlap each other and a gate applied as a transfer clock is formed to partially overlap the photodiode region.
이와 같은 단면 구조를 갖는 종래 기술의 고체 촬상 소자의 평면 구성은 다음과 같다.The planar structure of the solid-state image sensor of the prior art which has such a cross-sectional structure is as follows.
포토다이오드 영역(13)들 사이에 수직 방향으로 수직 전하 전송 영역(14)이 구성되고 포토다이오드 영역(13)들과 수직 전하 전송 영역(14)들 사이에 채널 스톱층(15)이 구성된다.A vertical charge transfer region 14 is formed in the vertical direction between the photodiode regions 13 and a channel stop layer 15 is formed between the photodiode regions 13 and the vertical charge transfer regions 14.
이때, 수직 전하 전송 영역(14)들의 주위에 형성되는 채널 스톱층(15)이 균일한 너비로 형성되는 것이 아니라 포토다이오드 영역(13)과 포토다이오드 영역(13)사이의 채널 스톱층(15)은 ㉮부분에서보다 ㉯부분에서 더 넓은 너비로 형성된다. 이는 ㉯부분에서의 채널스톱층의 측면확산이 더 크기때문이다.At this time, the channel stop layer 15 formed around the vertical charge transfer regions 14 is not formed to have a uniform width, but the channel stop layer 15 between the photodiode region 13 and the photodiode region 13. Is wider at the top than at the top. This is due to the larger side diffusion of the channel stop layer at the top.
이와 같이 채널 스톱층(15)이 균일한 너비를 갖지 못하여 실제 소자 동작시에 수직 전하 전송 영역(14)의 포텐셜 프로파일은 도 2b에서와 같이 평면상에서 보면 굴곡을 갖는다.As such, since the channel stop layer 15 does not have a uniform width, in the actual device operation, the potential profile of the vertical charge transfer region 14 is curved in plan view as shown in FIG. 2B.
이와 같은 종래 기술의 고체 촬상 소자는 다음과 같은 문제가 있다.Such a solid-state imaging device of the prior art has the following problems.
채널 스톱층의 측면 확산에 의해 수직 전하 전송 영역의 유효 채널 영역이 줄어들어 전하 전송 효율이 저하된다.Lateral diffusion of the channel stop layer reduces the effective channel region of the vertical charge transfer region, thereby lowering the charge transfer efficiency.
이는 소자가 고집적화할수록 그에 따른 악영향이 더 증가하여 고화소의 소자 제조를 어렵게 한다.This makes it more difficult to manufacture a device with a high pixel as the device becomes more integrated, thereby increasing its adverse effect.
본 발명은 이와 같은 종래 기술의 고체 촬상 소자의 제조 방법의 문제점을 해결하기 위하여 안출한 것으로, 전하전송 채널의 유효 면적을 균일하게 확보할 수 있도록하여 전하전송효율을 높일 수 있도록한 고체 촬상 소자를 제공하는데 그 목적이 있다.The present invention has been made to solve the problems of the conventional method of manufacturing a solid-state imaging device, a solid-state imaging device that can increase the charge transfer efficiency by ensuring the effective area of the charge transfer channel uniformly The purpose is to provide.
도 1은 종래 기술의 고체 촬상 소자의 구조 단면도1 is a structural cross-sectional view of a solid-state imaging device of the prior art
도 2a와 도 2b는 종래 기술의 고체 촬상 소자의 평면 구성 및 전위 분포도2A and 2B are planar configurations and potential distribution diagrams of the conventional solid-state imaging device.
도 3은 본 발명에 따른 고체 촬상 소자의 구조 단면도3 is a structural cross-sectional view of a solid-state imaging device according to the present invention.
도 4a와 도 4b는 본 발명에 따른 고체 촬상 소자의 평면 구성 및 전위 분포도4A and 4B are planar configurations and potential distribution diagrams of the solid-state imaging device according to the present invention.
도 5a와 도 5b는 본 발명에 따른 다른 실시예들의 평면 구성도5A and 5B are planar views of other embodiments according to the present invention.
도면의 주요부분에 대한 부호의 설명Explanation of symbols for main parts of the drawings
51. 수직 전하 전송 영역 52. 포토 다이오드 영역51. Vertical Charge Transfer Region 52. Photodiode Region
53. 채널 스톱층53. Channel Stop Floor
전하전송 채널의 유효 면적을 균일하게 확보할 수 있도록하여 전하전송효율을 높일 수 있도록한 본 발명에 고체 촬상 소자는 일정 간격으로 분리되어 매트릭스 형태로 구성되는 복수개의 포토다이오드 영역들과,상기 포토다이오드 영역들에 대응하여 그들 사이에 선택적으로 확장 영역을 갖고 수직 방향으로 형성되는 수직 전하 전송 영역들과,상기 포토다이오드 영역들 및 수직전하 전송 영역들의 둘레에 수직 전하 전송 영역의 확장 영역과 동일한 부분에 동일 면적으로 구성되는 축소 영역을 갖고 각 영역들을 전기적으로 분리하기 위하여 형성되는 채널 스톱층을 포함하여 구성되는 것을 특징으로 한다.The solid-state imaging device according to the present invention allows the effective area of the charge transfer channel to be uniformly secured to increase the charge transfer efficiency. The solid-state imaging device includes a plurality of photodiode regions formed in a matrix form at regular intervals, and the photodiode. Vertical charge transfer regions formed in a vertical direction with an extended region selectively therebetween corresponding to the regions, and in the same portion as the extended region of the vertical charge transfer region around the photodiode regions and the vertical charge transfer regions; And a channel stop layer formed to electrically separate each of the areas, having a reduced area formed of the same area.
이하, 첨부된 도면을 참고하여 본 발명에 따른 고체 촬상 소자에 관하여 상세히 설명하면 다음과 같다.Hereinafter, the solid-state imaging device according to the present invention will be described in detail with reference to the accompanying drawings.
도 3은 본 발명에 따른 고체 촬상 소자의 구조 단면도이다.3 is a structural sectional view of the solid-state imaging device according to the present invention.
본 발명의 고체 촬상 소자는 먼저, N형 반도체 기판(31)의 표면내에 형성되는 제 1 P형 웰 영역(32)과 제 1 p형 웰 영역(32)내에 선택적으로 형성되는 제 2 p형 웰 영역(33)과, 제 2 p형 웰 영역(33)들에 대응하여 그 상측에 수직 방향으로 일정 간격으로 분리되고 부분적으로 확장형성되어 전하 전송 채널로 사용되는 수직 전하 전송 영역(35)들과, 상기 수직 전하 전송 영역(35)들 사이에 각각 분리되어 복수개가 대응 구성되어 영상 전하를 생성하는 PDN,PDP 영역으로 이루어진 포토 다이오드 영역(36)(37)들과, 상기 포토다이오드 영역(36)(37)들의 주위에 고농도의 p형 불순물 주입으로 형성되어 각각의 포토다이오드 영역(36)(37)들을 분리하는 채널 스톱층(34)과, 전면에 형성되는 게이트 절연층(38)과, 상기 수직 전하 전송 영역(35)들 상측에 절연층(40)에 의해 서로 분리 구성되어 인가되는 클럭 신호에 의해 영상 전하를 일방향으로 이동시키는 복수개의 제 1,2 폴리 게이트(39)(제 1,2 폴리 게이트에서 어느 한 폴리 게이트는 도시되지 않음)들과, 상기 제 1,2 폴리 게이트(39)들을 포함하는 전면에 형성되는 층간 절연층(41)과, 상기 층간 절연층(41)상에 형성되어 포토 다이오드 영역(36)(37)들 이외의 영역에 빛이 조사되는 것을 막는 차광 금속층(42)과, 상기 차광 금속층(42)을 포함하는 전면에 형성되는 평탄화 절연층(43)을 포함하여 구성된다.The solid-state imaging device of the present invention firstly comprises a first p-type well region 32 formed in the surface of the N-type semiconductor substrate 31 and a second p-type well selectively formed in the first p-type well region 32. The region 33 and the vertical charge transfer regions 35 corresponding to the second p-type well regions 33 at a predetermined interval in the vertical direction and partially expanded to be used as charge transfer channels; And photodiode regions 36 and 37, each of which is divided between the vertical charge transfer regions 35 and correspondingly constituted of a plurality of PDN and PDP regions to generate an image charge, and the photodiode region 36. A channel stop layer 34 formed by a high concentration of p-type impurity implantation around the 37 to separate the respective photodiode regions 36 and 37, a gate insulating layer 38 formed on the front surface, and Spheres separated from each other by an insulating layer 40 on top of the vertical charge transfer regions 35. A plurality of first and second poly gates 39 (not one poly gate is shown in the first and second poly gates) for moving the image charge in one direction by a clock signal applied thereto; The interlayer insulating layer 41 formed on the front surface including the poly gates 39 and on the interlayer insulating layer 41 to irradiate light to regions other than the photodiode regions 36 and 37. The film includes a light shielding metal layer 42 and a planarization insulating layer 43 formed on the entire surface including the light shielding metal layer 42.
여기서, 상기 제 1,2 폴리 게이트(39)들은 서로 오버랩되고 트랜스퍼 클럭인 인가되는 게이트는 포토다이오드 영역에 일부분이 오버랩되게 형성한다.Here, the first and second poly gates 39 overlap each other and a gate applied as a transfer clock is formed to partially overlap the photodiode region.
이와 같은 구성을 갖는 본 발명에 따른 고체 촬상 소자의 평면 구성 및 포텐셜 프로파일은 다음과 같다.The planar configuration and potential profile of the solid-state imaging device according to the present invention having such a configuration are as follows.
도 4a와 도 4b는 본 발명에 따른 고체 촬상 소자의 평면 구성 및 전위 분포도이고, 도 5a와 도 5b는 본 발명에 따른 다른 실시예들의 평면 구성도이다.4A and 4B are planar configurations and potential distribution diagrams of the solid-state imaging device according to the present invention, and FIGS. 5A and 5B are planar configurations of other embodiments according to the present invention.
본 발명에 따른 고체 촬상 소자는 수직 전하 전송 영역(51)의 포텐셜 프로파일을 조정하기 위하여 특정 부분에서 확장 형성한 것으로, 일정 간격으로 분리되어 매트릭스 형태로 구성되는 복수개의 포토다이오드 영역(52)들과, 상기 포토다이오드 영역(52)들 사이에 선택적으로 확장 영역(도 4a의 ㉰부분)을 갖고 수직 방향으로 형성되는 수직 전하 전송 영역(51)들과, 상기 포토다이오드 영역(52)들 및 수직전하 전송 영역(51)들의 둘레에 선택적으로 축소 영역을 갖고 각 영역들을 전기적으로 분리하기 위하여 형성되는 채널 스톱층(53)을 포함하여 구성된다.The solid-state imaging device according to the present invention extends in a specific portion in order to adjust the potential profile of the vertical charge transfer region 51 and includes a plurality of photodiode regions 52 separated by a predetermined interval and formed in a matrix form. And vertical charge transfer regions 51 formed in a vertical direction with an optional extension region (Fig. 4A) between the photodiode regions 52, the photodiode regions 52 and the vertical charge. And a channel stop layer 53, which has a reduction region selectively around the transmission regions 51 and is formed for electrically separating each region.
여기서, 채널 스톱층(53)의 축소 영역은 수직 전하 전송 영역(51)의 확장 영역과 동일한 부분에 동일 면적으로 구성된다.Here, the reduced region of the channel stop layer 53 is formed in the same area as the extended region of the vertical charge transfer region 51.
도 4a의 ㉰부분의 수직 전하 전송 영역(51)은 그 상측에 제 1 폴리 게이트가 형성된다.In the vertical charge transfer region 51 at the end of FIG. 4A, a first poly gate is formed on the upper side thereof.
이와 같이 수직 전하 전송 영역(51)이 확장 영역을 갖고 형성되어 그만큼 채널 스톱층(53)이 축소 형성되어 도 4b에서와 같이 수직 전하 전송 영역(51)의 포텐셜 프로파일이 균일하게 형성된다.In this way, the vertical charge transfer region 51 is formed with the extended region, and the channel stop layer 53 is reduced by that, so that the potential profile of the vertical charge transfer region 51 is uniformly formed as shown in FIG. 4B.
이는 측면 확산이 심하게 일어나는 채널 스톱층(53) 형성 영역으로 수직 전하 전송 영역(51)이 더 확장 형성되어 채널 스톱층(53)에 의한 포텐셜 변화를 줄일 수 있도록한 것이다.This allows the vertical charge transfer region 51 to be extended to the channel stop layer 53 formation region where lateral diffusion occurs severely so as to reduce the potential change caused by the channel stop layer 53.
도 5a는 수직 전하 전송 영역(51)의 형성 너비를 그대로 두고 채널 스톱층(53)의 축소 영역만을 구성한것이고, 도 5b는 채널 스톱층(53)의 형성 너비는 그대로 두고 수직 전하 전송 영역(51)의 확장 영역만을 형성한 것이다.5A shows only the reduced region of the channel stop layer 53 while leaving the formation width of the vertical charge transfer region 51. FIG. 5B shows the vertical charge transfer region 51 with the formation width of the channel stop layer 53. ), Only the extended region is formed.
이와 같은 본 발명에 따른 고체 촬상 소자는 다음과 같은 효과가 있다.Such a solid-state imaging device according to the present invention has the following effects.
소자 동작중에 수직 전하 전송 영역의 포텐셜이 채널 스톱층의 측면 확산에 의해 변화하는 것을 막아 영상 전하의 전송 효율을 높이는 효과가 있다.During the operation of the device, the potential of the vertical charge transfer region is prevented from being changed by the side diffusion of the channel stop layer, thereby improving the transfer efficiency of the image charge.
그리고 수직 전하 전송 영역의 채널폭을 충분히 확보할 수 있으므로 포화전하량의 크기를 증대시킬 수 있다.In addition, since the channel width of the vertical charge transfer region can be sufficiently secured, the magnitude of the saturated charge amount can be increased.
또한, 채널 스톱층의 측면확산에 영향을 많이 받는 제 1 폴리 게이트 하측에 충분한 채널 영역이 확보되므로 제 1 폴리 게이트와 제 2 폴리 게이트의 포화 전하량을 균일하게하여 소자 동작 특성을 높이는 효과가 있다.In addition, since a sufficient channel region is secured under the first poly gate, which is highly influenced by the side diffusion of the channel stop layer, the saturation charges of the first poly gate and the second poly gate are uniform, thereby improving device operation characteristics.
Claims (2)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980056115A KR100311492B1 (en) | 1998-12-18 | 1998-12-18 | Solid state image sensing device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980056115A KR100311492B1 (en) | 1998-12-18 | 1998-12-18 | Solid state image sensing device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20000040462A KR20000040462A (en) | 2000-07-05 |
| KR100311492B1 true KR100311492B1 (en) | 2001-11-30 |
Family
ID=19563693
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019980056115A KR100311492B1 (en) | 1998-12-18 | 1998-12-18 | Solid state image sensing device |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100311492B1 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4214066B2 (en) * | 2004-03-01 | 2009-01-28 | シャープ株式会社 | Solid-state imaging device |
-
1998
- 1998-12-18 KR KR1019980056115A patent/KR100311492B1/en not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR20000040462A (en) | 2000-07-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100192954B1 (en) | Image pick-up device with a vertical transmission gate | |
| US6765246B2 (en) | Solid-state imaging device with multiple impurity regions and method for manufacturing the same | |
| US6177293B1 (en) | Method and structure for minimizing white spots in CMOS image sensors | |
| US8593553B2 (en) | Solid-state imaging device and electronic apparatus | |
| JP5194419B2 (en) | Solid-state imaging device and manufacturing method thereof | |
| US9502465B2 (en) | Solid-state image pickup device | |
| JP2008091781A (en) | Amplification type solid-state imaging element | |
| JP2007110133A (en) | Cmos image sensor and manufacturing method thereof | |
| JP2005347759A (en) | Image sensor for reducing dark current, and manufacturing method therefor | |
| US20110084316A1 (en) | Pickup device and method for manufacturing the same | |
| US8823125B2 (en) | Solid-state image pickup device and method for manufacturing the same | |
| KR20010021375A (en) | Solid-state imaging device and method of fabricating the same | |
| US5548142A (en) | Solid-state imaging device capable of removing influence by false signals | |
| KR100311492B1 (en) | Solid state image sensing device | |
| US20220199663A1 (en) | Saddle-gate source follower for imaging pixels | |
| US20070145440A1 (en) | CMOS Image Sensor and Method for Fabricating the Same | |
| JP3284986B2 (en) | Photoelectric conversion element and solid-state imaging device using the same | |
| EP0487989B1 (en) | Solid-state imaging device | |
| WO2004055896A1 (en) | Solid-state imaging device and method for producing solid-state imaging device | |
| KR20030090871A (en) | Cmos image sensor and method of fabricating the same | |
| JP4198277B2 (en) | Solid-state image sensor | |
| US6114718A (en) | Solid state image sensor and its fabrication | |
| KR100263468B1 (en) | Solid stage image sensor | |
| KR100259084B1 (en) | Solid state image senseor and method for fabricating the same | |
| KR100262006B1 (en) | Solid-state image sensor and method for manufacturing the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20050824 Year of fee payment: 5 |
|
| LAPS | Lapse due to unpaid annual fee |