KR100308620B1 - Semiconductor fabrication equipment and method for fabricating capacitor by using the same - Google Patents

Semiconductor fabrication equipment and method for fabricating capacitor by using the same Download PDF

Info

Publication number
KR100308620B1
KR100308620B1 KR1019980037196A KR19980037196A KR100308620B1 KR 100308620 B1 KR100308620 B1 KR 100308620B1 KR 1019980037196 A KR1019980037196 A KR 1019980037196A KR 19980037196 A KR19980037196 A KR 19980037196A KR 100308620 B1 KR100308620 B1 KR 100308620B1
Authority
KR
South Korea
Prior art keywords
hsg
film
hsg film
lower electrode
forming
Prior art date
Application number
KR1019980037196A
Other languages
Korean (ko)
Other versions
KR19990076494A (en
Inventor
임정근
박준식
Original Assignee
윤종용
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자 주식회사 filed Critical 윤종용
Priority to TW087116573A priority Critical patent/TW385544B/en
Priority to JP10330378A priority patent/JPH11284149A/en
Priority to CNB981231039A priority patent/CN1246882C/en
Priority to US09/258,792 priority patent/US6214689B1/en
Publication of KR19990076494A publication Critical patent/KR19990076494A/en
Application granted granted Critical
Publication of KR100308620B1 publication Critical patent/KR100308620B1/en

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40Capacitors
    • H01L28/60Electrodes
    • H01L28/82Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/84Electrodes with an enlarged surface, e.g. formed by texturisation being a rough surface, e.g. using hemispherical grains
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321After treatment
    • H01L21/3215Doping the layers
    • H01L21/32155Doping polycristalline - or amorphous silicon layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005Apparatus not specifically provided for elsewhere
    • H01L21/67011Apparatus for manufacture or treatment
    • H01L21/67155Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67207Apparatus for manufacturing or treating in a plurality of work-stations comprising a chamber adapted to a particular process
    • H01L21/67213Apparatus for manufacturing or treating in a plurality of work-stations comprising a chamber adapted to a particular process comprising at least one ion or electron beam chamber

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

PURPOSE: A semiconductor fabrication equipment and a method for fabricating a capacitor by using the same are provided to prevent reduction of a surface area of an HSG(HemiSpherical Grain) layer by performing a cleaning process after stabilizing the HSG layer. CONSTITUTION: A lower electrode layer is formed on a semiconductor substrate including an oxide layer and a nitride layer(S12). An HSG layer is formed on a surface of an exposed portion of the lower electrode(S14). A stabilization process of the HSG layer is performed to prevent unnecessary consumption of the HSG layer(S16). A cleaning process of the HSG layer is performed to remove pollutants or a natural oxide layer from the HSG layer(S18). A dielectric layer deposition process is performed to deposit a dielectric layer such as an NO layer on the HSG layer(S20). An upper electrode layer is formed by depositing a polysilicon on the dielectric layer and performing a photo etch process.

Description

반도체소자의 제조장비 및 이를 이용한 반도체소자의 커패시터 제조방법Manufacturing equipment of semiconductor device and capacitor manufacturing method of semiconductor device using same

본 발명은 반도체소자 제조장비 및 이를 이용한 반도체소자의 커패시터 제조방법에 관한 것으로서, 보다 상세하게는 커패시터의 하부전극의 표면적을 증가시키기 위하여 형성한 HSG막(Hemi-Spherical Grained film)의 막질특성을 안정화시킨 후 후속되는 세정공정을 수행함으로써, 세정시 HSG막의 소모를 감소시켜 커패시터 하부전극의 표면적 감소에 따른 커패시터의 정전용량의 저하를 방지시킬 수 있는 반도체소자 제조장비 및 이를 이용한 반도체소자의 커패시터 제조방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device manufacturing apparatus and a method for manufacturing a capacitor of a semiconductor device using the same, and more particularly, to stabilize film quality characteristics of a HSG film formed to increase the surface area of a lower electrode of a capacitor. After performing the subsequent cleaning process, the semiconductor device manufacturing equipment and capacitor manufacturing method of the semiconductor device using the same can reduce the consumption of the HSG film during cleaning to reduce the capacitance of the capacitor due to the reduction of the surface area of the capacitor lower electrode It is about.

최근 반도체소자의 극미세화 및 고집적화가 진행됨에 따라 커패시터의 정전용량 증가에 대한 요구가 필연적으로 발생되어 왔으며, 이들 요구에 부응하여 커패시터의 형상도 매우 복잡해졌다.In recent years, as the semiconductor devices have been miniaturized and highly integrated, there has been a necessity to increase the capacitance of the capacitor, and in response to these requirements, the shape of the capacitor has become very complicated.

반도체 기억장치중에서 DRAM(Dynamic Random Access Memory)은 기억용량의 증가에 비례하여 단위 칩내에서 1개의 트랜지스터와 1개의 커패시터로 구성되는 단위 메모리셀의 면적은 감소한다. 그러나 단위 메모리셀의 단위 커패시터의 점유면적이 감소되더라도 전하의 축적에 필요한 커패시터의 정전용량이 충분히 확보되지 않으면 안된다. 따라서 이들 점유면적이 감소되더라도 충분한 정전용량을 확보하기 위하여 여러가지 방법이 시도되고 있다.In a semiconductor memory device, a DRAM (Dynamic Random Access Memory) decreases in area of a unit memory cell composed of one transistor and one capacitor in a unit chip in proportion to an increase in memory capacity. However, even if the occupied area of the unit capacitor of the unit memory cell is reduced, the capacitance of the capacitor necessary for the accumulation of charge must be secured sufficiently. Therefore, various methods have been attempted to secure sufficient capacitance even if these occupation areas are reduced.

트렌치 커패시터(Trench Capacitor)의 경우는 반도체기판 내부로 깊게 파내려감으로써 원하는 정전용량을 확보하였으며, 스텍 커패시터(Stack Capacitor)의 경우에도 단순적층구조는 소자구조의 고단차를 초래하기 때문에 핀(fin)형태나 실린더(Cylinder)형태 등 복잡한 구조로 바뀌어 커패시터의 표면적을 늘림으로써 용량을 확보하게 되었다.In the case of trench capacitors, they are dug deep into the semiconductor substrate to secure the desired capacitance. In the case of stack capacitors, the simple stacked structure leads to a high level of device structure. Capacities were secured by increasing the surface area of capacitors by changing to complex structures such as shapes and cylinders.

DRAM 소자에서 메모리 용량을 담당하는 것은 커패시터의 하부전극(또는 스토리지:Storage)전극으로써, 반도체소자가 고집적화되면서 메모리 용량을 증가시키기 위해서 하부전극의 형성공정 및 그 후속공정들을 조합하여 여러 가지 방식이 제안되고 있다. 예를 들면, 1). 하부전극을 이루는 폴리실리콘막을 식각한 후 티타늄나이트라이드(TiN) 및 탄탈륨옥사이드(Ta2O3) 등과 같은 고유전막질을 증착하는 방법, 2). 하부전극을 이루는 폴리실리콘막의 식각형태를 변경함으로써 커패시터의 표면적을 증가시키는 방법 등과 같은 방법이 있다.The memory capacity of the DRAM device is the lower electrode (or storage) electrode of the capacitor. In order to increase the memory capacity as the semiconductor device is highly integrated, various methods are proposed by combining the process of forming the lower electrode and subsequent processes thereof. It is becoming. For example, 1). A method of depositing a high dielectric film quality such as titanium nitride (TiN) and tantalum oxide (Ta2O3) after etching the polysilicon film forming the lower electrode, 2). There is a method such as a method of increasing the surface area of a capacitor by changing the etching form of the polysilicon film forming the lower electrode.

그러나 상기 1) 또는 2)의 방법과 같이 유전막의 개선, 하부전극의 구조개선등에 의하지 않고 하부전극을 구성하는 물질자체의 특성을 이용하여 커패시터의 표면적을 증가시키는 방법이 제안되었다. 즉, 울퉁불퉁한 표면을 갖는 다결정실리콘인 헤미스페리컬그레인(Hemi Spherical Grained : 이하 HSG라 한다)을 상기 하부전극의 노출된 표면상에 성장시켜 표면적을 증가시키는 방법이다. 상기 HSG는 1개의 그레인이 500 내지 1000Å 정도이며, 통상 상기 커패시터 용량을 2배 정도 증가시킬 수 있다.However, a method of increasing the surface area of a capacitor by using the characteristics of the material constituting the lower electrode without improving the dielectric film, improving the structure of the lower electrode, or the like as described in 1) or 2) has been proposed. That is, a method of increasing surface area by growing hemispherical grain (HSG), which is polycrystalline silicon having an uneven surface, is grown on the exposed surface of the lower electrode. One grain of HSG is about 500 to 1000 microns, and can typically double the capacitor capacity.

도1은 종래의 방법에 의한 반도체소자의 커패시터 제조방법의 순서를 나타내는 공정순서도이다.1 is a process flowchart showing a procedure of a capacitor manufacturing method of a semiconductor device by a conventional method.

도1에서 보는 바와 같이, 먼저 반도체기판상에 질화막이나 산화막등의 절연막으로 이루어진 특정의 하부구조에 대하여 콘택홀을 형성한 후 아모포스실리콘막을 증착한 후 사진식각공정에 의하여 원하는 패턴의 반도체 커패시터 하부전극을 형성한다(S2).As shown in FIG. 1, first, a contact hole is formed on a specific substructure made of an insulating film such as a nitride film or an oxide film on a semiconductor substrate, and then an amorphous silicon film is deposited, and then a lower portion of a semiconductor capacitor having a desired pattern is formed by a photolithography process. An electrode is formed (S2).

상기 하부전극은 컨택홀을 통하여 트랜지스터의 소오스영역과 접촉하여 상기 소오스영역으로부터 전달된 전하에 따라 정보를 축적하는 부분이며, 상기 반도체기판 상에 형성된 산화막등을 층간 절연막으로 한다.The lower electrode contacts the source region of the transistor through a contact hole and accumulates information according to the charge transferred from the source region, and an oxide film or the like formed on the semiconductor substrate is an interlayer insulating film.

다음, 상기 하부전극 상에 HSG막을 형성하는 단계(S4)로써, 비정질실리콘(a-Si)에서 다결정실리콘으로 상태천이하는 과정에서 상기 상태천이 온도영역에서 실리콘의 마이그레이션(Migration)에 의해 표면에너지가 가장 안정된 형태인 반구 (Hemispherical)형태로 형성되는 현상을 이용하는 공정이다. 그러므로 상기 HSG 형성공정은 통상의 화학기상증착법(Chemical Vapour Deposition)인 예를들면 저압 화학기상증착법(LPCVD : Low Pressure Chemical Vapour Deposition)으로 형성한다. 즉, 공정챔버를 550℃ 정도로 유지한후 표면반응성이 강한 실리콘계가스인 Si2H6, 또는 SiH4 가스를 주입하여 상기 하부전극 표면상에 핵생성을 유발시킨 후 열처리를 하여 상기 핵의 열적이동에 의하여 표면이 울퉁불퉁한 반구형태인 HSG가 형성된다. 또한 상기 HSG 형성 후 인(Phosphorus)을 확산시켜 폴리실리콘으로 변환시킨다. 그러므로 상기 HSG는 평평한 표면보다 약 2 내지 3배 넓은 표면적을 갖게 된다.Next, as a step (S4) to form an HSG film on the lower electrode, in the process of the state transition from amorphous silicon (a-Si) to polycrystalline silicon by the migration of the silicon in the state transition temperature region (Migration) It is a process that uses the phenomenon of forming the hemispherical form, which is the most stable form. Therefore, the HSG forming process is formed by, for example, low pressure chemical vapor deposition (LPCVD), which is a conventional chemical vapor deposition (Chemical Vapor Deposition). That is, the process chamber is maintained at about 550 ° C., and then Si2H6 or SiH4 gas, which is a silicon gas having a high surface reactivity, is injected to induce nucleation on the surface of the lower electrode, and then subjected to heat treatment. One hemispheric HSG is formed. In addition, after forming the HSG, phosphorus (Phosphorus) is diffused to convert to polysilicon. Therefore, the HSG has a surface area of about 2 to 3 times larger than the flat surface.

도2는 하부전극 표면상에 형성된 HSG의 표면상태를 나타내는 SEM 사진이다.2 is a SEM photograph showing the surface state of the HSG formed on the surface of the lower electrode.

도2에서 보는 바와 같이 상기 HSG 표면은 반구형의 그레인이 잘 형성된 상태를 보여준다.As shown in FIG. 2, the HSG surface shows a well-formed hemispherical grain.

다음은 상기 HSG막이 형성된 반도체기판을 세정하는 단계(S6)로써 공정중 형성되는 자연산화막(Native Oxide)을 제거하는 단계이다. 상기 자연산화막은 유전율이 낮아 커패시터 용량을 크게 감소시키게 되며 후속공정인 유전체막 형성시 불량을 일으키는 원인이 되기도 한다. 상기 자연산화막의 제거는 통상 SC-1(Standard Chemical-1) 세정액을 사용하여 습식식각을 수행하여 제거한다.The next step is to clean the semiconductor substrate on which the HSG film is formed (S6), and to remove the native oxide formed during the process. The natural oxide film has a low dielectric constant, which greatly reduces the capacitor capacity and may cause a defect in the subsequent formation of the dielectric film. The removal of the natural oxide film is usually performed by wet etching using SC-1 (Standard Chemical-1) cleaning solution.

도3은 도2에서 보여지는 HSG를 SC-1으로 10분간 세정한 후의 표면상태를 나타내는 SEM 사진이다.FIG. 3 is an SEM photograph showing the surface state after washing the HSG shown in FIG. 2 with SC-1 for 10 minutes.

도3에서 보여지는 바와 같이, 상기 세정 후의 상기 HSG 표면상태는 도2에서 보여주는 것 보다 HSG의 반구형 돌기가 상당히 소모되어 그 표면적이 상당히 감소된 모습을 보여준다. 이때 감소되는 표면적은 50 % 정도이다.As shown in FIG. 3, the HSG surface state after the cleaning shows that the hemispherical protrusions of the HSG are significantly consumed, and the surface area thereof is significantly reduced than that shown in FIG. The surface area reduced at this time is about 50%.

상기 HSG의 표면적 감소는 상기 세정시간에 비례하는 것으로 나타났다. 그러나 상기 세정시간을 단축하는 경우 상기 HSG 표면의 불순물의 발생을 억제하지 못하는 것으로 분석되었다. 즉, 상기 세정시간을 단축하는 경우 상기 HSG 표면 상에 남아있는 불균일한 자연산화막 또는 기타 오염물질이 잔류하여 다음에 증착하는 유전체막의 균일도 또는 막질간의 저항과 스트레스의 증가를 가져오며 누설전류 발생의 원인이 된다.The surface area reduction of the HSG was found to be proportional to the cleaning time. However, it was analyzed that shortening the cleaning time does not suppress the generation of impurities on the surface of the HSG. That is, when the cleaning time is shortened, uneven natural oxide film or other contaminants remaining on the surface of the HSG remain, resulting in an increase in the uniformity or resistance and stress between dielectric films to be deposited next, causing leakage current. Becomes

다음은 유전체막을 형성시키는 단계(S8)로써, 상기 세정이 끝난 상기 HSG막 상에 예를들어, NO(Nitride Oxide)막을 증착한다.Next, as a step (S8) of forming a dielectric film, a NO (Nitride Oxide) film is deposited on the cleaned HSG film.

다음은 상부전극을 형성하는 단계(S10)로써, 상기 유전체막 상에 폴리실리콘을 증착하여 상부전극을 형성한다.Next, in step S10 of forming an upper electrode, polysilicon is deposited on the dielectric layer to form an upper electrode.

상술한 종래의 커패시터 제조방법은 상기 HSG 증착 후 자연산화막 제거공정인 세정공정을 거친 후 상기 HSG 표면을 SEM 장비로 분석한 결과, 도3에서 보여지듯이 상기 HSG의 표면도 상기 세정에 의하여 소모되어 표면적이 매우 감소한다는 문제점이 있다. 이것은 HSG막 형성과정에서 실리콘이 이동하여 반구형이 형성되며, 비결정실리콘이 결정화된 실리콘으로 변태하게 되며, 이때 결정구조가 장범위 규칙성을 갖지 못하고 단범위 규칙성을 지닌다고 보기 때문에 습식세정시 결정의 상태가 불안정하여 세정용 케미컬에 의해 상기 자연산화막 제거공정시 상기 HSG의 표면이 함께 SC-1에 의해 소모된다고 보여진다.In the conventional capacitor manufacturing method described above, the HSG surface is analyzed by SEM equipment after the cleaning process, which is a removal process of the natural oxide film after the deposition of the HSG. As shown in FIG. 3, the surface of the HSG is also consumed by the cleaning, resulting in a surface area. There is a problem that this is very reduced. In the HSG film formation process, the silicon moves to form hemispherical shape, and the amorphous silicon is transformed into crystallized silicon. At this time, the crystal structure does not have long range regularity and short range regularity. It is considered that the surface of the HSG is consumed by SC-1 together during the natural oxide film removal process by the cleaning chemical due to the unstable state.

이러한 HSG의 소모에 따른 표면적 감소는 커패시터의 점유면적이 감소됨에도 불구하고 충분한 정전용량을 확보하여야 한다는 요구에 역행하는 것이다.This reduction in surface area due to the consumption of HSG counters the demand for sufficient capacitance, despite the reduction in the capacitor's footprint.

본 발명의 목적은, 상기 종래기술의 문제점을 해결하기 위한 것으로서 HSG막의 막질특성을 안정화시킨 후 상기 HSG 세정공정을 진행하여 상기 세정 후에도 상기 HSG 표면적이 감소되지 않는 반도체소자의 커패시터 제조방법을 제공하는 데 있다.An object of the present invention is to solve the problems of the prior art to stabilize the film quality characteristics of the HSG film and then proceed with the HSG cleaning process to provide a method for producing a capacitor of a semiconductor device that the HSG surface area is not reduced even after the cleaning. There is.

본 발명의 다른 목적은, HSG 형성공정을 진행한 후 세정 후에도 상기 HSG 표면적이 감소되지 않도록 HSG막의 막질특성을 안정화시킬 수 있는 반도체소자의 제조장비를 제공하는 데 있다.Another object of the present invention is to provide a device for manufacturing a semiconductor device capable of stabilizing the film quality characteristics of the HSG film so that the HSG surface area is not reduced even after cleaning after the HSG forming process.

도1은 종래의 방법에 의한 반도체소자의 커패시터 제조방법의 순서를 나타내는 공정순서도이다.1 is a process flowchart showing a procedure of a capacitor manufacturing method of a semiconductor device by a conventional method.

도2는 종래의 일반적인 기술에 의해 하부전극막 상에 증착된 HSG의 표면상태를 나타내는 SEM 사진이다.Figure 2 is a SEM photograph showing the surface state of the HSG deposited on the lower electrode film by a conventional general technique.

도3은 종래의 일반적인 기술에 의해 하부전극막 상에 증착된 HSG를 SC-1으로 세정한 후의 표면상태를 나타내는 SEM 사진이다.3 is a SEM photograph showing the surface state after cleaning HSG deposited on the lower electrode film by SC-1 according to a conventional general technique.

도4는 본 발명의 일 실시예에 따른 전자방출수단이 내재된 공정챔버를 나타내는 개략적인 구성도이다.Figure 4 is a schematic configuration diagram showing a process chamber in which the electron-emitting means according to an embodiment of the present invention.

도5는 본 발명의 일 실시예에 의한 반도체소자의 커패시터 제조방법의 순서를 나타내는 공정순서도이다.5 is a process flowchart showing a procedure of a capacitor manufacturing method of a semiconductor device according to an embodiment of the present invention.

도6 내지 도9는 도5의 공정순서도에 의한 공정을 나타내는 공정단면도이다.6 to 9 are process cross-sectional views illustrating a process according to the process flow chart of FIG.

도10은 본 발명의 일 실시예에 따라 HSG를 차지업시킨 다음 SC-1으로 세정한 후의 표면상태를 나타내는 SEM 사진이다.FIG. 10 is a SEM photograph showing the surface state after the HSG is charged up and then cleaned with SC-1 according to one embodiment of the present invention. FIG.

* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings

1 ; 공정챔버 2 ; 전자총One ; Process chamber 2; Electron gun

4 ; 애노드 6 ; 전자광학수단4 ; Anode 6; Electro-optical Means

8 ; 편향코일 10 ; 척8 ; Deflection coil 10; chuck

20 ; 반도체기판 22 ; 하부구조20; Semiconductor substrate 22; Infrastructure

23 ; 컨택홀 24 ; 산화막23; Contact hole 24; Oxide film

26 ; 하부전극 28 ; HSG26; Lower electrode 28; HSG

30 ; 유전체막 32 ; 상부전극30; Dielectric film 32; Upper electrode

상기 목적을 달성하기 위한 본 발명에 따른 반도체소자의 커패시터 제조방법은, (1) 특정의 하부구조가 형성되어 있는 반도체기판 상에 반도체 커패시터의 하부전극을 형성하는 단계; (2) 상기 하부전극의 노출된 표면상에 HSG(Hemi-Spherical Grained)막을 형성하는 단계; (3) 상기 HSG막이 후속되는 세정단계시 소모되어 그 표면적이 감소되지 않도록 상기 HSG막을 안정화시키는 단계; 및 (4) 상기 안정화된 HSG막을 세정하는 단계를 구비하여 이루어진다.According to another aspect of the present invention, there is provided a method of manufacturing a capacitor of a semiconductor device, the method including: (1) forming a lower electrode of a semiconductor capacitor on a semiconductor substrate on which a specific substructure is formed; (2) forming a HSG (Hemi-Spherical Grained) film on the exposed surface of the lower electrode; (3) stabilizing the HSG film such that the HSG film is consumed in a subsequent cleaning step so that its surface area is not reduced; And (4) cleaning the stabilized HSG film.

상기 HSG막을 안정화시키는 단계는 상기 HSG막 표면을 일렉트론 차지업 (Electron Charge-Up)시켜 수행할 수 있으며, 특히 SEM(Scanning Electron Microsc opy) 장비를 가속전압 1000 내지 1500V, 필라멘트 전류 8 내지 12A 의 공정조건 하에서 5 분 내지 20 분 정도 수행할 수 있다.The stabilizing of the HSG film may be performed by performing an electron charge-up on the surface of the HSG film. In particular, the SEM (Scanning Electron Microsc opy) equipment may be subjected to an acceleration voltage of 1000 to 1500V and a filament current of 8 to 12A. It may be performed for about 5 to 20 minutes under the conditions.

또한, 상기 HSG막을 안정화시키는 단계는 상기 HSG막을 상기 HSG막 형성을 위한 공정온도보다 높은 온도에서 열처리하여 수행하거나, 상기 HSG막에 레이저 (Laser)를 조사시켜 수행하거나, 상기 HSG막에 메이저(Maser)를 조사시켜 수행하거나, 상기 HSG막에 특정의 불순물을 임플란팅(Implanting)시켜 수행할 수도 있다.In addition, the stabilizing of the HSG film may be performed by heat-treating the HSG film at a temperature higher than the process temperature for forming the HSG film, by irradiating the laser to the HSG film, or by applying a major to the HSG film. ) May be carried out by irradiation, or by implanting certain impurities into the HSG film.

한편, 상기 본 발명의 다른 목적을 달성하기 위한 반도체소자 제조장비의 한 형태는, 반도체 커패시터의 하부전극상에 HSG막 형성공정을 수행할 수 있는 공정챔버 내부에, 상기 HSG막 형성이 완료된 후 상기 HSG막을 안정화시키기 위하여 상기 HSG막에 일렉트론을 주사하여 차지업시킬 수 있는 일렉트론 차지업수단이 설치되어 있는 것을 특징으로 한다.On the other hand, one type of semiconductor device manufacturing equipment for achieving another object of the present invention, inside the process chamber that can perform the HSG film forming process on the lower electrode of the semiconductor capacitor, after the HSG film formation is completed In order to stabilize the HSG film, it is characterized in that an electron charge up means for scanning and charging up electrons is provided on the HSG film.

상기 일렉트론 차지업수단은, 전자를 발생시키는 전자총; 상기 전자총으로부터 발생된 전자를 집속하는 전자광학수단; 및 상기 전자광학수단의 하부에 설치되어 상기 전자광학수단에 의해 집속된 전자의 방향을 조절하는 편향코일을 구비하여 이루어진다.The electron charging up means includes: an electron gun for generating electrons; Electro-optical means for focusing electrons generated from the electron gun; And a deflection coil installed under the electro-optical means to adjust the direction of electrons focused by the electro-optical means.

한편, 본 발명의 다른 목적을 달성하기 위한 반도체소자의 제조장비의 다른 형태는, 상기 반도체 커패시터의 하부전극상에 HSG막 형성공정을 수행할 수 있는 제 1 공정챔버; 상기 제 1 공정챔버에 진공상태로 연결된 로드락챔버; 및 상기 로드락챔버에 연결되며 상기 HSG막 형성이 완료된 후 상기 HSG막을 안정화시키기 위하여 상기 HSG막에 일렉트론을 주사하여 차지업시킬 수 있는 일렉트론 차지업수단이 설치된 제2 공정챔버를 포함하여 이루어진다.On the other hand, another aspect of the manufacturing device of the semiconductor device for achieving another object of the present invention, the first process chamber capable of performing the HSG film forming process on the lower electrode of the semiconductor capacitor; A load lock chamber connected in vacuum to the first process chamber; And a second process chamber connected to the load lock chamber and provided with an electron charge-up means for scanning and charging up an electron to the HSG film to stabilize the HSG film after the formation of the HSG film is completed.

또한, 상기 본 발명의 다른 목적을 달성하기 위한 반도체소자 제조장비의 또다른 형태는, 반도체 커패시터의 하부전극상에 HSG막 형성공정을 수행할 수 있는 제1 공정챔버; 상기 제1 공정챔버에 진공상태로 연결된 로드락챔버; 및 상기 로드락챔버에 연결되며 상기 HSG막 형성이 완료된 후 상기 HSG막을 안정화시키기 위하여 상기 HSG막을 상기 HSG막 형성공정 온도보다 높은 온도에서 열처리를 수행할 수 있는 열처리챔버를 포함하여 이루어진다.In addition, another aspect of the semiconductor device manufacturing equipment for achieving another object of the present invention, the first process chamber capable of performing the HSG film forming process on the lower electrode of the semiconductor capacitor; A load lock chamber connected in vacuum to the first process chamber; And a heat treatment chamber connected to the load lock chamber and capable of performing heat treatment on the HSG film at a temperature higher than the HSG film forming process temperature to stabilize the HSG film after the formation of the HSG film is completed.

본 발명은 반도체소자의 커패시터 하부전극의 표면적을 증가시키기 위하여 증착한 HSG 막을 안정화시켜, 후속되는 세정단계 후 상기 HSG 막이 세정액에 의해 소모되어 그의 표면적이 감소되는 것을 방지함으로써, 상기 커패시터의 정전용량을 향상시키는 반도체소자 제조장비 및 이를 이용한 반도체소자의 커패시터 제조방법에 관한 것이다.The present invention stabilizes the deposited HSG film to increase the surface area of the capacitor lower electrode of the semiconductor device, thereby preventing the HSG film from being consumed by the cleaning liquid and reducing its surface area after a subsequent cleaning step, thereby reducing the capacitance of the capacitor. The present invention relates to a semiconductor device manufacturing apparatus for improving and a capacitor manufacturing method for a semiconductor device using the same.

종래의 일반적인 HSG막 형성과정은 일본인 와타나베 등이 제안한 것으로서, 'Hemispherical Grained Silicon Formation on In-situ Porous Doped Amorphous -Si Using the Seeding Method'(SSDM '92, PP. 422-424. H.Watan abe. et al.) 에 잘 나타나 있듯이 실리콘의 결정과 비결정 상태의 전이범위 온도영역에서 실리콘의 이동(migration)에 의해 표면에너지가 가장 안정된 형태인 반구형 모양의 구역을 형성하는 현상을 이용한 공정이다. 그러므로 HSG 공정은 공정챔버 내부로 공급되는 표면반응성이 강한 실리콘계가스 (Si2H6, SiH4)나 하부전극물질에 존재하는 실리콘이 웨이퍼 표면의 구조상의 이상부위에서 또는 일부 증착입자를 핵(Seed)로 하여 돌출된 모양의 반구형 모양을 형성하며, 이때 비결정구조가 결정구조로 전이하면서 결정구조가 장범위 규칙성을 갖지 못하고 단범위 규칙성을 지닌다고 보기 때문에 후속되는 습식세정시 반구형 결정의 상태가 불안정하여 세정용 케미컬에 의해 상기 HSG의 돌출된 표면이 함께 SC-1에 의해 소모된다고 보여진다.The conventional HSG film formation process has been proposed by Watanabe et al. In Japan, and is referred to as 'Hemispherical Grained Silicon Formation on In-situ Porous Doped Amorphous -Si Using the Seeding Method' (SSDM '92, PP.422-424.H.Watan abe. et al.) is a process using the phenomenon of forming a hemispherical region where the surface energy is the most stable form by the migration of silicon in the temperature range of the crystal and amorphous state of silicon. Therefore, the HSG process is characterized in that the highly reactive silicon gas (Si2H6, SiH4) or silicon present in the lower electrode material supplied into the process chamber protrudes from the structural abnormality of the wafer surface or with some deposited particles as seeds. It forms hemispherical shape with irregular shape. At this time, it is considered that the crystal structure does not have long range regularity and has short range regularity as the amorphous structure is transferred to the crystal structure. It is shown by the chemical that the protruding surfaces of the HSG are consumed together by SC-1.

상기 HSG막을 안정시키기 위하여 본 발명에서는 상기 결정상태가 불안정한 HSG의 표면상에 일렉트론 차지업이나 열처리등을 통하여 일정한 에너지를 공급하여 주었다.In order to stabilize the HSG film, in the present invention, constant energy is supplied to the surface of the HSG whose crystal state is unstable through an electron charge up or heat treatment.

이하, 본 발명의 구체적인 일 실시예를 첨부한 도면을 참조하여 상세히 설명한다.Hereinafter, with reference to the accompanying drawings a specific embodiment of the present invention will be described in detail.

도4는 본 발명의 일 실시예에 따른 반도체소자 제조장비로써, HSG막의 표면상에 일렉트론 차지업을 수행하기 위한 전자방출수단이 내재된 공정챔버를 나타내는 개략적인 구성도이다. 상기 전자방출수단은 일반적인 SEM(Secondary Electron Microscopy)장비와 기본적인 구성을 같이 하며 이를 그대로 사용할 수도 있다.FIG. 4 is a schematic diagram illustrating a process chamber in which an electron-emitting means for performing an electron charge up on a surface of an HSG film is a semiconductor device manufacturing apparatus according to an embodiment of the present invention. The electron-emitting means has the same basic configuration as a general SEM (Secondary Electron Microscopy) equipment and may be used as it is.

도4에서 보는 바와 같이 공정챔버(1) 내부 상부에 전자를 방출하는 전자총 (2), 상기 방출된 전자를 가속시키는 애노드(4), 상기 애노드(4)에 의해 가속된 전자의 반도체 기판에 도달하는 전자의 스폿(Spot)면적을 결정하는 전자광학수단(6), 상기 전자의 상기 반도체기판 상에 스폿하는 방향을 결정하는 편향코일(8) 및 상기 반도체기판이 장착되는 척(10)으로 구성된다.As shown in FIG. 4, an electron gun 2 emitting electrons in the upper part of the process chamber 1, an anode 4 for accelerating the emitted electrons, and a semiconductor substrate of electrons accelerated by the anode 4 are reached. Electro-optical means 6 for determining the spot area of electrons to be used, deflection coil 8 for determining the direction of spot on the semiconductor substrate of electrons, and chuck 10 to which the semiconductor substrate is mounted. do.

상기 전자방출수단이 구비되는 공정챔버(1)는 일반적인 HSG막 형성공정을 수행할 수 있는 화학기상증착공정을 수행할 수 있는 공정챔버를 그대로 사용하였다.The process chamber 1 equipped with the electron-emitting means used a process chamber capable of performing a chemical vapor deposition process capable of performing a general HSG film forming process.

그러나, 상기 전자방출수단이 설치되는 공정챔버(1)는 HSG막 형성공정을 수행할 수 있는 공정챔버와는 별도로 독립적인 반도체소자 제조장비로 형성될 수 있으며, 또한 상기 전자방출수단이 설치되는 공정챔버(1)를 HSG막 형성공정을 수행할 수 있는 화학기상증착장비의 공정챔버와 진공상태의 로드락챔버를 개재하여 형성시킬 수도 있다.However, the process chamber 1 in which the electron emitting means is installed may be formed as a semiconductor device manufacturing equipment independent of the process chamber capable of performing the HSG film forming process, and the process in which the electron emitting means is installed. The chamber 1 may be formed via a process chamber of a chemical vapor deposition apparatus capable of performing an HSG film forming process and a load lock chamber in a vacuum state.

한편, 상기 HSG막을 안정시키는 다른 방법으로써 HSG막의 표면을 열처리하거나 레이저처리 또는 메이저처리 또는 불순물을 이온주입하는 임플런팅을 수행하는 경우에도 HSG막 형성을 위한 공정챔버와 동일한 또는 별도의 공정챔버를 설치하여 수행할 수도 있다.As another method of stabilizing the HSG film, the same or separate process chamber as the process chamber for forming the HSG film is installed even when the surface of the HSG film is heat treated, or the laser treatment, the major treatment, or the implantation of impurities are performed. It can also be done.

도5는 본 발명의 일 실시예에 의한 반도체소자의 커패시터 제조방법의 순서를 나타내는 공정순서도이다.5 is a process flowchart showing a procedure of a capacitor manufacturing method of a semiconductor device according to an embodiment of the present invention.

도5에서 보여지는 바와 같이, 처음 산화막 또는 질화막 등으로 이루어진 하부구조를 갖는 반도체기판 상에 반도체 커패시터의 하부전극막을 형성하는 단계(S12)로서, 상기 반도체기판 상의 하부구조상에 콘택홀을 형성한 후 콘택홀을 포함한 반도체기판 전면상에 비정질실리콘막을 증착하고, 통상의 사진공정 및 식각공정을 수행하여 하부전극 패턴을 형성한다.As shown in FIG. 5, a step (S12) of forming a lower electrode film of a semiconductor capacitor on a semiconductor substrate having a lower structure consisting of an oxide film or a nitride film is performed first, after forming a contact hole on the lower structure on the semiconductor substrate. An amorphous silicon film is deposited on the entire surface of the semiconductor substrate including the contact hole, and a lower electrode pattern is formed by performing a general photo process and an etching process.

다음, 상기 하부전극의 노출된 표면상에 HSG막을 형성하는 단계(S14)로써, 저압화학기상증착설비인 모델명 ANELVA SRE-2100을 사용하였다. 상기 HSG막 형성과정은 전술한 바와 같이 비정질 상태의 실리콘이 결정 상태로 전이하는 온도영역에서 실리콘의 이동(migration)에 의해 표면에너지가 가장 안정된 형태인 반구형 모양의 구역을 형성하는 것으로써, 공정챔버 내부로 표면반응성이 강한 실리콘계가스 (Si2H6, SiH4)를 공급하면서 수행하며, 일반적으로 550℃ 내지 640℃의 온도범위에서 성막이 이루어진다.Next, as a step (S14) to form an HSG film on the exposed surface of the lower electrode, a model name ANELVA SRE-2100, a low pressure chemical vapor deposition equipment was used. The HSG film forming process is to form a hemispherical region in which the surface energy is most stable by the migration of silicon in the temperature region in which the amorphous silicon transitions to the crystalline state, as described above. It is performed while supplying silicon gas (Si2H6, SiH4) having strong surface reactivity to the inside, and generally, a film is formed in a temperature range of 550 ° C to 640 ° C.

다음은 상기 HSG막을 안정화시키는 단계(S16)로써 후속되는 세정단계시 HSG막의 소모를 방지하기 위한 것이다. 이러한 HSG막을 안정시키는 방법으로써 전술한 바와 같이 HSG막의 표면을 일렉트론 차지업시키거나 열처리를 하여 수행할 수 있다. 또한 HSG막의 표면에 레이저나 메이저를 조사하여 수행할 수 있으며, 소정의 불순물을 주입하여 수행할 수도 있다.The following is to prevent the exhaustion of the HSG film during the subsequent cleaning step by stabilizing the HSG film (S16). As a method of stabilizing such an HSG film, the surface of the HSG film may be charged up or heat treated as described above. In addition, the surface of the HSG film may be performed by irradiating a laser or a major, or may be performed by implanting predetermined impurities.

다음은 상기 HSG막을 세정하는 단계(S18)로써, HSG막 형성공정 후 유전체막 형성공정 전에 상기 HSG막 상에 형성되는 자연산화막을 제거하거나 오염물질을 제거하기 위하여 수행한다. 상기 자연산화막은 유전율이 낮아 커패시터 용량을 크게 감소시키는 원인이 되기 때문이며, 상기 자연산화막의 제거는 SC-1(Standard Chemical-1) 세정액을 사용하여 습식식각을 수행하여 제거한다. 공정시간은 10분정도로 수행한다.Next, the step of cleaning the HSG film (S18), after the HSG film forming process before the dielectric film forming process to remove the natural oxide film formed on the HSG film or to remove contaminants. This is because the natural oxide film has a low dielectric constant, which greatly reduces the capacitor capacity. The removal of the natural oxide film is performed by wet etching using a SC-1 (Standard Chemical-1) cleaning solution. Process time is about 10 minutes.

다음은 유전체막을 형성시키는 단계(S20)로써 상기 세정공정이 끝난 상기 HSG막 상에 예를 들어, NO 막 등의 유전체막을 증착한다.Next, as a step (S20) of forming a dielectric film, a dielectric film, such as a NO film, is deposited on the HSG film after the cleaning process is completed.

다음은 상부전극막을 형성하는 단계(S22)로써, 상기 유전체막 상에 폴리실리콘을 증착한 후 통상의 사진식각공정을 형성하여 원하는 패턴을 갖는 상부전극을 형성하여 커패시터를 완성한다.Next, as a step (S22) of forming the upper electrode film, after depositing polysilicon on the dielectric film, a conventional photolithography process is formed to form an upper electrode having a desired pattern to complete the capacitor.

도6 내지 도9는 도5의 공정순서도에 의한 반도체 커패시터 형성공정을 나타내는 공정단면도이다.6 through 9 are cross-sectional views illustrating a process of forming a semiconductor capacitor according to the process flowchart of FIG. 5.

도6는 특정의 도전막패턴(도시안됨)을 절연시키는 질화막등을 포함하는 특정의 하부구조(22) 및 산화막(24)을 갖는 반도체기판(20) 상에 하부전극(26)이 형성된 것을 나타내는 단면도이다. 상기 하부전극(26)은 컨택홀(23)을 통하여 트랜지스터를 구성하는 반도체기판(20)의 소오스영역과 접촉하여 상기 소오스영역으로부터 전달된 전하에 따라 정보를 축적하는 부분이며, 상기 반도체기판(20) 상에 형성된 하부구조(22)와 산화막(24)을 층간 절연막으로 한다. 그러므로 먼저 하부구조(22)를 갖는 반도체기판(20) 상에 층간절연막으로 사용되는 산화막(24)을 형성시킨 후, 사진식각공정을 통하여 커패시터의 하부전극(26)이 상기 반도체 기판(20)과 접촉될 부분에 컨택홀(23)을 형성시킨다. 다음 상기 컨택홀(23)을 포함한 상기 반도체 기판(20) 전면에 상기 하부전극(26)을 구성할 비정질실리콘(amorphous silicon)을 화학기상증착법으로 증착시켜 사진식각공정을 통하여 상기 하부전극(26)을 형성시킨다. 상기 하부전극(26)의 형태와 구조는 다양하게 만들 수 있다.FIG. 6 shows that the lower electrode 26 is formed on the semiconductor substrate 20 having the specific substructure 22 including the nitride film or the like that insulates a specific conductive film pattern (not shown) and the oxide film 24. It is a cross section. The lower electrode 26 contacts the source region of the semiconductor substrate 20 constituting the transistor through the contact hole 23 and accumulates information according to the charge transferred from the source region. The lower structure 22 and the oxide film 24 formed on the () are used as the interlayer insulating film. Therefore, first, an oxide film 24 used as an interlayer insulating film is formed on the semiconductor substrate 20 having the lower structure 22, and then the lower electrode 26 of the capacitor is connected to the semiconductor substrate 20 through a photolithography process. The contact hole 23 is formed in the portion to be contacted. Next, amorphous silicon (amorphous silicon) constituting the lower electrode 26 is deposited on the entire surface of the semiconductor substrate 20 including the contact hole 23 by chemical vapor deposition to form the lower electrode 26 through a photolithography process. To form. The shape and structure of the lower electrode 26 may be various.

도7은 하부전극(26)상에 HSG막(28)이 형성된 것을 나타내는 단면도이다.FIG. 7 is a sectional view showing that an HSG film 28 is formed on the lower electrode 26. As shown in FIG.

상기 HSG(28)는 비정질실리콘(a-Si)에서 다결정실리콘(Poly Silicon)으로 상태천이하는 과정에서 상기 상태천이 온도영역에서 실리콘의 마이그레이션 (Migration)에 의해 표면에너지가 가장 안정된 형태인 반구형태로 형성되는 현상을 이용하는 공정이다. 상기 HSG(28)막은 평평한 표면보다 2 내지 3배의 표면적을 갖는다.The HSG 28 has a hemispherical shape in which the surface energy is most stable by migration of silicon in the state transition temperature region in the process of state transition from amorphous silicon (a-Si) to polysilicon. It is a process using the phenomenon formed. The HSG 28 film has a surface area of two to three times that of a flat surface.

상기 HSG(28)는 저압 화학기상증착법으로 형성한다. 즉, 공정챔버를 550℃ 내지 640℃의 범위내에서 예를 들어 550℃, 1 Torr로 유지한후 표면반응성이 강한 실리콘계가스인 Si2H6, 또는 SiH4 가스를 주입하여 상기 하부전극(26) 표면상에 핵생성을 유발시킨 후 열처리를 하여 상기 핵을 중심으로 실리콘의 열적이동에 의하여 표면이 울퉁불퉁한 반구형태인 HSG(28)막을 형성시킨다. 또한 상기 HSG(28)막 형성시 인(Phosphorus)등의 불순물을 확산시켜주기도 한다. 다음 상기 HSG(28)막이 형성된 상기 반도체기판(20)을 후속되는 세정단계시 상기 HSG(28)막이 소모되지 않도록 상기 HSG막(28)을 안정화시킨다.The HSG 28 is formed by low pressure chemical vapor deposition. That is, the process chamber is maintained at a temperature of 550 ° C. to 640 ° C., for example, at 550 ° C. and 1 Torr, and then Si 2 H 6, or SiH 4 gas, which is a highly reactive silicon gas, is injected into the nucleus on the lower electrode 26 surface. After the production is induced, heat treatment is performed to form an HSG 28 film having a roughly hemispherical surface by thermal movement of silicon around the nucleus. In addition, when HSG 28 is formed, impurities such as phosphorous may be diffused. Next, the HSG film 28 is stabilized so that the HSG 28 film is not consumed in the subsequent cleaning step of the semiconductor substrate 20 on which the HSG 28 film is formed.

이때 상기 HSG막(28)을 안정화시키기 위하여 SEM 장비로 반도체기판을 이동시킨 후 HSG(28)막을 일렉트론 차지업시킨다. 전술한 HSG막 형성챔버에 전자방출수단이 형성된 경우에는 HSG막(28) 형성 후 바로 그 표면에 전자를 조사하여 일렉트론 차지업을 시킬 수 있다.At this time, in order to stabilize the HSG film 28, the semiconductor substrate is moved to the SEM equipment, and the HSG 28 film is then charged up. When the electron emission means is formed in the above-described HSG film formation chamber, the electron charge can be applied to the surface immediately after the HSG film 28 is formed.

상기 도4에 개시된 SEM 장비가 구비된 공정챔버 내에서의 일렉트론 차지업의 공정조건은, 상기 SEM 장비에서 발생된 전자의 가속전압 1000 내지 1500V, 필라멘트 전류 8 내지 12A에서 5 분 내지 20 분 정도, 바람직하게는 가속전압 1300V 전류 10A 하에서 수행한다.The process conditions of the electron charge up in the process chamber equipped with the SEM device disclosed in FIG. 4 are about 5 to 20 minutes at an acceleration voltage of 1000 to 1500 V and a filament current of 8 to 12 A of electrons generated in the SEM device. Preferably it is carried out under an acceleration voltage of 1300V current 10A.

다음 공정중 상기 HSG(28)막 표면에 형성된 자연산화막(도시안됨)을 SC-1 세정액을 사용하여 습식식각으로 제거한다. 상기 자연산화막은 상기 커패시터의 정전용량 증가에 치명적인 영향을 준다. 즉, 유전율이 작아 상기 커패시터의 정전용량을 감소시키고 후속공정인 도8의 유전체막(30) 증착시 공정불량을 일으킨다.In the next process, the native oxide film (not shown) formed on the surface of the HSG 28 is removed by wet etching using an SC-1 cleaning solution. The natural oxide film has a fatal effect on the capacitance increase of the capacitor. That is, since the dielectric constant is small, the capacitance of the capacitor is reduced and process defects are caused when the dielectric film 30 of FIG. 8 is deposited.

도10은 상기 HSG(28)막을 일렉트론 차지업시킨 다음 SC-1으로 세정 한 후의 표면상태를 나타내는 SEM 사진이다. 도10의 SEM 사진에서 보는 바와 같이 상기 세정한 후의 상기 HSG(28)막의 표면은 세정전과 동일한 수준의 표면상태를 보여준다. 따라서 종래와 같이 세정 후에 나타나는 표면적 감소현상을 보이지 않아 상기 커패시터의 정전용량 증가에 이바지한다. 상기 일렉트론 차지업된 상기 HSG막의 표면상태는 세정시간에 관계없이 일정한 상태를 보여준다.Fig. 10 is a SEM photograph showing the surface state of the HSG 28 film after being charged up with electrons and then cleaned with SC-1. As shown in the SEM photograph of FIG. 10, the surface of the HSG 28 film after the cleaning shows the same surface condition as before the cleaning. Therefore, the surface area reduction after cleaning does not appear as in the prior art, which contributes to an increase in the capacitance of the capacitor. The surface state of the HSG film charged up the electrons shows a constant state regardless of the cleaning time.

도8은 상기 HSG(28)막 상에 유전체막(30)을 증착시킨 상태를 나타내는 단면도이다. 상기 HSG(28)막 표면에 질화막을 통상의 방법으로 형성한 다음 상기 질화막 표면을 건식 또는 습식산화시켜 NO 유전체막(30)을 형성한다.8 is a cross-sectional view showing a state in which a dielectric film 30 is deposited on the HSG 28 film. A nitride film is formed on the surface of the HSG 28 by a conventional method, and then the NO dielectric film 30 is formed by dry or wet oxidation of the nitride film surface.

도9는 유전체막 상에 상부전극(32)을 증착한 것을 나타내는 단면도이다.9 is a cross-sectional view showing the deposition of the upper electrode 32 on the dielectric film.

상기 NO 유전체막(30) 상에 도핑된 폴리실리콘막을 증착하여 상부전극(32)을 형성하여 상기 커패시터를 완성한다.The capacitor is formed by depositing a doped polysilicon film on the NO dielectric film 30 to form an upper electrode 32.

따라서, 본 발명에 의하면 상술한 바와 같이 HSG막을 형성한 후 세정공정을 수행하기 전에 상기 HSG막 표면을 안정화시켜 후속되는 세정공정시 상기 HSG막도 함께 소모되는 것을 방지하여 원하는 정전용량을 충분히 유지하는 효과가 있다.Therefore, according to the present invention, after forming the HSG film as described above, before performing the cleaning process, the surface of the HSG film is stabilized to prevent the HSG film from being consumed during the subsequent cleaning process, thereby sufficiently maintaining the desired capacitance. It works.

따라서, 세정시 HSG도 함께 소모되는 것이 방지되어 커패시터의 원하는 정전용량을 충분히 확보할 수 있는 효과가 있다.Therefore, the HSG is also prevented from being consumed at the time of cleaning, so that the desired capacitance of the capacitor can be sufficiently secured.

이상에서 본 발명은 기재된 구체예에 대해서만 상세히 설명되었지만 본 발명의 기술사상 범위 내에서 다양한 변형 및 수정이 가능함은 당업자에게 있어서 명백한 것이며, 이러한 변형 및 수정이 첨부된 특허청구범위에 속함은 당연한 것이다.Although the present invention has been described in detail only with respect to the described embodiments, it will be apparent to those skilled in the art that various modifications and variations are possible within the technical scope of the present invention, and such modifications and modifications are within the scope of the appended claims.

Claims (13)

(1) 특정의 하부구조가 형성되어 있는 반도체기판 상에 반도체 커패시터의 하부전극을 형성하는 단계; (2) 상기 하부전극의 노출된 표면상에 HSG(Hemi-Spherical Grained)막을 형성하는 단계; (3) 상기 HSG막이 후속되는 세정단계시 소모되어 그 표면적이 감소되지 않도록 상기 HSG막 표면을 일렉트론 차지업(Electron charge up)시켜 안정화시키는 단계; 및 (4) 상기 안정화된 HSG막을 세정하는 단계;를 구비하여 이루어지는 것을 특징으로 하는 반도체소자의 커패시터 제조방법.(1) forming a lower electrode of the semiconductor capacitor on the semiconductor substrate on which the specific substructure is formed; (2) forming a HSG (Hemi-Spherical Grained) film on the exposed surface of the lower electrode; (3) stabilizing the surface of the HSG film by electron charge up so that the HSG film is consumed in a subsequent cleaning step and the surface area thereof is not reduced; And (4) cleaning the stabilized HSG film. 제 1 항에 있어서, 상기 HSG막 형성은 엘피시브이디(LPCVD : Low Pressure Chemical Vapour Deposition)방법을 사용하여 수행하고, 상기 HSG막 차지업 후 세정은 SC-1(Standard Chemical-1) 세정액을 사용하는 것을 특징으로 하는 상기 반도체소자의 커패시터 제조방법.The method of claim 1, wherein the HSG film is formed using a low pressure chemical vapor deposition (LPCVD) method, and the cleaning after the charge up of the HSG film is performed using a Standard Chemical-1 (SC-1) cleaning solution. Capacitor manufacturing method of the semiconductor device. 제 1 항에 있어서, 상기 HSG막 표면을 SEM(Scanning Electron Microscopy) 장비를 사용하여 일렉트론 차지업시키는 것을 특징으로 하는 상기 반도체소자의 커패시터 제조방법.The method of claim 1, wherein the surface of the HSG film is charged up by using an SEM (Scanning Electron Microscopy) device. 제 3 항에 있어서, 상기 일렉트론 차지업을 수행하기 상기 SEM 장비의 공정조건은 가속전압 1000 내지 1500V, 필라멘트 전류 8 내지 12A 인 것을 특징으로 하는 상기 반도체소자의 커패시터 제조방법.4. The method of claim 3, wherein the process conditions of the SEM equipment for performing the electron charge up are an acceleration voltage of 1000 to 1500V and a filament current of 8 to 12A. 제 4 항에 있어서, 상기 일렉트론 차지업을 수행하는 공정시간은 5 분 내지 20 분인 것을 특징으로 하는 상기 반도체소자의 커패시터 제조방법.The method of claim 4, wherein the process time for performing the electron charge up is 5 minutes to 20 minutes. (1) 특정의 하부구조가 형성되어 있는 반도체기판 상에 반도체 커패시터의 하부전극을 형성하는 단계; (2) 상기 하부전극의 노출된 표면상에 HSG(Hemi-Spherical Grained)막을 형성하는 단계; (3) 상기 HSG막이 후속되는 세정단계시 소모되어 그 표면적이 감소되지 않도록 상기 HSG막을 상기 HSG막 형성을 위한 공정온도보다 높은 온도에서 열처리하여 안정화시키는 단계; 및 (4) 상기 안정화된 HSG막을 세정하는 단계;를 구비하여 이루어지는 것을 특징으로 하는 반도체소자의 커패시터 제조방법.(1) forming a lower electrode of the semiconductor capacitor on the semiconductor substrate on which the specific substructure is formed; (2) forming a HSG (Hemi-Spherical Grained) film on the exposed surface of the lower electrode; (3) stabilizing the HSG film at a temperature higher than the process temperature for forming the HSG film so that the HSG film is consumed in a subsequent cleaning step so that its surface area is not reduced; And (4) cleaning the stabilized HSG film. (1) 특정의 하부구조가 형성되어 있는 반도체기판 상에 반도체 커패시터의 하부전극을 형성하는 단계; (2) 상기 하부전극의 노출된 표면상에 HSG(Hemi-Spherical Grained)막을 형성하는 단계;(3) 상기 HSG막이 후속되는 세정단계시 소모되어 그 표면적이 감소되지 않도록 상기 HSG막에 레이저(Laser)를 조사시켜 안정화시키는 단계; 및 (4) 상기 안정화된 HSG막을 세정하는 단계; 를 구비하여 이루어지는 것을 특징으로 하는 반도체소자의 커패시터 제조방법.(1) forming a lower electrode of the semiconductor capacitor on the semiconductor substrate on which the specific substructure is formed; (2) forming a HSG (Hemi-Spherical Grained) film on the exposed surface of the lower electrode; (3) a laser on the HSG film so that the HSG film is consumed during a subsequent cleaning step and the surface area thereof is not reduced. Irradiation) to stabilize; And (4) cleaning the stabilized HSG film; Capacitor manufacturing method of a semiconductor device comprising the. (1) 특정의 하부구조가 형성되어 있는 반도체기판 상에 반도체 커패시터의 하부전극을 형성하는 단계; (2) 상기 하부전극의 노출된 표면상에 HSG(Hemi-Spherical Grained)막을 형성하는 단계; (3) 상기 HSG막이 후속되는 세정단계시 소모되어 그 표면적이 감소되지 않도록 상기 HSG막에 메이저(Maser)를 조사시켜 안정화시키는 단계; 및 (4) 상기 안정화된 HSG막을 세정하는 단계;를 구비하여 이루어지는 것을 특징으로 하는 반도체소자의 커패시터 제조방법.(1) forming a lower electrode of the semiconductor capacitor on the semiconductor substrate on which the specific substructure is formed; (2) forming a HSG (Hemi-Spherical Grained) film on the exposed surface of the lower electrode; (3) stabilizing the HSG film by irradiating a major so that the HSG film is consumed in a subsequent cleaning step and the surface area thereof is not reduced; And (4) cleaning the stabilized HSG film. (1) 특정의 하부구조가 형성되어 있는 반도체기판 상에 반도체 커패시터의 하부전극을 형성하는 단계; (2) 상기 하부전극의 노출된 표면상에 HSG(Hemi-Spherical Grained)막을 형성하는 단계; (3) 상기 HSG막이 후속되는 세정단계시 소모되어 그 표면적이 감소되지 않도록 상기 HSG막에 특정의 불순물을 임플란팅(Implanting)시켜 안정화시키는 단계; 및 (4) 상기 안정화된 HSG막을 세정하는 단계;를 구비하여 이루어지는 것을 특징으로 하는 반도체소자의 커패시터 제조방법.(1) forming a lower electrode of the semiconductor capacitor on the semiconductor substrate on which the specific substructure is formed; (2) forming a HSG (Hemi-Spherical Grained) film on the exposed surface of the lower electrode; (3) stabilizing by implanting a specific impurity on the HSG film so that the HSG film is consumed in a subsequent cleaning step so that its surface area is not reduced; And (4) cleaning the stabilized HSG film. 반도체 커패시터의 하부전극상에 HSG막 형성공정을 수행할 수 있는 공정챔버 내부에, 상기 HSG막 형성이 완료된 후 상기 HSG막을 안정화시키기 위하여 상기 HSG막에 일렉트론을 주사하여 차지업시킬 수 있는 일렉트론 차지업수단이 설치되어 있는 것을 특징으로 하는 반도체소자 제조장비.In the process chamber capable of performing the HSG film forming process on the lower electrode of the semiconductor capacitor, an electron charge charge-up that can be charged up by scanning the electron to the HSG film to stabilize the HSG film after the formation of the HSG film is completed. Semiconductor device manufacturing equipment, characterized in that the means is provided. 제12항에 있어서, 상기 일렉트론 차지업수단은, 전자를 발생시키는 전자총; 상기 전자총으로부터 발생된 전자를 집속하는 전자광학수단; 및 상기 전자광학수단의 하부에 설치되어 상기 전자광학수단에 의해 집속된 전자의 방향을 조절하는 편향코일; 을 구비하여 이루어진 것을 특징으로 하는 상기 반도체소자 제조장비.13. The apparatus of claim 12, wherein the electron charge up means comprises: an electron gun for generating electrons; Electro-optical means for focusing electrons generated from the electron gun; And a deflection coil installed under the electro-optical means to adjust the direction of electrons focused by the electro-optical means. The semiconductor device manufacturing equipment, characterized in that consisting of. 반도체 커패시터의 하부전극상에 HSG막 형성공정을 수행할 수 있는 제1공정챔버; 상기 제1 공정챔버에 진공상태로 연결된 로드락챔버; 및 상기 로드락챔버에 연결되며 상기 HSG막 형성이 완료된 후 상기 HSG막을 안정화시키기 위하여 상기 HSG막에 일렉트론을 주사하여 차지업시킬 수 있는 일렉트론 차지업수단이 설치된 제2 공정챔버; 를 포함하여 이루어지는 것을 특징으로 하는 반도체소자 제조장비.A first process chamber capable of performing an HSG film forming process on the lower electrode of the semiconductor capacitor; A load lock chamber connected in vacuum to the first process chamber; And a second process chamber connected to the load lock chamber and provided with an electron charge up means for scanning and charging up an electron to the HSG film to stabilize the HSG film after the formation of the HSG film is completed. Semiconductor device manufacturing equipment, characterized in that consisting of. 반도체 커패시터의 하부전극상에 HSG막 형성공정을 수행할 수 있는 제1 공정챔버; 상기 제1 공정챔버에 진공상태로 연결된 로드락챔버; 및 상기 로드락챔버에 연결되며 상기 HSG막 형성이 완료된 후 상기 HSG막을 안정화시키기 위하여 상기 HSG막을 상기 HSG막 형성공정 온도보다 높은 온도에서 열처리를 수행할 수 있는 열처리챔버; 를 포함하여 이루어지는 것을 특징으로 하는 반도체소자 제조장비.A first process chamber capable of performing an HSG film forming process on the lower electrode of the semiconductor capacitor; A load lock chamber connected in vacuum to the first process chamber; And a heat treatment chamber connected to the load lock chamber and configured to heat-treat the HSG film at a temperature higher than the HSG film forming process temperature to stabilize the HSG film after the HSG film is formed. Semiconductor device manufacturing equipment, characterized in that consisting of.
KR1019980037196A 1998-03-02 1998-09-09 Semiconductor fabrication equipment and method for fabricating capacitor by using the same KR100308620B1 (en)

Priority Applications (4)

Application Number Priority Date Filing Date Title
TW087116573A TW385544B (en) 1998-03-02 1998-10-06 Apparatus for manufacturing semiconductor device, and method of manufacturing capacitor of semiconductor device thereby
JP10330378A JPH11284149A (en) 1998-03-02 1998-11-20 Manufacture equipment of semiconductor element and manufacture for capacitor of semiconductor element utilizing the same
CNB981231039A CN1246882C (en) 1998-03-02 1998-12-01 Apparatus for manufacturing semiconductor device, and method of manufacturing capacitor of semiconductor device thereby
US09/258,792 US6214689B1 (en) 1998-03-02 1999-03-01 Apparatus for manufacturing semiconductor device, method of manufacturing capacitor of semiconductor device thereby, and resultant capacitor

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR19980006810 1998-03-02
KR98-06810 1998-03-02
KR1019980006810 1998-03-02

Publications (2)

Publication Number Publication Date
KR19990076494A KR19990076494A (en) 1999-10-15
KR100308620B1 true KR100308620B1 (en) 2001-12-17

Family

ID=37530600

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980037196A KR100308620B1 (en) 1998-03-02 1998-09-09 Semiconductor fabrication equipment and method for fabricating capacitor by using the same

Country Status (1)

Country Link
KR (1) KR100308620B1 (en)

Also Published As

Publication number Publication date
KR19990076494A (en) 1999-10-15

Similar Documents

Publication Publication Date Title
US6033953A (en) Method for manufacturing dielectric capacitor, dielectric memory device
JPH11284149A (en) Manufacture equipment of semiconductor element and manufacture for capacitor of semiconductor element utilizing the same
KR100259038B1 (en) Method for manufacturing semiconductor capacitor and semiconductor capacitor manufactured thereby
US5960281A (en) Methods of fabricating microelectronic electrode structures using hemispherical grained (HSG) silicon
JP2000091542A (en) Manufacture of dram cell capacitor
US5909625A (en) Method for forming layer of hemispherical grains and for fabricating a capacitor of a semiconductor device
KR100308620B1 (en) Semiconductor fabrication equipment and method for fabricating capacitor by using the same
KR100379331B1 (en) Bottom electrode of capacitor and fabricating method thereof
KR100246278B1 (en) Process for forming a capacitor incorporated in a semiconductor device
US7052956B2 (en) Method for forming capacitor of semiconductor device
KR100350588B1 (en) Hsg lower electrode structure, capacitor using the same, and the formation of the capacitor
JPH09129848A (en) Manufacture of semiconductor device having capacitor
KR100195188B1 (en) Method for forming semiconductor memory devece
KR20010008604A (en) Method of forming bottom electrode of capacitor in high integrated semiconductor device
US6194266B1 (en) Method for forming a capacitor having selective hemispherical grained polysilicon
JPH1022474A (en) Manufacture of semiconductor device
KR100266282B1 (en) Method of forming hsg thin films for semiconductor device
KR100861356B1 (en) Method for fabricating capacitor in semiconductor devices
KR100567058B1 (en) method for fabricating capacitor of semiconductor device
EP0902462B1 (en) A method for manufacturing a capacitor lower electrode of a semiconductor memory device
US6204121B1 (en) Method for bottom electrode of capacitor
JP3621013B2 (en) Capacitor manufacturing method for semiconductor device
KR100328453B1 (en) Method of forming a storage node in a semiconductor device
JP2590733B2 (en) Method for forming polycrystalline silicon film
JP3057084B2 (en) Method for forming selective hemispherical silicon grain charge storage electrode in semiconductor device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120802

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20130731

Year of fee payment: 13

LAPS Lapse due to unpaid annual fee