KR100306796B1 - Lcd for preventing edge electric field - Google Patents

Lcd for preventing edge electric field Download PDF

Info

Publication number
KR100306796B1
KR100306796B1 KR1019970070130A KR19970070130A KR100306796B1 KR 100306796 B1 KR100306796 B1 KR 100306796B1 KR 1019970070130 A KR1019970070130 A KR 1019970070130A KR 19970070130 A KR19970070130 A KR 19970070130A KR 100306796 B1 KR100306796 B1 KR 100306796B1
Authority
KR
South Korea
Prior art keywords
liquid crystal
counter electrode
electric field
pixel electrode
bar
Prior art date
Application number
KR1019970070130A
Other languages
Korean (ko)
Other versions
KR19990050938A (en
Inventor
김향율
이승희
노봉규
Original Assignee
박종섭
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 박종섭, 주식회사 하이닉스반도체 filed Critical 박종섭
Priority to KR1019970070130A priority Critical patent/KR100306796B1/en
Priority to US09/207,872 priority patent/US6128061A/en
Priority to JP34911498A priority patent/JP3479696B2/en
Publication of KR19990050938A publication Critical patent/KR19990050938A/en
Application granted granted Critical
Publication of KR100306796B1 publication Critical patent/KR100306796B1/en

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134363—Electrodes characterised by their geometrical arrangement for applying an electric field parallel to the substrate, i.e. in-plane switching [IPS]
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1335—Structural association of cells with optical devices, e.g. polarisers or reflectors
    • G02F1/133528—Polarisers
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/137—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells characterised by the electro-optical or magneto-optical effect, e.g. field-induced phase transition, orientation effect, guest-host interaction or dynamic scattering
    • G02F1/139—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells characterised by the electro-optical or magneto-optical effect, e.g. field-induced phase transition, orientation effect, guest-host interaction or dynamic scattering based on orientation effects in which the liquid crystal remains transparent
    • G02F1/1393—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells characterised by the electro-optical or magneto-optical effect, e.g. field-induced phase transition, orientation effect, guest-host interaction or dynamic scattering based on orientation effects in which the liquid crystal remains transparent the birefringence of the liquid crystal being electrically controlled, e.g. ECB-, DAP-, HAN-, PI-LC cells

Abstract

PURPOSE: An LCD for preventing the generation of parasitic electric fields in edge portions is provided to minimize the influence of parasitic electric fields on the electric fields for driving liquid crystal molecules by forming ribs in every corner of counter electrodes. CONSTITUTION: An LCD for preventing the generation of parasitic electric fields in edge portions includes counter electrodes(11) formed in the shape of rectangular frame and each having at least one or more bars(11a) for dividing the inside of the rectangular frame, and pixel electrodes(12) disposed perpendicularly to the bars of the counter electrodes and each having first and second areas(12a,12b), wherein the first and second areas are overlapped with vertical portions(11-1) of the counter electrodes and connected to each other by at least one or more branches(12c), and ribs formed in the shape of right triangle are formed in the inner corners of the counter electrodes where the first and second areas, the bars of the counter electrodes or branches of the pixel electrodes meet together, slant sides of the ribs being rounded inwardly.

Description

가장자리 전계 방지용 액정 표시 장치LCD for preventing edge electric field

본 발명은 액정 표시 장치에 관한 것으로, 보다 자세하게는, 액정 구동 전극이 하부 기판에 형성되는 액정 표시 장치에 있어서, 구동 전극 사이의 전계를 균일하게 하도록 가장자리 전계를 방지할 수 있는 가장자리 전계 방지용 액정 표시 장치에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a liquid crystal display device, and more particularly, in a liquid crystal display device in which a liquid crystal drive electrode is formed on a lower substrate, an edge electric field prevention liquid crystal display capable of preventing an edge electric field so as to make an electric field between the drive electrodes uniform. Relates to a device.

일반적으로, IPS-VA 모드의 액정 표시 장치는, TN(twisted-nematic) 모드의 좁은 시야각을 보상하며, IPS 모드의 낮은 응답 속도를 개선하고, VA 모드의 광 누설을 방지할 수 있도록 제안된 모드이다. 이 IPS-VA 모드의 액정 표시 장치에 대하여는 출원번호 97-22108호에 자세히 설명된 바 있다.In general, the liquid crystal display of the IPS-VA mode is a mode proposed to compensate for the narrow viewing angle of the twisted-nematic (TN) mode, improve the low response speed of the IPS mode, and prevent light leakage of the VA mode. to be. The liquid crystal display of the IPS-VA mode has been described in detail in the application number 97-22108.

이 구조는 명칭에서 나타내는 바와 같이, 시야각이 우수한 횡전계 구동의 IPS 모드 액정 표시 장치와 빠른 응답 특성을 지닌 수직 배향 모드의 VA모드가 혼합된 구조이다.As shown in the name, this structure is a structure in which a transverse electric field drive IPS mode liquid crystal display device having excellent viewing angle and VA mode in a vertical alignment mode having fast response characteristics are mixed.

이러한 IPS-VA 모드의 액정 표시 장치는, 전계 인가이전에 기판에 수직이 되도록 서있는 액정 분자들이 전계 인가시, 타원 형태로, 즉, 약 45° 정도로 눕게 된다. 이에 따라, 기판과 평행하게 누워있다가, 타원 형태로 일어서게 되는 종래의 IPS 모드의 액정 표시 장치보다 응답 속도가 훨씬 빠르게 된다.In the liquid crystal display of the IPS-VA mode, when the liquid crystal molecules standing so as to be perpendicular to the substrate prior to the electric field are applied to the electric field, the liquid crystal molecules lie in an ellipse form, that is, about 45 °. As a result, the response speed is much faster than that of the conventional IPS mode liquid crystal display, which lies parallel to the substrate and rises in an ellipse form.

도 1a는 종래의 IPS-VA 모드의 카운터 전극과 화소 전극을 나타내는 평면도로서, 하부 기판(1) 상부에는 직사각틀 형상의 카운터 전극(2)이 형성된다. 이 카운터 전극(2)의 틀 내부에는 틀을 장방향으로 이분하도록, 틀 중앙에 그것의 장방향과 평행하는 바(2a:bar)가 형성된다. 카운터 전극(2) 상에는 게이트 절연막(도시되지 않음)이 덮히고, 카운터 전극(2)이 형성된 게이트 절연막상에 화소 전극(3)이 형성된다. 이 화소 전극(3)은 바(2a)와 수직인 카운터 전극 부분과 오버랩되는 제 1 및 제 2 영역(3a,3b)과, 제 1 및 제 2 영역(3a,3b)간을 연결하는 2개의 브렌치(3c)를 포함한다. 브렌치(3c)는 바(2a)를 기준으로 양측에 배치되며, 바람직하게는 바(2a)와, 바(2a)와 평행한 카운터 전극(2) 부분 사이의 중앙에 배치되도록 한다.FIG. 1A is a plan view illustrating a counter electrode and a pixel electrode in a conventional IPS-VA mode, and a rectangular counter electrode 2 is formed on an upper portion of a lower substrate 1. Inside the mold of this counter electrode 2, a bar (2a: bar) is formed at the center of the mold so as to divide the mold in the longitudinal direction and parallel to its longitudinal direction. A gate insulating film (not shown) is covered on the counter electrode 2, and a pixel electrode 3 is formed on the gate insulating film on which the counter electrode 2 is formed. The pixel electrode 3 comprises two first and second regions 3a and 3b overlapping the counter electrode portion perpendicular to the bar 2a and between the first and second regions 3a and 3b. Branch 3c. The branch 3c is arranged at both sides with respect to the bar 2a, and is preferably arranged at the center between the bar 2a and the portion of the counter electrode 2 parallel to the bar 2a.

이러한 구성을 갖는 IPS-VA 모드는 카운터 전극(2)과 화소 전극(3)에 소정의 전압이 인가되면, 그들 사이의 전압차로 전계(E)가 형성된다. 전계(E)는 카운터 전극의 바(2a)와 화소 전극의 브렌치(3c) 사이 공간, 화소 전극의 브렌치(3c)와 브렌치와 평행하는 카운터 전극 부분(2) 사이 공간에 형성된다. 이 전계(E)의 형태로 액정 분자들이 수평(또는 수직)으로 배열되어, 광이 누설된다. 이를 도 2를 통하여, 보다 자세히 설명하면, 카운터 전극(2)과 화소 전극의 브렌치(3c) 사이에는 전압차에 의하여, 하부 기판(1)과 근처에서는 기판과 평행한 전계가 형성되고, 상부 기판(도시되지 않음)을 향할수록 타원 형태의 전계가 형성된다. 이때, 전계의 형태가 상부로 향할수록 타원 형태가 된다. 이에 따라, 액정 분자들은 타원의 중앙을 기준으로 양측 대칭이되도록 눕게되어, 하부 기판 밑으로 입사되는 광을 누설한다. 여기서, 인접하는 다른 전극들의 영향을 받지않고 해당하는 전극 사이에서 균일한 전계가 형성되는 경우, 타원의 정중앙 부분 즉, 바(2a)와 브렌치(3c) 사이, 브렌치(3c)와 브렌치와 평행하는 카운터 전극 부분(2) 사이 공간의 정 중앙 부분에서는 전계선의 수평 성분이 상쇄되어, 액정 분자가 동작되지 않고, 그대로 남아있게 된다. 이와같이, 동작하지 않는 액정 분자들이 배열된 연장선을 디스클리네이션 라인(D)이라 하며, 균일한 전계 분포를 갖는 IPS-VA 모드의 액정 표시 장치에서는 이 디스클리네이션 라인(D)이 전계 형성 공간 중앙에 형성된다. 이때, IPS-VA 모드의 디스클리네이션 라인(D)은 일정방향으로 배열된 액정 도메인(domain)의 경계선이기도 한다. 여기서, 미설명 부호 4는 카운터 전극(2)과 화소 전극(3)간을 절연시키는 게이트 절연막이다.In the IPS-VA mode having such a configuration, when a predetermined voltage is applied to the counter electrode 2 and the pixel electrode 3, an electric field E is formed with a voltage difference therebetween. The electric field E is formed in the space between the bar 2a of the counter electrode and the branch 3c of the pixel electrode, and in the space between the branch 3c of the pixel electrode and the counter electrode portion 2 parallel to the branch. Liquid crystal molecules are arranged horizontally (or vertically) in the form of this electric field E, and light leaks. 2, in detail, an electric field is formed between the counter electrode 2 and the branch 3c of the pixel electrode by a voltage difference, and an electric field parallel to the substrate is formed in the vicinity of the lower substrate 1. Towards (not shown) an elliptic electric field is formed. At this time, as the shape of the electric field is directed upward, the elliptic shape is obtained. Accordingly, the liquid crystal molecules lie on both sides symmetrically with respect to the center of the ellipse to leak light incident under the lower substrate. Here, when a uniform electric field is formed between the corresponding electrodes without being influenced by other adjacent electrodes, the center portion of the ellipse, that is, between the bars 2a and the branch 3c, parallel to the branches 3c and the branch. In the center part of the space between the counter electrode parts 2, the horizontal component of an electric field line cancels, and a liquid crystal molecule does not operate but remains as it is. In this way, the extension line in which the liquid crystal molecules which are not operated are called the declining line D. In the IPS-VA mode liquid crystal display device having a uniform electric field distribution, the disclination line D is the center of the field formation space. Is formed. In this case, the disclination line D of the IPS-VA mode is also a boundary line of the liquid crystal domains arranged in a predetermined direction. Here, reference numeral 4 denotes a gate insulating film that insulates between the counter electrode 2 and the pixel electrode 3.

그러나, 상술한 IPS-VA 모드의 액정 표시 장치는 다음과 같은 문제점을 갖는다.However, the liquid crystal display of the IPS-VA mode described above has the following problems.

먼저, 일반적으로, IPS-VA 모드의 액정 표시 장치에 주된 전계가 형성되는 부분은 카운터 전극(2)과 화소 전극(3) 사이의 공간, 보다 구체적으로는 바(2a)와 브렌치(3c) 사이, 브렌치(3c)와 브렌치와 평행하는 카운터 전극 부분(2) 사이 공간이다. 그러나, 상기한 부분 이외에도, 카운터 전극(2)과 화소 전극(3)이 접목되는 부분(X)에서도 원하지 않는 전계가 발생되며, 이를 가장자리 전계(Ee)라 한다. 가장자리 전계(Ee)는 도면에 나타난 바와 같이, 주된 전계(E)와는 다른 방향을 가지므로, 가장자리 부분에 해당하는 액정 분자들은 이 가장자리 전계(Ee)에 의하여 동작하게 되므로, 액정 분자들이 원하지 않는 방향으로 동작시키게 된다.First, in general, the portion where the main electric field is formed in the liquid crystal display of the IPS-VA mode is the space between the counter electrode 2 and the pixel electrode 3, more specifically, between the bar 2a and the branch 3c. And a space between the branch 3c and the counter electrode portion 2 parallel to the branch. However, in addition to the above-mentioned part, an unwanted electric field is also generated in the part X where the counter electrode 2 and the pixel electrode 3 are grafted, which is called an edge electric field Ee. Since the edge electric field Ee has a direction different from the main electric field E, as shown in the drawing, the liquid crystal molecules corresponding to the edge portion are operated by the edge electric field Ee, so that the liquid crystal molecules are in an undesired direction. Will be activated.

더욱이, 이 가장자리 전계(Ee)는 저전압 전계일때는 그 세기가 미약하지만,고전압 전계일때는 그 세기가 상당하여, 주된 전계(E)를 왜곡시키게 된다. 이는 주된 전계(E)의 세기에 따른 디스클리네이션 분포를 통하여 알수 있는데, 이를 도 1a 내지 도 1c를 참조하여 설명한다.Moreover, this edge electric field Ee is weak in the case of a low voltage electric field, but in the case of a high voltage electric field, its strength is considerable, which distorts the main electric field E. This can be seen through the disclination distribution according to the strength of the main electric field E, which will be described with reference to FIGS. 1A to 1C.

먼저, 도 1a는 IPS-VA 모드를 구동시키도록, 화소 전극에 적정 전압 예를들어, 10 내지 15V를 인가하였을때의 도면으로, 디스클리네이션 라인(D)이 카운터 전극(2)과 화소 전극(3) 사이의 공간 정중앙에 비교적 얇게 나타내어지며, 가장자리 부분에서는 모서리 부분으로 빠지도록 배치된다. 이때, 가장자리 전계(Ee)는 주된 전계(E)에 그리 큰 영향을 미치지 않는다.First, FIG. 1A is a diagram when an appropriate voltage, for example, 10 to 15 V is applied to a pixel electrode to drive the IPS-VA mode, and the disclination line D is connected to the counter electrode 2 and the pixel electrode. It is relatively thin in the center of space between (3), and it is arrange | positioned so that it may fall into a corner part at the edge part. At this time, the edge electric field Ee does not have a great influence on the main electric field E.

도 1b는 도 1a 보다 낮은 전압을 인가하였을때의 도면으로, 도 1a와 마찬가지로 디스클리네이션 라인(D)은 전극 사이 중앙에 배치되어 진다. 그러나, 전극들(2,3)에 저전압이 인가된 상태이므로, 액정 분자들이 완전히 동작하지 않게 되어, 디스클리네이션 라인(D)은 도 1a 보다 두꺼운 분포로 나타내어 진다. 이때, 가장자리 전계(Ee)는 적정 전압을 인가하였을 때 보다 그 세기가 작으므로, 주된 전계(E)에 큰 영향을 미치지 않는다.FIG. 1B is a diagram when a voltage lower than that of FIG. 1A is applied. Similar to FIG. 1A, the disclination line D is disposed at the center between the electrodes. However, since a low voltage is applied to the electrodes 2 and 3, the liquid crystal molecules do not operate completely, so the disclination line D is represented by a thicker distribution than that of FIG. 1A. At this time, the edge electric field Ee has a smaller intensity than when an appropriate voltage is applied, and thus does not significantly affect the main electric field E.

도 1c는 도 1a 보다 높은 전압을 인가하였을때의 도면으로, 도 1c와 같이, 높은 구동 전압을 인가하게 되면, 디스클리네이션 라인(D)의 폭은 얇게 분포되나, 형성되는 위치가 카운터 전극(2)과 화소 전극(3) 사이의 공간에 배치되지 않고, 일측으로 치우쳐버린다. 이는 화소 전극(3)에 높은 전압이 인가되어, 화소 전극(3)과 카운터 전극(2) 사이의 전압차가 도 1a 보다 크게 되면, 주된 전계(E)의 세기도 상당히 증가되고, 가장자리 전계(Ee)의 세기 또한 주된 전계(E)에 영향을 줄만큼 증가된다(E∝V). 따라서, 이 가장자리 전계(Ee)가 주된 전계(E)의 균형을 깨뜨리게 되어, 주된 전계(E)의 중심이 이동되고, 이로 인하여, 디스클리네이션 라인(D)이 일측으로 치우치게 되는 것이다.FIG. 1C is a diagram when a voltage higher than that of FIG. 1A is applied. As shown in FIG. 1C, when a high driving voltage is applied, the width of the disclination line D is thinly distributed, but the position at which the counter electrode ( It is not disposed in the space between 2) and the pixel electrode 3, but is biased to one side. This is because when a high voltage is applied to the pixel electrode 3 so that the voltage difference between the pixel electrode 3 and the counter electrode 2 becomes larger than FIG. 1A, the intensity of the main electric field E is also significantly increased, and the edge electric field Ee is increased. ) Is also increased (E 주 V) to affect the main electric field (E). Therefore, this edge electric field Ee breaks the balance of the main electric field E, and the center of the main electric field E is shifted, which causes the disclination line D to be biased to one side.

이와같이, 디스클리네이션 라인(D)이 전계 형성 공간의 중앙에 배치되지 않고, 일측으로 치우치게 배치되므로, IPS-VA 모드의 액정 표시 장치가 균일한 타원형의 전계를 형성하기 어렵고, 이에 따라, 디스클리네이션 라인이 정중앙에 위치하게 되는 이중 도메인을 형성하기 또한 어렵다. 이 결과로 응답 특성이 크게 저하된다.As described above, since the disclination line D is not disposed at the center of the field formation space but is biased to one side, it is difficult for the liquid crystal display of the IPS-VA mode to form a uniform elliptical electric field. It is also difficult to form a double domain in which the nation line is centered. As a result, the response characteristic is greatly degraded.

따라서, 본 발명은 IPS-VA 모드의 액정 표시 장치에 있어서, 가장자리에 발생되는 전계를 최소화하여, 전계 왜곡으로 인한 디스클리네이션 라인의 치우침을 방지할 수 있는 가장자리 전계 방지용 액정 표시 장치를 제공하는 것을 목적으로 한다.Accordingly, the present invention is to provide a liquid crystal display for preventing the edge field in the IPS-VA mode of the liquid crystal display device, which can minimize the electric field generated at the edges to prevent the discrepancy of the disclination line due to the electric field distortion. The purpose.

도 1a 내지 도 1c는 종래의 IPS-VA 모드 액정 표시 장치의 카운터 전극과 화소 전극을 나타낸 평면도.1A to 1C are plan views illustrating counter electrodes and pixel electrodes of a conventional IPS-VA mode liquid crystal display device;

도 2는 도 1a의 Ⅱ-Ⅱ′선을 따라서 절단한 단면도.2 is a cross-sectional view taken along the line II-II 'of FIG. 1A;

도 3은 IPS-VA모드 액정 표시 장치의 단면도.3 is a sectional view of an IPS-VA mode liquid crystal display device;

도 4는 본 발명의 실시예 1에 따른 카운터 전극과 화소 전극의 평면도.4 is a plan view of a counter electrode and a pixel electrode according to Embodiment 1 of the present invention;

도 5는 본 발명의 실시예 2에 따른 카운터 전극과 화소 전극의 평면도.5 is a plan view of a counter electrode and a pixel electrode according to Embodiment 2 of the present invention;

도 6은 본 발명의 실시예 3에 따른 카운터 전극과 화소 전극의 평면도.6 is a plan view of a counter electrode and a pixel electrode according to Embodiment 3 of the present invention;

(도면의 주요 부분에 대한 부호의 설명)(Explanation of symbols for the main parts of the drawing)

10: 하부 기판 11 : 카운터 전극10: lower substrate 11: counter electrode

11a : 바 11b,12d : 리브11a: bar 11b, 12d: rib

12 : 화소 전극 12a : 제 1 영역12 pixel electrode 12a first region

12b : 제 2 영역 12c : 브렌치12b: second zone 12c: branch

13, 23 : 수직 배향막 15, 25 : 편광판13, 23: vertical alignment film 15, 25: polarizing plate

20 : 상부 기판 26 : 위상 보정판20: upper substrate 26: phase correction plate

상기한 본 발명의 목적을 달성하기 위하여, 대향하는 상,하부 기판과, 상,하부 기판사이에 개재되는 액정층과, 액정층을 구동시키며 하부 기판상에 형성되는 카운터 전극 및 화소 전극과, 카운터 전극과 화소 전극간을 절연시키는 게이트 절연막과, 상하부 기판의 액정층 대향면에 각각 형성된 수직 배향막과, 상,하부 기판 뒷면에 설치된 상하 편광판, 상부 편광판과 상부 기판 사이에 개재되는 위상 보정판을 포함하며, 카운터 전극과 화소 전극의 모서리 부분에 기생전계를 방지하기 위한 액정표시장치에 있어서, 본 발명에서는 카운터 전극이 직사각틀 형상으로, 상기 틀의 장방향을 따라 분할하는 적어도 하나 이상인 바를 포함하고, 화소 전극이 카운터 전극의 바와 수직인 부분 상에 배치되는 제1 및 제2 영역을 가지되, 제1 및 제2영역 사이가 연결되며, 바의 양측에 바와 평행하고 카운터 전극의 중앙에 배치되는 적어도 두개 이상의 브렌치를 포함하며, 카운터 전극의 내측 모서리 부분과 화소 전극의 제1 및 제2 영역과 브렌치가 만나는 모서리 부분 및 카운터 전극의 바와 화소전극의 제 1,2 영역이 만나는 모서리 부분이 직삼각 형상이면서, 빗변이 안쪽으로 만곡진 형상을 갖는 것을 특징으로 한다.In order to achieve the above object of the present invention, an opposing upper and lower substrates, a liquid crystal layer interposed between the upper and lower substrates, a counter electrode and a pixel electrode formed on the lower substrate while driving the liquid crystal layer, and a counter A gate insulating film which insulates the electrode from the pixel electrode, a vertical alignment film formed on the liquid crystal layer opposing surface of the upper and lower substrates, a vertical polarizer disposed on the back of the upper and lower substrates, and a phase correction plate interposed between the upper and upper substrates. In the liquid crystal display device for preventing the parasitic electric field at the corners of the counter electrode and the pixel electrode, in the present invention, the counter electrode comprises a rectangular frame, at least one bar divided into the long direction of the frame, the pixel The electrode has first and second regions disposed on a portion perpendicular to the bar of the counter electrode, the first and second regions being connected. At least two branches parallel to the bars on both sides of the bar and disposed in the center of the counter electrode, the corners of the counter electrode and the corners of the counter electrode where the branches meet the first and second regions of the pixel electrode; The corner portions where the first and second regions of the pixel electrode meet each other have a right triangular shape, and the hypotenuse has a curved shape inwardly.

본 발명에 의하면, 카운터 전극의 모서리 부분 및 화소 전극의 접목 부위를 직삼각 형이면서 빗변이 안쪽으로 완곡된 형상으로 함으로써, 모서리 부분 및 교점 부분에 발생되는 가장자리 전계를 방지한다. 따라서, 전계의 균형을 도모하여, 디스클리네이션 라인의 치우침이 방지된다.According to the present invention, the edge portion of the counter electrode and the grafting portion of the pixel electrode have a right triangle shape and a hypotenuse curved inward, thereby preventing edge electric fields generated at the edge portion and the intersection portion. Therefore, the electric field is balanced, and the deviation of the disclination line is prevented.

이하 첨부한 도면에 의거하여 본 발명의 바람직한 실시예를 자세히 설명하도록 한다.Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings.

(실시예 1)(Example 1)

도 3은 IPS-VA 모드의 액정 표시 장치의 단면도이고, 도 4는 본 발명의 실시예 1에 따른 카운터 전극과 화소 전극의 평면도이다.3 is a cross-sectional view of the liquid crystal display of the IPS-VA mode, and FIG. 4 is a plan view of a counter electrode and a pixel electrode according to Embodiment 1 of the present invention.

도 3을 참조하여, IPS-VA 모드의 액정 표시 장치는, 대향하는 상부 및 하부 기판(10,20)과 상하부 기판 사이에 개재되는 액정층(30)을 포함한다. 하부 기판(10) 상부에는 액정층(30)내의 액정 분자(30a)를 구동시키는 카운터 전극(11)과 화소 전극(12)이 배치되어 있다. 카운터 전극(11) 및 화소 전극(12)이 형성된 하부 기판(10)과 상부 기판(20)의 하부 기판 대향면 표면에는 액정 분자(30a)의 초기 구동 상태를 결정하는 배향막(13,23)이 형성된다. 이때, 배향막(13,23)은 전계가 형성되기 이전 액정 분자(30)의 장축과 기판(10,20)의 표면이 수직이 되도록 하는 수직 배향막이다. 하부 및 상부 기판(10,20)의 뒷면 각각에는 입사광 및 출사광을 일정 방향으로 편향시키는 편광판(15,25)이 구비된다. 이때, 상부 편광판(25)과 하부 편광판(15)의 편광축은 서로 크로스 되도록 부착된다. 여기서, 하부 기판(10)의 편광판(15)의 편광축은 도 3에서는 자세히 설명되지 않았지만, 카운터 전극(11)의 장방향과 약 45° 각도차를 이루도록 설치함이 바람직하다. 또한, 액정 분자(10a)는 공지된 바와 같이, 봉(棒)상으로 되어 있어, 굴절율, 유전율면에서 이방성을 지니는데, 이러한 액정 분자의 형태적 이방성을 보상하기 위하여, 상부 기판(20)측의 편광판(25)과 상부 기판(20) 사이에 위상 보정판(26)이 구비된다. 이때, 위상 보정판(26)은 이축으로 연신된 부의 위상 필름이나, 디스크 타입 액정으로 구비된 필름이다. 이 IPS-VA 모드의 액정 표시 장치의 구동전압(Vth =πl/d(K/ε0Δ)1/2은 카운터 전극과 화소 전극간의 거리, d는 상하부 기판간의 거리, K는 탄성계수,ε0는 비유전율, Δε는 유전율 이방성)은 상기 식과 같이 탄성 계수의 함수로서, 바람직하게는 밴드(bend) 탄성 계수(K3)의 함수이다. 따라서, 구동 전압을 낮추기 위하여는 밴드 탄성계수가 2 내지 15PN인 액정층을 사용함이 바람직하다.Referring to FIG. 3, the liquid crystal display of the IPS-VA mode includes a liquid crystal layer 30 interposed between opposing upper and lower substrates 10 and 20 and upper and lower substrates. The counter electrode 11 and the pixel electrode 12 for driving the liquid crystal molecules 30a in the liquid crystal layer 30 are disposed on the lower substrate 10. On the surfaces of the lower substrate 10 on which the counter electrode 11 and the pixel electrode 12 are formed and the lower substrate opposing surface of the upper substrate 20, alignment layers 13 and 23 for determining an initial driving state of the liquid crystal molecules 30a are formed. Is formed. In this case, the alignment layers 13 and 23 are vertical alignment layers such that the major axis of the liquid crystal molecules 30 and the surfaces of the substrates 10 and 20 are perpendicular to each other before the electric field is formed. Polarizing plates 15 and 25 are provided on the rear surfaces of the lower and upper substrates 10 and 20 to deflect incident light and output light in a predetermined direction. At this time, the polarization axes of the upper polarizer 25 and the lower polarizer 15 are attached to cross each other. Here, although the polarization axis of the polarizing plate 15 of the lower substrate 10 is not described in detail in FIG. 3, the polarization axis of the polarizing plate 15 is preferably provided to form an angle difference of about 45 ° with the long direction of the counter electrode 11. In addition, as is known, the liquid crystal molecules 10a have a rod shape, and have anisotropy in terms of refractive index and dielectric constant. The phase correction plate 26 is provided between the polarizing plate 25 and the upper substrate 20. At this time, the phase correction plate 26 is a negative phase film biaxially stretched or a film provided with a disc type liquid crystal. The driving voltage (Vth = πl / d (K / ε 0 Δ) 1/2 ) of the liquid crystal display of the IPS-VA mode is the distance between the counter electrode and the pixel electrode, d is the distance between the upper and lower substrates, K is the elastic modulus, 0 is the relative dielectric constant, Δε is the dielectric anisotropy) as a function of the elastic modulus as described above, preferably a function of the band elastic modulus K3. Therefore, in order to lower the driving voltage, it is preferable to use a liquid crystal layer having a band elastic modulus of 2 to 15 PN.

이와같은 구성을 갖는 IPS-VA 모드의 액정 표시 장치는, 카운터 전극(11)과 화소 전극(12b) 사이에 전계가 인가되기 이전에는(도 3에서 A 영역) 수직 배향막(13,23)의 영향으로, 액정 분자(30a)는 기판(10,20)면과 그것의 장축이 수직이 되도록 서있게 된다. 따라서, 하부 편광판(15)을 통과한 빛은 기판에 수직으로 배열된 액정 분자(10a)에 의하여 편광 상태가 변하지 않아, 하부 편광판(15)과 교차되도록 배치된 상부 편광판(25)을 통과하지 못하게 되므로 다크 상태가 된다. 이때, 위상 보정판(26)에 의하여, 측면 및 정면 모두에서 완전한 다크 상태를 얻을 수 있다.In the liquid crystal display of the IPS-VA mode having such a configuration, the influence of the vertical alignment layers 13 and 23 before the electric field is applied between the counter electrode 11 and the pixel electrode 12b (region A in FIG. 3). Thus, the liquid crystal molecules 30a stand so that their long axes are perpendicular to the surfaces of the substrates 10 and 20. Therefore, the light passing through the lower polarizer 15 is not changed by the liquid crystal molecules 10a arranged perpendicular to the substrate, and thus cannot pass through the upper polarizer 25 arranged to intersect the lower polarizer 15. It becomes dark state. At this time, by the phase correction plate 26, a complete dark state can be obtained from both the side and the front surface.

한편, 상기한 IPS-VA 모드의 액정 표시 장치의 카운터 전극(11)과 화소 전극(12) 사이에 전계가 형성되면(도 3에서 B 영역), 하부 기판(10)의 표면 부근에는 기판면과 평행한 횡전계가 형성되고, 상부 기판(20)으로 향할수록, 타원 형태의 전계(E)가 형성된다. 이에 따라, 유전율 이방성이 양인 액정층(30)을 사용할 경우, 전계(E)와 평행하게 배열된다. 이때, 양 기판에 직접 접촉하는 액정 분자(30a)는 수직 배향막과 액정 분자 사이의 힘에 의하여 전계 형성 이전 상태를 유지한다. 또한, 타원형 전계의 대칭선(카운터 전극과 화소 전극 사이의 중앙 부분)에 존재하는 액정 분자(30a)는 카운터 전극(11) 및 화소 전극(12)으로부터 발생되는 전계의 수평 성분이 상쇄되고 수직 성분만 남게되어, 전계의 영향을 받지않으므로, 전계 형성 이전 상태를 유지한다. 이때, 전계가 인가되더라도 전계 형성 이전 상태로 배열된 액정 분자들(30a)의 분포를 상술한 바와 같이 디스클리네이션 라인(도시되지 않음)이라 한다.On the other hand, when an electric field is formed between the counter electrode 11 and the pixel electrode 12 of the liquid crystal display device of the IPS-VA mode described above (region B in FIG. 3), the surface of the lower substrate 10 A parallel transverse electric field is formed, and an elliptic electric field E is formed as it faces the upper substrate 20. Accordingly, when the liquid crystal layer 30 having a positive dielectric anisotropy is used, it is arranged in parallel with the electric field E. At this time, the liquid crystal molecules 30a in direct contact with both substrates maintain the state before the electric field is formed by the force between the vertical alignment layer and the liquid crystal molecules. In addition, the liquid crystal molecules 30a existing in the symmetry line of the elliptical electric field (the center portion between the counter electrode and the pixel electrode) cancel the horizontal component of the electric field generated from the counter electrode 11 and the pixel electrode 12, and the vertical component. It remains only and is not affected by the electric field, thus maintaining the state before the electric field is formed. At this time, even if an electric field is applied, the distribution of the liquid crystal molecules 30a arranged in a state before the electric field is formed is called a disclination line (not shown) as described above.

이와같은 IPS-VA 모드에서 형성되는 타원형의 전계는, 중심선을 경계로 양쪽으로 대칭된 형태이므로, 액정 분자(30a)도 이 전계의 형태로 대칭되도록 배열되어, 별도의 러빙 공정없이 이중 도메인이 형성된다. 따라서, 하부 편광판(15)을 통과한 빛은 타원 형태로 배열된 액정 분자(30a)와 편광판의 편광축의 각도차가 45°가 될 때 타원 편광되어, 상부 편광판(25)을 통과하게 되어, 화이트 상태가 된다.Since the elliptical electric field formed in the IPS-VA mode is symmetrical on both sides of the center line, the liquid crystal molecules 30a are also arranged to be symmetrical in the form of the electric field, thereby forming a double domain without a separate rubbing process. do. Therefore, the light passing through the lower polarizing plate 15 is elliptically polarized when the angle difference between the liquid crystal molecules 30a arranged in the elliptic form and the polarization axis of the polarizing plate is 45 °, thereby passing through the upper polarizing plate 25, and the white state. Becomes

이하, 상기한 IPS-VA 모드의 카운터 전극(11)과 화소 전극(12)에 강한 전계가 인가되더라도, 가장자리 전계가 발생되지 않도록 하기 위한 카운터 전극(11) 및 화소 전극(12) 구조를 설명한다.Hereinafter, the structure of the counter electrode 11 and the pixel electrode 12 for preventing the edge electric field from being generated even when a strong electric field is applied to the counter electrode 11 and the pixel electrode 12 in the IPS-VA mode described above will be described. .

즉, 도 4를 참조하여, 카운터 전극(11)은 직사각틀 형상으로서, 하부 기판(10)의 표면에 형성된다. 이 카운터 전극(11)은 틀 내부를 장방향을 따라 분할되도록, 카운터 전극(11)의 장방향과 평행하는 바(11a)를 포함한다. 이때, 카운터 전극(11)의 내측 모서리 부분 즉, 틀 내부 모서리 부분 및 바(11a)와 카운터 전극(11)이 만나는 접목 부분 각각에는, 기생의 가장자리 전계를 방지하기 리브(11b)가 구비된다. 리브(11b)는 직각 삼각형 형상이면서, 빗면이 안쪽으로 만곡진(round) 형상을 갖는다. 여기서, 도면 부호 11-1은 바(11a)와 수직을 이루는 카운터 전극 부분이고, 11-2는 바(11a)와 수평을 이루는 카운터 전극 부분이다.That is, referring to FIG. 4, the counter electrode 11 has a rectangular frame shape and is formed on the surface of the lower substrate 10. The counter electrode 11 includes a bar 11a parallel to the long direction of the counter electrode 11 so that the inside of the frame is divided along the long direction. At this time, the inner edge portion of the counter electrode 11, that is, the inner edge portion of the frame and the grafting portion where the bar 11a and the counter electrode 11 meet each other, are provided with ribs 11b to prevent the parasitic edge electric field. The rib 11b has a right triangular shape and has a rounded shape inwardly. Here, reference numeral 11-1 denotes a counter electrode portion perpendicular to the bar 11a, and 11-2 denotes a counter electrode portion parallel to the bar 11a.

카운터 전극(11)의 상부면에는 화소 전극(12)과의 절연을 도모하기 위하여 게이트 절연막(도시되지 않음)이 피복된다.The upper surface of the counter electrode 11 is covered with a gate insulating film (not shown) to insulate the pixel electrode 12 from each other.

카운터 전극(11)을 포함하는 게이트 절연막 상부에는 화소 전극(12)이 형성된다. 화소 전극(12)은 카운터 전극(11)의 바(11a)와 수직인 카운터 전극 부분(11-1)과 오버랩되는 제 1 및 제 2 영역(12a,12b)과, 제 1 및 제 2 영역(12a,12b)간을 연결하는 2개의 브렌치(12c)를 포함한다. 브렌치(12c)는 바(11a)를 기준으로 양측에 배치되며, 바람직하게는 카운터 전극의 바(11a)와, 바(11a)와 평행하는 카운터 전극 부분(11-2) 부분 사이 공간의 중앙에 배치되도록 한다. 이때, 제 1 및 제 2 영역(12a,12b)과 브렌치(12c)가 만나는 접목 지점 각각에는, 가장자리 전계의 발생을 방지하기 위한 리브(12d)가 배치된다. 화소 전극(12)의 리브(12d) 또한 카운터 전극의 리브(11b)와 동일하게 직각 삼각형 형상이면서, 빗면이 안쪽으로 만곡진 형상을 갖는다. 이때, 카운터 전극(11)의 리브(11b)와 화소 전극(12)의 리브(12d)는 서로 대칭이 되도록 배치된다.The pixel electrode 12 is formed on the gate insulating layer including the counter electrode 11. The pixel electrode 12 includes first and second regions 12a and 12b overlapping the counter electrode portion 11-1 perpendicular to the bar 11a of the counter electrode 11, and the first and second regions ( Two branches 12c which connect between 12a and 12b. The branch 12c is disposed on both sides with respect to the bar 11a, preferably in the center of the space between the bar 11a of the counter electrode and the counter electrode portion 11-2 parallel to the bar 11a. To be deployed. At this time, at each of the grafting points where the first and second regions 12a and 12b and the branch 12c meet each other, ribs 12d are disposed to prevent generation of an edge electric field. The rib 12d of the pixel electrode 12 also has a right-angled triangular shape similarly to the rib 11b of the counter electrode, and has a curved surface inwardly curved. At this time, the rib 11b of the counter electrode 11 and the rib 12d of the pixel electrode 12 are arranged to be symmetrical with each other.

이와같이, 카운터 전극(11)의 모서리 부분과 화소 전극(12)의 접목 부분에 직각 삼각형이면서 빗변이 안쪽으로 만곡진 형태의 리브를 서로 대칭이 되도록 설치되므로서, 가장자리 전계(Ee)가 발생되지 않으며, 리브(11b, 12d)가 설치된 부분에서도 주된 전계와 평행한 전계가 형성된다. 디스클리네이션의 치우침이 없다.In this way, since the ribs having a right triangle and a hypotenuse curved inwardly are symmetrical to the corner portion of the counter electrode 11 and the grafting portion of the pixel electrode 12, the edge electric field Ee is not generated. The electric field parallel to the main electric field is formed also at the portion where the ribs 11b and 12d are provided. There is no bias of disclination.

(실시예 2)(Example 2)

도 5는 본 발명에 따른 실시예 2를 설명하기 위한 카운터 전극과 화소 전극의 평면도로서, 본 실시예는 상기 실시예 1과 전체적인 카운터 전극(11) 및 화소 전극(12)의 구조는 동일하고, 카운터 전극(11)의 리브 및 화소 전극(12)의 리브 구조만이 상이하다.FIG. 5 is a plan view of a counter electrode and a pixel electrode for explaining Embodiment 2 according to the present invention. In this embodiment, the structure of the counter electrode 11 and the pixel electrode 12 is the same as that of the first embodiment. Only the rib of the counter electrode 11 and the rib structure of the pixel electrode 12 are different.

즉, 본 실시예에 따른 카운터 전극(11)의 리브(110b)와 화소 전극(12)의 리브(120d)는 직각 삼각형 형상을 갖는다.That is, the rib 110b of the counter electrode 11 and the rib 120d of the pixel electrode 12 according to the present embodiment have a right triangle shape.

이와같이 직각 삼각형의 형상의 리브(110b,120d)가 형성되어도, 모서리 부분에서, 서로 대칭되면서 마주하므로, 상기 실시예와 마찬가지로 가장자리 전계가 발생되지 않는 동일한 효과를 얻는다.Even if ribs 110b and 120d having a right triangular shape are formed in this way, since the edge portions face each other while being symmetrical, similar effects to the above-described embodiment do not produce edge electric fields.

(실시예 3)(Example 3)

도 5는 본 발명에 따른 실시예 3을 설명하기 위한 카운터 전극과 화소 전극의 평면도이다. 본 실시예에 따른 카운터 전극의 형상은 실시예 1 또는 실시예 2와 동일하며, 화소 전극의 형상만을 달리한다.5 is a plan view of a counter electrode and a pixel electrode for explaining Embodiment 3 according to the present invention. The shape of the counter electrode according to the present embodiment is the same as that of Embodiment 1 or Embodiment 2, and only the shape of the pixel electrode is different.

즉, 본 실시예는 더욱 완전하게 디스클리네이션 라인의 전계 형성 공간의 중앙에 배치될 수 있도록, 실질적으로 액정을 구동시키는 화소 전극의 브렌치(12c)를 카운터 전극의 바(11a)와 동일한 평면상에 배치시키도록 한다.That is, in this embodiment, the branch 12c of the pixel electrode which drives the liquid crystal is substantially in the same plane as the bar 11a of the counter electrode so that it can be more completely disposed in the center of the field formation space of the disclination line. To be placed in the

이를 보다 구체적으로 설명하면, 상기 실시예에 따른 카운터 전극(11)과 화소 전극(12)은 게이트 절연막(도시되지 않음)을 사이에 두고 오버랩된 구조를 취한다. 이에 따라, 카운터 전극(11)의 바(11a)와 화소 전극(12)의 브렌치(12c) 사이에 전계가 형성될 때, 엄밀히 분석하면, 게이트 절연막(도시되지 않음)의 두께로 인하여, 그 두께 만큼 화소 전극(12)측으로 전계의 중심이 이동된다. 따라서, 이러한 문제점을 해결하기 위하여, 액정 분자를 실질적으로 구동시키는 화소 전극(12)의 브렌치(12c)를 카운터 전극(11)의 바(11a) 및 바(11a)와 평행하는 카운터 전극 부분(11-2)과 함께, 하부 기판 표면에 형성한다.In more detail, the counter electrode 11 and the pixel electrode 12 according to the embodiment have an overlapping structure with a gate insulating film (not shown) interposed therebetween. Accordingly, when an electric field is formed between the bar 11a of the counter electrode 11 and the branch 12c of the pixel electrode 12, if strictly analyzed, the thickness is due to the thickness of the gate insulating film (not shown). The center of the electric field is moved toward the pixel electrode 12 by this. Therefore, in order to solve this problem, the branch 12c of the pixel electrode 12 which substantially drives the liquid crystal molecules has the counter electrode portion 11 parallel to the bars 11a and the bars 11a of the counter electrode 11. Together with -2), it forms on the lower substrate surface.

이는, 카운터 전극(11)의 형성공정시, 화소 전극(12)의 브렌치(12c)를 동시에 형성한다. 그다음에 게이트 절연막(도시되지 않음)을 형성한 후, 브렌치(12c)의 양 단부가 노출되도록, 게이트 절연막의 소정 부분을 식각하여, 콘택홀(도시되지 않음)을 형성한다. 그리고 나서, 노출된 브렌치(12c)와 콘택되면서, 리브(12d)를 포함하는 화소 전극의 제 1 및 제 2 영역(12a, 12b)을 형성한다.This simultaneously forms the branches 12c of the pixel electrodes 12 in the process of forming the counter electrode 11. Then, after forming a gate insulating film (not shown), a predetermined portion of the gate insulating film is etched to expose both ends of the branch 12c, thereby forming a contact hole (not shown). Then, the first and second regions 12a and 12b of the pixel electrode including the ribs 12d are formed while contacting the exposed branch 12c.

이와같이, 액정 분자를 실질적으로 구동시키는 카운터 전극(11)과 화소 전극(12)의 브렌치를 동일 평면상에 형성하여, 디스클리네이션 라인이 정 중앙에 형성되도록 한다.In this way, the branches of the counter electrode 11 and the pixel electrode 12 which substantially drive the liquid crystal molecules are formed on the same plane, so that the disclination line is formed at the center.

본 실시예의 도면에서는 실시예 1을 예를들어 도시하였지만, 실시예 2에도 동일하게 적용된다.In the drawings of this embodiment, the first embodiment is illustrated as an example, but the same applies to the second embodiment.

또한, 상기한 실시예들에서는 바(11a)는 1개로 예를들어 설명하고, 브렌치(12c)는 2개로 예를들어 설명하였지만, 그 이상으로도 형성가능하다.In addition, in the above-described embodiments, the bar 11a is described as one example, and the branch 12c is described as two examples, but more than that can be formed.

이상에서 자세히 설명한 바와 같이, 본 발명에 의하면, 카운터 전극의 모서리 부분과, 화소 전극의 교차 부분 각각에 리브를 설치하여, 가장자리 부분에 발생되는 전계의 형성을 방지한다. 이에따라, 액정 분자를 구동시키는 전계에 미치는 영향이 최소화되어, 디스클리네이션 라인이 전계 형성 공간의 정중앙에 형성된다.As described above in detail, according to the present invention, ribs are provided at each corner portion of the counter electrode and the intersection portion of the pixel electrode to prevent the formation of an electric field generated at the edge portion. Accordingly, the influence on the electric field driving the liquid crystal molecules is minimized, so that the disclination line is formed in the center of the electric field formation space.

따라서, 빠른 응답 시간 특성을 갖는 고화질 광시야각 액정 표시 장치를 실현할 수 있다.Therefore, a high quality wide viewing angle liquid crystal display device having fast response time characteristics can be realized.

기타, 본 발명은 그 요지를 일탈하지 않는 범위에서 다양하게 변경하여 실시할 수 있다.In addition, this invention can be implemented in various changes within the range which does not deviate from the summary.

Claims (4)

대향하는 상,하부 기판과, 상,하부 기판사이에 개재되는 액정층과, 상기 액정층을 구동시키며 하부 기판상에 형성되는 카운터 전극 및 화소 전극과, 상기 카운터 전극과 화소 전극간을 절연시키는 게이트 절연막과, 상기 상하부 기판의 액정층 대향면에 각각 형성된 수직 배향막과, 상기 상하부 기판 뒷면에 설치된 상하 편광판, 상기 상부 편광판과 상부 기판 사이에 개재되는 위상 보정판을 포함하며, 상기 카운터 전극과 화소 전극의 모서리 부분에 발생되는 가장자리 전계를 방지하기 위한 액정 표시 장치에 있어서,A liquid crystal layer interposed between opposing upper and lower substrates, upper and lower substrates, a counter electrode and a pixel electrode formed on the lower substrate while driving the liquid crystal layer, and a gate insulating the counter electrode and the pixel electrode from each other. An insulating film, a vertical alignment film formed on opposite surfaces of the liquid crystal layer of the upper and lower substrates, an upper and lower polarizers disposed on the back of the upper and lower substrates, and a phase correction plate interposed between the upper and upper polarizers. In the liquid crystal display device for preventing the edge electric field generated in the corner portion, 상기 카운터 전극은 직사각틀 형상으로, 상기 틀의 장방향을 따라 분할하는 적어도 하나 이상인 바를 포함하고,The counter electrode has a rectangular frame shape, and includes at least one bar divided along the long direction of the frame, 상기 화소 전극은 상기 카운터 전극의 바와 수직인 부분 상에 배치되는 제 1 및 제 2 영역을 가지되, 상기 제 1 및 제 2 영역 사이가 연결되도록 하며, 상기 바의 양측에 상기 바와 평행하며, 상기 카운터 전극의 중앙에 배치되는 적어도 두 개 이상의 브렌치를 포함하며,The pixel electrode has first and second regions disposed on a portion perpendicular to the bar of the counter electrode, and connects the first and second regions to each other, and is parallel to the bars on both sides of the bar. At least two branches disposed at the center of the counter electrode, 상기 카운터 전극의 내측 모서리 부분과 상기 화소 전극의 상기 제 1 및 제 2 영역과 상기 브렌치가 만나는 모서리 부분 및 상기 카운터 전극의 상기 바와 상기 화소전극의 상기 제 1,2 영역이 만나는 모서리 부분이 직삼각 형상이면서, 빗면이 안쪽으로 만곡진 형상을 갖는 것을 특징으로 하는 가장자리 전계 방지용 액정 표시장치.An inner corner portion of the counter electrode, an edge portion where the first and second regions of the pixel electrode and the branch meet, and an edge portion where the bar of the counter electrode meets the first and second regions of the pixel electrode meet at right angles. A liquid crystal display for preventing edge electric field, wherein the oblique surface has a curved shape inward while being shaped. 제 1 항에 있어서, 상기 위상 보정판은 상기 상부 기판과 상부 편광판 사이에는 이축으로 연신된 부의 위상 보상 필름 또는 디스크 타입의 액정으로 된 위상 보정 필름으로 된 위상 보정판이 더 구비된 것을 특징으로 하는 가장자리 전계 방지용 액정 표시 장치.The edge electric field of claim 1, wherein the phase compensating plate further comprises a negative phase compensating film biaxially stretched between the upper substrate and the upper polarizing plate, or a phase compensating plate comprising a phase compensating film of a disk type liquid crystal. Prevention liquid crystal display device. 제 1 항에 있어서, 상기 화소 전극의 브렌치와, 상기 카운터 전극에서 바 및 바와 평행하는 부분은 모두 하부기판에 형성된 것을 특징으로 하는 가장자리 전계 방지용 액정 표시 장치.The liquid crystal display of claim 1, wherein the branch of the pixel electrode and a portion of the counter electrode parallel to the bar and the bar are formed on the lower substrate. 제 3 항에 있어서, 상기 화소 전극의 브렌치와, 상기 카운터 전극에서 바 및 바와 평행하는 부분은 모두 하부 기판 표면에 형성된 것을 특징으로 하는 가장자리 전계 방지용 액정 표시 장치.The liquid crystal display of claim 3, wherein the branch of the pixel electrode and a portion of the counter electrode parallel to the bar and the bar are formed on a lower substrate surface.
KR1019970070130A 1997-12-08 1997-12-17 Lcd for preventing edge electric field KR100306796B1 (en)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1019970070130A KR100306796B1 (en) 1997-12-17 1997-12-17 Lcd for preventing edge electric field
US09/207,872 US6128061A (en) 1997-12-08 1998-12-08 Liquid crystal display device
JP34911498A JP3479696B2 (en) 1997-12-08 1998-12-08 Liquid crystal display

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970070130A KR100306796B1 (en) 1997-12-17 1997-12-17 Lcd for preventing edge electric field

Publications (2)

Publication Number Publication Date
KR19990050938A KR19990050938A (en) 1999-07-05
KR100306796B1 true KR100306796B1 (en) 2001-11-30

Family

ID=37530352

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970070130A KR100306796B1 (en) 1997-12-08 1997-12-17 Lcd for preventing edge electric field

Country Status (1)

Country Link
KR (1) KR100306796B1 (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000162599A (en) * 1998-11-30 2000-06-16 Sanyo Electric Co Ltd Liquid crystal display device
KR100936959B1 (en) * 2002-12-31 2010-01-14 엘지디스플레이 주식회사 An array substrate for In-Plane switching mode LCD
KR100961695B1 (en) * 2003-06-12 2010-06-10 엘지디스플레이 주식회사 An array substrate for In-Plane switching mode LCD and method of the same

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990011210A (en) * 1997-07-22 1999-02-18 구자홍 Transverse electric field liquid crystal display device

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990011210A (en) * 1997-07-22 1999-02-18 구자홍 Transverse electric field liquid crystal display device

Also Published As

Publication number Publication date
KR19990050938A (en) 1999-07-05

Similar Documents

Publication Publication Date Title
KR100293809B1 (en) Ips-va mode liquid crystal display having multi domain
US6215542B1 (en) Liquid crystal display with improved viewing angle and transmittance
KR100254856B1 (en) Lcd device
JP4009389B2 (en) High aperture ratio and high transmittance liquid crystal display device with multiple domains
EP0932072B1 (en) Liquid crystal display device and method for its production
JPH11326955A (en) Liquid crystal display device
KR970062749A (en) LCD Display
KR19990006156A (en) Liquid crystal display element
KR19980077393A (en) Liquid crystal display
JPH0786622B2 (en) Liquid crystal display
JPH06258649A (en) Electrode structure of liquid crystal display device
US6292245B1 (en) Liquid crystal display device with in-plane switching mode having rectangular pixel and counter electrodes
KR100319467B1 (en) Liquid Crystal Display device
US6469764B1 (en) Liquid crystal display and method for manufacturing the same
KR100306796B1 (en) Lcd for preventing edge electric field
KR100341121B1 (en) Vertical orientation liquid crystal display
KR100494706B1 (en) Fringe field switching vertical align mode liquid crystal display
JP2002244145A (en) Liquid crystal display device of fringe field drive mode
KR100308158B1 (en) A-multi-domain liquid crystal display device
KR20030061584A (en) 2-domain ffs-va mode liquid crystal display device
JPH05303099A (en) Liquid crystal display panel and liquid crystal display device
KR20000055745A (en) Vertical alignment liquid crystal display with wide vieniry angle
KR20010063302A (en) Vertical alignment mode lcd
KR100488935B1 (en) LCD display device of HSN mode
KR20000039660A (en) Liquid crystal display device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
J201 Request for trial against refusal decision
AMND Amendment
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120709

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20130711

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20160718

Year of fee payment: 16

FPAY Annual fee payment

Payment date: 20170719

Year of fee payment: 17

EXPY Expiration of term