KR100305688B1 - Phase detection device of ac waveform and method thereof - Google Patents

Phase detection device of ac waveform and method thereof Download PDF

Info

Publication number
KR100305688B1
KR100305688B1 KR1019970072398A KR19970072398A KR100305688B1 KR 100305688 B1 KR100305688 B1 KR 100305688B1 KR 1019970072398 A KR1019970072398 A KR 1019970072398A KR 19970072398 A KR19970072398 A KR 19970072398A KR 100305688 B1 KR100305688 B1 KR 100305688B1
Authority
KR
South Korea
Prior art keywords
time
waveform
voltage
processor
phase detection
Prior art date
Application number
KR1019970072398A
Other languages
Korean (ko)
Other versions
KR19990052867A (en
Inventor
이진희
이성희
박태준
한무호
Original Assignee
신현준
재단법인 포항산업과학연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 신현준, 재단법인 포항산업과학연구원 filed Critical 신현준
Priority to KR1019970072398A priority Critical patent/KR100305688B1/en
Publication of KR19990052867A publication Critical patent/KR19990052867A/en
Application granted granted Critical
Publication of KR100305688B1 publication Critical patent/KR100305688B1/en

Links

Images

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R25/00Arrangements for measuring phase angle between a voltage and a current or between voltages or currents
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R19/00Arrangements for measuring currents or voltages or for indicating presence or sign thereof
    • G01R19/165Indicating that current or voltage is either above or below a predetermined value or within or outside a predetermined range of values
    • G01R19/16533Indicating that current or voltage is either above or below a predetermined value or within or outside a predetermined range of values characterised by the application
    • G01R19/16538Indicating that current or voltage is either above or below a predetermined value or within or outside a predetermined range of values characterised by the application in AC or DC supplies
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03LAUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00Automatic control of frequency or phase; Synchronisation
    • H03L7/06Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08Details of the phase-locked loop
    • H03L7/085Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Measuring Phase Differences (AREA)
  • Emergency Protection Circuit Devices (AREA)

Abstract

PURPOSE: A phase detection device of AC waveform and method thereof is provided to prevent a malfunction owing to waveform fluctuation and to exactly detect a phase angle at a bad circumstance, by detecting the phase angle at a current time with simple hardware and software regardless of fluctuation of an AC waveform. CONSTITUTION: A voltage division circuit part(21) divides an AC input voltage(Vi). A photo-coupler(22) separates a ground between the voltage division circuit part(21) and a next stage and couples the divided voltage to a next stage. A limit circuit part(23) limits a voltage from the photo-coupler(22) to output a logic signal to a processor(24). The processor(24) calculates a high-level sustain time from a rising time to a falling time based on a rising time of a logic level as a reference time and divides a different time between the high-level sustain time and a half-period time by 2 in order to obtain the rising time. The processor adds the rising time and the high-level sustain time to obtain the falling time, and detects a phase angle using the falling time.

Description

교류파형의 위상검출장치 및 그 방법Phase detection device of AC waveform and its method

본 발명은 교류파형의 위상검출장치 및 그 방법에 관한 것으로, 특히 교류파형의 변동에 무관하게 현재시각에서의 상(위상각)을 간단한 하드웨어 및 소프트웨어로 정확하게 검출할 수 있도록 함으로서, 파형변동에 의한 오동작을 방지할 수 있으며, 또한 부하변동이 심한 산업현장등의 열악한 환경에서도 정확한 상검출이 가능한 교류파형의 위상검출장치 및 그 방법에 관한 것이다.The present invention relates to a phase detection device and method thereof for an AC waveform, and in particular, to enable a simple hardware and software to accurately detect an image (phase angle) at a current time regardless of the variation of the AC waveform, The present invention relates to an AC waveform phase detection device and a method thereof, which can prevent a malfunction and also enable accurate phase detection even in a harsh environment such as an industrial site with heavy load fluctuations.

일반적으로, 전원등의 교류파형에 대한 상(위상각)의 검출장치가 이용되는 분야로는 UPS등의 전원변환기, 액티브필터, 저전압보상기등의 특수목적 보상장치 및 복조회로, 동기신호발생회로등으로, 상기 교류파형의 상검출장치는 산업체의 각종분야에 적용된다.In general, the fields in which phase detection devices for AC waveforms such as power supplies are used include power converters such as UPS, active filters, special purpose compensation devices such as low voltage compensators, demodulation circuits, and synchronous signal generation circuits. For example, the AC waveform phase detection device is applied to various fields of the industry.

도 1은 종래 교류파형에 대한 위상검출장치의 블록구성도로서, 도 1을 참조하면, 종래 교류파형에 대한 위상검출장치는 입력되는 교류파형과 임의의 기준파를 서로 비교함에 따라 출력되는 에러전압의 정보를 가지고 VCO의 입력으로 사용하여 안정된 발진이 일어날 수 있도록 궤환시키는 방법을 사용하고 있다.1 is a block diagram of a phase detection apparatus for a conventional AC waveform. Referring to FIG. 1, a phase detection apparatus for a conventional AC waveform is outputted by comparing an input AC waveform with an arbitrary reference wave. It is used to feed back the stable oscillation by using VCO as input of VCO.

도 1은 산업계 전반에 걸쳐 상검출방법으로 많이 사용하고 있는 PLL의 블록도로서, 이는 입력되는 입력전원(Vi)과 기준전원(Vr)을 위상비교기(11)인 멀티플렉서를 이용하여 곱하고, 이 출력값인 에러전압을 저대역통과필터(12)를 이용하여 평균을 취한후 이 값을 VCO(13)의 입력으로 인가하면, 상기 VCO에서는 발진주파수(위상)가 변환되는 것이다. 이때, 다시 변환된 VCO(13)의 출력을 기준전원으로 이용함으로써 입력전원과의 에러를 줄여나가게 되고 입력전원과 기준전원의 주파수가 같고 위상이 90도 차이가 날 때 에러치가 "0"이 되면서 안정된 발진을 하게 되며, 여기서 상기 VCO 출력치를 환산하여 입력전압의 상을 검출하게 되는 것이다.FIG. 1 is a block diagram of a PLL which is widely used as a phase detection method throughout the industry. The input power Vi and the reference power Vr are multiplied using a multiplexer, which is a phase comparator 11, and the output value When the error voltage is averaged by using the low pass filter 12 and the value is applied to the input of the VCO 13, the oscillation frequency (phase) is converted in the VCO. At this time, by using the output of the converted VCO 13 as a reference power, the error between the input power is reduced and the error value becomes "0" when the frequency of the input power and the reference power are the same and the phase is 90 degrees out of phase. The oscillation is stable and the phase of the input voltage is detected by converting the VCO output value.

그러나, 이와같은 종래 상검출방법은 입력전원이 안정화되어 크기가 변하지 않는 경우에는 정확한 검출결과를 얻을 수 있지만, 입력전원의 상태가 불안정하거나 심한 경우에는 순간 저전압 또는 순간전압 상승등의 현상이 발생되는데, 이 경우에는 에러치가 변하게 되어 정확한 상검출이 불가능해지는 문제점이 있었던 것이다.However, in the conventional phase detection method, when the input power is stabilized and the size does not change, accurate detection results can be obtained. However, when the state of the input power is unstable or severe, a phenomenon such as an instantaneous low voltage or an instantaneous voltage rise occurs. In this case, the error value is changed so that accurate phase detection is impossible.

본 발명은 상기한 문제점을 해결하기 위해 안출한 것으로, 따라서, 본 발명의 목적은 교류파형의 변동에 무관하게 현재시각에서의 상(위상각)을 간단한 하드웨어 및 소프트웨어로 정확하게 검출할 수 있도록 함으로서, 파형변동에 의한 오동작을 방지할 수 있으며, 또한 부하변동이 심한 산업현장등의 열악한 환경에서도 정확한 상검출이 가능한 교류파형의 위상검출장치 및 그 방법을 제공하는데 있다.SUMMARY OF THE INVENTION The present invention has been made to solve the above problems, and therefore, an object of the present invention is to enable accurate detection of a phase (phase angle) at the present time with simple hardware and software, regardless of an AC waveform variation. The present invention provides a method and method for detecting phases of an AC waveform which can prevent malfunction due to waveform variation and also enable accurate phase detection even in a harsh environment such as an industrial site with heavy load fluctuations.

도 1은 종래 교류파형에 대한 위상검출장치의 블럭구성도이다.1 is a block diagram of a phase detection apparatus for a conventional AC waveform.

도 2는 본 발명에 따른 교류파형의 위상검출장치의 블록구성도이다.2 is a block diagram of an AC waveform phase detection device according to the present invention.

도 3은 교류파형에 대한 위상검출의 설명을 위한 교류파형도이다.3 is an AC waveform diagram for explaining phase detection with respect to the AC waveform.

도 4는 본 발명에 따른 교류파형의 위상검출방법을 보이는 플로우챠트이다.4 is a flow chart showing a phase detection method of an AC waveform according to the present invention.

* 도면의 주요부분에 대한 부호의 설명 *Explanation of symbols on the main parts of the drawings

21 : 전압분배회로부 22 : 포토커플러21: voltage divider circuit 22: photo coupler

23 : 리미트회로부 24 : 프로세서23: limit circuit 24: processor

상기한 본 발명의 목적을 달성하기 위한 기술적인 수단으로써, 본 발명의 장치는 교류의 입력전원을 후단에서 요구하는 크기로 분압하여 출력하는 전압분배회로부; 상기 전압분배회로부와 다음단간의 접지를 분리시키고 상기 전압분배회로부로부터의 분배된 전압을 다음단으로 결합시키는 포토커플러; 상기 포토커플러를 통한 전압을 소정 레벨로 리미팅시킴에 의한 로직신호를 후단의 프로세서로 제공하는 리미트회로부; 상기 리미트회로부로부터의 로직레벨이 상승시각을 기준시각으로 하여 이 상승시각에서 하강시각까지의 하이레벨 유지시간을 산출하고, 상기 하이레벨 유지시간과 반주기시간간의 차시간을 2로 나누어 상승시간을 구하며, 상기 상승시간과 하이레벨 유지시간을 더하여 하강시간를 구하여, 이 하강시간을 이용하여 위상각을 검출하는 프로세서; 를 구비함을 특징으로 한다.As a technical means for achieving the above object of the present invention, the apparatus of the present invention comprises: a voltage distribution circuit unit for dividing and outputting an input power of AC to a size required at a rear stage; A photocoupler separating the ground between the voltage distribution circuit portion and the next stage and coupling the divided voltage from the voltage distribution circuit portion to the next stage; A limit circuit unit configured to provide a logic signal by limiting a voltage through the photocoupler to a predetermined level to a subsequent processor; The high level holding time from the rising time to the falling time is calculated using the rising time as the reference time, and the rising time is obtained by dividing the difference time between the high level holding time and the half cycle time by two. A processor for obtaining a falling time by adding the rising time and the high level holding time, and detecting a phase angle using the falling time; Characterized in having a.

또한, 본 발명의 목적을 달성하기 위한 다른 기술적인 수단으로써, 본 발명의 방법은 교류의 입력전원을 후단에서 요하는 크기로 분압하는 전압분배회로부와, 상기 전압분배회로부와 다음단간의 접지를 분리시키고 상기 분배된 전압을 다음단으로 결합시키는 포토커플러와, 상기 포토커플러를 통한 전압을 소정레벨로 리미팅시키는 리미트회로부와, 상기 리미트회로부로부터의 로직신호에 기초해서 프로세서에서 수행되는 교류파형의 위상검출방법에 있어서, 상기 리미트회로부로부터의 로직레벨이 상승시각을 기준시각으로 하여 이 상승시각부터 하강시각까지의 하이레벨 유지시간을 산출하는 제1단계; 상기 제1단계에서 구한 하이레벨 유지시간과 교류파형의 반주기시간 사이의 차시간을 2로 나누어 상승시간을 구하는 제2단계; 상기 제2단계에서 구한 상승시간과 하이레벨 유지시간을 더하여 하강시간를 구하는 제3단계; 상기 제3단계에서 구한 하강시간을 위상각으로 환산하여 상을 검출하는 제4단계; 로 이루어짐을 특징으로 한다.In addition, as another technical means for achieving the object of the present invention, the method of the present invention, the voltage divider circuit portion for dividing the input power of the AC to the size required in the rear stage, and the ground between the voltage divider circuit portion and the next stage separated A photocoupler for coupling the divided voltage to the next stage, a limit circuit unit for limiting the voltage through the photocoupler to a predetermined level, and phase detection of an AC waveform performed by a processor based on a logic signal from the limit circuit unit. A method, comprising: a first step of calculating a high level holding time from a rising time to a falling time with a logic level from the limit circuit unit as a reference time; A second step of obtaining a rise time by dividing the difference time between the high level holding time obtained in the first step and the half cycle time of the AC waveform by 2; A third step of obtaining a fall time by adding the rise time and the high level holding time obtained in the second step; A fourth step of detecting a phase by converting the fall time obtained in the third step into a phase angle; Characterized in that made.

이하, 본 발명에 따른 교류파형의 위상검출장치에 대해서 첨부한 도면을 참조하여 상세하게 설명한다.Hereinafter, an AC waveform phase detection device according to the present invention will be described in detail with reference to the accompanying drawings.

도 2는 본 발명에 따른 교류파형의 위상검출장치의 블록구성도로서, 도 2를 참조하면, 본 발명에 따른 교류파형의 위상검출장치는 교류의 입력전원(Vi)을 후단에서 요구하는 크기로 분압하여 출력하는 전압분배회로부(21)와, 상기 전압분배회로부(21)와 다음단간의 접지를 분리시키고 상기 전압분배회로부(21)로부터의 분배된 전압을 다음단으로 결합시키는 포토커플러(22)와, 상기 포토커플러(22)를 통한 전압을 소정 레벨로 리미팅시킴에 의한 로직신호를 후단의 프로세서로 제공하는 리미트회로부(23)와, 상기 리미트회로부(23)로부터의 로직레벨이 상승시각(t1)을 기준시각으로 하여 이 상승시각(t1)에서 하강시각(t2)까지의 하이레벨 유지시간(△t)을 산출하고, 상기 하이레벨 유지시간(△t)과 반주기(2/T)시간간의 차시간(T/2-△t)을 2로 나누어 상승시간(t1)을 구하며, 상기 상승시간(t1)과 하이레벨 유지시간(△t)을 더하여 하강시간(t2)을 구하여, 이 하강시간(t2)을 이용하여 위상각을 검출하는 프로세서(24)로 구성한다.FIG. 2 is a block diagram of an AC waveform phase detection device according to the present invention. Referring to FIG. 2, the AC waveform phase detection device according to the present invention is required to have an AC input power Vi at a rear end thereof. The voltage divider circuit 21 for dividing and outputting the photocoupler 22 which separates the ground between the voltage divider circuit 21 and the next stage and couples the divided voltage from the voltage divider circuit 21 to the next stage. And a limit circuit section 23 for providing a logic signal by limiting the voltage through the photocoupler 22 to a predetermined level, and the logic level from the limit circuit section 23 rises at time t1. A high level holding time (Δt) from the rising time t1 to the falling time t2 is calculated as a reference time, and the time between the high level holding time (Δt) and the half cycle (2 / T) time is calculated. The rise time (t1) is divided by the difference time (T / 2- △ t) by two. And it is composed of a processor 24 for adding the rise time (t1) and high-level holding time (△ t) is obtained for the falling time (t2), detecting the phase angle using the falling time (t2).

또한, 상기 프로세서(24)는 리미트회로부(23)로부터 제공되는 로직신호의 하강시각(t2), 즉 현재시각에서의 상을 하기 수학식1에 의해 구한다.In addition, the processor 24 obtains the falling time t2 of the logic signal provided from the limit circuit unit 23, that is, the image at the current time by the following equation (1).

Figure 1019970072398_B1_M0001
Figure 1019970072398_B1_M0001

여기서, 0.5( T over 2 -△t) + △t는 t1이다.Here, 0.5 (T over 2-DELTA t) + DELTA t is t1.

도 3은 교류파형에 대한 위상검출의 설명을 위한 교류파형도이고, 도 4는 본 발명에 따른 교류파형의 위상검출방법을 보이는 플로우챠트이다.3 is an AC waveform diagram for explaining phase detection with respect to an AC waveform, and FIG. 4 is a flowchart showing a method for detecting an AC waveform phase according to the present invention.

이와같이 구성된 본 발명의 장치에 따른 동작을 첨부도면에 의거하여 하기에 상세히 설명한다.Operation according to the device of the present invention configured as described above will be described in detail below based on the accompanying drawings.

도 2, 도 3 및 도 4를 참조하여 본 발명을 설명하면, 먼저, 도 2에 도시한 전압분배회로부(21)에서는 임의의 주파수를 갖는 교류전원을 후단에서 요구되는 크기의 전압으로 분배하여 포토커플러(22)를 통해 리미트회로부(23)로 제공한다.Referring to FIGS. 2, 3, and 4, first, the voltage distribution circuit unit 21 shown in FIG. 2 divides an AC power source having an arbitrary frequency into a voltage having a magnitude required at a rear end thereof. It is provided to the limit circuit part 23 through the coupler 22.

상기 포토커플러(22)는 상기 전압분배회로부(21)의 전원측과 리미트회로부(23)의 제어측간의 접지를 분리시킴과 동시에 상기 전압분배회로부(21)로부터의 전압을 상기 리미트회로부(23)로 결합시킨다.The photocoupler 22 separates the ground between the power supply side of the voltage distribution circuit section 21 and the control side of the limit circuit section 23 and simultaneously transfers the voltage from the voltage distribution circuit section 21 to the limit circuit section 23. Combine.

상기 리미트회로부(23)에서는 슈미트트리거등으로 구성되는데, 이는 상기 포토커플러(22)를 통해 제공되는 전압을 사전에 설정된 소정레벨로 리미트시킴에 따라 생성되는 로직신호를 프로세서(24)로 제공하면, 상기 프로세서(24)에서는 도 4에 도시한 플로우챠트에 보인 바와같은 흐름으로 현재시각, 즉 로직신호의 하강시각(t2)에서의 상을 검출하는데, 이를 하기에 구체적으로 설명한다.The limit circuit unit 23 is configured as a schmitt trigger, which provides a logic signal generated by limiting a voltage provided through the photocoupler 22 to a predetermined level, which is set in advance, to the processor 24. The processor 24 detects an image at the current time, that is, the falling time t2 of the logic signal, as shown in the flowchart shown in FIG. 4, which will be described in detail below.

먼저, 제1단계(41,42)에서는 상기 리미트회로부(21)로부터의 로직레벨이 로우레벨("0")에서 하이레벨("1")로 상승하는 상승시각(t1)을 기준시각으로 하여 이 상승시각(t1)부터 상기 로직신호가 하이레벨에서 로우레벨로 하강하는 하강시각(t2)까지의 시간, 즉 상기 로직신호가 하이레벨로 유지되는 하이레벨 유지시간(△t)을 산출한다.First, in the first steps 41 and 42, the rising time t1 at which the logic level from the limit circuit unit 21 rises from the low level " 0 " to the high level " 1 " The time from the rising time t1 to the falling time t2 at which the logic signal falls from the high level to the low level, that is, the high level holding time DELTA t at which the logic signal is maintained at the high level is calculated.

제2단계(43)에서는 상기 제1단계(42)에서 구한 하이레벨 유지시간(△t)과 입력되는 교류파형의 반주기(2/T)시간 사이의 차시간(T/2-△t)을 2로 나누면 상기 입력되는 교류파형이 제로크로싱되는 시점부터 상기 로직신호가 로우레벨에서 하이레벨로 상승하는 시점까지의 상승시간(t1)을 구할 수 있다.In the second step 43, the difference time T / 2-Δt between the high level holding time DELTA t obtained in the first step 42 and the half cycle (2 / T) time of the input AC waveform is calculated. Dividing by 2, the rise time t1 from the time when the input AC waveform is zero-crossed to the time when the logic signal rises from a low level to a high level can be obtained.

제3단계(44)에서는 상기 제2단계(43)에서 구한 상승시간(t1)과 하이레벨 유지시간(△t)을 더하여 제로크로싱되는 시점부터 상기 로직신호가 하이레벨에서 로우레벨로 하강하는 시점까지의 하강시간(t2)를 구한다.In the third step 44, the logic signal falls from the high level to the low level from the time when the zero crossing is performed by adding the rising time t1 obtained in the second step 43 and the high level holding time DELTA t. Find the fall time (t2) to.

제4단계(45)에서는 상기 제3단계(44)에서 구한 하강시간(t2)을 위상각으로 환산하여 상을 검출하는데, 이 환산식은 하기 수학식2와 같다.In the fourth step 45, a phase is detected by converting the fall time t2 obtained in the third step 44 into a phase angle, which is expressed by Equation 2 below.

Figure 1019970072398_B1_M0002
Figure 1019970072398_B1_M0002

여기서, 1/f*0.5는 교류파형의 반주기에 해당하는 시간으로, 만약 60Hz의 교류파형이라면, 상기 1/f*0.5는 8.33msec가 된다.Here, 1 / f * 0.5 is a time corresponding to a half cycle of the AC waveform. If the AC waveform is 60 Hz, the 1 / f * 0.5 is 8.33 msec.

상기한 본 발명에 의하면, 입력전압의 변동에 관계없이 현재시각에서의 위상각을 정확히 계산할 수 있으므로 변동부하가 심한 산업현장에 적용할 수 있고 상검출을 위한 회로구성이 단순하므로 자체의 오동작 가능성을 줄일 수 있으며, 뿐만아니라 상검출을 위한 방법이 종래의 방법과 같이 하드웨어적으로만 고정되는 것이 아니라 본 발명에서는 소프트웨어를 부가함으로서 보다 정확한 상검출을 위한 알고리즘이 개선되며 차후를 위한 확장성도 우수한 것이다.According to the present invention, it is possible to accurately calculate the phase angle at the current time irrespective of the change in the input voltage, so that it can be applied to industrial sites with high fluctuation load, and the circuit configuration for phase detection is simple, thereby reducing the possibility of its own malfunction. In addition, the method for image detection is not only fixed in hardware as in the conventional method, but in the present invention, by adding software, the algorithm for more accurate image detection is improved and the scalability for the future is excellent.

상술한 바와같은 본 발명에 따르면, 교류파형의 변동에 무관하게 현재시각에서의 상(위상각)을 간단한 하드웨어 및 소프트웨어로 정확하게 검출할 수 있도록 함으로서, 파형변동에 의한 오동작을 방지할 수 있으며, 또한 부하변동이 심한 산업현장등의 열악한 환경에서도 정확한 상검출이 가능한 효과가 있다.According to the present invention as described above, by allowing a simple hardware and software to accurately detect the phase (phase angle) at the current time irrespective of the fluctuation of the AC waveform, it is possible to prevent malfunction due to the waveform fluctuations, Accurate phase detection is effective even in harsh environments such as industrial sites with heavy load fluctuations.

이상의 설명은 본 발명의 일실시예에 대한 설명에 불과하며, 본 발명은 그 구성의 범위내에서 다양한 변경 및 개조가 가능한다.The above description is only a description of one embodiment of the present invention, the present invention is capable of various changes and modifications within the scope of the configuration.

Claims (4)

교류의 입력전원(Vi)을 후단에서 요구하는 크기로 분압하여 출력하는 전압분배회로부(21);A voltage divider circuit 21 for dividing and outputting an AC input power Vi into a size required at a later stage; 상기 전압분배회로부(21)와 다음단간의 접지를 분리시키고 상기 전압분배회로부(21)로부터의 분배된 전압을 다음단으로 결합시키는 포토커플러(22);A photocoupler 22 separating the ground between the voltage divider circuit 21 and the next stage and coupling the divided voltage from the voltage divider circuit 21 to the next stage; 상기 포토커플러(22)를 통한 전압을 소정 레벨로 리미팅시킴에 의한 로직신호를 후단의 프로세서로 제공하는 리미트회로부(23);A limit circuit unit 23 for providing a logic signal by limiting the voltage through the photocoupler 22 to a predetermined level to a processor at a later stage; 상기 리미트회로부(23)로부터의 로직레벨이 상승시각(t1)을 기준시각으로 하여 이 상승시각(t1)에서 하강시각(t2)까지의 하이레벨 유지시간(△t)을 산출하고, 상기 하이레벨 유지시간(△t)과 반주기(2/T)시간간의 차시간(T/2-△t)을 2로 나누어 상승시간(t1)을 구하며, 상기 상승시간(t1)과 하이레벨 유지시간(△t)을 더하여 하강시간(t2)을 구하여, 이 하강시간(t2)을 이용하여 위상각을 검출하는 프로세서(24); 를 구비함을 특징으로 하는 교류파형의 위상검출장치.The logic level from the limit circuit section 23 calculates the high level holding time Δt from the rising time t1 to the falling time t2 using the rising time t1 as a reference time, and the high level. The rise time t1 is obtained by dividing the difference time T / 2-Δt between the holding time Δt and the half cycle (2 / T) time by two, and the rising time t1 and the high level holding time Δ a processor 24 for adding the t) to obtain the fall time t2 and detecting the phase angle using the fall time t2; Phase detection device of the AC waveform, characterized in that it comprises a. 제1항에 있어서, 상기 프로세서(24)는 리미트회로부(23)로부터 제공되는 로직신호의 하강시간(t2), 즉 현재시간에서의 상을
Figure 1019970072398_B1_M0003
식에 의해 구하는 것을 특징으로 하는 교류파형의 위상검출장치.
2. The processor 24 according to claim 1, wherein the processor 24 sets the fall time t2 of the logic signal provided from the limit circuit section 23, i.e., the image at the present time.
Figure 1019970072398_B1_M0003
An AC waveform phase detection device, characterized by the equation.
교류의 입력전원(Vi)을 후단에서 요하는 크기로 분압하는 전압분배회로부(21)와, 상기 전압분배회로부(21)와 다음단간의 접지를 분리시키고 상기 분배된 전압을 다음단으로 결합시키는 포토커플러(22)와, 상기 포토커플러(22)를 통한 전압을 소정레벨로 리미팅시키는 리미트회로부(23)와, 상기 리미트회로부(23)로부터의 로직신호에 기초해서 프로세서(24)에서 수행되는 교류파형의 위상검출방법에 있어서,A voltage divider circuit 21 for dividing an AC input power Vi into a size required at a later stage, and a port separating the ground between the voltage divider circuit 21 and the next stage and coupling the divided voltage to the next stage. AC waveform performed in the processor 24 based on the coupler 22, the limit circuit section 23 for limiting the voltage through the photocoupler 22 to a predetermined level, and the logic signal from the limit circuit section 23 In the phase detection method of 상기 리미트회로부(21)로부터의 로직레벨이 상승시각(t1)을 기준시각으로 하여 이 상승시각(t1)부터 하강시각(t2)까지의 하이레벨 유지시간(△t)을 산출하는 제1단계(41,42);A first step of calculating the high level holding time Δt from the rising time t1 to the falling time t2 with the logic level from the limit circuit section 21 as the reference time as the rising time t1 ( 41,42); 상기 제1단계(42)에서 구한 하이레벨 유지시간(△t)과 교류파형의 반주기(2/T)시간 사이의 차시간(T/2-△t)을 2로 나누어 상승시간(t1)을 구하는 제2단계(43);The rise time t1 is divided by two by dividing the difference time T / 2-Δt between the high level holding time DELTA t obtained in the first step 42 and the half cycle 2 / T time of the AC waveform by two. Obtaining a second step 43; 상기 제2단계(43)에서 구한 상승시간(t1)과 하이레벨 유지시간(△t)을 더하여 하강시간(t2)를 구하는 제3단계(44);A third step (44) of obtaining a fall time (t2) by adding the rising time (t1) and the high level holding time (Δt) obtained in the second step (43); 상기 제3단계(44)에서 구한 하강시간(t2)을 위상각으로 환산하여 상을 검출하는 제4단계(45);A fourth step 45 of detecting a phase by converting the fall time t2 obtained in the third step 44 into a phase angle; 로 이루어짐을 특징으로 하는 교류파형의 위상검출방법.Phase detection method of the AC waveform, characterized in that consisting of. 제3항에 있어서, 상기 제4단계(45)에서는 상기 하강시간(t2)에서의 위상각을
Figure 1019970072398_B1_M0004
식에 의해 구하는 것을 특징으로 하는 교류파형의 위상검출방법.
The method of claim 3, wherein in the fourth step 45, the phase angle at the fall time t2 is determined.
Figure 1019970072398_B1_M0004
Phase detection method of an AC waveform, characterized by the equation.
KR1019970072398A 1997-12-23 1997-12-23 Phase detection device of ac waveform and method thereof KR100305688B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970072398A KR100305688B1 (en) 1997-12-23 1997-12-23 Phase detection device of ac waveform and method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970072398A KR100305688B1 (en) 1997-12-23 1997-12-23 Phase detection device of ac waveform and method thereof

Publications (2)

Publication Number Publication Date
KR19990052867A KR19990052867A (en) 1999-07-15
KR100305688B1 true KR100305688B1 (en) 2002-05-01

Family

ID=37530169

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970072398A KR100305688B1 (en) 1997-12-23 1997-12-23 Phase detection device of ac waveform and method thereof

Country Status (1)

Country Link
KR (1) KR100305688B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017183759A1 (en) * 2016-04-22 2017-10-26 (주)블루칩스 Method and device for data communication using phase angle control of ac power

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100897011B1 (en) * 2007-11-19 2009-05-14 현대로템 주식회사 Phase detection method for ac voltage

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017183759A1 (en) * 2016-04-22 2017-10-26 (주)블루칩스 Method and device for data communication using phase angle control of ac power

Also Published As

Publication number Publication date
KR19990052867A (en) 1999-07-15

Similar Documents

Publication Publication Date Title
US8159276B2 (en) Method for using digital PLL in a voltage regulator
KR970004468B1 (en) Apparatus for controlling power converter
KR960011534B1 (en) Negative sequence detector for a continuous wave frequency transducer
KR100305688B1 (en) Phase detection device of ac waveform and method thereof
KR100441534B1 (en) A control method of power converter and power converting system
KR100541456B1 (en) power system associated private power station
Montero-Hernandez et al. A fast detection algorithm suitable for mitigation of numerous power quality disturbances
JP4191582B2 (en) AC voltage drop detection device
JP2002171690A (en) Countermeasure device to momentary voltage drop
RU2016462C1 (en) Method of synchronization of static frequency converter and a c power supply source
JPH089649A (en) Uninterruptible power source
JP3115115B2 (en) Self-excited inverter
KR100217861B1 (en) Spontaneous low voltage high speed detecting apparatus
JP3478360B2 (en) Self-excited reactive power compensator
JP3235651B2 (en) Periodic signal controller
JP3479954B2 (en) Inverter parallel operation device
JPS63163177A (en) Detection of momentary voltage drop
JPH0292118A (en) Phase locked loop oscillator
KR100635717B1 (en) Phase Locked Loop
JPH0823677A (en) Power converter and it controlling method
JPS62290318A (en) Digital protective controller
KR100222954B1 (en) Devices and method for operating control angle of pwm converter
JPH10303708A (en) Frequency multiplier circuit
JPH0718895B2 (en) AC power supply voltage fluctuation detection device
KR0148180B1 (en) Phase detector by clamp circuit

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20060802

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee