KR100302919B1 - 플라즈마 디스플레이 패널의 스캔전압 분리구동 방법 및 장치 - Google Patents

플라즈마 디스플레이 패널의 스캔전압 분리구동 방법 및 장치 Download PDF

Info

Publication number
KR100302919B1
KR100302919B1 KR1019990041679A KR19990041679A KR100302919B1 KR 100302919 B1 KR100302919 B1 KR 100302919B1 KR 1019990041679 A KR1019990041679 A KR 1019990041679A KR 19990041679 A KR19990041679 A KR 19990041679A KR 100302919 B1 KR100302919 B1 KR 100302919B1
Authority
KR
South Korea
Prior art keywords
voltage
scan
sustain
address
cells
Prior art date
Application number
KR1019990041679A
Other languages
English (en)
Other versions
KR20010029069A (ko
Inventor
이응관
Original Assignee
구자홍
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 구자홍, 엘지전자 주식회사 filed Critical 구자홍
Priority to KR1019990041679A priority Critical patent/KR100302919B1/ko
Publication of KR20010029069A publication Critical patent/KR20010029069A/ko
Application granted granted Critical
Publication of KR100302919B1 publication Critical patent/KR100302919B1/ko

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/291—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes
    • G09G3/293—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes for address discharge
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/296—Driving circuits for producing the waveforms applied to the driving electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/06—Details of flat display driving waveforms
    • G09G2310/066—Waveforms comprising a gently increasing or decreasing portion, e.g. ramp
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/291—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes
    • G09G3/292—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes for reset discharge, priming discharge or erase discharge occurring in a phase other than addressing
    • G09G3/2922—Details of erasing

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

개시된 내용은 어드레스기간 때 스캔 위치에 맞는 스캔전압을 인가하여 패널의 전면에 대해 화질을 향상시키는 PDP의 스캔전압 분리구동 방법에 관한 것이다.
개시된 PDP의 스캔전압 분리구동 장치는, 제1, 제2 전극에 서로 다른 소정의 크기와 폭을 갖는 기록전압을 인가하여 전 셀에 대해 벽전하를 형성하는 기록기간; 벽전하 형성 후 스캔전압의 크기를 n개로 분할하며 그 분할된 스캔전압을 스캔 위치에 따라 선택적으로 인가하여 전 셀에 대해 벽전하를 일정한 크기의 방전으로 어드레싱하는 어드레스기간; 어드레싱 후 제1, 제2 전극에 서스테인 전압을 인가하여 전 셀 중에서 어드레싱되지 않은 셀에 대해 벽전하를 유지 방전시키는 서스테인 기간; 유지방전 후 제1, 제2 전극 중 어느 하나의 전극에 소거전압을 인가하여 전 셀의 벽전하를 소거하는 소거기간을 포함하며;
이에 따라, 어드레스 기간 때 스캔 위치에 따라 스캔전압의 레벨을 달리하여 어드레싱 방전크기를 동일하게 함으로써 패널의 전면에 고르게 벽전하가 형성되어 화질이 향상되는 이점이 있다.

Description

플라즈마 디스플레이 패널의 스캔전압 분리구동 방법 및 장치{Method distributing scan voltage and device that in Plasma Display Panel}
본 발명은 평면표시 장치(Flat Panel Display)중의 하나인 플라즈마 디스플레이 패널에서의 전압분리 방법에 관한 것으로, 구체적으로 말하면 패널의 구동에 필요한 전압들 중에서 특히, 주사(scan) 전압의 레벨을 단계적으로 분리·인가하여 전 화면에 대해 화질을 향상시키고 패널 구동의 용이성을 양립시키도록 하는 플라즈마 디스플레이 패널의 스캔전압 분리구동 방법 및 장치에 관한 것이다.
예컨대, 플라즈마 디스플레이 패널(Plasma Display Panel : 이하 'PDP' 라 약칭한다)에는 직류(DC)형 및 교류(AC)형이 알려져 있다. 또 방전가스의 발광색을 보는 소위 모노컬러형과 방전에 의해서 발생하는 자외선에 의해 형광체를 가시 발광시키는 컬러형이 있다. 이하에서는 컬러 및 모노컬러에서 공통되고, 컬러형에서 특히 현저하므로 주로 컬러 PDP에 대해 설명한다.
PDP 구성에는 각종 방법이 알려져 있으나 박형으로 하기 위해 대향하는 전면 유리기판과 후면 유리기판의 주위를 시일유리로 봉입해서 방전가스를 수용하는 기밀용기를 구성하는 것이 많이 채용된다. 통상 전, 후면 유리기판 다같이 저가격의 소다석회(soda-lime) 유리가 사용된다.
미세하고 다수의 표시셀을 가진 컬러 PDP에서는 인접하는 셀 간의 에러(error) 방전이나 색침투를 방지하기 위해, 혹은 패널 내외의 압력 차를 견디거나 또 방전용 전극간 거리를 규정하기 위한 스페이서(spacer)로서 전, 후면 유리기판 사이에는 격벽이 형성되고, 이 격벽과 전, 후면 유리기판에 의해 주위가 둘러싸인 공간의 한 개의 표시 셀로 된다. 표시 셀 내면에는 형광체가 도포 되어 방전에 의해서 발생하는 자외선에 의해 형광체는 각 색의 가시 광을 발생한다.
화상 표시가 가능한 미세하고 다수의 표시셀을 가진 컬러 PDP에서는 통상 셀이나 전극형성이 용이한 사각형 셀 배열이 채용된다.
다수의 셀은 방전용 전극을 행(Row)과 열(Column)로 구분하고, 각각 라인형상의 행 및 열 전극의 교차부분에 형성하는 것이 편리하다.
이 행 전극과 열 전극이 제1 혹은 제2 전극 군으로서, 2개의 전극 군으로 다수의 셀이 독립적으로 선택된다. 따라서, 제1 및 제2 전극 군은 선택 가능한 구성이면 되므로 종류는 상관없다.
PDP에서 화소를 구성하는 셀(cell)의 행 전극 및 열 전극 사이에 인가되는 전압 조절을 통하여 방전을 얻으며, 방전된 빛의 양은 셀 내에서의 방전 시간의 길이를 변화 시켜서 조절한다.
도 1은 일반적인 플라즈마 디스플레이 패널에서의 하나의 셀 구조를 표시한 것이다.
상기 셀(10) 구조에 있어서, 화상의 표시면인 전면의 제1 유리기판(11)과, 그 유리기판과의 소정의 거리를 두고 평행하게 위치한 배면의 제2 유리기판(12)과, 제1, 제2 유리기판(11, 12) 사이에 배열되어 두 유리기판을 평행하게 유지시키고 셀(10) 사이를 격리시켜 방전공간(19)을 형성하는 격벽(13)과, 스캔 전극(이하, '제1 서스테인 전극' 이라 칭함)과 공통 전극(이하, 제2 서스테인 전극 이라 칭함)으로 구성되며 제1 유리기판(11) 중 제2 유리기판(12)과의 대향면에 격벽(13)과 직교하도록 서로간에 평행하게 배열 형성된 행 전극(17, 18)과, 제1 유리기판(11) 중 제2 유리기판(12)과의 대향면 밑에 형성되어 방전 때에 방전 전류를 제한하는 유전층(16)과, 각 격벽(13) 사이의 제2 유리기판(12) 중 제1 유리기판(11)과의 대향면에 격벽(13)과 평행하며 제1, 제2 서스테인 전극(17, 18)과 매트릭스를 형성하여 방전을 일으키는 열 전극(이하, '어드레스 전극' 이라 칭함)(14)과, 방전공간(19) 내부의 제2 유리기판(12) 위에 도포 되어 각 셀의 방전에 의해 발생된 자외선에 의해 여기되어 적색(Red), 녹색(Blue), 청색(Green)의 가시 광을 발생시키는 형광층(15)으로 구성된다.
이와 같은 PDP의 셀(10) 구조에 있어서, 그의 동작은 제1 서스테인 전극(17)과 제2 서스테인 전극(18)과의 사이에 교대로 전압 펄스를 인가하며 반주기마다 극성을 반전하는 것에 의해 방전을 일으켜 셀(10)을 발광시킨다.
컬러 표시로서는, 각 셀(10)에 형성된 형광층(15)이 방전으로부터의 자외선에 의해서 여기되어 발광한다. 표시용의 방전을 하는 제1 서스테인 전극(17)과 제2 서스테인 전극(18)이 유전층(16)으로 피복되어 있기 때문에 각 셀(10)의 전극 사이에서 한 번 방전이 일어나면 방전공간(19)에서 생성된 전자나 이온(ion)은 인가전압의 방향으로 이동하여 유전층(16)의 위에 축적된다.
유전층(16) 위에 축적된 전자나 이온 등의 전하를 벽전하(壁電荷)라 부른다. 이 벽전하가 형성하는 전계가 인가전계를 약하게 하는 방향으로 활동하기 때문에 벽전하의 형성과 함께 방전은 급속히 소멸한다.
방전이 소멸한 후 이전의 방전과 극성의 반전한 전계가 인가되면 벽전하를 형성하는 전계와 인가전계가 중첩되기 때문에 이전의 방전에 비교하여 낮은 인가전압으로 방전이 가능해 진다. 그 이후는 이 낮은 전압을 반주기마다 반전시키는 것에 의해서 방전을 유지할 수 있다. 이와 같이 낮은 인가전압으로 유지하는 방전을 서스테인 방전이라 부르며, 또 반주기마다 행측의 제1 서스테인 전극(17) 및 제2 서스테인 전극(18)에 인가되는 전압 펄스를 서스테인 펄스라 부른다.
이 서스테인 방전은 벽전하가 소멸될 때까지 서스테인 펄스가 인가되는 한지속된다.
그리고, 벽전하의 소멸은 제1 서스테인 전극(17)에 소거펄스가 인가될 때 소거된다. 한편, 최초에 벽전하를 유전층(16) 위에 형성하는 것을 기록이라 하며, 이 기록은 제1 서스테인 전극(17)과 제2 서스테인 전극(18)에 위상이 서로 다르고 동기화가 된 기록펄스를 인가함으로써, 가능해 진다.
그리고, 한 필드의 계조표시 방법에 관해서 간단히 설명한다.
여기서 한 필드는 화면에 1장의 그림을 출력하기 위한 시간으로, NTSC의 경우에는 약 16.7msec(60Hz)이다.
한 필드(field)는 몇 개의 서브 필드(sub-field)로 분할되며 각 서브 필드는 통상적으로 ADS(Address Display Separating)방식에서는 리세트 기간(Reset Period), 어드레스(Address) 기간, 서스테인(Sustain) 기간으로 구성되며, AWS(Address While Sustain) 방식에서는 기록기간(Write Period), 어드레스 기간, 서스테인 기간 및 소거기간으로 구성된다. ADS 방식 및 AWS 방식에서의 계조표시는 예컨대 256계조 표시를 하는 경우, 한 필드 내의 서브 필드는 8개가 되어 각각 서브 필드의 서스테인 기간의 시간을 2n의 비율로 한다.
그리고, 전체의 화면은 각각의 셀의 제1, 제2 서스테인 전극 및 열측의 어드레스 전극에 디지털 영상 신호를 입력시키기 위한 기록(Write)펄스, 주사를 위한 스캔(Scan)펄스, 방전을 유지시켜 주기 위한 서스테인 펄스 및 방전된 셀의 방전을 중지시키기 위한 소거(Erase)펄스를 인가하여 매트릭스(matrix) 형으로 구동시켜서 얻는다.
영상 표시를 위해 필요한 단계적인 밝기(grey level : 계조)는 전체 영상을 표시하기 위해 필요한 주어진 시간, 예컨대 NTSC TV 신호의 경우 1/30초 내에서 개개의 셀이 방전되는 시간의 길이를 서로 다르게 구현시킨다.
이때, 화면의 휘도는 각각의 셀을 최대로 구동시켰을 때의 밝기에 의해 결정이 되고, 휘도를 증가시켜 주기 위해서는 한 화면을 구성시키기 위한 주어진 시간 내에서 셀의 방전 시간을 최대한 길게 유지시켜 패널에 인가해야 한다.
이상에서와 같이, PDP는 행측의 제1, 제2 서스테인 전극과 열 측의 어드레스 전극에 인가되는 전압 차에 의해 면방전을 하여 화상을 표시한다.
도 2 및 도 3은 종래 플라즈마 디스플레이 패널 구동장치의 하나를 표시한 것이다.
도 2 및 도 3에 나타내는 바와 같이, 패널(20)의 행측에 제1 서스테인 전극(17)(Y1-Ym)과 제2 서스테인 전극(18)(Z1-Zm)이 형성되며, 패널(20)의 열 측에는 어드레스 전극(14)(X1-Xn)이 형성된다.
또한, 행측의 제1 서스테인 전극(Y1-Ym) 및 제2 서스테인 전극(Z1-Zm)과 열 측의 어드레스 전극(X1-Xn)이 직각으로 교차하는 지점에 각각 도 1과 같은 셀(10)들이 형성된다. 또 행측의 제2 서스테인 전극(Z1-Zm)은 공통으로 Z측의 제2 서스테인 구동부(101)에서 공급되는 서스테인 펄스를 인가 받으며, 행측의 제1 서스테인 전극(Y1-Ym) 및 열 측의 어드레스 전극(X1-Xn)은 각각의 전극마다 독립적으로 분리되어 Y측의 제1 서스테인 구동부(100)로부터 기록 펄스, 스캔 펄스 및 서스테인 펄스를 인가 받도록 구성되며, X측의 제1, 제2 어드레스 구동부(102, 103)로부터는어드레스 펄스를 인가 받도록 구성된다.
그리고, 패널(20)의 주변회로서는, 도 3에 나타내는 바와 같이, 패널(20)의 제1 서스테인 전극 군(Y)에서 단위 셀(10)을 이루는 하나의 서스테인 전극(Y1)에 접속되어 스캔 펄스의 전압(VP), 서스테인 펄스의 전압(VH)을 상호 직렬 접속되어 있는 제1, 제2 스위칭소자(Q1, Q2) 및 이에 각각 병렬 접속되어 있는 다이오드(D1, D2)를 선택 스위칭하여 그 공통 접속점을 통해 패널(20)에 인가하며 그 패널(20)로부터의 Z측 서스테인 구동부(101)에 대한 서스테인 방전 전압과 기록방전 전압의 루프를 형성하면서 패널(20)의 해당 단위셀(10)을 구동하는 제1 서스테인 구동부(100)와, 접지(GND)와 서스테인 전압(VH) 단자 사이에 직렬 접속되어 있는 제3, 제4 스위칭소자(Q3, Q4)를 선택 스위칭하여 상기 서스테인 전압(VH)을 제1 서스테인 구동부(100)의 다이오드(D2)를 통해 패널(20)에 제공하고 그 패널(20)로부터의 서스테인방전 전압 및 기록방전 전압의 루프를 상기 접지(GND)로 제공하며 또 상기 서스테인 전압(VH)의 1/2의 레벨을 가지는 중간전압(VM)을 서로 직렬 접속되어 있는 제5, 제6 스위칭소자(Q5, Q6) 및 다이오드(D3, D4)를 선택 스위칭하여 제1 서스테인 구동부(100)의 다이오드(D2)를 통해 패널(20)의 제1 서스테인 전극 군(Y)에 인가하는 서스테인전압 발생부(105)와, 서스테인전압 발생부(105)의 제4 스위칭소자(Q4) 도통 때에 동일한 크기(level)를 가지는 기록전압과 스캔전압(VP)을 콘덴서(C1)에 축적하였다가 서스테인전압 발생부(105)의 제3 스위칭소자(Q3) 도통때에 서스테인 전압(VH)과 함께 제1 서스테인 구동부(100)의 제1 스위칭소자(Q1)를 통해 패널(20)에 인가하는 기록/스캔전압 발생부(104)와, 서스테인전압 발생부(105)에 의한 패널(20)의 해당 단위셀(10)의 방전 후에 패널(20)의 무효전력을 회수하여 축적하였다가 다음 방전 때에 제1 서스테인 구동부(100)의 다이오드(D2)를 통해 패널(20)로 방전시키는 전압회수부(106)로 구성된다.
그리고, Z측의 제2 서스테인 구동부(101)는 스캔구동회로라 불리는 Y측의 제1 서스테인 구동부(100)와 동일하게 형성되어 제2 서스테인 전극 군(Z)에 공통으로 서스테인 전압, 기록전압을 발생한다.
이와 같이 구성된 종래의 플라즈마 디스플레이 패널의 구동장치에서 AWS방식을 적용한 도 4를 통해 구체적으로 설명한다.
먼저, 한 필드에서 이전의 서브필드의 서스테인 방전기간에 서스테인전압 발생부(105)에 구성되는 FET와 같은 제5, 제6 스위칭소자(Q5, Q6)의 게이트(G5, G6)에 일정 주기를 가지는 하이펄스를 동시에 인가하여 도통시키면, 이후에 설명될 서스테인 전압(VH)의 1/2의 레벨, 즉 VH/2의 값을 가지는 도 4의 (a)와 같은 중간전압(VM)이 서스테인전압 발생부(105)의 제5 스위칭소자(Q5), 다이오드(D3) 및 제1 서스테인 구동부(100)의 다이오드(D2)를 통해 패널(20)로 인가된다.
그리고 또한, 패널(20)로부터의 Z측의 제2 서스테인 구동부(101)에 대한 중간전압(VM)이 제1 서스테인 구동부(100)의 제2 스위칭소자(Q2)와 서스테인전압 발생부(105)의 다이오드(D4) 및 제6 스위칭소자(Q6)를 통해 흐르면서 도 4의 (b)에 나타내는 바와 같이 서스테인 전압(VH)의 1/2의 레벨을 가지는 중간전압(VM)을 생성하며, 이 중간전압(VM)은 제5, 제6 스위칭소자(Q5, Q6)가 차단(off)될 때까지 지속된다.
이때, 제5, 제6 스위칭소자(Q5, Q6)가 차단되기 이전에 전압회수부(106)가 패널(20)의 부유용량 커패시터로부터 무효전력을 회수한다.
즉 전압회수부(106)는 패널(20)의 부유용량 커패시터에 축적된 중간전압(VM)의 전하를 제1 서스테인 구동부(100)의 제2 스위칭소자(Q2)를 통해 입력받아 자체의 콘덴서에 서서히 축적한다. 이때 콘덴서에는 중간전압(VM)의 1/2의 레벨 값, 즉 VM/2의 전압이 축적되며, 이는 다음 중간전압(VM)의 유지 사용 때에 방전하도록 한다.
이후, 패널(20)의 부유용량 커패시터가 중간전압(VM)의 1/2의 값을 유지하고 있는 상태의 이전에 서스테인전압 발생부(105)의 제5, 제6 스위칭소자(Q5, Q6)를 차단하고 제4 스위칭소자(Q4)의 게이트(G4)에 소정의 주기를 가지는 하이펄스를 인가하여 도통(ON)시키면 제2 서스테인 구동부(101)에 대한 중간전압(VM)과 기록전압(VP)이 패널(20)로부터 출력되어 제1 서스테인 구동부(100)의 제2 스위칭소자(Q2) 및 서스테인전압 발생부(105)의 제4 스위칭소자(Q4)를 통해 접지(GND)로 바이패스되어 도 4의 (a)와 같은 중간전압 이하, 즉 부(負)의 서스테인 펄스(SP)와 접지전위의 기록펄스(WP)를 얻게 된다. 이때 제4 스위칭소자(Q4)의 도통 때에 패널(20)의 제1 서스테인 전극 군(Y)에 기록펄스(WP)를 인가하기 위해 기록/스캔전압 발생부(104)의 기록 또는 스캔전압(VP)이 다이오드(D5)를 통해 콘덴서(C1)에 축적된다. 여기서, VP는 기록펄스(WP)의 전압과 스캔 펄스(ScP)의 전압으로 사용된다.
즉 다시 말해서, Z측의 제2 서스테인 구동부(101)에서 보았을 때 서스테인 전압(VH)의 1/2의 레벨 값을 가지는 중간전압(VM)에 Z측의 제2 서스테인 구동부(101)의 콘덴서(C1)에 축적된 기록전압(VP)이 더해져서 제1 서스테인 구동부(100)의 제2 스위칭소자(Q2)와 서스테인전압 발생부(105)의 제4 스위칭소자(Q4)를 통해 접지로 급격하게 바이패스되므로서 결과적으로, 소정의 주기 동안 Y측의 제1 서스테인 구동부(100)에서 도 4의 (a)와 같은 중간전압(VM)의 이하, 즉 부(負)의 서스테인 전압(VH)에 기록펄스(WP)의 전압(VP)이 더해져 패널(20)의 제1 서스테인 전극 군(Y)에 인가된다.
그리고, Z측의 제2 서스테인 구동부(101)에서는 상기 중간전압(VM) 이하의 서스테인 펄스 및 기록펄스(WP)와 동기화가 되고 위상이 서로 반대인 도 4의 (b)와 같은 중간전압(VM) 이상, 즉 정(正)의 서스테인 펄스의 전압(VH)에 기록펄스(WP)의 전압(VP)이 더해져 제2 서스테인 전극 군(Z)에 인가된다.
이때에는 서스테인전압 발생부(105)의 제5, 제6 스위칭소자(Q5, Q6)가 차단된 순간에 제3 스위칭소자(Q3) 및 제1 서스테인 구동부(100)의 제1 스위칭소자(Q1)가 소정의 주기 동안 도통되므로 서스테인 전압(VH)이 콘덴서(C1)에 축적된 기록전압(VP)과 더해져 제1 스위칭소자(Q1)를 통해 패널(20)의 제2 서스테인 전극 군(Z)에 인가되는 결과가 된다.
이와 같이, 제1 서스테인 전극(Y1-Ym) 군(Y)과 공통의 제2 서스테인 전극(Z1-Zm) 군(Z)에 도 4의 (a) 및 (b)와 같이 위상이 반대이고 동기화가 된 기록펄스(WP)가 인가되면 두 기록펄스(WP)의 전압차(2WP)는 방전 개시전압 이상이 되어 모든 셀에 해당하는 화소가 기록기간 동안 기록방전을 하여 발광되며, 이때 제1 서스테인 전극 군(Y)에는 플러스(+) 극성의 벽전하가 형성되고, 제2 서스테인 전극 군(Z)에는 마이너스(-) 극성의 벽전하가 형성된다.
그런데, 이러한 기록방전은 방전 셀의 이전 필드 상태에 따라 영향을 받기 때문에 불안정하게 방전된다.
따라서, 모든 셀의 안정된 방전을 위하여 도 4의 (a) 및 (b)와 같이 위상이 서로 반대이고 동기화가 된 서스테인 펄스(SP)를 인가해야 한다.
상기 서스테인 펄스(SP)를 발생하기 위해서는 먼저, 서스테인전압 발생부(105)의 제4 스위칭소자(Q4)가 차단되기 직전에 전압회수부(106)의 콘덴서에 축적된 상기 VM/2의 전압을 방전시킨다. 그 방전 전압은 제1 서스테인 구동부(100)의 다이오드(D2)를 통해 패널(20)의 부유용량 커패시터로 흐르게 되며, 그 결과 도4의 (a)에 나타내는 바와 같이, 접지(GND)레벨 이상의 서스테인 전압(VH)을 유지하게 된다.
이와 같이 접지레벨 이상의 서스테인 전압(VH)을 유지하고 있는 상태에서 서스테인전압 발생부(105)의 제4 스위칭소자(Q4)를 차단하고 제5 스위칭소자(Q5)를 소정 주기 동안 도통시키면 접지레벨 이상을 가지는 서스테인 전압(VH)이 상기 소정 주기 동안 상승하여 중간전압(VM)을 유지하게 되며 그 중간전압(VM)은 제5 스위칭소자(Q5), 다이오드(D3), 제1 서스테인 구동부(100)의 다이오드(D2)를 통해 패널(20)의 제1 서스테인 전극 군(Y)에 인가된다.
그리고 제5 스위칭소자(Q5)가 차단되기 이전에 전압회수부(106)는 이전의 서스테인 펄스 발생 때 또다른 콘덴서에 축적한 중간전압(VM) 이상의 전압, 예컨대 VH+ VM/2의 전압을 방전시킨다. 그 방전 전압은 제1 서스테인 구동부(100)의 제2 스위칭소자(Q2)를 통해 패널(20)의 제1 서스테인 전극 군(Y)에 인가되므로 결과적으로 도 4의 (a)에 나타내는 바와 같이, 소정의 주기 동안 VH+ VM/2의 전압이 제1 서스테인 전극 군(Y)에 유지되어 인가된다.
이와 같이 패널(20)의 제1 서스테인 전극 군(Y)에 VH+ VM/2의 전압이 유지된 상태에서 제5 스위칭소자(Q5)를 차단시키고 제3 스위칭소자(Q3)를 도통시키면 서스테인 전압(VH)이 제1 서스테인 구동부(100)의 제2 스위칭소자(Q2)를 통해 패널(20)로 흐르게 되며, 그 결과 제1 서스테인 전극 군(Y)에는 도 4의 (a)와 같이 중간전압(VM)을 기준으로 하이(High)전위의 서스테인 펄스, 즉 정(正)의 서스테인 펄스(SP)의 전압이 인가된다.
Z측의 제2 서스테인 구동부(101)에서도 도 4의 (b)에 나타내는 바와 같이, 상기 제1 서스테인 전극 군(Y)에 인가되는 정의 서스테인 펄스(SP)와 위상이 반대이고 동기화가 된 부의 서스테인 펄스(SP) 전압이 상기와 같은 동작에 의해 형성되어 제2 서스테인 전극 군(Z)에 인가된다.
이때, Z측의 서스테인 펄스(SP)는 패널(20)로부터의 제1 서스테인 구동부(100)의 제2 스위칭소자(Q2)와 서스테인전압 발생부(105)의 제4 스위칭소자(Q4)를 통해 바이패스되어 도 4의 (b)와 같이 중간전압(VM)을 기준으로 이보다 낮은 접지(GND)전위의 서스테인 펄스, 즉 부(負)의 서스테인 펄스(SP)의 전압이 생성되어 제2 서스테인 전극 군(Z)에 인가된다.
위상이 서로 반대이고 동기화가 된 정, 부의 서스테인 펄스(SP)가 각각 제1, 제2 서스테인 전극 군(Y, Z)에 인가되면 패널(20)에서 벽전하를 형성하는 전계와 인가전계가 중첩되기 때문에 방전 개시전압보다 낮은 두 전극 사이의 서스테인 전압차(2SP)에 의하여 서스테인 방전이 일어난다. 이것에 수반하여 기록방전이 안정되고 또 벽전하가 일정한 레벨로 형성되며, 벽전하 형성 위치가 변화되어 제1 서스테인 전극 군(Y)에는 마이너스(-) 극성의 벽전하가 형성되고 제2 서스테인 전극 군(Z)에는 플러스 극성의 벽전하가 형성된다.
그리고 상기 기록기간이 끝나는 시점, 즉 다시 말해서 제3 스위칭소자(Q3)가 차단되기 이전에 전압회수부(106)는 상기 서스테인 전압(VH)을 회수하여 자체의 콘덴서에 VH+ VM/2의 값으로 축적한다.
이후 전압회수부(106)에 전압을 축적하고 있는 상태에서 제3 스위칭소자(Q3)를 차단시켜 기록기간을 완료하고 어드레스 기간을 행한다.
이 어드레스 기간이 되면 제5, 제6 스위칭소자(Q5, Q6)가 도통되고, 이것에 의해 서스테인 전압(VH)이 도 4의 (a)에서와 같이 다시 중간전압(VM)을 유지하면서 제1 서스테인 구동부(100)의 다이오드(D2)를 통해 제1 서스테인 전극 군(Y)에 인가된다.
이때, 꺼져야 할 해당 셀의 어드레스 전극 군(X)에 X측의 제1, 제2 어드레스 구동부(102, 103)로부터 도면에 도시하지 않은 화상 데이터 내용에 응해서 정의 어드레스 펄스가 인가되고 제1 서스테인 전극 군(Y)에는 상기 어드레스 펄스와 동기화가 된 도 4의 (a)와 같은 스캔 펄스(ScP)가 Y측의 제1 서스테인 구동부(100)로부터 발생되어 인가된다.
이후에 설명될 스캔 펄스(ScP)가 제1 서스테인 전극 군(Y)에 인가되면 하전(荷電) 입자에 의한 전계와 두 펄스에 의한 전계의 합이 방전을 지속적으로 유지시켜 주기에는 불충분하므로 해당 셀 내에서 작은 방전, 즉 소거 방전이 발생되어 벽전압이 접지 레벨로 유지되므로 발광방전이 소멸(OFF) 된다.
즉 다시 말해, 제1 서스테인 전극 군(Y)에 인가되는 스캔 펄스(ScP)와, 어드레스 전극 군(X)에 인가되는 어드레스 펄스에 의해서, 화면의 임의의 셀을 매트릭스(matrices) 선택할 수 있다. 스캔 펄스(ScP)와 어드레스 펄스의 합계 전압치는, 셀의 Y-X 전극 사이의 방전개시 전압 이하로 설정되어 있기 때문에, 스캔 펄스(ScP)와 어드레스 펄스가 함께 인가된 셀은 Y-X 전극 사이에서 소거방전이 발생되어 벽전압이 접지레벨로 유지되므로 발광방전은 소멸된다.
또한, 어드레스 기간중 공통의 제2 서스테인 전극 군(Z)은 중간전압(VM)을 유지하고 있다. 이 전압치는 스캔 펄스(ScP)의 전압치와 합계하더라도 Z-Y 전극 사이에서 방전하지 않는다.
상기와 같은 스캔 펄스(ScP)의 생성은, 어드레스 기간에 도 3의 제5, 제6 스위칭소자(Q5, Q6)를 도통시키고 제1 서스테인 구동부(100)의 제1, 제2 스위칭소자(Q1, Q2)를 교번적으로, 즉 전술한 어드레스 펄스와 동기화가 된 타이밍을 가지고 교번적으로 도통시켜 도 4의 (a)와 같은 스캔 펄스(ScP)를 생성한다. 즉 제5, 제6 스위칭소자(Q5, Q6)가 도통된 상태에서, 제1 서스테인 구동부(100)의 제2 스위칭소자(Q2)가 도통되면 패널(20)측에서의 전압이 방전하여 상기 제2 스위칭소자(Q2), 다이오드(D4) 및 제6 스위칭소자(Q6)를 통해 방전하여 도 4의 (a)에서와 같이 중간전압(VM)을 유지하고 이후 제1 스위칭소자(Q1)가 도통되면 중간전압(VM)이 제5 스위칭소자(Q5), 다이오드(D3)를 통해 콘덴서(C1)에 축적된 스캔 펄스(ScP)의전압(VP)과 중첩하여 제1 스위칭소자(Q1)를 통해 패널(20)의 제1 서스테인 전극 군(Y)에 인가된다. 그리고, Z측의 제2 서스테인 구동부(101)는 도 4의 (b)와 같은 중간전압(VM)을 유지하여 공통의 제2 서스테인 전극 군(Z)에 인가한다.
이와 같은 방법으로, 도 4의 (a)에 나타내는 바와 같이, 스캔 펄스(ScP)를 생성하여 제1 서스테인 전극 군(Y)에 인가함으로써, 앞에서 설명한 바와 같이, 원하는 셀의 방전이 소멸된다.
그리고, 전 화면의 주사가 끝난 후 서스테인 기간이 된다. 이 서스테인 기간은 어드레스 기간 후에 벽전하가 있는 셀만 유지방전을 한다.
즉 기록 및 어드레스 기간을 거친 후 서스테인 기간(sustain period) 동안 어드레스 전극 군(X)에 어드레스 펄스가 인가되지 않고, 제1 서스테인 전극 군(Y)에 스캔 펄스(ScP)가 인가되지 않으므로 서스테인 기간에 벽전하가 있는 셀만 계속하여 발광방전이 유지(ON)되어, 1필드 내에 서스테인 방전으로 발광하는 시간이 긴 셀 만큼 밝게 발광한다.
이와 같이, 각 셀에 관해서 발광시간을 제어하는 것에 의해 계조표시를 할 수 있다.
그리고, 서스테인 기간이 경과된 후 도면에 도시하지 않은 소거 기간(erase period) 동안 어드레스 전극 군(X)에 어드레스 펄스를 인가하고 제1 서스테인 전극 군(Y)에 어드레스 펄스와 동기화가 된 전체 소거펄스를 인가하여 전 셀의 벽전하를 소거하게 된다.
그리고, ADS 방식에서도 이와 같은 방법으로 리세트 기간, 어드레스 기간 및 서스테인 기간을 수행한다.
전술한 종래의 기술에 따른 PDP의 구동방법은, 기록기간(또는 리세트 기간)에 행 전극 군에 기록펄스를 인가하여 전 셀의 벽전하를 형성하고 어드레스 기간에 일정한 레벨을 갖는 스캔 펄스를 인가하여 임의의 셀의 벽전하를 소거한 후 서스테인 기간에서 벽전하가 있는 셀만 유지방전을 시켜 구동하게 됨을 알 수 있다.
그러나, 상기한 종래 기술에 따른 PDP 구동 방법은, 특히 어드레스 기간에서 레벨이 동일한 한 가지의 스캔전압만을 사용하여 어드레싱을 함으로써, 기록기간(또는 리세트 기간) 때에 형성된 벽전하가 시간이 지남에 따라 감소하여, 각 스캔 펄스 위치에 따라 다른 량의 벽전하가 형성된다. 즉, 바꾸어 말하면, 첫 번째 스캔 위치에서의 스캔 방전이 가장 크고, 두 번째, 세 번째 등의 스캔 위치에서 스캔 방전이 점진적으로 감소된다. 결과적으로, 패널의 위치에 따라서 어드레싱 된 벽전하의 량이 달라져 화면의 화질이 저하되는 문제점을 내재하고 있다.
또한, 기록전압과 스캔전압의 하나를 가지고 스캔 및 기록펄스를 만듦으로써 화면의 기록방전 때 기록펄스를 키우면 기록은 잘되는데 뒤의 스캔 때 소거되지 말아야할 시점에서 소거가 되는 문제점을 내재하고 있다.
따라서, 상기와 같은 문제점을 치유하면서도 비용 면에서는 저가의 PDP를, 그리고 신뢰성 면에서는 보다 효율적인 구동과 전체 화면에 대해 화질이 향상된 고해상도의 PDP의 구동방법을 제공하는 것이 바람직하다.
따라서, 본 발명의 목적은, 어드레스 기간 때 패널 전면에 고르게 벽전하를 형성하여 화질을 향상시키도록 하는 플라즈마 디스플레이 패널의 스캔전압 분리구동 방법 및 장치를 제공하는 것이며, 이 방법 및 장치는 스캔 위치에 따라 서로 크기(LEVEL)가 다른 스캔전압을 선택적으로 인가하여 어드레싱 방전의 크기를 일정하게 하는 것을 특징으로 한다.
본 발명의 다른 목적은, 어드레스 기간 때 스캔 위치에 따라 적어도 한 가지의 스캔전압을 점진적으로 증가 또는 감소시켜 어드레싱 방전의 크기를 동일하게 유지시키도록 하는 플라즈마 디스플레이 패널의 스캔전압 분리구동 장치를 제공하는 것이며, 이 장치는 구조가 간단하면서도 저가의 비용으로 최적의 스캔전압을 발생할 수 있는 것을 특징으로 한다.
본 발명의 또다른 목적은, 스캔전압의 수를 가능한 최대로 분할하여 사용하면서도 스캔전압을 발생하기 위한 스위칭소자를 최소화하도록 하는 플라즈마 디스플레이 패널의 스캔전압 분리구동 장치를 제공하는 것이며, 이 장치는 패널의 특성에 따라 각각 원하는 레벨의 스캔전압을 분리·조정하여 인가하는 것을 특징으로 한다.
본 발명의 또다른 목적은 스캔전압과 기록전압을 분리하여 패널을 용이하게 구동하도록 하는 플라즈마 디스플레이 패널의 스캔전압 분리구동 장치를 제공하는데 있다.
도 1은 일반적인 플라즈마 디스플레이 패널에서의 단위 셀 구조를 나타내어 보인 단면도이고,
도 2 내지 도 4는 종래의 기술에 따른 플라즈마 디스플레이 패널을 설명하기 위한 구성도로서,
도 2는 상기 플라즈마 디스플레이 패널 및 그 주변의 구동회로를 배치하여 보인 평면도이고,
도 3은 도 2의 플라즈마 디스플레이 패널의 기록/스캔전압 발생부, 서스테인전압 발생부 및 서스테인 구동부를 상세하게 나타내어 보인 도이고,
도 4는 상기 서스테인 구동부에서 발생되어 패널로 인가되는 전압파형 도로서,
(a)는 행(Y)측의 서스테인 전극군에 인가되는 전압파형 도이고,
(b)는 행(Z)측의 공통의 서스테인 전극군에 인가되는 전압파형 도이고,
도 5 내지 도 8은 본 발명에 따른 플라즈마 디스플레이 패널의 스캔전압 분리구동 장치의 설명에 제공되는 제1 실시 예를 나타내는 구성도로서,
도 5는 상기 플라즈마 디스플레이 패널의 기록전압 발생부, 스캔전압 발생부, 서스테인전압 발생부, 서스테인 구동부를 상세하게 나타내어 보인 도이고,
도 6은 도 5의 스캔전압 발생부의 스위칭 타이밍과 이 스위칭 타이밍에 의해 서스테인 구동부에서 발생되어 패널로 인가되는 전압파형 도로서,
(a)는 행(Y)측의 서스테인 전극군에 인가되는 전압파형 도이고,
(b)는 행(Z)측의 공통 서스테인 전극군에 인가되는 전압파형 도이고,
(e) 내지 (f)는 스캔전압 발생부의 각각의 스위칭소자를 제어하여 상기 (a)에서의 스캔전압 파형을 생성하기 위한 스위칭 타이밍 도이고,
도 7은 도 5의 스캔전압 발생부의 스위칭소자 선택 제어에 의해 발생되는 또다른 스캔전압 파형 도로서,
(a)는 상기 행(Y)측의 서스테인 전극군에 인가되는 전압파형 도이고,
(b)는 상기 행(Z)측의 공통 서스테인 전극군에 인가되는 전압파형 도이고,
(c) 내지 (f)는 스캔전압 발생부의 두 스위칭소자를 제어하여 상기 (a)에서의 스캔전압 파형을 생성하기 위한 스위칭 타이밍 도이고,
도 8은 본 발명에 따른 플라즈마 디스플레이 패널의 스캔전압 분리구동 장치의 설명에 제공되는 제2 실시 예를 나타내는 구성도이고,
도 9는 도 8의 스캔전압 발생부의 스위칭 타이밍과 이 스위칭 타이밍에 의해 서스테인 구동부에서 발생되는 전압파형 도로서,
(a)는 상기 행(Y)측의 서스테인 전극군에 인가되는 전압파형 도이고,
(b)는 상기 행(Z)측의 공통 서스테인 전극군에 인가되는 전압파형 도이고,
(c) 내지 (g)는 스캔전압 발생부의 두 스위칭소자를 제어하여 상기 (a)에서의 스캔전압 파형을 생성하기 위한 스위칭 타이밍 도이다.
< 도면의 주요 부분에 대한 부호의 설명 >
10 : 셀(Cell) 20 : 플라즈마 디스플레이 패널
100 : 제1 서스테인 구동부 101 : 제2 서스테인 구동부
102 : 제1 어드레스 구동부 103 : 제2 어드레스 구동부
104 : 기록전압 발생부 105 : 서스테인전압 발생부
106 : 전압회수부 107, 207 : 스캔전압 발생부
Q1 내지 Q10 : 스위칭소자 C1, C2 : 콘덴서
D1 내지 D9 : 다이오드
상기와 같은 목적들을 달성하기 위한 본 발명의 일 측면에 따른 플라즈마 디스플레이 패널의 스캔전압 분리구동 방법은, 유전체로 덮어진 복수의 제1, 제2 전극과, 상기 제1, 제2 전극과 직교하여 셀을 형성하는 어드레스 전극을 구비한 패널에 기록전압, 서스테인 전압, 스캔전압 및 어드레스 전압을 상기 패널에 인가하여 화상을 표시하는 방법에 있어서:
상기 화상표시를 위한 필드에서 적어도 하나의 서브필드는,
(1) 상기 제1, 제2 전극에 서로 다른 소정의 크기와 폭을 갖는 정, 부의 기록전압을 인가하여 상기 전 셀에 대해 벽전하를 형성하는 기록기간;
(2) 상기 벽전하 형성 후 상기 스캔전압의 크기를 n개로 분할하며 상기 n개의 스캔전압을 상기 스캔 위치에 따라 선택적으로 인가하여 전 셀에 대해 상기 선택한 셀의 벽전하를 일정한 크기의 방전으로 어드레싱하는 어드레스기간;
(3) 상기 어드레스 기간 후 상기 제1, 제2 전극에 상기 서스테인 전압을 인가하여 상기 전 셀 중에서 상기 어드레싱되지 않은 나머지의 셀에 대해 벽전하를 유지 방전시키는 서스테인기간; 및
(4) 상기 서스테인 기간 후 상기 제1, 제2 전극 중 어느 하나의 전극에 상기 어드레스 전압과 위상이 반대이고 동기화가 된 소거전압을 인가하여 전 셀의 벽전하를 소거하는 소거기간을 포함한 것을 특징으로 한다.
선택적으로, 상기 어드레스 기간 때, 상기 스캔 위치에 대한 시간 경과 때마다 상기 크기별로 분할된 스캔전압을 크기의 순서별로 인가하는 것을 특징으로 한다.
선택적으로, 상기 어드레스 기간 때, 상기 스캔 위치에 대한 시간 경과 때마다 상기 크기별로 분할된 상기 스캔전압 중에서 적어도 크기가 서로 같은 스캔전압의 쌍과 그 스캔전압의 쌍보다 레벨이 큰 또다른 스캔전압의 쌍을 순서적으로 인가하는 것을 특징으로 한다.
선택적으로, 상기 스캔전압은 부의 전압 또는 정의 전압 중 어느 하나인 것을 특징으로 한다.
또한, 본 실시 예의 플라즈마 디스플레이 패널의 스캔전압 분리구동 방법에 의하면, 유전체로 덮어진 복수의 제1, 제2 전극과, 상기 제1, 제2 전극과 직교하여 셀을 형성하는 어드레스 전극을 구비한 패널에 기록전압, 서스테인 전압, 스캔전압 및 어드레스 전압을 상기 패널에 인가하여 필드에 대해 화상을 표시하는 방법에 있어서:
상기 화상표시를 위한 필드에서 적어도 하나의 서브필드는,
(1) 상기 제1, 제2 전극에 서로 다른 소정의 크기와 폭을 갖는 정, 부의 기록전압을 인가하여 상기 전 셀에 대해 벽전하를 형성하는 기록기간;
(2) 상기 벽전하 형성 후 시간의 경과에 따라 상기 어드레스 전극의 스캔 위치에 대응하는 스캔전압의 크기를 단계적으로 증가시켜 상기 제1, 제2 전극 중 어느 하나의 전극에 인가하여 전 셀에 대해 상기 선택된 셀의 벽전하를 일정한 크기의 방전으로 어드레싱하는 어드레스기간;
(3) 상기 어드레스 기간 후 상기 제1, 제2 전극에 상기 위상이 반대이고 동기화가 된 서스테인 전압을 인가하여 상기 전 셀 중에서 상기 어드레싱되지 않은 셀에 대해 벽전하를 유지 방전시키는 서스테인기간; 및
(4) 상기 서스테인 기간 후 상기 제1, 제2 전극 중 어느 하나의 전극에 상기 어드레스 펄스와 위상이 반대이고 동기화가 된 소거전압을 인가하여 전 셀의 벽전하를 소거하는 소거기간을 포함한 것을 특징으로 한다.
선택적으로, 상기 스캔전압의 시간 축을 X라 하고, 상기 스캔전압의 크기를 Y라 할 때, 상기 스캔전압은 X축으로 갈수록 Y가 증가하는 단일 전압이며, 상기 단일 전압의 스캔전압은 스캔 위치마다 n등분으로 분할되어 펄스형태로 인가되는 것을 특징으로 한다.
바람직하기로, 상기 스캔전압은 시간 축으로 갈수록 소정의 크기로 증가하는 곡선형의 전압인 것을 특징으로 한다.
본 발명에 의한 플라즈마 디스플레이 패널의 스캔전압 분리구동 장치에 의하면, 유전체로 덮어진 제1, 제2 전극 군에 서스테인전압 발생부로부터의 서스테인 전압을, 기록/스캔전압 발생부로부터의 동일 크기의 기록전압과 스캔전압을 인가하며 상기 제1, 제2 전극과 직교하여 셀을 형성하는 어드레스 전극 군에 어드레스 전압을 인가하여 패널을 구동하는 장치에 있어서:
(1) 상기 제1, 제2 전극군 사이의 전체 셀에 대해 벽전하를 형성하기 위한 전압치와 펄스 폭을 갖는 기록전압을 독립적으로 발생하는 기록전압 발생수단; 및
(2) 적어도 서로 다른 크기를 가지며 상기 어드레스 전극군의 어드레싱 위치에 따라 상기 제1, 제2 전극군 중 어느 하나의 전극 군에 상기 서로 다른 크기를가지는 스캔전압을 독립적으로 선택 발생하여 상기 전 셀에 대해 상기 선택한 셀의 벽전하를 일정한 크기의 방전으로 어드레싱하는 스캔전압 발생수단을 포함한다.
상기 플라즈마 디스플레이 패널의 스캔전압 분리구동 장치에 있어서, 상기 스캔전압 발생수단은, 상기 어드레스 전극의 어드레싱 위치에 따라 서로 다른 크기의 스캔전압을 동기화 하여 발생하는 적어도 2개 이상의 스위칭소자와 그 스위칭소자에 각각 직렬 접속되는 역바이어스 방지용 다이오드로 구성함을 특징으로 한다.
또한, 본 발명에 의한 플라즈마 디스플레이 패널의 스캔전압 분리구동 장치에 의하면, 유전체로 덮어진 제1, 제2 전극 군에 서스테인전압 발생부로부터의 서스테인 전압을, 기록/스캔전압 발생부로부터의 동일 크기의 기록전압과 스캔전압을 인가하며 상기 제1, 제2 전극과 직교하여 셀을 형성하는 어드레스 전극 군에 어드레스 전압을 인가하여 패널을 구동하는 장치에 있어서:
(1) 상기 제1, 제2 전극군 사이의 전체 셀에 대해 벽전하를 형성하기 위한 전압치와 펄스 폭을 갖는 기록전압을 독립적으로 발생하는 기록전압 발생수단; 및
(2) 상기 어드레스 전극군의 어드레싱 위치에 따라 스캔전압의 크기를 단계적으로 증가시켜 상기 제1, 제2 전극군 중 어느 하나의 전극 군에 인가하여 상기 전 셀에 대해 상기 선택된 셀의 벽전하를 일정한 크기의 방전으로 어드레싱하는 스캔전압 발생수단을 포함한다.
바람직하기로, 상기 스캔전압 발생수단은 소정의 타이밍 때 스위칭되어 상기 스캔전압의 크기를 단계적으로 증가시키는 적어도 하나 이상의 스위칭소자와 이 스위칭소자에 직렬 접속되어 스캔전압의 역바이어스를 방지하는 다이오드로 구성함을특징으로 한다.
바람직하기로, 상기 스캔전압은 시간 축을 기준으로 그 크기가 점진적으로 감소하는 곡선형의 단일 전압인 것을 특징으로 한다.
선택적으로, 상기 곡선형의 단일 전압을 상기 어드레싱 위치에 따라 n등분으로 분하여 펄스형태로 상기 제1, 제2 전극군 중 어느 하나의 전극 군에 인가하는 것을 특징으로 한다.
이와 같이하면, 독립적으로 분리된 상기 스캔전압과 기록전압을 행측의 서스테인 전극 군에 인가할 수 있고, 또한 스캔전압을 독립적으로 분리함으로 인하여 스캔 위치에 맞는 스캔전압을 선택하여 인가할 수 있게 된다.
그 결과, 패널의 위치에 따른 서로 다른 크기의 스캔전압의 인가로 어드레싱 방전의 크기를 일정하게 하여줌으로써, 패널의 전면에 고르게 벽전하가 형성되어 화질의 향상과 패널의 구동이 용이하게 된다.
그리고, 본 발명의 실시 예로는 다수개가 존재할 수 있으며, 이하에서는 가장 바람직한 실시 예에 대하여 상세히 설명하고자 한다.
이 바람직한 실시 예를 통해 본 발명의 목적, 기타의 목적, 특징 및 이점은 예시할 목적으로 제시한 첨부 도면과 관련해서 본 발명에 의한 실시 예를 가지고 이하의 설명으로부터 보다 명백해질 것이다.
이하, 첨부한 도면을 참조하여 본 발명에 따른 플라즈마 디스플레이 패널의 스캔전압 분리구동 방법 및 장치의 바람직한 실시 예를 상세히 설명하기로 한다.
또한, 설명에 사용되는 각 도면에 있어서, 같은 구성성분에 관해서는 동일한 번호를 부여하여 표시하고 그 중복되는 설명을 생략하는 것도 있다.
도 5 내지 도 8은 본 발명에 따른 플라즈마 디스플레이 패널의 스캔전압 분리구동 장치의 제1 실시 예를 나타내는 구성도이다.
본 실시 예에 따른 플라즈마 디스플레이 패널의 스캔전압 분리구동 장치는 도 5에 나타내는 바와 같이, 행측의 제1 서스테인 전극(Y1-Ym) 및 제2 서스테인 전극(Z1-Zm)과 열 측의 어드레스 전극(X1-Xn)이 직각으로 교차하여 각각 단위 셀(10)들을 형성하는 패널(20)과, 패널(20)의 제1 서스테인 전극 군(Y)에서 단위 셀(10)을 이루는 하나의 서스테인 전극(Y1)에 접속되어 기록펄스의 전압(VP)과 크기가 서로 다른 스캔 펄스의 전압(VS1-VS4), 서스테인 펄스의 전압(VH)을 상호 직렬 접속되어 있는 제1, 제2 스위칭소자(Q1, Q2) 및 이에 각각 병렬 접속되어 있는 다이오드(D1, D2)를 선택 스위칭하여 그 공통 접속점을 통해 패널(20)에 인가하며 그 패널(20)로부터의 Z측 서스테인 구동부(101)에 대한 서스테인 방전 전압과 기록방전 전압의 루프를 형성하면서 패널(20)의 해당 단위셀(10)을 구동하는 제1 서스테인 구동부(100)와, 접지(GND)와 서스테인 전압(VH) 단자 사이에 직렬 접속되어 있는 제3, 제4 스위칭소자(Q3, Q4)를 선택 스위칭하여 상기 서스테인 전압(VH)을 제1 서스테인 구동부(100)의 다이오드(D2)를 통해 패널(20)에 제공하고 그 패널(20)로부터의 서스테인방전 전압 및 기록방전 전압의 루프를 상기 접지(GND)로 제공하며 또 상기 서스테인 전압(VH)의 1/2의 레벨을 가지는 중간전압(VM)을 서로 직렬 접속되어 있는 제5, 제6 스위칭소자(Q5, Q6) 및 다이오드(D3, D4)를 선택 스위칭하여 제1 서스테인 구동부(100)의 다이오드(D2)를 통해 패널(20)의 제1 서스테인 전극 군(Y)에 인가하는 서스테인전압 발생부(105)와, 서스테인전압 발생부(105)의 제4 스위칭소자(Q4) 도통 때에 기록전압(VP)을 콘덴서(C1)에 축적하였다가 서스테인전압 발생부(105)의 제3 스위칭소자(Q3) 도통 때에 서스테인 전압(VH)과 함께 제1 서스테인 구동부(100)의 제1 스위칭소자(Q1)를 통해 패널(20)에 인가하는 기록전압 발생부(104)와, 크기(level)가 서로 다른 스캔전압(VS1 내지 VS4)을 스캔 위치에 따라 제7 내지 제10 스위칭소자(Q7 내지 Q10)를 선택적으로 스위칭하여 발생하며 상기 발생된 스캔전압(VS1 내지 VS4)을 제7 내지 제10 스위칭소자(Q7 내지 Q10)에 각각 직렬 접속되어 있는 역바이어스 방지용 다이오드(D6 내지 D9)를 통해 제1 서스테인 구동부(100)에 인가하는 스캔전압 발생부(107)와, 패널(20)의 무효전력을 회수하여 축적하였다가 다음 방전 때에 제1 서스테인 구동부(100)의 다이오드(D2)를 통해 패널(20)로 방전시키는 전압회수부(106)로 구성된다.
또한, Z측의 제2 서스테인 구동부(101)는 Y측의 제1 서스테인 구동부(100)와 동일하게 형성되어 패널(20)의 제2 서스테인 전극 군(Z)에 공통으로 서스테인 전압과 기록전압을 인가한다.
그리고 도 6은 도 5의 스캔전압 발생부의 스위칭 타이밍과 이 스위칭 타이밍에 의해 서스테인 구동부에서 발생되는 전압파형 도로서, (a)는 행측의 제1 서스테인 전극 군(Y)에 인가되는 전압 파형이고, (b)는 행측의 제2 서스테인 전극 군(X)에 인가되는 전압 파형이며, (e) 내지 (f)는 스캔전압 발생부의 스위칭소자를 제어하여 (a)에서의 스캔전압 파형을 생성하기 위한 스위칭 타이밍 도이다.
이와 같이 이루어진 본 발명의 플라즈마 디스플레이 패널의 스캔전압 분리구동 방법을 도 5 및 도 6을 참조하여 AWS 구동방식을 이하를 통해 보다 구체적으로 설명한다.
한 필드에서 이전의 서브필드의 서스테인 기간에 서스테인전압 발생부(105)에 구성되는 제5, 제6 스위칭소자(Q5, Q6)를 일정 시간동안 도통시키면, 서스테인 전압(VH)의 1/2의 레벨, 즉 VH/2의 값을 가지는 도 6의 (a)와 같은 중간전압(VM)이 서스테인전압 발생부(105)의 제5 스위칭소자(Q5), 다이오드(D3) 및 제1 서스테인 구동부(100)의 다이오드(D2)를 통해 패널(20)로 인가된다.
또한, 패널(20)로부터의 Z측의 제2 서스테인 구동부(101)에 대한 중간전압(VM)이 제1 서스테인 구동부(100)의 제2 스위칭소자(Q2)와 서스테인전압 발생부(105)의 다이오드(D4) 및 제6 스위칭소자(Q6)를 통해 흐르면서 도 6의 (b)에 나타내는 바와 같이 서스테인 전압(VH)의 1/2의 레벨을 가지는 중간전압(VM)을 생성하며, 이 중간전압(VM)은 제5, 제6 스위칭소자(Q5, Q6)가 차단(off)될 때까지 지속된다.
이때, 제5, 제6 스위칭소자(Q5, Q6)가 차단되기 이전에 전압회수부(106)가 패널(20)의 부유용량 커패시터에 축적된 중간전압(VM)의 전하를 제1 서스테인 구동부(100)의 제2 스위칭소자(Q2)를 통해 입력받아 자체의 콘덴서에 상기 중간전압(VM)의 1/2의 레벨 값, 즉 VM/2의 전압을 축적하여 다음 중간전압(VM)의 유지 사용 때에 방전한다.
이후, 패널(20)의 부유용량 커패시터가 중간전압(VM)의 1/2의 값을 유지하고 있는 상태의 이전에 서스테인전압 발생부(105)의 제5, 제6 스위칭소자(Q5, Q6)를 차단하고 제4 스위칭소자(Q4)를 도통(ON)시키면 제2 서스테인 구동부(101)에 대한 중간전압(VM)과 기록전압(VP)이 패널(20)로부터 출력되어 제1 서스테인 구동부(100)의 제2 스위칭소자(Q2) 및 서스테인전압 발생부(105)의 제4 스위칭소자(Q4)를 통해 접지(GND)로 바이패스되어 도 6의 (a)와 같은 중간전압 이하의 부(負)의 서스테인 펄스(SP)와 접지전위의 기록펄스(WP)를 얻게 된다. 이때 제4 스위칭소자(Q4)의 도통 때에 패널(20)의 제1 서스테인 전극 군(Y)에 기록펄스(WP)를 인가하기 위해 기록전압 발생부(104)의 기록전압(VP)이 다이오드(D5)를 통해 콘덴서(C1)에 축적된다.
즉 다시 말해서, Z측의 제2 서스테인 구동부(101)에서 보았을 때 서스테인 전압(VH)의 1/2의 레벨 값을 가지는 중간전압(VM)에 Z측의 제2 서스테인 구동부(101)의 콘덴서(C1)에 축적된 기록전압(VP)이 더해져서 제1 서스테인 구동부(100)의 제2 스위칭소자(Q2)와 서스테인전압 발생부(105)의 제4 스위칭소자(Q4)를 통해 접지로 급격하게 바이패스되므로서 결과적으로, Y측의 제1서스테인 구동부(100)에서 도 6의 (a)와 같은 중간전압(VM)의 이하, 즉 부(負)의 서스테인 전압(VH)에 기록펄스(WP)의 전압(VP)이 더해져 패널(20)의 제1 서스테인 전극 군(Y)에 인가된다.
그리고, Z측의 제2 서스테인 구동부(101)에서는 상기 중간전압(VM) 이하의 서스테인 펄스 및 기록펄스(WP)와 동기화가 되고 위상이 서로 반대인 도 6의 (b)와 같은 중간전압(VM) 이상의 정의 서스테인 펄스 전압(VH)에 기록펄스(WP)의 전압(VP)이 더해져 제2 서스테인 전극 군(Z)에 인가된다.
이때에는 서스테인전압 발생부(105)의 제5, 제6 스위칭소자(Q5, Q6)가 차단된 순간에 제3 스위칭소자(Q3) 및 제1 서스테인 구동부(100)의 제1 스위칭소자(Q1)가 소정의 주기 동안 도통되므로 서스테인 전압(VH)이 콘덴서(C1)에 축적된 기록전압(VP)과 더해져 제1 스위칭소자(Q1)를 통해 패널(20)의 제2 서스테인 전극 군(Z)에 인가되는 결과가 된다.
이와 같이, 제1 서스테인 전극(Y1-Ym) 군(Y)과 공통의 제2 서스테인 전극(Z1-Zm) 군(Z)에 도 6의 (a) 및 (b)와 같이 위상이 반대이고 동기화가 된 기록펄스(WP)가 인가되면 두 기록펄스(WP)의 전압차(2WP)는 방전 개시전압 이상이 되어 모든 셀에 해당하는 화소가 기록기간 동안 기록방전을 하여 발광되며, 이때 제1 서스테인 전극 군(Y)에는 플러스(+) 극성의 벽전하가 형성되고, 제2 서스테인 전극 군(Z)에는 마이너스(-) 극성의 벽전하가 형성된다.
이러한 기록방전은 방전 셀의 이전 필드 상태에 따라 영향을 받기 때문에 불안정하게 방전된다.
따라서, 모든 셀의 안정된 방전을 위하여 도 6의 (a) 및 (b)와 같이 위상이 서로 반대이고 동기화가 된 서스테인 펄스(SP)를 인가해야 한다. 서스테인 펄스(SP)를 발생하기 위해서는 먼저, 서스테인전압 발생부(105)의 제4 스위칭소자(Q4)가 차단되기 직전에 전압회수부(106)의 콘덴서에 축적된 상기 VM/2의 전압을 방전시킨다. 그 방전 전압은 제1 서스테인 구동부(100)의 다이오드(D2)를 통해 패널(20)의 부유용량 커패시터로 흐르게 되며, 그 결과 도 6의 (a)에 나타내는 바와 같이, 접지(GND)레벨 이상의 서스테인 전압(VH)을 유지하게 된다.
이와 같이 접지레벨 이상의 서스테인 전압(VH)을 유지하고 있는 상태에서 서스테인전압 발생부(105)의 제4 스위칭소자(Q4)를 차단하고 제5 스위칭소자(Q5)를 도통시키면 접지레벨 이상을 가지는 서스테인 전압(VH)이 상승하여 중간전압(VM)을 유지하게 되며 그 중간전압(VM)은 제5 스위칭소자(Q5), 다이오드(D3), 제1 서스테인 구동부(100)의 다이오드(D2)를 통해 패널(20)의 제1 서스테인 전극 군(Y)에 인가된다.
그리고 제5 스위칭소자(Q5)가 차단되기 이전에 전압회수부(106)는 이전의 서스테인 펄스 발생 때 또다른 콘덴서에 축적한 VH+ VM/2의 전압을 방전시킨다. 그 방전 전압은 제1 서스테인 구동부(100)의 제2 스위칭소자(Q2)를 통해 패널(20)의제1 서스테인 전극 군(Y)에 인가되므로 결과적으로 도 6의 (a)에 나타내는 바와 같이, 제5 스위칭소자(Q5)가 도통된 기간에 VH+ VM/2의 전압이 제1 서스테인 전극 군(Y)에 유지되어 인가된다.
이와 같이 패널(20)의 제1 서스테인 전극 군(Y)에 VH+ VM/2의 전압이 유지된 상태에서 제5 스위칭소자(Q5)를 차단시키고 제3 스위칭소자(Q3)를 도통시키면 서스테인 전압(VH)이 제1 서스테인 구동부(100)의 제2 스위칭소자(Q2)를 통해 패널(20)로 흐르게 되며, 그 결과 제1 서스테인 전극 군(Y)에는 도 6의 (a)와 같이 중간전압(VM)을 기준으로 하이(High)전위의 서스테인 펄스, 즉 정(正)의 서스테인 펄스(SP)의 전압이 인가된다.
Z측의 제2 서스테인 구동부(101)에서도 도 6의 (b)에 나타내는 바와 같이, 상기 제1 서스테인 전극 군(Y)에 인가되는 정의 서스테인 펄스(SP)와 위상이 반대이고 동기화가 된 부의 서스테인 펄스(SP) 전압이 상기와 같은 동작에 의해 형성되어 제2 서스테인 전극 군(Z)에 인가된다.
위상이 서로 반대이고 동기화가 된 정, 부의 서스테인 펄스(SP)가 각각 제1, 제2 서스테인 전극 군(Y, Z)에 인가되면 패널(20)에서 벽전하를 형성하는 전계와 인가전계가 중첩되기 때문에 방전 개시전압보다 낮은 두 전극 사이의 서스테인 전압차(2SP)에 의하여 서스테인 방전이 일어난다. 이것에 수반하여 기록방전이 안정되고 또 벽전하가 일정한 레벨로 형성되며, 벽전하 형성 위치가 변화되어 제1 서스테인 전극 군(Y)에는 마이너스(-) 극성의 벽전하가 형성되고 제2 서스테인 전극 군(Z)에는 플러스 극성의 벽전하가 형성된다.
그리고 상기 기록기간이 끝나는 시점, 즉 다시 말해서 제3 스위칭소자(Q3)가 차단되기 이전에 전압회수부(106)는 상기 서스테인 전압(VH)을 회수하여 자체의 콘덴서에 VH+ VM/2의 값으로 축적한다.
이후 전압회수부(106)에 전압을 축적하고 있는 상태에서 제3 스위칭소자(Q3)를 차단시켜 기록기간을 완료하고 어드레스 기간을 행한다.
어드레스 기간은 화면 임의의 셀을 어드레스 전극 군(X)과 제1, 제2 서스테인 전극 군(Y, Z)과의 매트릭스 선택에 의해 각 셀의 발광방전 소멸 또는 유지방전을 제어하는 기간으로, 상기 기록도 이 어드레스 기간에 행해진다.
이 어드레스 기간이 되면 제5, 제6 스위칭소자(Q5, Q6)가 도통되고, 이것에 의해 서스테인 전압(VH)이 도 6의 (a)에서와 같이 다시 중간전압(VM)을 유지하면서 제1 서스테인 구동부(100)의 다이오드(D2)를 통해 제1 서스테인 전극 군(Y)에 인가된다.
이때, 꺼져야 할 해당 셀의 어드레스 전극 군(X)에 X측의 제1, 제2 어드레스 구동부(102, 103)로부터 도면에 도시하지 않은 화상 데이터 내용에 응해서 정의 어드레스 펄스가 인가되고 제1 서스테인 전극 군(Y)에는 상기 어드레스 펄스와 동기화가 된 도 6의 (a)와 같은 서로 다른 크기를 가지는 스캔 펄스(ScP)의 전압(VS1-VS4)이 상기 어드레스 위치에 따라 스캔전압 발생부(107)로부터 발생되어 Y측의제1 서스테인 구동부(100)를 통해 제1 서스테인 전극 군(Y)에 인가된다.
스캔 위치에 따라 서로 다른 크기를 가지는 스캔 펄스(ScP)가 제1 서스테인 전극 군(Y)에 인가되면 하전(荷電) 입자에 의한 전계와 두 펄스에 의한 전계의 합이 방전을 지속적으로 유지시켜 주기에는 불충분하므로 해당 셀 내에서 일정한 크기의 작은 방전, 즉 일정한 크기의 소거 방전이 발생되어 벽전압이 접지 레벨로 유지되므로 발광방전이 고르게 소멸(OFF) 된다.
즉 다시 말해, 스캔 위치에 따라 제1 서스테인 전극 군(Y)에 인가되는 서로 다른 크기의 스캔 펄스(ScP)와, 어드레스 전극 군(X)에 인가되는 어드레스 펄스에 의해서, 화면의 임의의 셀을 매트릭스(matrices) 선택할 수 있다. 서로 다른 크기의 스캔 펄스(ScP)와 어드레스 펄스의 합계 전압치는, 셀의 Y-X 전극 사이의 방전개시 전압 이하로 설정되어 있기 때문에, 스캔 펄스(ScP)와 어드레스 펄스가 함께 인가된 셀은 Y-X 전극 사이에서 일정한 크기의 소거방전, 즉 일정한 크기의 어드레싱 방전이 발생되어 벽전압이 접지레벨로 유지되므로 전 셀에 대하여 선택된 셀의 발광방전이 고르게 소멸된다.
또한, 어드레스 기간중 공통의 제2 서스테인 전극 군(Z)은 중간전압(VM)을 유지하고 있다. 이 전압치는 스캔 펄스(ScP)의 전압치와 합계하더라도 Z-Y 전극 사이에서 방전하지 않는다.
상기와 같이 어드레스 기간 때, 스캔 위치에 따라 서로 다른 크기의 스캔 펄스(ScP)의 전압(VS1 내지 VS4)을 생성하여 어드레싱 방전의 크기를 일정하게 하기 위해서는, 서스테인전압 발생부(105)의 제5, 제6 스위칭소자(Q5, Q6)를 도통시킨 후 스캔전압 발생부(107)의 제7 내지 제10 스위칭소자(Q7 내지 Q10)를 순차적으로 도통시켜 상기 서로 다른 크기의 스캔 펄스(Scp) 전압(VS1 내지 VS4)을 생성해야 한다. 이는 기록 때에 형성된 벽전하가 시간이 지남에 따라 감소함으로써, 이 벽전하를 일정하게 유지시키기 위해서 서로 다른 크기의 스캔전압을 인가하여 어드레싱 방전의 크기를 동일하게 해 줄 필요가 있기 때문이다.
예컨대, 첫 번째 스캔 위치에서 기록 때에 형성된 벽전하 량이 가장 많고 두 번째 스캔 및 세 번째 스캔 위치에서 그 다음으로 벽전하 량이 많다.
따라서, 첫 번째 스캔 위치에서는 도 6의 (c)와 같은, 소정의 주기(T1)를 가지는 하이전위를 스캔전압 발생부(107)에 구성되는 제7 스위칭소자(Q7)의 게이트(G7)에 인가하여 도통시킨다.
제7 스위칭소자(Q7)가 도통되면 패널(20)측에서의 전압이 제1 서스테인 구동부(100)의 제2 스위칭소자(Q2), 다이오드(D4) 및 제6 스위칭소자(Q6)를 통해 방전하여 도 6의 (a)에서와 같이 중간전압(VM)을 유지하고 이후 제2 스위칭소자(Q1)가 차단되면 중간전압(VM)이 제5 스위칭소자(Q5) 및 스캔전압 발생부(107)의 다이오드(D6), 제7 스위칭소자(Q7)의 스캔전압(VS1) 단자로 흐르게 된다. 바꾸어 말하면 크기가 가장 낮은 스캔전압(VS1)이 다이오드(D2)를 통해 패널(20)의 제1 서스테인 전극 군(Y)에 인가되는 결과가 되어 그 스캔 위치에 맞는 일정한 크기의 어드레싱 방전이 수행된다.
그리고, 두 번째, 세 번째, 네 번째 스캔 위치에서는 도 6의 (d) 및 (f)와 같은 소정 주기(T2 내지 T4)를 가지는 하이전위를 제8 내지 제10 스위칭소자(Q8 내지 Q10)의 게이트(G8-G10)에 순차적으로 인가하여 도통시킴으로써, 도 6의 (a)와 같은 서로 다른 크기의 스캔전압(VS2-VS4)이 제1 서스테인 구동부(100)의 다이오드(D2)를 통해 패널(20)의 제1 서스테인 전극 군(Y)에 인가되어 스캔 위치에 따른 일정한 크기의 어드레싱 방전이 수행된다.
여기서, 스캔전압은 VS1＜VS2＜VS3＜VS4로 규정된다.
이와 같은 방법으로, 도 6의 (a)에 나타내는 바와 같이, 서로 다른 크기의 스캔 펄스(ScP)를 생성하여 제1 서스테인 전극 군(Y)에 인가함으로써, 앞에서 설명한 바와 같이, 원하는 셀의 방전이 고르게 소멸된다.
그리고, 도 7은 도 5의 스캔전압 발생부(107)에서 두 개의 스위칭소자(Q7, Q8)를 사용하여 스캔전압을 생성하는 다른 실시 예를 나타내는 도이다.
여기서는 도 6과는 달리, 첫 번째 스캔 위치와 두 번째 스캔 위치 때에 도 7의 (c, d)와 같은 각각의 T11, T12의 주기를 가지고 스위칭소자(Q7)를 도통시켜 스캔전압(VS1)을 패널(20)에 인가하고 세 번째와 네 번째의 스캔 위치 때에 도 7의 (e, f)와 같은 T13, T14의 주기를 가지고 스위칭소자(Q8)를 도통시켜 스캔전압(VS2)을 패널(20)에 인가하는 것이다. 이와 같이 방법으로, 스캔 위치에 따라 크기가 서로 다른 스캔전압(VS1, VS2)을 패널에 인가함으로써, 어드레싱 방전의 크기가 일정하게 된다.
도 8 및 도 9는 본 발명에 따른 플라즈마 디스플레이 패널의 스캔전압 분리구동 장치의 제2 실시 예를 나타낸다.
제2 실시 예에 있어서, 특히 어드레스 기간에 곡선형태의 단일의 스캔전압(Vs)을 스캔 위치에 따라 스캔전압 발생부(207)에서 크기별로 n등분하여 어드레싱 방전의 크기를 일정하게 유지시키기 위한 것으로서, 이 제2 실시 예에서의 스캔전압 발생부(207)는 도 8에 나타내는 바와 같다.
도 8은 상기 제1 실시 예의 서스테인전압 발생부(105), 기록전압 발생부(104), 제1 서스테인 구동부(100) 및 전압회수부(106)를 포함한 스캔전압 발생부(207)를 나타낸 것으로, 여기서, 특히 스캔전압 발생부(207)는 서로가 직렬 접속되며 어드레스 기간 때, 서스테인전압 발생부(105)에서 발생되어 패널(20)로 인가되는 중간전압(VM)을 접지전위(GND) 보다 높은 스캔전압(Vs)의 단자로 바이패스 시키는 저항(R20), 다이오드(D20) 및 스위칭소자(Q21)와, 이 스위칭소자(Q21)의 차단 때 다이오드(D20)를 통한 중간전압(VM)을 스캔전압(Vs)의 단자에 접속된 콘덴서(C2)에 축적하는 스위칭소자(Q20)와, 어드레스 기간 후 콘덴서(C2)에 축적된 전압을 접지로 바이패스시키는 저항(R21)으로 구성되며, 상기 어드레스 기간 때 스위칭소자(Q20)의 스위칭에 따른 저항(R20)과 콘덴서(C2)에 의해서 단일 곡선 형태의 스캔전압(Vs)을 형성하고 스위칭소자(Q20, Q21)의 스위칭에 따라 상기 곡선 형태의 스캔전압(Vs)을 크기별로 n등분하여 패널(20)의 제1 서스테인 전극 군(Y)에 인가하도록 구성된다.
여기서, 서스테인전압 발생부(105), 전압회수부(106), 기록전압 발생부(104) 및 제1 서스테인 구동부(100)의 동작은 도 5와 동일하므로 이의 동작은 생략하고 어드레스 기간 때의 스캔전압 발생부(207)에 대해서만 도 9를 참조하여 이하를 통해 설명한다.
먼저, 기록기간이 끝나고 어드레스 기간이 되면 전술한 바와 같이, 서스테인전압 발생부(105)의 제5, 제6 스위칭소자(Q5, Q6)가 도통되고, 이것에 의해 서스테인 전압(VH)이 도 9의 (a)에서와 같이 중간전압(VM)을 유지하면서 제1 서스테인 구동부(100)의 스위칭소자(Q2)를 통해 패널(20)의 제1 서스테인 전극 군(Y)에 인가된다.
이때, 전체의 셀에 대해 해당하는 셀을 어드레싱 하기 위해서 스캔전압 발생부(207)의 스위칭소자(Q20)의 게이트(G20)에 도 9의 (c)와 같이 소정 주기(T21) 동안 하이전위를 인가하여 도통시킨다. 스위칭소자(Q20)가 도통되면, 패널(20)에 인가되는 중간전압(VM)이 저항(R20), 다이오드(D20), 스위칭소자(Q20)를 통해 콘덴서(C2)에 서서히 축적된다. 바꾸어 말하면 저항(R20)과 콘덴서(C2)에 의해서 도 9의 (a)에서와 같이, 스캔전압(Vs)이 접지전위(GND)쪽으로 하강되는 곡선형태를 이루게 된다. 그리고 T21의 주기가 경과되면 스위칭소자(Q20)가 차단되며 그 스위칭소자(Q20)가 차단된 이후의 시점, 즉 도 9 (a)의 A시점에서 스캔전압(VS)이 다시 중간전압(VM)의 크기까지 상승·유지하면서 패널(20)의 제1 서스테인 전극 군(Y)에 인가된다.
이후, 도 9 (a)의 B시점, 즉 스캔펄스(Scp1)의 하강되기 바로 이전에 스위칭소자(Q21)의 게이트(G21)에 도9의 (d)와 같은 소정의 주기(T22)를 가지는 하이펄스를 인가하여 도통시키면 패널(20)에 인가되는 중간전압(VM)이 저항(R20), 다이오드(D20), 스위칭소자(Q21)를 통해 스캔전압(Vs)의 단자로 급격히 바이패스되어 도 9의 (a)와 같은 하나의 스캔펄스(Scp1)의 전압(Vs)을 얻을 수 있다. 즉, 패널(20)의 제1 서스테인 전극 군(Y)에 도 9의 (a)와 같이크기가 가장 작은 하나의 스캔펄스(Scp1)의 전압(Vs)이 가해져 해당 셀을 어드레싱하게 된다.
여기서, 스캔전압(Vs)과 중간전압(VM) 및 접지전위(GND)와의 관계는 VM＞Vs＞GND로 규정된다.
계속해서, 스위칭소자(Q21)가 차단되기 직전에 다시 스위칭소자(Q20)의 게이트에 도 9의 (e)와 같은 소정 주기(T23)를 가지는 하이펄스를 인가하여 도통시키면 상기 급속하게 방전하는 스캔전압(Vs)이 스위칭소자(Q20)를 통해 콘덴서(C2)에 축적되면서 접지전위(GND) 쪽으로 더욱더 하강을 하게 된다.
이와 같이 스캔전압(Vs)이 하강하고 있는 상태에서 스위칭소자(Q20)를 차단시키면 그 차단된 시점, 즉 도 9 (a)의 C시점에서부터 다시 스캔전압(Vs)이 중간전압(VM)의 크기까지 급격하게 상승·유지하면서 패널(20)의 제1 서스테인 전극 군(Y)에 인가된다
이후, 도 9 (a)의 D시점 이전에 스위칭소자(Q21)의 게이트에 도9의 (f)와 같은 소정의 주기(T24)를 가지는 하이펄스를 인가하여 도통시키면 패널(20)에 인가되는 스캔전압(Vs)이 저항(R20), 다이오드(D20), 스위칭소자(Q21)를 통해 스캔전압(Vs)의 단자로 급격히 바이패스되어 스캔펄스(Scp1) 보다 크기가 큰 또다른 스캔펄스(Scp2)의 전압(Vs)을 얻을 수 있다. 즉, 패널(20)의 제1 서스테인 전극 군(Y)에 도 9의 (a)와 같이크기가 두 번째로 작은 스캔펄스(Scp2)의 전압(Vs)이 가해져 해당 셀을 어드레싱하게 된다.
이와 같은 방법으로 스캔 위치에 따라 곡선형태의 단일 스캔전압(Vs)을 n등분으로 분할하여 도 9의 (a)와 같은 스캔펄스(Scp3, Scp4)를 패널(20)의 제1 서스테인 전극 군(Y)에 인가함으로써, 선택된 해당 셀의 방전크기가 일정하게 어드레싱 된다. 여기서, 부의 스캔펄스의 크기는 Scp1＜Scp2＜Scp3＜Scp로 규정되며 상기 스캔 위치에 맞게 분할되어 인가된다.
한편, 어드레스 기간이 수행된 후에는 콘덴서(C2)에 축적된 스캔전압(Vc)이 저항(R21)을 통해 접지로 바이패스된다.
그리고, 전 화면의 주사가 끝난 후 서스테인 기간이 된다. 이 서스테인 기간은 어드레스 기간 후에 벽전하가 있는 셀만 유지방전을 한다.
즉 기록 및 어드레스 기간을 거친 후 서스테인 기간(sustain period) 동안 어드레스 전극 군(X)에 어드레스 펄스가 인가되지 않고, 제1 서스테인 전극 군(Y)에 스캔 펄스(ScP)가 인가되지 않으므로 서스테인 기간에 벽전하가 있는 셀만 계속하여 발광방전이 유지(ON)되어, 1필드 내에 서스테인 방전으로 발광하는 시간이 긴 셀 만큼 밝게 발광한다.
이와 같이, 각 셀에 관해서 발광시간을 제어하는 것에 의해 계조표시를 할수 있다.
그리고, 서스테인 기간이 경과된 후 도면에 도시하지 않은 소거 기간(erase period) 동안 어드레스 전극 군(X)에 어드레스 펄스를 인가하고 제1 서스테인 전극 군(Y)에 어드레스 펄스와 동기화가 된 전체 소거펄스를 인가하여 전 셀의 벽전하를 소거하게 된다.
그리고, ADS 방식에서도 이와 같은 방법으로 리세트 기간, 어드레스 기간 및 서스테인 기간을 수행하며, 특히 어드레스 기간 때, 스캔 위치에 따라 제1, 제2 실시 예에서와 같이 크기가 서로 다른 스캔펄스를 가지고 어드레싱 방전의 크기를 일정하게 하여 전 화면에 대해 고른 화질을 얻게 된다.
한편, 비교 예로서, 종래의 기술, 즉 다시 말해서 기록/스캔전압 발생부에서 기록전압과 스캔전압을 같이 사용하여 패널에 인가하고 또한 어드레스 기간 때 스캔 위치에 관계없이 동일한 크기를 가지는 한가지의 스캔전압만을 인가하여 어드레싱하는 것과는 달리, 본 발명은 기록전압과 스캔전압을 각각 분리하여 인가하고 또한 어드레스 기간 때, 스캔 위치에 따라 서로 크기가 다른 스캔전압을 패널에 인가하여 어드레싱하게 됨을 알 수 있다.
이 결과에서, 본 발명에 의하면, 기록전압과 스캔전압을 분리하여 줌으로써, 패널의 특성에 따라 전압 조정이 가능하며, 또한 어드레스 기간 때 크기가 서로 다른 스캔전압을 인가하여 줌으로써, 전 화면에 대해 고른 화질을 얻을 수가 있다.
이 적용례에 의하면, 비용 면에서는 저가의 PDP를, 신뢰성 면에서는 보다 효율적인 구동과 전체의 화면에 대하여 해상도가 고르게 향상된 PDP를 제공하는 것이 가능하다.
그리고, 상기에서 본 발명의 특정한 실시 예가 설명 및 도시되었지만 본 발명이 당업자에 의해 다양하게 변형되어 실시될 가능성이 있는 것은 자명한 일이다.
이와 같은 변형된 실시 예들은 본 발명의 기술적 사상이나 전망으로부터 개별적으로 이해되어져서는 안되며, 이와 같은 변형된 실시 예들은 본 발명의 첨부된 특허청구범위 안에 속한다 해야 할 것이다.
상술한 설명으로부터 분명한 것은, 본 발명에 따른 PDP의 스캔전압 분리구동 방법 및 장치에 따르면, 기록전압과 스캔전압을 분리하여 인가함으로써, 패널의 특성에 따라 원하는 레벨의 기록전압과 스캔전압의 조정이 가능하며, 이 전압 분리에 의해서 특성이 좋지 않은 패널도 용이하게 구동할 수 있는 효과가 있다.
또한, 어드레스 기간 때 크기가 서로 다른 다수개의 스캔전압을 사용하여 어드레싱(Addressing) 방전크기를 일정하게 하여 줌으로써, 패널의 전 화면에 대해 벽전하가 고르게 형성되어 화질이 향상되는 효과가 있다.

Claims (16)

  1. 유전체로 덮어진 복수의 제1, 제2 전극과, 상기 제1, 제2 전극과 직교하여 셀을 형성하는 어드레스 전극을 구비한 패널에 기록전압, 서스테인 전압, 스캔전압 및 어드레스 전압을 상기 패널에 인가하여 화상을 표시하는 방법에 있어서:
    상기 화상표시를 위한 필드에서 적어도 하나의 서브필드는,
    (1) 상기 제1, 제2 전극에 서로 다른 소정의 크기와 폭을 갖는 정, 부의 기록전압을 인가하여 상기 전 셀에 대해 벽전하를 형성하는 기록기간;
    (2) 상기 기록기간 후 상기 스캔전압의 크기를 n개로 분할하며 상기 분할한 n개의 스캔전압을 상기 스캔 위치에 따라 선택적으로 인가하여 전 셀에 대해 상기 선택한 셀의 벽전하를 일정한 크기의 방전으로 어드레싱하는 어드레스기간;
    (3) 상기 어드레스 기간 후 상기 제1, 제2 전극에 상기 서스테인 전압을 인가하여 상기 전 셀 중에서 상기 어드레싱되지 않은 나머지의 셀에 대해 벽전하를 유지 방전시키는 서스테인기간; 및
    (4) 상기 서스테인 기간 후 상기 제1, 제2 전극 중 어느 하나의 전극에 상기 어드레스 전압과 위상이 반대이고 동기화가 된 소거전압을 인가하여 전 셀의 벽전하를 소거하는 소거기간을 포함한 것을 특징으로 하는 플라즈마 디스플레이 패널의 스캔전압 분리구동 방법.
  2. 제 1 항에 있어서,
    상기 어드레스 기간 때, 상기 스캔 위치에 대한 시간 경과 때마다 상기 크기별로 분할된 스캔전압을 크기의 순서별로 인가하는 것을 특징으로 하는 플라즈마 디스플레이 패널의 스캔전압 분리구동 방법.
  3. 제 1 항에 있어서,
    상기 어드레스 기간 때, 상기 스캔 위치에 대한 시간 경과 때마다 상기 크기별로 분할된 상기 스캔전압 중에서 적어도 크기가 서로 같은 스캔전압의 쌍과 그 스캔전압의 쌍보다 레벨이 큰 또다른 스캔전압의 쌍을 순서적으로 인가하는 것을 특징으로 하는 플라즈마 디스플레이 패널의 스캔전압 분리구동 방법.
  4. 제 1 항에 있어서,
    상기 스캔전압은 부의 전압 또는 정의 전압 중 어느 하나인 것을 특징으로 하는 플라즈마 디스플레이 패널의 스캔전압 분리구동 방법.
  5. 제1 항에 있어서,
    상기 n개로 분할된 스캔전압은 적어도 4개 이상이며, 상기 4개 이상의 스캔전압을 상기 스캔 위치에 따라 순서별로 인가하는 것을 특징으로 하는 플라즈마 디스플레이 패널의 스캔전압 분리구동 방법.
  6. 유전체로 덮어진 복수의 제1, 제2 전극과, 상기 제1, 제2 전극과 직교하여 셀을 형성하는 어드레스 전극을 구비한 패널에 기록전압, 서스테인 전압, 스캔전압 및 어드레스 전압을 상기 패널에 인가하여 필드에 대해 화상을 표시하는 방법에 있어서:
    상기 화상표시를 위한 필드에서 적어도 하나의 서브필드는,
    (1) 상기 제1, 제2 전극에 서로 다른 소정의 크기와 폭을 갖는 정, 부의 기록전압을 인가하여 상기 전 셀에 대해 벽전하를 형성하는 기록기간;
    (2) 상기 벽전하 형성 후 시간의 스캔 위치에 대응하는 스캔전압의 크기를 단계적으로 증가시켜 상기 제1, 제2 전극 중 어느 하나의 전극에 인가하여 전 셀에 대해 상기 선택된 셀의 벽전하를 일정한 크기의 방전으로 어드레싱하는 어드레스기간;
    (3) 상기 어드레스 기간 후 상기 제1, 제2 전극에 상기 위상이 반대이고 동기화가 된 서스테인 전압을 인가하여 상기 전 셀 중에서 상기 어드레싱되지 않은 셀에 대해 벽전하를 유지 방전시키는 서스테인기간; 및
    (4) 상기 서스테인 기간 후 상기 제1, 제2 전극 중 어느 하나의 전극에 상기 어드레스 펄스와 위상이 반대이고 동기화가 된 소거전압을 인가하여 전 셀의 벽전하를 소거하는 소거기간을 포함한 것을 특징으로 하는 플라즈마 디스플레이 패널의 스캔전압 분리구동 방법.
  7. 제 6 항에 있어서,
    상기 스캔전압의 시간 축을 X라 하고, 상기 스캔전압의 크기를 Y라 할 때, 상기 스캔전압은 X축으로 갈수록 Y가 증가하는 단일 전압이며, 상기 단일의 스캔전압은 스캔 위치마다 n등분으로 분할되어 펄스의 형태로 인가되는 것을 특징으로 하는 플라즈마 디스플레이 패널의 스캔전압 분리구동 방법.
  8. 제 7 항에 있어서,
    상기 스캔전압은 시간축상으로 갈수록 소정의 크기로 증가하는 곡선형의 전압인 것을 특징으로 하는 플라즈마 디스플레이 패널의 스캔전압 분리구동 방법.
  9. 유전체로 덮어진 제1, 제2 전극 군에 서스테인전압 발생부로부터의 서스테인 전압을, 기록/스캔전압 발생부로부터의 동일 크기의 기록전압과 스캔전압을 인가하며 상기 제1, 제2 전극과 직교하여 셀을 형성하는 어드레스 전극 군에 어드레스 전압을 인가하여 패널을 구동하는 장치에 있어서:
    (1) 상기 제1, 제2 전극군 사이의 전체 셀에 대해 벽전하를 형성하기 위한 전압치와 펄스 폭을 갖는 기록전압을 독립적으로 발생하는 기록전압 발생수단; 및
    (2) 적어도 서로 다른 크기를 가지며 상기 어드레스 전극군의 어드레싱 위치에 따라 상기 제1, 제2 전극군 중 어느 하나의 전극 군에 상기 서로 다른 크기를 가지는 스캔전압을 독립적으로 선택 발생하여 상기 전 셀에 대해 상기 선택한 셀의 벽전하를 일정한 크기의 방전으로 어드레싱하는 스캔전압 발생수단을 포함한 것을 특징으로 하는 플라즈마 디스플레이 패널의 스캔전압 분리구동 장치.
  10. 제 9 항에 있어서,
    상기 스캔전압 발생수단은, 상기 크기가 서로 다른 4개의 스캔전압을 가지며, 상기 4개의 스캔전압을 상기 어드레싱 때마다 크기의 순서별로 순차 발생하는 스위칭소자와 이 스위칭소자에 각각 직렬 접속되는 역바이어스 방지용 다이오드로 구성되는 것을 특징으로 하는 플라즈마 디스플레이 패널의 스캔전압 분리구동 장치.
  11. 제 9 항에 있어서,
    상기 스캔전압 발생수단은, 상기 크기가 서로 다른 2개의 스캔전압을 가지며, 상기 2개의 스캔전압 중 첫 번째, 두 번째 어드레싱 위치 때 상기 어느 하나의스캔전압을, 세 번째 및 네 번째 어드레싱 위치 때 상기 다른 하나의 스캔전압을 연속적으로 발생하는 스위칭소자와 이 스위칭소자에 직렬 접속되는 역바이어스 방지용 다이오드로 구성된 것을 특징으로 하는 플라즈마 디스플레이 패널의 스캔전압 분리구동 장치.
  12. 유전체로 덮어진 제1, 제2 전극 군에 서스테인전압 발생부로부터의 서스테인 전압을, 기록/스캔전압 발생부로부터의 동일 크기의 기록전압과 스캔전압을 인가하며 상기 제1, 제2 전극과 직교하여 셀을 형성하는 어드레스 전극 군에 어드레스 전압을 인가하여 패널을 구동하는 장치에 있어서:
    (1) 상기 제1, 제2 전극군 사이의 전체 셀에 대해 벽전하를 형성하기 위한 전압치와 펄스 폭을 갖는 기록전압을 독립적으로 발생하는 기록전압 발생수단; 및
    (2) 상기 어드레스 전극군의 어드레싱 위치에 따라 스캔전압의 크기를 단계적으로 증가시켜 상기 제1, 제2 전극군 중 어느 하나의 전극 군에 인가하여 상기 전 셀에 대해 상기 선택된 셀의 벽전하를 일정한 크기의 방전으로 어드레싱하는 스캔전압 발생수단을 포함한 것을 특징으로 하는 플라즈마 디스플레이 패널의 스캔전압 분리구동 장치.
  13. 제 12 항에 있어서,
    상기 스캔전압 발생수단은
    (1) 소정의 타이밍 때 선택적으로 스위칭되어 상기 스캔전압의 크기를 단계적으로 증가시키는 적어도 두 개 이상의 스위칭소자;
    (2) 상기 스위칭소자에 직렬 접속되어 스캔전압의 역바이어스를 방지하는 다이오드 및 저항;
    (3) 상기 두 개 이상의 스위칭소자 중 어느 하나의 스위칭소자를 통한 전압을 축적하는 콘덴서로 구성됨을 특징으로 하는 플라즈마 디스플레이 패널의 스캔전압 분리구동 장치.
  14. 제 13 항에 있어서,
    상기 두 개의 스위칭소자 중에서 어느 하나의 스위칭소자는 스캔펄스의 전압을 형성하고 다른 하나의 스위칭소자는 상기 스캔전압을 상기 저항과 콘덴서에 기인하여 곡선형태의 전압으로 형성하는 것을 특징으로 하는 플라즈마 디스플레이 패널의 스캔전압 분리구동 장치.
  15. 제 14 항에 있어서,
    상기 스캔전압은 시간 축을 기준으로 그 크기가 점진적으로 감소하는 곡선형의 단일 전압인 것을 특징으로 하는 플라즈마 디스플레이 패널의 스캔전압 분리구동 장치.
  16. 제 15 항에 있어서,
    상기 곡선형의 단일 전압을 상기 어드레싱 위치에 따라 n등분으로 분할하여 펄스형태로 상기 제1, 제2 전극군 중 어느 하나의 전극 군에 인가하는 것을 특징으로 하는 플라즈마 디스플레이 패널의 스캔전압 분리구동 장치.
KR1019990041679A 1999-09-29 1999-09-29 플라즈마 디스플레이 패널의 스캔전압 분리구동 방법 및 장치 KR100302919B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019990041679A KR100302919B1 (ko) 1999-09-29 1999-09-29 플라즈마 디스플레이 패널의 스캔전압 분리구동 방법 및 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990041679A KR100302919B1 (ko) 1999-09-29 1999-09-29 플라즈마 디스플레이 패널의 스캔전압 분리구동 방법 및 장치

Publications (2)

Publication Number Publication Date
KR20010029069A KR20010029069A (ko) 2001-04-06
KR100302919B1 true KR100302919B1 (ko) 2001-11-02

Family

ID=19613158

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990041679A KR100302919B1 (ko) 1999-09-29 1999-09-29 플라즈마 디스플레이 패널의 스캔전압 분리구동 방법 및 장치

Country Status (1)

Country Link
KR (1) KR100302919B1 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100457620B1 (ko) * 2002-03-28 2004-11-17 삼성에스디아이 주식회사 캐페시터를 이용하여 주사 동작을 수행하는 3-전극플라즈마 디스플레이 패널의 구동 장치
KR100480169B1 (ko) * 2002-07-12 2005-04-06 엘지전자 주식회사 플라즈마 디스플레이 패널의 구동방법
JP2006234984A (ja) * 2005-02-22 2006-09-07 Fujitsu Hitachi Plasma Display Ltd 駆動回路及びプラズマディスプレイ装置
KR100801472B1 (ko) 2006-06-08 2008-02-12 엘지전자 주식회사 플라즈마 디스플레이 장치

Also Published As

Publication number Publication date
KR20010029069A (ko) 2001-04-06

Similar Documents

Publication Publication Date Title
US6292160B1 (en) Plasma display panel and driving method thereof
US6982685B2 (en) Method for driving a gas electric discharge device
US6160529A (en) Method of driving plasma display panel, and display apparatus using the same
KR100295455B1 (ko) 플라즈마 디스플레이 패널의 전압분리 구동방법 및 장치
US6940475B2 (en) Method for driving plasma display panel and plasma display device
JP4162434B2 (ja) プラズマディスプレイパネルの駆動方法
JP2001255848A (ja) Ａｃ型ｐｄｐの駆動方法および駆動装置
KR100598182B1 (ko) 플라즈마 디스플레이 패널 및 이 패널의 구동 방법과 장치
US20090058766A1 (en) Method and apparatus for resetting a plasma display panel
JP2000267625A (ja) ガス放電パネル表示装置及びガス放電パネルの駆動方法
US7009602B2 (en) Method of driving plasma display panel
KR100636943B1 (ko) 플라즈마 디스플레이 패널의 구동 방법
US5995069A (en) Driving system for a plasma display panel
US6104361A (en) System and method for driving a plasma display panel
US6337674B1 (en) Driving method for an alternating-current plasma display panel device
KR100607894B1 (ko) 플라즈마 표시 장치 및 상기 플라즈마 표시 장치에이용되는 구동 방법
KR100302919B1 (ko) 플라즈마 디스플레이 패널의 스캔전압 분리구동 방법 및 장치
WO1999039325A1 (en) Display panel having microgrooves and method of operation
WO2003102907A1 (en) Electrode driving apparatus for plasma display panel
CN100353398C (zh) 使用选择性转换寻址方法驱动等离子显示板的方法
KR100349923B1 (ko) 플라즈마 표시패널의 구동방법
JP2004509363A (ja) 維持電極を有するディスプレイパネル
CN1124583C (zh) 等离子体显示板的存储驱动方法
US20080007489A1 (en) Apparatus for driving plasma display panel
KR100645780B1 (ko) 플라즈마 디스플레이 패널의 구동방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090619

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee