KR100301222B1

KR100301222B1 - 고성능3차원그래픽가속기용명령전처리기

Info

Publication number: KR100301222B1
Application number: KR1019940011198A
Authority: KR
Inventors: 마이클에프.디어링
Original assignee: 리패치; 선 마이크로시스템즈 인코퍼레이티드
Priority date: 1993-06-04
Filing date: 1994-05-23
Publication date: 2001-10-22
Also published as: DE69430856D1; JPH0798766A; EP0627699A2; EP0627699B1; EP0627699A3; JP3491774B2; DE69430856T2; KR950001539A; US5408605A

Abstract

컴퓨터 시스템에서 고성능 3차원 그래픽 가속기 명령 전처리가 개시되는데, 명령 전처리기는 기하 입력 데이터를 상이한 포맷으로부터 번역한다. 명령 전처리기는 호스트 프로세서에 의해 번역 파라미터로 프로그램된 리포맷 제어 레지스터 세트를 포함한다.

번역 파리미터는 리포맷 제어 레지스터에서 번역동작을 특정한다.

Description

고성능 3차원 그래픽 가속기용 명령 전처리기

제1도는 호스트 전처리기, 메모리 서브시스템, 그래픽 가속기 및 표시장치를 포함한 컴퓨터 시스템의 블럭도.

제2도는 명령 전처리기, 부동소수점 처리기세트, 드로 처리기(draw processor)세트, 프레임 버퍼, 포스트 처리기, 랜덤 액세스 메모리/ 디지탈-아날로그 변환기(RAMDAC)로 구성된 그래픽 가속기의 블럭도.

제3도는 직접 포트 파이프라인과 함께 3차원 기하 파이프라인의 리포맷 회로를 나타내는 명령 전처리기의 블럭도.

제4(a)도는 부동소수점 처리기를 위해 리포맷된 정점패킷의 준비를 제어하는 입력 정점 패킷 로직에 포함된 정점 모드 제어 레지스터를 예시하는 도면.

제4(b)도는 호스트 버스를 거쳐 DMA 또는 프로그램된 I/O 전송을 통해 입력 정점 패킷으로 적재된 버킷 버퍼의 배열을 예시하는 도면.

제5(a)도는 명령 전처리기의 포맷 변환회로가 정점 데이터를 버킷 버퍼에서 정점 버퍼로 처리하는동안 실행된 VCS op코드의 수를 결정하는 VCS op코드 카운트 필드로 프로그램된 VCS op코드 카운트 레지스터를 예시하는 도면.

제5(b)도는 명령 전처리기의 포맷 변환 회로에 의해 데이터의 조정을 제어하는 op코드 VCS OP[0] 내지 VCS OP[12]로 프로그램된 VCS op코드 레지스터 세트를 예시하는 도면.

제5(c)도는 일 실시예에 대해 각각의 패킷 op코드를 위한 데이터 변환 기능을 정의하는 테이블.

제6(a)도는 정점 테이터 세트의 일례를 유지하고 튜플을 식별하는 정점 버퍼의 정점 버퍼부의 포맷을 예시하는 도면.

제6(b)도 내지 제6(d)도는 리포맷된 정점 패킷의 튜플을 출력 포맷 레지스터의 제어하에서 교체하도록 교대 튜플 데이터를 유지하는 교대 정점 튜플 버퍼를 예시하는 도면.

제7(a)도는 모두 리포맷된 정점 패킷의 시작에 부가된 부동소수점 처리기 마이크로 코드 디스패치 필드를 유지하는 부동소수점 처리기 디스패치 레지스터를 예시하는 도면.

제7(b)도는 정점 버퍼부에서 부동소수점 처리기의 하나로 CF_BUS를 거쳐 전송된 디스패치 op코드 필드 및 리포맷된 정점 패킷의 일례를 예시한 도면.

제8도는 일 실시예에 대해 디스패치 op코드 값과 대응하는 부동소수점 처리기 기능을 예시하는 도면.

제9(a)도는 패스 쓰루 헤더 필드가 패스 쓰루 패킷을 위해 부동소수점 처리기중 하나로 송신된 리포맷 정점 패킷의 시작에 부가되는 패스 쓰루 헤더 레지스터의 포맷을 예시하는 도면.

제9(b)도는 부요소 픽 ID 또는 패스 쓰루 패킷 카운트 값중 하나로 프로그램된 부요소 픽 ID 레지스터의 포맷을 예시한 도면.

제9(c)도는 부요소 픽 ID 값을 포함하는 리포맷된 정점 패킷의 일례를 도시한 도면.

제9(d)도는 부동소숫점 처리기로 전송을 위해 명령 전처리기에 의해 패스 쓰루 패킷의 처리를 제어하는 패스 쓰루 모드 제어 레지스터의 포맷을 예시하는 도면.

제10(a)도는 부동소숫점 처리기로의 전송을 위해 리포맷된 정점 패킷의 포맷을 결정하는 출력 포맷 레지스터를 예시하는 도면.

제10(b)도는 VCS op코드 레지스터가 헤더 op코드를 포함하지 않을 경우 보조 정점 헤더 레지스터의 내용이 헤더에 제공되는 보조 정점 헤더 레지스터를 예시하는 도면.

제10(c)도는 제1 VCS op코드 레지스터 이외의 VCS op코드가 인카운터될 때 상수값을 정점 버퍼에 삽입하는 명령 전처리기에서 상수값으로 프로그램된 XGL 레지스터를 예시하는 도면.

[발명의 배경]

[1. 발명의 분야]

본 발명은 컴퓨터 그래픽 시스템 분야에 관한 것이다.

보다 구체적으로 말하자면, 본 발명은 컴퓨터 시스템의 고성능 3차원 그래픽 가속기용 명령 전처리기에 관한 것이다.

[2. 배경기술]

3차원 그래픽 가속기는 컴퓨터 시스템을 위하여 특정된 그래픽 렌더링 서브시스템이다.

컴퓨터 시스템의 호스트 프로세서에서 실행되는 응용 프로그램은 표시장치에 표시용 3 차원 그래픽 요소를 정의하는 3차원 기하 입력 데이터를 발생한다. 응용 프로그램은 보통 기하 입력 데이터를 호스트 프로세서에서 그래픽 가속기로 전송한다.

그후, 그래픽 가속기는 대응 그래픽 요소를 표시장치에 렌더링한다.

대표적 응용 프래그램은 3차원 그래픽 요소를 정의하는 사전정의된 포맷에 따라 3차원 기하 입력 데이타를 발생한다.

사전 정의된 포맷의 예로는 PHIGS 표준이 있다.

그러나, 사전 정의된 포맷과 상이한 증식과 종래 포맷의 수정이 최근 발생되었다. 고성능 그래픽 가속기는 비록 상이한 포맷이 드로잉 기능과 유사하게 정의된다 할지라도 통상 다수의 상이하게 사전 정의된 포맷을 지원하는데 필요하다.

일부 종래의 그래픽 시스템은 다수의 상이하게 사전 정의된 포맷에 따라 기하데이터를 처리하도록 그래픽 가속기를 마이크로코딩함으로써 상이하게 사전 정의된 포맷을 지원한다. 상기한 시스템에 있어서, 그래픽 가속기는 해당 그래픽 요소를 렌더링하기 전에 상이한 포맷을 분해 및 번역하기 위한 마이크로코드 작업을 포함한다. 불행히도, 상기 마이크로코드 작업은 그래픽 가속기 마이크로코드의 크기 및 복잡성을 크게 증가시켜 그래픽 가속기의 코스트를 증가시키고 렌더링 성능을 감소시킨다.

다른 종래의 그래픽 시스템은 그래픽 가속기에 대하여 상이한 포맷을 간단한 포맷으로 번역하는 호스트 프로세서를 사용함으로써 상이하게 사전 정의된 포맷을 지원한다. 불행하게도, 호스트 프로세서에 의한 포맷 번역은 처리속도가 그래픽 가속기에 대해 심각하게 감소될 수 있는 시스템 병목을 있게 하므로, 전체 그래픽 시스템 성능을 감소시킨다.

다음에 기술되는 바와 같이, 본 발명은 상이한 기하 입력 데이터 포맷을 공통포맷으로 번역하는 그래픽 가속기에서의 명령 전처리기가 되므로, 고성능이고 상대적으로 낮은 코스트의 그래픽 가속기를 이네이블한다.

[발명의 개요]

컴퓨터 시스템에서 고성능 3차원 그래픽 가속기용 명령 전처리기가 개시된다. 명령 전처리기는 기하 입력 데이터를 상이한 포맷에서 표준 리포맷 정점 패킷으로 번역한다.

명령 전처리기는 3차원 기하 파이프라인과 직접 포트 데이터 파이프라인 모두를 구현한다.

명령 전처리기의 3차원 기하 파이프라인은 프로그램된 입력/ 출력 또는 직접 메모리 액세스중 하나를 사용하는 호스트 버스를 통해 입력 정점 패킷을 액세스한다. 명령 전처리기는 입력 정점 패킷을 리포맷된 정점 패킷으로 리포맷하며, 리포맷된 정점 패킷을 부동소수점 버스를 통하여 선택적 데이터 대체와 데이터 압축을 갖는 출력 기하 패킷으로써 전송한다.

명령 전처리기는 리포맷 제어 레지스터 세트를 포함한다. 호스트 프로세서는 번역파라미터 세트를 리포맷 제어 레지스터에 프로그램한다. 리포맷 제어레지스터에서의 번역 파라미터는 번역 동작과 리포맷된 정점 패킷용 데이터 포맷을 특정한다.

명령 전처리기는 직접 메모리 액세스 프로토콜에 따라 호스트 버스를 거쳐 입력 정점 패킷을 액세스한다. 입력 정점 패킷은 그래픽 기본요소를 정의하는 기하 입력 데이터를 포함한다.

명령 전처리기는 입력 정점 패킷을 버킷 버퍼에 기억한다.

명령 전처리기는 기하 입력 데이터를 버킷 버퍼로부터 렌더링하고 리포맷 제어레지스터로 특정된 번역 파라미터에 따라 기하 입력 데이터를 번역함으로써 리포맷된 기하 패킷을 발생한다.

명령 전처리기는 리포맷 기하 패킷을 정점 레지스터 세트에 기억한다.

명령 전처리기는 리포맷된 기하 데이터를 정점 레지스터로부터 판독하고 리포맷 제어 레지스터에 특정된 파라미터에 따라 튜플 대체 및 데이터 압축을 수행함으로써 출력 기하 패킷을 발생시킨다.

번역 파라미터는 리포맷된 정점 패킷이 삼각형, 벡터, 혹은 도트를 포함하는가를 특정하는데, 삼각형에 대한 기본요소는 리포맷된 정점 패킷에 3개의 정점을 구비하며, 벡터에 대한 기본요소는 리포맷된 정점 패킷에 2개의 정점을 포함하고, 도트에 대한 기본요소는 리포맷된 정점 패킷에 1개의 정점을 포함한다.

번역 파라미터는 리포맷된 정점 패킷에 대한 버킷 버퍼로부터 소스 튜플 세트를 특정한다. 번역 파라미터는 리포맷된 정점 패킷의 헤더에 대한 소스를 특정한다. 번역 파라미터는 버킷 버퍼의 입력 정점 패킷에 포함된 정점의 재배열을 특정한다. 번역 파라미터는 기하 입력 데이터상의 데이터 변환 동작을 특정한다.

컴퓨터 시스템에서 고성능 3 차원 그래픽 가속기용 명령 전처리기가 설명된다. 특정한 응용을 설명하기 위한 다음의 설명은 본 발명의 전체적 이해를 제공하기 위해 부호, 장치, 기기구성 및 회로를 설명하는 것이다. 그러나, 이 분야의 숙련된 기술자에게는 이들을 특별하게 상술하지 않고도 본 발명이 실시될 수 있음이 명백하다.

그 밖의 실례에 있어서 주지된 시스템은 본 발명은 불필요하게 불명료하게 하지 않도록 도해 또는 블럭도 형태로 도시된다.

이제 제1도를 참조하면, 컴퓨터 시스템의 블럭도에는 호스트 처리기(20), 메모리 서브시스템(22), 그래픽 가속기(24) 및 표시장치(26)가 포함되어 있다. 호스트 처리기(20), 메모리 서브시스템(22) 및 그래픽 가속기(24)는 통신을 하기 위해 호스트버스(28)에 각각 연결되어 있다.

표시장치(26)는 광범위하게 다양한 래스터 표시 모니터를 나타낸다. 호스트 처리기(20)는 각종의 컴퓨터 처리기, 다중처리기 및 CPU를 나타내고, 메모리 서브시스템(22)은 랜덤 액세스 메모리 및 대용량 기억장치를 포함한 각종의 메모리 서브시스템을 나타낸다. 호스트 버스(28)는 다양한 통신, 또는 호스트 처리기, CPU 및 메모리 서브시스템 뿐만 아니라 특정된 서브시스템들 간의 통신을 하기 위한 호스트 컴퓨터 버스를 나타낸다.

호스트 처리기(20)는 프로그램된 입/ 출력(I/O) 프로토콜에 따라서 호스트 버스(28)를 통하여 정보를 그래픽 가속기로/로부터 전송한다. 또한, 그래픽 가속기(24)는 직접 메모리 액세스(DMA) 프로토콜에 따라 메모리 서브시스템(22)을 액세스한다.

호스트 처리기(20)에서 실행되는 그래픽 응용 프로그램은 표시장치(26)상의 화면에 대한 이미지를 정의하는 3차원 기하 정보를 포함한 기하 데이터 어레이를 발생한다.

호스트 처리기(20)는 기하 데이터 어레이를 메모리 서브시스템(22)에 전송한다. 그후, 그래픽 가속기(24)는 호스트 버스(28)를 통해서 DMA 액세스 주기를 사용하는 기하데이터 어레이를 판독한다. 택일적으로, 호스트 처리기(20)는 프로그램된 1/0를 갖는 기하 데이터 어레이를 호스트 버스(28)를 통해서 그래픽 가속기(24)에 전송한다.

기하데이터 어레이에 있는 3차원 기하정보는 정정좌표(정점들)을 포함하는 입력 정점 패킷의 스트림과 일반적으로 공간모델로 참조되는 3차원 공간에 있는 삼각형, 벡터 및 점의 다른 정보를 포함한다. 각각의 입력 정점 패킷은 정점 정규화(normal), 정점 칼라, 단면칼라, 텍스춰 맵 좌표, 픽 ID(pick-id), 헤더 및 다른 정보를 포함한 3차원 정점 정보의 어떤 조합을 포함할 수 있다.

헤더가 없는 입력 정점 패킷은 인접한 삼각형의 지그재그(zig zag) 패턴 형태로 삼각형 스트림을 정의할 수 있다. 헤더가 없는 입력 정점 패킷은 또한 삼각형의 스타 스트림(star strip) 패턴 형태로 삼각형 스트립을 정의할 수 있다. 더욱이, 헤더가 없는 입력 정점 패킷은 고립된 삼각형의 스트립을 정의할 수 있다. 헤더를 가진 입력 정점 패킷은 삼각형 각각에 대한 삼각형 스트립 포맷을 변화시킬 수 있고 “지그재그” 포맷, “스타” 포맷 그리고 고립된 삼각형 사이에서 변화시킬수 있다.

제2도는 그래픽 가속기(24)의 블럭도이다. 그래픽 가속기(24)는 명령 전처리기(30), 부동소수점 처리기 세트(40-43), 드로 처리기 세트(50-54), 프레임 버퍼(100), 포스트 처리기(70) 및 랜덤 액세스 메모리/ 디지탈-아날로그 변환기(RAMDAC)(72)로 구성된다. RAHDAC(72)는 룩업 테이블 기능을 실현하는 상용 RAMDAC와 유사하다. 한 실시예의 경우, 명령 전처리기(30), 부동소수점 처리기(40-43), 드로 처리기(50-54) 및 포스트 처리기(70)는 개별적 집적회로 칩이다.

명령 전처리기(30)는 호스트 버스(28)를 거쳐 통신하도록 연결되어 있다. 명령 전처리기(30)는 호스트 버스(28)를 거쳐 메모리 서브시스템(22)으로부터 기하데이터어레이의 DMA 판독을 수행한다. 호스트 처리기(20)는 가상 메모리 포인터를 명령 전처리기(30)에 전송한다. 가상 메모리 포인터는 기하 데이터 어레이를 메모리 서브시스템(22)에 지정한다. 명령 전처리기(30)는 호스트 처리기(20)로부터 개입됨이 없이 메모리 서브시스템(22)에 대하여 판독되는 DMA를 수행하기 위하여 가상 메모리 포인터를 물리 메모리 어드레스로 변경시킨다.

명령 전처리기(30)는 2개의 데이터 파이프라인; 3D 기하 파이프라인, 그리고 직접 포트 파이프라인을 실현한다.

직접 포트 파이프라인에서, 명령 전처리기(30)는 호스트 버스(28)를 거쳐 직접 포트 데이터를 수신하고, 드로 버스(CD-BUS)(80)를 거쳐 드로 처리기(50-54) 로 직접 포트 데이터를 전송한다. 직접 포트 데이터는, 예컨대 문자를 기록하고 스크린을 스크롤하며 블럭을 이동시키는 XII 기능을 드로 처리기(50-54)와 협력하여 수행하도록 명령 전처리기에 의해 택일적으로 처리된다. 직접 포트 데이터는 또 드로 처리기(50-54) 에 기록되는 레지스터와 프레임 버퍼에 기록되는 각각의 픽셀을 포함할 수 있다.

3D 기하 파이프라인에서, 명령 전처리기(30)는 입력 정점 패킷의 스트림을 기하데이터 어레이로부터 액세스하고 입력 정점 패킷내에 포함된 정보를 재배열하며, 입력패킷의 정보를 택일적으로 삭제한다. 명령 전처리기(30)는 입력 정점으로부터의 정보를, 표준 요소 배열을 갖는 리포맷된 정점 패킷으로 재배열한다. 이어서 명령 전처리기(30)는 명령 대 부동소수점 버스(CF-BUS)(82)를 통과하는 출력 기하 패킷을 부동소수점 처리기(40-43) 중 하나에 전송한다. 출력 기하 패킷은 택일적 수정과 데이터 치환을 갖는 리포맷된 정점 패킷을 포함한다.

명령 전처리기(30)는 각각의 입력 정점 패킷의 정보를 포맷의 상이한 32비트 IEEE 부동소수점 번호 포맷으로 변환한다. 명령 전처리기(30)는 8비트 고정소수점 자리수, 16 비트 고정소수점 자리수, 및 32비트 또는 64비트 IEEE 부동소수점 자리수를 변환한다.

명령 전처리기(30)는 헤더 필드를 리포맷 또는 삽입하며, 상수를 삽입하고, 순서적 픽 id를 발생 및 삽입한다. 명령 전처리기(30)는 헤더의 연쇄 비트를 검사하고, 점, 선 및 삼각형을 포함하여 완전히 고립된 기하 기본요소를 갖고 있는 리포맷 정점 패킷으로 입력 정점 패킷으로부터의 정보를 재조립한다.

명령 전처리기(30)는 출력 기하 패킷을, 명령 내지 부동소수점 버스(CF-BUS)(82)를 거쳐 부동소수점 처리기(40-43) 중 하나에 전송한다. 명령 전처리기(30)는 부동소수점 처리기(40-43) 로부터 CF-BUS(82)의 제어부를 거쳐 제어 및 상태신호를 수신한다. 제어 및 상태신호는 출력 기하 패킷을 수신하기 위해 부동소수점 처리기(40-43) 내의 입력 버퍼의 이용가능성을 표시한다.

부동소수점 처리기(40-43)는 실질적으로는 각각 유사하다. 각각의 부동소수점 처리기(40-43)는 병렬 입력 및 출력 패킷 통신 하드웨어에 따라 32비트 마이크로코드 구동식 부동소수점 코어를 구현한다. 각각의 부동소수점 처리기(40-43) 는 곱셈, ALU, 역수, 역수의 평방근, 그리고 정수 연산을 포함한 부동소수점 기능을 실현한다. 각각의 부동소수점 처리기(40-43)는 각종 구색을 갖춘 특정된 그래픽 명령 및 형상의 폭넓은 분류를 실행한다. 각각의 부동소수점 처리기(40-43)는 그래픽 가속기(24)에 의해 구현되는 가장 일반적인 3차원 그래픽 처리의 마이크로코드 내부 루프를 수행하는데 필요한 다수의 고속 내부 레지스터를 구현하는데 적합하다.

한 실시예에 있어서, 각각의 부동소수점 처리기(40-43)는 단일 집적회로 칩에 구현된다. 부동소수점 처리기(40-43) 각각에 요구되는 지원칩은 단지 제어 기억장치(CS)의 외부 마이크로코드를 제공하는 4개의 외부 SRAM 칩 세트이다.

각각의 부동소수점 처리기(40-43)는 드로 처리기(50-54) 에 의한 스캔 변환용 삼각형을 셋업하는 기능을 구현한다. 셋업기능의 제1 단계는 삼각형의 3 정점을 오름차순 y에 기억하는 단계를 포함한다.

각각의 부동소숫점 처리기(40-43)는 드로 패킷을 CD-BUS(80)를 통하여 모든 드로처리기(50-54)에 전파한다. 드로 패킷은 삼격형, 점 및 선을 포함한 최종 기하 기본요소를 구비한다.

드로 처리기(50-54)는 프레임 버퍼(100) 용 VRAM 제어 칩으로써 기능한다. 드로 처리기(50-54)는 부동소수점 처리기(40-43) 중 하나에서 수신된 드로 패킷에 따라서 혹은 명령 전처리기(30)에서 수신된 직접 포트 패킷에 따라서 이미지를 프레임 버퍼(100)에 동시에 렌더링한다.

각각의 드로 처리기(50-54)는 에지워킹(edgewalking) 기능 및 스캔 보간법의 스캔변환기능을 수행한다. 드로 처리기(50-54) 중에서 에지워킹 및 스캔보간기능의 복제는 분할 에지워킹과 스캔보간 처리기 사이에서 대규모 통신 경로에 대한 필요성을 회피시켜, 드로 처리기(50-54) 각각의 핀 카운트를 촤소화하고 인쇄 회로 기판의 공간조건을 감소시킨다.

프레임 버퍼(100)는 5 VRAM 인터리브 뱅크 세트로 배열된다. 드로 처리기(50)는 픽셀 데이터를 인터리브 뱅크_0(61)에 기록하고, 드로 처리기(51)는 픽셀 데이터를 인터리브 뱅크_1(62)에 기록하고, 드로 처리기(52)는 픽셀 데이터를 인터리브뱅크_2(63)에 기록하고, 드로 처리기(53)는 픽셀 데이터를 인터리브 뱅크_3(64)에 기록하고, 드로 처리기(54)는 픽셀 데이터를 인터리브 뱅크_4(65)에 기록한다.

각각의 드로 처리기(50-54) 는 대응 인터리브 뱅크(61-65) 내에서 가시적인 픽셀만을 렌더링한다. 동시에 드로 처리기(50-54) 는 프레임 버퍼(100) 에서 정확히 조합된 래스터이미지를 생성하도록 드로 패킷에 의해 정의된 삼각형 기본요소를 렌더링한다. 각각의 드로 처리기(50-54) 는 최종 래스터 이미지의 각 주사선을 따라 제 5 픽셀마다 래스터한다. 각각의 드로 처리기(50-54) 는 0, 1, 2, 3 또는 4 픽셀 스페이스에 의해 바이어스된 주사선을 우측으로 개시한다.

각각의 드로 처리기(50-54)는 깊이 큐잉을 선택적으로 수행한다. 렌더된 삼각형, 벡터 또는 점의 각 픽셀은 부동소수점 처리기에서 깊이 큐잉을 수행하는 종래 그래픽 시스템의 성능 패널티가 없는 드로 처리기(50-54) 내에서 깊이 큐잉을 할 수 있다. 각각의 드로 처리기(50-54) 는 장방형 윈도우 클리핑, 블렌딩 및 다른 픽셀처리기능을 선택적으로 수행한다.

포스트 처리기(70)는 인터리브 픽셀 데이터를 프레임 버퍼(100) 로부터 비디오 버스(84)를 거쳐 수신한다. 포스트 처리기(70)는 색상 룩업 테이블 및 커서 기능을 수행한다. RAMDAC(72)는 포스트 처리기(70)로부터 수신된 픽셀 데이터를 표시장치(26)용 비디오 신호(73)로 변환한다.

제3도는 명령 전처리기(30)의 블럭도이다. 명령 전처리기(30)는 3D 기하 파이프라인과 직접 포트 파이프라인을 통해 통신하는 호스트 버스(28)와 결합된 것을 도시한다. 한 실시예에 있어서, 명령 전처리기(30)는 단일 집적회로 칩에 구현된다.

직접 포트 파이프라인은 입력 인터폐이스(541) 와 XII 연산회로(551)를 포함한다. 입력 인터페이스(541) 는 호스트 버스(28)를 거쳐 직접 포트 데이터를 수신하고, 이것을 CD-BUS(80)를 통해 드로 처리기(50-54)에 전송한다.

직접 포트 데이터는 드로 처리기(50-54)에 기록되는 레지스터와 프레임 버퍼(100)에 기록되는 개별적 픽셀을 포함한다.

직접 포트 데이터는 드로 처리기(50-54) 와 협력하여 문자기록, 스크린 스크를 및 블럭이동시키는 것같은 XII 기능을 수행하도록 XII 연산회로(551)에 선택적으로 전송된다.

3D 기하 파이프라인은 입력 인터페이스(541), 버킷 버퍼(542), 포맷 변환기(543), 한 세트의 정점 레지스터(549) 및 교대 튜플 레지스터(540)를 구비한 정점버퍼를 포함한다. 3D 기하 파이프라인에서 포맷 변환은 VCS 연산회로(545) 및 변환기 시퀀서(544) 에 의해 제어된다.

출력 기하 패킷은 기본요소 어셈블리 회로(547) 및 시퀀서(548) 에 의해 조립된다. 32-16 회로(550)는 데이터 압축을 선택적으로 수행한다. 내부 레지스터 세트(552)는 호스트 버스(28)를 거쳐 3D 기하 파이프라인 및 직접 포트파이프라인의 연산을 제어하도록 프로그램된다. DMA 제어기(546) 는 호스트 버스(28)를 거쳐 버킷 버퍼(542)에 전송되는 DMA를 수행한다.

입력 인터페이스(541)는 호스트 버스(28)와 명령 전처리기 사이에서 상이한 클로킹 환경을 인터페이싱하는 버스트 버퍼를 포함한다.

버스트 버퍼는 버킷 버퍼(542)에 입력 정점 패킷을 전송하기 위한 일시적 홀딩 레지스터의 세트로써 기능한다.

포맷 변환기 회로(543)는 입력 정점 패킷을 버킷 버퍼(542) 로부터 액세스하고, 리포맷된 정점 패킷을 정점 레지스터(549) 에 어셈블한다. 포맷 변환기 회로(543) 는 프로그램된 포맷 변환 동작에 따른 VCS 연산회로(545) 에 의해 제어된다. 포맷 변환은 변환기 시퀀서(544)에 의해 시퀀스된다.

기본요소 어셈블리 회로(547)는 시퀀서(548)의 제어하에서 리포맷 정점 패킷을 정점 레지스터(549)로부터 액세스하고, 출력 기하 패킷을 CF-B7S(82)를 거쳐 전송한다. 기본요소 어셈블리 회로(547) 는 교대 튜플을 교대 튜플 레지스터(540) 로부터 선택적으로 치환한다. 기본요소 어셈블리 회로(547)는 또 32-16 회로(550)를 사용하는 출력 기하 패킷의 데이터상에서 데이타 압축을 선택적으로 수행한다.

포맷 변환기(543)는 삼각형 스트립을 정의하는 입력 정점 패킷을 처리한다. 각각의 입력 정점 패킷에서의 헤더 비트는 교체 형태를 특정한다. 교체 형태는 삼각형 스트릴에서 다음 삼각형을 형성하기 위해 연속적 입력 정점 패킷과 이전의 입력 정점 패킷과의 조합을 정의한다. 포맷 변환기(543)는 삼각형 스트립에서 최후의 3 정점을 유지하는 레지스터 스택을 구현한다. 포맷 변환기(543)는 최후의 3 정점을 삼각형 스트립에서 구형, 중간형, 신형으로써 레이블한다.

지그재그(zig-zag) 패턴을 가진 삼각형 스트립은 교체형 replace_oldest를 특정하는 헤더를 갖는 신형 입력 정점에 대응한다. 교체형 replace_oldest는 포맷 변환기(543)로 하여금 구형 정점을 중간 정점으로 교체시키고, 중간 정점을 신형 정점으로 교체시켜, 신형정점을 입력 정점 패킷의 정점에 설정하게 한다. 전술한 패턴을 PHIGS_PLUS의 간단한 삼각형 스트립에 대응한다.

스타(star) 패턴을 가진 삼각형 스트릴은 교체형 replace_middlest를 특정하는 헤더를 갖는 신형 입력 정점에 대응한다. 교체형 replace_middlest는 포맷 변환기(543) 로 하여금 구형 정점을 변환시키지 않게 남겨두고, 중간 정점을 신형 정점으로 교체시켜, 신형 정점을 신형 입력 정점 패킷의 정점에 설정하게 한다.

일반화된 삼각형 스트립을 시작하기 위해, 신형 입력 정점 패킷은 교체형 restart를 특정하는 헤더를 가진다.

교체형 restart는 포맷 변환기(543) 로 하여금 구형 및 신형 정점을 무효로서 표시하게 하고, 신형 정점을 신형 입력 정점 패킷의 정점에 설정하게 한다.

기본요소 어셈블리 회로(547)는 교체의 연산이 정점 레지스터(549) 에서 3개의 유효정점을 발생할 때마다 CF-BUS(82)를 거쳐 정점 레지스터(549) 및 교대 튜플 레지스터(540) 로부터의 삼각형을 위한 출력 기하 패킷을 전송한다.

restart 교체형은 입력 정점 패킷의 헤더에서 다수선에 대한 이동 연산에 대응한다.

restart 교체형은 단일 데이터 구조, 메모리 서브시스템(22)내의 기하 데이터 어레이로 하여금 다중의 비접속된 가변 길이 삼각형 스트립을 특정하게 된다. 상기한 능력은 호스트 버스(28)를 거쳐 DMA 시퀀스를 시작하는데 요구되는 오버헤드를 감소시킨다.

명령 전처리기(30)에 의해 메모리 서브시스템의 기하 데이터 어레이로부터 수신된 입력 정점 패킷에서 교체형은 삼각형 스트립이 스트립의 중간에서 지그재그 패턴으로부터 스타패턴으로 변경될 수 있게 한다.

상기한 능력은 최소 입력 데이터 밴드폭이 호스트 버스(28)를 거쳐 요구되는 동안 압축 데이터 구조에서 복잡한 기하의 표현을 이네이블한다.

포맷 변환기(543)는 리포맷 정점 패킷에서 출력 삼각형의 면을 정규화하도록 모든 replace_oldest 교체형 이후에 정점 레지스터(549)의 정점 순서를 재배열한다. 기본요소 어셈블리 회로(547)는 출력 삼각형의 정면이 항상 시계방향 정점순서로 정의되는 것과 같이 정점이 정점 레지스터(549)에서 전송되도록 정점순서를 재배열한다.

입력 정점 패킷에서 헤더 비트는 각각의 삼각형 스트립의 초기면 순서를 특정한다. 더욱이, 명령 전처리기(30)는 헤더에 특정된 초기면 순서를 역전하도록 상태 비트를 가진 레지스터를 포함한다.

호스트 처리기(20)상에서 실행하는 응용 프로그램은 그 응용 프로그램에 의해 유지되는 모델 매트릭스를 반영하도록 상태 비트를 유지한다. 또한, 명령 전처리기(30)는 “지그재그”패턴에서 모든 삼각형에 대하여 면 배열순서를 역전시킨다.

기본요소 어셈블리 회로(547)는 각각의 리포맷 정점 패킷을 정점 레지스터(547) 로부터 다음에 이용가능한 부동소수점 처리기(40-43)로 전송한다. 다음에 이용가능한 부동소수점 처리기(40-43) 는 CF-BUS(82)의 제어부를 거쳐 부동소수점 처리기(40-43) 각각의 입력 버퍼 상태를 감지함으로써 결정된다.

명령 전처리기(30)는 부동소수점 처리기(40-43)에 대한 리포맷 정점 패킷 각각의 전송순서의 레코드 또는 스코어 보드(scoreboard)를 유지한다. 명령 전처리기(30)는 CD-BUS(80)의 제어부를 통해 제어신호를 전송함으로써 부동소수점 처리기(40-43)의 출력버퍼를 제어한다. 명령 전처리기(30)는 연속적 렌더링 순서가 요구될 때 부동소수점 처리기(40-43)를 통해 적절한 순서로 리포맷 정점 패킷이 처리되는 것을 보장한다. 연속적 렌더링이 요구되지 않으면, 제1 드로 패킷은 부동소수점 처리기(40-43) 의 출력에서 첫째로 렌더된다.

포맷 변환기(543)는 또한 폴리라인과 폴리-폴리라인을 리포맷한다. 추가적으로, 포맷 변환기(543)는 삼각형 스트립 데이터를 폴리라인 에지로 선택적으로 변화시킨다. 상기 능력은 부동소수점 처리기(40-43)에 대하여 마이크로코드의 복잡성을 감소시키는데 이는 삼각형 에지 강조표시를 요구하는 동작중에 삼각형 처리가 선처리와 혼합되지 않기 때문이다.

삼각형의 에지 강조표시를 삼각형 스트립내에서 처리하기 위해, 명령 전처리기(30)는 삼각형 스트립에 대한 입력 정점 패킷을 리포맷된 정점 패킷으로 어셈블하며, 리포맷된 정점 패킷을 출력 기하 패킷으로써 CF-BUS(82)를 통해 부동소수점 처리기(40-43) 에 통과시킨다. 그후, 명령 전처리기(30)는 호스트 버스(28)를 통하여 원래의 삼각형 스트립을 정점 패킷으로 액세스하고, 강조표시된 에지를 표현하는 분리된 벡터를 포함한 리포맷된 정점패킷으로 입력 정점 패킷을 어셈블한다.

명령 전처리기(30)는 다음에 강조표시기능을 수행하기 위해 부동소수점 처리기(40-43)와 드로 처리기(50-54)를 통하여 분리된 벡터를 처리한다.

한 실시예에 대해서 CF-BUS(82)의 데이터 부분은 16비트 폭이고, CD-BUS(80)의 데이터 부분은 16비트 폭이다. 명령 전처리기(30)는 CF-BUS(82)를 거쳐 부동소수점 처리기(40-43)에 전송되기전에 36-16 회로(550) 를 사용하는 리포맷 정점 패킷의 색상 및 데이터 성분을 선택적으로 압축한다. 36-16 회로(550)는 색상 및 정규 데이터를 32비트 IEEE 부동소수점 포맷으로부터 16 고정 소수점 포맷으로 압축시킨다. 그후, 부동소수점 처리기(40-43)는 압축된 색상 및 정규 데이터 성분을 갖는 리포맷 정점패킷을 수신하고, 다시 색상 및 정규 성분을 32비트 IEEE 부동소수점 값으로 압축해제한다.

리포맷 정점 데이터의 색상 및 정규 데이터 성분의 압축은 그 리포맷 정점 패킷의 색상 성분이 프레임 버퍼(10)에서 8비트 값으로 표현되므로 그래픽 가속기(24)에 대한 최종적 이미지 품질에 실질적으로 영향을 주지 않는다.

마찬가지로, 16비트의 부호없는 정확성을 갖는 리포맷 정점 패킷의 정규 성분은 일마일에서 대략 1인치 플러스 혹은 마이너스의 해상도를 갖는다.

한편, 리포맷 정점 패킷의 색상 및 정규성분의 데이터 압축은 CF-8US(82)를 거쳐 데이터 전송 대역폭을 대략 25퍼센트 감소시킨다.

제4(a)도는 정점 모드 제어 레지스터(200)를 예시한다. 정점 모드 제어 레지스터(200)는 내부 레지스터(552)에 포함된다. 정점 모드 제어 레지스터(200) 의 내용은 리포맷 정점 패킷과 출력 기하 패킷의 준비기능을 제어한다. 정점 모드 제어 레지스터(200)는 리포맷 정점 패킷이 삼각형, 벡터 또는 도트를 위한 기본 요소를 포함하는가의 여부를 특정하는 정점 형태의 필드를 포함한다. 삼각형 기본요소는 포맷 정점 패킷마다 3 정점을 포함하고, 벡터는 각각의 리포맷 정점 패킷에 대한 2 정점을 포함하며, 도트는 각각의 리포맷 정점 패킷에 대한 1 정점을 포함한다.

정점 모드 제어 레지스터(200)는 리포맷 정점 패킷을 위해 소스 튜플 배열을 버킷버퍼(542)로부터 특정하는 정점 포맷 필드를 포함한다.

포맷 변환기(543) 및 기본요소 어셈블리 회로(547)는 소스 튜플을 버킷 버퍼(542)로부터 어셈블하고, 어쩌면 단면 튜플을 삽입하며 어쩌면 교대 튜플을 대치하며, 튜플값을 포맷한다.

아래의 일례는 명령 전처리기(30)가 부동소수점 처리기(40-43)에 전송하는 삼각형에 대한 총칭적 출력 기하 패킷에 관한 배열을 보여준다.

부동소수점 처리기 디스패치;

제1 정점 튜플 0; VPx, VPy, VPz

제1 정점 튜플 1; VNx, VNy, VNz(선택)

제1 정점 튜플 2; VCr, VCg, VCb(선택)

제2 정점 튜플 0; VPX, VPy, VPz

제2 정점 튜플 1; VNx, VNy, VNz(선택)

제2 정점 튜플 2; VCr, VCg, VCb(선택)

제3 정점 튜플 0; VPx, VPy, VPz

제3 정점 튜플 1; VNx, VNy, VNz(선택)

제3 정점 튜플 2; VCr, VCg, VCb(선택)

헤더 소스 정점 튜플 3; FNx, FNy, FNz(선택)

여기서,

VP는 정점 위치

VN은 정점 정규값

VC는 정점 색상

FN는 정점 단면 정규값

상기 일례의 제1, 2 및 제3 정점은 정점 레지스터(549)에서 현재 삼각형의 3 정점이고 정점 레지스터(549)에서 특별한 위치에 대응하지 않는다. 정점 모드 제어레지스터(200)는 출력 기하 패킷의 헤더용 소스를 특정하는 헤더 소스를 포함한다. 색상이 존재하되 정규값이 아니면 색상은 튜플 1에 상주한다.

정점 모드 제어 레지스터(200) 는 정규 삼각형 정점 순서를 역전시키는 백페이스 기능 비트를 포함한다. 스트립의 제 1의 헤더는 시계반대방향(CCW) 비트를 포함하는데 이 CCW 비트는 부동소수점 처리기(40-43)에 전송되는 삼각형 정점의 순서를 특정한다. 백페이스 기능 비트는 삼각형 스트립의 나머지에 영향을 준다. 스트립의 제1 삼각형은 초기 설정에 의거하여 전송된다. 중간 정점(V2)을 교체함으로써 형성된 다음의 삼각형은 동일한 정점 배열 순서를 보유한다. 구형 정점(V1)을 교체함으로써 형성된 삼각형은 삼각형 정점 순서를 역전시킨다. 재개시는 CCW 비트를 다시 로드한다는 점에서 신형 스트립을 개시하는 것과 동일하다.

정점 모드 제어 레지스터(200)에 대한 비트 필드는 아래에 정의된다: D〈19〉= 삼각형 공유 에지 모드

0 정규 삼각형 모드를 사용하여 부동소수점 처리기 디스패치 레지스터 에지/ 중공 플래그를 세트.

제1 삼각형은 모두 3개의 에지/ 중공 비트 세트를 입수하며 차후의 삼각형은 2개의 에지 비트 세트만을 가지며 제3 비트는 항상 제로이다.

1 모두 3 에지/ 중공 비트는 모든 삼각형에 대하여 송신된다.

D〈18〉= 헤더 코드 (비트 7:5와 결합하여 사용됨) 를 갖는 부요소 PID 카운트.

D〈17〉= 헤더 소스

0 헤더를 신형 정점에서 사용; 또 픽 ID를 사용하여 신형 정점에서 튜플 3을 복제, 및 입수.

1 헤더를 구형 정점에서 사용; 또 픽 ID를 사용하여 구형 정점에서 튜플 3을 복제, 및 입수.

D〈16:12〉= 입력 패킷 크기

00010 패킷 크기는 3 워드.

00011 패킷 크기는 4 워드.

11111 패킷 크기는 32 워드.

D〈11〉= 정점 DMA 모드

정점 DMA 모드 비트는 정점 모드가 개시 정점 모드를 액세스함으로써 설정될 때 DMA 모드 또는 즉시 모드 연산을 선택.

0 즉시 모드

1 DMA 모드

D〈10〉= 분리 모드

분리 모드 비트는 정점 페어 각각을 분리 벡터로 처리하는지를 특정 (즉, V1, V2와 V3, V4 간의 벡터를 생성하지만 V2, V3간에는 생성안됨).

분리 모드 비트는 정점형 = 벡터일 때에만 적용.

0 폴리라인 모드: 신형 정점 및 이전 정점은 벡터를 정의

1 분리 모드: 바로 2 정점이 분리 벡터 (다른 정점 이후에 재개시)

C〈9〉= 에지 모드 제어

0 에지 모드 비활등

1 에지 모드 이네이블

D〈8〉= 백페이스 기능

백페이스 기능 비트는 정규적 삼각형 정점 순서를 역전하도록 설정.

백페이스 기능 비트는 헤더에서의 반시계방향(CCW) 의 역전과 리포맷 정점 패킷에서 정점 1 및 정점 2 순서의 역전을 발생.

백페이스 기능 비트는 정점형 = 삼각형일 때에만 적용.

0 내부 CCW 비트를 현재 설정함으로써 특정된 순서로 삼각형 정점을 전송

1 내부 CCW 비트를 현재 설정함으로써 특정된 반대의 순서로 삼각형 정점을 전송 D〈7:5〉= 부요소 픽 ID 제어

xxx0 픽 ID를 부동소수점 처리기(40-43)에 송신안함

xxx1 픽 ID 송신을 부동소수점 처리기(40-43)에 이네이블

xx0x 픽 ID를 정점 헤더로부터 사용

xx1x 픽 ID를 부요소 픽 ID 레지스터로부터 사용

x0xx 부요소 픽 ID 레지스터를 기본요소마다 증분

x1xx 부요소 픽 ID 레지스터를 정점마다 증분

0xxx 정점 헤더 비트 7은 부요소 픽 ID 레지스터를 증분하도록 사용안함

1xxx 부요소 픽 ID 레지스터는 정점헤더 7이 아닌 1이면 증분 (정점 헤더 비트 7은 0이면, 증분안됨)

D〈4〉= 단면 정규 이네이블

단면 정규 이네이블 비트는 최후 정점 이후에 단면값 (전형적으로는 단면 정규값) 이 추가되는지를 특정.

0 단면 데이터를 리포맷 정점 패킷에 전송안함

1 단면을 헤더용 소스인 정점의 단면 데이터에 추가.

리포맷 정점 데이터 패킷의 끝에 항상 추가.

D〈3:2〉= 정점 포맷

00 XYZ +튜플 1 + 튜플 2

01 XYZ +튜플 1

1x XYZ

D〈1:0〉= 정점 형태

00 예약

01 도트

10 벡터

11 삼각형

제4(b)도는 버킷 버퍼(542) 의 배열을 예시한다. 버킷 버퍼(542)는 호스트 버스(28)를 거쳐 DMA 또는 프로그램된 I/O 전송을 통해 입력 정점 패킷에 로드된다.

포맷 변환기(543)는 입력 정점 패킷을 버킷 버퍼(542) 로부터 액세스하고 리포맷 정점 패킷을 정점 레지스터(549) 로 어셈블한다.

정점 제어 시퀀서(VCS)(135)는 VCS op코드 카운트 레지스터 및 4개의 VCS op코드 레지스터를 포함한다.

VCS op코드 레지스터는 13개까지 op코드(VCS OP[0] 내지 VCS OP[12])를 포함한다.

제5(a)도는 내부 레지스터(552)에 포함되는 VCS op코드 카운트 레지스터(210)를 예시한다. 정점 제어 시퀀스(VCS) op코드 카운트 필드는 포맷 변환기(543)가 정점 데이터를 버캇 버퍼(542)에서 레지스터(549)로 처리하는 동안 실행된 VCS op코드의 수를 결정한다.

제5(b)도는 내부 레지스터(522)에 포함되는 VCS op코드 레지스터(220-226) 세트를 예시한다. op코드 VCS OP[0] 내지 VCS OP[12]는 명령 전처리기(30)의 포맷 변환회로에 의해 데이터의 조작을 제어한다.

op코드 VCS OP[0] 내지 VCS OP[12]는 데이터가 버킷 버퍼(542) 로부터 판독되는 순서로 향하며, 정점 레지스터(549) 에 전송되는 동안 데이터에 인가되는 변환을 결정한다.

포맷 변환기(543) 는 op코드를 다음 순서: VCS OP[0]… VCS OP[12]로 처리한다. 예컨대 VCS OP(228) 같은 VCS OP 각각은 패킷 op코드 및 패킷 상대 어드레스로 구성된다. 패킷 op코드는 포맷 변환을 제어한다. 패킷 상대 어드레스는 버킷 버퍼(542) 내 패킷 베이스 어드레스에 대응하는 입력 데이터 워드의 어드레스이다.

제5(c)도는 일실시예에 관한 각각의 패킷 op코드를 위해 데이터 변환 기능을 정의하는 표이다.

예를들면, 패킷 op코드 000는 포맷 변환기(543)가 입력 정점 패킷 데이터의 비트 8-15를 특정된 패킷 상대 주소로부터 액세스시켜, 특정된 비트를 32비트 부동소수점 포맷으로 변환하고, 변환된 데이터를 정점 레지스터(549)에 전송하게 한다.

헤더 op코드 (즉 op코드 011)는 VCS op코드 레지스터(220-226) 내에서 헤더 op코드의 위치에 좌우되는 포맷 변환기(543)에 의해 상이한 동작을 하게 된다. 헤더 op코드가 제 1의 VCS op코드 레지스터(220)에 배치된다면, 버킷 버퍼(542)에서 입력 정점 패킷으로부터의 헤더값은 리포맷 정점 패킷용 정점 헤더로서 정점 레지스터(549)에 전송된다.

만약 VCS op코드 레지스터(220)가 헤더 oP코드를 포함하지 않는다면, 보조 정점 헤더레지스터 (이하에 기술)의 내용은 리포맷 정점 패킷용 정점 헤더로써 사용된다. 보조 정점 헤더 레지스터의 헤더는 일정한 헤더가 요구될 때 사용된다.

또한, 첫번째 이후의 VCS OPS를 위해, XGL 상수 레지스터 (이하에 기술) 의 내용은 리포맷 정점 패킷에 삽입된다. XGL 상수 레지스터는 데이터 스트림에 여분상수의 배치, 예를 들면 3-D 데이터 스트림을 발생시키기 위해 2-D 입력 데이터 스트림에 Z값의 삽입을 요구하는 경우에 사용된다.

정점 레지스터(549)는 정점 버퍼 부분, 3 워드 교대 정점 튜플 1 버퍼, 3 워드 교대 정점 튜플 2 버퍼, 3 워드 교대 정점 튜플 3 버퍼, 부동소수점 처리기 디스패치 레지스터, 패스 쓰루 헤더 레지스터, 부요소 픽 ID 레지스터, 그리고 패스 쓰루 모드 제어 레지스터를 포함한다.

제6(a)도는 정점 버퍼 부분(230)의 포맷을 예시한다. 정점 버퍼는 정점 데이터의 예시적 세트를 유지하고 튜플을 식별함을 보여준다. 정점 버퍼 부분(230)은 32비트 워드 12개의 4 세그먼트로 분할된다. 각각의 12워드 세그먼트는 x, y, z 데이터, 정규 데이터, 및 1 정점용 색상 데이터를 유지한다. 정점 버퍼 부분(230) 은 4 정점까지 유지할 수 있다.

포맷 변환기(543)는 op코드 VCS OP[0] 내지 VCS OP[12]에 따른 정점 버퍼 부분(230)으로 리포맷 정점 패킷용 정점을 어셈블한다. op코드 VCS OP[0] 내지 VCS OP[12]는 데이터가 버킷 버퍼(542) 로부터 판독된 순서로 향하며, 정점 버퍼 부분(230)에 정점 데이터를 발생하는데 적용되는 변환을 결정한다. 충분한 정점이 기본요소를 위해 수집될 때, 정점은 리포맷 정점 패킷에 수집되고, CF_BUS(82)를 거쳐 명령 전처리기(30)로부터 부동소수정(40-43) 중 하나에 전송된다.

제6(b)도는 대체 정점 튜플 1 버퍼(232)를 예시한다. 기본요소 어셈블리 회로(547)는 출력 포맷 레지스터 (이하에 기술)의 제어하에 리포맷 정점 패킷의 제1 튜플을 대신하여 교대 정점 튜플 1 버퍼(240)의 교대 튜플 1 데이터를 사용한다. 교대 정점 튜플 1 버퍼(240) 는 정점 레지스터(549)의 워드(48,49,50)를 포함한다.

제6(c)도는 대체 정점 튜플 2 버퍼(234)를 예시한다. 기본요소 어셈블리 회로(547)는 출력 포맷 레지스터의 제어하에 리포맷 정점 패킷의 제2 튜플을 대신하여 교대 튜플 2 데이터를 사용한다. 교대 정점 튜플 2 버퍼(234)는 정점 레지스터(549)의 워드(51,52,53)를 포함한다.

제6(d)도는 교대 정점 튜플 3 버퍼(236)를 예시한다. 기본요소 어셈블리 회로(547)는 출력 포맷 레지스터의 제어하에 리포맷 정점 패킷의 제3 튜플을 대신하여 교대 튜플 3 데이터를 사용한다. 대체 정점 튜플 3 버퍼(236)는 정점 레지스터(549) 의 워드(54,55,56)를 포함한다.

제7(a)도는 부동소수점 처리기 디스패치 레지스터(240)를 예시한다.

부동소수점 처리기 디스패치 레지스터의 내용은 모든 리포맷 정점 패킷의 시작에 부가된다.

부동소수점 처리기 디스패치 레지스터(240) 의 내용은 정점 버퍼 부분(230) 으로부터의 리포맷 정점 패킷에 후속하여 CF_BUS(82)를 거쳐 부동소수점 처리기(40-43) 중 하나에 전송된다.

디스패치 op코드 필드는 부동소수점 처리기(40-43)의 마이크로코드에 대한 디스패치 주소이다.

제7(b)도는 예시적 디스패치 op코드 필드에 후속하여 정점 버퍼 부분(230) 으로부터 CF_BUS(82)를 거쳐 부동소수점 처리기(40-43) 중 하나로 전송되는 리포맷 정점 패킷을 예시한다.

부동소수점 처리기 디스패치(240)를 위한 비트 필드는 아래에 정의된다:

D〈14:9〉= 정점 헤더

정점 헤더는 2 형태의 비트를 포함한다: (1) 강조표시 에지 비트, 즉 대응 비트가 온 (그리고 에지 모드가 활동) 이면 에지 색상으로 렌더된다.

(2) 중공 융기 비트, 즉 대응 비트가 온이면 (조명 색을 갖는) 중공 삼각형으로 렌더된다. 정점 1은 구형, 정점 2는 중간형, 그리고 정점 3은 신형 정점이다.

D〈14〉= 정점 1 및 2 사이의 중공 에지

D〈13〉= 정점 3 및 1 사이의 중공 에지

D〈12〉= 정점 2 및 3 사이의 중공 에지

D〈11〉= 정점 1 및 2 사이에 강조표시된 에지를 드로

D〈10〉= 정점 3 및 1 사이에 강조표시된 에지를 드로

D〈9〉= 정점 2 및 3 사이에 강조표시된 에지를 드로

D〈8:0〉= 디스패치 OP코드

디스패치 op코드 필드는 부동소수점 처리기(40-43) 에서 마이크로코드에 대한 디스패치 주소이다. 제8도는 한 실시예에 관한 디스패치 op코드 값과 대응하는 부동소수점 처리기(40-43) 기능을 예시한다.

제9(a)도는 패스 쓰루 헤더 레지스터(250)의 포맷을 예시한다. 패스 쓰루 헤더 레지스터(250)의 패스 쓰루 헤더 필드는 패스 쓰루 패킷용 부동소수점 처리기(40-43) 중 하나에 송신되는 리포맷 정점 패킷의 시작에 부가된다.

제9(b)도는 부요소 픽 ID 레지스터(252)의 포맷을 예시한다. 부요소 픽 ID 레지스터(252)는 부요소 픽 ID 또는 패스 쓰루 패킷 카운트 값으로 프로그램된다.

부요소 픽 ID 레지스터(252)가 부요소 픽 ID를 포함할 때, 명령 전처리기(30)는 부동소수점 처리기(40-43)에 송신되는 리포맷 정점 패킷용 대체 픽 코드를 생성한다. 기본요소 어셈블리 회로(547)는 부요소 픽 ID를 각각의 리포맷 정점 패킷에 삽입하고 부요소 픽 ID 값을 정점 헤더 레지스터 및 정점 모드 제어 레지스터(200)의 비트에 의해 제어됨으로써 증분된다. 제9(c)도는 부요소 픽 ID 값을 포함하는 예시적 출력 기하 패킷을 보여준다.

패스 쓰루 모드의 경우, 명령 전처리기(30)는 부동소수점 처리기(40-43)에 전송되는 리포맷 정점 패킷을 식별하는 부요소 픽 ID 레지스터(252) 에 카운트 값을 로드한다. 부요소 픽 ID 레지스터(252)에서 카운트 값에 대한 전형적 용도는 래스터 카피중에 패스 쓰루 패킷의 전송이며, 카운터 값은 부동소수점 처리기(40-43) 에 전송되는 패킷을 식별한다. 부요소 픽 ID 레지스터(252) 에서 카운터 값의 값은 각각 패킷 전송되도록 증분된다.

제9(d)도는 패스 쓰루 모드 제어 레지스터(260) 의 포맷을 예시한다. 패스 쓰루 모드 제어 레지스터(260) 의 내용은 부동소수점 처리기(40-43)에 전송되도록 명령 전처리기(30)에 의해 패스 쓰루 패킷의 처리를 결정한다.

패스 쓰루 모드 제어 레지스터(260)를 위한 비트 필드는 아래에서 정의된다:

D〈10〉= 패스 쓰루 DMA 모드

패스 쓰루 DMA 모드 필드는 패스 쓰루 헤더 레지스터(250) 의 내용과 부요소 픽 ID 레지스터(252) 의 내용이 패스 쓰루 패킷에 포함되는지를 특정한다.

00 있는 그대로 송신, 여기서 워드수(n) 는 정점 제어 레지스터(200) 내 패킷 크기 필드이다: n 워드의 데이터.

01 헤더를 패스 쓰루 헤더 레지스터(250) 로부터 부가: 헤더 + n 워드의 데이터.

1x 헤더를 패스 쓰루 헤더 레지스터(250) 로부터 부가하고 부요소 픽 ID 레지스터(252) 로부터 값을 카운트: 헤더 + 카운트 값 + n 워드의 데이터.

D〈7〉= 파이프라인 순서

파이프라인 순서 비트는 명령 전처리기(30)의 스코어보드 로직이 패킷 순서를 유지, 즉 대응하는 리포맷 정점 패킷이 명령 전처리기(30)로부터 부동소수점 처리기(40-43)로 전송되는 순서와 동일하게 드로 패킷을 부동소수점 처리기(40-43) 로부터 드로처리기(50-54) 까지 전송하는지를 특정한다.

0 순서화 기본요소 처리 -- 부동소수점 처리기(40-43)를 출입하는 패킷의 순서는 일치.

1 무순서 기본요소 처리 -- 부동소수점 처리기(40-43) 로부터의 패킷을 위해 순서는 보전안됨.

D〈6〉= 패킷 출력

패킷 출력 비트는 패스 쓰루 패킷이 하나이상의 드로 패킷을 부동소수점 처리기(40-43) 로부터 발생되는지를 특정한다.

0 출력은 패스 쓰루 패킷에 대응하는 부동소수점 처리기(40-43) 중 하나로부터 기대되지 않음.

1 출력은 패스 쓰루 패킷에 대응하여 기대됨.

D〈5:4〉= 유니캐스트 선택(Unicast Select)

유니캐스트 선택 필드는 패스 쓰루 패킷을 위해 부동소수점 처리기(40-43) 중 하나를 특정한다.

00 부동소수점 처리기(40)

01 부동소수점 처리기(41)

10 부동소수점 처리기(42)

11 부동소수점 처리기(43)

D〈3.2〉= 패킷 수신지

00 유니캐스트 (다음에 이용가능한 부동소수점 처리기에 송신)

01 유니캐스트 (특정한 부동소수점 처리기에 송신)

10 유니캐스트 (이전 패킷과 동일한 부동소수점 처리기에 송신)

11 멀티캐스트 (모든 부동소수점 처리기(40-43) 에 전파).

멀티캐스트 패킷은 속성을 부동소수점 처리기(40-43) 에 송신하도록 사용됨.

D〈1:0〉= 패킷 형태

0x 정규 패스 쓰루

10 퍼엄웨어 메모리 (부동소수점 처리기 SRAM)를 판독

11 퍼엄웨어 메모리 (부동소수점 처리기 SRAM)를 기록.

제10(a)도는 내부 레지스터(552)에 포함된 출력 포맷 레지스터(262)를 예시한다.

출력 포맷 레지스터(262)는 리포맷 정점 패킷의 포맷을 부동소수점 처리기(40-43)에 전송되도록 결정한다.

출력 포맷 레지스터(262)를 위한 비트 필드는 아래에 정의된다.

D〈9:7〉= 튜플 대체 이네이블

튜플 대체 이네이블 필드는 소스 튜플을 교대 정점 튜플에 교체하는지를 특정한다.

튜플 대체 이네이블 기능은 예컨대, 정점 색상이 교대 정점 튜플로부터의 일정한 강조표시 색상으로 대체되는 픽 에코 또는 강조표시중에 사용된다.

000 디스에이블 대체

xx1 교대 정점 튜플 1을 대체

x1x 교대 정점 튜플 2를 대체

1xx 교대 정점 튜플 3을 대체

D〈6:5〉= 튜플 복제 이네이블

튜플 복제 이네이블 필드는 정점 데이터의 적당한 튜플을 리포맷 정점 패킷에 복제하는지를 특정 한다.

튜플 복제 기능은, 예컨대, 단면 데이터 (헤더 소스의 정점)를 정점 데이터로 복제하는데 사용된다.

00 디스에이블 복제

x1 튜플 1을 복제, 튜플을 헤더 소스의 정점으로부터 사용

1x 튜플 2를 복제, 튜플을 헤더 소스의 정점으로부터 사용

D〈4:2〉= 정점 부동값을 고정값에 압축

정점 부동값을 고정값에 압축하는 필드는 튜플을 압축할지를 특정한다.

32-16 회로는 정점 버퍼의 32비트 부동값을 16비트 고정 값으로 CF_BUS(82)를 거쳐 전송하기전에 변환함으로써 튜플을 압축한다.

0xx 튜플 3을 압축없이 송신

1xx 튜플 3을 32비트 부동점에서 16비트 부동점으로 압축

x0x 튜플 2를 압축없이 송신

x1x 튜플 2를 32비트 부동점에서 16비트 부동점으로 압축

xx0 튜플 1을 압축없이 송신

xx1 튜플 1을 32비트 부동점에서 16비트 부동점으로 압축

D〈1:0〉= 정점 포맷

정점 포맷 필드는 튜플 카운트를 특정

00 헤더 + XYZ + 튜플 1 + 튜플 2

01 헤더 + XYZ + 튜플 1

1x 헤더 + XYZ

내부 레지스터(552)는 보조 정점 헤더 레지스터(264) 와 XGL 상수 레지스터(268)를 포함한다. 제10(b)도는 보조 정점 헤더 레지스터(264)를 예시한다. 보조 정점 헤더 레지스터(264)의 내용은 VCS op코드 레지스터(220)가 헤더 op코드를 포함하지 않을 때 헤더를 제공한다.

보조 정점 헤더 레지스터(264) 용 비트 필드는 아래에 정의된다:

D〈7〉= 증분 CEN

증분 CEN 비트는 현재 요소 번호를 픽 ID 레지스터(252)에 증분하는지를 특정한다.

D〈6.5〉= 중공 에지 제어

x1 중공 에지를 드로.

삼각형의 경우, 중공 에지를 신형 정점에서 제2 구형 정점까지 드로.

1x 다른 중공 에지를 드로.

삼각형의 경우, 중공 에지를 신형 정점에서 구형 정점까지 드로.

D〈4〉= 시계반대방향

0 삼각형을 시계방향으로 정의(Vold, Vmid, Vnew)

1 삼각형을 반시계방향으로 정의(Vold, Vnew, Vmid)

D〈3:2〉 = 일반적 삼각형 리스트 제어

00 삼각형 스트립을 재개시

01 구형 정점을 교체

10 제2 구형 정점을 교체

11 미정의

D〈1〉 = 다른 에지를 드로

삼각형의 경우, 다른 에지 비트의 드로는 에지를 신형 정점으로부터 구형 정점까지 드로하는지를 특정한다.

D〈0) = 에지를 드로

삼각형의 경우, 드로 에지 비트는 에지를 신형 정점으로부터 제 2의 구형 정점까지 드로하는지를 특정한다. 선의 경우, 드로 에지 비트는 선을 신형 정점으로부터 이전 정점까지 드로하는지를 특정한다.

드로 에지 값 0은 이동(move)과 동등하며 드로 에지값 1은 드로(draw)와 동등하다.

제10(c)도는 XGL 상수 레지스터(268)를 예시한다. 명령 전처리기(30)는 XGL 상수 레지스터(268)의 내용을 정점 레지스터(549) 로 헤더 op코드가 VCS op코드 레지스터(222-226) 중 어느 하나와 직면하게 될 때 삽입한다.

상술한 명세서에서 본 발명은 그의 특별한 예시적 실시예와 관련하여 기술되어 있지만, 첨부된 클레임에 나오는 본 발명의 광범위한 정의 및 범위에 이탈함이 없이 다양한 변경 및 수정될 수 있음은 명백하다.

따라서 명세서 및 도면은 제한적이기 보다는 예시적으로 간주된다.

Claims

그래픽 가속기에서 그래픽 기하 데이터를 전처리하는 방법에 있어서, 리포맷된 정점 패킷과 출력 기하 패킷에 대한 포맷을 특정하는 번역 파라미터 세트를 호스트 프로세서로부터 호스트 버스를 통해 수신하는 단계; 기하 물체를 정의한 기하 입력 데이터를 포함하는 입력 정점 패킷을 호스트 버스를 통해 수신하고, 그 입력 정점 패킷을 버킷 버퍼에 기억시키는 단계; 입력 정점 패킷을 버킷 버퍼로부터 판독하고 입력 정점 패킷을 번역 파라미터에 따라 번역함으로써 리포맷된 정점 패킷을 발생시키고, 리포맷된 정점 패킷을 정점버퍼에 기억시키는 단계; 및 리포맷된 정점 패킷을 정점 버퍼로부터 판독하고, 리포맷된 정점 패킷을 번역 파라미터에 따라 번역함으로써 출력 기하 패킷을 발생시키고, 출력 기하 패킷을 부동 소수점 처리기 버스로의 명령을 통하여 부동 소수점 처리기로 전송하는 단계를 포함하는 것을 특징으로 하는 그래픽 가속기의 그래픽 기하 데이터 전처리방법.
제1항에 있어서, 호스트 버스를 통해 입력 정점 패킷을 수신하는 단계는 호스트 버스에 연결되어 있는 메모리 서브시스템에 기억된 기하 데이터 어레이로부터 입력 정점 패킷을 판독하기 위해 호스트 버스를 통해 직접 메모리 액세스를 수행하는 단계를 포함하는 것을 특징으로 하는 그래픽 기하 데이터의 전처리방법.
제1항에 있어서, 번역 파라미터는 리포맷된 정점 패킷이 삼각형, 벡터, 혹은 도트에 대한 기본요소를 포함하는가를 특정하는데, 삼각형에 대한 기본요소는 리포맷된 정점 패킷에 3개의 정점을 구비하며, 벡터에 대한 기본요소는 리포맷된 정점 패킷에 2개의 정점을 포함하고, 도트에 대한 기본요소는 리포맷된 정점 패킷에 1개의 정점을 포함하는 것을 특징으로 하는 그래픽 기하 데이터의 전처리방법.
제1항에 있어서, 번역 파라미터는 리포맷된 정점 패킷에 대한 버킷 버퍼로부터 튜플 세트를 특정하는 것을 특징으로 하는 그래픽 기하 데이터의 전처리방법.
제1항에 있어서, 번역 파라미터는 리포맷된 정점 패킷의 헤더에 대한 소스를 특정하는 것을 특징으로 하는 그래픽 기하 데이터의 전처리방법.
제1항에 있어서, 번역 파라미터는 버킷 버퍼의 입력 정점 패킷에 포함된 정점의 재배열을 특정하는 것을 특징으로 하는 그래픽 기하 데이터의 전처리방법.
제1항에 있어서, 번역 파라미터는 기하 입력 데이터상의 최소한 하나의 데이터 변환 동작을 특정하는 것을 특징으로 하는 그래픽 기하 데이터의 전처리방법.
제1항에 있어서, 번역 파라미터는 기하 입력 데이터로부터 선택된 튜플을 대체하는 최소한 하나의 교대 튜플을 특정하는 것을 특징으로 하는 그래픽 기하 데이터의 전처리 방법.
제1항에 있어서, 번역 파라미터는 부동소수점 처리기에 대한 마이크로코드 디스패치 파라미터를 특정하는 것을 특징으로 하는 그래픽 기하 데이터의 전처리방법.
제1항에 있어서, 번역 파라미터는 리포맷된 정점 패킷에 대한 부요소 픽 ID 값을 특정하는 것을 특징으로 하는 그래픽 기하 데이터의 처리방법.
그래픽 가속기에서 그래픽 기하 데이터를 전처리하는 장치에 있어서, 리포맷된 정점 패킷과 출력 기하 패킷에 대한 포맷을 특정하는 번역 파라미터 세트를 호스트 프로세서로부터 호스트 버스를 통해 수신하는 수단; 기하 물체를 정의한 기하 입력 데이터를 포함하는 입력 정점 패킷을 호스트 버스를 통해 수신하고, 그 입력 정점 패킷을 버킷 버퍼에 기억시키는 수단; 입력 정점 패킷을 버킷 버퍼로부터 판독하고 입력 정점 패킷을 번역 파라미터에 따라 번역함으로써 리포맷된 정점 패킷을 발생시키고, 리포맷된 정점패킷을 정점버퍼에 기억시키는 수단; 및 리포맷된 정점 패킷을 정점 버퍼로부터 판독하고 리포맷된 정점 패킷을 번역 파라미터에 따라 번역함으로써 출력 기하 패킷을 발생시키고, 출력 기하 패킷을 부동 소수점 처리기 버스로의 명령을 통하여 부동 소수점 처리기로 전송하는 수단을 포함하는 것을 특징으로 하는 그래픽 가속기의 그래픽 기하 데이터 전처리장치.
제11항에 있어서, 호스트 버스를 통해 입력 정점 패킷을 수신하는 수단은 호스트 버스에 연결되어 있는 메모리 서브시스템에 기억된 기하 데이터 어레이로부터 입력 정점 패킷을 판독하기 위해 호스트 버스를 통해 직접 메모리 액세스를 수행하는 수단을 포함하는 것을 특징으로 하는 그래픽 기하 데이터의 전처리장치.
제1항에 있어서, 번역 파라미터는 리포맷된 정점 패킷이 삼각형, 벡터, 혹은 도트에 대한 기본요소를 포함하는가를 특정하는 레지스터에 기억되는데, 삼각형에 대한 기본요소는 리포맷된 정점 패킷에 3개의 정점을 구비하며, 벡터에 대한 기본요소는 리포맷된 정점 패킷에 2개의 정점을 포함하고, 도트에 대한 기본요소가 리포맷된 정점 패킷에 1개의 정점을 포함하는 것을 특징으로 하는 그래픽 기하 데이터의 전처리장치.
제11항에 있어서, 번역 파라미터는 리포맷된 정점 패킷에 대한 버킷 버퍼로부터 튜플 세트를 특정하는 레지스터에 기억된 것을 특징으로 하는 그래픽 기하 데이터의 전처리장치.
제11항에 있어서, 번역 파라미터는 리포맷된 정점 패킷의 헤더에 대한 소스를 특정하는 레지스터에 기억된 것을 특징으로 하는 그래픽 기하 데이터의 전처리장치.
제11항에 있어서, 번역 파라미터는 버킷 러퍼에서 입력 정점 패킷에 포함된 정점의 재배열을 특정하는 레지스터에 기억된 것을 특징으로 하는 그래픽 기하 데이터의 전처리 장치.
제11항에 있어서, 번역 파라미터는 기하 입력 데이터상의 최소한 하나의 데이터 변환 동작을 특정하는 것을 레지스터에 기억된 특징으로 하는 그래픽 기하 데이터의 전처리장치.
제11항에 있어서, 번역 파라미터는 기하 입력 데이터로부터 선택된 튜플을 대체하는 최소한 하나의 교대 튜플을 특정하는 레지스터에 기억되는 것을 특징으로 하는 그래픽 기하 데이터의 전처리장치.
제11항에 있어서, 번역 파라미터는 부동소수점 처리기에 대한 마이크로코드 디스패치 파라미터를 특정하는 레지스터에 기억된 것을 특징으로 하는 그래픽 기하 데이터의 전처리 장치.
제11항에 있어서, 번역 파라미터는 리포맷된 정점 패킷에 대한 부요소 픽 ID 값을 특정하는 레지스터에 기억되는 것을 특징으로 하는 그래픽 기하 데이터의 전처리장치.