KR100297546B1 - Field emitter and its manufacturing method - Google Patents
Field emitter and its manufacturing method Download PDFInfo
- Publication number
- KR100297546B1 KR100297546B1 KR1019980029335A KR19980029335A KR100297546B1 KR 100297546 B1 KR100297546 B1 KR 100297546B1 KR 1019980029335 A KR1019980029335 A KR 1019980029335A KR 19980029335 A KR19980029335 A KR 19980029335A KR 100297546 B1 KR100297546 B1 KR 100297546B1
- Authority
- KR
- South Korea
- Prior art keywords
- insulating layer
- layer
- emitter
- field emission
- gate electrode
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J1/00—Details of electrodes, of magnetic control means, of screens, or of the mounting or spacing thereof, common to two or more basic types of discharge tubes or lamps
- H01J1/02—Main electrodes
- H01J1/30—Cold cathodes, e.g. field-emissive cathode
- H01J1/304—Field-emissive cathodes
- H01J1/3042—Field-emissive cathodes microengineered, e.g. Spindt-type
- H01J1/3046—Edge emitters
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J9/00—Apparatus or processes specially adapted for the manufacture, installation, removal, maintenance of electric discharge tubes, discharge lamps, or parts thereof; Recovery of material from discharge tubes or lamps
- H01J9/02—Manufacture of electrodes or electrode systems
- H01J9/022—Manufacture of electrodes or electrode systems of cold cathodes
- H01J9/025—Manufacture of electrodes or electrode systems of cold cathodes of field emission cathodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J2329/00—Electron emission display panels, e.g. field emission display panels
- H01J2329/02—Electrodes other than control electrodes
- H01J2329/04—Cathode electrodes
- H01J2329/0407—Field emission cathodes
- H01J2329/041—Field emission cathodes characterised by the emitter shape
- H01J2329/0423—Microengineered edge emitters
Abstract
본 발명은 전계방출 효율을 높이도록 구성된 전계방출소자에 관한 것이다.The present invention relates to a field emission device configured to increase the field emission efficiency.
본 발명의 전계방출소자는 기판 상에 형성된 이미터전극과, 이미터전극 상에 수평방향의 일측부가 돌출되게 형성되며 그 일측끝부에 전자방출부를 갖는 이미터층과, 이미터층 상에 그 이미터층과 동일한 형태로 형성된 제1절연층과, 제1절연층 상에 그 제1절연층보다 안쪽으로 깊게 형성되어진 제2절연층과, 제2절연층상에 제1절연층과 나란하게 형성되며 그의 일측면이 경사면인 제3절연층과, 제3절연층의 상면 및 경사면을 따라 형성되어 상기 전자방출부와 인접한 끝부를 가지는 게이트전극을 구비하는 것을 특징으로 한다.The field emission device of the present invention includes an emitter electrode formed on a substrate, an emitter layer having one side in the horizontal direction protruding from the emitter electrode, having an electron emitting portion at one end thereof, and an emitter layer on the emitter layer; A first insulating layer formed in the same shape, a second insulating layer formed deeper than the first insulating layer on the first insulating layer, and formed on the second insulating layer in parallel with the first insulating layer and having one side surface And a gate electrode formed along the third insulating layer, which is the inclined surface, and along the top surface and the inclined surface of the third insulating layer and having an end portion adjacent to the electron emitting portion.
이에 따라, 전계방출소자는 구동전압이 저하됨과 아울러 전자방출 효율은 향상된다.As a result, the field emission device reduces the driving voltage and improves the electron emission efficiency.
Description
본 발명은 평면표시장치에 관한 것으로, 특히 전계방출 효율을 높이도록 구성된 전계방출소자 및 그 제조방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a flat panel display, and more particularly, to a field emission device and a method of manufacturing the same, which are configured to increase the field emission efficiency.
통상적으로, 전계방출 표시장치(Field Emission Display ; 이하 "FED"라 함)는 구동전압을 공급하는 로오 드라이버(Raw Driver)와, 화상데이터를 공급하는 칼럼 드라이버(Column Driver)와, 상기 로오 및 칼럼 드라이버의 교차부에 매트릭스(Matrix) 구조로 형성된 화소(Pixel)를 구비한다. FED는 로오 드라이버(Raw Driver) 또는 칼럼 드라이버(Column Driver)로부터 공급되는 구동전압 또는 화상데이터에 따라 매트릭스 구조로 형성된 화소에서 전자가 방출되어 화상을 표시하게 된다. 이때, 각각의 화소(Pixel)에는 적색(Red; 이하 "R"라 함), 녹색(Green; 이하 "G"라 함), 청색(Blue;이하 "B"라 함)의 서브픽셀(Sub-Pixel)을 갖도록 구성되어 있으며, 상기 R, G, B 서브픽셀 각각에 형성된 캐소우드(Cathode) 전극과 상기 서브픽셀의 상부에 형성된 애노드 전극 사이에 고전계를 집중해 양자역학적인 터널(Tunnel) 효과에 의하여 전자가 방출되도록 한다. 상기 방출된 전자는 게이트 전압에 의해 가속되어 애노드(Anode) 전극의 하부에 형성된 형광체막과 충돌하여 형광체를 여기. 발광시켜 화상을 표시하게 된다. 이러한, FED는 마이크로 팁(Micro Tip)방식 및 평면 전자원 방식등의 여러방식들이 현재 개발중에 있으며 이하, 마이크로 팁방식에 대해서 살펴 보기로 한다.In general, a field emission display (hereinafter referred to as "FED") includes a row driver for supplying a driving voltage, a column driver for supplying image data, the row and column A pixel formed in a matrix structure is provided at the intersection of the driver. In the FED, electrons are emitted from pixels formed in a matrix structure according to a driving voltage or image data supplied from a raw driver or a column driver to display an image. At this time, each pixel Pixel has a sub-pixel of red (hereinafter referred to as "R"), green (hereinafter referred to as "G"), and blue (hereinafter referred to as "B"). And a high-density field between a cathode electrode formed on each of the R, G, and B subpixels, and an anode electrode formed on the subpixel, and a quantum mechanical tunnel effect. By means of emitting electrons. The emitted electrons are accelerated by the gate voltage and collide with the phosphor film formed under the anode electrode to excite the phosphor. The light is emitted to display an image. In this, FED is a variety of methods such as a micro tip method and a planar electron source method is currently being developed, and will be described below.
도 1을 참조하면, 종래기술에 따른 전계방출소자의 제조공정 수순이 도시되어 있다.Referring to Figure 1, the manufacturing process procedure of the field emission device according to the prior art is shown.
우선적으로, (a)에 도시된 바와 같이 유리기판(2)의 상부에 이미터 전극(4), 절연층(6), 게이트전극(8)을 순차적으로 형성한다. 이미터전극(4)은 유리기판(2)의 상부에 금속막을 적층한후 상기 금속막의 상부에 포토 레지스터(PR)를 도포하여 사진식각법(Photo Lithography)으로 패터닝하여 식각(Etching)함에 의해 형성된다. 이어서, 이미터 전극(4)이 형성된 유리기판(2)에 절연층(6) 및 게이트전극층(8)을 순차적으로 적층시킨후 게이트 전극층(8)을 패터닝하여 게이트 전극(8)을 형성하게 된다. 패터닝된 게이트전극(8)을 통해 절연층(6)을 식각함으로써 전게방출팁이 형성될 공간을 마련한다. 그 다음, 유리기판(2)을 회전시키면서(b)에 도시된 바와 같이 게이트 전극(8)의 상부에 분리금속층(14)을 형성한다. 분리금속층(14)는 유리기판(2)을 회전시키면서 금속물질을 임의의 각도(θ)로 경사지게 입사시킴에 의해 (b)에 도시된 바와같이 게이트 전극(8)의 표면에만 형성되게 된다. 이어서, 유리기판(2)을 회전시키면서 전계방출 팁물질(14,12)을 증착시킴으로써(c)에 도시된 바와 같이 분리금속층(14) 상에 팁물질층(14)이 형성됨과 동시에 전게방출 팁 형성공간에 노출된 이미터전극(4)에 원추형의 이미터 팁(12)을 형성한다. 이미터 팁(12)은 유리기판(2)을 회전시키면서 경사지게 전계방출 팁물질(14)을 증착시킴에 따라 순차적으로 팁물질이 들어가는 인입홀이 줄어들게 되고 전계방출 팁 형성공간에 형성되게 된다. 마지막으로, (d)에 도시된 바와 같이 분리금속층(13)과 그 위의 전계방출 팁물질층(14)을 제거하여 전계방출소자를 완성한다. 이러한 제거공정에서 분리금속층(13)은 게이트 전극(8)을 보호하게 된다. 상기와 같은 제조방법을 회전증착법(즉, 스핀트(Spindt)법)이라 한다. 상기와 같이 박막 및 식각공정을 활용한 스핀트 법에 의해 전계방출 소자를 제조하는 경우에는 그 공정이 복잡해지는 문제점이 있다. 또한, 전계방출 팁의 윗부분이 뾰족할수록 낮은 전압에서 전자방출이 이루어지는데 상기 스핀트법에 의해서는 어느한도 이하로 팁을 예리하게 하는 것이 불가능하여 전자방출전압이 높다는 문제점이 있다. 이러한 문제점을 해결하기 위해 미합중국 특허 제5,587,628호에는 도 2에서 도시된 바와 같은 구조의 전계방출소자의 제조방법이 제안되고 있다.First, as shown in (a), the emitter electrode 4, the insulating layer 6, and the gate electrode 8 are sequentially formed on the glass substrate 2. The emitter electrode 4 is formed by stacking a metal film on the glass substrate 2 and then applying a photoresist PR on the metal film to pattern the photoresist and patterning the same by photolithography. do. Subsequently, the insulating layer 6 and the gate electrode layer 8 are sequentially stacked on the glass substrate 2 on which the emitter electrode 4 is formed, and then the gate electrode layer 8 is patterned to form the gate electrode 8. . The insulating layer 6 is etched through the patterned gate electrode 8 to provide a space in which the electron emission tip is to be formed. Then, as shown in (b) while rotating the glass substrate 2, a separation metal layer 14 is formed on the gate electrode 8. The separation metal layer 14 is formed only on the surface of the gate electrode 8 as shown in (b) by inclining the metal material at an arbitrary angle θ while rotating the glass substrate 2. Subsequently, by depositing the field emission tip materials 14 and 12 while rotating the glass substrate 2, as shown in (c), the tip material layer 14 is formed on the separation metal layer 14, and at the same time, the electron emission tip A conical emitter tip 12 is formed in the emitter electrode 4 exposed in the formation space. As the emitter tip 12 deposits the field emission tip material 14 at an angle while rotating the glass substrate 2, the inlet hole through which the tip material is sequentially reduced is formed in the field emission tip forming space. Finally, as shown in (d), the separation metal layer 13 and the field emission tip material layer 14 thereon are removed to complete the field emission device. In this removal process, the separated metal layer 13 protects the gate electrode 8. Such a manufacturing method is referred to as a rotary deposition method (ie, Spindt method). As described above, when the field emission device is manufactured by the spin method using the thin film and the etching process, the process becomes complicated. In addition, as the upper portion of the field emission tip becomes sharper, electron emission occurs at a lower voltage. However, the spin method does not allow sharpening the tip below a certain limit, resulting in a high electron emission voltage. In order to solve this problem, US Pat. No. 5,587,628 proposes a method of manufacturing a field emission device having a structure as shown in FIG.
도 2는 미합중국 특허 제5,587,628호에 개시된 전계방출소자의 제조방법을 단계적으로 설명하기 위한 단면도를 도시한 것이다.(a)에 도시된 바와 같이 기판(도시하지 않음)의 상부에 저항층(18), 이미터층(4), 스페이스층(20), 절연층(6) 및 도전층(22)을 순차적으로 형성한다(제11 단계). 기판(도시되지 않음)의 상부에 1㎛정도 두께의 저항층(18)을 형성하고, 그 저항층(18)의 상부에 0.1㎛ 정도 두께의 이미터 층(4)을 형성한 후, 그 이미터 층(4)의 상부에 스페이스층(20)을 형성한다. 스페이스 층(20)은 이미터(4)와 게이트(8)의 거리를 소정폭 이격시키기 위해 설치되며, 반도체 또는 도체로 이루어진다. 스페이스 층(20)의 상부에 1㎛ 정도 두께의 절연층(6)을 형성한 후 그 절연층(6)의 상부에 0.5㎛ 정도 두께의 도전층(22)을 형성한다. 도전층(22)은 게이트 전극(8)에 게이트 전압을 전송하기 위해 도전성을 가지게 되며, 주로 텅스텐(W)이 사용된다. 이어서, (b) 및 (c)에 도시된 바와 같이 도전층(22) 및 절연층(6)을 원하는 형태로 패터닝한 후 게이트 물질도포한다(제12단계). 도전층(22) 및 절연층(6)을 원하는 형태, 즉 경사면이 곡률을 가지게끔 패터닝한 후, 패터닝된 절연층(6) 및 도전층(22)과 스페이스층(20)의 상부에 크로듐 등으로 이루어진 게이트 물질층을 0.1㎛ 정도의 두께로 도포한다. 그 다음, 상기 게이트 물질층(24)을 이온밀링법으 이용하여 (d)에 도시된 바와 같이 원하는 형태로 식각하여 게이트 전극(8)을 형성한다(제13 단계). 게이트 전극(8)은 게이트물질층(24)을 소정의 각도로 경사지게 식각하여 형성하게 된다. 그리고, (e)에 도시된 바와 같이 스페이스층(20)을 소정의 깊이로 식각한다(제14 단계). 스페이스층(20)이 습식식각법에 의해 소정의 깊이로 식각됨으로써 게이트 전극(8)과 이미터(4)는 스페이스층(20)의 높이만큼 이격된다. 끝으로, (f)에 도시된 바와 같이 이미터층(4) 및 저항층(18)을 소정의 깊이로 식각하여 게이트전극(8)의 모서리부분과 최대한 가깝게 이미터부(4A)를 형성하여 전계방출소자를 완성하게 된다(제15 단계). 게이트전극(8)과 이미터층(4) 사이에 걸리는 전압에 의해 상기 이미터부(4A)에서 전자의 방출이 일어나게 된다.FIG. 2 is a cross-sectional view for explaining step-by-step a method of manufacturing a field emission device disclosed in US Pat. No. 5,587,628. A resistive layer 18 on a substrate (not shown) as shown in (a). The emitter layer 4, the space layer 20, the insulating layer 6, and the conductive layer 22 are sequentially formed (an eleventh step). After forming a resistive layer 18 having a thickness of about 1 μm on top of the substrate (not shown), and forming an emitter layer 4 having a thickness of about 0.1 μm on top of the resistive layer 18, The space layer 20 is formed on the upper layer 4. The space layer 20 is provided to space the predetermined distance from the emitter 4 and the gate 8 and is made of a semiconductor or a conductor. After the insulating layer 6 having a thickness of about 1 μm is formed on the space layer 20, the conductive layer 22 having a thickness of about 0.5 μm is formed on the insulating layer 6. The conductive layer 22 is conductive to transmit the gate voltage to the gate electrode 8, and tungsten (W) is mainly used. Subsequently, as shown in (b) and (c), the conductive layer 22 and the insulating layer 6 are patterned to a desired shape and then coated with a gate material (step 12). After the conductive layer 22 and the insulating layer 6 are patterned to have a desired shape, that is, the inclined surface has curvature, chromium is formed on the patterned insulating layer 6 and the conductive layer 22 and the space layer 20. A gate material layer made of the like or the like is applied to a thickness of about 0.1 μm. Next, the gate material layer 24 is etched to a desired shape using ion milling to form a gate electrode 8 (step 13). The gate electrode 8 is formed by etching the gate material layer 24 inclined at a predetermined angle. Then, as shown in (e), the space layer 20 is etched to a predetermined depth (step 14). Since the space layer 20 is etched to a predetermined depth by a wet etching method, the gate electrode 8 and the emitter 4 are spaced apart by the height of the space layer 20. Finally, as shown in (f), the emitter layer 4 and the resistive layer 18 are etched to a predetermined depth to form the emitter portion 4A as close as possible to the corner portion of the gate electrode 8 to emit an electric field. The device is completed (step 15). The emission of electrons from the emitter portion 4A is caused by the voltage applied between the gate electrode 8 and the emitter layer 4.
그러나, 전술한 제조방법에서 이온밀링법은 입사이온이 다른 전극부 또는 물질에 영향을 미치게 됨과 아울러 도 2의 (c)와 같이 특정부위만을 특정의 깊이로 식각하여 그 위에 게이트물질을 형성하게 되는데 이것을 현실적으로 구현하는데는 많은 어려움이 있다. 또한, 게이트 전극(8)을 도 2의 (d)와 같은 구조로 형성하기 위해서는 이를 정밀하게 제어하여야 하는데 이는 상기 스핀트법으로 전계방출소자를 제조하는 것 이상으로 어려움이 따르게 된다. 따라서, 제조공정을 단순화 하면서 전계방출 효율을 높일수 있는 전계방출소자 및 그 제조방법이 요구되고 있는 실정이다.However, in the above-described manufacturing method, the ion milling method not only affects other electrode portions or materials with incident ions, but also forms a gate material thereon by etching only a specific portion to a specific depth as shown in FIG. There are many difficulties in realizing this. In addition, in order to form the gate electrode 8 in the structure as shown in FIG. 2 (d), it must be precisely controlled, which is more difficult than manufacturing the field emission device by the spin method. Therefore, there is a demand for a field emission device and a method of manufacturing the same, which can increase the field emission efficiency while simplifying the manufacturing process.
따라서, 본 발명의 목적은 전계방출 효율을 높일 수 있는 전계방출소자 및 그 제조방법을 제공 하는데 있다.Accordingly, an object of the present invention is to provide a field emission device and a method of manufacturing the same that can increase the field emission efficiency.
본 발명의 다른 목적은 제조공정을 단순화시킬 수 있는 전계방출소자 제조방법을 제공하는데 있다.Another object of the present invention is to provide a method for manufacturing a field emission device that can simplify the manufacturing process.
도 1은 종래의 전계방출소자 제조방법 수순을 도시한 도면.1 is a view showing a conventional method for manufacturing a field emission device.
도 2는 종래의 다른 전계방출소자의 제조방법 수순을 도시한 도면.2 is a view showing a procedure for manufacturing another conventional field emission device.
도 3은 본 발명의 실시 예에 따른 전계방출소자의 제조방법 수순을 도시한 도면.3 is a view showing a method of manufacturing a field emission device according to an embodiment of the present invention.
도 4는 도 3의 제조방법에 의해 제조되어진 전계방출소자를 도시한 단면도.4 is a cross-sectional view showing a field emission device manufactured by the manufacturing method of FIG.
도 5는 도 4에 도시된 전자방출부를 확대하여 도시한 도면.FIG. 5 is an enlarged view of the electron emission unit illustrated in FIG. 4.
도 6은 본 발명의 다른 실시 예에 따른 전계방출소자를 도시한 사시도.6 is a perspective view showing a field emission device according to another embodiment of the present invention.
* 도면의 주요 부분에 대한 부호의 설명* Explanation of symbols for the main parts of the drawings
2,30 : 기판 4,32 : 이미터 전극2,30 substrate 4,32 emitter electrode
6,36,38,40 : 절연층 8,44 : 게이트 전극6,36,38,40 Insulation layer 8,44 Gate electrode
12 : 전계방출 팁 14 : 팁물질층12: field emission tip 14: tip material layer
16 : 분리금속층 18 : 저항층16: separation metal layer 18: resistance layer
20 : 스페이스층 42 : 시드층20: space layer 42: seed layer
상기 목적을 달성하기 위하여, 본 발명에 따른 전계방출소자는 기판 상에 형성된 이미터전극과, 상기 이미터전극 상에 수평방향의 일측부가 돌출되게 형성되며 그 일측끝부에 전자방출부를 갖는 이미터층과, 상기 이미터층 상에 그 이미터층과 동일한 형태로 형성된 제 1 절연층과, 상기 제 1 절연층 상에 그 제 1 절연층 보다 안쪽으로 깊에 형성되어진 제 2 절연층과, 상기 제 2 절연층 상에 상기 제 1 절연층과 나란하게 형성되며 그의 일측면이 경사면인 제 3 절연층과, 상기 제 3 절연층의 상면 및 상기 경사면을 따라 형성되어 상기 전자방출부와 인접한 끝부를 가지는 게이트 전극을 구비하는 것을 특징으로 한다.In order to achieve the above object, the field emission device according to the present invention is an emitter electrode formed on a substrate, the emitter layer having one side in the horizontal direction protruding on the emitter electrode and having an electron emitting portion at one end thereof; And a first insulating layer formed on the emitter layer in the same form as the emitter layer, a second insulating layer formed deeper than the first insulating layer on the first insulating layer, and the second insulating layer. A third insulating layer formed side by side with the first insulating layer on one side of which is an inclined surface, and a gate electrode formed along the top surface and the inclined surface of the third insulating layer and adjacent to the electron emission part; It is characterized by including.
본 발명에 따른 전계방출소자의 제조방법은 기판 상에 이미터 전극, 이미터층 및 제1 내지 제3 절연층을 순차적으로 형성하는 단계와, 제3 절연층을 원하는 형태로 패터닝한 후 노출된 제2 및 제3 절연층 상면에 금속시드층을 형성하는 단계와, 상기 제3절연층을 통해 노출된 상기 제2 절연층을 상기 제 3 절연층 보다 안쪽으로 깊게 식각하여 패터닝한 후 상기 금속시드층 상에 게이트전극을 형성하는 단계와, 상기 게이트전극을 통해 노출된 상기 제기 제1 절연층과 이미터층을 동일한 형태로 패터닝하여 상기 게이트전극의 일측끝부와 인접한 이미터층의 일측끝부가 전자방출부가 되게 하고 상기 이미터전극을 상기 이미터층 보다 안쪽으로 깊게 식각하여 패터닝하는 단계를 포함하는 것을 특징으로 한다.A method of manufacturing a field emission device according to the present invention comprises the steps of sequentially forming an emitter electrode, an emitter layer and the first to third insulating layer on the substrate, and after the patterned third insulating layer in a desired shape exposed Forming a metal seed layer on upper surfaces of the second and third insulating layers, and etching and patterning the second insulating layer exposed through the third insulating layer to be deeper than the third insulating layer, and then patterning the metal seed layer. Forming a gate electrode on the substrate, and patterning the raised first insulating layer and the emitter layer exposed through the gate electrode in the same form so that one end of the emitter layer adjacent to one end of the gate electrode becomes an electron emitting unit And patterning the emitter electrode by deeply etching the emitter layer inward from the emitter layer.
상기 목적외에 본 발명의 다른 목적 및 특징들은 첨부도면을 참조한 실시예에 대한 설명을 통하여 명백하게 드러나게 될 것이다.Other objects and features of the present invention other than the above object will become apparent from the description of the embodiments with reference to the accompanying drawings.
도 3 내지 도 6을 참조하여 본 발명의 바람직한 실시예에 대하여 설명 하기로 한다.With reference to Figures 3 to 6 will be described a preferred embodiment of the present invention.
도 3은 본 발명에 따른 전계방출소자의 제조방법을 단계적으로 설명하기 위한 단면도들을 도시한 것이다.3 is a cross-sectional view for explaining step by step a method of manufacturing a field emission device according to the present invention.
(a)에 도시된 바와 같이 기판(30)의 상부에 이미터 전극(32), 이미터층(34) 및 제1 내지 제3 절연층(36,38,40)을 순차적으로 형성하게 된다(제21 단계). 기판(30)의 상부에 소정의 두께로 이미터 전극(32)을 형성한 후, 그 이미터 전극(32)의 상부에 0.1㎛ 이하, 바람직하게는 0.01∼0.05㎛ 정도의 얇은 두께로 이미터층(34)을 형성한다. 이러한 이미터층(34)의 상부에 제1 내지 제 3 절연층(36,38,40)을 순차적으로 형성하며 여기서, 제1절연층(36)은 0.5㎛ 이하의 두께를 가지는 것이 바람직하다. 이미터전극(32)과 이미터층(34) 사이에는 적당한 공정에 의해 저항층을 더 형성하여 이미터의 안정성을 도모할 수도 있다. 제1 내지 제3 절연층(36,38,40)의 재료로는 후술하는 식각공정시 선택성을 가지는 재료가 이용되어야 한다. 즉, 하나의 절연층을 식각하여도 다른 절연층은 식각되지 않아야 한다. 이어서, (b)에 도시된 바와 같이 제3 절연층(40)을 그 하부의 제2 절연층(38)이 드러날 때 가지 원하는 형태로 식각한다(제22 단계). 이 경우, 제2 절연층(38)은 제 1 절연층(40)의 식각액이나 식각가스에 큰 영향이 없는 다른 재료로 구성되어야 한다. 그 다음, (c)에 도시된 바와 같이 노출된 제 2 및 제 3 절연층(38,40)의 상부에 후술할 무전해도금을 위한 시드층(42)을 형성한다(제 23단계). 시드층(42)으로는 무전해도금에서 일반적으로 이용되는 팔라듐(Pd) 촉매를 형성시키는 방법과 진공증착법에 의한 금(Au), 은(Ag)을 짧은 시간 증착하여 불연속막을 만든 것을 이용한다. (d)에 도시된 바와 같이 시드층(42)이 형성된 제 2 절연층(38)을 식각해낸다(제24단계). 시드층(42)이 형성된 제 2 절연층(38)은 그 하부의 제 1 절연층(36)이 드러날 때까지 그 위의 시드층(42)이 형성된 제 2 절연층(38)은 그 하부의 제 1 절연층(36)이 드러날 때까지 그 위의 시드층(42)가 함께 식각해낸다. 이렇게 식각된 제2 절연층(38)은 이미터층(34)과 게이트 전극(44) 사이의 간격을 소정의 폭으로 이격시키는 스페이스 역할을 하게 된다. 이어서, 무전해도금법을 이용하여 (e)에 도시된 바와 같이 시드층(42)의 상부에만 게이트 전극(44)을 형성한다(제 25 단계). 게이트전극(44) 재료로는 니켈(Ni), 구리(Cu) 및 그 합금물질(예를들면, NiB, NiP 등)등이 이용된다. 그 다음, (f) 내지 (h)에 도시된 바와 같이 제1 절연층(36), 이미터층(34) 및 이미터전극(32)을 원하는 형태로 순차적으로 식각해낸다(제 26 단계). 우선, 식각된 제 2 절연층(38)을 통해 노출된 제 1 절연층(36)을 이미터층(34)이 드러날 때 까지 원하는 형태로 식각해낸 후, 제 1 절연층(36)과 같은 형태로 하부의 이미터층(34)을 이미터전극(32)이 드러날 때 까지 식각해내게 된다. 그리고, 식각된 이미터층(34)에 의해 노출된 이미터전극(32)을 그 하부의 기판(30)이 드러날 때까지 원하는 형태로 식각해내어 전계방출소자를 완성하게 된다. 여기서, 이미터층(34)에서 대칭적으로 돌출되어 게이트전극(44)의 끝부와 인접한 부분, 즉 이미터층(34)의 끝부가 전자를 방출하는 전자방출부(34A)가 된다. 이렇게 얇은 두께를 가지는 이미터층(34)의 끝부에 마련된 전자방출부(34A)는 스핀트법에 의해 제작된 전계방출팁보다 더 예리하게 형성됨으로써 종래의 전자방출전압보다 낮은 전압에서 많은 전자들을 방출할 수 있게 된다. 그리고, 전술한 전계방출소자의 제조방법에서는 직선형태의 이미터, 환형의 이미터 등과 같이 원하는 형태의 이미터를 제조할 수 있게 된다. 아울러, 전술한 전계방출소자의 제조방법은 대면적화에 적합한 공정이므로 대면적의 기판 상에 전계방출소자를 제작하는 것이 가능하다. 또한, 공정상 셀프얼라인(Self Align)을 이용하므로 제조공정을 단순화할 수 있게 된다.As shown in (a), the emitter electrode 32, the emitter layer 34, and the first to third insulating layers 36, 38, and 40 are sequentially formed on the substrate 30. Step 21). After the emitter electrode 32 is formed on the substrate 30 with a predetermined thickness, the emitter layer has a thin thickness of about 0.1 μm or less, preferably about 0.01 to 0.05 μm, on top of the emitter electrode 32. 34 is formed. The first to third insulating layers 36, 38, and 40 are sequentially formed on the emitter layer 34, and the first insulating layer 36 preferably has a thickness of 0.5 μm or less. Between the emitter electrode 32 and the emitter layer 34, a resistive layer may be further formed by a suitable process to achieve stability of the emitter. As a material of the first to third insulating layers 36, 38, and 40, a material having selectivity in an etching process to be described later should be used. That is, even if one insulating layer is etched, the other insulating layer should not be etched. Subsequently, as shown in (b), the third insulating layer 40 is etched into a desired shape until the second insulating layer 38 below is exposed (step 22). In this case, the second insulating layer 38 should be made of another material having no significant effect on the etching liquid or the etching gas of the first insulating layer 40. Next, as shown in (c), a seed layer 42 for electroless plating, which will be described later, is formed on the exposed second and third insulating layers 38 and 40 (step 23). As the seed layer 42, a method of forming a palladium (Pd) catalyst generally used in electroless plating and a deposition of gold (Au) and silver (Ag) by vacuum deposition for a short time are used. As shown in (d), the second insulating layer 38 having the seed layer 42 formed thereon is etched (step 24). The second insulating layer 38 having the seed layer 42 formed thereon is the second insulating layer 38 having the seed layer 42 formed thereon until the first insulating layer 36 is exposed thereunder. The seed layer 42 thereon is etched together until the first insulating layer 36 is exposed. The second insulating layer 38 etched in this manner serves as a space for separating the gap between the emitter layer 34 and the gate electrode 44 to a predetermined width. Subsequently, as shown in (e), the gate electrode 44 is formed only on the seed layer 42 using the electroless plating method (step 25). As the material of the gate electrode 44, nickel (Ni), copper (Cu), and an alloy material thereof (for example, NiB, NiP, etc.) are used. Next, as shown in (f) to (h), the first insulating layer 36, the emitter layer 34, and the emitter electrode 32 are sequentially etched in a desired shape (step 26). First, the first insulating layer 36 exposed through the etched second insulating layer 38 is etched into a desired shape until the emitter layer 34 is exposed, and then in the same form as the first insulating layer 36. The lower emitter layer 34 is etched until the emitter electrode 32 is exposed. Then, the emitter electrode 32 exposed by the etched emitter layer 34 is etched into a desired shape until the lower substrate 30 is exposed to complete the field emission device. Here, the emitter layer 34 protrudes symmetrically and becomes an electron emitting portion 34A that emits electrons at a portion adjacent to the end of the gate electrode 44, that is, at the end of the emitter layer 34. The electron emitting portion 34A provided at the end of the emitter layer 34 having such a thin thickness is formed more sharply than the field emitting tip manufactured by the spin method, and thus emits many electrons at a voltage lower than the conventional electron emitting voltage. It becomes possible. In addition, in the method of manufacturing the field emission device described above, it is possible to manufacture an emitter of a desired shape such as a linear emitter, an annular emitter, or the like. In addition, the above-described method for manufacturing a field emission device is a process suitable for large area, it is possible to manufacture a field emission device on a large area of the substrate. In addition, the self-align (Self Align) in the process can be used to simplify the manufacturing process.
도 4를 참조하면, 본 발명의 실시예에 따른 전계방출소자에 대한 단면도가 도시되어 있다. 도 4의 전계방출소자는 하부기판(30)의 상부에 형성된 이미터전극(32)과, 이미터전극(32)의 상부에 형성되어 전자방출부(34A)를 갖는 이미터층(34)와, 전자방출부(34A)에서 방출된 전자를 집속시키는 게이트전극(44)과, 이미터층(34)과 게이트 전극(44)을 전기적으로 격리시키는 제1 내지 제 3 절연층(36,38,40)과, 방출된 전자에 충돌되어 빛을 발생하는 형광체와 방출된 전자를 유도하는 애노드전극이 형성된 스크린부(46)를 구비한다. 게이트전극(44)과 이미터전극(32) 사이에 구동전압이 인가되면 전자방출부(34A)에서 전자가 방출된다. 이를 도 5와 결부하여 설명하면, 게이트 전극(44)과 이미터 전극(32) 사이에 구동전압이 인가되면 전자방출부(34A)와 게이트 전극(44) 사이에는 구동전압에 대응하는 전계가 형성된다. 이때, 전자방출부(34A)에서 전자가 방출되면 방출된 전자는 등전위선(35)과 수직방향의 궤적을 갖고 방출되게 된다. 전자방출부(34A)에서 방출된 전자는 스크린부(46)에 형성된 애노드 전극에 유도되어 스크린부(46)에 형성된 형광체와 충돌하여 빛이 발생되게 된다. 이 경우, 이미터층(34)의 상부에 형성되어진 제1 절연층(36)은 전자방출부(34A)에서 방출된 전자가 게이트 전극(44)에 곧바로 유도되는 것을 방지하게 된다. 제 2 절연층(38)은 이미터층(34)과 게이트 전극(44)을 소정의 폭으로 이격시킨다. 제 3 절연층(40)은 게이트 전극(44)이 소정의 형태를 갖도록 지지한다. 이러한 구성을 가지는 전계방출소자에서 전자방출부(34A)는 종래 스핀트법을 이용한 전계방출 팁보다 더 예리하게 형성됨으로써 보다 낮은 구동전압에서도 용이하게 전자를 방출하게 되므로 전자방출효율이 향상되게 된다. 또한, 상기 이미터전극(32)과 이미터층(34) 사이에 저항층을 더 형성하는 경우 이미터의 안정성을 도모하게 된다.4, a cross-sectional view of a field emission device according to an embodiment of the present invention is shown. The field emission device of FIG. 4 includes an emitter electrode 32 formed on the lower substrate 30, an emitter layer 34 formed on the emitter electrode 32 and having an electron emission portion 34A; A gate electrode 44 that focuses electrons emitted from the electron emission part 34A, and first to third insulating layers 36, 38, and 40 that electrically isolate the emitter layer 34 and the gate electrode 44. And a screen portion 46 having a phosphor which collides with the emitted electrons to generate light and an anode electrode which induces emitted electrons. When a driving voltage is applied between the gate electrode 44 and the emitter electrode 32, electrons are emitted from the electron emission unit 34A. Referring to FIG. 5, when a driving voltage is applied between the gate electrode 44 and the emitter electrode 32, an electric field corresponding to the driving voltage is formed between the electron emission unit 34A and the gate electrode 44. do. At this time, when electrons are emitted from the electron emission unit 34A, the emitted electrons are emitted with the trajectory in the vertical direction with the equipotential lines 35. Electrons emitted from the electron emission unit 34A are guided to the anode electrode formed on the screen unit 46 and collide with the phosphor formed on the screen unit 46 to generate light. In this case, the first insulating layer 36 formed on the emitter layer 34 prevents electrons emitted from the electron emitting portion 34A from being directly induced to the gate electrode 44. The second insulating layer 38 spaces the emitter layer 34 and the gate electrode 44 by a predetermined width. The third insulating layer 40 supports the gate electrode 44 to have a predetermined shape. In the field emission device having such a configuration, the electron emission unit 34A is formed more sharply than the field emission tip using the conventional spin method, thereby easily emitting electrons even at a lower driving voltage, thereby improving electron emission efficiency. In addition, when the resistance layer is further formed between the emitter electrode 32 and the emitter layer 34, the stability of the emitter is achieved.
도 4에 도시된 단면도를 가지는 전계방출소자는 전자방출부(34A)가 직선형태를 가지게끔 형성될 수 있거나 도 6에 도시된 바와 같이 환형으로 형성될 수도 있다.The field emission device having the cross-sectional view shown in FIG. 4 may be formed such that the electron emission portion 34A has a straight line shape, or may be formed in an annular shape as shown in FIG. 6.
도 6을 참조하면, 본 발명의 제 2 실시예에 따른 전계방출소자는 기판(30)의 상부에 환형의 홀이 형성된 이미터층(34)을 구비하고, 이러한 이미터층(34)의 내주변이 전자방출부(34A)로 이용된다. 즉, 이미터층(34)은 환형의 전자방출부(34A)를 구비하게 된다. 이미터층(34) 상에는 이미터층(34)의 형상과 대응하게끔 환형의 홀을 가지는 게이트전극(440이 형성된다. 이미터층(34)과 게이트전극(44) 사이에는 역시 환형의 홀이 형성되어진 절연층들(36,38,40)이 형성된다. 이러한 구조를 가지는 전계방출소자를 A-A'선을 따라 절단한 단면도는 도 4에 도시된 하판 단면도의 일측부와 동일한 형태를 가지게 된다.Referring to FIG. 6, the field emission device according to the second embodiment of the present invention includes an emitter layer 34 having an annular hole formed on the substrate 30, and the inner periphery of the emitter layer 34 is changed. It is used as the electron emission part 34A. That is, the emitter layer 34 is provided with an annular electron emitting portion 34A. A gate electrode 440 having an annular hole is formed on the emitter layer 34 so as to correspond to the shape of the emitter layer 34. An insulation in which an annular hole is also formed between the emitter layer 34 and the gate electrode 44. Layers 36, 38, and 40 are formed, and the cross-sectional view taken along line A-A 'of the field emission device having the structure has the same shape as one side of the cross-sectional view of the lower plate shown in FIG.
상술한 바와같이, 본 발명에 따른 전계방출소자 및 그 제조방법에서는 직선형 또는 환형의 전자방출부를 예리하게 형성함으로써 구동전압을 저하시킴과 아울러 전자방출효율을 향상시킬 수 있게 된다.As described above, in the field emission device and the manufacturing method thereof according to the present invention, by sharply forming the linear or annular electron emission portion, the driving voltage can be lowered and the electron emission efficiency can be improved.
또한, 본 발명에 따른 전계방출소자의 제조방법은 스핀들형 전계방출소자 및 도 2에 도시된 전계방출소자 제조방법에서와 요하는 기판의 회전 및 기울임 등과 같이 장비의 정밀한 제어를 필요로 하지 않을 뿐만 아니라 제조공정상 셀프얼라인(Self Align)을 이용하므로 공정을 단순화 할수 있게 된다. 나아가, 본 발명에 따른 전계방출소자 및 그 제조방법은 대면적으로 제조하는 것이 용이하게 되므로 대면적의 전계방출디스플레이 구현을 가능하게 한다.In addition, the manufacturing method of the field emission device according to the present invention does not require precise control of the equipment, such as the rotation and inclination of the substrate required in the spindle type field emission device and the field emission device manufacturing method shown in FIG. Rather, self-alignment is used in the manufacturing process, which simplifies the process. Furthermore, the field emission device and the method of manufacturing the same according to the present invention can be easily manufactured in a large area, thereby enabling the implementation of a large field emission display.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알수 있을 것이다.Those skilled in the art will appreciate that various changes and modifications can be made without departing from the technical spirit of the present invention.
일례로, 본 발명의 실시예들에서는 전계방출소자를 선형 또는 환형의 구조로 형성하였지만 설계자의 의도에 따라 임의의 구조를 갖도록 할수 있음을 당업자는 알수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여 져야만 할 것이다.For example, in the embodiments of the present invention, although the field emission device is formed in a linear or annular structure, it will be appreciated by those skilled in the art that the field emission device may have any structure according to the intention of the designer. Therefore, the technical scope of the present invention should not be limited to the contents described in the detailed description of the specification but should be defined by the claims.
Claims (9)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980029335A KR100297546B1 (en) | 1998-07-21 | 1998-07-21 | Field emitter and its manufacturing method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980029335A KR100297546B1 (en) | 1998-07-21 | 1998-07-21 | Field emitter and its manufacturing method |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20000009134A KR20000009134A (en) | 2000-02-15 |
| KR100297546B1 true KR100297546B1 (en) | 2001-10-26 |
Family
ID=19544771
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019980029335A KR100297546B1 (en) | 1998-07-21 | 1998-07-21 | Field emitter and its manufacturing method |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100297546B1 (en) |
-
1998
- 1998-07-21 KR KR1019980029335A patent/KR100297546B1/en not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR20000009134A (en) | 2000-02-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7156715B2 (en) | Triode structure of field emission display and fabrication method thereof | |
| KR100312694B1 (en) | Fed having a carbon nanotube film as emitters | |
| US5902165A (en) | Field emission device with over-etched gate dielectric | |
| JP4001460B2 (en) | Large area FED apparatus and method | |
| US20050236963A1 (en) | Emitter structure with a protected gate electrode for an electron-emitting device | |
| US6094001A (en) | Field emission device having a focusing structure and method of fabrication | |
| US6803708B2 (en) | Barrier metal layer for a carbon nanotube flat panel display | |
| EP0794549A1 (en) | Process for manufacturing a field-emission device | |
| US7615916B2 (en) | Electron emission device including enhanced beam focusing and method of fabrication | |
| US20040145299A1 (en) | Line patterned gate structure for a field emission display | |
| US6210246B1 (en) | Method for making an electron source with microtips, with self-aligned focusing grid | |
| KR100297546B1 (en) | Field emitter and its manufacturing method | |
| US6534913B1 (en) | Electron source with microtips, with focusing grid and high microtip density, and flat screen using same | |
| US20050029922A1 (en) | Field emission element | |
| US6276981B1 (en) | Method for obtaining self-aligned openings, in particular for microtip flat display focusing electrode | |
| KR20010046802A (en) | Field emission display device having focusing electrode and manufacturing method thereof and focusing method of electron beam using the same | |
| KR100271044B1 (en) | Field emission device and fabrication method thereof | |
| US6384520B1 (en) | Cathode structure for planar emitter field emission displays | |
| JP2003203554A (en) | Electron emitting element | |
| US6027632A (en) | Multi-step removal of excess emitter material in fabricating electron-emitting device | |
| US6010917A (en) | Electrically isolated interconnects and conductive layers in semiconductor device manufacturing | |
| US7556550B2 (en) | Method for preventing electron emission from defects in a field emission device | |
| KR20020009067A (en) | Field emitter of field emission display device and manufacturing method thereof | |
| KR20010046795A (en) | Field emission display device having focusing lens and manufacturing method thereof | |
| KR20010003844A (en) | Field Emission Display Device and Method of Driving The Same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20070418 Year of fee payment: 7 |
|
| LAPS | Lapse due to unpaid annual fee |